JP2014239139A - Capacitor and method of manufacturing the same - Google Patents

Abstract

PROBLEM TO BE SOLVED: To provide a capacitor buried in an interlayer insulating layer that allows improving adhesiveness between the interlayer insulating layer and external electrodes of the capacitor.SOLUTION: A multilayer ceramic capacitor 10 as a capacitor is buried in an interlayer insulating layer in a substrate. The multilayer ceramic capacitor is composed of a ceramic element body 12 and first and second external electrodes 14a and 14b. The ceramic element body 12 has a plurality of ceramic layers and internal electrodes sandwiched between the ceramic layers. The first and second external electrodes 14a and 14b are formed on both end surfaces of the ceramic element body 12, and are formed so as to be connected to the internal electrodes. The arithmetic average roughness of the first and second external electrodes 14a and 14b is more than or equal to 0.29 μm.

Description

本発明は、層間絶縁層を有する基板において、該層間絶縁層に埋没されるコンデンサおよびその製造方法に関し、特に、たとえば、積層セラミックコンデンサおよびその製造方法に関する。   The present invention relates to a capacitor embedded in an interlayer insulating layer in a substrate having an interlayer insulating layer and a method for manufacturing the same, and more particularly to a multilayer ceramic capacitor and a method for manufacturing the same.

従来、コンデンサが内蔵された基板として、特許文献１に記載のものが開示されている。このコンデンサが内蔵された基板は、チップコンデンサが、ガラスエポキシ樹脂により形成された層間絶縁層に埋め込まれている基板である。   Conventionally, a substrate described in Patent Document 1 is disclosed as a substrate with a built-in capacitor. The substrate in which this capacitor is built is a substrate in which a chip capacitor is embedded in an interlayer insulating layer formed of glass epoxy resin.

特開平６−３２６４７２号公報JP-A-6-326472

しかしながら、上述したように、ガラスエポキシ樹脂等により形成された層間絶縁層にチップコンデンサが埋め込まれることにより形成されている基板においては、たとえば、実装基板に実装する際にリフロー処理等が行われるため耐熱性が求められるところ、このような基板が高温にさらされると、コンデンサの外部電極と層間絶縁層との間が剥離するという問題があった。   However, as described above, in a substrate formed by embedding a chip capacitor in an interlayer insulating layer formed of glass epoxy resin or the like, for example, a reflow process is performed when mounting on a mounting substrate. When heat resistance is required, there is a problem that when such a substrate is exposed to a high temperature, the external electrode of the capacitor and the interlayer insulating layer are separated.

それゆえに、この発明の主たる目的は、層間絶縁層に埋没されるコンデンサにおいて、層間絶縁層とコンデンサの外部電極との密着性を向上させうるコンデンサおよびその製造方法を提供することである。   SUMMARY OF THE INVENTION Therefore, a main object of the present invention is to provide a capacitor capable of improving the adhesion between the interlayer insulating layer and the external electrode of the capacitor, and a method for manufacturing the same, in the capacitor buried in the interlayer insulating layer.

この発明にかかるコンデンサは、層間絶縁層を有する基板において、層間絶縁層に埋没されるコンデンサであって、セラミックと内部電極の積層体からなるセラミック素体と、セラミック素体における内部電極と接続するように設けられる外部電極と、を有し、外部電極の表面の算術平均粗さが、０．２９μｍ以上あることを特徴とする、コンデンサである。
また、この発明にかかるコンデンサは、外部電極の最表層がＣｕめっき層であることが好ましい。
この発明にかかるコンデンサの製造方法は、層間絶縁層を有する基板において、層間絶縁層に埋没されるコンデンサの製造方法であって、セラミックと内部電極の積層体からなるセラミック積層体を準備する第１の工程と、内部電極と接続される外部電極を形成する第２の工程と、外部電極の表面の算術平均粗さが０．２９μm以上となるように処理する第３の工程と、を含む、コンデンサの製造方法である。
また、この発明にかかるコンデンサの製造方法は、第３の工程が少なくとも外部電極を粗化処理液に１〜１０分浸漬する処理であることが好ましい。
さらに、この発明にかかるコンデンサの製造方法は、外部電極の少なくとも最表層は電解めっきによって形成されることが好ましい。 A capacitor according to the present invention is a capacitor embedded in an interlayer insulating layer in a substrate having an interlayer insulating layer, and is connected to a ceramic body made of a laminate of a ceramic and an internal electrode, and an internal electrode in the ceramic body. The capacitor is characterized in that the arithmetic average roughness of the surface of the external electrode is 0.29 μm or more.
In the capacitor according to the present invention, the outermost surface layer of the external electrode is preferably a Cu plating layer.
A method for manufacturing a capacitor according to the present invention is a method for manufacturing a capacitor embedded in an interlayer insulating layer in a substrate having an interlayer insulating layer, and is a first method of preparing a ceramic multilayer body including a multilayer body of ceramic and internal electrodes. A second step of forming an external electrode connected to the internal electrode, and a third step of processing so that the arithmetic average roughness of the surface of the external electrode is 0.29 μm or more. This is a method of manufacturing a capacitor.
In the method for producing a capacitor according to the present invention, it is preferable that the third step is a treatment in which at least the external electrode is immersed in the roughening treatment liquid for 1 to 10 minutes.
Furthermore, in the method for manufacturing a capacitor according to the present invention, it is preferable that at least the outermost layer of the external electrode is formed by electrolytic plating.

この発明にかかるコンデンサによれば、層間絶縁層を有する基板において、層間絶縁層に埋没されるコンデンサであって、コンデンサの外部電極の表面の算術平均粗さが０．２９μm以上となるように処理される。そのため、樹脂により形成される層間絶縁層を有する基板において、このコンデンサを層間絶縁層に埋没した場合に、外部電極の層間絶縁層に対するアンカー効果が高められるので、層間絶縁層とコンデンサとの剥離を抑制することができる。
また、外部電極の最表層がＣｕめっき層である場合は、外部電極に対する粗化処理を容易に行うことができる。
この発明にかかるコンデンサの製造方法によれば、層間絶縁層を有する基板において、層間絶縁層に埋没されるコンデンサの製造方法であって、第３の工程において、外部電極の表面の算術平均粗さが０．２９μm以上となるように処理される。そのため、樹脂により形成される層間絶縁層を有する基板において、このコンデンサを層間絶縁層に埋没した場合に、外部電極の層間絶縁層に対するアンカー効果が高められるので、層間絶縁層とコンデンサとの剥離を抑制することができるコンデンサを得ることができる。
また、第３の工程が少なくとも外部電極を粗化処理液に１〜１０分浸漬する処理である場合は、算術平均粗さを増加させることができる。そのため、上述のアンカー効果をより高めることができるので、層間絶縁層とコンデンサとの剥離をより抑制することができるコンデンサを得ることができる。
さらに、外部電極の少なくとも最表層は電解めっきによって形成される場合は、外部電極に対する粗化処理を容易に行うことができる。 According to the capacitor of the present invention, the capacitor is embedded in the interlayer insulating layer in the substrate having the interlayer insulating layer, and is processed so that the arithmetic average roughness of the surface of the external electrode of the capacitor is 0.29 μm or more. Is done. Therefore, in a substrate having an interlayer insulating layer formed of resin, when this capacitor is buried in the interlayer insulating layer, the anchor effect of the external electrode with respect to the interlayer insulating layer is enhanced, so that the interlayer insulating layer and the capacitor are separated. Can be suppressed.
Further, when the outermost surface layer of the external electrode is a Cu plating layer, the roughening process for the external electrode can be easily performed.
The capacitor manufacturing method according to the present invention is a method for manufacturing a capacitor embedded in an interlayer insulating layer in a substrate having an interlayer insulating layer, wherein in the third step, the arithmetic average roughness of the surface of the external electrode Is processed to be 0.29 μm or more. Therefore, in a substrate having an interlayer insulating layer formed of resin, when this capacitor is buried in the interlayer insulating layer, the anchor effect of the external electrode with respect to the interlayer insulating layer is enhanced, so that the interlayer insulating layer and the capacitor are separated. A capacitor that can be suppressed can be obtained.
Further, when the third step is a treatment in which at least the external electrode is immersed in the roughening treatment liquid for 1 to 10 minutes, the arithmetic average roughness can be increased. Therefore, since the anchor effect described above can be further enhanced, a capacitor that can further suppress the separation between the interlayer insulating layer and the capacitor can be obtained.
Furthermore, when at least the outermost layer of the external electrode is formed by electrolytic plating, the roughening treatment for the external electrode can be easily performed.

この発明によれば、層間絶縁層に埋没されるコンデンサにおいて、層間絶縁層とコンデンサの外部電極との密着性を向上させうるコンデンサが得られる。
この発明によれば、層間絶縁層に埋没されるコンデンサにおいて、層間絶縁層とコンデンサの外部電極との密着性を向上させうるコンデンサを製造することができる。 According to the present invention, in the capacitor buried in the interlayer insulating layer, a capacitor capable of improving the adhesion between the interlayer insulating layer and the external electrode of the capacitor can be obtained.
According to the present invention, a capacitor that can improve the adhesion between the interlayer insulating layer and the external electrode of the capacitor can be manufactured in the capacitor buried in the interlayer insulating layer.

この発明の上述の目的、その他の目的、特徴および利点は、図面を参照して行う以下の発明を実施するための形態の説明から一層明らかとなろう。   The above-described object, other objects, features, and advantages of the present invention will become more apparent from the following description of embodiments for carrying out the invention with reference to the drawings.

この発明にかかるコンデンサの一例である積層セラミックコンデンサを示す外観斜視図である。1 is an external perspective view showing a monolithic ceramic capacitor as an example of a capacitor according to the present invention. 図１のＡ−Ａ線における断面を示す断面図解図である。FIG. 2 is an illustrative sectional view showing a section taken along line AA in FIG. 1. この発明にかかる積層セラミックコンデンサの製造方法において、外部電極を形成する工程の一例を示す断面図解図である。In the manufacturing method of the multilayer ceramic capacitor concerning this invention, it is a section figure solution showing an example of a process of forming an external electrode. この発明にかかる積層セラミックコンデンサの製造方法において、コンデンサが実装基板に配置された状態を示す断面図解図である。In the manufacturing method of the multilayer ceramic capacitor concerning this invention, it is a section figure solution figure showing the state where the capacitor has been arranged on the mounting board. この発明にかかる積層セラミックコンデンサの製造方法において、実装基板の表面に配置されたコンデンサがエポキシ樹脂により埋没された状態を示す断面図解図である。In the manufacturing method of the multilayer ceramic capacitor concerning this invention, it is a sectional view solution figure showing the state where the capacitor arranged on the surface of a mounting board was buried with epoxy resin.

（積層セラミックコンデンサ）
この発明にかかるコンデンサの一実施の形態の一例について説明する。図１は、積層セラミックコンデンサの一例を示す外観斜視図であり、図２は、図１のＡ−Ａ線における断面を示す断面図解図を示す。この実施の形態にかかるコンデンサは、積層セラミックコンデンサを例として示す。 (Multilayer ceramic capacitor)
An example of an embodiment of a capacitor according to the present invention will be described. FIG. 1 is an external perspective view showing an example of a multilayer ceramic capacitor, and FIG. 2 is a cross-sectional view showing a cross section taken along the line AA of FIG. The capacitor according to this embodiment is a multilayer ceramic capacitor as an example.

この実施の形態にかかる積層セラミックコンデンサ１０は、セラミック素体１２（積層体）と、セラミック素体１２の表面に形成される第１および第２の外部電極１４ａ，１４ｂとから構成される。   A multilayer ceramic capacitor 10 according to this embodiment includes a ceramic body 12 (laminated body) and first and second external electrodes 14 a and 14 b formed on the surface of the ceramic body 12.

セラミック素体１２は、複数の積層されたセラミック層１６ａ，１６ｂから構成される。そして、セラミック素体１２は、直方体状に形成され、長さ方向および幅方向に沿って延びる第１主面１８ａおよび第２主面１８ｂと、長さ方向および高さ方向に沿って延びる第１側面２０ａおよび第２側面２０ｂと、幅方向および高さ方向に沿って延びる第１端面２２ａおよび第２端面２２ｂとを有する。なお、セラミック素体１２は、角部２４および稜部２６に丸みがつけられていることが好ましい。   The ceramic body 12 includes a plurality of laminated ceramic layers 16a and 16b. The ceramic body 12 is formed in a rectangular parallelepiped shape, and the first main surface 18a and the second main surface 18b extending along the length direction and the width direction, and the first main surface extending along the length direction and the height direction. It has a side surface 20a and a second side surface 20b, and a first end surface 22a and a second end surface 22b extending along the width direction and the height direction. The ceramic body 12 preferably has rounded corners 24 and ridges 26.

セラミック層１６ａ，１６ｂとしては、たとえば、ＢａＴｉＯ₃、ＣａＴｉＯ₃、ＳｒＴｉＯ₃、ＣａＺｒＯ₃などの主成分からなる誘電体セラミックが用いられる。また、これらの主成分にＭｎ化合物、Ｍｇ化合物、Ｓｉ化合物、Ｃｏ化合物、Ｎｉ化合物、希土類化合物などの副成分を添加したものを用いてもよい。そのほか、セラミック層１６ａ，１６ｂとしては、ＰＺＴ系セラミックなどの圧電体セラミック、スピネル系セラミックなどの半導体セラミック、あるいは、磁性体セラミックなどが用いられる。セラミック層１６ａ，１６ｂの厚みは０．５μｍ以上１０μｍ以下であることが好ましい。 As the ceramic layers 16a and 16b, for example, a dielectric ceramic composed of main components such as BaTiO ₃ , CaTiO ₃ , SrTiO ₃ , and CaZrO ₃ is used. Moreover, you may use what added subcomponents, such as a Mn compound, Mg compound, Si compound, Co compound, Ni compound, rare earth compound, to these main components. In addition, as the ceramic layers 16a and 16b, piezoelectric ceramics such as PZT ceramics, semiconductor ceramics such as spinel ceramics, or magnetic ceramics are used. The thickness of the ceramic layers 16a and 16b is preferably 0.5 μm or more and 10 μm or less.

なお、この実施の形態にかかるセラミック素体１２については、誘電体セラミックを用いるので、コンデンサとして機能する。   The ceramic body 12 according to this embodiment functions as a capacitor because a dielectric ceramic is used.

セラミック素体１２は、複数のセラミック層１６ａおよびセラミック層１６ｂに挟まれるように複数の第１の内部電極２８ａおよび第２の内部電極２８ｂを有する。第１および第２の内部電極２８ａ，２８ｂは、セラミック層１６ａ，１６ｂを挟んで対向しており、対向部分により電気特性（例えば、静電容量など）が発生する。第１および第２の内部電極２８ａ，２８ｂの材料としては、例えば、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕなどを用いることができる。第１および第２の内部電極２８ａ，２８ｂの厚みは、０．３μｍ以上２．０μｍ以下である。なお、電子部品本体１０が積層タイプでない場合には、第１および第２の内部電極２８ａ，２８ｂは形成されない。   The ceramic body 12 includes a plurality of first internal electrodes 28a and a second internal electrode 28b so as to be sandwiched between the plurality of ceramic layers 16a and the ceramic layers 16b. The first and second internal electrodes 28a, 28b are opposed to each other with the ceramic layers 16a, 16b interposed therebetween, and electrical characteristics (for example, electrostatic capacity) are generated by the opposed portions. For example, Ni, Cu, Ag, Pd, an Ag—Pd alloy, Au, or the like can be used as the material of the first and second internal electrodes 28a, 28b. The thickness of the first and second internal electrodes 28a, 28b is not less than 0.3 μm and not more than 2.0 μm. If the electronic component body 10 is not a laminated type, the first and second internal electrodes 28a and 28b are not formed.

第１の内部電極２８ａは、対向部３０ａと引出し部３２ａとを有する。対向部３０ａは、第２の内部電極２８ｂと対向する。引出し部３２ａは、対向部３０ａからセラミック素体１２の第１端面２２ａに引出される。そして、第１の内部電極２８ａの引出し部３２ａの端部がセラミック素体１２の第１端面２２ａに延びて露出するように形成される。   The first internal electrode 28a has a facing portion 30a and a lead portion 32a. The facing portion 30a faces the second internal electrode 28b. The lead portion 32 a is drawn from the facing portion 30 a to the first end surface 22 a of the ceramic body 12. The end portion of the lead portion 32a of the first internal electrode 28a is formed so as to extend to the first end surface 22a of the ceramic body 12 and be exposed.

また、第２の内部電極２８ｂは、第１の内部電極２８ａと同様に、第１の内部電極２８ａと対向する対向部３０ｂと、対向部３０ｂからセラミック素体１２の第２端面２２ｂに引出された引出し部３２ｂとを有する。第２の内部電極２８ｂの引出し部３２ｂの端部がセラミック素体１２の第２端面２２ｂに延びて露出するように形成される。   Similarly to the first internal electrode 28a, the second internal electrode 28b is led out to the opposing portion 30b facing the first internal electrode 28a and from the opposing portion 30b to the second end face 22b of the ceramic body 12. And a drawer portion 32b. The end portion of the lead portion 32 b of the second internal electrode 28 b is formed so as to extend to the second end surface 22 b of the ceramic body 12 and be exposed.

セラミック素体１２の第１端面２２ａには、第１の外部電極１４ａが第１の内部電極２８ａに電気的に接続され、第１端面２２ａ及び第１の内部電極２８ａを覆うように形成される。同様に、セラミック素体１２の第２端面２２ｂには、第２の外部電極１４ｂが第２の内部電極２８ｂに電気的に接続され、第２端面２２ｂ及び第２の内部電極２８ｂを覆うように形成される。   A first external electrode 14a is electrically connected to the first internal electrode 28a on the first end face 22a of the ceramic body 12 so as to cover the first end face 22a and the first internal electrode 28a. . Similarly, on the second end face 22b of the ceramic body 12, the second external electrode 14b is electrically connected to the second internal electrode 28b so as to cover the second end face 22b and the second internal electrode 28b. It is formed.

第１および第の外部電極１４ａ，１４ｂの表面の算術平均粗さ（Ｒａ）は、０．２９μｍ以上である。また、第１および第２の外部電極１４ａ，１４ｂの算術平均粗さ（Ｒａ）は、後述する第１および第２の外部電極１４ａ，１４ｂにおけるＣｕめっき層３８ａ，３８ｂの厚みより小さい。なお、算術平均粗さ（Ｒａ）は、ＪＩＳＢ０６０１−１９９４で規定される算術平均粗さ（Ｒａ）である。   The arithmetic average roughness (Ra) of the surfaces of the first and first external electrodes 14a and 14b is 0.29 μm or more. The arithmetic average roughness (Ra) of the first and second external electrodes 14a, 14b is smaller than the thickness of the Cu plating layers 38a, 38b in the first and second external electrodes 14a, 14b described later. In addition, arithmetic average roughness (Ra) is arithmetic average roughness (Ra) prescribed | regulated by JISB0601-1994.

第１の外部電極１４ａは、電極層３４ａと電極層３４ａの表面に配置されるＮｉめっき層３６ａとを有する。さらに、第１の外部電極１４ａは、Ｎｉめっき層３６ａの表面に配置されるＣｕめっき層３８ａを有する。また、第２の外部電極１４ｂは、電極層３４ｂと電極層３４ｂの表面に配置されるＮｉめっき層３６ｂとを有する。さらに、第２の外部電極１４ｂは、Ｎｉめっき層３６ｂの表面に配置されるＣｕめっき層３８ｂを有する。すなわち、第１および第２の外部電極１４ａ，１４ｂの最表層は、Ｃｕめっき層３８ａ，３８ｂである。Ｎｉめっき層３６ａ，３６ｂの主成分としては、Ｎｉが含まれる。また、Ｃｕめっき層３８ａ，３８の主成分として、Ｃｕが含まれる。なお、Ｎｉめっき層３６ａ，３６ｂの厚みは、１μｍ以上５μｍ以下であることが好ましい。また、Ｃｕめっき層３８ａ，３８ｂの厚みは、３μｍ以上１２μｍ以下でることが好ましい。   The first external electrode 14a includes an electrode layer 34a and a Ni plating layer 36a disposed on the surface of the electrode layer 34a. Furthermore, the first external electrode 14a has a Cu plating layer 38a disposed on the surface of the Ni plating layer 36a. The second external electrode 14b includes an electrode layer 34b and a Ni plating layer 36b disposed on the surface of the electrode layer 34b. Furthermore, the second external electrode 14b has a Cu plating layer 38b disposed on the surface of the Ni plating layer 36b. That is, the outermost layers of the first and second external electrodes 14a and 14b are Cu plating layers 38a and 38b. Ni is contained as a main component of the Ni plating layers 36a and 36b. Moreover, Cu is contained as a main component of the Cu plating layers 38a and 38. In addition, it is preferable that the thickness of Ni plating layer 36a, 36b is 1 micrometer or more and 5 micrometers or less. Moreover, it is preferable that the thickness of Cu plating layer 38a, 38b is 3 micrometers or more and 12 micrometers or less.

電極層３４ａ，３４ｂの材料には、たとえば、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕ等を用いることができる。このうち、例えば、Ｃｕ、Ｎｉ等の卑金属を用いることが好ましい。電極層３４ａ，３４ｂは、第１および第２の内部電極２８ａ，２８ｂと同時焼成したコファイアによるものでもよく、導電性ペーストを塗布して焼き付けたポストファイアによるものでもよい。また、直接めっきにより形成されていてもよく、熱硬化性樹脂を含む導電性樹脂を硬化させることにより形成されていてもよい。電極層３４ａ，３４ｂの厚みは、最も厚い部分において、１０μｍ以上５０μｍ以下であることが好ましい。   For example, Cu, Ni, Ag, Pd, an Ag—Pd alloy, Au, or the like can be used as the material of the electrode layers 34a and 34b. Among these, for example, it is preferable to use a base metal such as Cu or Ni. The electrode layers 34a and 34b may be a cofire that is fired at the same time as the first and second internal electrodes 28a and 28b, or may be a postfire that is applied and baked with a conductive paste. Moreover, it may be formed by direct plating or may be formed by curing a conductive resin including a thermosetting resin. The thickness of the electrode layers 34a and 34b is preferably 10 μm or more and 50 μm or less at the thickest portion.

（積層セラミックコンデンサの製造方法）
次に、以上の構成からなる積層セラミックコンデンサを製造するための積層セラミックコンデンサの製造方法の一実施の形態について説明する。 (Manufacturing method of multilayer ceramic capacitor)
Next, an embodiment of a method for manufacturing a multilayer ceramic capacitor for manufacturing the multilayer ceramic capacitor having the above configuration will be described.

最初に、以下に示すような積層セラミックコンデンサの製造方法における第１の工程において、セラミック素体１２が準備される。   First, the ceramic body 12 is prepared in the first step in the method for manufacturing a multilayer ceramic capacitor as described below.

まず、セラミックグリーンシート、第１および第２の内部電極２８ａ，２８ｂを形成するための内部電極用導電性ペーストおよび第１および第２の外部電極１４ａ，１４ｂを形成するための外部電極用導電性ペーストが準備される。なお、セラミックグリーンシート、内部電極用導電性ペーストおよび外部電極用導電性ペーストには、有機バインダおよび溶剤が含まれるが、公知の有機バインダや有機溶剤を用いることができる。   First, the ceramic green sheet, the internal electrode conductive paste for forming the first and second internal electrodes 28a, 28b, and the external electrode conductivity for forming the first and second external electrodes 14a, 14b A paste is prepared. The ceramic green sheet, the internal electrode conductive paste, and the external electrode conductive paste include an organic binder and a solvent, and a known organic binder or organic solvent can be used.

そして、セラミックグリーンシート上に、例えば、所定のパターンで内部電極用導電性ペーストを印刷し、セラミックグリーンシートには、内部電極のパターンが形成される。なお、内分電極用導電性ペーストは、スクリーン印刷法などの公知の方法により印刷することができる。   Then, for example, the internal electrode conductive paste is printed in a predetermined pattern on the ceramic green sheet, and the internal electrode pattern is formed on the ceramic green sheet. The internal electrode conductive paste can be printed by a known method such as a screen printing method.

次に、内部電極パターンが印刷されていない外層用セラミックグリーンシートが所定枚数積層され、その上に、内部電極パターンが印刷されたセラミックグリーンシートが順次積層され、その上に、外層用セラミックグリーンシートが所定枚数積層され、マザー積層体が作製される。必要に応じて、このマザー積層体は、静水圧プレスなどの手段により積層方向に圧着させてもよい。   Next, a predetermined number of outer layer ceramic green sheets on which the internal electrode pattern is not printed are laminated, on which ceramic green sheets on which the internal electrode pattern is printed are sequentially laminated, and on the outer layer ceramic green sheets A predetermined number of sheets are laminated to produce a mother laminate. If necessary, this mother laminate may be pressure-bonded in the laminating direction by means such as isostatic pressing.

その後、マザー積層体が所定の形状寸法に切断され、生のセラミック積層体が切り出される。このとき、バレル研磨などにより積層体の角部や稜部に丸みをつけてもよい。続いて、切り出された生のセラミック積層体が焼成され、積層体であるセラミック素体が生成される。なお、生のセラミック積層体の焼成温度は、セラミックの材料や内部電極用導電性ペーストの材料に依存するが、９００℃以上１３００℃以下であることが好ましい。   Thereafter, the mother laminate is cut into a predetermined shape and a raw ceramic laminate is cut out. At this time, the corners and ridges of the laminate may be rounded by barrel polishing or the like. Subsequently, the cut-out raw ceramic laminate is fired to produce a ceramic body that is a laminate. The firing temperature of the raw ceramic laminate depends on the ceramic material and the internal electrode conductive paste material, but is preferably 900 ° C. or higher and 1300 ° C. or lower.

続いて、以下に示すような積層セラミックコンデンサの製造方法における第２の工程において、セラミック素体１２に第１および第２の外部電極１４ａ，１４ｂが形成される。   Subsequently, first and second external electrodes 14 a and 14 b are formed on the ceramic body 12 in a second step in the method for manufacturing a multilayer ceramic capacitor as described below.

まず、図３に示すように、焼成後のセラミック素体１２の第１端面２２ａ側に外部電極用導電性ペースト４０が、ディップ工法等によって塗布され、さらに、第２端面２２ｂ側に外部電極用導電性ペースト４０が同様にして塗布される。そして、セラミック素体１２の両端面に塗布された外部電極用導電性ペースト４０は、焼き付けられ、第１および第２の外部電極１４ａ，１４ｂにおける電極層３４ａ，３４ｂが形成される。焼き付け温度は、６００℃以上８００℃以下であることが好ましい。また、外部電極用導電性ペースト４０の焼成および生のセラミック積層体の焼成は、たとえば、大気中、Ｎ₂雰囲気中、水蒸気＋Ｎ₂雰囲気中などにおいて行われる。 First, as shown in FIG. 3, a conductive paste 40 for external electrodes is applied to the first end face 22a side of the fired ceramic body 12 by a dipping method or the like, and further, for the external electrodes on the second end face 22b side. The conductive paste 40 is applied in the same manner. The external electrode conductive paste 40 applied to both end faces of the ceramic body 12 is baked to form electrode layers 34a and 34b in the first and second external electrodes 14a and 14b. The baking temperature is preferably 600 ° C. or higher and 800 ° C. or lower. The firing of the conductive paste 40 for external electrodes and the firing of the raw ceramic laminate are performed, for example, in the air, in an N ₂ atmosphere, or in a water vapor + N ₂ atmosphere.

次に、電極層３４ａ，３４ｂの表面にＮｉめっき層３６ａ，３６ｂが形成される。Ｎｉめっき層３６ａ，３６ｂは、電極層３４ａ，３４ｂを焼き付けることにより形成された後に、たとえば、硫酸Ｎｉ、塩化Ｎｉ、ホウ酸を含有するＮｉめっき液に浸漬し電解めっき法にて形成される。   Next, Ni plating layers 36a and 36b are formed on the surfaces of the electrode layers 34a and 34b. The Ni plating layers 36a and 36b are formed by baking the electrode layers 34a and 34b, and then immersed in a Ni plating solution containing Ni sulfate, Ni chloride, and boric acid, for example, by electrolytic plating.

続いて、Ｎｉめっき層３６ａ，３６ｂの表面に、Ｃｕめっき層３８ａ，３８ｂが形成される。Ｃｕめっき層３８ａ，３８ｂは、Ｎｉめっき層３６ａ，３６ｂが形成された後に、ピロリン酸Ｃｕを主成分とするＣｕめっき液に浸漬し、電解めっき法にて形成される。
以上のようにして、セラミック素体１２の第１端面２２ａに第１の外部電極１４ａが形成され、第２端面２２ｂに第２の外部電極１４ｂが形成される。 Subsequently, Cu plating layers 38a and 38b are formed on the surfaces of the Ni plating layers 36a and 36b. The Cu plating layers 38a and 38b are formed by electrolytic plating after the Ni plating layers 36a and 36b are formed and immersed in a Cu plating solution containing Cu pyrophosphate as a main component.
As described above, the first external electrode 14a is formed on the first end face 22a of the ceramic body 12, and the second external electrode 14b is formed on the second end face 22b.

続いて、以下に示すような積層セラミックコンデンサの製造方法における第３の工程において、積層セラミックコンデンサ１０における第１および第２の外部電極１４ａ，１４ｂの表面の算術平均粗さが０．２９μm以上となるように処理するための粗化処理が行われる。Ｃｕめっき層３８ａ，３８ｂの形成後、積層セラミックコンデンサ１０の第１および第２の外部電極１４ａ，１４ｂに対して、たとえば、以下の条件で粗化処理が行われる。   Subsequently, in a third step in the method for manufacturing a multilayer ceramic capacitor as described below, the arithmetic average roughness of the surfaces of the first and second external electrodes 14a and 14b in the multilayer ceramic capacitor 10 is 0.29 μm or more. The roughening process for processing is performed. After the formation of the Cu plating layers 38a and 38b, a roughening process is performed on the first and second external electrodes 14a and 14b of the multilayer ceramic capacitor 10 under the following conditions, for example.

（前処理）
まず、粗化前処理液（メック社製：製品名ＣＡ−５３３０Ａ）を純水で２倍に希釈することにより得られた処理液に、複数（たとえば、１０００個）の積層セラミックコンデンサ１０を入れた網かごが浸漬される。そして、粗化前処理液に浸漬された網かごは手で揺らされ、前処理をするために必要な温度および時間、たとえば、常温で２０秒間、攪拌される。
そして、粗化前処理液により攪拌された積層セラミックコンデンサ１０は、洗瓶入り純水で、常温で１０秒、洗い流れ、次に、蛇口からの流水（純水）で、常温で６０秒、洗浄される。 (Preprocessing)
First, a plurality of (for example, 1000) monolithic ceramic capacitors 10 are placed in a treatment solution obtained by diluting a roughening pretreatment solution (MEC: product name CA-5330A) with pure water twice. A net cage is immersed. Then, the net cage immersed in the roughening pretreatment liquid is shaken by hand, and stirred for 20 seconds at a temperature and time required for pretreatment, for example, at room temperature.
Then, the multilayer ceramic capacitor 10 stirred by the pre-roughening solution is washed with pure water in a washing bottle at room temperature for 10 seconds, and then washed with running water (pure water) from a faucet at room temperature for 60 seconds. Washed.

（エッチング処理）
続いて、粗化処理液（メック社製：製品名ＣＺ−８１０１Ｂ）の原液に、複数（たとえば、１０００個）の積層セラミックコンデンサ１０を入れた網かごが浸漬される。そして、粗化処理液に浸漬された網かごは手で揺らされ、エッチング処理をするために必要な温度および時間、たとえば、常温で１分から１０分の間、攪拌される。
そして、粗化処理液により攪拌された積層セラミックコンデンサ１０は、洗瓶入りの純水で、常温で１０秒、洗い流され、次に、蛇口からの流水（純水）で、常温で６０秒、洗浄される。 (Etching process)
Subsequently, a mesh basket containing a plurality of (for example, 1000) monolithic ceramic capacitors 10 is immersed in the stock solution of the roughening treatment solution (MEC, product name CZ-8101B). Then, the net cage immersed in the roughening solution is shaken by hand and stirred for a temperature and time required for performing the etching process, for example, 1 to 10 minutes at room temperature.
The multilayer ceramic capacitor 10 stirred with the roughening solution is washed with pure water in a washing bottle for 10 seconds at room temperature, and then with running water (pure water) from a faucet for 60 seconds at room temperature. Washed.

（塩酸洗浄処理）
続いて、３５％の塩酸を純水で１０倍に希釈することにより得られた処理液に、複数（たとえば、１０００個）の積層セラミックコンデンサ１０を入れた網かごが浸漬される。そして、塩酸を希釈化することにより得られた処理液に浸漬された網かごが手で揺らされ、塩酸洗浄処理をするために必要な温度および時間、たとえば、常温で１５秒、攪拌される。
そして、上述の処理液により攪拌された積層セラミックコンデンサ１０は、洗瓶入りの純水で、常温で１０秒、洗い流され、次に、蛇口からの流水（純水）で、常温で６０秒、洗浄される。 (Hydrochloric acid cleaning treatment)
Subsequently, a mesh basket containing a plurality of (eg, 1000) multilayer ceramic capacitors 10 is immersed in a treatment liquid obtained by diluting 35% hydrochloric acid 10 times with pure water. Then, the net cage immersed in the treatment liquid obtained by diluting hydrochloric acid is shaken by hand, and stirred for 15 seconds at a temperature and time necessary for the hydrochloric acid cleaning treatment, for example, at room temperature.
Then, the multilayer ceramic capacitor 10 stirred by the above-described treatment liquid is washed away with pure water in a washing bottle at room temperature for 10 seconds, and then with running water (pure water) from a faucet at room temperature for 60 seconds. Washed.

（防錆処理）
続いて、防錆処理液（メック社製：製品名ＣＬ−８３００）を純水で２０倍に希釈することにより得られた処理液に、複数（たとえば、１０００個）の積層セラミックコンデンサ１０を入れた網かごが浸漬される。そして、防錆処理液に浸漬された網かごは手で揺らされ、防錆処理をするために必要な温度および時間、たとえば、常温で２０秒、攪拌される。
そして、防錆処理液により攪拌された積層セラミックコンデンサ１０は、洗瓶入りの純水で、常温で１０秒、洗い流され、次に、蛇口からの流水（純水）で、常温で６０秒、洗浄される。
そして、洗浄された積層セラミックコンデンサ１０は、水切りされ、自然乾燥される。 (Rust prevention treatment)
Subsequently, a plurality of (for example, 1000) monolithic ceramic capacitors 10 are put into a treatment liquid obtained by diluting a rust prevention treatment liquid (manufactured by MEC: product name CL-8300) 20 times with pure water. A net cage is immersed. Then, the net cage immersed in the antirust treatment liquid is shaken by hand and stirred for 20 seconds at a temperature and time required for the antirust treatment, for example, at room temperature.
And the multilayer ceramic capacitor 10 stirred by the rust preventive solution is washed away with pure water in a washing bottle at room temperature for 10 seconds, and then with running water (pure water) from a faucet at room temperature for 60 seconds. Washed.
Then, the cleaned multilayer ceramic capacitor 10 is drained and naturally dried.

上述のようにして、図１に示す積層セラミックコンデンサ１０が製造される。   As described above, the multilayer ceramic capacitor 10 shown in FIG. 1 is manufactured.

図１に示す積層セラミックコンデンサ１０では、第１および第２の外部電極１４ａ，１４ｂの表面が粗化処理されることで、算術平均粗さ（Ｒａ）が０．２９μｍ以上である。そのため、樹脂により形成される層間絶縁層を有する基板において、この積層セラミックコンデンサ１０を層間絶縁層に埋没した場合に、第１および第２の外部電極１４ａ，１４ｂの層間絶縁層４２に対するアンカー効果が高められるので、層間絶縁層と積層セラミックコンデンサ１０との剥離を防止することができる。   In the multilayer ceramic capacitor 10 shown in FIG. 1, the arithmetic average roughness (Ra) is 0.29 μm or more by roughening the surfaces of the first and second external electrodes 14a and 14b. Therefore, in a substrate having an interlayer insulating layer formed of resin, when this multilayer ceramic capacitor 10 is buried in the interlayer insulating layer, the anchor effect of the first and second external electrodes 14a, 14b on the interlayer insulating layer 42 is obtained. Therefore, peeling between the interlayer insulating layer and the multilayer ceramic capacitor 10 can be prevented.

（実験例）
実験例では、以下に示す実施例１、実験例２および比較例１の積層セラミックコンデンサを製造し、それらの積層セラミックコンデンサについて、それぞれの外部電極の表面の算術平均粗さ（Ｒａ）を評価した。 (Experimental example)
In the experimental examples, the multilayer ceramic capacitors of Example 1, Experimental Example 2 and Comparative Example 1 shown below were manufactured, and the arithmetic average roughness (Ra) of the surface of each external electrode was evaluated for these multilayer ceramic capacitors. .

（実施例１）
実施例１では、上述の方法で図１に示す積層セラミックコンデンサ１０を製造した。なお、上述の積層セラミックコンデンサの製造方法の第３の工程におけるエッチング処理において、粗化処理液によって攪拌する時間は１分とした。
また、この場合、積層セラミックコンデンサ１０におけるセラミック素体１２の外形寸法を長さ１．０ｍｍ、幅０．５ｍｍ、高さ０．１５ｍｍとした。また、セラミック層１４（誘電体セラミック）として、チタン酸バリウム系誘電体セラミックを用いた。さらに、第１および第２の内部電極２８ａ、２８ｂの材料としてＮｉを主成分として用いた。さらに、外部電極１４ａ、１４ｂの電極層３４ａ，３４ａの材料としてＣｕを用いた。 Example 1
In Example 1, the multilayer ceramic capacitor 10 shown in FIG. 1 was manufactured by the method described above. In the etching process in the third step of the method for manufacturing a multilayer ceramic capacitor described above, the time for stirring with the roughening solution was 1 minute.
Further, in this case, the outer dimensions of the ceramic body 12 in the multilayer ceramic capacitor 10 are set to a length of 1.0 mm, a width of 0.5 mm, and a height of 0.15 mm. Further, a barium titanate dielectric ceramic was used as the ceramic layer 14 (dielectric ceramic). Furthermore, Ni was used as a main component as a material for the first and second internal electrodes 28a, 28b. Furthermore, Cu was used as a material for the electrode layers 34a and 34a of the external electrodes 14a and 14b.

（実施例２）
実施例２では、実施例１と同様の方法で、セラミック素子１２、第１および第２の外部電極１４ａ、１４ｂを形成し、積層セラミックコンデンサ１０を得た。なお、積層セラミックコンデンサの製造方法の第３の工程におけるエッチング処理において、粗化処理液によって攪拌する時間は４分とした。 (Example 2)
In Example 2, the ceramic element 12 and the first and second external electrodes 14a and 14b were formed in the same manner as in Example 1, and the multilayer ceramic capacitor 10 was obtained. In the etching process in the third step of the method for manufacturing the multilayer ceramic capacitor, the time for stirring with the roughening solution was 4 minutes.

（比較例１）
比較例１では、実施例１と同様の方法で、セラミック素子１２、第１および第２の外部電極１４ａ、１４ｂを形成したが、上述の積層セラミックコンデンサの製造方法における前処理、エッチング処理、塩酸洗浄処理および防錆処理を含む第３の工程による粗化処理を実施しなかった。 (Comparative Example 1)
In Comparative Example 1, the ceramic element 12 and the first and second external electrodes 14a and 14b were formed in the same manner as in Example 1, but the pretreatment, etching treatment, hydrochloric acid in the method for manufacturing the multilayer ceramic capacitor described above were used. The roughening process by the 3rd process including a washing process and a rust prevention process was not implemented.

（算術平均粗さの評価）
次に、実施例１、実施例２および比較例１の各積層セラミックコンデンサについて、以下に示すような方法により、それぞれの外部電極の表面の算術平均粗さ（Ｒａ）を評価した。
算術平均粗さ（Ｒａ）は、レーザー顕微鏡（Ｋｅｙｅｎｃｅ社製：製品名ＶＫ−９５１０）を使用して測定した。なお、レーザー顕微鏡は、レンズ倍率１００倍とし、カラー超深度モードに設定した。レーザー顕微鏡による測定領域は、Ｃｕめっき層３８ａ，３８ｂを形成した後、外部電極１４ａ，１４ｂの折り返し部（セラミック素子の第１主面あるいは第２主面、または第１側面あるいは第２側面に形成される部分）における中央部分を含む９０μｍ角の領域とした。側定数は、実施例１、実施例２および比較例１の各積層セラミックコンデンサに対して、各２個とした。 (Evaluation of arithmetic average roughness)
Next, the arithmetic average roughness (Ra) of the surface of each external electrode was evaluated for each multilayer ceramic capacitor of Example 1, Example 2 and Comparative Example 1 by the method as described below.
The arithmetic average roughness (Ra) was measured using a laser microscope (manufactured by Keyence: product name VK-9510). Note that the laser microscope was set to a lens ultra-deep mode with a lens magnification of 100 times. The measurement region by the laser microscope is formed on the folded portion of the external electrodes 14a and 14b (the first main surface or the second main surface, or the first side surface or the second side surface of the ceramic element) after the Cu plating layers 38a and 38b are formed. 90 μm square region including the central portion in the portion). Two side constants were used for each of the multilayer ceramic capacitors of Example 1, Example 2, and Comparative Example 1.

（密着強度の評価）
続いて、樹脂による層間絶縁層４２を有する基板４０において、実施例１、実施例２および比較例１の各積層セラミックコンデンサ１０とその各積層セラミックコンデンサを埋没した層間絶縁層４２との密着強度を評価した。
まず、図４に示すように、基板４０の表面に各積層セラミックコンデンサ１０を配置した。基板４０は、ガラスエポキシ基板とした。
そして、図５に示すように、各積層セラミックコンデンサ１０が配置された樹脂からなるシートでラミネートすることにより層間絶縁層４２を形成し、基板４０の表面に配置された積層セラミックコンデンサ１０を層間絶縁層４２に埋没させた。その後、１８０℃で加熱して、樹脂からなるシートを硬化させた。この樹脂は、エポキシ樹脂を使用した。 (Evaluation of adhesion strength)
Subsequently, in the substrate 40 having the interlayer insulating layer 42 made of resin, the adhesion strength between each multilayer ceramic capacitor 10 of Example 1, Example 2 and Comparative Example 1 and the interlayer insulating layer 42 in which each multilayer ceramic capacitor is buried is shown. evaluated.
First, as shown in FIG. 4, each multilayer ceramic capacitor 10 was arranged on the surface of the substrate 40. The substrate 40 was a glass epoxy substrate.
Then, as shown in FIG. 5, an interlayer insulating layer 42 is formed by laminating with a sheet made of a resin in which each multilayer ceramic capacitor 10 is disposed, and the multilayer ceramic capacitor 10 disposed on the surface of the substrate 40 is interlayer-insulated. Embedded in layer 42. Then, it heated at 180 degreeC and the sheet | seat which consists of resin was hardened. This resin was an epoxy resin.

次に、上記の方法で層間絶縁層４２に埋め込んだ積層セラミックコンデンサ１０に対し、以下の試験条件を施した。評価数は、実施例１、実施例２および比較例１に対して、各５個とした。
（試験条件）
・予熱：１２５＋５／−０℃，２４時間
・リフロー：ピーク温度を２６０℃として、これを５回行う。
・冷却時間：１２０秒とした。 Next, the following test conditions were applied to the multilayer ceramic capacitor 10 embedded in the interlayer insulating layer 42 by the above method. The number of evaluations was 5 for each of Example 1, Example 2, and Comparative Example 1.
(Test conditions)
Preheating: 125 + 5 / −0 ° C., 24 hours Reflow: Setting the peak temperature to 260 ° C., this is performed 5 times.
-Cooling time: 120 seconds.

上記の試験条件を施した後、実施例１、実施例２および比較例１の各積層セラミックコンデンサ１０が埋め込まれた基板４０および層間絶縁層４２の断面をそれぞれ露出させ、目視にて層間絶縁層／積層セラミックコンデンサの剥離の有無を確認した。   After performing the above test conditions, the cross sections of the substrate 40 and the interlayer insulating layer 42 in which the multilayer ceramic capacitors 10 of Example 1, Example 2 and Comparative Example 1 are embedded are exposed, and the interlayer insulating layer is visually observed. / The presence or absence of peeling of the multilayer ceramic capacitor was confirmed.

表１は、実施例１、実施例２および比較例１における算術平均粗さ（Ｒａ）の評価結果および層間絶縁層／積層セラミックコンデンサの剥離の有無を確認することにより得られた密着強度の評価結果を示す。   Table 1 shows the evaluation results of arithmetic average roughness (Ra) in Example 1, Example 2 and Comparative Example 1 and the evaluation of adhesion strength obtained by confirming the presence or absence of delamination of the interlayer insulating layer / multilayer ceramic capacitor. Results are shown.

結果、比較例１に対し、実施例１および実施例２は、剥離発生数が低減することがわかった。これは、外部電極の表面の算術平均粗さ（Ｒａ）が０．２９μｍ以上であることから、積層セラミックコンデンサの外部電極の表面に形成された面の層間絶縁層４２に対するアンカー効果が高められることにより、層間絶縁層４２と積層セラミックコンデンサ１０との剥離が抑制されたと考えられる。   As a result, it was found that the number of occurrences of peeling was reduced in Example 1 and Example 2 compared to Comparative Example 1. This is because the arithmetic average roughness (Ra) of the surface of the external electrode is 0.29 μm or more, so that the anchor effect on the interlayer insulating layer 42 on the surface formed on the surface of the external electrode of the multilayer ceramic capacitor is enhanced. Therefore, it is considered that peeling between the interlayer insulating layer 42 and the multilayer ceramic capacitor 10 was suppressed.

なお、この発明は、前記実施の形態に限定されるものではなく、その要旨の範囲内で種々に変形される。
たとえば、前記実施の形態において、外部電極の表面の算術平均粗さ（Ｒａ）が０．２９μm以上となるように処理する方法としては、積層セラミックコンデンサを粗化処理液へ浸漬することにより実施したが、この方法に限られるものではなく、外部電極の表面に物理的な衝撃（たとえば、研磨等）を与えて、外部電極の表面の算術平均粗さ（Ｒａ）が０．２９μｍ以上となるようにしてもよい。 In addition, this invention is not limited to the said embodiment, A various deformation | transformation is carried out within the range of the summary.
For example, in the above-described embodiment, the method of treating the arithmetic average roughness (Ra) of the surface of the external electrode to be 0.29 μm or more was performed by immersing a multilayer ceramic capacitor in a roughening treatment solution. However, the present invention is not limited to this method, and a physical impact (for example, polishing) is applied to the surface of the external electrode so that the arithmetic average roughness (Ra) of the surface of the external electrode is 0.29 μm or more. It may be.

この発明にかかるコンデンサは、特に、たとえば、層間絶縁層を有する基板において、該層間絶縁層に埋没されるコンデンサに好適に用いられる。   The capacitor according to the present invention is particularly suitably used for a capacitor buried in an interlayer insulating layer, for example, in a substrate having an interlayer insulating layer.

１０ 電子部品本体
１２ セラミック素体
１４ａ 第１の外部電極
１４ｂ 第２の外部電極
１６ａ、１６ｂ セラミック層
１８ａ 第１主面
１８ｂ 第２主面
２０ａ 第１側面
２０ｂ 第２側面
２２ａ 第１端面
２２ｂ 第２端面
２４ 角部
２６ 稜部
２８ａ 第１の内部電極
２８ｂ 第２の内部電極
３０ａ、３０ｂ 対向部
３２ａ、３２ｂ 引出し部
３４ａ、３４ｂ 電極層
３６ａ、３６ｂ Ｎｉめっき層
３８ａ、３８ｂ Ｃｕめっき層
４０ 外部電極用導電性ペースト
４２ 基板
４４ 層間絶縁層 DESCRIPTION OF SYMBOLS 10 Electronic component main body 12 Ceramic body 14a 1st external electrode 14b 2nd external electrode 16a, 16b Ceramic layer 18a 1st main surface 18b 2nd main surface 20a 1st side surface 20b 2nd side surface 22a 1st end surface 22b 2nd End face 24 Corner portion 26 Edge portion 28a First internal electrode 28b Second internal electrode 30a, 30b Opposing portion 32a, 32b Lead-out portion 34a, 34b Electrode layer 36a, 36b Ni plating layer 38a, 38b Cu plating layer 40 For external electrode Conductive paste 42 Substrate 44 Interlayer insulating layer

Claims (5)

層間絶縁層を有する基板において、前記層間絶縁層に埋没されるコンデンサであって、
複数のセラミック層と内部電極の積層体からなるセラミック素体と、
前記セラミック素体における前記内部電極と接続するように設けられる外部電極と、
を有し、
前記外部電極の表面の算術平均粗さが、０．２９μｍ以上あることを特徴とする、コンデンサ。 In a substrate having an interlayer insulating layer, a capacitor buried in the interlayer insulating layer,
A ceramic body comprising a laminate of a plurality of ceramic layers and internal electrodes;
An external electrode provided to connect to the internal electrode in the ceramic body;
Have
A capacitor having an arithmetic average roughness of a surface of the external electrode of 0.29 μm or more. 前記外部電極の最表層は、Ｃｕめっき層であることを特徴とする、コンデンサ。   The outermost surface layer of the external electrode is a Cu plating layer. 層間絶縁層を有する基板において、前記層間絶縁層に埋没されるコンデンサの製造方法であって、
セラミックと内部電極の積層体からなるセラミック積層体を準備する第１の工程と、
前記内部電極と接続される外部電極を形成する第２の工程と、
前記外部電極の表面の算術平均粗さが０．２９μm以上となるように処理する第３の工程と、
を含む、コンデンサの製造方法。 In a substrate having an interlayer insulating layer, a method of manufacturing a capacitor buried in the interlayer insulating layer,
A first step of preparing a ceramic laminate comprising a laminate of ceramic and internal electrodes;
A second step of forming an external electrode connected to the internal electrode;
A third step of treating the arithmetic mean roughness of the surface of the external electrode to be 0.29 μm or more;
A method for manufacturing a capacitor, comprising: 前記第３の工程は、少なくとも前記外部電極を粗化処理液に１〜１０分浸漬する処理であることを特徴とする、請求項３に記載のコンデンサの製造方法。   The method for manufacturing a capacitor according to claim 3, wherein the third step is a treatment of immersing at least the external electrode in a roughening treatment solution for 1 to 10 minutes. 前記外部電極の少なくとも最表層は電解めっきによって形成されることを特徴とする、請求項３または請求項４に記載のコンデンサの製造方法。   5. The method of manufacturing a capacitor according to claim 3, wherein at least the outermost layer of the external electrode is formed by electrolytic plating.

Images