JP2014235420A - Liquid crystal display panel, electronic apparatus, and method for manufacturing pixel substrate - Google Patents
Liquid crystal display panel, electronic apparatus, and method for manufacturing pixel substrate Download PDFInfo
- Publication number
- JP2014235420A JP2014235420A JP2013119294A JP2013119294A JP2014235420A JP 2014235420 A JP2014235420 A JP 2014235420A JP 2013119294 A JP2013119294 A JP 2013119294A JP 2013119294 A JP2013119294 A JP 2013119294A JP 2014235420 A JP2014235420 A JP 2014235420A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- substrate
- liquid crystal
- pixel
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Liquid Crystal (AREA)
Abstract
Description
本開示は、液晶表示パネル、これを備える電子機器及び画素基板製造方法に関する。 The present disclosure relates to a liquid crystal display panel, an electronic apparatus including the same, and a pixel substrate manufacturing method.
近年、液晶表示装置は、カーナビゲーションの表示装置や、携帯電話や電子ペーパーなどのモバイル機器向けの表示装置の需要が高くなっている。液晶を駆動する方式(モード)として、基板間に縦方向に発生する電界、いわゆる縦電界を用いる液晶駆動方式が知られている。このような縦電界を用いて液晶を駆動する液晶表示パネルとして、TN(Twisted Nematic:ツイステッドネマティック)、VA(Vertical Alignment:垂直配向)及びECB(Electrically Controlled Birefringence:電界制御複屈折)等の縦電界型の液晶表示パネルが知られている。また、液晶を駆動する方式として、基板に対して平行な方向(横方向)に発生する電界、いわゆる横電界を用いる液晶駆動方式も知られている。このような横電界を用いて液晶を駆動する液晶表示パネルとして、FFS(Fringe Field Switching:フリンジフィールドスイッチング)及びIPS(In Plane Switching:インプレーンスイッチング)等の横電界型の液晶表示パネルも知られている。横電界型の液晶表示パネルは、視野角を広くすることができる。表示装置は、視野角が広くなることで、例えばカーナビゲーション装置に用いた場合、運転席、助手席の両方から画面が見やすくなる。 In recent years, the demand for liquid crystal display devices is increasing for display devices for car navigation, and display devices for mobile devices such as mobile phones and electronic paper. As a method (mode) for driving liquid crystal, a liquid crystal driving method using a vertical electric field generated between substrates, that is, a so-called vertical electric field is known. As a liquid crystal display panel for driving a liquid crystal using such a vertical electric field, a vertical electric field such as TN (Twisted Nematic), VA (Vertical Alignment) and ECB (Electrically Controlled Birefringence) is used. Type liquid crystal display panels are known. As a method for driving liquid crystal, a liquid crystal driving method using an electric field generated in a direction parallel to the substrate (lateral direction), that is, a so-called lateral electric field is also known. As liquid crystal display panels for driving liquid crystals using such a horizontal electric field, horizontal electric field type liquid crystal display panels such as FFS (Fringe Field Switching) and IPS (In Plane Switching) are also known. ing. A horizontal electric field type liquid crystal display panel can widen a viewing angle. Since the display device has a wide viewing angle, for example, when used in a car navigation device, it is easy to see the screen from both the driver seat and the passenger seat.
特許文献1には、FFS方式の液晶表示装置の画素基板として、基板上に形成されるゲートラインと、ゲート絶縁膜を介してゲートラインと交差して形成されるデータラインと、ゲートライン及びデータラインの交差領域に形成される薄膜トランジスタと、ゲート絶縁膜上に形成され、薄膜トランジスタと直接接続される画素電極と、ゲート絶縁膜上に形成され、画素電極及び薄膜トランジスタを覆う保護膜及び保護膜上に画素電極及びデータラインと重畳するように形成され、画素電極と共に、液晶配向のためのフリンジフィールドを形成する共通電極と、を形成する構造が記載されている。
In
ここで、液晶表示パネルは、装置の薄型化や、製造時の工数の削減等が求められており、特許文献1のように、画素電極が形成された層と、データライン(信号線)が形成された層との間に絶縁層を設けずに、電気的に同じ層にすることで、絶縁層を一層減らすことができ、装置の薄型化や、製造時の工数の削減ができるが、改善の余地がある。具体的には、欠陥の発生率または配線の抵抗の大きさについて、改善の余地がある。
Here, the liquid crystal display panel is required to reduce the thickness of the device, reduce the man-hours during manufacture, and the like, as in
本開示はかかる問題点に鑑みてなされたもので、その目的は、装置の薄型化や、製造時の工数の削減することができ、さらに性能をより高くすることができる液晶表示パネル、電子機器及び画素基板製造方法を提供することにある。 The present disclosure has been made in view of such problems, and the object thereof is to reduce the thickness of the device, reduce the number of manufacturing steps, and further improve the performance of the liquid crystal display panel and the electronic device And a pixel substrate manufacturing method.
本開示による液晶表示パネルは、画素基板と、前記画素基板に対向配置された対向基板と、前記画素基板と前記対向基板との間に配置される液晶層と、を備える液晶表示パネルであって、前記画素基板は、基板と、前記基板に直接または絶縁層を介して積層された走査線または信号線の一方である配線を含む第1導電体が形成された配線層と、前記配線層に積層され、画素電極を含む第2導電体が形成された画素電極層と、を有し、前記画素電極層は、前記第2導電体が前記配線と重なる全領域と、前記画素電極を形成する領域に形成されている。 A liquid crystal display panel according to the present disclosure is a liquid crystal display panel including a pixel substrate, a counter substrate disposed opposite to the pixel substrate, and a liquid crystal layer disposed between the pixel substrate and the counter substrate. The pixel substrate includes a substrate, a wiring layer on which a first conductor including a wiring that is one of a scanning line or a signal line laminated directly or via an insulating layer is formed, and the wiring layer And a pixel electrode layer on which a second conductor including a pixel electrode is formed. The pixel electrode layer forms the pixel electrode and an entire region where the second conductor overlaps the wiring. Formed in the region.
本開示の電子機器は、上記液晶表示パネルを備えるものである。 An electronic device according to the present disclosure includes the liquid crystal display panel.
本開示による画素基板製造方法は、走査線及び信号線と画素電極とが形成された画素基板製造方法であって、基板に直接または絶縁層を介して積層された走査線または信号線の一方である配線を含む第1導電体の配線層を形成するステップと、前記配線層が形成された前記基板の表面の全面に第2導電体を形成するステップと、前記第2導電体の表面に前記配線と重なる全領域と、前記画素電極を形成する領域の両方を覆うレジストを形成するステップと、前記レジストを形成した前記基板を、前記第1導電体と前記第2導電体の両方を溶かすエッチング溶液で前記レジストが形成されていない領域の前記第1導電体と前記第2導電体を除去するステップと、を含む。 A pixel substrate manufacturing method according to the present disclosure is a pixel substrate manufacturing method in which a scanning line, a signal line, and a pixel electrode are formed, and is one of the scanning line or the signal line stacked on the substrate directly or via an insulating layer. Forming a wiring layer of a first conductor including a certain wiring; forming a second conductor on the entire surface of the substrate on which the wiring layer is formed; and the surface of the second conductor on the surface of the second conductor. Forming a resist covering both the entire region overlapping with the wiring and the region for forming the pixel electrode; and etching the substrate on which the resist is formed to dissolve both the first conductor and the second conductor. Removing the first conductor and the second conductor in a region where the resist is not formed with a solution.
本開示によれば、装置の薄型化や、製造時の工数の削減することができ、さらに性能をより高くすることができる液晶表示パネル、電子機器及び画素基板製造方法を提供することができる。 According to the present disclosure, it is possible to provide a liquid crystal display panel, an electronic device, and a pixel substrate manufacturing method that can reduce the thickness of the device, reduce man-hours during manufacturing, and further improve performance.
本開示を実施するための形態(実施形態)につき、図面を参照しつつ詳細に説明する。以下の実施形態に記載した内容により本開示が限定されるものではない。また、以下に記載した構成要素には、当業者が容易に想定できるもの、実質的に同一のものが含まれる。さらに、以下に記載した構成要素は適宜組み合わせることが可能である。なお、説明は以下の順序で行う。
1.本実施形態(液晶表示パネル)
液晶表示パネルの構成
画素基板製造方法
2.適用例(電子機器)
上記実施形態に係る液晶表示パネルが電子機器に適用されている例
3.本開示の構成
A mode (embodiment) for carrying out the present disclosure will be described in detail with reference to the drawings. The present disclosure is not limited by the contents described in the following embodiments. The constituent elements described below include those that can be easily assumed by those skilled in the art and those that are substantially the same. Furthermore, the constituent elements described below can be appropriately combined. The description will be given in the following order.
1. This embodiment (liquid crystal display panel)
1. Configuration of liquid crystal display panel Pixel substrate manufacturing method Application example (electronic equipment)
2. An example in which the liquid crystal display panel according to the embodiment is applied to an electronic device. Composition of this disclosure
<1.実施形態(液晶表示パネル)>
図1は、本実施形態に係る液晶表示パネルの構成の一例を表す説明図である。図2は、図1の液晶表示パネルのシステム構成例を表すブロック図である。図1は模式的に表したものであり、実際の寸法、形状と同一とは限らない。なお、表示装置1が本開示の「液晶表示パネル」の一具体例に相当する。
<1. Embodiment (Liquid Crystal Display Panel)>
FIG. 1 is an explanatory diagram illustrating an example of the configuration of the liquid crystal display panel according to the present embodiment. FIG. 2 is a block diagram illustrating a system configuration example of the liquid crystal display panel of FIG. FIG. 1 is a schematic representation and is not necessarily the same as the actual size and shape. The
表示装置1は、透過型または半透過型の表示装置であり、液晶表示パネル2と、ドライバIC3と、バックライト6と、を備えている。表示装置1は、バックライト6を備えない、反射型の表示装置であってもよい。図示しないフレキシブルプリント基板(FPC(Flexible Printed Circuits))は、ドライバIC3への外部信号またはドライバIC3を駆動する駆動電力を伝送する。液晶表示パネル2は、透明絶縁基板、例えばガラス基板11と、ガラス基板11の表面にあり、液晶セルを含む画素がマトリクス状(行列状)に多数配置されてなる表示エリア部21と、水平ドライバ(水平駆動回路)23と、垂直ドライバ(垂直駆動回路)22A、22Bと、を備えている。垂直ドライバ(垂直駆動回路)22A、22Bは、第1垂直ドライバ22A、第2垂直ドライバ22Bとして、表示エリア部21を挟むように配置されている。ガラス基板11は、能動素子(例えば、トランジスタ)を含む多数の画素回路がマトリクス状に配置形成される第1基板と、この第1の基板と所定の間隙をもって対向して配置される第2基板とを含む。そして、ガラス基板11は、第1基板、第2基板の間に液晶が封入される液晶層を有する。
The
液晶表示パネル2の額縁11gr、11glは、ガラス基板11の表面にあり、液晶セルを含む画素がマトリクス状(行列状)に多数配置されてなる表示エリア部21がない、非表示領域である。垂直ドライバ22A、22Bは、額縁11gr、11glに配置されている。
The picture frames 11gr and 11gl of the liquid
バックライト6は、液晶表示パネル2の裏面側(画像を表示する面とは反対側の面)に配置されている。バックライト6は、液晶表示パネル2に向けて光を照射し、表示エリア部21の全面に光を入射させる。バックライト6は、例えば光源と、光源から出力された光を導いて、液晶表示パネル2の裏面に向けて出射させる導光板と、を含む。
The backlight 6 is disposed on the back side of the liquid crystal display panel 2 (the surface on the side opposite to the surface on which images are displayed). The backlight 6 irradiates the liquid
(表示装置のシステム構成例)
液晶表示パネル2は、ガラス基板11上に、表示エリア部21と、インターフェース(I/F)及びタイミングジェネレータの機能を備えるドライバIC3と、第1垂直ドライバ22A、第2垂直ドライバ22B及び水平ドライバ23とを備えている。
(Example of system configuration of display device)
The liquid
表示エリア部21は、液晶層を含む画素Vpixが、表示上の1画素を構成するユニットがm行×n列に配置されたマトリクス(行列状)構造を有している。なお、この明細書において、行とは、一方向に配列されるn個の画素Vpixを有する画素行をいう。また、列とは、行が配列される方向と直交する方向に配列されるm個の画素Vpixを有する画素列をいう。そして、mとnとの値は、垂直方向の表示解像度と水平方向の表示解像度に応じて定まる。表示エリア部21は、画素Vpixのm行n列の配列に対して行毎に走査線241、242、243・・・24mが配線され、列毎に信号線251、252、253・・・25nが配線されている。以後、本実施形態においては、走査線241、242、243・・・24mを代表して走査線24または走査線24mのように表記し、信号線251、252、253・・・25nを代表して信号線25または信号線25nのように表記する。また、本実施形態においては、走査線241、242、243・・・24mを代表して走査線24m+1、24m+2、24m+3・・・のように表記し、信号線251、252、253・・・25nを代表して信号線25n+1、25n+2、25n+3・・・のように表記する。表示エリア部21は、正面に直交する方向から見た場合、走査線24と信号線25がカラーフィルタのブラックマトリクスと重なる領域に配置されている。また、表示エリア部21は、ブラックマトリクスが配置されていない領域が開口部となる。
The
液晶表示パネル2には、外部から外部信号である、マスタークロック、水平同期信号及び垂直同期信号が入力され、ドライバIC3に与えられる。ドライバIC3は、外部電源の電圧振幅のマスタークロック、水平同期信号及び垂直同期信号を、液晶の駆動に必要な内部電源の電圧振幅にレベル変換(昇圧)し、マスタークロック、水平同期信号及び垂直同期信号を生成する。ドライバIC3は、生成したマスタークロック、水平同期信号及び垂直同期信号をそれぞれ第1垂直ドライバ22A、第2垂直ドライバ22B及び水平ドライバ23に与える。ドライバIC3は、画素Vpix毎の画素電極に対して各画素共通に与えるコモン電位(対向電極電位)Vcomを生成して表示エリア部21に与える。
The liquid
第1垂直ドライバ22A、第2垂直ドライバ22Bは、後述するシフトレジスタを含み、さらにラッチ回路等を含む。第1垂直ドライバ22A、第2垂直ドライバ22Bは、ラッチ回路が、垂直クロックパルスに同期してドライバIC3から出力される表示データを1水平期間で順次サンプリングしラッチする。第1垂直ドライバ22A、第2垂直ドライバ22Bは、ラッチ回路においてラッチされた1ライン分のデジタルデータを垂直走査パルスとして順に出力し、表示エリア部21の走査線24m+1、24m+2、24m+3・・・に与えることによって画素Vpixを行単位で順次選択する。第1垂直ドライバ22A、第2垂直ドライバ22Bは、走査線24m+1、24m+2、24m+3・・・の延在方向に走査線24m+1、24m+2、24m+3・・・を挟むように配置されている。第1垂直ドライバ22A、第2垂直ドライバ22Bは、例えば、走査線24m+1、24m+2、24m+3・・・の表示エリア部21の上寄り、垂直走査上方向から、表示エリア部21の下寄り、垂直走査下方向へ順にデジタルデータを出力する。また、第1垂直ドライバ22A、第2垂直ドライバ22Bは、走査線24m+1、24m+2、24m+3・・・の表示エリア部21の下寄り、垂直走査下方向から、表示エリア部21の上寄り、垂直走査上方向へ順にデジタルデータを出力することもできる。
The first
水平ドライバ23には、例えば6ビットのR(赤)、G(緑)、B(青)のデジタル映像データVsigが与えられる。水平ドライバ23は、第1垂直ドライバ22A、第2垂直ドライバ22Bによる垂直走査によって選択された行の各画素Vpixに対して、画素毎に、もしくは複数画素毎に、あるいは全画素一斉に、信号線25を介して表示データを書き込む。
For example, 6-bit R (red), G (green), and B (blue) digital video data Vsig is supplied to the
(液晶表示パネルの駆動方式)
図3は、画素を駆動する駆動回路の一例を示す回路図である。表示エリア部21には、図3に示す各画素Vpixの薄膜トランジスタ(TFT;Thin Film Transistor)Trに表示データとして画素信号を供給する信号線25n+1、25n+2、25n+3、各薄膜トランジスタTrを駆動する走査線24m+1、24m+2、24m+3等の配線が形成されている。このように、信号線25n+1、25n+2、25n+3は、上述したガラス基板11の表面と平行な平面に延在し、画素Vpixに画像を表示するための画素信号を供給する。画素Vpixは、薄膜トランジスタTr及び液晶素子LCを備えている。薄膜トランジスタTrは、この例では、nチャネルのMOS(Metal Oxide Semiconductor)型のTFTで構成されている。薄膜トランジスタTrのソース及びドレインのうち一方は信号線25n+1、25n+2、25n+3に接続され、ゲートは走査線24m+1、24m+2、24m+3に接続され、ソース及びドレインのうち他方は液晶素子LCの一端に接続されている。液晶素子LCは、一端が薄膜トランジスタTrに接続され、他端が共通電極COMLのコモン電位Vcomに接続されている。
(Liquid crystal display panel drive method)
FIG. 3 is a circuit diagram illustrating an example of a drive circuit for driving a pixel. In the
画素Vpixは、走査線24m+1、24m+2、24m+3により、表示エリア部21の同じ行に属する他の画素Vpixと互いに接続されている。走査線24m+1、24m+2、24m+3のうち奇数の走査線24m+1、24m+3は、第1垂直ドライバ22Aと接続され、第1垂直ドライバ22Aから後述する走査信号の垂直走査パルスVgateが供給される。走査線24m+1、24m+2、24m+3のうち偶数の走査線24m+2、24m+4は、第2垂直ドライバ22Bと接続され、第2垂直ドライバ22Bから、後述する走査信号の垂直走査パルスVgateが供給される。このように、第1垂直ドライバ22A、第2垂直ドライバ22Bは、走査方向の走査線24m+1、24m+2、24m+3に交互に垂直走査パルスVgateを印加する。また、画素Vpixは、信号線25n+1、25n+2、25n+3により、表示エリア部21の同じ列に属する他の画素Vpixと互いに接続されている。信号線25n+1、25n+2、25n+3は、水平ドライバ23と接続され、水平ドライバ23より画素信号が供給される。共通電極COMLのコモン電位Vcomは、不図示の駆動電極ドライバと接続され、駆動電極ドライバより電圧が供給される。さらに、画素Vpixは、共通電極COMLのコモン電位Vcomにより、表示エリア部21の同じ列に属する他の画素Vpixと互いに接続されている。
The pixel Vpix is connected to other pixels Vpix belonging to the same row of the
図1及び図2に示す第1垂直ドライバ22A、第2垂直ドライバ22Bは、垂直走査パルスVgateを、図3に示す走査線24m+1、24m+2、24m+3を介して、画素Vpixの薄膜トランジスタTrのゲートに印加することにより、表示エリア部21にマトリクス状に形成されている画素Vpixのうちの1行(1水平ライン)を表示駆動の対象として順次選択する。図1及び図2に示す水平ドライバ23は、画素信号を、図3に示す信号線25n+1、25n+2、25n+3を介して、第1垂直ドライバ22A、第2垂直ドライバ22Bにより順次選択される1水平ラインを含む各画素Vpixにそれぞれ供給する。そして、これらの画素Vpixでは、供給される画素信号に応じて、1水平ラインの表示が行われるようになっている。
The first
上述したように、表示装置1は、第1垂直ドライバ22A、第2垂直ドライバ22Bが走査線24m+1、24m+2、24m+3を順次走査するように駆動することにより、1水平ラインが順次選択される。また、表示装置1は、1水平ラインに属する画素Vpixに対して、水平ドライバ23が画素信号を供給することにより、1水平ラインずつ表示が行われる。この表示動作を行う際、駆動電極ドライバは、その1水平ラインに対応する共通電極COMLのコモン電位Vcomを印加するようになっている。
As described above, in the
表示装置1は、液晶素子LCに同極性の直流電圧が印加され続けることによって液晶の比抵抗(物質固有の抵抗値)等が劣化する可能性がある。表示装置1は、液晶の比抵抗(物質固有の抵抗値)等の劣化を防ぐため、駆動信号のコモン電位Vcomを基準として映像信号の極性を所定の周期で反転させる駆動方式が採られる。この液晶表示パネルの駆動方式として、カラム反転、ライン反転、ドット反転、フレーム反転などの駆動方式が知られている。表示装置1は、上記の各駆動方式のいずれを採用することも可能である。
In the
次に、表示エリア部21の構成を詳細に説明する。図4は、液晶表示パネルの構成例を示す断面図である。液晶表示パネル2は、図4に示すように、第1基板(上側基板)50と、この第1基板50の表面に垂直な方向に対向して配置された第2基板(下側基板)52と、第1基板50と第2基板52との間に挿設された液晶層54とを備えている。なお、第1基板50は、液晶層54とは反対側の面に、バックライト6が配置されている。
Next, the configuration of the
液晶層54は、電界の状態に応じてそこを通過する光を変調するものであり、FFS(フリンジフィールドスイッチング)またはIPS(インプレーンスイッチング)等の横電界モードの液晶59を用いた液晶表示デバイスが用いられる。液晶59は、液晶層54に多数分散されている。
The
第1基板50は、画素基板60と、画素基板60の液晶層54側に積層された第1配向膜62と、画素基板60の液晶層54とは反対側に積層された第1偏光板63と、を有する。画素基板60については後述する。第1配向膜62は、液晶層54内の液晶分子を所定の方向に配向させるものであり、液晶層54と直接に接している。
The
第2基板52は、ガラス基板64と、このガラス基板64の液晶層54側に形成されたカラーフィルタ66と、カラーフィルタ66の液晶層54側に形成された第2配向膜67と、ガラス基板64の液晶層54側とは反対側に形成された位相差板68と、位相差板68のガラス基板64側とは反対側に形成された第2偏光板69と、を含む。カラーフィルタ66は、例えば、赤(R)、緑(G)、青(B)の3色に着色された色領域を含む。カラーフィルタ66は、図3に示す開口部76bに例えば赤(R)、緑(G)、青(B)の3色に着色された色領域を周期的に配列して、図3に示す各画素VpixにR、G、Bの3色の色領域が1組として画素Pixとして対応付けられている。カラーフィルタ66は、画素基板60と垂直な方向において、液晶層54と対向する。なお、カラーフィルタ66は、異なる色に着色されていれば、他の色の組み合わせであってもよい。一般に、カラーフィルタ66は、緑(G)の色領域の輝度が、赤(R)の色領域及び青(B)の色領域の輝度よりも高い。なお、カラーフィルタ66は、図3に示すブラックマトリクス76aが画素Vpixの外周を覆うように形成されていてもよい。このブラックマトリクス76aは、二次元配置された画素Vpixと画素Vpixとの境界に配置されることで、格子形状となる。そして、ブラックマトリクス76aは、光の吸収率が高い材料で形成される。
The
第2配向膜67は、第1配向膜62と同様に、液晶層54内の液晶分子を所定の方向に配向させるものであり、液晶層54と直接に接している。位相差板68は、第1偏光板63及び第2偏光板69に生じる偏光板起因の視野角を補償する機能を有する。第2偏光板69は、偏光板吸収軸と平行な直線偏光成分を吸収し、直交する偏光成分を透過する機能を有している。第2偏光板69は、液晶のON/OFF状態に依存して光を透過/遮断する機能を有している。
Similar to the first alignment film 62, the
次に、図5から図8を用いて、画素基板60について説明する。図5は、表示領域のサブ画素の構成を示す透視平面図である。図6は、信号線と画素電極の配置の一例を示す説明図である。図7は、画素基板の構成例を示すA−A線断面図である。図8は、画素基板の構成例を示すB−B線断面図である。
Next, the
図5及び図6に示すように、画素Vpixは、走査線24と、走査線24と交差する方向に延在する配線である信号線25と、走査線24と信号線25の交差部近傍に配置される薄膜トランジスタTrと、画素Vpix毎に配置された画素電極72と、画素電極72に対向して配置された共通電極COMLと、を備えている。
As shown in FIGS. 5 and 6, the pixel Vpix is located in the vicinity of the
走査線(金属配線)24には、薄膜トランジスタTrのゲートとして機能するゲート電極24aが形成されている。走査線24とゲート電極24aは、アルミニウムやモリブデン等の不透明な金属膜、例えば、モリブデン−アルミニウム−モリブデン(Mo−Al−Mo)の積層体、つまり、モリブデンとアルミニウムとモリブデンとが積層された金属膜により形成されている。信号線25には、薄膜トランジスタTrのソースとして機能するソース電極25aが形成されている。ソース電極25aに近接して薄膜トランジスタTrのドレインとして機能するドレイン電極25bが形成されている。信号線25とソース電極25aとドレイン電極25bは、アルミニウムやモリブデン等の不透明な金属膜、例えば、モリブデン−アルミニウム−モリブデン(Mo−Al−Mo)の積層体により形成されている。
A
また、信号線25は、図6に示すように、画素電極72と画素電極72との間に配置されている。また信号線25と画素電極72との間には、隙間78が形成されており、離間している。また、隙間78の一部には、信号線25と接する膜残部85がある。膜残部85は、信号線25と一体で形成された導電体であり、信号線25の他の部分よりも画素電極72に不規則に突出している。画素電極72の一部には、膜残部84がある。膜残部85は、信号線25と同じ導電体であり、画素電極72と重なっている。膜残部85と、膜残部84とは、溝78で分断されている。
Further, as shown in FIG. 6, the
次に、図7及び図8を用いて、画素基板60の積層構造について説明する。画素基板60は、透明基板71に各種回路が形成されたTFT基板と、このTFT基板上にマトリクス状に配設された複数の画素電極72と、TFT基板及び画素電極72の上に積層された共通電極COMLと、走査線24と信号線25とを絶縁し、画素電極72と共通電極COMLとを絶縁する絶縁層74と、を含む。画素電極72及び共通電極COMLは、IZO(Indium Zinc Oxide、酸化インジウム亜鉛)、ITO(Indium Tin Oxide、酸化インジウム錫)等の透明導電材料(透明導電酸化物)で形成される透明電極である。
Next, a stacked structure of the
TFT基板は、透明基板71に、上述した各画素Vpixの薄膜トランジスタが形成された半導体層90、各画素電極72に画素信号を供給する信号線25、薄膜トランジスタを駆動する走査線24等の配線が絶縁層74を介して積層されている。
The TFT substrate is insulated from the
絶縁層74は、走査線24と半導体層90との間の絶縁層(第1絶縁層)74aと、画素電極72と共通電極COMLとの間の絶縁層(第2絶縁層)74bと、が積層されている。より具体的には、絶縁層74aは、各部が透明基板71または走査線24と接する位置(層)に積層されている。絶縁層74bは、各部が画素電極72、補助電極82、86、半導体層90または絶縁層74aの表面に接する位置(層)に積層されている。本実施形態の絶縁層74a、74bは、SiNx(窒化シリコン)、SiO2等の無機系絶縁材料で形成されている。また、絶縁層74a、74bは、ポリイミド樹脂などの有機系絶縁材料で形成してもよい。なお、絶縁層74a、74bの各層を形成する材料はこれに限定されない。また、絶縁層74a、74bは、同じ絶縁材料であってもよく、いずれかが異なる絶縁材料であってもよい。また、絶縁層74a、74bは、いずれも薄型の絶縁層とすることが好ましく、平坦化膜としての機能を備えないことが好ましい。これにより装置を薄型化、軽量化することができる。
The insulating
走査線24は、半導体層90の一部と立体交差する部分に、薄膜トランジスタのゲートとして作用するゲート電極24aを有する。走査線24は、ゲート電極24と接続されている。信号線25は、画素基板60の表面と平行な平面に延在し、画素に画像を表示するための画素信号を供給する。半導体層90は、例えば、低温ポリシリコン、アモルファスシリコンなどで形成されている。半導体層90は、一部が信号線25のソース電極25aと接し、他の一部が信号線25と同一の層に形成されたドレイン電極25bと接している。本実施形態の画素基板60は、透明基板71上に走査線24、絶縁層74a、半導体層90、信号線25、画素電極72、絶縁層74b、共通電極COMLの順で積層されている。画素基板60は、各画素Vpixに対応して共通電極COMLに開口が形成されており、共通電極COMLと画素電極72との間に形成される電界のうち、共通電極COMLの開口からもれた電界(フリンジ電界)で液晶59を駆動させる。
The
画素基板60は、さらに、膜残部84、85と、補助電極82、86と、を有する。膜残部84、85は、信号線25と同じ導電体(第1導電体)で形成されている。補助電極82、86は、画素電極72と同じ導電体(第2導電体)で形成されている。膜残部84、85は、上述したように、また、図8に示すように、隙間78を挟み込んで、配置されている。膜残部84、85は、信号線25と同じ層に形成され、絶縁層74aと、画素電極72と同じ第2導電体で形成された補助電極82、86と、に挟まれている。補助電極82は、信号線25、ソース電極25a、ドレイン電極25b及び、信号線25と連結した膜残部85の全域と重なって配置されている。補助電極86は、膜残部84の全域と重なって配置されている。
The
表示装置1は、以上のように画素基板60の画素電極72と信号線25とを電気的に同じ層、つまり、画素電極72を形成する層と、信号線25を形成する層との間に絶縁体の層を設けずに積層させることで、画素基板60の積層構造を簡単にすることができる。これにより、製造時の工程数を少なくすることができ、製造時のコストを低減することができる。また、積層構造を薄くすることができ、装置を薄型化、軽量化することができる。なお、信号線25を形成する層には、信号線25に加え、ソース電極25a、ドレイン電極25b及び膜残部84、85を含む。
As described above, in the
また、表示装置1は、信号線25を形成する層の第1導電体、つまり、信号線25、ソース電極25a、ドレイン電極25b及び膜残部84、85の全域を覆うように、画素電極72を形成する層の第2導電体、つまり、画素電極72、補助電極82、86を設けている。つまり、表示装置1は、信号線25を形成する層の第1導電体の全てに、画素電極72を形成する層の第2導電体が積層されている。
In addition, the
これにより、表示装置1は、信号線25、ソース電極25a、ドレイン電極25bが第1導電体と補助電極82の積層構造となり、電極の断面をより太くすることができ、電極としての抵抗を小さくすることができる。また、表示装置1は、信号線25を形成する層の第1導電体の全てに、画素電極72を形成する層の第2導電体が積層されている構造とすることで、画素電極72を形成する層の第2導電体を、信号線25、ソース電極25a、ドレイン電極25bを含む全域と、画素電極72の全域を含むパターンでパターニングすることができる。これにより、製造時に、信号線25、ソース電極25a、ドレイン電極25bを含む全域及び画素電極72の全域の以外の領域(意図しない領域)に、信号線25を形成する層の第1導電体が残っている場合、第2導電体のパターニング時に、意図しない領域の第1導電体を除去することができる。具体的には、膜残部84と膜残部85とが繋がるように、第1導電体が残っていた場合でも、図6及び図8に示すよう膜残部84と膜残部85とを繋げる部分の第1導電体を除去することができ、膜残部84と膜残部85とを分離することができる。つまり隙間78にある第1導電体の一部を除去することができ、画素電極72と信号線25が意図しない位置で導通することを抑制することができる。これにより、信号線(ソースドレイン電極)25と画素電極72との間でショートが発生することを抑制することができる。これにより、故障の発生の確率を低減することができ、製造時の歩留まりを向上させることができる。
Accordingly, in the
また、表示装置1は、画素が配置される領域の外側にも第1導電体が形成されるが、画素が配置される領域の外側の第1導電体に第2導電体を積層させることで、画素が配置される領域の外側の第1導電体の配線の抵抗を低下させることができる。また、画素が配置される領域の外側で第1導電体と第2導電体を積層させても表示装置1を駆動させることができる。
In the
表示装置1の液晶表示パネル2は、信号線の層と画素電極の層とが接触する積層構造としたが、信号線の層と走査線の層とを入れ換え、走査線の層と画素電極の層とが接触する積層構造としてもよい。
The liquid
なお、上記実施形態では、FFS方式の液晶表示パネルの場合として説明したが、TN(Twisted Nematic:ツイステッドネマティック)、VA(Vertical Alignment:垂直配向)及びECB(Electrically Controlled Birefringence:電界制御複屈折)等の縦電界型の液晶表示パネルの場合も同様である。つまり画素電極の層を信号線の層の直上に形成し、信号線の全域に画素電極の層の導電体を形成することで、上記効果を得ることができる。 In the above-described embodiment, the case of the FFS mode liquid crystal display panel has been described. However, TN (Twisted Nematic), VA (Vertical Alignment), ECB (Electrically Controlled Birefringence), and the like. The same applies to the vertical electric field type liquid crystal display panel. That is, the above effect can be obtained by forming the pixel electrode layer immediately above the signal line layer and forming the conductor of the pixel electrode layer over the entire signal line.
次に、液晶表示パネルに含まれる画素基板の製造方法(画素基板製造方法)について説明する。図9は、画素基板製造方法の一例を示すフロー図である。図10は、画素基板製造方法の一例を説明するための説明図である。図9に示す画素基板の製造方法は、フォトリゾグラフィで基板上にパターンを形成して基板を形成する製造装置、製造ラインによって実行することができる。 Next, a method for manufacturing a pixel substrate (pixel substrate manufacturing method) included in the liquid crystal display panel will be described. FIG. 9 is a flowchart showing an example of the pixel substrate manufacturing method. FIG. 10 is an explanatory diagram for explaining an example of the pixel substrate manufacturing method. The pixel substrate manufacturing method shown in FIG. 9 can be executed by a manufacturing apparatus and a manufacturing line for forming a substrate by forming a pattern on the substrate by photolithography.
画素基板製造方法は、基板の表面にゲート電極及び走査線をパターニングで形成し(ステップS12)、第1絶縁層を形成する(ステップS14)。ゲート電極及び走査線は、フォトリソグラフィでパターンを形成することができる。これにより、図10の基板100aに示すように、ゲート電極及び走査線を形成しない位置の透明基板71の表面には、第1絶縁層74aが積層される。
In the pixel substrate manufacturing method, a gate electrode and a scanning line are formed by patterning on the surface of the substrate (step S12), and a first insulating layer is formed (step S14). The gate electrode and the scan line can be patterned by photolithography. Accordingly, as shown in the
画素基板製造方法は、第1絶縁層を形成したら、ソース電極、ドレイン電極、信号線をパターニングで作成し、その後、半導体をパターニングで作成する(ステップS16)。ソース電極、ドレイン電極、信号線は、同一プロセスのフォトリソグラフィで作成する。これにより、図10の基板100bに示すように、第1絶縁層74aの表面に信号線25が作成される。このとき、ソース電極、ドレイン電極、信号線を形成する第1導電体の一部が、形成するパターンの領域以外の領域で残ってしまう膜残りが一部で生じる。膜残りした部分には、基板100bに示すように、信号線25と繋がっている膜残部102が形成される場合がある。第1導電体は、例えば、Mo−Al−Moの積層体を用いることができる。
In the pixel substrate manufacturing method, when the first insulating layer is formed, the source electrode, the drain electrode, and the signal line are formed by patterning, and then the semiconductor is formed by patterning (step S16). The source electrode, the drain electrode, and the signal line are formed by the same process photolithography. As a result, the
次に、画素基板製造方法は、第1絶縁層74及びソース電極25a、ドレイン電極25b、信号線25の上に画素電極用の金属膜、つまり第2導電体を蒸着させる(ステップS18)。第2導電体は、例えば、IZOを用いることができる。ここで、第2導電体の形成方法は蒸着に限定されず貼り付けて設けてもよい。これにより、図10の基板100cに示すように、第1絶縁層74aの露出している部分と、ソース電極25a、ドレイン電極25b、信号線25の上に第2導電体104を積層することができる。また、第2導電体104は、膜残部102の上にも積層される。
Next, in the pixel substrate manufacturing method, a metal film for a pixel electrode, that is, a second conductor is deposited on the first insulating
画素基板製造方法は、画素電極用の金属膜を蒸着させたら、レジスト膜を形成する(ステップS20)。これにより、図10の基板100dに示すように、第2導電体104の上にレジスト膜110が積層される。
In the pixel substrate manufacturing method, after the metal film for the pixel electrode is deposited, a resist film is formed (step S20). As a result, the resist
画素基板製造方法は、レジスト膜を形成したら、ソース電極25a、ドレイン電極25b、信号線25のパターンと画素電極72のパターンにレジスト膜を加工する、つまりレジスト膜をパターニングする(ステップS22)。これにより、図10の基板100eに示すように、レジスト膜110の一部が除去され、ソース電極25a、ドレイン電極25b、信号線25のパターンと画素電極72のパターンと重なる位置のレジスト膜112が選択的に残された状態となる。これにより、膜残部102の上にはレジスト膜112がない状態となる。
In the pixel substrate manufacturing method, after the resist film is formed, the resist film is processed into the pattern of the
画素基板製造方法は、レジスト膜をパターニングしたら、エッチングを行う(ステップS24)。このとき、エッチング溶液としては、レジスト膜を溶かさずまたは溶かす速度が非常に遅く、ソース電極25a、ドレイン電極25b、信号線25を含む第1導電体と、画素電極を含む第2導電体を、溶かすことができる溶液を用いる。エッチング溶液は、第1導電体がMo−Al−Moの積層体で、第2導電体がIZOの場合、燐酸系エッチング液を用いることができる。ここで、燐酸系エッチング液とは、燐酸を主成分とするエッチング液である。なお、燐酸系エッチング液は、燐酸以外の酸を含んでいてもよく、燐酸を含む複数の成分であってもよい。画素基板製造方法は、エッチングを行うことで、図10の基板100fに示すように、信号線25と画素電極72との間の隙間78に対応する位置の第2導電体が除去され、隙間78が形成される。また、膜残部102と第2導電体104とが積層された部分も、隙間78に対応する膜残部102と第2導電体104とが除去され、隙間78が形成される。これにより、信号線25と画素電極72とが膜残部102で繋がっていない状態とすることができる。
In the pixel substrate manufacturing method, after the resist film is patterned, etching is performed (step S24). At this time, as the etching solution, the resist film is not dissolved or dissolved at a very low speed, and the first conductor including the
画素基板製造方法は、エッチングを行ったら、レジスト膜を除去する(ステップS26)。これにより、図10の基板100gに示すように、第2導電体の層、具体的には画素電極72、補助電極82、86と、第1絶縁体74aの第2導電体が形成されていない部分を露出した状態にすることができる。
In the pixel substrate manufacturing method, after etching, the resist film is removed (step S26). Thereby, as shown in the
画素基板製造方法は、レジスト膜を除去したら、第2絶縁層を形成する(ステップS28)。これにより、図10の基板100hに示すように、第2導電体の層の上、具体的には画素電極72、補助電極82、86の上及び第1絶縁体74aの上に第2絶縁層74bを積層することができる。
In the pixel substrate manufacturing method, after removing the resist film, a second insulating layer is formed (step S28). Accordingly, as shown in the
画素基板製造方法は、第2絶縁層を形成したら、共通電極COMLをパターニングで形成し(ステップS30)、本処理を終了する。これにより、図10の基板100iに示すように、第2絶縁層74bの表面の所定位置に共通電極COMLを設けることができる。画素基板製造方法は、共通電極COMLを形成した後、配向膜を形成したり、偏向板を設けたりしてもよい。また、このように製造した画素基板と、対向基板とを重ね合わせて、対応する位置をシーリングした後、画素基板と対向基板との間に液晶を注入することで液晶表示パネルを製造することができる。
In the pixel substrate manufacturing method, after the second insulating layer is formed, the common electrode COML is formed by patterning (step S30), and this process is terminated. Thus, as shown in the
画素基板製造方法は、以上のように、第2導電体をソース電極25a、ドレイン電極25b、信号線25のパターンと画素電極72のパターンとの両方を含むようにパターニングし、第1導電体と第2導電体の両方を溶かすことができるエッチング溶液でエッチングを行うことで、上述したように、第1導電体に信号線25と画素電極72との領域を跨ぐ膜残部102が生じた場合でも、第2導電体のパターニング時に、信号線25と画素電極72とを繋げる部分を除去することができる。これにより、信号線25と画素電極72との間がショートする可能性を少なくすることができる。また、第2導電体をパターニングするという画素基板の製造時に必要なプロセスで信号線25と画素電極72とを繋げる部分を除去することができる。これにより、製造工程を増加させずに、画素基板の歩留まりを高くすることができる。また、上述したように、信号線25、ソース電極25a、ドレイン電極25bを第1導電体と第2導電体の積層構造とすることができ、電極の抵抗を低くすることができる。
In the pixel substrate manufacturing method, as described above, the second conductor is patterned so as to include both the pattern of the
ここで、上記実施形態では、第1導電体(メタル膜)をMo−Al−Moの積層体とし、第2導電体(透明膜)をIZOとし、エッチング溶液(エッチャント)を、燐酸を主成分とするエッチング液(燐酸系エッチング液)とした場合で説明したが、これに限定されない。第1導電体と第2導電体とエッチング溶液の組み合わせとしては種々の組み合わせを用いることができる。エッチング溶液は、第1導電体と第2導電体の両方を溶かすことができる必要がある。例えば、第1導電体(メタル膜)をMoとし、第2導電体(透明膜)をIZOとし、エッチング溶液(エッチャント)を、燐酸系エッチング液としてもよい。また、第1導電体(メタル膜)をMo−Al−Moの積層体とし、第2導電体(透明膜)をIGZO(Indium Gallium Zinc Oxygen、インジウム・ガリウム・亜鉛・酸素の加工物)とし、エッチング溶液(エッチャント)を、燐酸系エッチング液としてもよい。また、第1導電体(メタル膜)をMo−Al−Moの積層体とし、第2導電体(透明膜)をIZOとし、エッチング溶液(エッチャント)を、フッ素系エッチング液(フッ素を主成分とするエッチング液)としてもよい。また、第1導電体(メタル膜)をMo−Al−Moの積層体とし、第2導電体(透明膜)をIZOとし、エッチング溶液(エッチャント)を、王水系エッチング液(王水を主成分とするエッチング液)としてもよい。また、第1導電体(メタル膜)をMo−Al−Moの積層体とし、第2導電体(透明膜)をITOとし、エッチング溶液(エッチャント)を、王水系エッチング液としてもよい。 Here, in the above embodiment, the first conductor (metal film) is a Mo—Al—Mo laminate, the second conductor (transparent film) is IZO, the etching solution (etchant) is phosphoric acid as a main component. However, the present invention is not limited to this case. Various combinations of the first conductor, the second conductor, and the etching solution can be used. The etching solution needs to be able to dissolve both the first conductor and the second conductor. For example, the first conductor (metal film) may be Mo, the second conductor (transparent film) may be IZO, and the etching solution (etchant) may be a phosphoric acid etching solution. Also, the first conductor (metal film) is a Mo—Al—Mo laminate, and the second conductor (transparent film) is IGZO (Indium Gallium Zinc Oxygen, a processed product of indium, gallium, zinc, and oxygen), The etching solution (etchant) may be a phosphoric acid etching solution. Also, the first conductor (metal film) is a Mo—Al—Mo laminate, the second conductor (transparent film) is IZO, the etching solution (etchant) is a fluorine-based etching solution (fluorine as a main component). Etching solution). Also, the first conductor (metal film) is a Mo—Al—Mo laminate, the second conductor (transparent film) is IZO, the etching solution (etchant) is an aqua regia-based etchant (mainly aqua regia). Etching solution). Alternatively, the first conductor (metal film) may be a Mo—Al—Mo laminate, the second conductor (transparent film) may be ITO, and the etching solution (etchant) may be an aqua regia type etching solution.
<2.適用例>
次に、図11を参照して、実施形態で説明した表示装置1の適用例について説明する。図11は、本実施形態に係る液晶表示パネルを適用する電子機器の一例を示す図である。本実施形態に係る表示装置1は、カーナビゲーションシステム、テレビジョン装置、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置あるいはビデオカメラなどのあらゆる分野の電子機器に適用することが可能である。言い換えると、本実施形態に係る表示装置1は、外部から入力された映像信号あるいは内部で生成した映像信号を、画像あるいは映像として表示するあらゆる分野の電子機器に適用することが可能である。電子機器は、液晶表示パネルに映像信号を供給し、液晶表示パネルの動作を制御する制御装置を備える。
<2. Application example>
Next, an application example of the
図11に示す電子機器は、本実施形態に係る表示装置1が適用されるカーナビゲーション装置である。表示装置1は、自動車の車内のダッシュボード300に設置される。具体的にはダッシュボード300の運転席311と助手席312の間に設置される。カーナビゲーション装置の表示装置1は、ナビゲーション表示、音楽操作画面の表示、または、映画再生表示等に利用される。
The electronic device shown in FIG. 11 is a car navigation device to which the
また、上述した内容により実施形態が限定されるものではない。また、上述した実施形態の構成要素には、当業者が容易に想到できるもの、実質的に同一のもの、いわゆる均等の範囲のものが含まれる。さらに、上述の実施形態の要旨を逸脱しない範囲で構成要素の種々の省略、置換及び変更を行うことができる。 In addition, the embodiment is not limited by the above-described content. The constituent elements of the above-described embodiment include those that can be easily conceived by those skilled in the art, those that are substantially the same, and those that are so-called equivalent ranges. Furthermore, various omissions, substitutions, and changes of the constituent elements can be made without departing from the spirit of the above-described embodiment.
<3.本開示の構成>
また、本開示は、以下の構成をとることもできる。
<3. Configuration of the present disclosure>
In addition, the present disclosure can take the following configurations.
(1)
画素基板と、前記画素基板に対向配置された対向基板と、前記画素基板と前記対向基板との間に配置される液晶層と、を備える液晶表示パネルであって、
前記画素基板は、
基板と、
前記基板に直接または絶縁層を介して積層された走査線または信号線の一方である配線を含む第1導電体が形成された配線層と、
前記配線層に積層され、画素電極を含む第2導電体が形成された画素電極層と、を有し、
前記画素電極層は、前記第2導電体が前記配線と重なる全領域と、前記画素電極を形成する領域に形成されている液晶表示パネル。
(2)
前記配線層は、前記画素電極と重なる位置の一部に前記第1導電体が形成され、
前記画素電極と重なる位置の一部の前記第1導電体は、前記配線となる前記第1導電体と分断されている前記(1)に記載の液晶表示パネル。
(3)
前記第2導電体は、透明である前記(1)または前記(2)に記載の液晶表示パネル。
(4)
前記第1導電体は、遮光性を備える前記(1)から前記(3)のいずれか一つに記載の液晶表示パネル。
(5)
前記配線は、前記信号線であり、
前記配線層は、前記信号線と、特定の画素電極との間の回路の一部となるソース及びドレインを備え、
前記ドレインは、前記画素電極と接触する前記(1)から前記(4)のいずれか一つに記載の液晶表示パネル。
(6)
前記画素基板は、前記画素電極層に積層された絶縁層と、
前記絶縁層に積層され、共通電極が形成された共通電極層と、をさらに有する前記(1)から前記(5)のいずれか一つに記載の液晶表示パネル。
(7)
前記(1)から前記(6)のいずれか一つに記載の液晶表示パネルと、前記液晶表示パネルに積層されたバックライトと、を有する液晶表示装置を、有する電子機器。
(8)
走査線及び信号線と画素電極とが形成された画素基板製造方法であって、
基板に直接または絶縁層を介して積層された走査線または信号線の一方である配線を含む第1導電体の配線層を形成するステップと、
前記配線層が形成された前記基板の表面の全面に第2導電体を形成するステップと、
前記第2導電体の表面に前記配線と重なる全領域と、前記画素電極を形成する領域の両方を覆うレジストを形成するステップと、
前記レジストを形成した前記基板を、前記第1導電体と前記第2導電体の両方を溶かすエッチング溶液で前記レジストが形成されていない領域の前記第1導電体と前記第2導電体を除去するステップと、を含む画素基板製造方法。
(9)
前記第1導電体は、モリブデンとアルミニウムとモリブデンとが積層され、
前記第2導電体は、IZOであり、
前記エッチング溶液は、燐酸系エッチング液である(8)に記載の画素基板製造方法。
(1)
A liquid crystal display panel comprising: a pixel substrate; a counter substrate disposed opposite to the pixel substrate; and a liquid crystal layer disposed between the pixel substrate and the counter substrate.
The pixel substrate is
A substrate,
A wiring layer on which a first conductor including a wiring that is one of a scanning line and a signal line laminated directly or via an insulating layer is formed on the substrate;
A pixel electrode layer formed on the wiring layer and formed with a second conductor including a pixel electrode;
The pixel electrode layer is a liquid crystal display panel formed in an entire area where the second conductor overlaps with the wiring and an area where the pixel electrode is formed.
(2)
In the wiring layer, the first conductor is formed in a part of the position overlapping the pixel electrode,
The liquid crystal display panel according to (1), wherein a part of the first conductor overlapping with the pixel electrode is separated from the first conductor serving as the wiring.
(3)
The liquid crystal display panel according to (1) or (2), wherein the second conductor is transparent.
(4)
The liquid crystal display panel according to any one of (1) to (3), wherein the first conductor has light shielding properties.
(5)
The wiring is the signal line,
The wiring layer includes a source and a drain that are part of a circuit between the signal line and a specific pixel electrode,
The liquid crystal display panel according to any one of (1) to (4), wherein the drain is in contact with the pixel electrode.
(6)
The pixel substrate includes an insulating layer stacked on the pixel electrode layer;
The liquid crystal display panel according to any one of (1) to (5), further including a common electrode layer stacked on the insulating layer and having a common electrode formed thereon.
(7)
An electronic apparatus comprising: a liquid crystal display device including the liquid crystal display panel according to any one of (1) to (6) above; and a backlight stacked on the liquid crystal display panel.
(8)
A pixel substrate manufacturing method in which a scanning line, a signal line, and a pixel electrode are formed,
Forming a wiring layer of a first conductor including a wiring that is one of a scanning line and a signal line laminated directly or via an insulating layer on a substrate;
Forming a second conductor on the entire surface of the substrate on which the wiring layer is formed;
Forming a resist covering both the entire area overlapping the wiring and the area for forming the pixel electrode on the surface of the second conductor;
The first conductor and the second conductor in a region where the resist is not formed are removed from the substrate on which the resist has been formed with an etching solution that dissolves both the first conductor and the second conductor. And a pixel substrate manufacturing method.
(9)
The first conductor is a laminate of molybdenum, aluminum, and molybdenum,
The second conductor is IZO;
The pixel substrate manufacturing method according to (8), wherein the etching solution is a phosphoric acid-based etching solution.
1 表示装置
2 液晶表示パネル
6 バックライト
11 ガラス基板
11gr、11gl 額縁
21 表示エリア部
22A 第1垂直ドライバ
22B 第2垂直ドライバ
24 走査線
24a ゲート電極
25 信号線
25a ソース電極
25b ドレイン電極
60 画素基板
64 ガラス基板
66 カラーフィルタ
71 透明基板
72 画素電極
78 隙間
82、86 補助電極
84、85 膜残部
90 半導体層
100a〜100i 基板
LC 液晶素子
Tr 薄膜トランジスタ
COML 共通電極
Vpix 画素
DESCRIPTION OF
Claims (9)
前記画素基板は、
基板と、
前記基板に直接または絶縁層を介して積層された走査線または信号線の一方である配線を含む第1導電体が形成された配線層と、
前記配線層に積層され、画素電極を含む第2導電体が形成された画素電極層と、を有し、
前記画素電極層は、前記第2導電体が前記配線と重なる全領域と、前記画素電極を形成する領域に形成されている液晶表示パネル。 A liquid crystal display panel comprising: a pixel substrate; a counter substrate disposed opposite to the pixel substrate; and a liquid crystal layer disposed between the pixel substrate and the counter substrate.
The pixel substrate is
A substrate,
A wiring layer on which a first conductor including a wiring that is one of a scanning line and a signal line laminated directly or via an insulating layer is formed on the substrate;
A pixel electrode layer formed on the wiring layer and formed with a second conductor including a pixel electrode;
The pixel electrode layer is a liquid crystal display panel formed in an entire area where the second conductor overlaps with the wiring and an area where the pixel electrode is formed.
前記画素電極と重なる位置の一部の前記第1導電体は、前記配線となる前記第1導電体と分断されている請求項1に記載の液晶表示パネル。 In the wiring layer, the first conductor is formed in a part of the position overlapping the pixel electrode,
The liquid crystal display panel according to claim 1, wherein a part of the first conductor overlapping with the pixel electrode is separated from the first conductor serving as the wiring.
前記配線層は、前記信号線と、特定の画素電極との間の回路の一部となるソース及びドレインを備え、
前記ドレインは、前記画素電極と接触する請求項1から4のいずれか一項に記載の液晶表示パネル。 The wiring is the signal line,
The wiring layer includes a source and a drain that are part of a circuit between the signal line and a specific pixel electrode,
The liquid crystal display panel according to claim 1, wherein the drain is in contact with the pixel electrode.
前記絶縁層に積層され、共通電極が形成された共通電極層と、をさらに有する請求項1から5のいずれか一項に記載の液晶表示パネル。 The pixel substrate includes an insulating layer stacked on the pixel electrode layer;
The liquid crystal display panel according to claim 1, further comprising a common electrode layer that is stacked on the insulating layer and on which a common electrode is formed.
基板に直接または絶縁層を介して積層された走査線または信号線の一方である配線を含む第1導電体の配線層を形成するステップと、
前記配線層が形成された前記基板の表面の全面に第2導電体を形成するステップと、
前記第2導電体の表面に前記配線と重なる全領域と、前記画素電極を形成する領域の両方を覆うレジストを形成するステップと、
前記レジストを形成した前記基板を、前記第1導電体と前記第2導電体の両方を溶かすエッチング溶液で前記レジストが形成されていない領域の前記第1導電体と前記第2導電体を除去するステップと、を含む画素基板製造方法。 A pixel substrate manufacturing method in which a scanning line, a signal line, and a pixel electrode are formed,
Forming a wiring layer of a first conductor including a wiring that is one of a scanning line and a signal line laminated directly or via an insulating layer on a substrate;
Forming a second conductor on the entire surface of the substrate on which the wiring layer is formed;
Forming a resist covering both the entire area overlapping the wiring and the area for forming the pixel electrode on the surface of the second conductor;
The first conductor and the second conductor in a region where the resist is not formed are removed from the substrate on which the resist has been formed with an etching solution that dissolves both the first conductor and the second conductor. And a pixel substrate manufacturing method.
前記第2導電体は、IZOであり、
前記エッチング溶液は、燐酸系エッチング液である請求項8に記載の画素基板製造方法。
The first conductor is a laminate of molybdenum, aluminum, and molybdenum,
The second conductor is IZO;
The pixel substrate manufacturing method according to claim 8, wherein the etching solution is a phosphoric acid-based etching solution.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013119294A JP2014235420A (en) | 2013-06-05 | 2013-06-05 | Liquid crystal display panel, electronic apparatus, and method for manufacturing pixel substrate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013119294A JP2014235420A (en) | 2013-06-05 | 2013-06-05 | Liquid crystal display panel, electronic apparatus, and method for manufacturing pixel substrate |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014235420A true JP2014235420A (en) | 2014-12-15 |
Family
ID=52138136
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013119294A Pending JP2014235420A (en) | 2013-06-05 | 2013-06-05 | Liquid crystal display panel, electronic apparatus, and method for manufacturing pixel substrate |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2014235420A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111524914A (en) * | 2019-10-02 | 2020-08-11 | 友达光电股份有限公司 | Pixel array substrate |
-
2013
- 2013-06-05 JP JP2013119294A patent/JP2014235420A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111524914A (en) * | 2019-10-02 | 2020-08-11 | 友达光电股份有限公司 | Pixel array substrate |
CN111524914B (en) * | 2019-10-02 | 2023-04-18 | 友达光电股份有限公司 | Pixel array substrate |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10151952B2 (en) | Display device and electronic apparatus | |
US10578932B2 (en) | Liquid crystal display device and electronic apparatus | |
JP5909198B2 (en) | Liquid crystal display panel and electronic device | |
WO2009119798A1 (en) | Liquid crystal display device | |
US10371978B2 (en) | Liquid crystal display device and electronic apparatus | |
WO2010131552A1 (en) | Liquid crystal display device | |
US9188824B2 (en) | Display device | |
US9857613B2 (en) | Liquid crystal display device and electronic apparatus | |
JP2014106428A (en) | Display device and electronic device | |
JP2014149322A (en) | Liquid crystal display panel and electronic apparatus | |
JP2015118189A (en) | Liquid crystal display device and electronic equipment | |
US20130057797A1 (en) | Liquid crystal display device | |
JP2014235420A (en) | Liquid crystal display panel, electronic apparatus, and method for manufacturing pixel substrate | |
JP5534655B2 (en) | ELECTRO-OPTICAL DEVICE, MANUFACTURING METHOD THEREOF, AND ELECTRONIC DEVICE | |
JP5326460B2 (en) | Electro-optical device substrate, and electro-optical device and electronic apparatus | |
JP2014178629A (en) | Liquid crystal display panel and electronic equipment | |
JP6326518B2 (en) | Liquid crystal display | |
JP2010066393A (en) | Method for manufacturing electro-optical device, electro-optical device, and electronic equipment | |
JP2015219381A (en) | Method for laminating conductive film and display device | |
CN110931503A (en) | Element substrate, display panel, and method for manufacturing element substrate and display panel | |
JP2008064792A (en) | Liquid crystal display device and electronic apparatus | |
JP2009086510A (en) | Liquid crystal device and electronic equipment | |
JP2015219380A (en) | Liquid crystal display device | |
JP2017005155A (en) | Thin film transistor, thin film transistor manufacturing method and display device | |
JP2010101995A (en) | Liquid crystal device |