JP2014230296A - Control circuit for light-emitting device, light-emitting device employing the same, and electronic apparatus - Google Patents

Control circuit for light-emitting device, light-emitting device employing the same, and electronic apparatus Download PDF

Info

Publication number
JP2014230296A
JP2014230296A JP2013105446A JP2013105446A JP2014230296A JP 2014230296 A JP2014230296 A JP 2014230296A JP 2013105446 A JP2013105446 A JP 2013105446A JP 2013105446 A JP2013105446 A JP 2013105446A JP 2014230296 A JP2014230296 A JP 2014230296A
Authority
JP
Japan
Prior art keywords
pulse
mask
signal
gate
dimming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013105446A
Other languages
Japanese (ja)
Other versions
JP6358780B2 (en
Inventor
義和 佐々木
Yoshikazu Sasaki
義和 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2013105446A priority Critical patent/JP6358780B2/en
Publication of JP2014230296A publication Critical patent/JP2014230296A/en
Application granted granted Critical
Publication of JP6358780B2 publication Critical patent/JP6358780B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Liquid Crystal Display Device Control (AREA)
  • Led Devices (AREA)
  • Dc-Dc Converters (AREA)

Abstract

PROBLEM TO BE SOLVED: To suppress a back electromotive force just after a transition between a lighting-off period and a lighting-on period of PWM lighting control.SOLUTION: When a lighting control pulse PWM is at an ON level instructing a lighting-on period, a drive current Iis turned on by a driver 50 for lighting control and when the lighting control pulse PWM is at an OFF level instructing a lighting-off period, the drive current Iis turned off. An oscillator 20 generates a periodic signal Sof a predetermined frequency. During the lighting-on period, a first pulse modulator 30 is synchronized with the periodic signal Sand generates a first gate pulse Sthe duty ratio of which is adjusted in such a manner that a first detection voltage Vgenerated in one node of a light-emitting device 100 becomes closer to a target value V. A mask circuit 70 masks the first gate pulse Safter the transition to the lighting-on period. During the lighting-on period, a gate driver 40 switches a switching transistor M1 on the basis of the masked first gate pulse S.

Description

本発明は、発光素子の駆動技術に関する。   The present invention relates to a driving technique for a light emitting element.

近年、液晶パネルのバックライトや照明機器として、ＬＥＤ（発光ダイオード）をはじめとする発光素子を利用した発光装置が利用される。図１は、本発明者が検討した比較技術に係る発光装置の構成例を示す回路図である。発光装置１００ｒは、１チャンネルの発光素子１０２と、ＤＣ／ＤＣコンバータ１０４と、制御回路２ｒと、を備える。   In recent years, light-emitting devices using light-emitting elements such as LEDs (light-emitting diodes) have been used as backlights and lighting devices for liquid crystal panels. FIG. 1 is a circuit diagram showing a configuration example of a light emitting device according to a comparative technique examined by the present inventors. The light emitting device 100r includes a one-channel light emitting element 102, a DC / DC converter 104, and a control circuit 2r.

発光素子１０２は、直列に接続された複数のＬＥＤを含むＬＥＤストリングである。ＤＣ／ＤＣコンバータ１０４は、入力ライン１１０に入力された入力電圧ＶＩＮを昇圧して、出力ライン１１２に接続された発光素子１０２の一端（アノード）に駆動電圧ＶＯＵＴを供給する。 The light emitting element 102 is an LED string including a plurality of LEDs connected in series. The DC / DC converter 104 boosts the input voltage VIN input to the input line 110 and supplies the drive voltage VOUT to one end (anode) of the light emitting element 102 connected to the output line 112.

ＤＣ／ＤＣコンバータ１０４は、インダクタＬ１、スイッチングトランジスタＭ１、整流ダイオードＤ１、出力キャパシタＣ１を含む。制御回路２ｒのスイッチング端子（ＧＡＴＥ端子という）は、スイッチングトランジスタＭ１のゲートと接続される。制御回路２ｒは、スイッチングトランジスタＭ１のゲートに供給するゲートパルスＧＡＴＥのハイレベルとローレベルの時間比率、つまりスイッチングトランジスタＭ１のオン、オフの時間比率（デューティ比）を制御することにより、駆動電圧ＶＯＵＴのレベルを調節する。 The DC / DC converter 104 includes an inductor L1, a switching transistor M1, a rectifier diode D1, and an output capacitor C1. A switching terminal (referred to as a GATE terminal) of the control circuit 2r is connected to the gate of the switching transistor M1. The control circuit 2r controls the drive voltage VV by controlling the time ratio between the high level and the low level of the gate pulse GATE supplied to the gate of the switching transistor M1, that is, the on / off time ratio (duty ratio) of the switching transistor M1. Adjust the OUT level.

発光素子１０２の経路上には、ＰＷＭ調光（バースト調光ともいう）用のスイッチ（トランジスタ）Ｍ２および電流検出用の第１抵抗Ｒ１が設けられる。制御回路２ｒの調光端子（以下、ＰＷＭ端子という）には、外部のホストプロセッサ１０６から、発光素子１０２の目標輝度に応じてデューティ比が調節されるＰＷＭ調光用の調光パルスＰＷＭが入力される。制御回路２ｒの調光出力端子（ＤＩＭＯＵＴ端子という）は、調光用スイッチＭ２のゲートと接続される。制御回路２ｒは、調光パルスＰＷＭにもとづき、調光用スイッチＭ２をスイッチングする。   On the path of the light emitting element 102, a switch (transistor) M2 for PWM dimming (also called burst dimming) and a first resistor R1 for current detection are provided. A dimming pulse PWM for PWM dimming whose duty ratio is adjusted according to the target luminance of the light emitting element 102 is input from the external host processor 106 to the dimming terminal (hereinafter referred to as PWM terminal) of the control circuit 2r. Is done. The dimming output terminal (referred to as DIMOUT terminal) of the control circuit 2r is connected to the gate of the dimming switch M2. The control circuit 2r switches the dimming switch M2 based on the dimming pulse PWM.

調光パルスＰＷＭが、発光素子１０２の点灯を指示するレベル（たとえばハイレベルであり、以下、オンレベルと称する）の期間、調光用スイッチＭ２がオンし、発光素子１０２には駆動電流ＩＬＥＤが流れ、発光素子１０２は、駆動電流ＩＬＥＤに応じた輝度で発光する。
調光パルスＰＷＭが、発光素子１０２の消灯を指示するレベル（たとえばローレベルであり、以下オフレベルと称する）の期間、調光用スイッチＭ２がオフし、発光素子１０２には駆動電流ＩＬＥＤが流れず、発光素子１０２は消灯する。 The dimming switch M2 is turned on during a period in which the dimming pulse PWM instructs lighting of the light emitting element 102 (eg, high level, hereinafter referred to as on level), and the driving current I LED is supplied to the light emitting element 102. The light emitting element 102 emits light with a luminance corresponding to the drive current I LED .
The dimming switch M2 is turned off during a period in which the dimming pulse PWM is instructed to turn off the light emitting element 102 (eg, low level, hereinafter referred to as off level), and the driving current I LED is supplied to the light emitting element 102. The light emitting element 102 is turned off without flowing.

調光パルスＰＷＭのデューティ比を制御することで、発光素子１０２に流れる駆動電流ＩＬＥＤの時間平均量が制御され、発光素子１０２の実効的な輝度が制御される。 By controlling the duty ratio of the dimming pulse PWM, the time average amount of the drive current I LED flowing through the light emitting element 102 is controlled, and the effective luminance of the light emitting element 102 is controlled.

第１抵抗Ｒ１には、発光素子１０２に流れる駆動電流ＩＬＥＤに比例した電圧降下（第１検出電圧という）ＶＲ１が発生する。制御回路２ｒの電流検出端子（ＩＳ端子という）には、第１検出電圧ＶＲ１がフィードバックされる。 The first resistor R1, (referred to as the first detection voltage) voltage drop proportional to the drive current I LED flowing through the light emitting element 102 V R1 is generated. The first detection voltage VR1 is fed back to a current detection terminal (referred to as IS terminal) of the control circuit 2r.

点灯期間において制御回路２ｒは、第１検出電圧ＶＲ１がその目標電圧である基準電圧ＶＲＥＦと一致するようにデューティ比が調節されるゲートパルスＧＡＴＥを生成し、このゲートパルスに応じて、スイッチングトランジスタＭ１をスイッチングする。 Control circuit 2r in the lighting period, the first detection voltage V R1 generates a gate pulse GATE whose duty ratio is adjusted to match the reference voltage V REF which is the target voltage, in response to the gate pulse, switching The transistor M1 is switched.

系が安定した状態において、
ＶＲ１＝Ｒ１×ＩＬＥＤ＝ＶＲＥＦ
が成り立つため、駆動電流ＩＬＥＤは、目標値ＶＲＥＦ／Ｒ１に保たれる。 When the system is stable,
V R1 = R1 × I LED = V REF
Therefore, the drive current I LED is kept at the target value V REF / R1.

消灯期間では、調光用スイッチＭ２がオフし、第１抵抗Ｒ１に駆動電流ＩＬＥＤが流れないため、第１検出電圧ＶＲ１にもとづくフィードバック制御が不可能となる。制御回路２ｒには、消灯期間の間、スイッチングトランジスタＭ１のスイッチングを停止するタイプと、消灯期間の間、スイッチングトランジスタＭ１のスイッチングを継続するタイプの２つが存在する。 During the extinguishing period, the dimming switch M2 is turned off, and the drive current I LED does not flow through the first resistor R1, so that feedback control based on the first detection voltage VR1 becomes impossible. There are two types of control circuit 2r: a type that stops switching of the switching transistor M1 during the extinguishing period and a type that continues switching of the switching transistor M1 during the extinguishing period.

前者のタイプでは、消灯期間において、ゲートパルスＧＡＴＥの生成が停止し、スイッチングトランジスタＭ１のスイッチングも停止する。このタイプは、消灯期間において、出力キャパシタＣ１の放電によって、出力電圧ＶＯＵＴが低下するという問題が存在する。 In the former type, the generation of the gate pulse GATE is stopped and the switching of the switching transistor M1 is also stopped during the extinguishing period. In this type, there is a problem that the output voltage VOUT decreases due to the discharge of the output capacitor C1 during the extinguishing period.

後者のタイプでは、第１抵抗Ｒ１の電圧降下ＶＲ１を利用したフィードバックループに加えて、出力電圧ＶＯＵＴを利用した別のフィードバックループが設けられる。制御回路２ｒの過電圧保護端子（ＯＶＰ端子という）には、抵抗Ｒ３１、Ｒ３２によって分圧された出力電圧ＶＯＵＴ’（以下、第２検出電圧という）が入力される。制御回路２ｒは、点灯期間および消灯期間の両方において、第２検出電圧ＶＯＵＴ’を所定のしきい値電圧ＶＯＶＰと比較し、過電圧保護を行う。それに加えて制御回路２ｒは消灯期間において、第２検出電圧ＶＯＵＴ’がその目標値に近づくように、ゲートパルスＧＡＴＥのデューティ比を調節する。これにより、消灯期間中に出力電圧ＶＯＵＴが低下するのを抑制できる。これを出力電圧保持機能と称する。 In the latter type, in addition to the feedback loop using the voltage drop V R1 of the first resistor R1, a separate feedback loop is provided which utilizes the output voltage V OUT. An output voltage V OUT ′ (hereinafter referred to as a second detection voltage) divided by the resistors R31 and R32 is input to an overvoltage protection terminal (referred to as an OVP terminal) of the control circuit 2r. The control circuit 2r performs overvoltage protection by comparing the second detection voltage V OUT ′ with a predetermined threshold voltage V OVP in both the lighting period and the extinguishing period. In addition, the control circuit 2r adjusts the duty ratio of the gate pulse GATE so that the second detection voltage V OUT ′ approaches its target value during the extinguishing period. Thereby, it is possible to suppress the output voltage VOUT from decreasing during the extinguishing period. This is called an output voltage holding function.

特開２００９−２６１１５８号公報JP 2009-261158 A

図２は、出力電圧保持機能付きの発光装置１００ｒの動作波形図である。図２には上から順に、調光信号ＰＷＭ、ゲートパルスＧＡＴＥ、フィードバック経路が示される。ＦＢ１は、第１検出電圧ＶＲ１にもとづくフィードバックを、ＦＢ２は、第２検出電圧ＶＯＵＴ’にもとづくフィードバックを示す。 FIG. 2 is an operation waveform diagram of the light emitting device 100r with an output voltage holding function. FIG. 2 shows a dimming signal PWM, a gate pulse GATE, and a feedback path in order from the top. FB1 is a feedback based on the first detection voltage V R1, FB2 shows feedback based on the second detection voltage V OUT '.

図１の制御回路２ｒにおいて、ゲートパルスＧＡＴＥは、フリーランする内部のオシレータと同期して生成される。つまり内部オシレータと調光パルスＰＷＭは非同期である。出力電圧保持機能付きの発光装置１００ｒでは、フィードバックループの切り替わりの前後で、パルスの不連続性が失われる。その結果、消灯期間から点灯期間に遷移した直後のゲートパルスＧＡＴＥのオフ時間ＴＯＦＦ１が短くなったり、消灯期間から点灯期間に遷移した直後のゲートパルスＧＡＴＥのオフ時間ＴＯＦＦ２が短くなったりしうる。 In the control circuit 2r in FIG. 1, the gate pulse GATE is generated in synchronization with the free-running internal oscillator. That is, the internal oscillator and the dimming pulse PWM are asynchronous. In the light emitting device 100r with the output voltage holding function, the pulse discontinuity is lost before and after the feedback loop is switched. As a result, the off time T OFF1 of the gate pulse GATE immediately after the transition from the turn-off period to the lighting period may be shortened, or the off time T OFF2 of the gate pulse GATE immediately after the transition from the turn-off period to the lighting period may be shortened. .

図３は、短いオフ期間ＴＯＦＦによって引き起こされる問題を示す波形図である。図３には、ゲートパルスＧＡＴＥ、インダクタＬ１とスイッチングトランジスタＭ１の接続点の電位ＶＬＸ、整流ダイオードＤ１に流れる電流ＩＤが示される。 FIG. 3 is a waveform diagram illustrating a problem caused by a short off period T OFF . FIG. 3 shows the gate pulse GATE, the potential V LX at the connection point between the inductor L1 and the switching transistor M1, and the current ID flowing through the rectifier diode D1.

短いオフ期間ＴＯＦＦ１に続いて、スイッチングトランジスタＭ１が再度オン（ＴＯＮ２）すると、図３に破線（Ａ）で囲って示すように、ノードＬＸに生ずる逆起電力ＶＬＸが、負方向に非常に大きくスイングしてしまう。したがってＤＣ／ＤＣコンバータ１０４のスイッチングトランジスタＭ１、インダクタＬ１、整流ダイオードＤ１は、逆起電圧ＶＬＸ以上の耐圧を有する素子を選定しなければならず、これが高コスト化、大面積化の要因となりうる。 When the switching transistor M1 is turned on again (T ON2 ) following the short off period T OFF1 , the back electromotive force V LX generated at the node LX is very negative in the negative direction as shown by the broken line (A) in FIG. Swing big. Therefore, for the switching transistor M1, the inductor L1, and the rectifier diode D1 of the DC / DC converter 104, elements having a withstand voltage equal to or higher than the back electromotive voltage V LX must be selected, which can be a factor in increasing cost and area. .

なお、ＰＷＭ調光で消灯期間から点灯期間に遷移した前後に、逆起電力ＶＬＸが負方向に大きくスイングするという事象、およびその原因を、当業者の一般的な認識ととらえてはならず、本発明者が独自に認識したものである。 The phenomenon that the back electromotive force V LX swings greatly in the negative direction before and after the transition from the extinguishing period to the lighting period by PWM dimming and the cause thereof should not be regarded as general recognition of those skilled in the art. The present inventor has uniquely recognized.

同様の問題は、出力電圧保持機能を有しない発光装置１００ｒにおいても発生しうる。   The same problem can occur in the light emitting device 100r that does not have the output voltage holding function.

またかかる問題は、図１の発光装置１００ｒのみでなく、第１抵抗Ｒ１に代えて定電流ドライバを有する発光装置においても生じうる。   Such a problem may occur not only in the light emitting device 100r of FIG. 1, but also in a light emitting device having a constant current driver instead of the first resistor R1.

本発明はこうした課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、ＰＷＭ調光時の、消灯期間から点灯期間の遷移前後の逆起電力を抑制可能な発光装置の制御回路の提供にある。   The present invention has been made in view of these problems, and one exemplary object of one aspect thereof is a light-emitting device capable of suppressing back electromotive force before and after transition from a turn-off period to a turn-on period during PWM dimming. Providing a control circuit.

本発明のある態様は、発光素子と、発光素子の第１端に駆動電圧を供給するＤＣ／ＤＣコンバータと、を有する発光装置に使用され、ＤＣ／ＤＣコンバータのスイッチングトランジスタを制御するとともに、発光素子に流れる駆動電流をスイッチングする制御回路に関する。制御回路は、発光素子の目標輝度に応じてパルス変調された調光パルスを受け、調光パルスが点灯期間を指示するオンレベルのとき、駆動電流をオン、調光パルスが消灯期間を指示するオフレベルのとき、駆動電流をオフする調光用ドライバと、所定の周波数の周期信号を生成するオシレータと、発光装置のひとつのノードに生ずる第１検出電圧がフィードバックされており、点灯期間において、周期信号と同期し、かつ第１検出電圧がその目標値に近づくようにそのデューティ比が調節された第１ゲートパルスを生成する第１パルス変調器と、点灯期間に遷移した後の初出の第１ゲートパルスをマスクするマスク回路と、点灯期間において、マスク後の第１ゲートパルスにもとづいてスイッチングトランジスタをスイッチングするゲートドライバと、を備える。   One embodiment of the present invention is used in a light emitting device having a light emitting element and a DC / DC converter that supplies a driving voltage to a first end of the light emitting element, and controls a switching transistor of the DC / DC converter and emits light. The present invention relates to a control circuit for switching a drive current flowing through an element. The control circuit receives a dimming pulse that is pulse-modulated according to the target luminance of the light emitting element, and when the dimming pulse is on level indicating the lighting period, the drive current is turned on and the dimming pulse indicates the extinguishing period At the off level, a dimming driver that turns off the drive current, an oscillator that generates a periodic signal of a predetermined frequency, and a first detection voltage that occurs at one node of the light emitting device are fed back, and during the lighting period, A first pulse modulator that generates a first gate pulse that is synchronized with a periodic signal and that has its duty ratio adjusted so that the first detection voltage approaches its target value, and a first appearance after the transition to the lighting period A mask circuit for masking one gate pulse, and a gate circuit for switching the switching transistor based on the first gate pulse after masking in the lighting period. Includes a driver, a.

この態様によると、ＰＷＭ調光の消灯期間から点灯期間に遷移するときに、スイッチングトランジスタの最初のオン時間がマスクされる。これにより、最初のオン時間をマスクしなかった場合に、最初のオン時間の直後に生じうる短いオフ時間を防止できる。その結果、オフ時間の後、スイッチングトランジスタが２回目にオンしたときに、ＤＣ／ＤＣコンバータのコイルに生ずる逆起電力が大きくスイングするのを抑制できる。   According to this aspect, the first on-time of the switching transistor is masked when the PWM dimming transition from the extinguishing period to the lighting period. Thereby, when the first on-time is not masked, a short off-time that can occur immediately after the first on-time can be prevented. As a result, when the switching transistor is turned on for the second time after the off time, the back electromotive force generated in the coil of the DC / DC converter can be prevented from swinging greatly.

第１パルス変調器は、周期信号がアサートされると第１ゲートパルスをオンレベルとし、第１検出電圧とその目標値の誤差に応じたタイミングで第１ゲートパルスをオフレベルとするよう構成されてもよい。マスク回路は、調光パルスがオンレベルに遷移してから、次に周期信号がアサートされるまでの第１マスク期間、アサートされるマスク信号を生成する第１マスク信号生成部と、マスク信号を用いて第１ゲートパルスをマスクする論理ゲートと、を含んでもよい。
この態様によれば、調光パルスがオンレベルに遷移した時刻を含む、周期信号の１周期の期間、マスク信号がアサートされるため、初出の第１ゲートパルスをマスクすることができる。 The first pulse modulator is configured to turn on the first gate pulse when the periodic signal is asserted, and turn off the first gate pulse at a timing according to the error between the first detection voltage and its target value. May be. The mask circuit includes a first mask signal generation unit that generates a mask signal to be asserted during a first mask period from when the dimming pulse transitions to the on level until the next periodic signal is asserted, and a mask signal And a logic gate that masks the first gate pulse.
According to this aspect, since the mask signal is asserted for one period of the periodic signal including the time when the dimming pulse transitions to the on level, the first appearing first gate pulse can be masked.

ある態様の制御回路は、消灯期間において、ＤＣ／ＤＣコンバータの出力ラインに生ずる駆動電圧に応じた第２検出電圧がその目標値に近づくようにデューティ比が調節される第２ゲートパルスを生成する第２パルス変調器をさらに備えてもよい。マスク回路は、調光パルスが駆動電流のオフを指示する消灯期間に遷移した後の初出の第２ゲートパルスをマスクしてもよい。ゲートドライバは、消灯期間において、マスク後の第２ゲートパルスにもとづいてスイッチングトランジスタをスイッチングしてもよい。   The control circuit according to an aspect generates a second gate pulse in which the duty ratio is adjusted so that the second detection voltage corresponding to the drive voltage generated in the output line of the DC / DC converter approaches the target value during the extinguishing period. A second pulse modulator may be further provided. The mask circuit may mask the first gate pulse that appears for the first time after the dimming pulse transitions to the extinguishing period instructing to turn off the drive current. The gate driver may switch the switching transistor based on the second gate pulse after masking during the extinguishing period.

この態様では、ＰＷＭ調光の消灯期間においても、ＤＣ／ＤＣコンバータのスイッチングトランジスタが第２ゲートパルスに応じてスイッチングされ、点灯期間から消灯期間に遷移した後に、スイッチングトランジスタの最初のオン時間がマスクされる。これにより、最初のオン時間をマスクしなかった場合に、最初のオン時間の直前に生じうる短いオフ時間を防止できる。その結果、オフ時間の後、スイッチングトランジスタが２回目にオンしたときに、ＤＣ／ＤＣコンバータのコイルに生ずる逆起電力が負方向に大きくスイングするのを抑制できる。   In this aspect, even during the PWM dimming period, the switching transistor of the DC / DC converter is switched according to the second gate pulse, and after the transition from the lighting period to the extinguishing period, the first on-time of the switching transistor is masked. Is done. Thereby, when the first on-time is not masked, a short off-time that can occur immediately before the first on-time can be prevented. As a result, when the switching transistor is turned on for the second time after the off time, the back electromotive force generated in the coil of the DC / DC converter can be prevented from swinging greatly in the negative direction.

第２パルス変調器は、周期信号がアサートされると第２ゲートパルスをオンレベルとし、第２検出電圧とその目標値の誤差に応じたタイミングで第２ゲートパルスをオフレベルとするよう構成されてもよい。マスク回路は、調光パルスがオフレベルに遷移してから、次に周期信号がアサートされるまでの第２マスク期間、アサートされるマスク信号を生成する第２マスク信号生成部と、マスク信号を用いて第２ゲートパルスをマスクする論理ゲートと、を含んでもよい。
この態様によれば、調光パルスがオフレベルに遷移した時刻を含む、周期信号の１周期の期間、マスク信号がアサートされるため、初出の第２ゲートパルスをマスクすることができる。 The second pulse modulator is configured to turn on the second gate pulse when the periodic signal is asserted, and turn off the second gate pulse at a timing according to the error between the second detection voltage and its target value. May be. The mask circuit includes a second mask signal generation unit that generates a mask signal to be asserted during a second mask period from when the dimming pulse transitions to an off level until the next periodic signal is asserted, and a mask signal And a logic gate that masks the second gate pulse.
According to this aspect, since the mask signal is asserted for the period of one cycle of the periodic signal including the time when the dimming pulse transitions to the off level, it is possible to mask the first second gate pulse.

発光装置は、発光素子の第１端と反対の第２端と固定電圧ラインの間に直列に設けられた調光用スイッチおよび第１抵抗をさらに有してもよい。制御回路は、第１抵抗の電圧降下に応じた第１検出電圧と、その目標値に応じて定められた第１基準電圧との誤差を増幅し、第１フィードバック信号を生成する第１誤差増幅器をさらに備えてもよい。第１パルス変調器は、第１フィードバック信号に応じて第１ゲートパルスのデューティ比を調節し、調光用ドライバは、調光パルスに応じて調光用スイッチをスイッチングしてもよい。   The light emitting device may further include a dimming switch and a first resistor provided in series between the second end opposite to the first end of the light emitting element and the fixed voltage line. The control circuit amplifies an error between the first detection voltage corresponding to the voltage drop of the first resistor and the first reference voltage determined according to the target value, and generates a first feedback signal. May be further provided. The first pulse modulator may adjust the duty ratio of the first gate pulse according to the first feedback signal, and the dimming driver may switch the dimming switch according to the dimming pulse.

発光装置は、発光素子の第１端と反対の第２端に接続され、駆動電流を生成するオン状態と、駆動電流を遮断するオフ状態が切りかえ可能に構成された電流ドライバをさらに有してもよい。制御回路は、電流ドライバの電圧降下に応じた第１検出電圧と、その目標値に応じて定められた第１基準電圧との誤差を増幅し、第１フィードバック信号を生成する第１誤差増幅器をさらに備えてもよい。パルス変調器は、第１フィードバック信号に応じて第１ゲートパルスのデューティ比を調節し、調光用ドライバは、調光パルスにもとづいて電流ドライバのオン状態とオフ状態をスイッチングしてもよい。   The light emitting device further includes a current driver connected to a second end opposite to the first end of the light emitting element and configured to switch between an on state for generating a drive current and an off state for blocking the drive current. Also good. The control circuit amplifies an error between the first detection voltage corresponding to the voltage drop of the current driver and the first reference voltage determined according to the target value, and generates a first error amplifier that generates a first feedback signal. Further, it may be provided. The pulse modulator may adjust the duty ratio of the first gate pulse according to the first feedback signal, and the dimming driver may switch the current driver between an on state and an off state based on the dimming pulse.

第１パルス変調器は、フィードバック信号に応じたタイミングでアサートされるオフ信号を生成するデューティコントローラと、周期信号とオフ信号を受け、第１ゲートパルスを生成するフリップフロップと、を含んでもよい。   The first pulse modulator may include a duty controller that generates an off signal that is asserted at a timing corresponding to the feedback signal, and a flip-flop that receives the periodic signal and the off signal and generates a first gate pulse.

デューティコントローラは、フィードバック信号に加えて、ＤＣ／ＤＣコンバータのコイルに流れる電流に応じた第３検出電圧を、オフ信号がアサートされるタイミングに反映させてもよい。   The duty controller may reflect, in addition to the feedback signal, the third detection voltage corresponding to the current flowing through the coil of the DC / DC converter in the timing at which the off signal is asserted.

周期信号は、三角波もしくはのこぎり波であってもよい。第１パルス変調器は、第１フィードバック信号と周期信号を比較することにより、第１ゲートパルスを生成するコンパレータを含んでもよい。   The periodic signal may be a triangular wave or a sawtooth wave. The first pulse modulator may include a comparator that generates the first gate pulse by comparing the first feedback signal and the periodic signal.

第２パルス変調器は、第１パルス変調器と同じ形式で構成されてもよい。   The second pulse modulator may be configured in the same format as the first pulse modulator.

ＤＣ／ＤＣコンバータは、スイッチングトランジスタと直列に設けられた第２抵抗をさらに有してもよい。第２抵抗の電圧降下に応じて第３検出電圧が生成されてもよい。   The DC / DC converter may further include a second resistor provided in series with the switching transistor. The third detection voltage may be generated according to the voltage drop of the second resistor.

制御回路は、ひとつの半導体基板に一体集積化されてもよい。   The control circuit may be integrated on a single semiconductor substrate.

発光素子は、直列に接続された複数の発光ダイオードを含むＬＥＤストリングであってもよい。   The light emitting element may be an LED string including a plurality of light emitting diodes connected in series.

本発明の別の態様は、発光装置に関する。発光装置は、発光素子と、発光素子の一端に駆動電圧を供給するＤＣ／ＤＣコンバータと、を備えてもよい。ＤＣ／ＤＣコンバータは、スイッチングトランジスタと、スイッチングトランジスタをスイッチングする上述の制御回路と、を備えてもよい。     Another embodiment of the present invention relates to a light emitting device. The light emitting device may include a light emitting element and a DC / DC converter that supplies a driving voltage to one end of the light emitting element. The DC / DC converter may include a switching transistor and the above-described control circuit that switches the switching transistor.

本発明の別の態様は、電子機器に関する。電子機器は、液晶パネルと、液晶パネルのバックライトとして設けられた発光装置と、を備えてもよい。   Another embodiment of the present invention relates to an electronic device. The electronic device may include a liquid crystal panel and a light emitting device provided as a backlight of the liquid crystal panel.

なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。   Note that any combination of the above-described constituent elements and the constituent elements and expressions of the present invention replaced with each other among methods, apparatuses, systems, and the like are also effective as an aspect of the present invention.

本発明のある態様によれば、ＰＷＭ調光にともなって生ずる逆起電力を抑制できる。   According to an aspect of the present invention, it is possible to suppress the back electromotive force that occurs with PWM dimming.

本発明者が検討した比較技術に係る発光装置の構成例を示す回路図である。It is a circuit diagram which shows the structural example of the light-emitting device which concerns on the comparative technique which this inventor examined. 出力電圧保持機能付きの発光装置の動作波形図である。It is an operation | movement waveform diagram of the light-emitting device with an output voltage holding function. 短いオフ期間ＴＯＦＦによって引き起こされる問題を示す波形図である。It is a wave form diagram which shows the problem caused by short OFF period TOFF . 実施の形態に係る制御回路を備える発光装置を示す回路図である。It is a circuit diagram which shows a light-emitting device provided with the control circuit which concerns on embodiment. 第１パルス変調器およびマスク回路の構成例を示す回路図である。It is a circuit diagram which shows the structural example of a 1st pulse modulator and a mask circuit. マスク回路の動作を説明するタイムチャートである。It is a time chart explaining operation | movement of a mask circuit. 図４の発光装置の動作を示すタイムチャートである。5 is a time chart showing the operation of the light emitting device of FIG. 4. 図４の発光装置を備える電子機器の例を示す図である。FIG. 5 is a diagram illustrating an example of an electronic device including the light emitting device of FIG. 4. 第１の変形例に係る発光装置の構成を示す回路図である。It is a circuit diagram which shows the structure of the light-emitting device which concerns on a 1st modification.

以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。   The present invention will be described below based on preferred embodiments with reference to the drawings. The same or equivalent components, members, and processes shown in the drawings are denoted by the same reference numerals, and repeated descriptions are omitted as appropriate. The embodiments do not limit the invention but are exemplifications, and all features and combinations thereof described in the embodiments are not necessarily essential to the invention.

本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合のほか、部材Ａと部材Ｂが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。 In this specification, “the state in which the member A is connected to the member B” means that the member A and the member B are electrically connected in addition to the case where the member A and the member B are physically directly connected. It includes the case of being indirectly connected through another member that does not affect the connection state.
Similarly, “the state in which the member C is provided between the member A and the member B” refers to the case where the member A and the member C or the member B and the member C are directly connected, as well as an electrical condition. It includes the case of being indirectly connected through another member that does not affect the connection state.

図４は、実施の形態に係る制御回路２を備える発光装置１００を示す回路図である。発光装置１００は、発光素子１０２と、ＤＣ／ＤＣコンバータ１０４と、ホストプロセッサ１０６と、制御回路２と、を備える。   FIG. 4 is a circuit diagram showing a light emitting device 100 including the control circuit 2 according to the embodiment. The light emitting device 100 includes a light emitting element 102, a DC / DC converter 104, a host processor 106, and a control circuit 2.

以下、図４の発光装置１００の構成のうち、図１の発光装置１００ｒと共通する部分については説明を省略し、相違点を重点的に説明する。本実施の形態に係る発光装置１００は、出力電圧保持機能を有する。   Hereinafter, in the configuration of the light emitting device 100 in FIG. 4, description of portions common to the light emitting device 100 r in FIG. 1 will be omitted, and differences will be mainly described. The light emitting device 100 according to the present embodiment has an output voltage holding function.

ＤＣ／ＤＣコンバータ１０４は、入力ライン１１０に入力された入力電圧ＶＩＮを昇圧して、出力ライン１１２に接続された発光素子１０２の一端（アノード）に駆動電圧ＶＯＵＴを供給する。ＤＣ／ＤＣコンバータ１０４の回路トポロジーは特に限定されず、公知の技術を用いればよい。 The DC / DC converter 104 boosts the input voltage VIN input to the input line 110 and supplies the drive voltage VOUT to one end (anode) of the light emitting element 102 connected to the output line 112. The circuit topology of the DC / DC converter 104 is not particularly limited, and a known technique may be used.

スイッチングトランジスタＭ１と接地ライン１１４の間には、コイル電流ＩＬ１を検出するための第２抵抗Ｒ２が設けられる。第２抵抗Ｒ２には、スイッチングトランジスタＭ１がオン期間中に、コイル電流ＩＬ１に比例した電圧降下（第３検出電圧）ＶＲ２が生ずる。制御回路２の電流検出端子（ＣＳ端子という）には、第３検出電圧ＶＲ２が入力される。制御回路２は、第３検出電圧ＶＲ２にもとづいて、過電流保護を行ってもよい。本実施の形態において、制御回路２は、電流モードの変調器を含み、第３検出電圧ＶＲ２を、ゲートパルスＧＡＴＥのデューティ比に反映させる。 A second resistor R2 for detecting the coil current IL1 is provided between the switching transistor M1 and the ground line 114. The second resistor R2, a switching transistor M1 is in the ON period, occurs a voltage drop (third detection voltage) V R2 that is proportional to the coil current I L1. The third detection voltage VR2 is input to a current detection terminal (referred to as a CS terminal) of the control circuit 2. The control circuit 2 may perform overcurrent protection based on the third detection voltage VR2 . In this embodiment, the control circuit 2 includes a modulator current mode, a third detection voltage V R2, to be reflected in the duty ratio of the gate pulse GATE.

制御回路２は、第１誤差増幅器１０、第２誤差増幅器１６、オシレータ２０、第１パルス変調器３０、ゲートドライバ４０、調光用ドライバ５０、第２パルス変調器６０、マスク回路７０を備える。制御回路２は、ひとつの半導体基板上に一体集積化された機能ＩＣである。なお、「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。またスイッチングトランジスタＭ１は制御回路２に内蔵されてもよい。   The control circuit 2 includes a first error amplifier 10, a second error amplifier 16, an oscillator 20, a first pulse modulator 30, a gate driver 40, a dimming driver 50, a second pulse modulator 60, and a mask circuit 70. The control circuit 2 is a functional IC integrated on a single semiconductor substrate. Note that “integrated integration” includes the case where all the circuit components are formed on a semiconductor substrate and the case where the main components of the circuit are integrated, and is used for adjusting circuit constants. Part of the resistors, capacitors, and the like may be provided outside the semiconductor substrate. The switching transistor M1 may be built in the control circuit 2.

制御回路２は、スイッチングトランジスタＭ１のオン、オフの時間比率（デューティ比）を制御することにより、駆動電圧ＶＯＵＴのレベルを調節するとともに、発光素子１０２に流れる駆動電流ＩＬＥＤを制御する。 The control circuit 2 adjusts the level of the drive voltage VOUT and controls the drive current I LED that flows through the light emitting element 102 by controlling the on / off time ratio (duty ratio) of the switching transistor M1.

調光用ドライバ５０は、調光パルスＰＷＭにもとづいて、調光用スイッチＭ２をスイッチングすることにより、駆動電流ＩＬＥＤをスイッチングする。具体的には、調光パルスＰＷＭがハイレベル（オンレベル）のとき、調光用スイッチＭ２がオンし、駆動電流ＩＬＥＤがオンすなわち点灯期間となり、調光パルスＰＷＭがローレベル（オフレベル）のとき、調光用スイッチＭ２がオフし、駆動電流ＩＬＥＤがオフすなわち消灯期間となる。 The dimming driver 50 switches the drive current I LED by switching the dimming switch M2 based on the dimming pulse PWM. Specifically, when the dimming pulse PWM is at a high level (on level), the dimming switch M2 is turned on, the drive current I LED is turned on, that is, a lighting period, and the dimming pulse PWM is at a low level (off level). At this time, the dimming switch M2 is turned off, and the drive current I LED is turned off, that is, the extinguishing period.

オシレータ２０は、所定の周波数の周期信号ＳＯＳＣを生成する。オシレータ２０はフリーランしており、外部からの調光パルスＰＷＭとは非同期である。 The oscillator 20 generates a periodic signal S OSC having a predetermined frequency. The oscillator 20 is free-running and is asynchronous with the external dimming pulse PWM.

第１誤差増幅器１０および第１パルス変調器３０は、点灯期間において有効となる第１のフィードバックループを形成する。   The first error amplifier 10 and the first pulse modulator 30 form a first feedback loop that is effective during the lighting period.

具体的には、第１パルス変調器３０には、発光装置１００のひとつのノード、具体的には第１抵抗Ｒ１の一端に生ずる第１検出電圧ＶＲ１がフィードバックされている。第１パルス変調器３０は、点灯期間において、第１ゲートパルスＳＰＷＭ１を生成する。この第１ゲートパルスＳＰＷＭ１は、周期信号ＳＯＳＣと同期しており、かつ、そのデューティ比は、第１検出電圧ＶＲ１がその目標値である第１基準電圧ＶＲＥＦ１に近づくように調節される。 Specifically, the first pulse modulator 30, one of the nodes of the light emitting device 100, specifically the first detection voltage V R1 generated at one end of the first resistor R1 is feedback. The first pulse modulator 30 generates the first gate pulse SPWM1 during the lighting period. The first gate pulse S PWM1 is synchronized with the periodic signal S OSC and the duty ratio thereof is adjusted so that the first detection voltage V R1 approaches the first reference voltage V REF1 that is the target value. The

第１パルス変調器３０の前段には、第１誤差増幅器１０が設けられる。第１誤差増幅器１０は、第１検出電圧ＶＲ１と第１基準電圧ＶＲＥＦ１との誤差を増幅し、第１フィードバック信号ＶＦＢ１を生成する。たとえば第１誤差増幅器１０は、ｇｍ（トランスコンダクタンス）アンプ１２および位相補償回路１４を含む。ｇｍアンプ１２の出力端子は、フィードバック端子（ＦＢ端子）と接続される。位相補償回路１４は、ＦＢ端子に接続された抵抗ＲＦＢおよびキャパシタＣＦＢを含む。第１パルス変調器３０は、第１フィードバック信号ＶＦＢ１を、第１ゲートパルスＳＰＷＭ１のデューティ比に反映させる。 A first error amplifier 10 is provided in front of the first pulse modulator 30. The first error amplifier 10 amplifies an error between the first detection voltage V R1 and the first reference voltage V REF1 to generate a first feedback signal V FB1 . For example, the first error amplifier 10 includes a gm (transconductance) amplifier 12 and a phase compensation circuit 14. The output terminal of the gm amplifier 12 is connected to a feedback terminal (FB terminal). Phase compensation circuit 14 includes a resistor R FB and a capacitor C FB connected to the FB terminal. The first pulse modulator 30 reflects the first feedback signal V FB1 in the duty ratio of the first gate pulse S PWM1 .

マスク回路７０は、消灯期間から点灯期間に遷移した後の、初出の第１ゲートパルスＳＰＷＭ１をマスク（除去）する。 The mask circuit 70 masks (removes) the first gate pulse SPWM1 that appears for the first time after the transition from the extinguishing period to the lighting period.

ゲートドライバ４０は、点灯期間において、マスク後の第１ゲートパルスＳＰＷＭ１’に応じたゲートパルスＧＡＴＥを生成し、スイッチングトランジスタＭ１をスイッチングする。 During the lighting period, the gate driver 40 generates a gate pulse GATE corresponding to the first gate pulse S PWM1 ′ after masking, and switches the switching transistor M1.

第２誤差増幅器１６および第２パルス変調器６０は、消灯期間において有効となる第２のフィードバックループを形成する。   The second error amplifier 16 and the second pulse modulator 60 form a second feedback loop that is effective during the extinguishing period.

第２パルス変調器６０は、消灯期間において、出力ライン１１２に生ずる駆動電圧ＶＯＵＴに応じた第２検出電圧ＶＯＵＴ’がその目標値である第２基準電圧ＶＲＥＦ２に近づくようにデューティ比が調節される第２ゲートパルスＳＰＷＭ２を生成する。第２パルス変調器６０も第１パルス変調器３０と同様に、周期信号ＳＯＳＣと同期してもよい。 The second pulse modulator 60 has a duty ratio such that the second detection voltage V OUT ′ corresponding to the drive voltage V OUT generated on the output line 112 approaches the second reference voltage V REF2 that is the target value during the extinguishing period. A second gate pulse S PWM2 to be adjusted is generated. Similarly to the first pulse modulator 30, the second pulse modulator 60 may be synchronized with the periodic signal S OSC .

第２誤差増幅器１６は、第２パルス変調器６０の前段に設けられる。第２誤差増幅器１６は、第２検出電圧ＶＯＵＴ’と第２基準電圧ＶＲＥＦ２との誤差を増幅し、第２フィードバック信号ＶＦＢ２を生成する。第２パルス変調器６０は、第２フィードバック信号ＶＦＢ２を、第２ゲートパルスＳＰＷＭ２のデューティ比に反映させる。 The second error amplifier 16 is provided in front of the second pulse modulator 60. The second error amplifier 16 amplifies an error between the second detection voltage V OUT ′ and the second reference voltage V REF2 and generates a second feedback signal V FB2 . The second pulse modulator 60 reflects the second feedback signal V FB2 in the duty ratio of the second gate pulse S PWM2 .

マスク回路７０は、点灯期間から消灯期間に遷移した後の、初出の第２ゲートパルスＳＰＷＭ２をマスク（除去）する。 The mask circuit 70 masks (removes) the first gate pulse S PWM2 that appears for the first time after the transition from the lighting period to the extinguishing period.

ゲートドライバ４０は、消灯期間において、マスク後の第２ゲートパルスＳＰＷＭ２’に応じたゲートパルスＧＡＴＥを生成し、スイッチングトランジスタＭ１をスイッチングする。 The gate driver 40 generates a gate pulse GATE corresponding to the second gate pulse S PWM2 ′ after masking during the extinguishing period, and switches the switching transistor M1.

第１パルス変調器３０および第２パルス変調器６０の構成は特に限定されず、公知の変調方式、回路構成を用いることができる。また第１パルス変調器３０と第２パルス変調器６０は、同じ変調方式、同じ回路構成を有してもよいし、それらは異なってもよい。第１パルス変調器３０と第２パルス変調器６０が同じ回路構成を有する場合、それらを構成する回路素子の一部あるいは全部を共有し、セレクタで切りかえて使用するようにしてもよい。   The structure of the 1st pulse modulator 30 and the 2nd pulse modulator 60 is not specifically limited, A well-known modulation system and circuit structure can be used. The first pulse modulator 30 and the second pulse modulator 60 may have the same modulation method and the same circuit configuration, or they may be different. When the first pulse modulator 30 and the second pulse modulator 60 have the same circuit configuration, a part or all of the circuit elements constituting them may be shared and switched by the selector.

以上が発光装置１００の基本構成である。続いて、制御回路２の具体的な構成を説明する。   The above is the basic configuration of the light emitting device 100. Next, a specific configuration of the control circuit 2 will be described.

図５は、第１パルス変調器３０およびマスク回路７０の構成例を示す回路図である。
第１パルス変調器３０は、周期信号ＳＯＳＣがアサートされると第１ゲートパルスＳＰＷＭ１をオンレベルとし、第１フィードバック信号ＶＦＢ１に応じたタイミング、言い換えれば、第１検出電圧ＶＲ１とその目標値ＶＲＥＦ１の誤差に応じたタイミングで、第１ゲートパルスＳＰＷＭ１をオフレベルとするよう構成される。 FIG. 5 is a circuit diagram showing a configuration example of the first pulse modulator 30 and the mask circuit 70.
When the periodic signal S OSC is asserted, the first pulse modulator 30 sets the first gate pulse S PWM1 to the on level, the timing according to the first feedback signal V FB1 , in other words, the first detection voltage V R1 and its The first gate pulse SPWM1 is set to the off level at a timing according to the error of the target value VREF1 .

第１パルス変調器３０は、第１フィードバック信号ＶＦＢ１に応じたタイミングでアサート（たとえばハイレベル）されるオフ信号ＳＯＦＦを生成するデューティコントローラ３２と、ＲＳ型フリップフロップ３４を含む。フリップフロップ３４のセット端子には、周期信号ＳＯＳＣであるオン信号ＳＯＮが入力され、そのリセット端子には、オフ信号ＳＯＦＦが入力される。フリップフロップ３４の出力である第１ゲートパルスＳＰＷＭ１は、オン信号ＳＯＮがアサートされるとハイレベルに、オフ信号ＳＯＦＦがアサートされるとローレベルに遷移する。 The first pulse modulator 30 includes a duty controller 32 that generates an off signal S OFF that is asserted (for example, at a high level) at a timing corresponding to the first feedback signal V FB1 , and an RS flip-flop 34. An ON signal S ON that is a periodic signal S OSC is input to the set terminal of the flip-flop 34, and an OFF signal S OFF is input to the reset terminal. The first gate pulse S PWM1 , which is the output of the flip-flop 34, transitions to a high level when the on signal S ON is asserted and transitions to a low level when the off signal S OFF is asserted.

たとえば第１パルス変調器３０は、いわゆるピーク電流モードの変調器であり、デューティコントローラ３２には、第１検出電圧ＶＲ１に応じた第１フィードバック信号ＶＦＢ１に加えて、コイル電流ＩＬ１に応じた第３検出電圧ＶＲ２が入力される。 For example, the first pulse modulator 30 is a so-called peak current mode modulator, and the duty controller 32 responds to the coil current I L1 in addition to the first feedback signal V FB1 corresponding to the first detection voltage V R1. The third detection voltage VR2 is input.

ピーク電流モードのデューティコントローラ３２は、第１フィードバック信号ＶＦＢ１に加えて、コイル電流ＩＬ１に応じた第３検出電圧ＶＲ２を、オフ信号ＳＯＦＦがアサートされるタイミングに反映させる。たとえばデューティコントローラ３２は、第３検出電圧ＶＲ２を第１フィードバック信号ＶＦＢ１と比較するコンパレータを含み、第３検出電圧ＶＲ２が第１フィードバック信号ＶＦＢ１に到達すると、オフ信号ＳＯＦＦをアサートしてもよい。 The duty controller 32 in the peak current mode reflects the third detection voltage V R2 corresponding to the coil current I L1 in addition to the first feedback signal V FB1 at the timing when the off signal S OFF is asserted. For example, the duty controller 32 includes a comparator that compares the third detection voltage V R2 with the first feedback signal V FB1 . When the third detection voltage V R2 reaches the first feedback signal V FB1 , the duty controller 32 asserts the off signal S OFF. May be.

第１パルス変調器３０と同様に、第２パルス変調器６０は、周期信号ＳＯＳＣがアサートされると第２ゲートパルスＳＰＷＭ２をオンレベルとし、第２検出電圧ＶＯＵＴ’とその目標値ＶＲＥＦ２の誤差に応じたタイミング、言い換えれば、第２フィードバック信号ＶＦＢ２に応じたタイミングで、第２ゲートパルスＳＰＷＭ２をオフレベルとする。 Similar to the first pulse modulator 30, the second pulse modulator 60 sets the second gate pulse SPWM2 to the on level when the periodic signal S OSC is asserted, the second detection voltage V OUT ′, and its target value V timing according to the error of REF2, in other words, at a timing corresponding to a second feedback signal V FB2, and turns off the level of the second gate pulse Spwm2.

マスク回路７０は、マスク信号生成部７２および論理ゲート７４、７６を含む。マスク信号生成部７２は、調光パルスＰＷＭがオンレベル（ハイレベル）に遷移してから、次に周期信号ＳＯＳＣがアサートされるまでの期間（第１マスク期間ＴＭＡＳＫ１）、マスク信号ＭＡＳＫをアサート（ハイレベル）する。 The mask circuit 70 includes a mask signal generation unit 72 and logic gates 74 and 76. The mask signal generation unit 72 receives the mask signal MASK during a period (first mask period T MASK1 ) from when the dimming pulse PWM transitions to the on level (high level) until the periodic signal S OSC is asserted next. Assert (high level).

第１論理ゲート７４は、マスク信号ＭＡＳＫを用いて第１ゲートパルスＳＰＷＭ１をマスクする。具体的には第１論理ゲート７４は、マスク信号ＭＡＳＫがハイレベルの第１マスク期間ＴＭＡＳＫ１の間、第１ゲートパルスＳＰＷＭ１をローレベルに固定する。たとえば第１論理ゲート７４は、マスク信号ＭＡＳＫの反転信号と第１ゲートパルスＳＰＷＭ１の論理積を生成するＡＮＤゲートであってもよい。 The first logic gate 74 masks the first gate pulse SPWM1 using the mask signal MASK. Specifically, the first logic gate 74 fixes the first gate pulse S PWM1 at the low level during the first mask period T MASK1 in which the mask signal MASK is at the high level. For example, the first logic gate 74 may be an AND gate that generates a logical product of the inverted signal of the mask signal MASK and the first gate pulse SPWM1 .

また、マスク信号生成部７２は、調光パルスＰＷＭがオフレベルに遷移してから、次に周期信号ＳＯＳＣがアサートされるまでの期間（第２マスク期間ＴＭＡＳＫ２）、マスク信号ＭＡＳＫをアサートする。 Further, the mask signal generation unit 72 asserts the mask signal MASK for a period (second mask period T MASK2 ) until the period signal S OSC is asserted next after the dimming pulse PWM transitions to the off level. .

第２論理ゲート７６は、マスク信号ＭＡＳＫを用いて第２ゲートパルスＳＰＷＭ２をマスクする。具体的には第２論理ゲート７６は、マスク信号ＭＡＳＫがハイレベルの第２マスク期間ＴＭＡＳＫ２の間、第２ゲートパルスＳＰＷＭ２をローレベルに固定する。たとえば第２論理ゲート７６は、マスク信号ＭＡＳＫの反転信号と第２ゲートパルスＳＰＷＭ２の論理積を生成するＡＮＤゲートであってもよい。 The second logic gate 76 masks the second gate pulse SPWM2 using the mask signal MASK. Specifically, the second logic gate 76 fixes the second gate pulse S PWM2 at the low level during the second mask period T MASK2 in which the mask signal MASK is at the high level. For example, the second logic gate 76 may be an AND gate that generates a logical product of the inverted signal of the mask signal MASK and the second gate pulse SPWM2 .

マスク信号生成部７２は、遅延回路８０、第１マスク信号生成部８２、第２マスク信号生成部８４、ＯＲゲート８６を含む。   The mask signal generation unit 72 includes a delay circuit 80, a first mask signal generation unit 82, a second mask signal generation unit 84, and an OR gate 86.

遅延回路８０は、調光パルスＰＷＭのポジティブエッジを、その直後の周期信号ＳＯＳＣのポジティブエッジまで遅延させ、さらに調光パルスＰＷＭのネガティブエッジを、その直後の周期信号ＳＯＳＣのポジティブエッジまで遅延させる。たとえば遅延回路８０は、入力端子（Ｄ）に調光パルスＰＷＭが入力され、そのクロック端子に、周期信号ＳＯＳＣが入力されたフリップフロップで構成できる。 The delay circuit 80 delays the positive edge of the dimming pulse PWM to the positive edge of the immediately following periodic signal S OSC , and further delays the negative edge of the dimming pulse PWM to the positive edge of the immediately following periodic signal S OSC. Let For example, the delay circuit 80 can be configured by a flip-flop in which the dimming pulse PWM is input to the input terminal (D) and the periodic signal S OSC is input to the clock terminal.

第１マスク信号生成部８２は、第１マスク期間ＴＭＡＳＫ１の間、アサートされる第１マスク信号ＭＡＳＫ１を生成する。具体的には、第１マスク信号生成部８２は、調光パルスＰＷＭがハイレベル、遅延回路８０の出力信号ＰＷＭ’がローレベルの期間、第１マスク信号ＭＡＳＫ１をアサート（ハイレベル）する。たとえば第１マスク信号生成部８２は、遅延回路８０の出力ＰＷＭ’を反転するインバータ８８と、インバータ８８の出力と調光パルスＰＷＭの論理積を生成するＡＮＤゲート９０を含む。 The first mask signal generator 82 generates a first mask signal MASK1 that is asserted during the first mask period T MASK1 . Specifically, the first mask signal generator 82 asserts the first mask signal MASK1 (high level) while the dimming pulse PWM is high level and the output signal PWM ′ of the delay circuit 80 is low level. For example, the first mask signal generator 82 includes an inverter 88 that inverts the output PWM ′ of the delay circuit 80, and an AND gate 90 that generates a logical product of the output of the inverter 88 and the dimming pulse PWM.

第２マスク信号生成部８４は、第２マスク期間ＴＭＡＳＫ２の間、アサートされる第２マスク信号ＭＡＳＫ２を生成する。具体的には、第２マスク信号生成部８４は、調光パルスＰＷＭがローレベル、遅延回路８０の出力信号ＰＷＭ’がハイレベルの期間、第２マスク信号ＭＡＳＫ２をアサート（ハイレベル）する。たとえば第２マスク信号生成部８４は、調光パルスＰＷＭを反転するインバータ９２と、インバータ９２の出力と、遅延回路８０の出力ＰＷＭ’の論理積を生成するＡＮＤゲート９４を含む。 The second mask signal generator 84 generates the second mask signal MASK2 that is asserted during the second mask period T MASK2 . Specifically, the second mask signal generation unit 84 asserts (high level) the second mask signal MASK2 while the dimming pulse PWM is at a low level and the output signal PWM ′ of the delay circuit 80 is at a high level. For example, the second mask signal generation unit 84 includes an inverter 92 that inverts the dimming pulse PWM, and an AND gate 94 that generates a logical product of the output of the inverter 92 and the output PWM ′ of the delay circuit 80.

ＯＲゲート８６は、第１マスク信号生成部８２と第２マスク信号生成部８４の出力ＭＡＳＫ１、ＭＡＳＫ２の論理和をとり、マスク信号ＭＡＳＫを生成する。   The OR gate 86 calculates the logical sum of the outputs MASK1 and MASK2 of the first mask signal generator 82 and the second mask signal generator 84, and generates a mask signal MASK.

第１マスク信号生成部８２、第２マスク信号生成部８４、およびＯＲゲート８６により生成されるマスク信号ＭＡＳＫは、調光パルスＰＷＭと遅延回路８０の出力ＰＷＭ’の論理レベルが等しいときにローレベル、異なるときにハイレベルとなる。つまり、第１マスク信号生成部８２、第２マスク信号生成部８４およびＯＲゲート８６は、ＸＯＲ（排他的論理和）ゲートと把握することができる。また、第１マスク信号生成部８２、第２マスク信号生成部８４およびＯＲゲート８６に加えて、論理ゲート７４、論理ゲート７６それぞれの入力段の論理反転（インバータ）を、ＸＯＮＲ（否定排他的論理和）ゲートに置換してもよい。   The mask signal MASK generated by the first mask signal generation unit 82, the second mask signal generation unit 84, and the OR gate 86 is low when the logic levels of the dimming pulse PWM and the output PWM ′ of the delay circuit 80 are equal. High level at different times. That is, the first mask signal generation unit 82, the second mask signal generation unit 84, and the OR gate 86 can be grasped as an XOR (exclusive OR) gate. In addition to the first mask signal generation unit 82, the second mask signal generation unit 84, and the OR gate 86, the logic inversion (inverter) of each of the logic gate 74 and the logic gate 76 is changed to XONR (negative exclusive logic). Sum) may be replaced with a gate.

なお、第１論理ゲート７４は、第１マスク信号ＭＡＳＫ１を用いて第１ゲートパルスＳＰＷＭ１をマスクしてもよい。また第２論理ゲート７６は、第２マスク信号ＭＡＳＫ２を用いて第２ゲートパルスＳＰＷＭ２をマスクしてもよい。 The first logic gate 74, the first gate pulse S PWM1 using the first mask signal MASK1 may be masked. The second logic gate 76, the second gate pulse S PWM2 using the second mask signal MASK2 may be masked.

図６は、マスク回路７０の動作を説明するタイムチャートである。   FIG. 6 is a time chart for explaining the operation of the mask circuit 70.

以上が制御回路２の具体的な構成である。続いてその動作を説明する。
図７は、図４の発光装置１００の動作を示すタイムチャートである。時刻ｔ０に、調光パルスＰＷＭがオフレベルからオンレベルに遷移する。このときのフィードバックループが切りかわり、第２ゲートパルスＳＰＷＭ２から第１ゲートパルスＳＰＷＭ１に切りかわる。フィードバックループの切りかえは不連続に行われるため、第２ゲートパルスＳＰＷＭ２から第１ゲートパルスＳＰＷＭ１への切りかわりに際して、短いオフ時間ＴＯＦＦ１が発生する。 The specific configuration of the control circuit 2 has been described above. Next, the operation will be described.
FIG. 7 is a time chart showing the operation of the light emitting device 100 of FIG. At time t0, the dimming pulse PWM transitions from the off level to the on level. The feedback loop at this time is switched, and the second gate pulse SPWM2 is switched to the first gate pulse SPWM1 . Since the feedback loop switching is performed discontinuously, in turn place from the second gate pulse S PWM2 to the first gate pulse S PWM1, off time T OFF1 is generated short.

一方、マスク信号ＭＡＳＫは、調光パルスＰＷＭがオンレベルに遷移してから第１マスク期間ＴＭＡＳＫ１の間アサートされる。したがって第１ゲートパルスＳＰＷＭ１の先頭のパルスＰ１は、マスク回路７０によって除去されるため、スイッチングトランジスタＭ１のゲートに入力されるゲートパルスＧＡＴＥにはパルスＰ１は含まれない。その結果、短いオフ時間ＴＯＦＦ１も除去され、調光パルスＰＷＭがオンレベルに遷移した直後に、逆起電力によってスイッチング電圧ＶＬＸが大きくスイングするのを防止できる。 On the other hand, the mask signal MASK is asserted during the first mask period T MASK1 after the dimming pulse PWM transits to the on level. Therefore, since the first pulse P1 of the first gate pulse SPWM1 is removed by the mask circuit 70, the pulse P1 is not included in the gate pulse GATE input to the gate of the switching transistor M1. As a result, the short off time T OFF1 is also eliminated, and the switching voltage V LX can be prevented from swinging greatly due to the counter electromotive force immediately after the dimming pulse PWM transitions to the on level.

時刻ｔ１に、調光パルスＰＷＭがオンレベルからオフレベルに遷移する。このときのフィードバックループが切りかわり、第１ゲートパルスＳＰＷＭ１から第２ゲートパルスＳＰＷＭ２に切りかわる。フィードバックループの切りかえは不連続に行われるため、第１ゲートパルスＳＰＷＭ１から第２ゲートパルスＳＰＷＭ２への切りかわりに際して、短いオフ時間ＴＯＦＦ２が発生する。 At time t1, the dimming pulse PWM transits from the on level to the off level. The feedback loop at this time is switched, and the first gate pulse SPWM1 is switched to the second gate pulse SPWM2 . Since the switching of the feedback loop is performed discontinuously, a short off time T OFF2 occurs when switching from the first gate pulse S PWM1 to the second gate pulse S PWM2 .

マスク信号ＭＡＳＫは、調光パルスＰＷＭがオフレベルに遷移してから第２マスク期間ＴＭＡＳＫ２の間アサートされる。したがって第２ゲートパルスＳＰＷＭ２の先頭のパルスＰ２は、マスク回路７０によって除去されるため、スイッチングトランジスタＭ１のゲートに入力されるゲートパルスＧＡＴＥにはパルスＰ２は含まれない。その結果、短いオフ時間ＴＯＦＦ２も除去され、調光パルスＰＷＭがオフレベルに遷移した直後に、逆起電力によってスイッチング電圧ＶＬＸが大きくスイングするのを防止できる。 The mask signal MASK is asserted during the second mask period T MASK2 after the dimming pulse PWM transitions to the off level. Accordingly, since the leading pulse P2 of the second gate pulse SPWM2 is removed by the mask circuit 70, the pulse P2 is not included in the gate pulse GATE input to the gate of the switching transistor M1. As a result, the short off time T OFF2 is also removed, and the switching voltage V LX can be prevented from swinging greatly due to the back electromotive force immediately after the dimming pulse PWM transitions to the off level.

さらに、逆起電力ＶＬＸの振幅を抑制した結果、インダクタＬ１、スイッチングトランジスタＭ１、整流ダイオードＤ１に必要な耐圧を下げることができるため、それらの素子を、小型化、低コスト化することができる。 Furthermore, as a result of suppressing the amplitude of the counter electromotive force V LX, the withstand voltage required for the inductor L1, the switching transistor M1, and the rectifier diode D1 can be reduced, and thus these elements can be reduced in size and cost. .

出力電圧保持機能を有しない発光装置の場合、パルスＰ１を除去することで、調光パルスＰＷＭのデューティ比が小さいときに、駆動電圧ＶＯＵＴの低下が顕著となり、調光パルスＰＷＭのデューティ比に対する、発光素子１０２の実効的な輝度のリニアリティが悪化し、あるいはコントラスト比（最小輝度に対する最大輝度の比率）が低下するという問題が生じうる。これに対して、出力保持機能を有する発光装置では、パルスＰ１を除去したとしても、消灯期間において出力電圧ＶＯＵＴのレベルがフィードバックによって維持されるため、リニアリティやコントラスト比の低下も無視しうる。 In the case of a light emitting device that does not have an output voltage holding function, by removing the pulse P1, when the duty ratio of the dimming pulse PWM is small, the drive voltage VOUT decreases significantly, and the duty ratio of the dimming pulse PWM is reduced. There is a problem that the linearity of the effective luminance of the light emitting element 102 is deteriorated or the contrast ratio (the ratio of the maximum luminance to the minimum luminance) is lowered. On the other hand, in the light emitting device having the output holding function, even if the pulse P1 is removed, the level of the output voltage VOUT is maintained by feedback during the extinguishing period, so that a decrease in linearity and contrast ratio can be ignored.

続いて、発光装置１００の用途を説明する。図８は、図４の発光装置１００を備える電子機器５００の例を示す図である。電子機器５００はたとえば液晶ディスプレイ装置、テレビ受像器、カーナビ用ディスプレイ、あるいは液晶パネルを有する携帯電話端末、タブレットＰＣ、オーディオプレイヤなどである。   Next, the application of the light emitting device 100 will be described. FIG. 8 is a diagram illustrating an example of an electronic device 500 including the light emitting device 100 of FIG. The electronic device 500 is, for example, a liquid crystal display device, a television receiver, a car navigation display, a mobile phone terminal having a liquid crystal panel, a tablet PC, an audio player, or the like.

電子機器５００は、ＬＣＤ（Liquid Crystal Display）パネル５０２を備える。発光装置１００の発光素子１０２は、ＬＣＤパネル５０２の背面にバックライトとして設けられる。電子機器５００の筐体内には、図示しないＤＣ／ＤＣコンバータ１０４やホストプロセッサ１０６が内蔵される。バックライトは、直下型であってもよいし、エッジライト型であってもよい。   The electronic device 500 includes an LCD (Liquid Crystal Display) panel 502. The light emitting element 102 of the light emitting device 100 is provided as a backlight on the back surface of the LCD panel 502. A DC / DC converter 104 and a host processor 106 (not shown) are built in the casing of the electronic device 500. The backlight may be a direct type or an edge light type.

以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセス、それらの組み合わせには、さまざまな変形例が存在しうる。以下、こうした変形例について説明する。   The present invention has been described based on the embodiments. This embodiment is an exemplification, and various modifications may exist in each of those constituent elements, each processing process, and a combination thereof. Hereinafter, such modifications will be described.

（第１の変形例）
図９は、第１の変形例に係る発光装置１００ａの構成を示す回路図である。発光装置１００ａは、単一あるいは複数Ｎ個のチャンネルの発光素子１０２＿１〜１０２＿Ｎを備える。 (First modification)
FIG. 9 is a circuit diagram showing a configuration of a light emitting device 100a according to the first modification. The light emitting device 100a includes single or a plurality of N channels of light emitting elements 102_1 to 102_N.

発光装置１００ａは、図４の調光用スイッチＭ２および第１抵抗Ｒ１に代えて、複数チャンネルに対応して設けられた複数の電流ドライバ２２＿１〜２２＿Ｎを備える。複数の発光素子１０２＿１〜１０２＿Ｎのカソードは、制御回路２ａのＬＥＤ端子ＬＥＤ１〜ＬＥＤＮと接続される。第ｉチャンネル（１≦ｉ≦Ｎ）の電流ドライバ２２＿ｉは、対応する発光素子１０２＿ｉのカソードに接続され、駆動電流ＩＬＥＤｉを生成するオン状態と、駆動電流ＩＬＥＤｉを遮断するオフ状態が切りかえ可能に構成される。 The light emitting device 100a includes a plurality of current drivers 22_1 to 22_N provided corresponding to a plurality of channels, instead of the dimming switch M2 and the first resistor R1 in FIG. The cathodes of the plurality of light emitting elements 102_1 to 102_N are connected to the LED terminals LED1 to LEDN of the control circuit 2a. Current driver 22_i of the i-th channel (1 ≦ i ≦ N) is connected to the cathode of the corresponding light emitting element 102_I, the on state for generating a driving current I LEDi, off-state to cut off the driving current I LEDi is switchable Configured.

調光用ドライバ５０は、調光パルスＰＷＭにもとづいて、複数の電流ドライバ２２＿１〜２２＿Ｎそれぞれのオン状態とオフ状態をスイッチングする。   The dimming driver 50 switches between the on state and the off state of each of the plurality of current drivers 22_1 to 22_N based on the dimming pulse PWM.

第１誤差増幅器１０は、電流ドライバ２２の電圧降下に応じた第１検出電圧（カソード電圧）ＶＬＥＤと、その目標値に応じて定められた第１基準電圧ＶＲＥＦ１との誤差を増幅し、第１フィードバック信号ＶＦＢ１を生成する。マルチチャンネルの発光装置の場合、第１誤差増幅器１０は、複数の第１検出電圧ＶＬＥＤ１〜ＶＬＥＤＮのうち最も低い電圧と、第１基準電圧ＶＲＥＦ１の誤差を増幅する。 The first error amplifier 10 amplifies an error between the first detection voltage (cathode voltage) V LED corresponding to the voltage drop of the current driver 22 and the first reference voltage V REF1 determined according to the target value, A first feedback signal V FB1 is generated. In the case of a multi-channel light emitting device, the first error amplifier 10 amplifies an error between the lowest voltage among the plurality of first detection voltages V LED1 to V LEDN and the first reference voltage V REF1 .

その他の構成は図４の発光装置１００と同様である。   Other configurations are the same as those of the light-emitting device 100 of FIG.

この変形例によっても、図４の発光装置１００と同様の効果を得ることができる。   Also by this modification, the same effect as the light emitting device 100 of FIG. 4 can be obtained.

（変形例２）
実施の形態では、出力電圧保持機能を有する発光装置１００において、点灯期間に遷移した直後と、消灯期間に遷移した直後の両方において、初出のパルスＰ１、Ｐ２を除去する場合を説明したが、本発明はそれには限定されない。たとえばマスク信号ＭＡＳＫを、第１マスク期間ＴＭＡＳＫ１の間だけアサートし、点灯期間に遷移した直後の初出のパルスＰ１のみを除去してもよい。この場合、図５の第２マスク信号生成部８４およびＯＲゲート８６を省略できる。
反対に、マスク信号ＭＡＳＫを、第２マスク期間ＴＭＡＳＫ２の間だけアサートし、消灯期間に遷移した直後の初出のパルスＰ２のみを除去してもよく、この場合、図５の第１マスク信号生成部８２およびＯＲゲート８６を省略できる。 (Modification 2)
In the embodiment, in the light emitting device 100 having the output voltage holding function, the case where the first pulses P1 and P2 are removed both immediately after the transition to the lighting period and immediately after the transition to the extinguishing period has been described. The invention is not so limited. For example, the mask signal MASK may be asserted only during the first mask period T MASK1 and only the first pulse P1 immediately after transition to the lighting period may be removed. In this case, the second mask signal generator 84 and the OR gate 86 of FIG. 5 can be omitted.
Conversely, the mask signal MASK may be asserted only during the second mask period T MASK2 and only the first pulse P2 immediately after transition to the extinguishing period may be removed. In this case, the first mask signal generation of FIG. The part 82 and the OR gate 86 can be omitted.

（変形例３）
実施の形態では、発光装置１００が出力電圧保持機能を有する場合を説明したが、本発明はそれには限定されず、消灯期間においてスイッチングトランジスタＭ１のスイッチングを停止してもよい。この場合、マスク信号ＭＡＳＫを、第１マスク期間ＴＭＡＳＫ１の間だけアサートし、点灯期間に遷移した直後の初出のパルスＰ１のみを除去してもよい。この場合、図５の第２マスク信号生成部８４およびＯＲゲート８６を省略できる。 (Modification 3)
Although the case where the light emitting device 100 has the output voltage holding function has been described in the embodiment, the present invention is not limited to this, and the switching of the switching transistor M1 may be stopped during the extinguishing period. In this case, the mask signal MASK may be asserted only during the first mask period T MASK1 , and only the first pulse P1 immediately after the transition to the lighting period may be removed. In this case, the second mask signal generator 84 and the OR gate 86 of FIG. 5 can be omitted.

（変形例４）
上述のように、第１パルス変調器３０および第２パルス変調器６０の方式、構成は特に限定されない。たとえばそれらの少なくとも一方は電圧モードの変調器であってもよい。この場合、周期信号ＳＯＳＣは、三角波またはのこぎり波であってもよい。第１パルス変調器３０（第２パルス変調器６０）は、第１フィードバック信号ＶＦＢ１（第２フィードバック信号ＶＦＢ２）と周期信号ＳＯＳＣを比較することにより、第１ゲートパルスＳＰＷＭ１（第２ゲートパルスＳＰＷＭ２）を生成するコンパレータ（不図示）を含んでもよい。そのほか、第１パルス変調器３０および第２パルス変調器６０の少なくとも一方は、平均電流モードの変調器であってもよい。 (Modification 4)
As described above, the system and configuration of the first pulse modulator 30 and the second pulse modulator 60 are not particularly limited. For example, at least one of them may be a voltage mode modulator. In this case, the periodic signal S OSC may be a triangular wave or a sawtooth wave. The first pulse modulator 30 (second pulse modulator 60) compares the first feedback signal V FB1 (second feedback signal V FB2 ) with the periodic signal S OSC to thereby determine the first gate pulse S PWM1 (second A comparator (not shown) that generates the gate pulse S PWM2 ) may be included. In addition, at least one of the first pulse modulator 30 and the second pulse modulator 60 may be an average current mode modulator.

（第５の変形例）
初出のパルスを除去するための方法も、実施の形態のそれには限定されない。すなわち、当業者には、マスク信号の生成方法には、さまざまな変形例が存在しうることが理解され、これらの変形例も本発明の範囲に含まれる。 (Fifth modification)
The method for removing the first-time pulse is not limited to that in the embodiment. That is, it will be understood by those skilled in the art that there are various modifications in the mask signal generation method, and these modifications are also included in the scope of the present invention.

（第６の変形例）
実施の形態では、発光装置１００の用途として液晶パネルのバックライトを説明したが、本発明はそれには限定されない。たとえば発光装置１００は、照明機器などにも利用可能である。 (Sixth Modification)
In the embodiment, the backlight of the liquid crystal panel has been described as an application of the light emitting device 100, but the present invention is not limited thereto. For example, the light emitting device 100 can be used for lighting equipment and the like.

（第７の変形例）
実施の形態ではインダクタＬ１を用いた非絶縁型のＤＣ／ＤＣコンバータを説明したが、本発明はトランスを用いた絶縁型のＤＣ／ＤＣコンバータにも適用可能である。 (Seventh Modification)
In the embodiment, the non-insulated DC / DC converter using the inductor L1 has been described. However, the present invention can also be applied to an isolated DC / DC converter using a transformer.

（第８の変形例）
また、本実施の形態で説明した各信号の、ハイレベル、ローレベルの設定は一例であって、インバータなどによって適宜反転させることにより自由に変更することが可能である。 (Eighth modification)
The setting of the high level and the low level of each signal described in this embodiment is an example, and can be freely changed by appropriately inverting it with an inverter or the like.

実施の形態にもとづき、具体的な語句を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。   Although the present invention has been described using specific terms based on the embodiments, the embodiments only illustrate the principles and applications of the present invention, and the embodiments are defined in the claims. Many variations and modifications of the arrangement are permitted without departing from the spirit of the present invention.

５００…電子機器、１００…発光装置、１０２…発光素子、１０４…ＤＣ／ＤＣコンバータ、１０６…ホストプロセッサ、２…制御回路、９…ホストプロセッサ、Ｇ１…第１パルス信号、Ｇ２…第２パルス信号、１００…制御ＩＣ、１０２…出力回路、１１０…入力ライン、１１２…出力ライン、１０…第１誤差増幅器、１２…ｇｍアンプ、１４…位相補償回路、１６…第２誤差増幅器、２０…オシレータ、２２…電流ドライバ、３０…第１パルス変調器、３２…デューティコントローラ、３４…フリップフロップ、４０…ゲートドライバ、４２…ＡＮＤゲート、４４…メインドライバ、５０…調光用ドライバ、６０…第２パルス変調器、７０…マスク回路、７２…マスク信号生成部、７４，７６…論理ゲート、８０…フリップフロップ、８２…第１マスク信号生成部、８４…第２マスク信号生成部、８６…ＯＲゲート、８８…インバータ、９０…ＡＮＤゲート、９２…インバータ、９４…ＡＮＤゲート、Ｒ１…第１抵抗、Ｒ２…第２抵抗、Ｌ１…インダクタ、Ｃ１…出力キャパシタ、Ｄ１…整流ダイオード、Ｍ１…スイッチングトランジスタ、Ｍ２…調光用スイッチ。 DESCRIPTION OF SYMBOLS 500 ... Electronic device, 100 ... Light-emitting device, 102 ... Light-emitting element, 104 ... DC / DC converter, 106 ... Host processor, 2 ... Control circuit, 9 ... Host processor, G1 ... 1st pulse signal, G2 ... 2nd pulse signal , 100 ... control IC, 102 ... output circuit, 110 ... input line, 112 ... output line, 10 ... first error amplifier, 12 ... gm amplifier, 14 ... phase compensation circuit, 16 ... second error amplifier, 20 ... oscillator, DESCRIPTION OF SYMBOLS 22 ... Current driver, 30 ... 1st pulse modulator, 32 ... Duty controller, 34 ... Flip-flop, 40 ... Gate driver, 42 ... AND gate, 44 ... Main driver, 50 ... Dimming driver, 60 ... 2nd pulse Modulator, 70 ... Mask circuit, 72 ... Mask signal generation unit, 74, 76 ... Logic gate, 80 ... Flip-flop, 8 ... 1st mask signal generation part, 84 ... 2nd mask signal generation part, 86 ... OR gate, 88 ... Inverter, 90 ... AND gate, 92 ... Inverter, 94 ... AND gate, R1 ... 1st resistance, R2 ... 2nd Resistance, L1 ... Inductor, C1 ... Output capacitor, D1 ... Rectifier diode, M1 ... Switching transistor, M2 ... Dimming switch.

Claims (20)

発光素子と、前記発光素子の第１端に駆動電圧を供給するＤＣ／ＤＣコンバータと、を有する発光装置に使用され、前記ＤＣ／ＤＣコンバータのスイッチングトランジスタを制御するとともに、前記発光素子に流れる駆動電流をスイッチングする制御回路であって、
前記発光素子の目標輝度に応じてパルス変調された調光パルスを受け、前記調光パルスが点灯期間を指示するオンレベルのとき、前記駆動電流をオン、前記調光パルスが消灯期間を指示するオフレベルのとき、前記駆動電流をオフする調光用ドライバと、
所定の周波数の周期信号を生成するオシレータと、
前記発光装置のひとつのノードに生ずる第１検出電圧がフィードバックされており、前記点灯期間において、前記周期信号と同期し、かつ前記第１検出電圧がその目標値に近づくようにそのデューティ比が調節された第１ゲートパルスを生成する第１パルス変調器と、
前記点灯期間に遷移した後の初出の前記第１ゲートパルスをマスクするマスク回路と、
前記点灯期間において、マスク後の前記第１ゲートパルスにもとづいて前記スイッチングトランジスタをスイッチングするゲートドライバと、
を備えることを特徴とする制御回路。 Used in a light-emitting device having a light-emitting element and a DC / DC converter that supplies a driving voltage to the first end of the light-emitting element, controls a switching transistor of the DC / DC converter, and drives to flow through the light-emitting element A control circuit for switching current,
When the dimming pulse pulse-modulated according to the target luminance of the light emitting element is received and the dimming pulse is on level indicating the lighting period, the driving current is turned on, and the dimming pulse indicates the extinguishing period A dimming driver that turns off the drive current when the level is off;
An oscillator that generates a periodic signal of a predetermined frequency;
A first detection voltage generated at one node of the light emitting device is fed back, and the duty ratio is adjusted so that the first detection voltage approaches the target value in synchronization with the periodic signal during the lighting period. A first pulse modulator for generating a generated first gate pulse;
A mask circuit for masking the first gate pulse that appears for the first time after transition to the lighting period;
A gate driver for switching the switching transistor based on the first gate pulse after masking in the lighting period;
A control circuit comprising: 前記第１パルス変調器は、前記周期信号がアサートされると前記第１ゲートパルスをオンレベルとし、前記第１検出電圧とその目標値の誤差に応じたタイミングで前記第１ゲートパルスをオフレベルとするよう構成され、
前記マスク回路は、
前記調光パルスが前記オンレベルに遷移してから、次に前記周期信号がアサートされるまでの第１マスク期間、アサートされる第１マスク信号を生成する第１マスク信号生成部と、
前記第１マスク信号を用いて前記第１ゲートパルスをマスクする第１論理ゲートと、
を含むことを特徴とする請求項１に記載の制御回路。 The first pulse modulator turns on the first gate pulse when the periodic signal is asserted, and turns off the first gate pulse at a timing according to an error between the first detection voltage and its target value. And is configured to
The mask circuit is
A first mask signal generator for generating a first mask signal to be asserted during a first mask period from when the dimming pulse transitions to the on level until the period signal is asserted next;
A first logic gate for masking the first gate pulse using the first mask signal;
The control circuit according to claim 1, comprising: 前記マスク回路は、前記調光パルスのポジティブエッジを、その直後の周期信号のポジティブエッジまで遅延させる遅延回路をさらに含み、
前記第１マスク信号生成部は、前記調光パルスがハイレベル、かつ前記遅延回路の出力信号がローレベルとなる期間、前記第１マスク信号をアサートすることを特徴とする請求項２に記載の制御回路。 The mask circuit further includes a delay circuit that delays the positive edge of the dimming pulse to the positive edge of the periodic signal immediately thereafter,
The first mask signal generation unit asserts the first mask signal during a period in which the dimming pulse is at a high level and the output signal of the delay circuit is at a low level. Control circuit. 前記遅延回路は、その入力端子に前記調光パルスが入力され、そのクロック端子に、前記周期信号が入力されたフリップフロップを含むことを特徴とする請求項３に記載の制御回路。   The control circuit according to claim 3, wherein the delay circuit includes a flip-flop in which the dimming pulse is input to an input terminal thereof and the periodic signal is input to a clock terminal thereof. 前記消灯期間において、前記ＤＣ／ＤＣコンバータの出力ラインに生ずる駆動電圧に応じた第２検出電圧がその目標値に近づくようにデューティ比が調節される第２ゲートパルスを生成する第２パルス変調器をさらに備え、
前記マスク回路は、前記調光パルスが前記駆動電流のオフを指示する消灯期間に遷移した後の初出の前記第２ゲートパルスをマスクし、
前記ゲートドライバは、前記消灯期間において、マスク後の前記第２ゲートパルスにもとづいて前記スイッチングトランジスタをスイッチングすることを特徴とする請求項１から４のいずれかに記載の制御回路。 A second pulse modulator that generates a second gate pulse whose duty ratio is adjusted so that the second detection voltage corresponding to the drive voltage generated in the output line of the DC / DC converter approaches its target value during the extinguishing period Further comprising
The mask circuit masks the second gate pulse that appears for the first time after the dimming pulse transits to a light extinction period instructing to turn off the drive current,
5. The control circuit according to claim 1, wherein the gate driver switches the switching transistor based on the second gate pulse after masking during the extinguishing period. 6. 前記第２パルス変調器は、前記周期信号がアサートされると前記第２ゲートパルスをオンレベルとし、前記第２検出電圧とその目標値の誤差に応じたタイミングで前記第２ゲートパルスをオフレベルとするよう構成され、
前記マスク回路は、
前記調光パルスが前記オフレベルに遷移してから、次に前記周期信号がアサートされるまでの第２マスク期間、アサートされる第２マスク信号を生成する第２マスク信号生成部と、
前記第２マスク信号を用いて前記第２ゲートパルスをマスクする第２論理ゲートと、
を含むことを特徴とする請求項５に記載の制御回路。 The second pulse modulator turns on the second gate pulse when the periodic signal is asserted, and turns off the second gate pulse at a timing according to an error between the second detection voltage and its target value. And is configured to
The mask circuit is
A second mask signal generation unit that generates a second mask signal to be asserted during a second mask period from when the dimming pulse transitions to the off level until the period signal is asserted next;
A second logic gate for masking the second gate pulse using the second mask signal;
The control circuit according to claim 5, comprising: 前記マスク回路は、前記調光パルスのネガティブエッジを、その直後の周期信号のポジティブエッジまで遅延させる遅延回路をさらに含み、
前記第２マスク信号生成部は、前記調光パルスがローレベル、かつ前記遅延回路の出力信号がハイレベルとなる期間、前記第２マスク信号をアサートすることを特徴とする請求項６に記載の制御回路。 The mask circuit further includes a delay circuit that delays the negative edge of the dimming pulse to the positive edge of the periodic signal immediately thereafter.
The said 2nd mask signal production | generation part asserts a said 2nd mask signal during the period when the said light control pulse is a low level and the output signal of the said delay circuit becomes a high level. Control circuit. 前記遅延回路は、その入力端子に前記調光パルスが入力され、そのクロック端子に、前記周期信号が入力されたフリップフロップを含むことを特徴とする請求項７に記載の制御回路。   8. The control circuit according to claim 7, wherein the delay circuit includes a flip-flop in which the dimming pulse is input to an input terminal thereof and the periodic signal is input to a clock terminal thereof. 前記消灯期間において、前記ＤＣ／ＤＣコンバータの出力ラインに生ずる駆動電圧に応じた第２検出電圧がその目標値に近づくようにデューティ比が調節される第２ゲートパルスを生成する第２パルス変調器をさらに備え、
前記マスク回路は、前記調光パルスが前記駆動電流のオフを指示する消灯期間に遷移した後の初出の前記第２ゲートパルスをマスクし、
前記ゲートドライバは、前記消灯期間において、マスク後の前記第２ゲートパルスにもとづいて前記スイッチングトランジスタをスイッチングし、
前記第１パルス変調器は、前記周期信号がアサートされると前記第１ゲートパルスをオンレベルとし、前記第１検出電圧とその目標値の誤差に応じたタイミングで前記第１ゲートパルスをオフレベルとするよう構成され、
前記第２パルス変調器は、前記周期信号がアサートされると前記第２ゲートパルスをオンレベルとし、前記第２検出電圧とその目標値の誤差に応じたタイミングで前記第２ゲートパルスをオフレベルとするよう構成され、
前記マスク回路は、
前記調光パルスが前記オンレベルに遷移してから、次に前記周期信号がアサートされるまでの第１マスク期間、および前記調光パルスが前記オフレベルに遷移してから、次に前記周期信号がアサートされるまでの第２マスク期間、アサートされるマスク信号を生成するマスク信号生成部と、
前記マスク信号を用いて前記第１ゲートパルスをマスクする第１論理ゲートと、
前記マスク信号を用いて前記第２ゲートパルスをマスクする第２論理ゲートと、
を含むことを特徴とする請求項１に記載の制御回路。 A second pulse modulator that generates a second gate pulse whose duty ratio is adjusted so that the second detection voltage corresponding to the drive voltage generated in the output line of the DC / DC converter approaches its target value during the extinguishing period Further comprising
The mask circuit masks the second gate pulse that appears for the first time after the dimming pulse transits to a light extinction period instructing to turn off the drive current,
The gate driver switches the switching transistor based on the second gate pulse after masking in the extinguishing period,
The first pulse modulator turns on the first gate pulse when the periodic signal is asserted, and turns off the first gate pulse at a timing according to an error between the first detection voltage and its target value. And is configured to
The second pulse modulator turns on the second gate pulse when the periodic signal is asserted, and turns off the second gate pulse at a timing according to an error between the second detection voltage and its target value. And is configured to
The mask circuit is
A first mask period from when the dimming pulse transitions to the on level to the next assertion of the periodic signal, and after the dimming pulse transitions to the off level, then the periodic signal A mask signal generation unit that generates a mask signal to be asserted during a second mask period until is asserted;
A first logic gate that masks the first gate pulse using the mask signal;
A second logic gate for masking the second gate pulse using the mask signal;
The control circuit according to claim 1, comprising: 前記マスク回路は、前記調光パルスのネガティブエッジを、その直後の周期信号のポジティブエッジまで遅延させる遅延回路をさらに含み、
前記マスク信号生成部は、前記調光パルスと前記遅延回路の出力信号の排他的論理和または否定排他的論理和をとることにより前記マスク信号を生成することを特徴とする請求項９に記載の制御回路。 The mask circuit further includes a delay circuit that delays the negative edge of the dimming pulse to the positive edge of the periodic signal immediately thereafter.
The mask signal generation unit generates the mask signal by taking an exclusive OR or a negative exclusive OR of the dimming pulse and the output signal of the delay circuit. Control circuit. 前記遅延回路は、その入力端子に前記調光パルスが入力され、そのクロック端子に、前記周期信号が入力されたフリップフロップを含むことを特徴とする請求項１０に記載の制御回路。   The control circuit according to claim 10, wherein the delay circuit includes a flip-flop in which the dimming pulse is input to an input terminal thereof and the periodic signal is input to a clock terminal thereof. 前記発光装置は、前記発光素子の前記第１端と反対の第２端と固定電圧ラインの間に直列に設けられた調光用スイッチおよび第１抵抗をさらに有し、
前記制御回路は、前記第１抵抗の電圧降下に応じた前記第１検出電圧と、その目標値に応じて定められた第１基準電圧との誤差を増幅し、第１フィードバック信号を生成する第１誤差増幅器をさらに備え、
前記第１パルス変調器は、前記第１フィードバック信号に応じて前記第１ゲートパルスのデューティ比を調節し、
前記調光用ドライバは、前記調光パルスに応じて前記調光用スイッチをスイッチングすることを特徴とする請求項１から１０のいずれかに記載の制御回路。 The light emitting device further includes a dimming switch and a first resistor provided in series between a second end opposite to the first end of the light emitting element and a fixed voltage line,
The control circuit amplifies an error between the first detection voltage corresponding to the voltage drop of the first resistor and a first reference voltage determined according to the target value, and generates a first feedback signal. 1 error amplifier further,
The first pulse modulator adjusts a duty ratio of the first gate pulse according to the first feedback signal;
The control circuit according to claim 1, wherein the dimming driver switches the dimming switch in accordance with the dimming pulse. 前記発光装置は、前記発光素子の前記第１端と反対の第２端に接続され、前記駆動電流を生成するオン状態と、前記駆動電流を遮断するオフ状態が切りかえ可能に構成された電流ドライバをさらに有し、
前記制御回路は、前記電流ドライバの電圧降下に応じた前記第１検出電圧と、その目標値に応じて定められた第１基準電圧との誤差を増幅し、第１フィードバック信号を生成する第１誤差増幅器をさらに備え、
前記パルス変調器は、前記第１フィードバック信号に応じて前記第１ゲートパルスのデューティ比を調節し、
前記調光用ドライバは、前記調光パルスにもとづいて前記電流ドライバのオン状態とオフ状態をスイッチングすることを特徴とする請求項１から１０のいずれかに記載の制御回路。 The light emitting device is connected to a second end opposite to the first end of the light emitting element, and is configured to be able to switch between an on state that generates the drive current and an off state that blocks the drive current. Further comprising
The control circuit amplifies an error between the first detection voltage corresponding to the voltage drop of the current driver and a first reference voltage determined according to the target value, and generates a first feedback signal. Further comprising an error amplifier;
The pulse modulator adjusts a duty ratio of the first gate pulse according to the first feedback signal;
11. The control circuit according to claim 1, wherein the dimming driver switches an on state and an off state of the current driver based on the dimming pulse. 前記第１パルス変調器は、
前記第１フィードバック信号に応じたタイミングでアサートされるオフ信号を生成するデューティコントローラと、
前記周期信号と前記オフ信号を受け、前記第１ゲートパルスを生成するフリップフロップと、
を含むことを特徴とする請求項１２または１３に記載の制御回路。 The first pulse modulator includes:
A duty controller that generates an off signal that is asserted at a timing according to the first feedback signal;
A flip-flop that receives the periodic signal and the off signal and generates the first gate pulse;
The control circuit according to claim 12, comprising: 前記デューティコントローラは、前記第１フィードバック信号に加えて、前記ＤＣ／ＤＣコンバータのコイルに流れる電流に応じた第３検出電圧を、前記オフ信号がアサートされるタイミングに反映させることを特徴とする請求項１４に記載の制御回路。   The duty controller reflects, in addition to the first feedback signal, a third detection voltage corresponding to a current flowing in a coil of the DC / DC converter in a timing at which the off signal is asserted. Item 15. The control circuit according to Item 14. 前記周期信号は、三角波またはのこぎり波であり、
前記第１パルス変調器は、前記第１フィードバック信号と前記周期信号を比較することにより、前記第１ゲートパルスを生成するコンパレータを含むことを特徴とする請求項１２または１３に記載の制御回路。 The periodic signal is a triangular wave or a sawtooth wave,
14. The control circuit according to claim 12, wherein the first pulse modulator includes a comparator that generates the first gate pulse by comparing the first feedback signal and the periodic signal. ひとつの半導体基板に一体集積化されたことを特徴とする請求項１から１６のいずれかに記載の制御回路。   The control circuit according to any one of claims 1 to 16, wherein the control circuit is integrated on a single semiconductor substrate. 前記発光素子は、直列に接続された複数の発光ダイオードを含むＬＥＤストリングであることを特徴とする請求項１から１７のいずれかに記載の制御回路。   The control circuit according to claim 1, wherein the light emitting element is an LED string including a plurality of light emitting diodes connected in series. 発光素子と、
前記発光素子の一端に駆動電圧を供給するＤＣ／ＤＣコンバータと、
を備え、
前記ＤＣ／ＤＣコンバータは、
スイッチングトランジスタと、
前記スイッチングトランジスタをスイッチングする請求項１から１８のいずれかに記載の制御回路と、
を備えることを特徴とする発光装置。 A light emitting element;
A DC / DC converter for supplying a driving voltage to one end of the light emitting element;
With
The DC / DC converter is
A switching transistor;
The control circuit according to any one of claims 1 to 18, which switches the switching transistor;
A light emitting device comprising: 液晶パネルと、
前記液晶パネルのバックライトとして設けられた請求項１９に記載の発光装置と、
を備えることを特徴とする電子機器。 LCD panel,
The light emitting device according to claim 19 provided as a backlight of the liquid crystal panel;
An electronic device comprising:
JP2013105446A 2013-05-17 2013-05-17 LIGHT EMITTING DEVICE CONTROL CIRCUIT, LIGHT EMITTING DEVICE USING THE SAME, AND ELECTRONIC DEVICE Active JP6358780B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013105446A JP6358780B2 (en) 2013-05-17 2013-05-17 LIGHT EMITTING DEVICE CONTROL CIRCUIT, LIGHT EMITTING DEVICE USING THE SAME, AND ELECTRONIC DEVICE

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013105446A JP6358780B2 (en) 2013-05-17 2013-05-17 LIGHT EMITTING DEVICE CONTROL CIRCUIT, LIGHT EMITTING DEVICE USING THE SAME, AND ELECTRONIC DEVICE

Publications (2)

Publication Number Publication Date
JP2014230296A true JP2014230296A (en) 2014-12-08
JP6358780B2 JP6358780B2 (en) 2018-07-18

Family

ID=52129706

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013105446A Active JP6358780B2 (en) 2013-05-17 2013-05-17 LIGHT EMITTING DEVICE CONTROL CIRCUIT, LIGHT EMITTING DEVICE USING THE SAME, AND ELECTRONIC DEVICE

Country Status (1)

Country Link
JP (1) JP6358780B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10756730B2 (en) 2018-08-29 2020-08-25 Panasonic intellectual property Management co., Ltd Semiconductor light-emitting device driving apparatus controlling output light from light-emitting device in accordance to PWM modulation signal
JPWO2021144962A1 (en) * 2020-01-17 2021-07-22

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007043861A (en) * 2005-08-05 2007-02-15 Rohm Co Ltd Power supply and electric apparatus employing it
JP2010051068A (en) * 2008-08-20 2010-03-04 Rohm Co Ltd Load driver, lighting device, and display
JP2010157477A (en) * 2009-01-05 2010-07-15 Canon Inc Led lighting control device, recording device using the same, and led lighting control method
US20100259177A1 (en) * 2009-04-14 2010-10-14 Alexander Mednik Led driver with extended dimming range and method for achieving the same
JP2011228063A (en) * 2010-04-16 2011-11-10 Sharp Corp Light-emitting diode drive dimmer circuit, light-emitting diode illumination device, light-emitting diode backlight device, and liquid crystal display device
JP2012060744A (en) * 2010-09-07 2012-03-22 Rohm Co Ltd Drive circuit of light emitting element, light emitting device using the same, and electronic apparatus
JP2012059839A (en) * 2010-09-07 2012-03-22 Rohm Co Ltd Drive circuit of light emitting element, light emitting device using the same, and electronic device
US20120146531A1 (en) * 2010-12-09 2012-06-14 Rohm Co., Ltd. Driving circuit of light emitting element, light emitting device using the same, and electronic device
JP2012124120A (en) * 2010-12-10 2012-06-28 Rohm Co Ltd Drive circuit of light-emitting element and light-emitting device using it, electronic apparatus
JP2012124003A (en) * 2010-12-08 2012-06-28 Rohm Co Ltd Light-emitting element drive circuit and light-emitting device and electronic equipment using the same
US20130051068A1 (en) * 2011-08-23 2013-02-28 Nicholas Jackson Energy-Efficient Lighting Panel

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007043861A (en) * 2005-08-05 2007-02-15 Rohm Co Ltd Power supply and electric apparatus employing it
US20090284237A1 (en) * 2005-08-05 2009-11-19 Atsushi Kitagawa Power supply apparatus and electrical device therewith
JP2010051068A (en) * 2008-08-20 2010-03-04 Rohm Co Ltd Load driver, lighting device, and display
JP2010157477A (en) * 2009-01-05 2010-07-15 Canon Inc Led lighting control device, recording device using the same, and led lighting control method
US20100259177A1 (en) * 2009-04-14 2010-10-14 Alexander Mednik Led driver with extended dimming range and method for achieving the same
JP2011228063A (en) * 2010-04-16 2011-11-10 Sharp Corp Light-emitting diode drive dimmer circuit, light-emitting diode illumination device, light-emitting diode backlight device, and liquid crystal display device
JP2012060744A (en) * 2010-09-07 2012-03-22 Rohm Co Ltd Drive circuit of light emitting element, light emitting device using the same, and electronic apparatus
JP2012059839A (en) * 2010-09-07 2012-03-22 Rohm Co Ltd Drive circuit of light emitting element, light emitting device using the same, and electronic device
JP2012124003A (en) * 2010-12-08 2012-06-28 Rohm Co Ltd Light-emitting element drive circuit and light-emitting device and electronic equipment using the same
US20120146531A1 (en) * 2010-12-09 2012-06-14 Rohm Co., Ltd. Driving circuit of light emitting element, light emitting device using the same, and electronic device
JP2012124120A (en) * 2010-12-10 2012-06-28 Rohm Co Ltd Drive circuit of light-emitting element and light-emitting device using it, electronic apparatus
US20130051068A1 (en) * 2011-08-23 2013-02-28 Nicholas Jackson Energy-Efficient Lighting Panel

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10756730B2 (en) 2018-08-29 2020-08-25 Panasonic intellectual property Management co., Ltd Semiconductor light-emitting device driving apparatus controlling output light from light-emitting device in accordance to PWM modulation signal
JPWO2021144962A1 (en) * 2020-01-17 2021-07-22
JP7343618B2 (en) 2020-01-17 2023-09-12 オリンパス株式会社 Light emitting device and driving device

Also Published As

Publication number Publication date
JP6358780B2 (en) 2018-07-18

Similar Documents

Publication Publication Date Title
US8569965B2 (en) Driving circuit of light emitting element, light emitting device using the same, and electronic device
KR101775159B1 (en) Control circuit and control method of switching power supply and light emitting apparatus and electronic device using the same
US8922138B2 (en) Control circuit for light emitting apparatus
US9177508B2 (en) Light emitting apparatus
JP5523917B2 (en) Switching power supply control circuit, control method, and light emitting device and electronic apparatus using them
JP5616768B2 (en) LIGHT EMITTING ELEMENT DRIVE CIRCUIT, LIGHT EMITTING DEVICE USING THE SAME, AND ELECTRONIC DEVICE
JP6185233B2 (en) LIGHT EMITTING DEVICE CONTROL CIRCUIT, LIGHT EMITTING DEVICE USING THE SAME, AND ELECTRONIC DEVICE
KR101792259B1 (en) Phase shift controller, phase shift method, and light emitting device and electronic apparatus using the same
US9402287B2 (en) Switching converter with light source dimming function
JP5947034B2 (en) DC / DC converter and current driver control circuit, and light emitting device and electronic apparatus using the same
US20110163684A1 (en) Driving circuit of light emitting diode and lighting apparatus using the same
JP6163061B2 (en) LIGHT EMITTING ELEMENT DRIVE CIRCUIT, ITS CONTROL CIRCUIT, CONTROL METHOD, AND LIGHT EMITTING DEVICE AND ELECTRONIC DEVICE USING THE SAME
JP6189591B2 (en) LIGHT EMITTING DEVICE CONTROL CIRCUIT, LIGHT EMITTING DEVICE AND ELECTRONIC DEVICE USING THE SAME, AND LIGHT EMITTING DEVICE CONTROL METHOD
JP5960982B2 (en) Control circuit for switching power supply for driving light emitting element, and light emitting device and electronic device using the same
JP6034657B2 (en) LIGHT EMITTING DEVICE CONTROL CIRCUIT, LIGHT EMITTING DEVICE USING THE SAME, AND ELECTRONIC DEVICE
JP2013109921A (en) Drive circuit for light-emitting element, and light-emitting device and electronic equipment using the same
JP2018106862A (en) Light emission control circuit, light source device, and electronic device
JP6235281B2 (en) LIGHT EMITTING ELEMENT DRIVE CIRCUIT, ITS CONTROL CIRCUIT, CONTROL METHOD, AND LIGHT EMITTING DEVICE AND ELECTRONIC DEVICE USING THE SAME
JP6358780B2 (en) LIGHT EMITTING DEVICE CONTROL CIRCUIT, LIGHT EMITTING DEVICE USING THE SAME, AND ELECTRONIC DEVICE
JP5850612B2 (en) LIGHT EMITTING ELEMENT DRIVE CIRCUIT, AND LIGHT EMITTING DEVICE AND ELECTRONIC DEVICE
JP5657366B2 (en) LIGHT EMITTING ELEMENT DRIVE CIRCUIT, LIGHT EMITTING DEVICE USING THE SAME, AND ELECTRONIC DEVICE
JP6130475B2 (en) Driving circuit and driving method applied to display system, and related display system
JP2015032620A (en) Led driving device and television receiver
JP2019054582A (en) Control circuit, semiconductor light source driving device, and electronic apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160324

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170404

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170517

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171024

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180605

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180619

R150 Certificate of patent or registration of utility model

Ref document number: 6358780

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250