JP2014225521A - プリント配線板 - Google Patents

プリント配線板 Download PDF

Info

Publication number
JP2014225521A
JP2014225521A JP2013103299A JP2013103299A JP2014225521A JP 2014225521 A JP2014225521 A JP 2014225521A JP 2013103299 A JP2013103299 A JP 2013103299A JP 2013103299 A JP2013103299 A JP 2013103299A JP 2014225521 A JP2014225521 A JP 2014225521A
Authority
JP
Japan
Prior art keywords
electrolytic plating
hole
layer
conductor
plating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013103299A
Other languages
English (en)
Inventor
一輝 梶原
Kazuki Kajiwara
一輝 梶原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2013103299A priority Critical patent/JP2014225521A/ja
Priority to US14/261,804 priority patent/US9668361B2/en
Publication of JP2014225521A publication Critical patent/JP2014225521A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/425Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/426Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates without metal
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09563Metal filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703Plating
    • H05K2203/072Electroless plating, e.g. finish plating or initial plating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703Plating
    • H05K2203/0723Electroplating, e.g. finish plating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

【課題】絶縁性樹脂基板を貫通するスルーホール導体の信頼性の向上。
【解決手段】スルーホール導体が、スルーホール導体用の貫通孔の内壁上に形成されているシード層とそのシード層上に形成されている積層電解めっき層とその積層電解めっき層で形成される凹部を充填している充填電解めっき層とで形成されている。そして、貫通孔は複数の電解めっき膜で形成されている積層電解めっき層で閉じられている。
【選択図】図2

Description

この発明は、スルーホール導体を持つプリント配線板に関する。
スルーホール導体の抵抗を低くしたり、スルーホール導体用の貫通孔の径を小さくしたりするため、スルーホール導体用の貫通孔をめっきで充填することが行われている。貫通孔をめっきで充填することは、下記の特許文献1などで開示されている。
特許文献1は、樹脂基板に円筒状のスルーホールを形成することと、スルーホールの内壁面にシード層としての薄膜金属層を形成することと、電解めっきでスルーホール内をめっきで充填することを開示している。そして、特許文献1で用いられている電解めっき液のスルーホール内の金属析出速度は樹脂基板表面の金属析出速度より速い。特許文献1の図1(d)によれば、スルーホール内の所定箇所がめっきで閉じられている。
特開2005−093934号公報
スルーホール導体用の貫通孔を欠陥なく充填することは難しい。そのため、貫通孔をめっきで充填することで形成されているスルーホール導体の信頼性が低くなりやすい。
本発明の目的はスルーホール導体の信頼性を高くすることである。
本発明のプリント配線板は、
第1面と前記第1面と反対側の第2面を有すると共にスルーホール導体用の貫通孔を有する絶縁性樹脂基板と、
前記絶縁性樹脂基板の第1面上に形成されている第1導体層と、
前記絶縁性樹脂基板の第2面上に形成されている第2導体層と、
前記貫通孔に形成され、前記第1導体層と前記第2導体層を接続し、前記貫通孔の内壁上に形成されているシード層と前記シード層上に形成されていて前記貫通孔を略中央部で閉じている積層電解めっき層と前記積層電解めっき層上であって前記積層電解めっき層で形成される凹部を充填している充填電解めっき層と、で形成されているスルーホール導体を有する。
そして、前記積層電解めっき層は、複数の電解めっき膜で形成されていて、前記電解めっき膜は前記無電解めっき層に沿って順に積層されていて、前記電解めっき膜の端部の厚みは前記電解めっき膜の略中央部の厚みより薄い。
本発明の一実施形態のプリント配線板のスルーホール導体の断面を拡大して示す電子顕微鏡写真である。 上記実施形態のプリント配線板のスルーホール導体の断面を模式的に示す説明図である。 上記実施形態のプリント配線板のスルーホール導体の断面におけるストレスの進行方向を示す説明図である。 参考例のプリント配線板のスルーホール導体の断面におけるストレスの進行方向を示す説明図である。
特許文献1の図1(c)と(d)によれば、電解めっきは、スルーホール導体用の貫通孔(スルーホール)の側壁からスルーホールの中心軸CLに向かって析出している(図4参照)。そして、スルーホールの所定箇所がめっきで閉じられている。従って、スルーホールの側壁から成長しているめっき膜が所定箇所でぶつかっている。そのため、スルーホール導体がストレスを受けると、ストレスはぶつかっている部分に集中しやすいと考えられる。特に、特許文献1の図1(d)に示されるように、突起状のめっき膜やめっき膜の頂点がぶつかると、その部分に集中する応力は大きくなると推察される。そのため、特許文献1の方法で得られるスルーホール導体の信頼性は低くなりやすい。例えば、ストレスにより、スルーホール導体にクラックが発生する場合があると考えられる。
以下に、本発明の一実施形態のプリント配線板が詳細に説明される。図1は、本発明の一実施形態のプリント配線板のスルーホール導体の断面を拡大して示す電子顕微鏡写真であり、図2は、上記実施形態のプリント配線板のスルーホール導体の断面を模式的に示す説明図である。
本実施形態のプリント配線板は、図2に示されるように、第1面Fと第1面と反対側の第2面Sとを有する絶縁性樹脂基板1と、絶縁性樹脂基板1の第1面F上に形成されている第1導体層2と、絶縁性樹脂基板1の第2面S上に形成されている第2導体層3と、絶縁性樹脂基板1を貫通し第1導体層2と第2導体層3を接続しているスルーホール導体5で形成されている。スルーホール導体5は絶縁性樹脂基板1の貫通孔4内に形成されている。
絶縁性樹脂基板1は、ガラスクロスなどの補強材と硬化済みの樹脂で形成されている。第1と第2導体層2、3は、複数の導体回路を含み、絶縁性樹脂基板1に積層されている金属箔(銅箔)6と、金属箔6上に形成されている無電解めっき層(無電解銅めっき層)7と、無電解めっき層7上に形成されている積層電解めっき層10と、積層電解めっき層10上に形成されている充填電解めっき層11、12によりそれぞれ形成されている。
絶縁性樹脂基板1の貫通孔(スルーホール導体用の貫通孔)4はストレート孔として形成され、スルーホール導体5は、その貫通孔4の内壁面上に形成されている無電解めっき層(無電解銅めっき層)7と、その無電解めっき層7上に形成されている電解めっき層(電解銅めっき層)8とにより形成されている。貫通孔4は電解めっき層で充填されている。
スルーホール導体5を形成する電解めっき層8は、無電解めっき層7上にその無電解めっき層7に沿って順次に積層されている複数の電解めっき膜9を有している。複数の電解めっき膜は貫通孔4の内壁に沿って形成されている。複数の電解めっき膜9で積層電解めっき層10が形成されている。図2では、14枚の電解めっき膜9が示されている。
そして、各々の電解めっき膜9の厚みは概ね貫通孔4の入口付近(貫通孔4の端部E)よりも絶縁性樹脂基板1の厚み方向の中央部(貫通孔4の中央部C)で厚くなっている。そのため、図1や図2に示されているように、断面方向の中心付近(貫通孔4の中央部C)の所定の箇所で、積層電解めっき層を形成している電解めっき膜9は接触している。電解めっき膜9はぶつかっている。積層電解めっき層10で貫通孔4の略中央部Cが閉じられている。そのため、貫通孔4内の第1面F側に第1凹部R1が形成され、第2面S側に第2凹部R2が形成される。
そして、スルーホール導体5を形成している電解めっき層8は、さらに、第1凹部R1を充填している第1充填電解めっき層11と第2凹部R2を充填している第2充填電解めっき層12とを有している。なお、図1では、第1凹部R1と第2凹部R2は完全に充填されていない。貫通孔4の入口付近は絶縁性樹脂基板の第1面Fや第2面Sに近く、厚み方向の中央部は絶縁性樹脂基板の第1面Fや第2面Sから遠い。
この実施形態のプリント配線板では、貫通孔を閉じている積層電解めっき層が複数の電解めっき膜9で形成されている。貫通孔の内壁から貫通孔の中心軸に向かって、成長している積層電解めっき層10の頂点が接触している。あるいは、積層電解めっき層10の頂点がぶつかっている。接触している部分やぶつかっている部分は接点Aである(図2参照)。実施形態では、積み重ねられている電解めっき膜9で積層電解めっき層10が形成されている。そのため、ストレスが積層電解めっき層の接点Aに集中しても、そのストレスは貫通孔の内壁に真っすぐ進まないと考えられる。つまり、図3に示されるように、そのストレスは電解めっき膜9の界面に沿って緩和されると考えられる。図3に、推察されるストレスの進行方向Bが示されている。従って、実施形態によれば、スルーホール導体の接続信頼性が高くなる。
図4は参考例である。電解めっき膜9が2層であってストレスが大きすぎる場合、予想されるストレスの進行方向Bが図4に示されている。電解めっき層が2層でも、ストレスは貫通孔の内壁に真直ぐ到達しないと予想される。そのため、スルーホール導体にクラックが発生しがたいが、このような不具合を防止するため、電解めっき膜9の層数は7以上であることが好ましい。層数が7以上であると、ストレスが貫通孔の内壁に至りがたい。そのため、スルーホール導体にクラックが発生しがたい。層数が21以上になると、効果が大きく変化しない。例えば、ヒートサイクル前後でスルーホール導体の抵抗を比較することで、効果を検証することができる。
また、スルーホール導体が積層電解めっき層10と第1、第2充填電解めっき層11、12で形成されている。特に、複数の電解めっき膜9を積み重ねることで積層電解めっき層10が形成されているので、スルーホール導体内にボイドが発生しがたい。そのため、スルーホール導体5に大電圧や大電流が加わるような使用状態でも電流密度の上昇による不都合の発生を回避することができる。
実施形態のプリント配線板を特開2000−101243に示されているビルドアップ配線板のコア基板に利用することができる。ビルドアップ配線板の製造方法は特開2000−101243に開示されている。
実施形態のプリント配線板の製造工程が以下に説明される。
(1)市販の両面銅張積層板が出発材料として準備される。両面銅張積層板の絶縁性樹脂基板1の厚みは約100μmである。両面銅張積層板にドリルで貫通孔4が形成される。貫通孔の径は80μmである。
(2)両面銅張積層板の両面の銅箔6の表面および貫通孔4の内壁にシード層としての無電解めっき層7が無電解銅めっきで形成される。無電解めっき層7の厚みは0.3〜3.0μmである。
無電解めっき液とめっき条件の例が以下に示されている。
〔無電解銅めっき液〕
NiSO 0.003 mol/l
酒石酸 0.200 mol/l
硫酸銅 0.030 mol/l
HCHO 0.050 mol/l
NaOH 0.100 mol/l
α、α’−ビピリジル 100 mg/l
ポリエチレングリコール 0.10 g/l
〔無電解銅めっき条件〕
時間 40 分
温度 34 ℃
(3)続いて、特許文献1と同様な方法で1層目の電解めっき膜(第1の電解めっき層)9が形成される。貫通孔4の端部Eでの1層目の電解めっき膜9の厚みは貫通孔4の中央部Cでの1層目の電解めっき膜9の厚みより薄い。1層目の電解めっき膜9が形成されると、1層目の電解めっき膜9を有する基板は電解めっき液から水洗層に移される。その後、その基板は酸で洗浄され、再び、電解めっき液に浸漬される。そして、特許文献1と同様な方法で1層目の電解めっき膜9上に2層目の電解めっき膜(第2の電解めっき層)9が形成される。
これらのプロセスが複数回(N回、Nは整数)繰り返される。N−1層目の電解めっき膜(第N−1の電解めっき層)9上にN層目の電解めっき膜(第Nの電解めっき層)9が形成される。実施形態では、上記のプロセスが14回行われている。その結果、シード層上に14層の電解めっき膜9が形成されている。そして、図2に示されるように、貫通孔4の端部Eでの積層電解めっき層10の厚みは貫通孔4の中央部Cでの積層電解めっき層10の厚みより薄い。14層目の電解めっき膜9の頂点が接点Aで接触している。これにより、貫通孔4が閉じられている。絶縁性樹脂基板1の第1面F側に第1凹部R1が形成され、絶縁性樹脂基板1の第2面S側に第2凹部R2が形成される。
図1および図2に示されているように、N層目の電解めっき膜(電解めっき層)9の中央部の厚みはN−1層目の電解めっき膜(電解めっき層)9の中央部の厚みより厚い。最上の電解めっき膜(電解めっき層)9の中央部の厚みはその他の電解めっき膜(電解めっき層)9の中央部の厚みより厚い。
最上の電解めっき膜(電解めっき層)9により貫通孔4は閉じられている。図3に示されるようにNが7の場合、最上の電解めっき膜9は7層目の電解めっき膜9である。中央部のめっきの厚みが厚いと、最上の電解めっき膜9の頂点は尖りやすい。そして、2つの頂点がぶつかり、貫通孔4は閉じられる。Nが多いと最上の電解めっき膜9の頂点付近の斜面がなだらかになる。そのため、実施形態のスルーホール導体の信頼性は高い。
また、N層目の電解めっき膜9が最上の電解めっき膜である時、N層目の電解めっき膜9の中央部の厚みとN−1層目の電解めっき膜9の中央部の厚みの差は最大である。この差を小さくすることで、斜面をなだらかにすることができる。Nを大きくすることで、差を小さくすることが出来る。Nが10以上であると(電解めっき膜9の数が10以上であると)、スルーホール導体の信頼性が向上しやすい。
電解めっき膜9を形成するための電解銅めっき液の組成とめっき温度の例が以下に示されている。
また、積層電解めっき層10が複数の電解めっき膜9を有するため、積層電解めっき層10の結晶の粒径は第1、第2充填電解めっき層11、12の結晶の粒径より細かい(図1参照)。粒径が細かいので、積層電解めっき層10にクラックが入りがたい。
積層電解めっき層10は金属箔6上にも形成される。
〔電解銅めっき液〕
硫酸 0.5 mol/l
硫酸銅 0.8 mol/l
硫酸鉄 5 g/l
レベリング剤 50 mg/l
光沢剤 50 mg/l
〔電解銅めっき条件〕
温度 34±2 ℃
(4)次に、第1凹部R1と第2凹部R2に第1、第2充填電解めっき層11、12がそれぞれ形成される。第1、第2凹部R1、R2は電解銅めっきで充填される。
電解銅めっき液の組成と条件の例が以下に示されている。
〔電解銅めっき液〕
硫酸 2.24 mol/l
硫酸銅 0.26 mol/l
硫酸鉄 19.5 ml/l
レベリング剤 50 mg/l
光沢剤 50 mg/l
〔電解銅めっき条件〕
電流密度 1 A/dm2
時間 15 分
温度 22±2 ℃
第1、第2充填電解めっき層11、12は一定条件で連続的に形成される。また、貫通孔4の端部から第1、第2凹部R1、R2の底までの距離が短いので、めっき液が十分に供給される。そのため、第1、第2充填電解めっき層11、12を形成している結晶の粒径は積層電解めっき層10の各電解めっき膜(電解めっき層)9を形成する結晶の粒径より大きくなりやすい(図1参照)。第1、第2充填電解めっき層11、12の析出速度は電解めっき膜9の析出速度よりも速い。第1、第2充填電解めっき層11、12は絶縁性樹脂基板1上の積層電解めっき膜10上にも形成される。
(5)第1、第2充填電解めっき層11、12上にエッチングレジストが形成される。
(6)エッチングレジストから露出する第1、第2充填電解めっき層11、12、積層電解めっき層10、無電解めっき層7および金属箔6がエッチングで除去される。
(7)エッチングレジストが除去される。これにより、図2に示されるコア基板(プリント配線板)が完成する。
第1、第2充填電解めっき層11、12は直流めっきで形成されているが、第1、第2充填電解めっき層11、12はパルスめっきで形成されても良い。第1、第2凹部R1、R2内に形成されている第1、第2充填電解めっき層11、12の高さは、第1や第2導体層2、3の高さと同じであることが好ましい。第1、第2充填電解めっき層11、12のめっき層の上面(底と反対の面)が第1面Fや第2面Sと概ね同一レベルに達すると、第1、第2凹部R1、R2は充填されている。コア基板上にビルドアップ層を形成することができる。
1 絶縁性樹脂基板
2、3 導体層
4 貫通孔
5 スルーホール導体
6 金属箔
7 無電解めっき層
8 電解めっき層
9 電解めっき膜
10 積層電解めっき層
11 第1充填電解めっき層
12 第2充填電解めっき層
A 接点
B ストレスの進行方向
C 貫通孔の中央部
CL 中心軸
E 貫通孔の端部
F 第1面
R1 第1凹部
R2 第2凹部
S 第2面

Claims (3)

  1. 第1面と前記第1面と反対側の第2面を有すると共にスルーホール導体用の貫通孔を有する絶縁性樹脂基板と、
    前記絶縁性樹脂基板の第1面上に形成されている第1導体層と、
    前記絶縁性樹脂基板の第2面上に形成されている第2導体層と、
    前記貫通孔に形成され、前記第1導体層と前記第2導体層を接続し、前記貫通孔の内壁上に形成されているシード層と前記シード層上に形成されていて前記貫通孔を略中央部で閉じている積層電解めっき層と前記積層電解めっき層上であって前記積層電解めっき層で形成される凹部を充填している充填電解めっき層とで形成されているスルーホール導体と、
    を有するプリント配線板であって、
    前記積層電解めっき層は、複数の電解めっき膜で形成されていて、
    前記電解めっき膜は前記無電解めっき層に沿って順に積層されていて、
    前記電解めっき膜の端部の厚みは前記電解めっき膜の略中央部の厚みより薄い。
  2. 請求項1記載のプリント配線板であって、前記充填電解めっき層を形成する電解めっきの結晶の粒径は前記積層電解めっき層を形成する電解めっきの結晶の粒径よりも大きい。
  3. 請求項1記載のプリント配線板であって、前記電解めっき膜の層数は7層以上である。
JP2013103299A 2013-05-15 2013-05-15 プリント配線板 Pending JP2014225521A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013103299A JP2014225521A (ja) 2013-05-15 2013-05-15 プリント配線板
US14/261,804 US9668361B2 (en) 2013-05-15 2014-04-25 Printed wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013103299A JP2014225521A (ja) 2013-05-15 2013-05-15 プリント配線板

Publications (1)

Publication Number Publication Date
JP2014225521A true JP2014225521A (ja) 2014-12-04

Family

ID=51894875

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013103299A Pending JP2014225521A (ja) 2013-05-15 2013-05-15 プリント配線板

Country Status (2)

Country Link
US (1) US9668361B2 (ja)
JP (1) JP2014225521A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022092129A1 (ja) * 2020-10-30 2022-05-05 京セラ株式会社 配線基板、電子装置及び電子モジュール

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101474642B1 (ko) * 2013-05-23 2014-12-17 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판 제조 방법
US9991161B1 (en) 2017-03-07 2018-06-05 Hong Kong Applied Science and Technology Research Institute Company Limited Alternate plating and etching processes for through hole filling
CN107820731B (zh) * 2017-03-07 2019-09-17 香港应用科技研究院有限公司 用于通孔填充的交替电镀和蚀刻过程
US10638907B2 (en) 2017-09-15 2020-05-05 Omachrom Intellectual Property Inc. Surface cleaning apparatus
CN111511102B (zh) * 2019-01-31 2023-12-15 奥特斯奥地利科技与***技术有限公司 在通孔中具有符合最小距离设计原则的桥结构的部件承载件
CN111511105A (zh) * 2019-01-31 2020-08-07 奥特斯奥地利科技与***技术有限公司 具有用额外镀覆结构和桥结构填充的通孔的部件承载件
KR102662860B1 (ko) * 2019-05-29 2024-05-03 삼성전기주식회사 인쇄회로기판

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004311919A (ja) * 2003-02-21 2004-11-04 Shinko Electric Ind Co Ltd スルーホールフィル方法
JP4248353B2 (ja) 2003-09-19 2009-04-02 新光電気工業株式会社 スルーホールの充填方法
US7565738B2 (en) * 2004-05-31 2009-07-28 Sanyo Electric Co., Ltd. Method for manufacturing circuit device
JPWO2011062037A1 (ja) * 2009-11-20 2013-04-04 イビデン株式会社 プリント配線板及びプリント配線板の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022092129A1 (ja) * 2020-10-30 2022-05-05 京セラ株式会社 配線基板、電子装置及び電子モジュール

Also Published As

Publication number Publication date
US20140338965A1 (en) 2014-11-20
US9668361B2 (en) 2017-05-30

Similar Documents

Publication Publication Date Title
JP2014225521A (ja) プリント配線板
US9313901B2 (en) Printed wiring board
US8552312B2 (en) Printed wiring board and method for manufacturing printed wiring board
EP3439441B1 (en) Method for failure-free copper filling of a hole in a component carrier
JP2016213296A (ja) プリント配線板
JP6350064B2 (ja) 多層配線基板の製造方法
TW200810650A (en) Printed circuit board having inner via hole and manufacturing method thereof
WO2016063799A1 (ja) フレキシブルプリント配線板及びその製造方法
JP2005019577A (ja) 半導体装置用テープキャリアの製造方法
CN104135822A (zh) 高密度互连印制线路板的制作工艺
JP4354139B2 (ja) 配線基板の製造方法
JP6477364B2 (ja) フレキシブル多層回路基板用の金属張積層体の製造方法
JP2006339483A (ja) 配線基板の製造方法及び配線基板
CN109996907B (zh) 电解镍(合金)镀覆液
JP5502967B2 (ja) 酸性電解銅めっき液
CN109154093B (zh) 电解镍(合金)镀覆液
JP2008218540A (ja) 配線基板の製造方法
JP2016025307A (ja) 配線基板の製造方法及び配線基板
Feng et al. Electroplated copper filling of through holes on varying substrate thickness
JP2015173160A (ja) ビアフィリングめっき方法
JP2021097178A (ja) プリント配線板
JP2023003830A (ja) 銅ピラーの製造方法
JP5136799B2 (ja) 半導体装置用テープキャリアの製造方法
JP2016181573A (ja) 配線基板の製造方法
Kenny et al. From thin cores to outer layers: Filling through holes and blind micro vias with copper by reverse pulse plating