JP2014220306A - Printed circuit board, electronic device using the same and method of manufacturing printed circuit board - Google Patents

Printed circuit board, electronic device using the same and method of manufacturing printed circuit board Download PDF

Info

Publication number
JP2014220306A
JP2014220306A JP2013097228A JP2013097228A JP2014220306A JP 2014220306 A JP2014220306 A JP 2014220306A JP 2013097228 A JP2013097228 A JP 2013097228A JP 2013097228 A JP2013097228 A JP 2013097228A JP 2014220306 A JP2014220306 A JP 2014220306A
Authority
JP
Japan
Prior art keywords
filler
layer
resin
resin layer
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013097228A
Other languages
Japanese (ja)
Inventor
俊浩 中村
Toshihiro Nakamura
俊浩 中村
正英 辰己
Masahide Tatsumi
正英 辰己
英二 藪田
Eiji Yabuta
英二 藪田
篤志 柏崎
Atsushi Kashiwazaki
篤志 柏崎
聖 吉水
Sei Yoshimizu
聖 吉水
典久 今泉
Norihisa Imaizumi
典久 今泉
祐紀 眞田
Yuki Sanada
祐紀 眞田
竹中　正幸
Masayuki Takenaka
正幸 竹中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2013097228A priority Critical patent/JP2014220306A/en
Publication of JP2014220306A publication Critical patent/JP2014220306A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

PROBLEM TO BE SOLVED: To enhance thermal conductivity of the whole resin layer in the thickness direction.SOLUTION: A resin layer composing a printed wiring board has a structure including a resin layer 32, a glass cloth 31 arranged in the resin layer 32, a first filler 33 filling the resin layer 32, and a second filler 34 held by the basket holes 312 of the glass cloth 31. Since the second filler 34 having a size held by the basket holes exists in the basket hole 312 of the glass cloth 31, thermal conductivity of the whole resin layer 32 in the thickness direction can be enhanced, compared with a conventional resin layer where the filling rate of the filler in the basket hole 312 is low.

Description

本発明は、プリント基板、これを用いた電子装置およびプリント基板の製造方法に関するものである。   The present invention relates to a printed circuit board, an electronic device using the same, and a method for manufacturing the printed circuit board.

従来、プリント基板として、ガラスクロスとフィラーとを含む樹脂層が複数積層された多層基板や、その樹脂層の１層で構成された単層基板が知られている（例えば、特許文献１参照）。フィラーは、樹脂層全体の熱伝導性を高めるために、樹脂層に高い充填率で充填されている。   Conventionally, as a printed board, a multilayer board in which a plurality of resin layers containing glass cloth and a filler are laminated, and a single-layer board constituted by one layer of the resin layer are known (for example, see Patent Document 1). . In order to increase the thermal conductivity of the entire resin layer, the filler is filled in the resin layer at a high filling rate.

特開２００９−１９１５２号公報JP 2009-19152 A

しかし、ガラスクロスは、樹脂層の一面とその反対側の他面の間に、その平面方向が一面および他面と平行に配置されており、樹脂層の一面から他面に向かう方向（樹脂層の厚さ方向）での熱伝導経路の途中にガラスクロスが存在する。このため、フィラーの充填率を高めても、ガラスクロスの熱伝導率が低いので、樹脂層の厚さ方向における樹脂層全体の熱伝導性をそれほど高くすることができないという問題がある。   However, the glass cloth is arranged between one surface of the resin layer and the other surface on the opposite side thereof so that the plane direction is parallel to the one surface and the other surface, and the direction from one surface of the resin layer to the other surface (resin layer A glass cloth exists in the middle of the heat conduction path in the thickness direction). For this reason, even if the filling rate of the filler is increased, the thermal conductivity of the glass cloth is low, so there is a problem that the thermal conductivity of the entire resin layer in the thickness direction of the resin layer cannot be increased so much.

具体的には、ガラスクロスは、ガラス繊維を網状に織り上げたものであり、バスケットホールと呼ばれる網目が存在する。従来、一般的に用いられるフィラーのサイズは、ガラスクロスのバスケットホールよりも小さい。このため、ガラスクロスのバスケットホール内にフィラーを確実に多く存在させることが難しく、ガラスクロス中にフィラーが存在せずに樹脂のみが存在するか、ガラスクロス中にフィラーが存在しても樹脂に対するフィラーの充填率が低くなってしまう。したがって、従来では、樹脂層にフィラーを充填しても、厚さ方向における樹脂層全体の熱伝導性を確実に高めることができなかった。   Specifically, the glass cloth is made by weaving glass fibers in a net shape, and has a mesh called a basket hole. Conventionally, the size of the filler generally used is smaller than the glass cloth basket hole. For this reason, it is difficult to ensure that a large amount of filler exists in the basket hole of the glass cloth, and only the resin exists without the filler in the glass cloth, or even if the filler is present in the glass cloth, The filling rate of the filler becomes low. Therefore, conventionally, even if the resin layer is filled with a filler, the thermal conductivity of the entire resin layer in the thickness direction cannot be reliably increased.

本発明は上記点に鑑みて、厚さ方向における樹脂層全体の熱伝導性を確実に高めることができるようにすることを目的とする。   In view of the above points, an object of the present invention is to reliably increase the thermal conductivity of the entire resin layer in the thickness direction.

上記目的を達成するため、請求項１に記載の発明では、樹脂で構成され、一面を有する樹脂層（３２）と、平面方向が一面と平行となるように樹脂層の内部に配置され、ガラス繊維が網状に織られているとともに、網目となるバスケットホール（３１２）を有するガラスクロス（３１）と、樹脂層に充填され、樹脂よりも熱伝導率が高い第１フィラー（３３）と、バスケットホールに挟まっており、樹脂よりも熱伝導率が高い第２フィラー（３４）とを備えることを特徴としている。   In order to achieve the above object, according to the first aspect of the present invention, the resin layer (32) made of resin and having one surface is disposed inside the resin layer so that the plane direction is parallel to the one surface. A glass cloth (31) in which fibers are woven in a net shape and having a basket hole (312) serving as a net, a first filler (33) filled in a resin layer and having a higher thermal conductivity than the resin, and a basket A second filler (34) sandwiched between the holes and having a higher thermal conductivity than that of the resin is provided.

これによれば、バスケットホールに挟まる大きさの第２フィラーがガラスクロスのバスケットホールに存在するので、上記した従来の樹脂層と比較して、厚さ方向における樹脂層全体の熱伝導性を確実に高めることができる。   According to this, since the 2nd filler of the magnitude | size pinched | interposed into a basket hole exists in the basket hole of a glass cloth, compared with the above-mentioned conventional resin layer, the heat conductivity of the whole resin layer in thickness direction is ensured. Can be increased.

なお、この欄および特許請求の範囲で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。   In addition, the code | symbol in the bracket | parenthesis of each means described in this column and the claim shows the correspondence with the specific means as described in embodiment mentioned later.

本発明の第１実施形態における電子装置の断面図である。It is sectional drawing of the electronic device in 1st Embodiment of this invention. （ａ）は図１中の領域Ａの拡大図であり、（ｂ）は（ａ）に示すガラスクロスの上面図である。(A) is an enlarged view of the area | region A in FIG. 1, (b) is a top view of the glass cloth shown to (a). ビルドアップ層の製造工程を示す断面模式図である。It is a cross-sectional schematic diagram which shows the manufacturing process of a buildup layer. （ａ）、（ｂ）は図３の製造工程におけるガラスクロスシートの上面図であり、（ｃ）は図３の製造工程で製造されるビルドアップ層の上面図である。(A), (b) is a top view of the glass cloth sheet in the manufacturing process of FIG. 3, (c) is a top view of the buildup layer manufactured at the manufacturing process of FIG. 図１に示す多層基板の製造工程を示す断面図である。It is sectional drawing which shows the manufacturing process of the multilayer substrate shown in FIG. 図５に続く多層基板の製造工程を示す断面図である。FIG. 6 is a cross-sectional view showing the manufacturing process of the multilayer substrate following FIG. 5. 図６に続く多層基板の製造工程を示す断面図である。FIG. 7 is a cross-sectional view showing a manufacturing step of the multilayer substrate following that of FIG. 6; 第２実施形態におけるビルドアップ層の断面図である。It is sectional drawing of the buildup layer in 2nd Embodiment.

以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following embodiments, parts that are the same or equivalent to each other will be described with the same reference numerals.

（第１実施形態）
本発明の第１実施形態について説明する。なお、本実施形態の電子装置は、例えば、自動車等の車両に搭載され、車両用の各種電子装置を駆動するために適用されると好適である。 (First embodiment)
A first embodiment of the present invention will be described. Note that the electronic device of the present embodiment is preferably mounted on a vehicle such as an automobile, for example, and applied to drive various electronic devices for the vehicle.

図１に示されるように、電子装置は、一面１０ａおよび他面１０ｂを有するプリント基板としての多層基板１０と、多層基板１０の一面１０ａ上に搭載された電子部品１２１〜１２３と、を備えている。そして、多層基板１０の一面１０ａ側を電子部品１２１〜１２３と共にモールド樹脂１５０で封止することにより、電子装置が構成されている。   As shown in FIG. 1, the electronic device includes a multilayer substrate 10 as a printed circuit board having one surface 10 a and another surface 10 b, and electronic components 121 to 123 mounted on one surface 10 a of the multilayer substrate 10. Yes. And the electronic device is comprised by sealing the one surface 10a side of the multilayer substrate 10 with the mold resin 150 with the electronic components 121-123.

多層基板１０は、絶縁樹脂層としてのコア層２０と、コア層２０の表面２０ａに配置された表面２０ａ側のビルドアップ層３０と、コア層２０の裏面２０ｂ側に配置された裏面２０ｂ側のビルドアップ層４０とを備える積層基板である。   The multilayer substrate 10 includes a core layer 20 as an insulating resin layer, a build-up layer 30 on the surface 20a side disposed on the surface 20a of the core layer 20, and a back surface 20b side disposed on the back surface 20b side of the core layer 20. A multilayer substrate including a build-up layer 40.

そして、コア層２０とビルドアップ層３０との界面には、パターニングされた表面側内層配線５１（以下では、単に内層配線５１という）が形成されている。同様に、コア層２０とビルドアップ層４０との界面には、パターニングされた裏面側内層配線５２（以下では、単に内層配線５２という）が形成されている。   A patterned surface-side inner layer wiring 51 (hereinafter simply referred to as an inner layer wiring 51) is formed at the interface between the core layer 20 and the buildup layer 30. Similarly, at the interface between the core layer 20 and the buildup layer 40, a patterned back side inner layer wiring 52 (hereinafter simply referred to as an inner layer wiring 52) is formed.

また、ビルドアップ層３０の表面３０ａには、パターニングされた表面側表層配線６１〜６３（以下では、単に表層配線６１〜６３という）が形成されている。本実施形態では、表層配線６１〜６３は、電子部品１２１〜１２３が搭載される搭載用のランド６１、電子部品１２１、１２２とボンディングワイヤ１４１、１４２を介して電気的に接続されるボンディング用のランド６２、外部回路と電気的に接続される表面パターン６３とされている。   Further, patterned surface-side surface wirings 61 to 63 (hereinafter simply referred to as surface layer wirings 61 to 63) are formed on the surface 30 a of the buildup layer 30. In the present embodiment, the surface layer wirings 61 to 63 are used for bonding electrically connected to the mounting lands 61 on which the electronic components 121 to 123 are mounted and the electronic components 121 and 122 via the bonding wires 141 and 142. The land 62 is a surface pattern 63 that is electrically connected to an external circuit.

同様に、ビルドアップ層４０の表面４０ａには、パターニングされた裏面側表層配線７１、７２（以下では、単に表層配線７１、７２という）が形成されている。本実施形態では、表層配線７１、７２は、後述するフィルドビアを介して内層配線５２と接続される裏面パターン７１、放熱用のヒートシンクが備えられるヒートシンク用パターン７２（以下では、単にＨＳ用パターン７２という）とされている。   Similarly, patterned back surface layer wirings 71 and 72 (hereinafter simply referred to as surface layer wirings 71 and 72) are formed on the front surface 40 a of the buildup layer 40. In the present embodiment, the surface layer wirings 71 and 72 are a back surface pattern 71 connected to the inner layer wiring 52 through a filled via described later, a heat sink pattern 72 provided with a heat sink for heat dissipation (hereinafter simply referred to as an HS pattern 72). ).

なお、ビルドアップ層３０の表面３０ａとは、ビルドアップ層３０のうちコア層２０と反対側の一面のことであり、多層基板１０の一面１０ａとなる面のことである。また、ビルドアップ層４０の表面４０ａとは、ビルドアップ層４０のうちコア層２０と反対側の一面のことであり、多層基板１０の他面１０ｂとなる面のことである。そして、内層配線５１、５２、表層配線６１〜６３、表層配線７１、７２は、具体的には後述するが、銅等の金属箔や金属メッキが適宜積層されて構成されている。   Note that the surface 30 a of the buildup layer 30 is one surface of the buildup layer 30 opposite to the core layer 20, and is a surface that becomes the one surface 10 a of the multilayer substrate 10. Further, the surface 40 a of the buildup layer 40 is one surface of the buildup layer 40 opposite to the core layer 20, and is a surface that becomes the other surface 10 b of the multilayer substrate 10. The inner layer wirings 51 and 52, the surface layer wirings 61 to 63, and the surface layer wirings 71 and 72 are specifically described later, and are configured by appropriately laminating metal foil such as copper or metal plating.

内層配線５１と内層配線５２とは、コア層２０を貫通して設けられた貫通ビア８１を介して電気的および熱的に接続されている。具体的には、貫通ビア８１は、コア層２０を厚さ方向に貫通する貫通孔８１ａの壁面に銅等の貫通電極８１ｂが形成され、貫通孔８１ａの内部に充填材８１ｃが充填されて構成されている。   The inner layer wiring 51 and the inner layer wiring 52 are electrically and thermally connected through a through via 81 provided through the core layer 20. Specifically, the through via 81 is configured such that a through electrode 81b such as copper is formed on the wall surface of the through hole 81a penetrating the core layer 20 in the thickness direction, and a filler 81c is filled in the through hole 81a. Has been.

また、内層配線５１と表層配線６１〜６３、および内層配線５２と表層配線７１、７２とは、適宜各ビルドアップ層３０、４０を厚さ方向に貫通して設けられたフィルドビア９１、１０１を介して電気的および熱的に接続されている。具体的には、フィルドビア９１、１０１は、各ビルドアップ層３０、４０を厚さ方向に貫通する貫通孔９１ａ、１０１ａが銅等の貫通電極９１ｂ、１０１ｂにて充填された構成とされている。   Further, the inner layer wiring 51 and the surface layer wirings 61 to 63, and the inner layer wiring 52 and the surface layer wirings 71 and 72 pass through the filled vias 91 and 101 provided through the respective buildup layers 30 and 40 in the thickness direction as appropriate. Connected electrically and thermally. Specifically, the filled vias 91 and 101 are configured such that through holes 91a and 101a penetrating the build-up layers 30 and 40 in the thickness direction are filled with through electrodes 91b and 101b such as copper.

なお、充填材８１ｃは、樹脂、セラミック、金属等が用いられるが、本実施形態では、エポキシ樹脂とされている。また、貫通電極８１ｂ、９１ｂ、１０１ｂは、銅等の金属メッキにて構成されている。   In addition, although resin, ceramic, metal, etc. are used for the filler 81c, in this embodiment, it is set as the epoxy resin. The through electrodes 81b, 91b, and 101b are made of metal plating such as copper.

そして、各ビルドアップ層３０、４０の表面３０ａ、４０ａには、表面パターン６３および裏面パターン７１を覆うソルダーレジスト１１０が形成されている。なお、表面パターン６３を覆うソルダーレジスト１１０には、図１とは別断面において、表面パターン６３のうち外部回路と接続される部分を露出させる開口部が形成されている。   And the solder resist 110 which covers the surface pattern 63 and the back surface pattern 71 is formed in the surface 30a, 40a of each buildup layer 30,40. The solder resist 110 that covers the surface pattern 63 is formed with an opening that exposes a portion of the surface pattern 63 that is connected to an external circuit in a cross section different from that in FIG.

電子部品１２１〜１２３は、ＩＧＢＴ（Insulated Gate Bipolar Transistor）やＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）等の発熱が大きいパワー素子１２１、マイコン等の制御素子１２２、チップコンデンサや抵抗等の受動素子１２３である。そして、各電子部品１２１〜１２３は、はんだ１３０を介してランド６１上に搭載されてランド６１と電気的、機械的に接続されている。また、パワー素子１２１および制御素子１２２は、周囲に形成されているランド６２ともアルミニウムや金等のボンディングワイヤ１４１、１４２を介して電気的に接続されている。   The electronic components 121 to 123 include a power element 121 such as an IGBT (Insulated Gate Bipolar Transistor) or a MOSFET (Metal-Oxide-Semiconductor Field-Effect Transistor), a control element 122 such as a microcomputer, and a passive such as a chip capacitor or a resistor. Element 123. Each electronic component 121 to 123 is mounted on the land 61 via the solder 130 and is electrically and mechanically connected to the land 61. The power element 121 and the control element 122 are also electrically connected to the land 62 formed in the periphery via bonding wires 141 and 142 such as aluminum and gold.

なお、ここでは、電子部品１２１〜１２３としてパワー素子１２１、制御素子１２２、受動素子１２３を例に挙げて説明したが、電子部品１２１〜１２３はこれらに限定されるものではない。   In addition, although the power element 121, the control element 122, and the passive element 123 were mentioned as an example and demonstrated here as the electronic components 121-123, the electronic components 121-123 are not limited to these.

モールド樹脂１５０は、ランド６１、６２および電子部品１２１〜１２３を封止するものであり、エポキシ樹脂等の一般的なモールド材料が金型を用いたトランスファーモールド法やコンプレッションモールド法等により形成されたものである。   The mold resin 150 seals the lands 61 and 62 and the electronic components 121 to 123, and a general mold material such as an epoxy resin is formed by a transfer molding method using a mold, a compression molding method, or the like. Is.

なお、本実施形態では、モールド樹脂１５０は、多層基板１０の一面１０ａのみに形成されている。つまり、本実施形態の電子装置は、いわゆるハーフモールド構造とされている。また、多層基板１０の他面１０ｂ側には、特に図示していないが、ＨＳ用パターン７２に放熱グリス等を介してヒートシンクが備えられている。   In the present embodiment, the mold resin 150 is formed only on the one surface 10 a of the multilayer substrate 10. That is, the electronic device of this embodiment has a so-called half mold structure. Further, on the other surface 10 b side of the multilayer substrate 10, although not particularly shown, a heat sink is provided on the HS pattern 72 via heat dissipation grease or the like.

以上が本実施形態における電子装置の基本的な構成である。次に、本実施形態の特徴点であるコア層２０およびビルドアップ層３０、４０の構造について説明する。各層２０、３０、４０の構造は同一であるので、以下では、代表としてビルドアップ層３０の構造について、図２（ａ）、（ｂ）を参照しつつ説明する。なお、図２（ａ）は、ビルドアップ層３０のうちランド６１の直下領域内を示している。ランド６１の直下領域とは、ビルドアップ層３０の表面３０ａに垂直な方向で、ビルドアップ層３０に対してランド６１を投影したときにランド６１と重複する領域である。   The above is the basic configuration of the electronic device according to this embodiment. Next, the structure of the core layer 20 and the buildup layers 30 and 40, which are characteristic points of the present embodiment, will be described. Since the layers 20, 30, and 40 have the same structure, the structure of the buildup layer 30 will be described below with reference to FIGS. 2A and 2B as a representative. FIG. 2A shows the area immediately below the land 61 in the buildup layer 30. The area directly below the land 61 is an area overlapping with the land 61 when the land 61 is projected onto the buildup layer 30 in a direction perpendicular to the surface 30 a of the buildup layer 30.

図２（ａ）に示されるように、ビルドアップ層３０は、ガラスクロス３１の両面が樹脂３２で封止され、樹脂３２中に第１、第２フィラー３３、３４が混入されたプリプレグで構成されている。すなわち、ビルドアップ層３０は、ガラスクロス３１と第１、第２フィラー３３、３４とが内部に配置された樹脂層３２の単層から構成されている。   As shown in FIG. 2A, the build-up layer 30 is composed of a prepreg in which both surfaces of a glass cloth 31 are sealed with a resin 32, and first and second fillers 33 and 34 are mixed in the resin 32. Has been. That is, the buildup layer 30 is composed of a single layer of a resin layer 32 in which a glass cloth 31 and first and second fillers 33 and 34 are disposed.

ガラスクロス３１は、ガラス繊維が網状に織られたものである。具体的には、図２（ｂ）に示されるように、ガラスクロス３１は、ガラス繊維３１１の束を格子状に織り上げたものであり、複数のバスケットホール３１２を有している。このバスケットホール３１２は、経糸としてのガラス繊維の束３１３と緯糸としてのガラス繊維の束３１４によって形成される網目（隙間の部分）である。   The glass cloth 31 is made of glass fibers woven in a net shape. Specifically, as shown in FIG. 2B, the glass cloth 31 is made by weaving a bundle of glass fibers 311 in a lattice shape, and has a plurality of basket holes 312. This basket hole 312 is a mesh (gap portion) formed by a bundle 313 of glass fibers as warp and a bundle 314 of glass fibers as weft.

ガラスクロス３１は、図２（ａ）に示されるように、その平面方向がビルドアップ層３０の表面３０ａと平行となるようにビルドアップ層３０の内部に配置されている。ガラスクロス３１としては、一般的なものが採用可能である。   As shown in FIG. 2A, the glass cloth 31 is arranged inside the buildup layer 30 so that the plane direction thereof is parallel to the surface 30 a of the buildup layer 30. As the glass cloth 31, a general one can be adopted.

樹脂層３２は、エポキシ樹脂等の熱硬化性樹脂で構成されている。なお、本実施形態と異なり、樹脂層３２を熱硬化性樹脂以外の他の樹脂、例えば、熱可塑性樹脂で構成しても良い。   The resin layer 32 is made of a thermosetting resin such as an epoxy resin. Note that unlike the present embodiment, the resin layer 32 may be made of a resin other than the thermosetting resin, for example, a thermoplastic resin.

第１、第２フィラー３３、３４は、樹脂層３２の樹脂よりも熱伝導率が高いものであり、層全体の熱伝導率を高めるために樹脂層３２に添加されている。第１、第２フィラー３３、３４は、電気絶縁性かつ熱伝導性に優れた材料で構成されており、このような材料としては、アルミナ、窒素化ホウ素、窒素化アルミ、窒素化珪素、シリカなどのセラミックスや、炭素系材料が挙げられる。   The first and second fillers 33 and 34 have higher thermal conductivity than the resin of the resin layer 32, and are added to the resin layer 32 in order to increase the thermal conductivity of the entire layer. The first and second fillers 33 and 34 are made of a material having excellent electrical insulation and thermal conductivity. Examples of such materials include alumina, boron nitride, aluminum nitride, silicon nitride, and silica. Such as ceramics and carbon-based materials.

第１フィラー３３は、図２（ａ）に示されるように、ビルドアップ層３０のうちガラスクロス３１を除く部位に充填されている。この第１フィラー３３は、球状であり、その幅（外径）がバスケットホール３１２の幅よりも小さいものである。すなわち、第１フィラー３３は、第２フィラー３４よりもサイズが小さいものである。   The 1st filler 33 is filled in the site | part except the glass cloth 31 among the buildup layers 30, as FIG.2 (a) shows. The first filler 33 is spherical and has a width (outer diameter) smaller than the width of the basket hole 312. That is, the first filler 33 is smaller in size than the second filler 34.

一方、第２フィラー３４は、図２（ｂ）に示されるように、複数のバスケットホール３１２の大部分、好ましくは、全てに埋め込まれており、バスケットホール３１２に挟まった状態で、ガラスクロス３１に保持されている。第２フィラー３４は、球状であって、バスケットホール３１に挟まる大きさである。すなわち、第２フィラー３４は、その幅（外径）がバスケットホール３１２の幅と同じもしくは若干大きいものである。第２フィラー３４は、第１フィラー３３と同じ材料で構成されている。   On the other hand, the second filler 34 is embedded in most, preferably all, of the plurality of basket holes 312 as shown in FIG. Is held in. The second filler 34 is spherical and has a size that is sandwiched between the basket holes 31. That is, the width (outer diameter) of the second filler 34 is the same as or slightly larger than the width of the basket hole 312. The second filler 34 is made of the same material as the first filler 33.

以上が本実施形態における電子装置の構成である。次に、上記電子装置の製造方法について図３〜図７を参照しつつ説明する。なお、図５〜図７は、多層基板１０のうちパワー素子１２１が搭載される部分近傍の断面図である。   The above is the configuration of the electronic device in this embodiment. Next, a method for manufacturing the electronic device will be described with reference to FIGS. 5 to 7 are cross-sectional views in the vicinity of a portion of the multilayer substrate 10 where the power element 121 is mounted.

まず、コア層２０およびビルドアップ層３０、４０を用意する。各層２０、３０、４０の構造は同一であるので、以下では、ビルドアップ層３０の製造方法について説明する。   First, the core layer 20 and the buildup layers 30 and 40 are prepared. Since the structures of the layers 20, 30, and 40 are the same, a method for manufacturing the buildup layer 30 will be described below.

図３に示されるように、ビルドアップ層３０は、ガラスクロスシート３１ａに対して埋込工程、含浸工程、乾燥工程、切断工程を順に行うことで製造される。   As shown in FIG. 3, the buildup layer 30 is manufactured by sequentially performing an embedding process, an impregnation process, a drying process, and a cutting process on the glass cloth sheet 31a.

具体的には、図４（ａ）に示されるように、バスケットホール３１２を有するガラスクロスシート３１ａを準備する。また、第１フィラー３３が添加された液状樹脂１７０と、バスケットホール３１２に挟まる大きさの第２フィラー３４とを準備する（準備工程）。   Specifically, as shown in FIG. 4A, a glass cloth sheet 31a having a basket hole 312 is prepared. Moreover, the liquid resin 170 to which the first filler 33 is added and the second filler 34 having a size sandwiched between the basket holes 312 are prepared (preparation step).

そして、埋込工程で、バスケットホール３１２に第２フィラー３４を埋め込む。このとき、第２フィラー３４をガラスクロス３１ａの表面上に置き、第２フィラー３４を加圧板等によりプレスして押し込む。これにより、図４（ｂ）に示されるように、バスケットホール３１２に第２フィラー３４が埋め込まれる。このように、第２フィラー３４は、バスケットホール３１２に圧入されて、ガラスクロスシート３１ａに保持される。   Then, the second filler 34 is embedded in the basket hole 312 in the embedding process. At this time, the second filler 34 is placed on the surface of the glass cloth 31a, and the second filler 34 is pressed and pressed by a pressure plate or the like. Thereby, as shown in FIG. 4B, the second filler 34 is embedded in the basket hole 312. As described above, the second filler 34 is press-fitted into the basket hole 312 and held by the glass cloth sheet 31a.

その後、含浸工程で、ガラスクロスシート３１ａを液状樹脂１７０に含浸させた後、乾燥工程で、液状樹脂１７０を乾燥させる。その後、切断工程で、ガラスクロスシート３１ａを適切な大きさに切断する。これにより、樹脂層３２に第１フィラー３３が充填されているとともに、図４（ｃ）に示されるように、樹脂層３２内部のガラスクロス３１のバスケットホール３１２に第２フィラー３４が埋め込まれたビルドアップ層３０が製造される。同様の方法により、樹脂層３２によって構成されるビルドアップ層４０およびコア層２０が製造される。   Then, after impregnating the glass cloth sheet 31a in the liquid resin 170 in the impregnation step, the liquid resin 170 is dried in the drying step. Thereafter, the glass cloth sheet 31a is cut into an appropriate size in the cutting step. As a result, the resin layer 32 is filled with the first filler 33 and the second filler 34 is embedded in the basket hole 312 of the glass cloth 31 inside the resin layer 32 as shown in FIG. 4C. Build-up layer 30 is manufactured. By the same method, the buildup layer 40 and the core layer 20 constituted by the resin layer 32 are manufactured.

そして、図５（ａ）に示されるように、コア層２０の表面２０ａおよび裏面２０ｂに銅箔等の金属箔１６１、１６２が配置されたものを用意する。そして、図５（ｂ）に示されるように、ドリル等によって金属箔１６１、コア層２０、金属箔１６２を貫通する貫通孔８１ａを形成する。   Then, as shown in FIG. 5A, one in which metal foils 161 and 162 such as copper foil are arranged on the front surface 20 a and the back surface 20 b of the core layer 20 is prepared. Then, as shown in FIG. 5B, a through hole 81a that penetrates the metal foil 161, the core layer 20, and the metal foil 162 is formed by a drill or the like.

その後、図５（ｃ）に示されるように、無電解メッキや電気メッキを行い、貫通孔８１ａの壁面および金属箔１６１、１６２上に銅等の金属メッキ１６３を形成する。これにより、貫通孔８１ａの壁面に、金属メッキ１６３にて構成される貫通電極８１ｂが形成される。なお、無電解メッキおよび電気メッキを行う場合には、パラジウム等の触媒を用いて行うことが好ましい。   Thereafter, as shown in FIG. 5C, electroless plating or electroplating is performed to form a metal plating 163 such as copper on the wall surface of the through hole 81 a and the metal foils 161 and 162. As a result, a through electrode 81b composed of the metal plating 163 is formed on the wall surface of the through hole 81a. In addition, when performing electroless plating and electroplating, it is preferable to carry out using catalysts, such as palladium.

続いて、図５（ｄ）に示されるように、金属メッキ１６３で囲まれる空間に充填材８１ｃを配置する。これにより、貫通孔８１ａ、貫通電極８１ｂ、充填材８１ｃを有する上記貫通ビア８１が形成される。   Subsequently, as shown in FIG. 5 (d), a filler 81 c is disposed in a space surrounded by the metal plating 163. Thus, the through via 81 having the through hole 81a, the through electrode 81b, and the filler 81c is formed.

その後、図６（ａ）に示されるように、無電解メッキおよび電気メッキ等でいわゆる蓋メッキを行い、金属メッキ１６３および充填材８１ｃ上に銅等の金属メッキ１６４、１６５を形成する。   Thereafter, as shown in FIG. 6A, so-called lid plating is performed by electroless plating, electroplating, or the like, and metal plating 164, 165 such as copper is formed on the metal plating 163 and the filler 81c.

次に、図６（ｂ）に示されるように、金属メッキ１６４、１６５上に図示しないレジストを配置する。そして、当該レジストをマスクとしてウェットエッチング等を行い、金属メッキ１６４、金属メッキ１６３、金属箔１６１を適宜パターニングして内層配線５１を形成すると共に、金属メッキ１６５、金属メッキ１６３、金属箔１６２を適宜パターニングして内層配線５２を形成する。つまり、本実施形態では、内層配線５１は、金属箔１６１、金属メッキ１６３、金属メッキ１６４が積層されて構成され、内層配線５２は、金属箔１６２、金属メッキ１６３、金属メッキ１６５が積層されて構成されている。   Next, as shown in FIG. 6B, a resist (not shown) is disposed on the metal platings 164 and 165. Then, wet etching or the like is performed using the resist as a mask, and the metal plating 164, the metal plating 163, and the metal foil 161 are appropriately patterned to form the inner layer wiring 51, and the metal plating 165, the metal plating 163, and the metal foil 162 are appropriately formed. The inner layer wiring 52 is formed by patterning. That is, in this embodiment, the inner layer wiring 51 is configured by laminating the metal foil 161, the metal plating 163, and the metal plating 164, and the inner layer wiring 52 is configured by laminating the metal foil 162, the metal plating 163, and the metal plating 165. It is configured.

なお、次の図６（ｃ）以降では、金属箔１６１、金属メッキ１６３、金属メッキ１６４、および金属箔１６２、金属メッキ１６３、金属メッキ１６５をまとめて１層として示してある。   In FIG. 6C and subsequent figures, the metal foil 161, the metal plating 163, the metal plating 164, the metal foil 162, the metal plating 163, and the metal plating 165 are collectively shown as one layer.

その後、図６（ｃ）に示されるように、コア層２０における表面２０ａ側において、内層配線５１上にビルドアップ層３０および銅等の金属板１６６を積層する。また、コア層２０における裏面２０ｂ側において、内層配線５２上にビルドアップ層４０および銅等の金属板１６７を積層する。このようにして、上から順に、金属板１６６、ビルドアップ層３０、内層配線５１、コア層２０、内層配線５２、ビルドアップ層３０および金属板１６７が順に積層された積層体１６８を構成する。なお、ビルドアップ層３０、４０は、この状態では、流動性を有している。   Thereafter, as shown in FIG. 6C, a buildup layer 30 and a metal plate 166 such as copper are laminated on the inner layer wiring 51 on the surface 20 a side in the core layer 20. Further, the buildup layer 40 and a metal plate 167 such as copper are laminated on the inner layer wiring 52 on the back surface 20 b side in the core layer 20. In this way, a stacked body 168 is configured in which the metal plate 166, the buildup layer 30, the inner layer wiring 51, the core layer 20, the inner layer wiring 52, the buildup layer 30, and the metal plate 167 are sequentially stacked from the top. The buildup layers 30 and 40 have fluidity in this state.

続いて、図６（ｄ）に示されるように、積層体１６８の積層方向から加圧しつつ加熱することにより積層体１６８を一体化する。具体的には、積層体１６８を加圧することにより、ビルドアップ層３０を構成する樹脂を流動させて内層配線５１の間を埋め込むと共に、ビルドアップ層４０を構成する樹脂を流動させて内層配線５２の間を埋め込む。そして、積層体１６８を加熱することにより、ビルドアップ層３０、４０を硬化して積層体１６８を一体化する。   Subsequently, as illustrated in FIG. 6D, the stacked body 168 is integrated by heating while pressing from the stacking direction of the stacked body 168. Specifically, by pressurizing the laminate 168, the resin constituting the buildup layer 30 is caused to flow to embed between the inner layer wirings 51, and the resin constituting the buildup layer 40 is caused to flow to cause the inner layer wirings 52 to flow. Embed between. And the buildup layers 30 and 40 are hardened by heating the laminated body 168, and the laminated body 168 is integrated.

次に、図７（ａ）に示されるように、レーザ照射により、金属板１６６、ビルドアップ層３０を貫通して内層配線５１に達する貫通孔９１ａを形成する。また、図７（ａ）とは別断面において、金属板１６７、ビルドアップ層４０を貫通して内層配線５２に達する図１に示した貫通孔１０１ａを形成する。   Next, as shown in FIG. 7A, a through hole 91 a that penetrates the metal plate 166 and the buildup layer 30 and reaches the inner layer wiring 51 is formed by laser irradiation. Further, the through hole 101a shown in FIG. 1 reaching the inner layer wiring 52 through the metal plate 167 and the buildup layer 40 is formed in a cross section different from FIG.

その後、図７（ｂ）に示されるように、無電解メッキや電気メッキ等でいわゆるフィルドメッキを行い、貫通孔９１ａ、１０１ａを金属メッキ１６９で埋め込む。これにより、ビルドアップ層３０に形成された貫通孔９１ａ、１０１ａに埋め込まれた金属メッキ１６９にて貫通電極９１ｂおよび図１に示した貫通電極１０１ｂが構成される。また、貫通孔９１ａ、１０１ａに貫通電極９１ｂ、１０１ｂが埋め込まれたフィルドビア９１、１０１が形成される。なお、次の図７（ｃ）以降では、金属板１６６および金属メッキ１６９をまとめて１層として示してある。   Thereafter, as shown in FIG. 7B, so-called filled plating is performed by electroless plating, electroplating, or the like, and the through holes 91a and 101a are filled with metal plating 169. Thus, the through electrode 91b and the through electrode 101b shown in FIG. 1 are configured by the metal plating 169 embedded in the through holes 91a and 101a formed in the buildup layer 30. Further, filled vias 91 and 101 in which through electrodes 91b and 101b are embedded in the through holes 91a and 101a are formed. In FIG. 7C and subsequent figures, the metal plate 166 and the metal plating 169 are collectively shown as one layer.

続いて、図７（ｃ）に示されるように、金属板１６６、１６７上に図示しないレジストを配置する。そして、レジストをマスクとしてウェットエッチング等を行って金属板１６６、１６７をパターニングすると共に、適宜金属メッキを形成することにより、表層配線６１〜６３および表層配線７１、７２を形成する。つまり、本実施形態では、表層配線６１〜６３は、金属板１６６および金属メッキ１６９を有する構成とされ、表層配線７１、７２は、金属板１６７および金属メッキ１６９を有する構成とされている。   Subsequently, as shown in FIG. 7C, a resist (not shown) is disposed on the metal plates 166 and 167. Then, the metal plates 166 and 167 are patterned by performing wet etching or the like using the resist as a mask, and the surface layer wirings 61 to 63 and the surface layer wirings 71 and 72 are formed by appropriately forming metal plating. That is, in the present embodiment, the surface layer wirings 61 to 63 are configured to have the metal plate 166 and the metal plating 169, and the surface layer wirings 71 and 72 are configured to have the metal plate 167 and the metal plating 169.

次に、図７（ｄ）に示されるように、ビルドアップ層３０、４０の表面３０ａ、４０ａにそれぞれソルダーレジスト１１０を配置して適宜パターニングすることにより、上記多層基板１０が製造される。なお、図７（ｄ）に示される範囲内において、表面３０ａ上のソルダーレジスト１１０がすべて除去されているが、図１に示すように他の領域においてソルダーレジスト１１０が残された状態になっている。   Next, as shown in FIG. 7D, the multilayer substrate 10 is manufactured by arranging the solder resist 110 on the surfaces 30a and 40a of the build-up layers 30 and 40, respectively, and appropriately patterning them. Note that, within the range shown in FIG. 7D, all the solder resist 110 on the surface 30a is removed, but the solder resist 110 remains in other regions as shown in FIG. Yes.

その後は、図１に示されるように、はんだ１３０を介して電子部品１２１〜１２３をランド６１に搭載する。そして、パワー素子１２１および制御素子１２２とランド６２との間でワイヤボンディングを行い、パワー素子１２１および制御素子１２２とランド６２とを電気的に接続する。続いて、ランド６１、６２および電子部品１２１〜１２３が封止されるように、金型を用いたトランスファーモールド法やコンプレッションモールド法等によってモールド樹脂１５０を形成する。これにより、モールド樹脂１５０がランド６１の側面６１ｃに密着した上記電子装置が製造される。   Thereafter, as shown in FIG. 1, the electronic components 121 to 123 are mounted on the land 61 via the solder 130. Then, wire bonding is performed between the power element 121 and the control element 122 and the land 62, and the power element 121 and the control element 122 and the land 62 are electrically connected. Subsequently, the mold resin 150 is formed by a transfer molding method using a mold, a compression molding method, or the like so that the lands 61 and 62 and the electronic components 121 to 123 are sealed. Thereby, the electronic device in which the mold resin 150 is in close contact with the side surface 61c of the land 61 is manufactured.

以上説明したように、本実施形態では、ビルドアップ層３０は、樹脂層３２に第１フィラー３３が充填されているとともに、ガラスクロス３１のバスケットホール３１２に第２フィラー３４が挟まっている構造を有している。このため、本実施形態によれば、バスケットホール３１２に挟まる大きさの第２フィラー３４がバスケットホール３１２に存在するので、第１、第２フィラー３３、３４によってビルドアップ層３０の内部に厚さ方向の熱伝導経路を確実に形成でき、厚さ方向におけるビルドアップ層３０層全体の熱伝導性を確実に高めることができる。   As described above, in the present embodiment, the build-up layer 30 has a structure in which the resin layer 32 is filled with the first filler 33 and the second filler 34 is sandwiched between the basket holes 312 of the glass cloth 31. Have. Therefore, according to the present embodiment, since the second filler 34 having a size sandwiched between the basket holes 312 exists in the basket hole 312, the first and second fillers 33 and 34 have a thickness inside the buildup layer 30. The heat conduction path in the direction can be reliably formed, and the heat conductivity of the entire buildup layer 30 in the thickness direction can be reliably increased.

また、コア層２０およびビルドアップ層４０についても、同様の構造であるので、厚さ方向における層全体の熱伝導性を確実に高めることができる。よって、本実施形態によれば、厚さ方向における多層基板１０全体の熱伝導性を確実に高めることができる。   Further, since the core layer 20 and the buildup layer 40 have the same structure, the thermal conductivity of the entire layer in the thickness direction can be reliably increased. Therefore, according to the present embodiment, the thermal conductivity of the entire multilayer substrate 10 in the thickness direction can be reliably increased.

（第２実施形態）
第１実施形態では、第２フィラー３４を球状としたが、本実施形態では、図８に示されるように、第２フィラー３５を棒状（柱状）としている。第２フィラー３５は、長手方向を樹脂層３２の厚さ方向に平行とした状態で、バスケットホール３１２に埋め込まれている。このように、バスケットホール３１２に埋め込む第２フィラーの形状を変更しても、第１実施形態と同様の効果が得られる。なお、第２フィラーの形状を第１、第２実施形態以外の他の形状としても良い。例えば、鱗片状としても良い。この場合、第２フィラーの平面方向を樹脂層３２の厚さ方向に平行とする。 (Second Embodiment)
In the first embodiment, the second filler 34 has a spherical shape, but in the present embodiment, as shown in FIG. 8, the second filler 35 has a rod shape (columnar shape). The second filler 35 is embedded in the basket hole 312 with the longitudinal direction parallel to the thickness direction of the resin layer 32. Thus, even if the shape of the second filler embedded in the basket hole 312 is changed, the same effect as in the first embodiment can be obtained. Note that the shape of the second filler may be other than the first and second embodiments. For example, a scaly shape may be used. In this case, the planar direction of the second filler is parallel to the thickness direction of the resin layer 32.

（他の実施形態）
本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。 (Other embodiments)
The present invention is not limited to the embodiment described above, and can be appropriately changed within the scope described in the claims.

例えば、第１実施形態では、第１フィラー３３として、第２フィラー３４よりもサイズが小さいものを採用したが、第２フィラー３４と同じもしくはそれよりもサイズが大きなものを採用してもよい。   For example, in the first embodiment, a first filler 33 having a size smaller than that of the second filler 34 is employed, but a filler having the same size as or larger than that of the second filler 34 may be employed.

また、第１実施形態では、第２フィラー３４として、第１フィラーと同じ材料で構成されたものを採用したが、第１フィラーと異なる材料で構成されたものを採用してもよい。   In the first embodiment, the second filler 34 is made of the same material as the first filler, but may be made of a material different from the first filler.

また、第１実施形態では、コア層２０、ビルドアップ層３０、４０が、ランド６１の直下領域を含む全域で、第２フィラー３４がバスケットホール３１２に挟まっている構成を採用したが、ランド６１の直下領域のみにおいて、第２フィラー３４がバスケットホール３１２に挟まっている構成としてもよい。これによっても、電子部品１２１から発生した熱を多層基板１０の他面１０ｂから放出させる際の放熱性を高めることができる。   In the first embodiment, the core layer 20 and the build-up layers 30 and 40 are configured so that the second filler 34 is sandwiched between the basket holes 312 in the entire region including the region immediately below the land 61. The second filler 34 may be sandwiched between the basket holes 312 only in the region directly under the. Also by this, the heat dissipation when the heat generated from the electronic component 121 is released from the other surface 10b of the multilayer substrate 10 can be enhanced.

また、第１実施形態では、バスケットホール３１２に第２フィラー３４を埋め込む埋込工程で、第２フィラー３４をプレスして押し込んだが、他の方法を採用してもよい。例えば、ガラスクロスシート３１ａに第２フィラー３４を勢いよくぶつけることにより、バスケットホール３１２に第２フィラー３４を埋め込むことも可能である。   In the first embodiment, the second filler 34 is pressed and pushed in the embedding step of embedding the second filler 34 in the basket hole 312. However, other methods may be adopted. For example, the second filler 34 can be embedded in the basket hole 312 by striking the second filler 34 against the glass cloth sheet 31a.

また、第１実施形態では、コア層２０、ビルドアップ層３０、４０の全ての層において、第２フィラー３４がバスケットホール３１２に挟まっている構造を採用したが、ビルドアップ層３０、４０のみが、第２フィラー３４がバスケットホール３１２に挟まっている構造であってもよい。要するに、コア層２０、ビルドアップ層３０、４０の少なくとも１層において、第２フィラー３４がバスケットホール３１２に挟まっている構造を採用できる。   Further, in the first embodiment, the structure in which the second filler 34 is sandwiched between the basket holes 312 in all of the core layer 20 and the buildup layers 30 and 40 is adopted, but only the buildup layers 30 and 40 are used. The second filler 34 may be sandwiched between the basket holes 312. In short, a structure in which the second filler 34 is sandwiched between the basket holes 312 in at least one of the core layer 20 and the buildup layers 30 and 40 can be employed.

また、第１実施形態では、コア層２０、ビルドアップ層３０、４０が、上記した樹脂層３２の単層から構成されていたが、上記した樹脂層３２の多層から構成されていても良い。   Further, in the first embodiment, the core layer 20 and the buildup layers 30 and 40 are configured by a single layer of the resin layer 32 described above, but may be configured by a multilayer of the resin layer 32 described above.

また、第１実施形態では、コア層２０、ビルドアップ層３０、４０が積層された多層基板に、本発明を適用したが、樹脂層の単層から構成された単層基板においても、本発明の適用が可能である。   In the first embodiment, the present invention is applied to the multilayer substrate in which the core layer 20 and the buildup layers 30 and 40 are laminated. However, the present invention is also applied to a single layer substrate composed of a single layer of resin layers. Can be applied.

なお、上記各実施形態を実施可能な範囲で組み合わせてもよい。   In addition, you may combine said each embodiment in the range which can be implemented.

１０ 多層基板
２０ コア層
３０ ビルドアップ層
３１ ガラスクロス
３１２ バスケットホール
３２ 樹脂層
３３ 第１フィラー
３４ 第２フィラー
１２１ 電子部品 DESCRIPTION OF SYMBOLS 10 Multilayer substrate 20 Core layer 30 Buildup layer 31 Glass cloth 312 Basket hole 32 Resin layer 33 1st filler 34 2nd filler 121 Electronic component

Claims (6)

樹脂で構成され、一面を有する樹脂層（３２）と、
平面方向が前記一面と平行となるように前記樹脂層の内部に配置され、ガラス繊維が網状に織られているとともに、網目となるバスケットホール（３１２）を有するガラスクロス（３１）と、
前記樹脂層に充填され、前記樹脂よりも熱伝導率が高い第１フィラー（３３）と、
前記バスケットホールに挟まっており、前記樹脂よりも熱伝導率が高い第２フィラー（３４）とを備えることを特徴とするプリント基板。 A resin layer (32) made of resin and having one surface;
A glass cloth (31) which is arranged inside the resin layer so that the plane direction is parallel to the one surface, the glass fibers are woven in a net shape, and has a basket hole (312) which becomes a mesh;
A first filler (33) filled in the resin layer and having a higher thermal conductivity than the resin;
A printed circuit board comprising a second filler (34) sandwiched between the basket holes and having a higher thermal conductivity than the resin. 前記第１フィラーは、前記第２フィラーよりもサイズが小さいことを特徴とする請求項１に記載のプリント基板。   The printed circuit board according to claim 1, wherein the first filler is smaller in size than the second filler. 前記第２フィラーは、前記第１フィラーと同じ材料で構成されていることを特徴とする請求項１または２に記載のプリント基板。   The printed circuit board according to claim 1, wherein the second filler is made of the same material as the first filler. 前記樹脂層の一面上に形成され、電子部品（１２１）が搭載されるランド（６１）を備え、
前記樹脂層のうち前記ランドの直下領域内で、前記第２フィラーが前記前記バスケットホールに挟まっていることを特徴とする請求項１ないし３のいずれか１つに記載のプリント基板。 A land (61) on which the electronic component (121) is mounted is formed on one surface of the resin layer,
4. The printed circuit board according to claim 1, wherein the second filler is sandwiched between the basket holes in a region immediately below the land in the resin layer. 5. 請求項４に記載のプリント基板（１０）と、
前記ランドに搭載された前記電子部品と、
前記電子部品および前記ランドを封止するモールド樹脂（１５０）と、
を備える電子装置。 A printed circuit board (10) according to claim 4,
The electronic component mounted on the land;
A mold resin (150) for sealing the electronic component and the land;
An electronic device comprising: 請求項１ないし４のいずれか１つに記載のプリント基板の製造方法において、
バスケットホールを有するガラスクロスシート（３１ａ）と、前記第１フィラーが添加された液状樹脂（１７０）と、前記バスケットホールに挟まる大きさの前記第２フィラーとを準備する準備工程と、
前記ガラスクロスシートの前記バスケットホールに前記第２フィラーを埋め込む埋込工程と、
前記埋込工程後に、前記ガラスクロスシートを前記液状樹脂に含浸させる含浸工程とを備えることを特徴とするプリント基板の製造方法。 In the manufacturing method of the printed circuit board as described in any one of Claim 1 thru | or 4,
A preparation step of preparing a glass cloth sheet (31a) having a basket hole, a liquid resin (170) to which the first filler is added, and the second filler having a size sandwiched between the basket holes;
An embedding step of embedding the second filler in the basket hole of the glass cloth sheet;
An impregnation step of impregnating the liquid resin with the glass cloth sheet after the embedding step.
JP2013097228A 2013-05-06 2013-05-06 Printed circuit board, electronic device using the same and method of manufacturing printed circuit board Pending JP2014220306A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013097228A JP2014220306A (en) 2013-05-06 2013-05-06 Printed circuit board, electronic device using the same and method of manufacturing printed circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013097228A JP2014220306A (en) 2013-05-06 2013-05-06 Printed circuit board, electronic device using the same and method of manufacturing printed circuit board

Publications (1)

Publication Number Publication Date
JP2014220306A true JP2014220306A (en) 2014-11-20

Family

ID=51938516

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013097228A Pending JP2014220306A (en) 2013-05-06 2013-05-06 Printed circuit board, electronic device using the same and method of manufacturing printed circuit board

Country Status (1)

Country Link
JP (1) JP2014220306A (en)

Similar Documents

Publication Publication Date Title
KR101181105B1 (en) The radiant heat circuit board and the method for manufacturing the same
US20150319848A1 (en) Printed wiring board, semiconductor package and method for manufacturing printed wiring board
JP2010073851A (en) Semiconductor device
JP2013532901A (en) Heat dissipation circuit board and manufacturing method thereof
US20160105958A1 (en) Multi-layer substrate, electronic device using multi-layer substrate, manufacturing method for multilayer substrate, substrate, and electronic device using substrate
JP2010062199A (en) Circuit board
JP6111832B2 (en) Multilayer substrate, electronic device using the same, and method for manufacturing electronic device
JP5983523B2 (en) Multilayer substrate, electronic device using the same, and method for manufacturing electronic device
JP6870184B2 (en) Printed circuit board and manufacturing method of printed circuit board
JP6011472B2 (en) Substrate and electronic device using the same
JP2014220306A (en) Printed circuit board, electronic device using the same and method of manufacturing printed circuit board
JP2014220429A (en) Multilayer substrate and electronic device using the same
JP6127756B2 (en) Multilayer substrate and method for manufacturing multilayer substrate
JP2015015355A (en) Wiring board, electronic device using the same, and manufacturing method of wiring board
JP6111833B2 (en) Multilayer substrate manufacturing method
JP2015207620A (en) Electronic device
JP2014220307A (en) Multilayer board, electronic device using the same and method of manufacturing multilayer board
JP6163951B2 (en) Multilayer substrate and electronic device using the same
JP2014220308A (en) Multilayer board and electronic device using the same
JP6044441B2 (en) Manufacturing method of electronic device and multilayer substrate used therefor
JP6075187B2 (en) Multilayer substrate and electronic device using the same
JP6323011B2 (en) Multilayer board
JP2014216566A (en) Multilayer substrate and manufacturing method therefor
JP2014220304A (en) Multilayer board and electronic device using the same
JP5307704B2 (en) Wiring board and method of manufacturing wiring board