JP2014216605A - Manufacturing method and manufacturing apparatus of semiconductor substrate - Google Patents
Manufacturing method and manufacturing apparatus of semiconductor substrate Download PDFInfo
- Publication number
- JP2014216605A JP2014216605A JP2013095299A JP2013095299A JP2014216605A JP 2014216605 A JP2014216605 A JP 2014216605A JP 2013095299 A JP2013095299 A JP 2013095299A JP 2013095299 A JP2013095299 A JP 2013095299A JP 2014216605 A JP2014216605 A JP 2014216605A
- Authority
- JP
- Japan
- Prior art keywords
- susceptor
- wall surface
- semiconductor substrate
- recess
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 162
- 239000004065 semiconductor Substances 0.000 title claims abstract description 92
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 58
- 238000000034 method Methods 0.000 claims abstract description 25
- 239000000463 material Substances 0.000 claims abstract description 21
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 37
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 36
- 230000007547 defect Effects 0.000 abstract description 20
- 239000007789 gas Substances 0.000 description 56
- 238000010438 heat treatment Methods 0.000 description 38
- 239000010453 quartz Substances 0.000 description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 13
- 238000005229 chemical vapour deposition Methods 0.000 description 11
- 239000012495 reaction gas Substances 0.000 description 11
- 239000011810 insulating material Substances 0.000 description 7
- ATUOYWHBWRKTHZ-UHFFFAOYSA-N Propane Chemical compound CCC ATUOYWHBWRKTHZ-UHFFFAOYSA-N 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 239000012159 carrier gas Substances 0.000 description 5
- 239000002019 doping agent Substances 0.000 description 5
- 230000002093 peripheral effect Effects 0.000 description 5
- 238000011144 upstream manufacturing Methods 0.000 description 5
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 3
- 229910002601 GaN Inorganic materials 0.000 description 3
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 3
- 229910052799 carbon Inorganic materials 0.000 description 3
- 238000002360 preparation method Methods 0.000 description 3
- 239000001294 propane Substances 0.000 description 3
- 229910000077 silane Inorganic materials 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- 230000006698 induction Effects 0.000 description 2
- NFFIWVVINABMKP-UHFFFAOYSA-N methylidynetantalum Chemical compound [Ta]#C NFFIWVVINABMKP-UHFFFAOYSA-N 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- 229910003468 tantalcarbide Inorganic materials 0.000 description 2
- 206010037660 Pyrexia Diseases 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000013049 sediment Substances 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002689 soil Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
- C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
- C23C16/42—Silicides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Organic Chemistry (AREA)
- Physics & Mathematics (AREA)
- General Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Inorganic Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
Description
本発明は、半導体基板の製造方法および製造装置に関するものであり、より特定的には、表面の欠陥密度を低減可能な半導体基板の製造方法および製造装置に関するものである。 The present invention relates to a method and an apparatus for manufacturing a semiconductor substrate, and more particularly, to a method and an apparatus for manufacturing a semiconductor substrate capable of reducing the surface defect density.
半導体装置に用いられるエピタキシャル基板は、たとえば炭化珪素や窒化ガリウムなどの半導体材料からなるベース基板上にエピタキシャル膜を形成することにより製造される。たとえば特開2008−243948号公報(特許文献1)には、窒化ガリウム基板上にエピタキシャル膜を形成するエピタキシャル基板の製造方法が記載されている。特開2008−243948号公報に記載のエピタキシャル基板の製造方法によれば、サセプタの凹部に基板が配置され、基板の表面上に原料ガスを供給することにより、基板の表面上にエピタキシャル膜が形成される。 An epitaxial substrate used in a semiconductor device is manufactured by forming an epitaxial film on a base substrate made of a semiconductor material such as silicon carbide or gallium nitride. For example, Japanese Unexamined Patent Application Publication No. 2008-243948 (Patent Document 1) describes an epitaxial substrate manufacturing method in which an epitaxial film is formed on a gallium nitride substrate. According to the method for manufacturing an epitaxial substrate described in Japanese Patent Application Laid-Open No. 2008-243948, the substrate is disposed in the recess of the susceptor, and the source gas is supplied onto the surface of the substrate, whereby an epitaxial film is formed on the surface of the substrate. Is done.
しかしながら、特開2008−243948号公報に記載のエピタキシャル基板の製造方法を用いて、たとえば炭化珪素からなる半導体基板を製造すると、半導体基板の表面に欠陥が発生する場合があった。 However, when a semiconductor substrate made of, for example, silicon carbide is manufactured using the method for manufacturing an epitaxial substrate described in Japanese Patent Application Laid-Open No. 2008-243948, defects may occur on the surface of the semiconductor substrate.
本発明は、上記課題に鑑みてなされたものであり、その目的は、表面の欠陥密度を低減可能な半導体基板の製造方法および製造装置を提供することである。 This invention is made | formed in view of the said subject, The objective is to provide the manufacturing method and manufacturing apparatus of a semiconductor substrate which can reduce the defect density of the surface.
本発明に係る半導体基板の製造方法は、以下の工程を備えている。半導体材料からなるベース基板が準備される。ベース基板がサセプタに配置される。ベース基板の主面にエピタキシャル成長膜が形成される。サセプタは、原料ガスの流路を形成する内壁面に形成された第1の凹部内に配置されており、かつ第1の凹部の底部に対向する第1の面と、第1の面と反対側の第2の面とを含む。サセプタの第2の面には第2の凹部が設けられている。ベース基板をサセプタに配置する工程は、ベース基板をサセプタの第2の凹部内に配置する工程を含む。エピタキシャル成長膜を形成する工程は、内壁面と垂直な方向におけるサセプタの第2の面と内壁面との距離を5mm以上とした状態でエピタキシャル成長膜が形成される。 The method for manufacturing a semiconductor substrate according to the present invention includes the following steps. A base substrate made of a semiconductor material is prepared. A base substrate is placed on the susceptor. An epitaxial growth film is formed on the main surface of the base substrate. The susceptor is disposed in a first recess formed in an inner wall surface forming a flow path for the source gas, and is opposite to the first surface and the first surface facing the bottom of the first recess. Side second surface. A second recess is provided on the second surface of the susceptor. The step of disposing the base substrate on the susceptor includes disposing the base substrate in the second recess of the susceptor. In the step of forming the epitaxial growth film, the epitaxial growth film is formed in a state where the distance between the second surface of the susceptor and the inner wall surface in the direction perpendicular to the inner wall surface is 5 mm or more.
本発明に係る半導体基板の製造装置は、内壁面と、サセプタとを備えている。内壁面は、原料ガスの流路を形成し、第1の凹部が設けられている。サセプタは、第1の凹部内に配置されている。サセプタは、第1の凹部の底部に対向する第1の面と、第1の面と反対の第2の面を含む。第2の面には、半導体材料からなるベース基板を配置可能な第2の凹部が形成されている。サセプタは、ベース基板上にエピタキシャル成長膜を形成する際に、内壁面と垂直な方向に沿ったサセプタの第2の面と内壁面との距離が5mm以上となるように、第1の凹部内において底部から離れる方向に移動可能に構成されている。 A semiconductor substrate manufacturing apparatus according to the present invention includes an inner wall surface and a susceptor. The inner wall surface forms a flow path for the source gas and is provided with a first recess. The susceptor is disposed in the first recess. The susceptor includes a first surface facing the bottom of the first recess, and a second surface opposite to the first surface. A second recess is formed on the second surface in which a base substrate made of a semiconductor material can be placed. When the epitaxial growth film is formed on the base substrate, the susceptor is formed in the first recess so that the distance between the second surface of the susceptor and the inner wall surface along the direction perpendicular to the inner wall surface is 5 mm or more. It is configured to be movable in a direction away from the bottom.
本発明によれば、表面の欠陥密度を低減可能な半導体基板の製造方法および製造装置を提供することができる。 ADVANTAGE OF THE INVENTION According to this invention, the manufacturing method and manufacturing apparatus of a semiconductor substrate which can reduce the defect density of a surface can be provided.
以下、図面に基づいて本発明の実施の形態を説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付し、その説明は繰り返さない。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following drawings, the same or corresponding parts are denoted by the same reference numerals, and description thereof will not be repeated.
はじめに、本発明の実施の形態の概要について説明する。
発明者は、半導体基板の表面に欠陥が発生する原因について鋭意研究の結果、以下の知見を得て本発明を見出した。まず、炭化珪素などの半導体材料の原料ガスを反応管に導入して、ベース基板にエピタキシャル成長膜を形成する際、反応管の内壁面に原料ガス起因の堆積物が残存する場合がある。堆積物は、たとえば粒状であって、反応管の中の比較的温度が低い領域に発生しやすい。通常、反応管の内壁面は、サセプタおよび基板の表面とほぼ同じ高さに位置している。そのため、反応管の内壁面に残存した堆積物が、原料ガスの流れによって飛散すると、堆積物が反応管の内壁面とほぼ同じ高さに位置している基板の表面に付着してしまう。堆積物が基板の表面に付着すると基板の表面欠陥となってしまう。そこで、サセプタの表面を、反応管の内壁面よりも高い位置に配置することにより、堆積物がサセプタの側部で一旦受け止められ、その後、堆積物がサセプタの周りを経由して原料ガスの上流側から下流側に流される。これにより、基板の表面に堆積物が付着することを抑制することが可能である。また堆積物は自身の重みのため、高く飛散することが困難である。発明者は、サセプタの表面を、反応管の内壁面よりも5mm以上高い位置に配置することにより、基板の表面に堆積物が付着することを抑制可能であることを見出した。基板の表面に堆積物が付着することを抑制することで、基板表面の欠陥密度を低減することができる。
First, an outline of an embodiment of the present invention will be described.
As a result of intensive studies on the cause of defects on the surface of a semiconductor substrate, the inventor obtained the following knowledge and found the present invention. First, when a source gas of a semiconductor material such as silicon carbide is introduced into a reaction tube to form an epitaxial growth film on the base substrate, deposits resulting from the source gas may remain on the inner wall surface of the reaction tube. The deposit is, for example, granular and is likely to be generated in a relatively low temperature region in the reaction tube. Usually, the inner wall surface of the reaction tube is located at substantially the same height as the surface of the susceptor and the substrate. For this reason, when the deposit remaining on the inner wall surface of the reaction tube is scattered by the flow of the source gas, the deposit adheres to the surface of the substrate located at substantially the same height as the inner wall surface of the reaction tube. If the deposit adheres to the surface of the substrate, a surface defect of the substrate occurs. Therefore, by placing the surface of the susceptor at a position higher than the inner wall surface of the reaction tube, the deposit is once received by the side of the susceptor, and then the deposit passes upstream of the source gas via the susceptor. From the side to the downstream side. Thereby, it is possible to suppress deposits from adhering to the surface of the substrate. Also, the deposits are difficult to fly high due to their own weight. The inventor has found that it is possible to suppress deposits from adhering to the surface of the substrate by disposing the surface of the susceptor at a position higher by 5 mm or more than the inner wall surface of the reaction tube. By suppressing the deposit from adhering to the surface of the substrate, the defect density on the substrate surface can be reduced.
(1)実施の形態に係る半導体基板20の製造方法は以下の工程を備えている。半導体材料からなるベース基板10が準備される。ベース基板10がサセプタ2に配置される。ベース基板10の主面10aにエピタキシャル成長膜11が形成される。サセプタ2は、原料ガスの流路18aを形成する内壁面5aに形成された第1の凹部7内に配置されており、かつ第1の凹部7の底部7bに対向する第1の面2bと、第1の面2bと反対側の第2の面2aとを含む。サセプタ2の第2の面2aには第2の凹部8が設けられている。ベース基板10をサセプタ2に配置する工程は、ベース基板10をサセプタ2の第2の凹部8内に配置する工程を含む。エピタキシャル成長膜11を形成する工程は、内壁面5aと垂直な方向におけるサセプタ2の第2の面2aと内壁面5aとの距離Hを5mm以上とした状態でエピタキシャル成長膜11が形成される。
(1) The manufacturing method of the
実施の形態に係る半導体基板20の製造方法は、エピタキシャル成長膜11を形成する工程は、内壁面5aと垂直な方向におけるサセプタ2の第2の面2aと内壁面5aとの距離Hを5mm以上とした状態でエピタキシャル成長膜11が形成される。これにより、半導体基板20の表面に堆積物が付着することを抑制することができる。結果として、半導体基板20の表面の欠陥密度を低減することができる。
In the method of manufacturing the
(2)上記実施の形態に係る半導体基板20の製造方法において好ましくは、内壁面5aと垂直な方向におけるサセプタ2の第2の面2aと内壁面5aとの距離は7mm以上である。これにより、半導体基板20の表面に堆積物が付着することを効果的に抑制することができる。結果として、半導体基板20の表面の欠陥密度を効果的に低減することができる。
(2) Preferably, in the method for manufacturing
(3)上記実施の形態に係る半導体基板20の製造方法において好ましくは、サセプタ2は第1の面2bと第2の面2aとを繋ぐ側面2cを含む。側面2cは、内壁面5aに対して傾いている。原料ガスの流れは層流であることが望ましいが、サセプタ2の第2の面2aを発熱体5の内壁面5aよりも高い位置に配置すると、原料ガスがサセプタ2の側面2cに衝突することにより、サセプタ2の側面2c付近において原料ガスの乱流が発生する場合がある。サセプタ2の側面2cを発熱体5の内壁面5aに対して傾斜させることにより、サセプタ2の側面2c付近において原料ガスの乱流が発生することを抑制することができる。結果として、均質なエピタキシャル成長膜11を得ることができる。
(3) Preferably in the manufacturing method of the
(4)上記実施の形態に係る半導体基板20の製造方法において好ましくは、サセプタ2の側面2cと内壁面5aとが成す角度θ1は、60°以上80°以下である。これにより、原料ガスの乱流が発生することを効果的に抑制することができる。結果として、均質なエピタキシャル成長膜11を効果的に得ることができる。
(4) Preferably, in the method of manufacturing the
(5)上記実施の形態に係る半導体基板20の製造方法において好ましくは、半導体材料は炭化珪素である。これにより、表面の欠陥密度が低減された炭化珪素基板20を得ることができる。
(5) Preferably in the method for manufacturing
(6)実施の形態に係る半導体基板20の製造装置1は、内壁面5aと、サセプタ2とを備える。内壁面5aは、原料ガスの流路を形成し、第1の凹部7が設けられている。サセプタ2は、第1の凹部7内に配置されている。サセプタ2は、第1の凹部7の底部7bに対向する第1の面2bと、第1の面2bと反対の第2の面2aを含む。第2の面2aには、半導体材料からなるベース基板10を配置可能な第2の凹部8が形成されている。サセプタ2は、ベース基板10上にエピタキシャル成長膜11を形成する際に、内壁面5aと垂直な方向に沿ったサセプタ2の第2の面2aと内壁面5aとの距離Hが5mm以上となるように、第1の凹部7内において底部7bから離れる方向に移動可能に構成されている。
(6) The
実施の形態に係る半導体基板20の製造装置1によれば、サセプタ2は、ベース基板10上にエピタキシャル成長膜11を形成する際に、内壁面5aと垂直な方向に沿ったサセプタ2の第2の面2aと内壁面5aとの距離Hが5mm以上となるように、第1の凹部7内において底部7bから離れる方向に移動可能に構成されている。これにより、内壁面5aに堆積した原料ガス起因の堆積物が、半導体基板20の表面に付着することを抑制することができる。結果として、半導体基板20の表面の欠陥密度を低減することができる。
According to the
(7)上記実施の形態に係る半導体基板20の製造装置1において好ましくは、内壁面5aと垂直な方向におけるサセプタ2の第2の面2aと内壁面5aとの距離Hは7mm以上である。これにより、内壁面5aに堆積した原料ガス起因の堆積物が、半導体基板20の表面に付着することを効果的に抑制することができる。結果として、半導体基板20の表面の欠陥密度を効果的に低減することができる。
(7) Preferably in the
(8)上記実施の形態に係る半導体基板20の製造装置1において好ましくは、サセプタ2は第1の面2bと第2の面2aとを繋ぐ側面2cを含む。側面2cは、内壁面5aに対して傾いている。これにより、サセプタ2の側面2c付近において原料ガスの乱流が発生することを抑制することができる。結果として、均質なエピタキシャル成長膜11を得ることができる。
(8) Preferably in the
(9)上記実施の形態に係る半導体基板20の製造装置1において好ましくは、サセプタ2の側面2cと内壁面5aとが成す角度は、60°以上80°以下である。これにより、サセプタ2の側面2c付近において原料ガスの乱流が発生することを効果的に抑制することができる。結果として、均質なエピタキシャル成長膜11を効果的に得ることができる。
(9) Preferably, in the
(10)上記実施の形態に係る半導体基板20の製造装置1において好ましくは、半導体材料は炭化珪素である。これにより、表面の欠陥密度が低減された炭化珪素基板20を得ることができる。
(10) Preferably in
次に、本発明の実施の形態についてより詳細に説明する。
まず、本発明の一実施の形態に係る半導体基板の製造装置の構成について説明する。図1を参照して、本実施の形態に係る半導体基板の製造装置であるCVD(Chemical Vapor Deposition)装置1は、たとえば炭化珪素(半導体材料)からなるベース基板10上に、炭化珪素からなるエピタキシャル成長膜11を形成して炭化珪素基板20を製造するための装置である。CVD装置1は、石英管18(反応管)と、RF(Radio Frequency)コイル9と、断熱材4と、発熱体5と、サセプタ2とを主に有している。
Next, embodiments of the present invention will be described in more detail.
First, the configuration of a semiconductor substrate manufacturing apparatus according to an embodiment of the present invention will be described. Referring to FIG. 1, a CVD (Chemical Vapor Deposition)
石英管18は、たとえば円筒形状を有しており、ベース基板10を配置するための流路18aを内部に有している。石英管18は、図1中左側の上流側12aからエピタキシャル成長のための反応ガスが流路18a内に供給され、図1中右側の下流側12bから当該反応ガスが排出されるように構成されている。反応ガスは図1中矢印G1の方向に流される。反応ガスは、原料ガスとキャリアガスとドーパントガスとを含んでいる。
The
RFコイル9は、ベース基板10および流路18a内に供給された反応ガスを加熱するための部材である。RFコイル9は、石英管18の外周面18cに沿って巻き付けられるように配置されており、高周波誘導加熱により石英管18の内部に配置された発熱体5を加熱する。より具体的には、電源(図示しない)からRFコイル9に高周波電流が供給されることによりRFコイル9の周囲に変化する磁力線が発生し、当該磁力線の変化により発熱体5に渦電流が流れる。そして、渦電流が流れることにより抵抗熱が発生し、発熱体5が加熱される。これにより、サセプタ2上に配置されたベース基板10および石英管18の内部に供給された反応ガスを加熱することができる。
The
断熱材4は、流路18aと石英管18の外部とを断熱するための部材であって、石英管18の内周面18bに沿うように配置されている。断熱材4は、たとえばカーボン製である。
The
流路18aの上流側12aには、反応ガスを供給可能な反応ガス供給部(図示せず)が配置されている。反応ガス供給部は、たとえば、キャリアガスである水素ガスと、炭化珪素のエピタキシャル成長の原料となるシランガスおよびプロパンガと、ドーパントガスであるアンモニアガスとが供給可能に構成されている。
A reaction gas supply unit (not shown) capable of supplying a reaction gas is disposed on the
発熱体5は、RFコイル9を用いた誘導加熱により加熱することが可能な導電性材料からなっており、たとえばカーボンからなっている。発熱体5は、断熱材4の内周面4aに沿うように配置されている。このため、石英管18、断熱材4および発熱体5は、石英管18の径方向(中心部から外周部に向かう方向)において、発熱体5、断熱材4、石英管18の順に配置された状態となっている。発熱体5は、原料ガスの流路18aを形成する内壁面5aを含んでおり、内壁面5aには内壁面5aに開口するように第1の凹部7(図2参照)が形成されている。
The
図2および図3を参照して、サセプタ2は、ベース基板10を配置するための部材である。サセプタ2は、たとえばカーボンからなり、その外表面は炭化珪素(SiC)やタンタルカーバイド(TaC)によりコーティングされていてもよい。サセプタ2は、発熱体5の内壁面5aに形成された第1の凹部7内に配置されている。第1の凹部7は、内壁面5aと連接する側部7aと、側部7aと連接する底部7bとにより形成される。サセプタ2は、第1の凹部7の底部7bに対向する第1の面2bと、第1の面2bと反対の第2の面2aと、第1の面2bと第2の面2aとを繋ぐ側面2cとを有する。第2の面2aには、半導体材料からなるベース基板10を配置可能である第2の凹部8が形成されている。第2の凹部8は、サセプタ2の第2の面2aに開口するように形成されている。第2の凹部8は、第2の面2aと連接する側部8aと、側部8aと連接する底部8bとにより形成されている。ベース基板10の主面10aが、サセプタ2の第2の面2aと、ほぼ同じ高さとなるように第2の凹部8の底部8bの深さが設定されていてもよい。
2 and 3,
図2に示すように、発熱体5には、第1の凹部7の底部7bに開口するガス流入部5bが設けられていてもよい。ガス流入部5bを通じてたとえば水素などのガスが矢印G2の方向に導入され、当該ガスによってサセプタ2が浮遊可能に構成されていてもよい。またサセプタ2は、第1の面2bの法線方向を回転軸として、浮遊しながら回転可能に構成されていてもよい。たとえば、ベース基板10の主面10aにエピタキシャル成長膜を形成している間にサセプタ2が浮遊可能に構成されており、ベース基板10の主面10aにエピタキシャル成長膜を形成していない時は、サセプタ2の第1の面2bが、第1の凹部7の底部7bに接していてもよい。
As shown in FIG. 2, the
サセプタ2は、ベース基板10の主面10a上にエピタキシャル成長膜を形成する際に、内壁面5aと垂直な方向に沿ったサセプタ2の第2の面2aと内壁面5aとの距離Hが5mm以上となるように、第1の凹部7内において底部7bから離れる方向に移動可能に構成されている。好ましくは、サセプタ2は、ベース基板10の主面10a上にエピタキシャル成長膜を形成する際に、内壁面5aと垂直な方向に沿ったサセプタ2の第2の面2aと内壁面5aとの距離が7mm以上となるように、第1の凹部7内において底部7bから離れる方向に移動可能に構成されている。サセプタ2は、たとえばガスや磁力などにより浮遊することによって、第1の凹部7内において底部7bから離れる方向に移動可能であってもよいし、機械的な手段によって第1の凹部7内において底部7bから離れる方向に移動可能であってもよい。
When the
図3を参照して、平面視(サセプタ2の第1の面2bの法線方向の視野)において、サセプタ2は円形であってもよい。サセプタ2の第2の面2aに形成された第2の凹部8の底部8bおよび発熱体5の内壁面5aに形成された第1の凹部7の底部7bの各々も円形であってもよい。原料ガスが流路に流される場合に、原料ガスに起因するたとえば粒状の堆積物が原料ガスの流れによって矢印G3の方向に移動して、サセプタ2の側面2cに衝突する。その後、堆積物は矢印G3または矢印G4の方向に沿ってサセプタ2の周囲を通って、原料ガスの下流側12bの方向へ移動可能であってもよい。
Referring to FIG. 3,
図7を参照して、サセプタ2の側面2cは、発熱体5の内壁面5aに対して傾いてもよい。好ましくは、サセプタ2の側面2cと、発熱体5の内壁面5aとが成す角度θ1は、60°以上80°以下である。サセプタ2の側面2cと、サセプタ2の第1の面2bとが成す角度θ2が、60°以上80°以下であってもよい。
Referring to FIG. 7,
次に、本実施の形態に係る半導体基板の製造方法について図4を参照して説明する。本実施の形態に係る半導体基板の製造方法は、たとえば上述したCVD装置1を用いて実施される。
Next, a method for manufacturing a semiconductor substrate according to the present embodiment will be described with reference to FIG. The method for manufacturing a semiconductor substrate according to the present embodiment is performed using, for example, the above-described
まず、ベース基板準備工程(S10:図4)が実施される。ベース基板準備工程では、たとえばポリタイプ4H型の六方晶炭化珪素からなるインゴット(図示しない)をスライスすることにより、炭化珪素(半導体材料)からなり、第1の主面10aと、第1の主面10aの反対側の第2の主面10bとを有するベース基板10が準備される(図5参照)。
First, a base substrate preparation step (S10: FIG. 4) is performed. In the base substrate preparation step, for example, an ingot (not shown) made of polytype 4H type hexagonal silicon carbide is sliced to make silicon carbide (semiconductor material), the first
次に、ベース基板配置工程(S20:図4)が実施される。ベース基板配置工程では、ベース基板準備工程において準備されたベース基板10が、CVD装置1のサセプタ2上に配置される。具体的には、図2を参照して、ベース基板10の第2の主面10bがサセプタ2の第2の凹部8の底部8bと接するように、ベース基板10がサセプタ2の第2の凹部8内に配置される。また、ベース基板10の第1の主面10aのベース基板10の厚み方向における位置が、サセプタ2の第2の面2aとほぼ同じ高さとなるように、ベース基板10がサセプタ2に配置されてもよい。
Next, a base substrate arrangement step (S20: FIG. 4) is performed. In the base substrate placement step, the
次に、エピタキシャル成長膜形成工程(S30:図4)が実施される。エピタキシャル成長膜形成工程では、以下に説明するようにしてベース基板10の第1の主面10a上にエピタキシャル成長膜11が形成される。好ましくは、ベース基板10およびエピタキシャル成長膜11は炭化珪素からなる。
Next, an epitaxial growth film forming step (S30: FIG. 4) is performed. In the epitaxial growth film forming step, the epitaxial growth film 11 is formed on the first
図1および図2を参照して、たとえば炭化珪素の原料ガスと、キャリアガスと、ドーパントガスとを含む反応ガスが、発熱体5の内壁面5aにより形成された流路18aに供給される。具体的には、炭化珪素のエピタキシャル成長の原料となるシランガスおよびプロパンガスと、キャリアガスである水素ガスと、ドーパントガスであるアンモニアガスが流路18aに導入される。上記のガスは、上流側12aからベース基板10の第1の主面10aに対向する位置を通って下流側12bへ流される。石英管18の流路18aに導入された上記原料ガスと、キャリアガスと、ドーパントガスとは、RFコイル9により加熱された発熱体5によって加熱される。これにより、シランガスとプロパンガスが熱分解されることにより、ベース基板10の第1の主面10a上に炭化珪素からなるエピタキシャル成長膜が形成される(図6参照)。
Referring to FIGS. 1 and 2, for example, a reaction gas containing a silicon carbide source gas, a carrier gas, and a dopant gas is supplied to a
エピタキシャル成長膜形成工程において、発熱体5の内壁面5aと垂直な方向におけるサセプタ2の第2の面2aと発熱体5の内壁面5aとの距離Hを5mm以上とした状態で、ベース基板10の第1の主面10aにエピタキシャル成長膜が形成される。好ましくは、エピタキシャル成長膜形成工程において、発熱体5の内壁面5aと垂直な方向におけるサセプタ2の第2の面2aと発熱体5の内壁面5aとの距離Hを7mm以上とした状態で、ベース基板10の第1の主面10aにエピタキシャル成長膜が形成される。たとえば、サセプタ2が、ガス流入部5bから導入されるガスによって、当該距離Hが5mm以上となるように浮上し、第1の面2bの法線方向を回転軸として回転しながら、ベース基板10の第1の主面10aにエピタキシャル成長膜11が形成される。好ましくは、発熱体5の内壁面5aと垂直な方向におけるサセプタ2の第2の面2aと発熱体5の内壁面5aとの距離Hが5mm以上となるようにサセプタ2を浮上させた後、流路18aに反応ガスが導入されることにより、ベース基板10の第1の主面10aにエピタキシャル成長膜11が形成される。
In the epitaxial growth film forming step, the distance H between the
また図7に示すように、サセプタ2の側面2cが発熱体5の内壁面5aに対して傾いているサセプタ2を用いて、ベース基板10の第1の主面10aにエピタキシャル成長膜11が形成されてもよい。好ましくは、サセプタ2の側面2cと発熱体5の内壁面5aとが成す角度θ1は60°以上80°以下である。
As shown in FIG. 7, the epitaxial growth film 11 is formed on the first
なお、本実施の形態では、半導体材料として炭化珪素を例に挙げて説明したが、半導体材料は、たとえば珪素や窒化ガリウムなどであってもよい。 In the present embodiment, silicon carbide is described as an example of the semiconductor material. However, the semiconductor material may be, for example, silicon or gallium nitride.
次に、本実施の形態の作用効果について説明する。
本実施の形態に係る半導体基板20の製造方法によれば、エピタキシャル成長膜11を形成する工程は、内壁面5aと垂直な方向におけるサセプタ2の第2の面2aと内壁面5aとの距離Hを5mm以上とした状態でエピタキシャル成長膜11が形成される。これにより、半導体基板20の表面に堆積物が付着することを抑制することができる。結果として、半導体基板20の表面の欠陥密度を低減することができる。
Next, the effect of this Embodiment is demonstrated.
According to the method for manufacturing the
また本実施の形態に係る半導体基板20の製造方法によれば、内壁面5aと垂直な方向におけるサセプタ2の第2の面2aと内壁面5aとの距離は7mm以上である。これにより、半導体基板20の表面に堆積物が付着することを効果的に抑制することができる。結果として、半導体基板20の表面の欠陥密度を効果的に低減することができる。
Further, according to the method for manufacturing
さらに本実施の形態に係る半導体基板20の製造方法によれば、サセプタ2は第1の面2bと第2の面2aとを繋ぐ側面2cを含む。側面2cは、内壁面5aに対して傾いている。原料ガスの流れは層流であることが望ましいが、サセプタ2の第2の面2aを発熱体5の内壁面5aよりも高い位置に配置すると、原料ガスがサセプタ2の側面2cに衝突することにより、サセプタ2の側面2c付近において原料ガスの乱流が発生する場合がある。サセプタ2の側面2cを発熱体5の内壁面5aに対して傾斜させることにより、サセプタ2の側面2c付近において原料ガスの乱流が発生することを抑制することができる。結果として、均質なエピタキシャル成長膜11を得ることができる。
Furthermore, according to the method for manufacturing
さらに本実施の形態に係る半導体基板20の製造方法によれば、サセプタ2の側面2cと内壁面5aとが成す角度θ1は、60°以上80°以下である。これにより、原料ガスの乱流が発生することを効果的に抑制することができる。結果として、均質なエピタキシャル成長膜11を効果的に得ることができる。
Furthermore, according to the method for manufacturing
さらに本実施の形態に係る半導体基板20の製造方法によれば、半導体材料は炭化珪素である。これにより、表面の欠陥密度が低減された炭化珪素基板20を得ることができる。
Furthermore, according to the method for manufacturing
本実施の形態に係る半導体基板20のCVD装置1によれば、サセプタ2は、ベース基板10上にエピタキシャル成長膜11を形成する際に、内壁面5aと垂直な方向に沿ったサセプタ2の第2の面2aと内壁面5aとの距離Hが5mm以上となるように、第1の凹部7内において底部7bから離れる方向に移動可能に構成されている。これにより、内壁面5aに堆積した原料ガス起因の堆積物が、半導体基板20の表面に付着することを抑制することができる。結果として、半導体基板20の表面の欠陥密度を低減することができる。
According to the
また本実施の形態に係る半導体基板20のCVD装置1によれば、内壁面5aと垂直な方向におけるサセプタ2の第2の面2aと内壁面5aとの距離Hは7mm以上である。これにより、内壁面5aに堆積した原料ガス起因の堆積物が、半導体基板20の表面に付着することを効果的に抑制することができる。結果として、半導体基板20の表面の欠陥密度を効果的に低減することができる。
Moreover, according to the
さらに本実施の形態に係る半導体基板20のCVD装置1によれば、サセプタ2は第1の面2bと第2の面2aとを繋ぐ側面2cを含む。側面2cは、内壁面5aに対して傾いている。これにより、サセプタ2の側面2c付近において原料ガスの乱流が発生することを抑制することができる。結果として、均質なエピタキシャル成長膜11を得ることができる。
Furthermore, according to the
さらに本実施の形態に係る半導体基板20のCVD装置1によれば、サセプタ2の側面2cと内壁面5aとが成す角度は、60°以上80°以下である。これにより、サセプタ2の側面2c付近において原料ガスの乱流が発生することを効果的に抑制することができる。結果として、均質なエピタキシャル成長膜11を効果的に得ることができる。
Furthermore, according to
さらに本実施の形態に係る半導体基板20のCVD装置1によれば、半導体材料は炭化珪素である。これにより、表面の欠陥密度が低減された炭化珪素基板20を得ることができる。
Furthermore, according to
次に、実施例について説明する。
本実施例では、内壁面5aと垂直な方向におけるサセプタ2の第2の面2aと発熱体5の内壁面5aとの距離Hを変化させてエピタキシャル成長膜11を形成した場合における、炭化珪素基板20の表面における堆積物の密度の違いを調査した。
Next, examples will be described.
In this embodiment, the
第1の例では、サセプタ2の第2の面2aと発熱体5の内壁面5aとの距離Hを0mmとして、上記実施の形態で説明した方法によって炭化珪素からなるベース基板10上に炭化珪素からなるエピタキシャル成長膜11を形成した。当該距離Hが0mmということは、発熱体5の内壁面5aとサセプタ2の第2の面2aとが同じ高さに位置しているということである。第2の例では、サセプタ2の第2の面2aと発熱体5の内壁面5aとの距離Hを5mmとして、上記実施の形態で説明した方法によって炭化珪素からなるベース基板10上に炭化珪素からなるエピタキシャル成長膜11を形成した。
In the first example, the distance H between the
第1の例で製造した炭化珪素基板の表面および第2の例で製造した炭化珪素基板の表面の各々における堆積物の密度を測定した。ここで堆積物とは、原料ガス起因の粒状の物質であって所定の大きさ以上のサイズを有する物質である。 The density of the deposit on each of the surface of the silicon carbide substrate manufactured in the first example and the surface of the silicon carbide substrate manufactured in the second example was measured. Here, the deposit is a particulate substance derived from the source gas and having a size larger than a predetermined size.
表1を参照して、第1の例および第2の例の方法で製造された炭化珪素基板の表面における堆積物の密度について説明する。表1に示すように、サセプタ2の第2の面2aと発熱体5の内壁面5aとの距離Hを0mmとして製造された炭化珪素基板における、所定のサイズ以上の堆積物の密度は5個/cm2であった。一方、サセプタ2の第2の面2aと発熱体5の内壁面5aとの距離Hを5mmとして製造された炭化珪素基板における、所定のサイズ以上の堆積物の密度は2個/cm2であった。以上の結果より、サセプタ2の第2の面2aと発熱体5の内壁面5aとの距離Hを5mm以上とすることにより、炭化珪素基板の表面における堆積物の密度を低減可能であることが確認された。
With reference to Table 1, the density of the deposit on the surface of the silicon carbide substrate manufactured by the method of the first example and the second example will be described. As shown in Table 1, the density of deposits of a predetermined size or more on the silicon carbide substrate manufactured with the distance H between the
今回開示された実施の形態および実施例はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。 The embodiments and examples disclosed herein are illustrative in all respects and should not be construed as being restrictive. The scope of the present invention is defined by the terms of the claims, rather than the description above, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims.
1 製造装置(CVD装置)、2 サセプタ、2a 第2の面、2b 第1の面、2c 側面、4 断熱材、4a,18b 内周面、5 発熱体、5a 内壁面、5b ガス流入部、7 第1の凹部、7a 第1の凹部の側部、7b 第1の凹部の底部、8 第2の凹部、8a 第2の凹部の側部、8b 第2の凹部の底部、9 RFコイル、10 ベース基板、10a 第1の主面(主面)、10b 第2の主面、11 エピタキシャル成長膜、12a 上流側、12b 下流側、18 石英管、18a 流路、18c 外周面、20 半導体基板(炭化珪素基板)、H 距離。
DESCRIPTION OF
Claims (10)
前記ベース基板をサセプタに配置する工程と、
前記ベース基板の主面にエピタキシャル成長膜を形成する工程とを備え、
前記サセプタは、原料ガスの流路を形成する内壁面に形成された第1の凹部内に配置されており、かつ前記第1の凹部の底部に対向する第1の面と、前記第1の面と反対側の第2の面とを含み、
前記サセプタの前記第2の面には第2の凹部が設けられており、
前記ベース基板をサセプタに配置する工程は、前記ベース基板を前記サセプタの前記第2の凹部内に配置する工程を含み、
前記エピタキシャル成長膜を形成する工程は、前記内壁面と垂直な方向における前記サセプタの前記第2の面と前記内壁面との距離を5mm以上とした状態で前記エピタキシャル成長膜を形成する工程を含む、半導体基板の製造方法。 Preparing a base substrate made of a semiconductor material;
Placing the base substrate on a susceptor;
Forming an epitaxially grown film on the main surface of the base substrate,
The susceptor is disposed in a first recess formed in an inner wall surface forming a flow path for a source gas, and has a first surface facing the bottom of the first recess, and the first A second surface opposite to the surface,
A second recess is provided on the second surface of the susceptor;
Disposing the base substrate on the susceptor includes disposing the base substrate in the second recess of the susceptor;
The step of forming the epitaxial growth film includes the step of forming the epitaxial growth film in a state where the distance between the second surface of the susceptor and the inner wall surface in a direction perpendicular to the inner wall surface is 5 mm or more. A method for manufacturing a substrate.
前記側面は、前記内壁面に対して傾いている、請求項1または2に記載の半導体基板の製造方法。 The susceptor includes a side surface connecting the first surface and the second surface;
The method for manufacturing a semiconductor substrate according to claim 1, wherein the side surface is inclined with respect to the inner wall surface.
前記第1の凹部内に配置されたサセプタとを備え、
前記サセプタは、前記第1の凹部の底部に対向する第1の面と、前記第1の面と反対の第2の面を含み、
前記第2の面には、半導体材料からなるベース基板を配置可能な第2の凹部が形成されており、
前記サセプタは、前記ベース基板上にエピタキシャル成長膜を形成する際に、前記内壁面と垂直な方向に沿った前記サセプタの前記第2の面と前記内壁面との距離が5mm以上となるように、前記第1の凹部内において前記底部から離れる方向に移動可能に構成されている、半導体基板の製造装置。 An inner wall surface that forms a flow path for the source gas and is provided with a first recess;
A susceptor disposed in the first recess,
The susceptor includes a first surface facing the bottom of the first recess, and a second surface opposite to the first surface,
The second surface is formed with a second recess in which a base substrate made of a semiconductor material can be placed,
When the susceptor forms an epitaxial growth film on the base substrate, the distance between the second surface of the susceptor and the inner wall surface along the direction perpendicular to the inner wall surface is 5 mm or more. A semiconductor substrate manufacturing apparatus configured to be movable in a direction away from the bottom in the first recess.
前記側面は、前記内壁面に対して傾いている、請求項6または7に記載の半導体基板の製造装置。 The susceptor includes a side surface connecting the first surface and the second surface;
The semiconductor substrate manufacturing apparatus according to claim 6, wherein the side surface is inclined with respect to the inner wall surface.
The semiconductor substrate manufacturing apparatus according to claim 6, wherein the semiconductor material is silicon carbide.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013095299A JP2014216605A (en) | 2013-04-30 | 2013-04-30 | Manufacturing method and manufacturing apparatus of semiconductor substrate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013095299A JP2014216605A (en) | 2013-04-30 | 2013-04-30 | Manufacturing method and manufacturing apparatus of semiconductor substrate |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014216605A true JP2014216605A (en) | 2014-11-17 |
Family
ID=51942056
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013095299A Pending JP2014216605A (en) | 2013-04-30 | 2013-04-30 | Manufacturing method and manufacturing apparatus of semiconductor substrate |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2014216605A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018060937A (en) * | 2016-10-06 | 2018-04-12 | 昭和電工株式会社 | SiC EPITAXIAL WAFER MANUFACTURING METHOD AND SiC EPITAXIAL WAFER MANUFACTURING APPARATUS |
JP2019169743A (en) * | 2019-06-28 | 2019-10-03 | 昭和電工株式会社 | Manufacturing method of sic epitaxial wafer |
US10930492B2 (en) | 2015-09-11 | 2021-02-23 | Showa Denko K.K. | Method for producing SiC epitaxial wafer and apparatus for producing SiC epitaxial wafer |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05335253A (en) * | 1992-06-01 | 1993-12-17 | Toshiba Corp | Vapor growth device |
US6623597B1 (en) * | 1999-09-29 | 2003-09-23 | Samsung Electronics Co., Ltd. | Focus ring and apparatus for processing a semiconductor wafer comprising the same |
JP2006005147A (en) * | 2004-06-17 | 2006-01-05 | Tokyo Electron Ltd | Substrate processing apparatus |
JP2006303152A (en) * | 2005-04-20 | 2006-11-02 | Fuji Electric Holdings Co Ltd | Apparatus and method for epitaxial deposition |
JP2007513255A (en) * | 2003-10-10 | 2007-05-24 | アプライド マテリアルズ インコーポレイテッド | Substrate heater assembly |
JP2008243948A (en) * | 2007-03-26 | 2008-10-09 | Sumitomo Electric Ind Ltd | Manufacturing method of epitaxial substrate |
JP2009029642A (en) * | 2007-07-25 | 2009-02-12 | Tokuyama Corp | Apparatus for producing group iii nitride |
JP2009176959A (en) * | 2008-01-24 | 2009-08-06 | Shin Etsu Handotai Co Ltd | Susceptor, vapor phase growing apparatus, and vapor phase growing method |
JP2011176213A (en) * | 2010-02-25 | 2011-09-08 | Shin Etsu Handotai Co Ltd | Susceptor for supporting semiconductor substrate for vapor phase epitaxy, and device and method of manufacturing epitaxial wafer |
-
2013
- 2013-04-30 JP JP2013095299A patent/JP2014216605A/en active Pending
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05335253A (en) * | 1992-06-01 | 1993-12-17 | Toshiba Corp | Vapor growth device |
US6623597B1 (en) * | 1999-09-29 | 2003-09-23 | Samsung Electronics Co., Ltd. | Focus ring and apparatus for processing a semiconductor wafer comprising the same |
JP2007513255A (en) * | 2003-10-10 | 2007-05-24 | アプライド マテリアルズ インコーポレイテッド | Substrate heater assembly |
JP2006005147A (en) * | 2004-06-17 | 2006-01-05 | Tokyo Electron Ltd | Substrate processing apparatus |
JP2006303152A (en) * | 2005-04-20 | 2006-11-02 | Fuji Electric Holdings Co Ltd | Apparatus and method for epitaxial deposition |
JP2008243948A (en) * | 2007-03-26 | 2008-10-09 | Sumitomo Electric Ind Ltd | Manufacturing method of epitaxial substrate |
JP2009029642A (en) * | 2007-07-25 | 2009-02-12 | Tokuyama Corp | Apparatus for producing group iii nitride |
JP2009176959A (en) * | 2008-01-24 | 2009-08-06 | Shin Etsu Handotai Co Ltd | Susceptor, vapor phase growing apparatus, and vapor phase growing method |
JP2011176213A (en) * | 2010-02-25 | 2011-09-08 | Shin Etsu Handotai Co Ltd | Susceptor for supporting semiconductor substrate for vapor phase epitaxy, and device and method of manufacturing epitaxial wafer |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10930492B2 (en) | 2015-09-11 | 2021-02-23 | Showa Denko K.K. | Method for producing SiC epitaxial wafer and apparatus for producing SiC epitaxial wafer |
JP2018060937A (en) * | 2016-10-06 | 2018-04-12 | 昭和電工株式会社 | SiC EPITAXIAL WAFER MANUFACTURING METHOD AND SiC EPITAXIAL WAFER MANUFACTURING APPARATUS |
JP2019169743A (en) * | 2019-06-28 | 2019-10-03 | 昭和電工株式会社 | Manufacturing method of sic epitaxial wafer |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5955463B2 (en) | SiC substrate having SiC epitaxial film | |
JP5933202B2 (en) | Epitaxial wafer manufacturing apparatus and manufacturing method | |
US10519566B2 (en) | Wafer support, chemical vapor phase growth device, epitaxial wafer and manufacturing method thereof | |
US20160312381A1 (en) | Apparatus for producing sic epitaxial wafer and method for producing sic epitaxial wafer | |
WO2016051975A1 (en) | Silicon carbide epitaxial substrate | |
JP5865625B2 (en) | Epitaxial wafer manufacturing apparatus and manufacturing method | |
JP6101591B2 (en) | Epitaxial wafer manufacturing apparatus and manufacturing method | |
CN103938186B (en) | Pallet, MOCVD reaction chamber and MOCVD device | |
JP2006261612A (en) | Silicon carbide semiconductor, its manufacturing method and manufacturing apparatus | |
JP6018909B2 (en) | Wafer holder and epitaxial wafer manufacturing equipment | |
JP2017109900A (en) | Epitaxial growth system, epitaxial growth method, and production method of semiconductor element | |
JP6601956B2 (en) | Wafer support, SiC epitaxial wafer manufacturing apparatus and method including the same | |
JP2014216605A (en) | Manufacturing method and manufacturing apparatus of semiconductor substrate | |
JP2015093806A (en) | Manufacturing apparatus and manufacturing method for silicon carbide substrate | |
JP6915627B2 (en) | Method for manufacturing silicon carbide epitaxial substrate | |
JP2010147080A (en) | Susceptor for vapor deposition, vapor deposition apparatus, and manufacturing method of epitaxial wafer | |
JP2017022320A (en) | Wafer support table, wafer support body, and chemical vapor deposition apparatus | |
JP7190894B2 (en) | SiC chemical vapor deposition equipment | |
JP5087983B2 (en) | Silicon carbide semiconductor crystal film forming apparatus and silicon carbide semiconductor crystal film forming method | |
JP2011171637A (en) | Method of manufacturing epitaxial wafer, and susceptor | |
JP6233209B2 (en) | Susceptor and manufacturing method thereof | |
JP2020126885A (en) | Film forming apparatus and film forming method | |
JP2014166957A (en) | Silicon carbide semiconductor, and method and device for manufacturing the same | |
JP2014166957A5 (en) | ||
JP2011044744A (en) | Silicon carbide semiconductor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20151125 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160916 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160927 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20170509 |