JP2014216552A - 積層構造体及びその製造方法 - Google Patents

積層構造体及びその製造方法 Download PDF

Info

Publication number
JP2014216552A
JP2014216552A JP2013094176A JP2013094176A JP2014216552A JP 2014216552 A JP2014216552 A JP 2014216552A JP 2013094176 A JP2013094176 A JP 2013094176A JP 2013094176 A JP2013094176 A JP 2013094176A JP 2014216552 A JP2014216552 A JP 2014216552A
Authority
JP
Japan
Prior art keywords
electrode
substrate
resin material
adhesive resin
laminated structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013094176A
Other languages
English (en)
Inventor
菅田 隆
Takashi Sugata
隆 菅田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2013094176A priority Critical patent/JP2014216552A/ja
Priority to US14/221,330 priority patent/US9265159B2/en
Publication of JP2014216552A publication Critical patent/JP2014216552A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0979Redundant conductors or connections, i.e. more than one current path between two points
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10Methods of surface bonding and/or assembly therefor
    • Y10T156/1052Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
    • Y10T156/1056Perforating lamina

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

【課題】電極間の短絡を抑制することができる積層構造体及びその製造方法を提供する。【解決手段】積層構造体の一態様には、電極12を有する基板11と、電極22を有する基板21と、基板11と基板21との間に設けられ、一対の電極12と電極22とを電気的に接続する複数の導電性ビア32を備えた接着樹脂材31と、が設けられている。【選択図】図2

Description

本発明は、積層構造体及びその製造方法に関する。
プリプレグを介在させて2つのプリント配線基板を貼り合わせた積層構造体が知られている。プリント配線基板に複数の電極が設けられており、プリプレグに電極に対応する導電性ビアが含まれている。つまり、プリプレグには、複数の導電性ビアが含まれている。
近年、微細化に伴って導電性ビア間の短絡が発生しやすくなっている。導電性ビア間の短絡は電極間の短絡につながり、電極間の短絡は修復することができないため、このような短絡が発生した積層構造体は廃棄される。従って、短絡の発生は歩留まりの低下を招く。
特開2006−49412号公報 特開2008−294246号公報 特開2011−96900号公報 特許第2603053号公報
本発明の目的は、電極間の短絡を抑制することができる積層構造体及びその製造方法を提供することにある。
積層構造体の一態様には、第1の電極を有する第1の基板と、第2の電極を有する第2の基板と、前記第1の基板と前記第2の基板との間に設けられ、一対の前記第1の電極と前記第2の電極とを電気的に接続する複数の導電性ビアを備えた接着樹脂材と、が設けられている。
積層構造体の他の一態様には、接着樹脂材と、前記接着樹脂材を間に挟んで互いに対向する第1の電極及び第2の電極と、が設けられている。前記接着樹脂材は、一対の前記第1の電極と前記第2の電極とを電気的に接続する複数の導電性ビアを備えている。
積層構造体の製造方法の一態様では、接着樹脂材に複数のビアホールを形成し、第1の電極を有する第1の基板を、前記第1の電極が前記複数のビアホールから露出するようにして前記接着樹脂材に取り付け、前記複数のビアホール内に導電性ペーストを供給して複数の導電性ビアを形成し、第2の基板に設けられた第2の電極を前記導電性ビアに接触させながら、前記第1の基板及び前記第2の基板を前記接着樹脂材に熱圧着する。
上記の積層構造体等によれば、一対の第1の電極及び第2の電極の間に複数の導電性ビアが設けられているため、第1の電極及び第2の電極の間の導通を確保しながら短絡を抑制することができる。
参考例を示す図である。 実施形態に係る積層構造体の構成を示す図である。 実施形態に係る積層構造体の作用を示す図である。 実施形態に係る積層構造体の製造方法を工程順に示す断面図である。 図4Aに引き続き、積層構造体の製造方法を工程順に示す断面図である。
本願発明者は、従来の積層構造体において短絡が生じる原因について検討を行ったところ、図1に示す参考例のように、プリプレグ131にクラック134が存在し、クラック134に導電性ビア132の材料である導電性ペーストが流出していることが判明した。更に、本願発明者は、ビアホール133の形成時にクラック134が発生していることを見出した。プリプレグ131は樹脂及び繊維を含む複合材であるため、これらの界面近傍にクラック134が発生しやすいと考えられる。
なお、この参考例では、電極112を備えた基板111と電極122を備えた基板121との間に、プリプレグ131が設けられている。プリプレグ131にビアホール133が形成されており、ビアホール133内に電極112と電極122とを電気的に接続する導電性ビア132が形成されている。
本願発明者は、このような知見に基づいて鋭意検討を重ねた結果、以下に示す実施形態の構成に想到した。
(第1の実施形態)
先ず、第1の実施形態について説明する。図2は、第1の実施形態に係る積層構造体の構成を示す図である。図2(a)は平面図であり、図2(b)は図2(a)中のI−I線に沿った断面図である。
第1の実施形態では、図2に示すように、電極12を備えた基板11と電極22を備えた基板21との間に、接着樹脂材31が設けられている。接着樹脂材31としては、例えばプリプレグが用いられる。電極12と電極22とが接着樹脂材31を介して向かい合っており、接着樹脂材31に、向かい合う一対の電極12及び電極22ごとに、電極12及び電極22を電気的に接続する複数の導電性ビア32が設けられている。これら複数の導電性ビア32が1個のビア群36に含まれている。各導電性ビア32は接着樹脂材31のビアホール33内に埋め込まれている。
例えば、電極12のピッチ及び電極22のピッチは1.0mmであり、電極12及び電極22の平面形状は直径が0.5mmの円である。また、例えば、一対の電極12及び電極22ごとの導電性ビア32の数は4であり、導電性ビア32の平面形状は直径が0.16mmの円である。この場合、1個のビア群36に含まれる導電性ビア32の総断面積は0.0256πmm2である。これは、直径が0.30mmの1個の導電性ビアの断面積(0.0225πmm2)よりも大きく、十分な電流経路が確保できる。
このように構成された積層構造体では、一対の電極12及び電極22ごとに複数の導電性ビア32が割り当てられているため、参考例のように1個のみの導電性ビアが割り当てられている場合と比較して、導電性ビア32の径が小さなものであっても、十分な電流経路を確保することができる。そして、導電性ビア32の径が小さいほど、ビアホール33を形成する際に接着樹脂材31に作用する振動が小さくなる。このため、図3(a)に示すように、ビアホール33の形成時にクラック34が発生したとしても、クラック34は極めて短いものとなり、ビア群36間でのクラック34の結合は生じない。従って、従来の積層構造体で生じているような短絡を防止することができる。なお、ビア群36に含まれる導電性ビア32間でクラック34を介した短絡が生じても歩留まりの低下につながるような問題は生じない。
また、図3(b)に示すように、導電性ビア32の上端及び/又は下端近傍に導電性ペーストの漏出部35が生じることがある。しかしながら、漏出部35は複数の電極12を電気的に接続する程度まで広がらず、また、複数の電極22を電気的に接続する程度まで広がらない。なお、ビア群36に含まれる導電性ビア32間で漏出部35を介した短絡が生じても歩留まりの低下につながるような問題は生じない。
次に、実施形態に係る積層構造体の製造方法について説明する。図4A乃至図4Bは、実施形態に係る積層構造体の製造方法を工程順に示す断面図である。
先ず、図4A(a)に示すように、プリプレグ等の接着樹脂材31の裏面に保護フィルム41を貼り付け、表面に保護フィルム42を貼り付ける。保護フィルム41及び42としては、例えばポリエチレンテレフタレート(PET)フィルム等が用いられる。
次いで、図4A(b)に示すように、保護フィルム41及び42を貼り付けたまま接着樹脂材31に複数のビアホール33を形成する。ビアホール33の形成では、例えばドリル又はレーザを用いた加工を行う。
その後、図4A(c)に示すように、裏面の保護フィルム41を剥がす。
続いて、図4A(d)に示すように、電極12が設けられた基板11を、電極12が接着樹脂材31に対向するようにして接着樹脂材31に仮付けする。このとき、電極12が複数のビアホール33から露出するようにする。つまり、1個の電極12に複数のビアホール33を対応させる。
次いで、図4B(e)に示すように、ビアホール33内に導電性ペーストを供給して複数の導電性ビア32を形成する。
その後、図4B(f)に示すように、表面の保護フィルム42を剥がす。この結果、導電性ビア32の上端が接着樹脂材31から若干突出する。
続いて、図4B(g)に示すように、電極22が設けられた基板21を、1個の電極22が複数の導電性ビア32の突出部と接するように位置決めする。
次いで、図4B(h)に示すように、電極22を導電性ビア32に接触させながら、基板11及び基板21を接着樹脂材31に熱圧着する。この結果、基板11、接着樹脂材31及び基板21が一体化される。
このようにして積層構造体を得ることができる。ビアホール33の形成時(図4A(b))にクラック34が発生するとしても、クラック34は極めて小さい。このため、クラック34を介する短絡を防止することが可能である。
なお、接着樹脂材31にプリプレグが用いられる場合、プリプレグに含まれる繊維は特に限定されず、ガラス繊維が含まれていてもよく、炭素繊維が含まれていてもよい。
電極12、電極22及び導電性ビア32の平面形状が円である必要はない。電極12及び電極22の輪郭が平面視で一致している必要もない。つまり、電極12及び電極22の一方の輪郭の全体又は一部が、他方の輪郭の外側にあってもよい。また、一対の電極12及び電極22に対応する導電性ビア32の数は複数であれば特に限定されない。つまり、1個のビア群36に含まれる導電性ビア32の数は複数であれば特に限定されない。
上記の実施形態をビルドアップ基板に適用してもよい。
以下、本発明の諸態様を付記としてまとめて記載する。
(付記1)
第1の電極を有する第1の基板と、
第2の電極を有する第2の基板と、
前記第1の基板と前記第2の基板との間に設けられ、一対の前記第1の電極と前記第2の電極とを電気的に接続する複数の導電性ビアを備えた接着樹脂材と、
を有することを特徴とする積層構造体。
(付記2)
前記接着樹脂材はプリプレグであることを特徴とする付記1に記載の積層構造体。
(付記3)
前記第1の基板及び前記第2の基板はプリント配線基板であることを特徴とする付記1又は2に記載の積層構造体。
(付記4)
前記複数の導電性ビアは、平面視で、前記第1の電極の輪郭及び前記第2の電極の輪郭の内側に位置していることを特徴とする付記1乃至3のいずれか1項に記載の積層構造体。
(付記5)
前記第1の電極が前記第1の基板の前記接着樹脂材と対向する面に設けられており、
前記第2の電極が前記第2の基板の前記接着樹脂材と対向する面に設けられていることを特徴とする付記1乃至4のいずれか1項に記載の積層構造体。
(付記6)
接着樹脂材と、
前記接着樹脂材を間に挟んで互いに対向する第1の電極及び第2の電極と、
を有し、
前記接着樹脂材は、一対の前記第1の電極と前記第2の電極とを電気的に接続する複数の導電性ビアを備えていることを特徴とする積層構造体。
(付記7)
前記接着樹脂材はプリプレグであることを特徴とする付記6に記載の積層構造体。
(付記8)
接着樹脂材に複数のビアホールを形成する工程と、
第1の電極を有する第1の基板を、前記第1の電極が前記複数のビアホールから露出するようにして前記接着樹脂材に取り付ける工程と、
前記複数のビアホール内に導電性ペーストを供給して複数の導電性ビアを形成する工程と、
第2の基板に設けられた第2の電極を前記導電性ビアに接触させながら、前記第1の基板及び前記第2の基板を前記接着樹脂材に熱圧着する工程と、
を有することを特徴とする積層構造体の製造方法。
(付記9)
前記接着樹脂材としてプリプレグを用いることを特徴とする付記8に記載の積層構造体の製造方法。
(付記10)
前記第1の基板及び前記第2の基板としてプリント配線基板を用いることを特徴とする付記8又は9に記載の積層構造体の製造方法。
(付記11)
前記複数の導電性ビアを、平面視で、前記第1の電極の輪郭及び前記第2の電極の輪郭の内側に位置させることを特徴とする付記8乃至10のいずれか1項に記載の積層構造体の製造方法。
11、21:基板
12、22:電極
31:接着樹脂材
32:導電性ビア
33:ビアホール

Claims (8)

  1. 第1の電極を有する第1の基板と、
    第2の電極を有する第2の基板と、
    前記第1の基板と前記第2の基板との間に設けられ、一対の前記第1の電極と前記第2の電極とを電気的に接続する複数の導電性ビアを備えた接着樹脂材と、
    を有することを特徴とする積層構造体。
  2. 前記接着樹脂材はプリプレグであることを特徴とする請求項1に記載の積層構造体。
  3. 前記第1の基板及び前記第2の基板はプリント配線基板であることを特徴とする請求項1又は2に記載の積層構造体。
  4. 接着樹脂材と、
    前記接着樹脂材を間に挟んで互いに対向する第1の電極及び第2の電極と、
    を有し、
    前記接着樹脂材は、一対の前記第1の電極と前記第2の電極とを電気的に接続する複数の導電性ビアを備えていることを特徴とする積層構造体。
  5. 前記接着樹脂材はプリプレグであることを特徴とする請求項4に記載の積層構造体。
  6. 接着樹脂材に複数のビアホールを形成する工程と、
    第1の電極を有する第1の基板を、前記第1の電極が前記複数のビアホールから露出するようにして前記接着樹脂材に取り付ける工程と、
    前記複数のビアホール内に導電性ペーストを供給して複数の導電性ビアを形成する工程と、
    第2の基板に設けられた第2の電極を前記導電性ビアに接触させながら、前記第1の基板及び前記第2の基板を前記接着樹脂材に熱圧着する工程と、
    を有することを特徴とする積層構造体の製造方法。
  7. 前記接着樹脂材としてプリプレグを用いることを特徴とする請求項6に記載の積層構造体の製造方法。
  8. 前記第1の基板及び前記第2の基板としてプリント配線基板を用いることを特徴とする請求項6又は7に記載の積層構造体の製造方法。
JP2013094176A 2013-04-26 2013-04-26 積層構造体及びその製造方法 Pending JP2014216552A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013094176A JP2014216552A (ja) 2013-04-26 2013-04-26 積層構造体及びその製造方法
US14/221,330 US9265159B2 (en) 2013-04-26 2014-03-21 Stacked structure and manufacturing method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013094176A JP2014216552A (ja) 2013-04-26 2013-04-26 積層構造体及びその製造方法

Publications (1)

Publication Number Publication Date
JP2014216552A true JP2014216552A (ja) 2014-11-17

Family

ID=51788294

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013094176A Pending JP2014216552A (ja) 2013-04-26 2013-04-26 積層構造体及びその製造方法

Country Status (2)

Country Link
US (1) US9265159B2 (ja)
JP (1) JP2014216552A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9795026B2 (en) 2015-12-15 2017-10-17 Intel Corporation Electronic package that includes finned vias

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06204664A (ja) * 1992-12-28 1994-07-22 Dai Ichi Kogyo Seiyaku Co Ltd 多層化基板
JPH07142863A (ja) * 1993-11-12 1995-06-02 Matsushita Electric Ind Co Ltd 多層プリント配線板及びその製造方法
JPH09298365A (ja) * 1996-03-04 1997-11-18 Ibiden Co Ltd 多層プリント配線板
JP2001323075A (ja) * 1999-12-16 2001-11-20 Matsushita Electric Ind Co Ltd 離型性フィルム、フイルム付き基材、離型性フィルムの形成方法および回路基板の製造方法
JP2002232135A (ja) * 2001-01-30 2002-08-16 Matsushita Electric Ind Co Ltd 積層用両面回路基板とその製造方法及びそれを用いた多層プリント配線板
JP2006066738A (ja) * 2004-08-27 2006-03-09 Matsushita Electric Works Ltd 多層プリント配線板用銅張り積層板、多層プリント配線板及び多層プリント配線板の製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2603053B2 (ja) 1993-10-29 1997-04-23 松下電器産業株式会社 ビアホール充填用導体ペースト組成物並びにそれを用いた両面及び多層プリント基板とその製造方法
US5652042A (en) 1993-10-29 1997-07-29 Matsushita Electric Industrial Co., Ltd. Conductive paste compound for via hole filling, printed circuit board which uses the conductive paste
JP2006049412A (ja) 2004-08-02 2006-02-16 Mitsumi Electric Co Ltd 電子部品の放熱構造
JP2008294246A (ja) 2007-05-25 2008-12-04 Koa Corp 低温焼成セラミックス多層基板の端面電極形成方法
JP5771987B2 (ja) * 2008-03-31 2015-09-02 住友ベークライト株式会社 多層回路基板、絶縁シート、および多層回路基板を用いた半導体パッケージ
JP5249132B2 (ja) * 2009-06-03 2013-07-31 新光電気工業株式会社 配線基板
JP2011090865A (ja) * 2009-10-22 2011-05-06 Shinko Electric Ind Co Ltd 導電フィルムおよびその製造方法、並びに半導体装置およびその製造方法
JP2011096900A (ja) 2009-10-30 2011-05-12 Fujitsu Ltd 導電体およびプリント配線板並びにそれらの製造方法
US20130192879A1 (en) * 2011-09-22 2013-08-01 Ibiden Co., Ltd. Multilayer printed wiring board
KR20130089475A (ko) * 2012-02-02 2013-08-12 삼성전자주식회사 회로 기판 및 이의 제조 방법과 이를 이용한 반도체 패키지
US20130215586A1 (en) * 2012-02-16 2013-08-22 Ibiden Co., Ltd. Wiring substrate

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06204664A (ja) * 1992-12-28 1994-07-22 Dai Ichi Kogyo Seiyaku Co Ltd 多層化基板
JPH07142863A (ja) * 1993-11-12 1995-06-02 Matsushita Electric Ind Co Ltd 多層プリント配線板及びその製造方法
JPH09298365A (ja) * 1996-03-04 1997-11-18 Ibiden Co Ltd 多層プリント配線板
JP2001323075A (ja) * 1999-12-16 2001-11-20 Matsushita Electric Ind Co Ltd 離型性フィルム、フイルム付き基材、離型性フィルムの形成方法および回路基板の製造方法
JP2002232135A (ja) * 2001-01-30 2002-08-16 Matsushita Electric Ind Co Ltd 積層用両面回路基板とその製造方法及びそれを用いた多層プリント配線板
JP2006066738A (ja) * 2004-08-27 2006-03-09 Matsushita Electric Works Ltd 多層プリント配線板用銅張り積層板、多層プリント配線板及び多層プリント配線板の製造方法

Also Published As

Publication number Publication date
US9265159B2 (en) 2016-02-16
US20140318840A1 (en) 2014-10-30

Similar Documents

Publication Publication Date Title
US10090238B2 (en) Wiring substrate and method for manufacturing the same
US8547702B2 (en) Multi-piece board and method for manufacturing the same
US9743534B2 (en) Wiring board with built-in electronic component and method for manufacturing the same
JPWO2010023773A1 (ja) フレックスリジッド配線板及び電子デバイス
US10186486B2 (en) Wiring board
JP2007149870A (ja) 回路基板及び回路基板の製造方法。
JP2015035497A (ja) 電子部品内蔵配線板
JP2013131777A (ja) 回路基板
TW201517725A (zh) 具有金手指的柔性電路板及其製作方法
JP2016201424A (ja) プリント配線板およびその製造方法
TW201703603A (zh) 剛撓結合板及其製作方法
TW201503777A (zh) 配線基板
US9930791B2 (en) Wiring board with built-in electronic component and method for manufacturing the same
JP2014216552A (ja) 積層構造体及びその製造方法
JP2013055109A (ja) 部品内蔵基板およびその製造方法
JP2013145847A (ja) プリント配線板及び該プリント配線板の製造方法
JP2006156502A (ja) リジッドフレキシブルプリント配線板及びその製造方法
JP2009289789A (ja) 部品内蔵プリント配線板及び部品内蔵プリント配線板の製造方法
US9750136B2 (en) Wiring board and method for manufacturing the same
TWI643538B (zh) 具有段差結構的多層電路板及其製作方法
JP2019091897A (ja) 部品実装樹脂基板
TW201507565A (zh) 配線基板
KR101519153B1 (ko) 인쇄회로기판 및 그 제조방법
JP2018082111A (ja) プリント配線板およびプリント配線板の製造方法
TW201436683A (zh) 製作電路板之方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160113

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170613

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20171212