JP2014204291A - 演算増幅回路 - Google Patents
演算増幅回路 Download PDFInfo
- Publication number
- JP2014204291A JP2014204291A JP2013078911A JP2013078911A JP2014204291A JP 2014204291 A JP2014204291 A JP 2014204291A JP 2013078911 A JP2013078911 A JP 2013078911A JP 2013078911 A JP2013078911 A JP 2013078911A JP 2014204291 A JP2014204291 A JP 2014204291A
- Authority
- JP
- Japan
- Prior art keywords
- mos
- differential pair
- mos differential
- current source
- pair
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/4521—Complementary long tailed pairs having parallel inputs and being supplied in parallel
- H03F3/45219—Folded cascode stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45244—Indexing scheme relating to differential amplifiers the differential amplifier contains one or more explicit bias circuits, e.g. to bias the tail current sources, to bias the load transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
【解決手段】一対の電圧入力端子にそれぞれ接続された一対のNチャネル型MOS-FETからなるN-MOS差動対、および前記一対の電圧入力端子にそれぞれ接続された一対のPチャネル型MOS-FETからなるP-MOS差動対を備え、レール・トゥ・レール入力折り返し型回路を構成した演算増幅回路において、前記N-MOS差動対および前記P-MOS差動対への同相入力電圧が電源電圧の[1/2]より高いか低いかをコンパレータにて判定して前記N-MOS差動対および前記P-MOS差動対を択一的に動作させる。また前記N-MOS差動対および前記P-MOS差動対に対する能動負荷と電流源とを別々に設けると共に、各電流源の駆動能力を調整するトリミング手段も別々に設ける。
【選択図】 図1
Description
一対の電圧入力端子にそれぞれ接続された一対のNチャネル型MOS-FETからなるN-MOS差動対と、
このN-MOS差動対に接続されたN-MOS差動対用能動負荷およびN-MOS差動対用電流源と、
前記一対の電圧入力端子にそれぞれ接続された一対のPチャネル型MOS-FETからなるP-MOS差動対と、
このP-MOS差動対に接続されたP-MOS差動対用能動負荷およびP-MOS差動対用電流源とを備えたレール・トゥ・レール型の演算増幅回路であって、
特に前記一対の電圧入力端子に加えられる同相入力電圧が前記N-MOS差動対および前記P-MOS差動対を駆動する電源電圧の[1/2]よりも高いときにはHレベルの出力を得、低いときにはLレベルの出力を得るコンパレータと、
このコンパレータの出力がHレベルのときにだけ前記N-MOS差動対用能動負荷およびN-MOS差動対用電流源に電流を流すと共に、前記N-MOS差動対を動作させるN-MOS差動対用スイッチと、
前記コンパレータの出力がLレベルのときにだけ前記P-MOS差動対用能動負荷およびP-MOS差動対用電流源に電流を流すと共に、前記P-MOS差動対を動作させるP-MOS差動対用スイッチと、
前記N-MOS差動対用電流源の駆動能力を調整して前記N-MOS差動対の動作時におけるオフセット電圧を最小にするN-MOS差動対用トリミング手段と、
前記P-MOS差動対用電流源の駆動能力を調整して前記P-MOS差動対の動作時におけるオフセット電圧を最小にするP-MOS差動対用トリミング手段と
を具備したことを特徴としている。
B バイアス用電流源
C カスコード回路
D 能動負荷/電流源
Da P-MOS差動対用能動負荷
Db N-MOS差動対用電流源
E スイッチ回路
Ea N-MOS能動負荷用スイッチ
Eb P-MOS電流源用スイッチ(P-MOS差動対用トリミング手段)
F 電流源/能動負荷
Fa N-MOS差動対用能動負荷
Fb P-MOS差動対用電流源
G N-MOS差動対
H N-MOSバイアス用電流源
Ia P-MOS能動負荷用スイッチ
Ib N-MOS電流源用スイッチ(P-MOS差動対用トリミング手段)
J P-MOS差動対オン・オフ用スイッチ
K N-MOS差動対オン・オフ用スイッチ
X コンパレータ
Y N-MOS用スイッチ選択回路
Z P-MOS用スイッチ選択回路
1a,1b,2,4a,4ba,5a〜5f,10a〜10f,11 Pチャネル型のMOS-FET(P-MOS)
3a,3b,6a〜6f,7a〜7f,8a,8b,9,12 Nチャネル型のMOS-FET(N-MOS)
14a,14b 論理反転回路(ノット回路)
15a〜15d ナンド回路
16a〜16d アンド回路
Claims (7)
- 一対の電圧入力端子にそれぞれ接続された一対のNチャネル型MOS-FETからなるN-MOS差動対と、
このN-MOS差動対に接続されたN-MOS差動対用能動負荷およびN-MOS差動対用電流源と、
前記N-MOS差動対と並列に前記一対の電圧入力端子にそれぞれ接続された一対のPチャネル型MOS-FETからなるP-MOS差動対と、
このP-MOS差動対に接続されたP-MOS差動対用能動負荷およびP-MOS差動対用電流源と、
前記一対の電圧入力端子に加えられる同相入力電圧が前記N-MOS差動対および前記P-MOS差動対を駆動する電源電圧の[1/2]よりも高いときにはHレベルの出力を得、低いときにはLレベルの出力を得るコンパレータと、
このコンパレータの出力がHレベルのときにだけ前記N-MOS差動対用能動負荷およびN-MOS差動対用電流源に電流を流すと共に、前記N-MOS差動対を動作させるN-MOS差動対用スイッチと、
前記コンパレータの出力がLレベルのときにだけ前記P-MOS差動対用能動負荷およびP-MOS差動対用電流源に電流を流すと共に、前記P-MOS差動対を動作させるP-MOS差動対用スイッチと、
前記N-MOS差動対用電流源の駆動能力を調整して前記N-MOS差動対の動作時におけるオフセット電圧を最小にするN-MOS差動対用トリミング手段と、
前記P-MOS差動対用電流源の駆動能力を調整して前記P-MOS差動対の動作時におけるオフセット電圧を最小にするP-MOS差動対用トリミング手段と
を具備したことを特徴とする演算増幅回路。 - 前記N-MOS差動対用スイッチは、前記N-MOS差動対用能動負荷に電流を流すN-MOS能動負荷用スイッチと、前記N-MOS差動対用電流源に流す電流を調整するN-MOS電流源用スイッチと、前記N-MOS差動対を動作させるN-MOS差動対オン・オフ用スイッチとからなり、
前記P-MOS差動対用スイッチは、前記P-MOS差動対用能動負荷に電流を流すP-MOS能動負荷用スイッチと、前記P-MOS差動対用電流源に流す電流を調整するP-MOS電流源用スイッチと、前記P-MOS差動対を動作させるP-MOS差動対オン・オフ用スイッチとからなる請求項1に記載の演算増幅回路。 - 前記N-MOS能動負荷用スイッチ、前記N-MOS電流源用スイッチ、および前記N-MOS差動対オン・オフ用スイッチは、それぞれNチャネル型MOS-FETからなり、
前記P-MOS能動負荷用スイッチ、前記P-MOS電流源用スイッチ、および前記P-MOS差動対オン・オフ用スイッチは、それぞれPチャネル型MOS-FETからなる請求項2に記載の演算増幅回路。 - 前記N-MOS差動対用電流源は、並列に設けられた複数のPチャネル型MOS-FETからなり、前記N-MOS電流源用スイッチは前記N-MOS差動対用電流源を構成する前記複数のPチャネル型MOS-FETにそれぞれ直列に接続された複数のPチャネル型MOS-FETにより構成され、
前記N-MOS差動対用トリミング手段は、前記N-MOS電流源用スイッチを構成する前記複数のPチャネル型MOS-FETを選択的に導通駆動するオン・オフ制御手段である請求項1に記載の演算増幅回路。 - 前記P-MOS差動対用電流源は、並列に設けられた複数のNチャネル型MOS-FETからなり、前記P-MOS電流源用スイッチは前記P-MOS差動対用電流源を構成する前記複数のNチャネル型MOS-FETにそれぞれ直列に接続された複数のNチャネル型MOS-FETにより構成され、
前記P-MOS差動対用トリミング手段は、前記P-MOS電流源用スイッチを構成する前記複数のNチャネル型MOS-FETを選択的に導通駆動するオン・オフ制御手段である請求項1に記載の演算増幅回路。 - 前記コンパレータは、ヒステリシス特性を有するものである請求項1に記載の演算増幅回路。
- 請求項1〜6のいずれかに記載の演算増幅回路において、
更にカスコード接続され、前記N-MOS差動対およびP-MOS差動対にそれぞれ並列接続されて出力抵抗を高くする一対のNチャネル型MOS-FETからなるN-MOSカスコード増幅段および一対のPチャネル型MOS-FETからなるP-MOSカスコード増幅段とにより構成された、入力折り返し型のカスコード回路を備えることを特徴とする演算増幅回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013078911A JP6217115B2 (ja) | 2013-04-04 | 2013-04-04 | 演算増幅回路 |
US14/243,084 US9130521B2 (en) | 2013-04-04 | 2014-04-02 | Operational amplifier circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013078911A JP6217115B2 (ja) | 2013-04-04 | 2013-04-04 | 演算増幅回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014204291A true JP2014204291A (ja) | 2014-10-27 |
JP6217115B2 JP6217115B2 (ja) | 2017-10-25 |
Family
ID=51654027
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013078911A Active JP6217115B2 (ja) | 2013-04-04 | 2013-04-04 | 演算増幅回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9130521B2 (ja) |
JP (1) | JP6217115B2 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017011396A (ja) * | 2015-06-18 | 2017-01-12 | 富士電機株式会社 | 演算増幅回路 |
JP2020043385A (ja) * | 2018-09-06 | 2020-03-19 | 株式会社デンソー | 増幅器 |
JPWO2021070246A1 (ja) * | 2019-10-08 | 2021-04-15 | ||
JPWO2021070245A1 (ja) * | 2019-10-08 | 2021-04-15 | ||
JP2021132357A (ja) * | 2020-02-21 | 2021-09-09 | ローム株式会社 | 演算増幅器 |
JP7521076B2 (ja) | 2018-06-22 | 2024-07-23 | ローム株式会社 | 差動入力回路、エラーアンプ、スイッチング電源 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03113905A (ja) * | 1989-03-22 | 1991-05-15 | Oki Electric Ind Co Ltd | フルレンジ演算増幅回路 |
JPH08204468A (ja) * | 1995-01-20 | 1996-08-09 | Seikosha Co Ltd | 演算増幅器 |
JPH1141038A (ja) * | 1997-07-18 | 1999-02-12 | Denso Corp | バッファ回路 |
JP2006508561A (ja) * | 2002-06-12 | 2006-03-09 | アナログ デバイセス インコーポレーテッド | 高/低同相モード入力電圧のための独立入力オフセット補正機能付演算増幅器 |
JP2008311904A (ja) * | 2007-06-14 | 2008-12-25 | Panasonic Corp | 演算増幅回路 |
JP2009278231A (ja) * | 2008-05-13 | 2009-11-26 | Toshiba Microelectronics Corp | 電圧増幅回路 |
JP2010258949A (ja) * | 2009-04-28 | 2010-11-11 | Seiko Epson Corp | 増幅回路、集積回路装置及び電子機器 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7109697B1 (en) | 2005-06-29 | 2006-09-19 | Texas Instruments Incorporated | Temperature-independent amplifier offset trim circuit |
TWI398095B (zh) * | 2007-03-14 | 2013-06-01 | Novatek Microelectronics Corp | 可補償偏移電壓的運算放大器 |
-
2013
- 2013-04-04 JP JP2013078911A patent/JP6217115B2/ja active Active
-
2014
- 2014-04-02 US US14/243,084 patent/US9130521B2/en active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03113905A (ja) * | 1989-03-22 | 1991-05-15 | Oki Electric Ind Co Ltd | フルレンジ演算増幅回路 |
JPH08204468A (ja) * | 1995-01-20 | 1996-08-09 | Seikosha Co Ltd | 演算増幅器 |
JPH1141038A (ja) * | 1997-07-18 | 1999-02-12 | Denso Corp | バッファ回路 |
JP2006508561A (ja) * | 2002-06-12 | 2006-03-09 | アナログ デバイセス インコーポレーテッド | 高/低同相モード入力電圧のための独立入力オフセット補正機能付演算増幅器 |
JP2008311904A (ja) * | 2007-06-14 | 2008-12-25 | Panasonic Corp | 演算増幅回路 |
JP2009278231A (ja) * | 2008-05-13 | 2009-11-26 | Toshiba Microelectronics Corp | 電圧増幅回路 |
JP2010258949A (ja) * | 2009-04-28 | 2010-11-11 | Seiko Epson Corp | 増幅回路、集積回路装置及び電子機器 |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017011396A (ja) * | 2015-06-18 | 2017-01-12 | 富士電機株式会社 | 演算増幅回路 |
JP7521076B2 (ja) | 2018-06-22 | 2024-07-23 | ローム株式会社 | 差動入力回路、エラーアンプ、スイッチング電源 |
JP2020043385A (ja) * | 2018-09-06 | 2020-03-19 | 株式会社デンソー | 増幅器 |
JP7187904B2 (ja) | 2018-09-06 | 2022-12-13 | 株式会社デンソー | 増幅器 |
JPWO2021070246A1 (ja) * | 2019-10-08 | 2021-04-15 | ||
JPWO2021070245A1 (ja) * | 2019-10-08 | 2021-04-15 | ||
WO2021070246A1 (ja) * | 2019-10-08 | 2021-04-15 | 三菱電機株式会社 | 演算増幅器 |
WO2021070245A1 (ja) * | 2019-10-08 | 2021-04-15 | 三菱電機株式会社 | 演算増幅器 |
JP7301145B2 (ja) | 2019-10-08 | 2023-06-30 | 三菱電機株式会社 | 演算増幅器 |
JP2021132357A (ja) * | 2020-02-21 | 2021-09-09 | ローム株式会社 | 演算増幅器 |
JP7420588B2 (ja) | 2020-02-21 | 2024-01-23 | ローム株式会社 | 演算増幅器 |
Also Published As
Publication number | Publication date |
---|---|
JP6217115B2 (ja) | 2017-10-25 |
US20140300416A1 (en) | 2014-10-09 |
US9130521B2 (en) | 2015-09-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6217115B2 (ja) | 演算増幅回路 | |
KR101972031B1 (ko) | 동적 범위가 넓은 레일-레일 비교기를 위한 오프셋 교정 및 정밀 히스테리시스 | |
US7777568B2 (en) | High frequency receiver preamplifier with CMOS rail-to-rail capability | |
US9685914B2 (en) | Amplifier circuit | |
US6888407B2 (en) | Multistage differential amplifier with CMFB circuit | |
US20150326193A1 (en) | Amplifier input stage and amplifier | |
US6891433B2 (en) | Low voltage high gain amplifier circuits | |
US7714651B2 (en) | Apparatus and method for low power rail-to-rail operational amplifier | |
US20140002195A1 (en) | Operational amplifier with latching state suppression | |
JP6494955B2 (ja) | 高周波増幅回路 | |
US7834693B2 (en) | Amplifying circuit | |
US7449951B2 (en) | Low voltage operational amplifier | |
KR100906424B1 (ko) | 출력 버퍼 및 이를 포함하는 전력 증폭기 | |
JP3809113B2 (ja) | Cmos演算増幅回路 | |
US9473122B1 (en) | Rail-to-rail input stage circuit with constant transconductance | |
CN106257836B (zh) | 具有内建恒定滞后的轨到轨比较器 | |
US20070024367A1 (en) | Operational amplifier and constant-current generation circuit using the same | |
Baxevanakis et al. | Rail-to-rail operational amplifier with stabilized frequency response and constant-gm input stage | |
US8723599B1 (en) | Adjustable gain amplifier system having cleanly adjustable and stable linearized gain | |
TWI685192B (zh) | 差動放大器 | |
Shukla et al. | Review of Folded Cascode and Telescopic Op-Amp | |
JP7187904B2 (ja) | 増幅器 | |
US20080303596A1 (en) | Amplifier circuit having an output transistor for driving a complex load | |
KR100450776B1 (ko) | 클래스 ab 차동출력 cmos 연산증폭기 | |
WO2016084719A1 (ja) | 増幅器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160114 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161124 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161220 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170217 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170829 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170911 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6217115 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |