JP2014203874A - Flip-chip semiconductor light-emitting element, semiconductor device and manufacturing method of the same - Google Patents
Flip-chip semiconductor light-emitting element, semiconductor device and manufacturing method of the same Download PDFInfo
- Publication number
- JP2014203874A JP2014203874A JP2013076700A JP2013076700A JP2014203874A JP 2014203874 A JP2014203874 A JP 2014203874A JP 2013076700 A JP2013076700 A JP 2013076700A JP 2013076700 A JP2013076700 A JP 2013076700A JP 2014203874 A JP2014203874 A JP 2014203874A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor light
- flip
- light emitting
- type semiconductor
- chip type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 85
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 239000000758 substrate Substances 0.000 claims abstract description 58
- 238000000034 method Methods 0.000 claims abstract description 31
- 239000004020 conductor Substances 0.000 claims abstract description 29
- 238000000605 extraction Methods 0.000 claims abstract description 18
- 238000000149 argon plasma sintering Methods 0.000 claims abstract description 17
- 238000007689 inspection Methods 0.000 claims abstract description 12
- 229910052594 sapphire Inorganic materials 0.000 abstract description 10
- 239000010980 sapphire Substances 0.000 abstract description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 6
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 6
- 238000009413 insulation Methods 0.000 abstract 1
- 229910000679 solder Inorganic materials 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Landscapes
- Led Device Packages (AREA)
- Led Devices (AREA)
Abstract
Description
本発明はフリップチップ型半導体発光素子、フリップチップ型半導体発光素子を実装した半導体装置、及びその製造方法に関する。 The present invention relates to a flip chip type semiconductor light emitting device, a semiconductor device mounted with the flip chip type semiconductor light emitting device, and a method for manufacturing the same.
一般に、半導体素子を実装基板に実装する半導体装置の製造方法としては、半導体素子の表面電極と実装基板の電極とをワイヤによって電気的に接続するワイヤボンディング実装方法を用いていたが、最近は、フリップチップ半導体素子をバンプと呼ばれる突起状端子をアレイ状にボンディングした実装基板にフェイスダウン実装するフリップチップ実装方法が用いられている(参照:特許文献1、2)。
In general, as a method of manufacturing a semiconductor device for mounting a semiconductor element on a mounting substrate, a wire bonding mounting method in which the surface electrode of the semiconductor element and the electrode of the mounting substrate are electrically connected by a wire has been used. A flip-chip mounting method is used in which a flip-chip semiconductor element is face-down mounted on a mounting substrate in which protruding terminals called bumps are bonded in an array (refer to
ワイヤボンディング実装方法に比較して、フリップチップ実装方法は、配線長が短いために電気的特性がよいので、高周波回路素子の実装に適している。また、小型化、薄型化の点で有利であるので、携帯機器の実装に適している。さらに、放熱性に優れているので、発光ダイオード(LED)素子、レーザダイオード(LD)素子等の半導体発光素子の実装にも適している。 Compared with the wire bonding mounting method, the flip chip mounting method is suitable for mounting high-frequency circuit elements because the wiring length is short and the electrical characteristics are good. Further, it is advantageous in terms of downsizing and thinning, and is suitable for mounting on portable devices. Furthermore, since it has excellent heat dissipation, it is suitable for mounting semiconductor light emitting devices such as light emitting diode (LED) devices and laser diode (LD) devices.
上述のフリップチップ実装方法において、フリップチップ型半導体発光素子の電極と実装基板のバンプとの接合を行う工法として、導電性接着剤(ペースト)を用いる導電性ペースト接合工法、共晶はんだ及び高温はんだを用いるはんだ接合工法、バンプに荷重を印加する圧接工法、バンプに超音波を印加する超音波接合工法等がある。このうち、超音波接合工法は、コスト、接合信頼性、接合荷重、接合ピッチ精度等において総合的に優れている。 In the flip chip mounting method described above, as a method of bonding the electrodes of the flip chip type semiconductor light emitting element and the bumps of the mounting substrate, a conductive paste bonding method using a conductive adhesive (paste), eutectic solder and high temperature solder. There are a solder bonding method using, a pressure welding method for applying a load to the bump, an ultrasonic bonding method for applying an ultrasonic wave to the bump, and the like. Among these, the ultrasonic bonding method is generally excellent in cost, bonding reliability, bonding load, bonding pitch accuracy, and the like.
他方、フリップチップ型半導体発光素子においては、光取り出し効率を向上させるために、光散乱用光取り出し凹凸面が上面全体に形成されている。 On the other hand, in the flip-chip type semiconductor light emitting device, in order to improve the light extraction efficiency, a light extraction uneven surface for light scattering is formed on the entire upper surface.
しかしながら、上述のフリップチップ型半導体発光素子を実装基板にフリップチップ実装した場合、加熱超音波圧着後に、たとえフリップチップ型半導体発光素子と実装基板との位置関係がずれても、全面に形成された光取り出し凹凸面の光散乱のために、フリップチップ型半導体発光素子の電極と実装基板のバンプとの位置関係のずれ、つまり、フリップチップ型半導体発光素子と実装基板とのアライメント精度をフリップチップ型半導体発光素子の上面から確認できない。従って、フリップチップ型半導体発光素子の電極が実装基板のバンプからずれることがある。この結果、リーク電流の発生、電流集中による破壊を招き、実装後の信頼性が低下するという課題がある。 However, when the above-described flip-chip type semiconductor light-emitting device is flip-chip mounted on a mounting substrate, it is formed on the entire surface even if the positional relationship between the flip-chip type semiconductor light-emitting device and the mounting substrate is shifted after heating ultrasonic pressure bonding. Due to the light scattering on the light extraction uneven surface, the positional deviation between the flip chip type semiconductor light emitting device electrode and the bump of the mounting substrate, that is, the alignment accuracy between the flip chip type semiconductor light emitting device and the mounting substrate is flip chip type. It cannot be confirmed from the upper surface of the semiconductor light emitting device. Accordingly, the electrodes of the flip-chip type semiconductor light emitting device may be displaced from the bumps of the mounting substrate. As a result, there is a problem in that leakage current is generated and destruction due to current concentration is caused, and reliability after mounting is lowered.
上述の課題を解決するために、本発明に係るフリップチップ型半導体発光素子は、実装基板にフェイスダウン実装されるべきフリップチップ型半導体発光素子であって、このフリップチップ型半導体発光素子の実装基板に対向しない側の光取り出し面を光散乱が大きい凹凸面及び光散乱が小さい平坦面により構成したものである。これにより、フェイスダウン実装後に、フリップチップ型半導体発光素子と実装基板とのアライメント精度をフリップチップ型半導体発光素子の上面の光取り出し面の光散乱が小さい平坦面を介して確認するようになる。 In order to solve the above-mentioned problems, a flip chip type semiconductor light emitting device according to the present invention is a flip chip type semiconductor light emitting device to be face-down mounted on a mounting substrate, and the mounting substrate of this flip chip type semiconductor light emitting device The light extraction surface on the side not facing the surface is constituted by an uneven surface with large light scattering and a flat surface with small light scattering. Accordingly, after the face-down mounting, the alignment accuracy between the flip chip type semiconductor light emitting device and the mounting substrate is confirmed through a flat surface with a small light scattering of the light extraction surface on the upper surface of the flip chip type semiconductor light emitting device.
また、本発明に係る半導体装置は、上述のフリップチップ型半導体発光素子と、実装基板とを具備し、フリップチップ型半導体発光素子は実装基板にフェイスダウン実装されたものである。 A semiconductor device according to the present invention includes the above-described flip chip type semiconductor light emitting element and a mounting substrate, and the flip chip type semiconductor light emitting element is mounted on the mounting substrate face down.
さらに、本発明に係る半導体装置の製造方法は、フリップチップ型半導体発光素子の上側に光取り出し面として光散乱が大きい凹凸面及び光散乱が小さい平坦面を形成する光取り出し面形成工程と、フリップチップ型半導体発光素子の下側をp側導体パターン及びn側導体パターンが形成された実装基板にフェイスダウン実装するフェイスダウン工程と、平坦面を介して実装基板のp側導体パターンとn側導体パターンとの境界を観測することによりフリップチップ型半導体発光素子と実装基板とのアライメント検査を行うアライメント検査工程とを具備し、フリップチップ型半導体発光素子の上記平坦面がフリップチップ型半導体発光素子のp側電極とn側電極との少なくとも2つの境界に対向するようにしたものである。 Furthermore, the method of manufacturing a semiconductor device according to the present invention includes a light extraction surface forming step of forming an uneven surface having a large light scattering and a flat surface having a small light scattering as a light extraction surface above the flip chip type semiconductor light emitting element, A face-down process in which the lower side of the chip-type semiconductor light-emitting element is face-down mounted on a mounting substrate on which a p-side conductor pattern and an n-side conductor pattern are formed, and the p-side conductor pattern and the n-side conductor of the mounting substrate through a flat surface An alignment inspection process for performing an alignment inspection between the flip chip type semiconductor light emitting element and the mounting substrate by observing the boundary with the pattern, and the flat surface of the flip chip type semiconductor light emitting element is the flip chip type semiconductor light emitting element. It is intended to face at least two boundaries between the p-side electrode and the n-side electrode.
本発明によれば、フリップチップ型半導体発光素子と実装基板とのアライメント精度を迅速かつ正確に確認でき、実装後の信頼性を向上できる。 According to the present invention, the alignment accuracy between the flip-chip type semiconductor light emitting element and the mounting substrate can be confirmed quickly and accurately, and the reliability after mounting can be improved.
図1は本発明に係るフリップチップ型半導体発光素子の実施の形態を示す断面図、図2及び図3は図1のフリップチップ型半導体発光素子の光取り出し面の平面図及びp側電極及びn側電極の平面図である。尚、図1、図2、図3のフリップチップ型半導体発光素子はたとえばサイズ1.0mm×1.2mm、厚さ0.1mmの発光ダイオード(LED)素子である。また、図1は図2、図3のI-I線断面図である。 FIG. 1 is a cross-sectional view showing an embodiment of a flip chip type semiconductor light emitting device according to the present invention, and FIGS. 2 and 3 are plan views, p-side electrodes and n of a light extraction surface of the flip chip type semiconductor light emitting device of FIG. It is a top view of a side electrode. 1, 2, and 3 are light emitting diode (LED) elements having a size of 1.0 mm × 1.2 mm and a thickness of 0.1 mm, for example. 1 is a cross-sectional view taken along the line II of FIG. 2 and FIG.
図1において、サファイア基板1上にSiドープn型GaN層2、InGaN/GaN多重井戸(MQW)活性層3、Mgドープp型GaN層4が形成されている。また、p型GaN層4及びn型GaN層2上に、AgNiTiPtAuよりなるp側電極5及びn側電極6が形成されている。p側電極5及びn側電極6のAuバンプ接着領域BR1、BR2(図3に図示)以外の領域を覆うように酸化シリコン(SiO2)よりなる絶縁層7が形成されている。
In FIG. 1, a Si-doped n-
図2、図3をも参照すると、サファイア基板1の上面には、光取り出し面の作用をする光散乱が大きい凹凸面1a及び光散乱が小さい平坦面1bが設けられている。この平坦面1bを介してp側電極5とn側電極6との境界8に対応する実装基板の導体パターンの境界を上から確認でき、この結果、後述のアライメント検査工程においてフェイスダウン実装後の半導体発光素子と実装基板とのアライメント検査を迅速かつ正確に実行できる。
Referring also to FIGS. 2 and 3, the upper surface of the
尚、平坦面1bは、形状によっては少なくとも1つのn側電極6またはp側電極5の境界に対向して設ければよい。より望ましくは、少なくとも2つのn側電極6またはp側電極5の境界に対向して設けるとよい。半導体発光素子の上面視形状を対角線または中心線で4つの象限に分けた際に、平坦面1bが異なる象限に属するようにすると、x方向、y方向、θ角方向のアライメントを合わせやすく、好ましい。たとえば、図2に示すごとく、半導体発光素子の重心Oから距離Dが等しい2つのn側電極6に対向して設ければよい。
The
また、平坦面1bの面積は、上面視したときの半導体発光素子全体の面積に対して10%以下とすることが好ましい。これを上回ると、半導体発光素子の光取り出し効率を高めることができないからである。
The area of the
図4は図1〜図3の半導体発光素子がフェイスダウン実装される実装基板の断面図、図5は図4の実装基板の上面図である。尚、図4は図5のIV-IV線断面図である。 4 is a cross-sectional view of a mounting substrate on which the semiconductor light emitting device of FIGS. 1 to 3 is mounted face down, and FIG. 5 is a top view of the mounting substrate of FIG. 4 is a cross-sectional view taken along line IV-IV in FIG.
図4、図5に示すように、実装基板11上には、半導体発光素子のp側電極5、n側電極6のそれぞれに接続されるp側導体パターン12、n側導体パターン13が形成されている。この場合、p側導体パターン12とn側導体パターン13とは電気的に分離されている。図3のp側電極5とn側電極6との境界8はp側導体パターン12とn側導体パターン13との境界14に対向している。また、p側導体パターン12には、後述のAuバンプB1がボンディングされるバンプボンディング領域R1が設けられ、他方、n側導体パターン13には、後述のAuバンプB2がボンディングされるバンプボンディング領域R2が設けられている。
As shown in FIGS. 4 and 5, a p-
次に、図1、図2、図3のフリップチップ型半導体発光素子及び図4、図5の実装基板を含む半導体装置の製造方法を図6を参照して説明する。 Next, a method of manufacturing a semiconductor device including the flip-chip type semiconductor light emitting device of FIGS. 1, 2, and 3 and the mounting substrate of FIGS. 4 and 5 will be described with reference to FIG.
始めに、ステップ601にて、光取り出し面としての光散乱が大きい凹凸面1a、光散乱が小さい平坦面1bの形成前の図1、図2、図3のフリップチップ型半導体発光素子を通常の方法で形成する。つまり、サファイア基板1上にn型GaN層2、InGaN/GaN MQW活性層3及びp型GaN層4をエピタキシャル成長法によって形成させ、次いで、p側電極5及びn側電極6を形成する。
First, in
次に、ステップ602にて、サファイア基板1上に酸化シリコンパターンをCVD法/エッチング法によって形成する。この酸化シリコンパターンは平坦面1bに対応する2つのn側電極6の中心に対して直径120μmの円及び140μmの円の差異である幅20μmの環状をなしている。次いで、この酸化シリコンパターンをマスクとしてバッファードフッ酸によるウェットエッチングにより凹凸面1aを形成する。次いで、酸化シリコンパターンを除去して平坦面1bを露出させる。尚、凹凸面1aは、リフトオフ法、インプリント等のプレス法、あるいはウェットブラスト法等によっても形成できる。
Next, in
他方、ステップ603にて、図7に示すごとく、実装基板11のp側導体パターン12のバンプボンディング領域R1及びn側導体パターン13のバンプボンディング領域R2上にAuバンプB1、B2(図7にB2のみ図示)を加圧超音波法によってボンディングする。この場合、p側導体パターン12に対して10個のAuバンプB1、n側導体パターン13に対しては6個のAuバンプB2が設けられる。半導体発光素子の実装後のAuバンプB1、B2の直径は約80μm、高さは約20μmである。尚、AuバンプB1、B2の直径及び高さは半導体発光素子実装時のつぶし量により変化するものの、20μmより高い高さたとえば30μm程度であってもよい。
On the other hand, at
次に、ステップ604〜606を参照すると、図8に示すごとく、図7のAuバンプB1、B2が形成された実装基板11に凹凸面1a、平坦面1bが形成されたフリップチップ型半導体発光素子をフェイスダウン実装する。以下、ステップ604〜607について詳細に説明する。
Next, referring to
ステップ604にて、フリップチップ型半導体発光素子のn側電極6及び実装基板のAuバンプB2及びn側導体パターン13を画像認識する。
In
次に、ステップ605にて、ステップ604において画像認識された結果に基づいて、図8に示すごとく、フリップチップ型半導体発光素子を実装基板に重ね合わせる。
Next, in
次に、ステップ606にて、加熱すると共に超音波によって圧着させ、フェイスダウン実装工程が終了する。尚、このとき、フリップチップ型半導体発光素子と実装基板との位置関係がずれることがある。
Next, in
最後に、ステップ607にて、フリップチップ型半導体発光素子と実装基板とのアライメント検査をする。すなわち、光取り出し面の平坦面1bから顕微鏡にてフリップチップ型半導体発光素子のn側電極6と実装基板11上のAuバンプB2とのX方向、Y方向、θ角方向のアライメントを検査する。このとき、実際には、フリップチップ型半導体発光素子の平坦面1bに関して実装基板11の導体パターン12、13の境界が正しい位置で観察できるか否かで上記アライメント検査が行われる。この結果、図9の(A)に示すごとく、平坦面1bに関して導体パターン12、13の境界14が正しい位置で観察されれば、AuバンプB2はフリップチップ型半導体発光素子のn側電極6に対して正しく対向しているとみなす。この結果、アライメント検査は合格したとしてステップ608にて後工程に進む。他方、図9の(B)、(C)に示すごとく、平坦面1bに関して導体パターン12、13の境界14がずれて正しくない位置で観察されれば、AuバンプB2はフリップチップ型半導体発光素子のn側電極6に対して正しく対向していないとみなす。この結果、アライメント検査は不合格としてステップ609にて当該フリップチップ型半導体発光素子と実装基板との圧着体は廃棄される。
Finally, in
尚、上述の実施の形態においては、サファイア基板上に光取り出し面の凹凸面及び平坦面を形成したが、サファイア基板を除去した場合には、n型GaN層に光取り出し面の凹凸面及び平坦面を形成する。また、成長基板をサファイア基板の代わりにGaN基板とすることもできる。 In the above embodiment, the uneven surface and the flat surface of the light extraction surface are formed on the sapphire substrate. However, when the sapphire substrate is removed, the uneven surface and the flat surface of the light extraction surface are formed on the n-type GaN layer. Form a surface. Further, the growth substrate can be a GaN substrate instead of the sapphire substrate.
また、本発明は、上述の実施の形態の自明の範囲の種々の変更例に適用し得る。 Further, the present invention can be applied to various modifications within the obvious range of the above-described embodiment.
1:サファイア基板
2:n型GaN層
3:InGaN/GaN多重井戸(MQW)活性層
4:p型GaN層
5:p側電極
6:n側電極
7:絶縁層
8:境界
11:実装基板
12:p側導体パターン
13:n側導体パターン
14:境界
B1、B2:バンプ
BR1、BR2:バンプ接着領域
R1、R2:バンプボンディング領域
1: Sapphire substrate 2: n-type GaN layer 3: InGaN / GaN multiple well (MQW) active layer 4: p-type GaN layer 5: p-side electrode 6: n-side electrode 7: insulating layer 8: boundary 11: mounting substrate 12 : P-side conductor pattern 13: n-side conductor pattern 14: boundary
B1, B2: Bump
BR1, BR2: Bump adhesion area
R1, R2: Bump bonding area
Claims (7)
該フリップチップ型半導体発光素子の前記実装基板に対向しない側の光取り出し面を光散乱が大きい凹凸面及び光散乱が小さい平坦面により構成したフリップチップ型半導体発光素子。 A flip chip type semiconductor light emitting device to be mounted face down on a mounting substrate,
A flip chip type semiconductor light emitting device comprising a light extraction surface on the side not facing the mounting substrate of the flip chip type semiconductor light emitting device, having an uneven surface with large light scattering and a flat surface with small light scattering.
実装基板と
を具備し、
前記フリップチップ型半導体発光素子は前記実装基板にフェイスダウン実装された半導体装置。 The flip-chip type semiconductor light emitting device according to any one of claims 1 to 5,
A mounting substrate, and
The flip chip type semiconductor light emitting element is a semiconductor device mounted face down on the mounting substrate.
前記フリップチップ型半導体発光素子をp側導体パターン及びn側導体パターンが形成された実装基板にフェイスダウン実装するフェイスダウン工程と、
前記平坦面を介して前記実装基板の前記p側導体パターンと前記n側導体パターンとの境界を観測することにより前記フリップチップ型半導体発光素子と前記実装基板とのアライメント検査を行うアライメント検査工程と
を具備し、
前記フリップチップ型半導体発光素子の前記平坦面が前記フリップチップ型半導体発光素子のp側電極とn側電極との少なくとも2つの境界に対向するようにした半導体装置の製造方法。
A light extraction surface forming step of forming an uneven surface having a large light scattering and a flat surface having a small light scattering on the upper side of the flip-chip type semiconductor light emitting element;
A face-down process of face-down mounting the flip-chip type semiconductor light emitting device on a mounting substrate on which a p-side conductor pattern and an n-side conductor pattern are formed;
An alignment inspection step of performing an alignment inspection between the flip-chip type semiconductor light emitting element and the mounting substrate by observing a boundary between the p-side conductor pattern and the n-side conductor pattern of the mounting substrate through the flat surface; Comprising
A method of manufacturing a semiconductor device, wherein the flat surface of the flip-chip type semiconductor light-emitting element faces at least two boundaries between a p-side electrode and an n-side electrode of the flip-chip type semiconductor light-emitting element.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013076700A JP6147061B2 (en) | 2013-04-02 | 2013-04-02 | Flip-chip type semiconductor light emitting device, semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013076700A JP6147061B2 (en) | 2013-04-02 | 2013-04-02 | Flip-chip type semiconductor light emitting device, semiconductor device and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014203874A true JP2014203874A (en) | 2014-10-27 |
JP6147061B2 JP6147061B2 (en) | 2017-06-14 |
Family
ID=52354075
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013076700A Active JP6147061B2 (en) | 2013-04-02 | 2013-04-02 | Flip-chip type semiconductor light emitting device, semiconductor device and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6147061B2 (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018500773A (en) * | 2014-12-30 | 2018-01-11 | 深▲セン▼市華星光電技術有限公司 | Light emitting device and light emitting device mounting body |
CN114267764A (en) * | 2021-12-27 | 2022-04-01 | 广东省科学院半导体研究所 | Deep ultraviolet LED with high light emitting efficiency and preparation method thereof |
JP7425955B2 (en) | 2022-02-28 | 2024-02-01 | 日亜化学工業株式会社 | Light-emitting device and method for manufacturing the light-emitting device |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5742179A (en) * | 1980-08-27 | 1982-03-09 | Nec Corp | Semiconductor device with recognition pattern |
JP2006100787A (en) * | 2004-08-31 | 2006-04-13 | Toyoda Gosei Co Ltd | Light emitting device and light emitting element |
JP2009059969A (en) * | 2007-08-31 | 2009-03-19 | Seiwa Electric Mfg Co Ltd | Semiconductor light-emitting element, light-emitting device, luminaire, display unit, and method for fabricating semiconductor light-emitting element |
JP2012124330A (en) * | 2010-12-08 | 2012-06-28 | Stanley Electric Co Ltd | Semiconductor light-emitting element |
-
2013
- 2013-04-02 JP JP2013076700A patent/JP6147061B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5742179A (en) * | 1980-08-27 | 1982-03-09 | Nec Corp | Semiconductor device with recognition pattern |
JP2006100787A (en) * | 2004-08-31 | 2006-04-13 | Toyoda Gosei Co Ltd | Light emitting device and light emitting element |
JP2009059969A (en) * | 2007-08-31 | 2009-03-19 | Seiwa Electric Mfg Co Ltd | Semiconductor light-emitting element, light-emitting device, luminaire, display unit, and method for fabricating semiconductor light-emitting element |
JP2012124330A (en) * | 2010-12-08 | 2012-06-28 | Stanley Electric Co Ltd | Semiconductor light-emitting element |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018500773A (en) * | 2014-12-30 | 2018-01-11 | 深▲セン▼市華星光電技術有限公司 | Light emitting device and light emitting device mounting body |
CN114267764A (en) * | 2021-12-27 | 2022-04-01 | 广东省科学院半导体研究所 | Deep ultraviolet LED with high light emitting efficiency and preparation method thereof |
CN114267764B (en) * | 2021-12-27 | 2024-05-17 | 广东省科学院半导体研究所 | Deep ultraviolet LED with high light-emitting efficiency and preparation method thereof |
JP7425955B2 (en) | 2022-02-28 | 2024-02-01 | 日亜化学工業株式会社 | Light-emitting device and method for manufacturing the light-emitting device |
Also Published As
Publication number | Publication date |
---|---|
JP6147061B2 (en) | 2017-06-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4632690B2 (en) | Semiconductor light emitting device and manufacturing method thereof | |
TWI422065B (en) | Light emitting diode chip, package structure of the same, and fabricating method thereof | |
TW201349599A (en) | Light emitting apparatus and light emitting module thereof | |
JP2009099697A (en) | Semiconductor apparatus and method of manufacturing the same | |
US20150014848A1 (en) | Semiconductor device and fabrication method thereof | |
CN103066180A (en) | Light emitting device (LED), manufacturing method thereof, and LED module using same | |
JP2007049045A (en) | Semiconductor light emitting device and semiconductor device using the same | |
JP6133076B2 (en) | Semiconductor light emitting element and light emitting device | |
JP6147061B2 (en) | Flip-chip type semiconductor light emitting device, semiconductor device and manufacturing method thereof | |
US8748913B2 (en) | Light emitting diode module | |
KR102348352B1 (en) | Light-emitting device | |
JP2002057374A (en) | Semiconductor light-emitting device | |
JP2006073618A (en) | Optical element and manufacturing method thereof | |
TWI548114B (en) | Flip-chip semiconductor light emitting device and a method for manufacturing the same | |
KR20160026604A (en) | Method for microsoldering led of flip chip type | |
JP2015079929A (en) | Semiconductor light-emitting device and method of manufacturing the same | |
JP6067408B2 (en) | Flip-chip type semiconductor light emitting device, semiconductor device and manufacturing method thereof | |
TWI550918B (en) | Light emitting diode module and method of manufacturing the same | |
CN210182403U (en) | Flip LED chip and packaging device thereof | |
JP2000012898A (en) | Semiconductor light-emitting device | |
JP7189441B2 (en) | Implementation method | |
JP2014022380A (en) | Semiconductor element and manufacturing method of the same | |
US20210376212A1 (en) | Semiconductor light emitting device and method of manufacturing the same | |
KR101239458B1 (en) | Stepped-stacked semiconductor package and method of manufacturing the same | |
JP2014011396A (en) | Packaging structure of semiconductor device and packaging method of semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160215 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161031 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161108 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161209 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170501 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170516 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6147061 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |