JP2014201446A - Glass substrate for display, method for manufacturing the same, and method for manufacturing a panel for display - Google Patents
Glass substrate for display, method for manufacturing the same, and method for manufacturing a panel for display Download PDFInfo
- Publication number
- JP2014201446A JP2014201446A JP2013075543A JP2013075543A JP2014201446A JP 2014201446 A JP2014201446 A JP 2014201446A JP 2013075543 A JP2013075543 A JP 2013075543A JP 2013075543 A JP2013075543 A JP 2013075543A JP 2014201446 A JP2014201446 A JP 2014201446A
- Authority
- JP
- Japan
- Prior art keywords
- glass substrate
- glass
- display
- rsk
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明は、ディスプレイ用ガラス基板及びその製造方法、並びにディスプレイ用パネルの製造方法に関する。 The present invention relates to a glass substrate for display, a manufacturing method thereof, and a manufacturing method of a display panel.
プラズマディスプレイパネル（ＰＤＰ）、液晶表示装置（ＬＣＤ）、エレクトロルミネッセンスディスプレイ（ＥＬＤ）、フィールドエミッションディスプレイ（ＦＥＤ）等のフラットパネルディスプレイにおいては、ガラス基板上に透明電極、半導体素子等を形成したものが基板として用いられている。たとえば、ＬＣＤにおいては、ガラス基板上に透明電極、ＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）等が形成されたものが基板として用いられている。 In flat panel displays such as a plasma display panel (PDP), a liquid crystal display (LCD), an electroluminescence display (ELD), and a field emission display (FED), a transparent electrode, a semiconductor element, etc. are formed on a glass substrate. Used as a substrate. For example, in an LCD, a substrate in which a transparent electrode, a TFT (Thin Film Transistor), etc. are formed on a glass substrate is used.
特にフラットパネルディスプレイ、中でも液晶ディスプレイにおいてはアルカリ酸化物を含有しない無アルカリガラス基板が用いられる。このような無アルカリガラス基板においては、ガラス基板の静電気の帯電が問題になることが多い。もともと絶縁体であるガラスは非常に帯電しやすいが、アルカリ酸化物成分をほとんど含有しない無アルカリガラスはその中でも特に帯電しやすく、かつ一旦帯電した静電気が逃げずに維持される傾向がある。 In particular, non-alkali glass substrates containing no alkali oxide are used in flat panel displays, particularly liquid crystal displays. In such an alkali-free glass substrate, electrostatic charging of the glass substrate often becomes a problem. Originally, the glass that is an insulator is very easily charged, but the alkali-free glass containing almost no alkali oxide component is particularly easily charged, and the charged static electricity tends to be maintained without escape.
例えば、液晶ディスプレイなどフラットパネルディスプレイの製造工程において、ガラス基板の帯電は様々な工程で引き起こされるが、製膜工程などにおける金属や絶縁体のプレートとの接触剥離で起こるいわゆる剥離帯電が大きな問題となっている。
プレートとガラス基板の接触、剥離による帯電は常圧の大気中の工程はもちろんのこと、基板表面の薄膜のエッチングをおこなう工程や製膜工程など、真空の工程中でも発生し問題となる。このような工程中で帯電したガラス基板に導電性の物質が近づくと放電が起こる。帯電している静電気の電圧は数１０ｋＶにも達するため、放電によってガラス基板表面の素子や電極線、或いは場合によってはガラスそのものの破壊（絶縁破壊あるいは静電破壊）が起こり表示不良の原因となる。
For example, in a manufacturing process of a flat panel display such as a liquid crystal display, charging of a glass substrate is caused by various processes, but so-called peeling charging that occurs by contact peeling with a metal or insulator plate in a film forming process is a big problem. It has become.
Charging due to contact and peeling between the plate and the glass substrate occurs in a vacuum process such as a process for etching a thin film on the substrate surface or a film forming process, as well as a process in atmospheric pressure. When a conductive substance approaches the charged glass substrate in such a process, discharge occurs. Since the charged electrostatic voltage reaches several tens of kV, the discharge causes destruction of the elements and electrode wires on the surface of the glass substrate, or in some cases the glass itself (insulation breakdown or electrostatic breakdown), which causes display defects. .
液晶ディスプレイの中でもＴＦＴ−ＬＣＤに代表されるアクティブマトリクスタイプの液晶ディスプレイは、ガラス基板表面に薄膜トランジスタなどの微細な半導体素子や電子回路を形成するが、この素子や回路は静電破壊に非常に弱いため特に問題となる。また帯電した基板は環境中に存在するダストを引き寄せ基板表面の汚染の原因ともなる。 Among liquid crystal displays, active matrix type liquid crystal displays typified by TFT-LCDs form fine semiconductor elements such as thin film transistors and electronic circuits on the glass substrate surface, but these elements and circuits are very vulnerable to electrostatic breakdown. This is particularly problematic. In addition, the charged substrate attracts dust present in the environment and causes contamination of the substrate surface.
ガラス基板の帯電防止策としてはイオナイザを用いて電荷を中和する、あるいは環境中の湿度を上げ、たまった電荷を空中に放電させる方法などが用いられている。しかしこれらの対策はコストアップの要因になる他、工程中に帯電を引き起こす場所が多岐にわたるため、効果的な対策を打つことが難しいという問題が残る。さらにプラズマプロセスのような真空プロセス中ではこれらの手段を用いることができない。従って液晶ディスプレイを初めとするフラットパネルディスプレイ用途には、帯電しにくいガラス基板が強く求められている。 As an antistatic measure for the glass substrate, an ionizer is used to neutralize the charge, or the humidity in the environment is increased to discharge the accumulated charge into the air. However, these countermeasures increase the cost, and there are various places where charging is caused during the process, so that it is difficult to take effective countermeasures. Furthermore, these means cannot be used in a vacuum process such as a plasma process. Therefore, for flat panel display applications such as liquid crystal displays, there is a strong demand for glass substrates that are not easily charged.
このような状況下で、各種の工程中でガラス基板をハンドリングする際に用いられる吸着ステージとの間で生じる剥離帯電に注目して、ガラス基板の表面を粗面化させる技術が提案されている（例えば、特許文献１〜特許文献３参照）。 Under such circumstances, a technique for roughening the surface of the glass substrate has been proposed by paying attention to peeling charging that occurs between the suction stage used when handling the glass substrate in various processes. (For example, see Patent Documents 1 to 3).
例えば、特許文献１では、ステージに吸着させる側の基板表面に微細な凹凸を形成させている。また、特許文献２では、同様に基板表面に微細な凹凸を付与させ、その表面粗さが０．３ｎｍ以上１０ｎｍ以下に管理している。さらに、特許文献３では、微細な凹凸の程度を算術平均高さＲａにより管理し、その値を０．８〜２．０ｎｍとしている。 For example, in Patent Document 1, fine unevenness is formed on the surface of the substrate to be adsorbed on the stage. Moreover, in patent document 2, the fine unevenness | corrugation is similarly given to the substrate surface, and the surface roughness is managed to 0.3 nm or more and 10 nm or less. Furthermore, in patent document 3, the grade of a fine unevenness | corrugation is managed by arithmetic mean height Ra, and the value is set to 0.8-2.0 nm.
このような用途に用いられるガラス基板は、例えば、第１０世代では２８５０×３０５０ｍｍのサイズとなるように年次大型化されている。また、ディスプレイパネルの高精細化はさらに進んでおりガラス基板の平坦性に対する品質要求は一層厳しくなる一方で、帯電し難いガラス基板への要求が高められつつある。
ガラス基板の接触、剥離による帯電は各種工程での発生が懸念される中、ステージとガラス基板間において発生する剥離帯電を解決することを主目標としてガラス基板の表面を粗面化する従来の提案では帯電し難いガラス基板への要求を必ずしも十分に満たすものではない。
The glass substrate used for such a use is enlarged yearly so that it may become a size of 2850x3050 mm in the 10th generation, for example. In addition, the display panel has been further refined and the quality requirement for the flatness of the glass substrate has become more severe, while the demand for a glass substrate that is difficult to be charged is being increased.
Conventional proposals to roughen the surface of the glass substrate with the main goal of solving the peeling electrification that occurs between the stage and the glass substrate, while charging due to contact and peeling of the glass substrate is a concern in various processes However, the requirement for a glass substrate that is difficult to be charged is not always satisfied sufficiently.
例えば、ガラス基板のガラス表面に表面凹凸を形成するために、算術平均粗さＲａが０．３〜１．５ｎｍになるようにガラス表面を化学処理しても、帯電防止の効果を十分に得ることができない場合がある。特に、線幅やピッチが狭い配線パターンと共に用いられる高精細・高解像度ディスプレイ向けの、例えば、酸化物半導体や低温ポリシリコン半導体が形成されるガラス基板について、従来の上記パラメータを用いた管理では、高精細・高解像度ディスプレイ向けのガラス基板の品質要求に応えることは十分でない。 For example, in order to form surface irregularities on the glass surface of the glass substrate, even if the glass surface is chemically treated so that the arithmetic average roughness Ra is 0.3 to 1.5 nm, a sufficient antistatic effect is obtained. It may not be possible. Especially for high-definition and high-resolution displays used with wiring patterns with narrow line widths and pitches, for example, glass substrates on which oxide semiconductors and low-temperature polysilicon semiconductors are formed, in the management using the above-mentioned parameters, It is not enough to meet the quality requirements of glass substrates for high-definition and high-resolution displays.
さらに、高精細・高解像度ディスプレイ向けのガラス基板では、形成される配線パターンに微小欠陥が生じただけでディスプレイとして不適とされる。すなわち、帯電（静電気）によって気中の塵埃（パーティクル）がガラス基板の面内に吸い寄せされ、ガラス基板の面内のパーティクル数が多くなる。その結果、細線化、薄膜化が進むパネルにおいて、歩留まり低下の原因になっている。
また、配線パターンの線幅や配線パターンのピッチ間隔が狭いと、帯電に起因して放電によって、たとえ低いレベルの放電であっても、半導体素子の静電破壊が発生しやすい、という問題もある。これにより、ディスプレイの高精細化に伴いTFTパネルにおける配線密度が高くなっていることから、ESD、静電気の放電破壊による歩留まり低下が問題になっている。
さらに、CF（カラーフィルタ）パネルではブラックマトリックスの欠陥、剥離の問題あり、また、有機ELディスプレイでも、同様の問題が発生する。
Furthermore, a glass substrate for a high-definition / high-resolution display is unsuitable as a display simply because a minute defect occurs in the formed wiring pattern. That is, dust (particles) in the air is sucked into the surface of the glass substrate by charging (static electricity), and the number of particles in the surface of the glass substrate increases. As a result, in a panel that is becoming thinner and thinner, it causes a decrease in yield.
In addition, when the line width of the wiring pattern or the pitch interval of the wiring pattern is narrow, there is a problem that electrostatic discharge of the semiconductor element is likely to occur even if the discharge is caused by charging even at a low level. . As a result, the wiring density in the TFT panel has been increased with the increase in the definition of the display, so that the yield reduction due to ESD and electrostatic discharge breakdown has become a problem.
Furthermore, there are black matrix defects and peeling problems with CF (color filter) panels, and similar problems occur with organic EL displays.
このような状況下で、ディスプレイ用のパネル製造工程では、板状のガラス基板が例えば、プッシャーピンやリフターピンにより持ち上げられたり、また、吸着パッドによりガラス基板が保持されている。この間、ピンの先端とガラス基板との間で振動等が発生し、ピン先端とガラス基板との間で摩擦が発生する。また、吸着のために吸引すると吸着パッドのパッド面とガラス基板との間で同様に摩擦が発生する。
そこで、本発明者らは、従来提案されている剥離帯電の防止に加えて、摩擦帯電の少ないガラス基板が提供できれば、高精細化が進んだガラス基板への品質要求に応えることができるのではないかと考えた。
Under such circumstances, in a panel manufacturing process for a display, a plate-like glass substrate is lifted by, for example, a pusher pin or a lifter pin, or the glass substrate is held by a suction pad. During this time, vibration or the like is generated between the tip of the pin and the glass substrate, and friction is generated between the tip of the pin and the glass substrate. Further, when suction is performed for suction, friction similarly occurs between the pad surface of the suction pad and the glass substrate.
Therefore, in addition to the conventionally proposed prevention of peeling electrification, the present inventors can meet the quality requirements for glass substrates with higher definition if a glass substrate with less frictional charging can be provided. I thought.
そこで、本発明は、板状のガラスの裏面側に、リフターピンや吸着パッドなどのガラス保持部材が接触した際に、ガラス板と接触部材との接触によって発生する摩擦帯電を低減することができるガラス基板を提供することを目的とする。 Therefore, the present invention can reduce the frictional charge generated by the contact between the glass plate and the contact member when a glass holding member such as a lifter pin or a suction pad comes into contact with the back side of the plate-like glass. An object is to provide a glass substrate.
本発明者の実験により、Ｒｓｋ＞０．５かつＲＳｍ＞０．０６μｍとなる表面凹凸形状を有するガラス板は、ガラス表面と接触部材との動摩擦係数が０．５以下に低減でき、帯電量も小さいことが確認された。
すなわち本発明のガラス基板は、ガラス基板の主表面のうち一方のガラス表面は、その表面性状が、凹凸の平均間隔により定義されるＲＳｍが０．０６μｍよりも大きく、かつ、山部と谷部との対象性を示すひずみ度Ｒｓｋが０．５よりも大きいことを特徴とする。
ここで、動摩擦係数が０．５以下であることが好ましい。
また、前記ガラス基板の主表面のうち他方のガラス表面は、半導体素子やデバイス等の素子が形成される素子形成面であるので十分な平滑性が求められ、例えば、Ｒａ（算術平均粗さ：ＪＩＳ Ｂ ０６０１：２００１）が０．２ｎｍ以下であり、かつ、山部と谷部との対象性を示すひずみ度Ｒｓｋは絶対値で０．０５以下の範囲内であることが好ましい。
According to the experiments of the present inventor, the glass plate having an uneven surface shape with Rsk> 0.5 and RSm> 0.06 μm can reduce the dynamic friction coefficient between the glass surface and the contact member to 0.5 or less, and the charge amount is also low. It was confirmed to be small.
That is, in the glass substrate of the present invention, one of the main surfaces of the glass substrate has a surface property that the RSm defined by the average spacing of the irregularities is greater than 0.06 μm, and the peaks and valleys The degree of distortion Rsk indicating the objectivity is larger than 0.5.
Here, the coefficient of dynamic friction is preferably 0.5 or less.
Moreover, since the other glass surface is an element formation surface in which elements, such as a semiconductor element and a device, are formed among the main surfaces of the said glass substrate, sufficient smoothness is calculated | required, for example, Ra (arithmetic mean roughness: JIS B 0601: 2001) is 0.2 nm or less, and the degree of distortion Rsk indicating the objectivity between the peaks and valleys is preferably in the range of 0.05 or less in absolute value.
また、前記一方のガラス表面と反対側の主表面には、例えば、低温ポリシリコン半導体あるいは酸化物半導体などの半導体素子が形成される。 Further, a semiconductor element such as a low-temperature polysilicon semiconductor or an oxide semiconductor is formed on the main surface opposite to the one glass surface.
また、本発明のディスプレイ用ガラス基板の製造方法は、ガラス基板を作製する工程と、前記ガラス基板の主表面のうち一方のガラス表面に表面処理をして表面凹凸を形成する粗面化処理工程と、を含むディスプレイ用ガラス基板の製造方法であって、前記粗面化処理工程は、ガラス基板の一方のガラス表面を粗面化させて、その表面性状が、凹凸の平均間隔により定義されるＲＳｍが０．０６μｍよりも大きく、かつ、山部と谷部との対象性を示すひずみ度Ｒｓｋが０．５よりも大きくなるように処理することを特徴とする。
ここで、前記粗面化処理工程は、例えば、研磨剤を用いた物理的研磨を含む粗面化処理であることが好ましい。
また、前記一方のガラス表面と反対側の主表面は、低温ポリシリコン半導体あるいは酸化物半導体が形成される素子形成面であることが好ましい。
Moreover, the manufacturing method of the glass substrate for a display of the present invention includes a step of producing a glass substrate, and a roughening treatment step of forming a surface irregularity by performing a surface treatment on one glass surface of the main surface of the glass substrate. And the roughening treatment step roughens one glass surface of the glass substrate, and the surface property is defined by the average spacing of the irregularities. It is characterized by processing so that RSm is larger than 0.06 μm and the degree of distortion Rsk indicating the objectivity between the peak and valley is larger than 0.5.
Here, the roughening treatment step is preferably a roughening treatment including physical polishing using an abrasive, for example.
The main surface opposite to the one glass surface is preferably an element forming surface on which a low-temperature polysilicon semiconductor or oxide semiconductor is formed.
本発明に係るガラス基板をプッシャーピン若しくはリフターピンにより持ち上げるか、または吸着パッドにより吸着保持する工程を含んで一表面に素子を形成するディスプレイ用パネルの製造方法に適用することが好ましい。
この場合、前記一方のガラス表面は前記プッシャーピン、リフターピンまたは吸着パッドとの接触面となって持ち上げられ又は吸着されるとともに、前記一方のガラス表面と反対側の主表面に前記素子が形成されることによりディスプレイ用パネルを製造することができる。
The glass substrate according to the present invention is preferably applied to a method for manufacturing a display panel in which an element is formed on one surface, including a step of lifting a glass substrate with a pusher pin or a lifter pin, or sucking and holding it with a suction pad.
In this case, the one glass surface is lifted or adsorbed as a contact surface with the pusher pin, lifter pin or suction pad, and the element is formed on the main surface opposite to the one glass surface. Thus, a display panel can be manufactured.
本発明によれば、摩擦帯電が低減できるガラス基板を提供することができる。 According to the present invention, a glass substrate capable of reducing frictional charging can be provided.
以下、本発明のディスプレイ用ガラス基板について本実施形態に基づいて詳細に説明する。
本発明におけるガラス表面の表面凹凸は、原子間力顕微鏡（ParkSystems社製、モデルXE-100）を、適切な較正がされた状態でノンコンタクトモードで計測されたものをいう。また、計測では、算術平均粗さＲａが１ｎｍ未満のような面粗さの小さい表面が測定できるように原子間力顕微鏡が調整されている。
具体的な計測条件としては、以下の条件が採用されている。
・スキャンエリアは１μｍ角
・スキャンレートは０．８Ｈｚ
・サーボゲインは１．５
・サンプリングは２５６ポイント×２５６ポイント
・セットポイントは自動設定（手動設定でもよい）
Hereinafter, the display glass substrate of the present invention will be described in detail based on this embodiment.
The surface irregularity of the glass surface in the present invention refers to an atomic force microscope (manufactured by ParkSystems, model XE-100) measured in a non-contact mode with appropriate calibration. In the measurement, the atomic force microscope is adjusted so that a surface with a small surface roughness such as an arithmetic average roughness Ra of less than 1 nm can be measured.
The following conditions are adopted as specific measurement conditions.
・ Scan area is 1μm square ・ Scan rate is 0.8Hz
・ Servo gain is 1.5
・ Sampling is 256 points x 256 points ・ Setpoint is set automatically (may be set manually)
図１は、本実施形態に係るガラス基板１０の断面図である。
ガラス基板１０は、液晶ディスプレイパネル、プラズマディスプレイパネル、有機ＥＬディスプレイ等のフラットパネルディスプレイに用いられる。ガラス基板１０は、さらに、太陽電池パネルやカラーフィルタ(CF)用のガラス基板として用いることもできる。
例えば、厚さが０.１〜０.８ｍｍで、サイズが５５０ｍｍ×６５０ｍｍ〜２８５０×３０５０ｍｍのガラス基板であるが大きさ及び厚みは本質的に限定されない。
ガラス基板１０の一方のガラス表面１２は、半導体素子等の素子を形成する面（素子形成面）であり、ＴＦＴ，低温ポリシリコン薄膜やＩＴＯ（Indium Thin Oxide）薄膜等の複数層の薄膜を形成する素子形成面（低温ポリシリコン半導体あるいは酸化物半導体が形成される面）である。したがって、ガラス表面１２では、Ｒａ（算術平均粗さ：ＪＩＳ Ｂ ０６０１：２００１）が０．２ｎｍ以下であり、かつ、Ｒｓｋは絶対値で０．０５以下の範囲内、好ましくは０．０３以下の範囲内に抑えられて極めて滑らかな面になっている。
FIG. 1 is a cross-sectional view of a
The
For example, although it is a glass substrate having a thickness of 0.1 to 0.8 mm and a size of 550 mm × 650 mm to 2850 × 3050 mm, the size and thickness are not essentially limited.
One
一方、ガラス表面１２と反対側で、ガラス表面１２に対向するガラス表面１４は、本発明に従う粗面化処理面となっている。ここで、この粗面化処理面は、ガラス表面１２と対比して便宜的に粗面化処理面１４という。
粗面化処理としては、酸化セリウムなどの研磨剤による研磨処理や、炭酸カルシウムなどの研磨剤によるヤケ処理を行う、あるいは、研磨処理、ヤケ処理を行い、さらにブラシ表面処理を行う、あるいは、酸化セリウム、酸化アルミニウム、炭化珪素、酸化鉄、酸化クロム、酸化珪素などの研磨砥粒が練りこまれたブラシによる研磨処理を行う、ことなどが挙げられる。
具体的には、本発明では、粗面化処理面１４の表面性状が、凹凸の平均間隔により定義されるＲＳｍが０．０６μｍよりも大きく、かつ、山部と谷部との対象性を示すひずみ度Ｒｓｋが０．５よりも大きいことを特徴とする。
ここで、上記のＲｓｋは、下記式に示すとおり、基準長（Ｉｒ）における高さ（Ｚ（Ｘ））の三乗平均を二乗平均率方根の三乗（Ｒｑ3）で割ったもので定義されるものである。
On the other hand, the
As the roughening treatment, polishing treatment with an abrasive such as cerium oxide, burn treatment with an abrasive such as calcium carbonate, or polishing treatment, burn treatment, and further brush surface treatment, or oxidation And polishing with a brush in which abrasive grains such as cerium, aluminum oxide, silicon carbide, iron oxide, chromium oxide, and silicon oxide are kneaded.
Specifically, in the present invention, the surface property of the roughened
Here, the above Rsk is obtained by dividing the cube mean of the height (Z (X)) at the reference length (Ir) by the cube of the root mean square (Rq 3 ) as shown in the following formula. Is defined.
ガラス基板の表面粗さ表示におけるスキューネス（山部と谷部との対象性を示すひずみ度）Ｒｓｋについては、確立密度関数が凹部の方へ偏った分布となる場合、凸部に対して凹部の部分が広い粗さ曲線となっており、この場合の粗さ曲線のＲｓｋを正値とし、その逆を負値と定義する。 For skewness (skewness indicating the objectivity between peaks and valleys) Rsk in the surface roughness display of the glass substrate, when the probability density function is a distribution that is biased toward the recesses, The portion has a wide roughness curve. In this case, Rsk of the roughness curve is defined as a positive value, and the opposite is defined as a negative value.
つぎに、本発明の作用を模式的な図面により説明する。
図２は、吸着パッド２０の吸着面（接触面２２）またはリフターピン２０の先端面（接触面２２）とガラス基板１０とによる帯電のメカニズムを模式的に説明する図である。ここで、図２（ａ）は、従来技術に記載のガラス基板１０、すなわち凹凸の高低差（算術平均粗さＲａ、十点平均粗さＲｚなど）のみに着目して開発されたガラス基板を想定し、また、図２（ｂ）は、本発明の実施の形態に係るＲｓｋ及びＲＳｍを満たす表面性状に着目して開発されたガラス基板１０を想定している。
また、吸着パッド２０の吸着面やリフターピン２０の先端面（接触面２２）は、ガラス基板と同等な粗面、又は粗面化処理がなされていると想定している。
図２（ａ）に示すように、ガラス基板１０の一表面に凹凸を形成することにより、粗面化処理面１４と接触面２２とは、凹凸の噛み合いや擦れ合いが大きく、摩擦が大きいと想定され、結果として摩擦係数も大きくなると想定される。
Next, the operation of the present invention will be described with reference to schematic drawings.
FIG. 2 is a diagram schematically illustrating a charging mechanism by the suction surface (contact surface 22) of the
Further, it is assumed that the suction surface of the
As shown in FIG. 2 (a), by forming irregularities on one surface of the
これに対し、図２（ｂ）に示すように、本発明に従えば、接触面２２に微細な凹凸があっても、粗面化処理面１４がＲｓｋ及びＲＳｍを満たすことにより、ガラス表面の凹凸部において、凸部先端が鈍角化され、滑らかとなることにより、接触面２２と粗面化処理面１４との間で摩擦が発生しても、擦れ合いが低減されて摩擦係数を低減させることにより、摩擦帯電を低減させることができると考えられる。
これにより、高精細化が進んだガラス基板への帯電という課題に対する品質要求に応えることができると考えられる。
すなわち、本発明においては、摩擦による帯電を小さくするためにRskおよびRSmという二つのパラメータにより粗面化処理面の表面性状を規定することにより、ガラス基板の裏面側を粗面化処理面と規定して、その粗面化処理面には粗面化を行うが、粗面化の条件として凹凸部において、間隔を広くして凸部先端を鈍角化することにより、ガラス表面凸部と接触部材との擦れ合いを低減させて、摩擦係数を低減させることにより、摩擦帯電を低減させている。
On the other hand, as shown in FIG. 2 (b), according to the present invention, even if the
As a result, it is considered that the quality requirement for the problem of charging the glass substrate, which has been improved in definition, can be met.
That is, in the present invention, the surface property of the roughened surface is defined by two parameters Rsk and RSm in order to reduce charging due to friction, thereby defining the back surface side of the glass substrate as the roughened surface. Then, the roughened surface is roughened, but as a roughening condition, in the concavo-convex part, the gap is widened to obtuse the tip of the convex part, so that the glass surface convex part and the contact member The frictional charging is reduced by reducing the friction coefficient and the friction coefficient.
つぎに、ディスプレイ用パネルを一例として説明する。
このようなガラス基板１０の主表面に半導体素子が形成されて、ディスプレイ用パネルが作製される。具体的には、ディスプレイ用パネルのガラス基板１０は、第１の主表面と第２の主表面を有する。第１の主表面は本発明に係る粗面化処理面１４であり、Ｒｓｋ及びＲＳｍにより定義される表面性状を備えている。
Next, a display panel will be described as an example.
A semiconductor element is formed on the main surface of such a
一方、第２の主表面は、第１の主表面（粗面化処理面１４）と反対側の面であって、第２の主表面は上記ガラス表面１２となっており、半導体素子が形成されている。例えば、第２の主表面において、電極、配線パターン等のパターニングされた導体薄膜や半導体素子が形成されている。すなわち、第２の主表面において、電極用導体薄膜の形成や半導体薄膜の形成に加え、レジスト膜の形成、エッチング、レジスト剥離などのフォトリソグラフィ工程を経て、ディスプレイ用パネルが形成される。このようなディスプレイ用パネルにおいては、パネル作製工程中、ガラス基板１０の帯電あるいは帯電量が抑制されるので、半導体素子の静電破壊は抑制され得る。
On the other hand, the second main surface is a surface opposite to the first main surface (roughening surface 14), and the second main surface is the
特に、低温ポリシリコン半導体あるいは酸化物半導体がガラス基板１０に形成される場合、従来形成されていたアモルファスシリコン半導体に比べて半導体素子の厚さが薄くなり、しかも、半導体素子へ接続される配線の幅及びピッチ間隔は狭くなっており、ピッチ間隔は例えば５μｍから１．５〜３μｍ程度に狭くなっている。このため、帯電による破損防止の要求は従来に比べてより高くなっている。このため、低温ポリシリコン半導体あるいは酸化物半導体がガラス基板１０に形成される場合、帯電及びその帯電量を抑制することができるガラス基板１０の効果は大きい。
In particular, when a low-temperature polysilicon semiconductor or an oxide semiconductor is formed on the
（ガラス基板の組成）
ガラス基板１０に用いるガラスは、例えば、ボロシリケートガラス、アルミノシリケートガラス、アルミノボロシリケートガラス、ソーダライムガラス、アルカリシリケートガラス、アルカリアルミノシリケートガラス、アルカリアルミノゲルマネイトガラスなどを適用することができる。なお、本発明に適用できるガラスは上記に限定されるものではない。
たとえば、ガラス基板Ｇを構成する材料は無アルカリガラスであっても、また、アルカリ金属を微量含んだアルカリ微量含有ガラスであってもよい。
(Composition of glass substrate)
Examples of the glass used for the
For example, the material constituting the glass substrate G may be an alkali-free glass or an alkali trace glass containing a trace amount of an alkali metal.
ガラス基板１０に用いる具体的なガラス組成として、以下の成分を含むガラスが例示される。
（ａ）ＳｉＯ2:５０〜７０質量％、
（ｂ）Ｂ2Ｏ3:５〜１８質量％、
（ｃ）Ａｌ2Ｏ3:１０〜２５質量％、
（ｄ）ＭｇＯ:０〜１０質量％、
（ｅ）ＣａＯ:０〜２０質量％、
（ｆ）ＳｒＯ:０〜２０質量％、
（ｏ）ＢａＯ:０〜１０質量％、
（ｐ）ＲＯ:５〜２０質量％（ただしＲはＭｇ、Ｃａ、ＳｒおよびＢａから選ばれる少なくとも１種である）、
（ｑ）Ｒ’2Ｏ:０〜２．０質量％（ただしＲ’はＬｉ、ＮａおよびＫから選ばれる少なくとも１種である）、
（ｒ）酸化スズ、酸化鉄および酸化セリウムから選ばれる少なくとも１種の金属酸化物を合計で０．０５〜１．５質量％。
As a specific glass composition used for the
(A) SiO 2 : 50 to 70% by mass,
(B) B 2 O 3 : 5 to 18% by mass,
(C) Al 2 O 3 : 10 to 25% by mass,
(D) MgO: 0 to 10% by mass,
(E) CaO: 0 to 20% by mass,
(F) SrO: 0 to 20% by mass,
(O) BaO: 0 to 10% by mass,
(P) RO: 5 to 20% by mass (wherein R is at least one selected from Mg, Ca, Sr and Ba),
(Q) R ′ 2 O: 0 to 2.0% by mass (wherein R ′ is at least one selected from Li, Na and K),
(R) 0.05 to 1.5 mass% in total of at least one metal oxide selected from tin oxide, iron oxide, and cerium oxide.
このようなガラス基板１０は、ダウンドロー法、フロート法等を用いて製造される。以下の説明では、サイズの大きなガラス基板への対応に有利な、ダウンドロー法を用いた製造方法を説明する。
図３は、本実施形態のガラス基板１０の製造方法のフローの一例を説明する図である。ディスプレイ用ガラス基板の製造方法は、熔解工程（ステップＳ１０）と、清澄工程（ステップＳ２０）と、攪拌工程（ステップＳ３０）と、成形工程（ステップＳ４０）と、徐冷工程（ステップＳ５０）と、採板工程（ステップＳ６０）と、切断工程（ステップＳ７０）と、粗面化処理工程（ステップＳ８０）と、端面加工工程（ステップＳ９０）と、を主に有する。上記熔解工程（ステップＳ１０）と、清澄工程（ステップＳ２０）と、攪拌工程（ステップＳ３０）と、成形工程（ステップＳ４０）と、徐冷工程（ステップＳ５０）と、採板工程（ステップＳ６０）と、切断工程（ステップＳ７０）とによって、半導体素子が形成される面を有するガラス基板１０が作製される。その後に行われる粗面化処理工程（ステップＳ８０）によって、ガラス基板１０の主表面のうち、半導体素子が形成される面と反対側の粗面化処理面１４に表面凹凸が形成される。
Such a
Drawing 3 is a figure explaining an example of the flow of the manufacturing method of
熔解工程（ステップＳ１０）は熔解炉で行われる。熔解炉では、ガラス原料を、熔解炉に蓄えられた熔融ガラスの液面に投入し、加熱することにより熔融ガラスを作る。さらに、熔解炉の内側側壁の１つの底部に設けられた流出口から下流工程に向けて熔融ガラスを流す。
熔解炉の熔融ガラスの加熱は、熔融ガラス自身に電気が流れて自ら発熱し加熱する方法に加えて、バーナーによる火焔を補助的に与えてガラス原料を熔解することもできる。なお、ガラス原料には清澄剤が添加される。清澄剤として、ＳｎＯ2，Ａｓ2Ｏ3，Ｓｂ2Ｏ3等が知られているが、特に制限されない。しかし、環境負荷低減の点から、清澄剤としてＳｎＯ2（酸化錫）を用いることが好ましい。
The melting step (step S10) is performed in a melting furnace. In a melting furnace, a glass raw material is put into a liquid surface of molten glass stored in a melting furnace and heated to make molten glass. Furthermore, molten glass is flowed toward the downstream process from the outlet provided in one bottom part of the inner side wall of the melting furnace.
In addition to the method in which electricity flows through the molten glass itself and heats itself by heating, the glass raw material can be melted by supplementing a flame with a burner. A clarifier is added to the glass raw material. SnO 2 , As 2 O 3 , Sb 2 O 3 and the like are known as fining agents, but are not particularly limited. However, it is preferable to use SnO 2 (tin oxide) as a clarifying agent from the viewpoint of reducing environmental burden.
清澄工程（ステップＳ２０）は、少なくとも清澄管において行われる。清澄工程では、清澄管内の熔融ガラスが昇温されることにより、熔融ガラス中に含まれるＯ2、ＣＯ2あるいはＳＯ2を含んだ泡が、清澄剤の還元反応により生じたＯ2を吸収して成長し、熔融ガラスの液面に泡は浮上して放出される。さらに、清澄工程では、熔融ガラスの温度を低下させることにより、清澄剤の還元反応により得られた還元物質が酸化反応をする。これにより、熔融ガラスに残存する泡中のＯ2等のガス成分が熔融ガラス中に再吸収されて、泡が消滅する。清澄剤による酸化反応及び還元反応は、熔融ガラスの温度を制御することにより行われる。なお、清澄工程は、減圧雰囲気の空間を清澄管につくり、熔融ガラスに存在する泡を減圧雰囲気で成長させて脱泡させる減圧脱泡方式を用いることもできる。 The clarification step (step S20) is performed at least in the clarification tube. In the clarification process, when the molten glass in the clarification tube is heated, the bubbles containing O 2 , CO 2 or SO 2 contained in the molten glass absorb O 2 produced by the reductive reaction of the clarifier. The bubbles rise to the surface of the molten glass and are released. Furthermore, in the clarification step, the reducing substance obtained by the reduction reaction of the clarifier undergoes an oxidation reaction by lowering the temperature of the molten glass. Thereby, gas components such as O 2 in the foam remaining in the molten glass are reabsorbed in the molten glass, and the foam disappears. The oxidation reaction and reduction reaction by the fining agent are performed by controlling the temperature of the molten glass. In the clarification step, a reduced pressure defoaming method can be used in which a space in a reduced pressure atmosphere is formed in a clarified tube, and bubbles existing in the molten glass are grown in a reduced pressure atmosphere and defoamed.
次に、攪拌工程が行われる（ステップＳ３０）。攪拌工程では、ガラスの化学的および熱的均一性を保つために、垂直に向けられた図示されない撹拌槽に熔融ガラスが通される。攪拌槽に設けられたスターラによって熔融ガラスは攪拌されながら、垂直下方向底部に移動し、後工程に導かれる。これによって、脈理等のガラスの不均一性を抑制することができる。 Next, a stirring process is performed (step S30). In the stirring step, the molten glass is passed through a stirring tank (not shown) oriented vertically in order to maintain the chemical and thermal uniformity of the glass. While the molten glass is being stirred by the stirrer provided in the stirring tank, the molten glass moves to the bottom in the vertical downward direction, and is led to a subsequent process. Thereby, nonuniformity of the glass such as striae can be suppressed.
次に、成形工程が行われる（ステップＳ４０）。成形工程では、ダウンドロー法が用いられる。ダウンドロー法は、例えば特開２０１０−１８９２２０号公報、特許第３５８６１４２号公報を用いた公知の方法である。これにより、所定の厚さ、幅を有するシートガラが成形される。成形方法としては、ダウンドロー法の中でも、オーバーフローダウンドローが最も好ましいが、スロットダウンドローでもよい。 Next, a molding process is performed (step S40). In the molding process, a downdraw method is used. The downdraw method is a known method using, for example, Japanese Patent Application Laid-Open No. 2010-189220 and Japanese Patent No. 3586142. Thereby, the sheet glass having a predetermined thickness and width is formed. As a molding method, an overflow downdraw is most preferable among the downdraw methods, but a slot downdraw may be used.
次に、徐冷工程が行われる（ステップＳ５０）。具体的には、成形されたシートガラスは、歪みや反りが発生しないように冷却速度を制御して、図示されない徐冷炉にて徐冷点以下に冷却される。
次に、採板工程が行われる（ステップＳ６０）。具体的に、連続的に生成されるガラスリボンは一定の長さ毎に採板されガラス基板が得られる。この後、切断工程（ステップＳ７０）において、所定のサイズにガラス基板が切断される。
Next, a slow cooling process is performed (step S50). Specifically, the formed sheet glass is cooled to below the annealing point in an annealing furnace (not shown) by controlling the cooling rate so that distortion and warpage do not occur.
Next, a plate-making process is performed (step S60). Specifically, glass ribbons that are continuously produced are sampled at regular lengths to obtain glass substrates. Thereafter, in the cutting step (step S70), the glass substrate is cut into a predetermined size.
次に、粗面化処理が行われる（ステップＳ８０）。具体的には、ガラス基板に表面洗浄処理が施され、その後、粗面化処理が施される。
本発明において、粗面化の手法は限定されない。表面の凹凸の性状を上述の条件を満たすことができる表面処理であればよい。表面処理には、テープ研磨、ブラシ研磨、砥粒研磨などの物理研磨である研磨処理が好んで用いられるが、エッチング処理の他に、ＣＭＰ（Chemical Mechanical Polishing）が含まれる。
本発明のガラス基板は、粗面化処理面の表面性状が、凹凸の平均間隔により定義されるＲＳｍが０．０６μｍよりも大きく、かつ、山部と谷部との対象性を示すひずみ度Ｒｓｋが０．５よりも大きいことを特徴とする。
粗面化処理後の表面性状がＲｓｋ及びＲＳｍを満たすことにより、図２に基づく説明で前述したとおり、粗面化処理面１４と接触面２２との擦れ合いが低減され、すなわち、摩擦係数の低減が図れることにより、摩擦帯電は低減される。
Next, a roughening process is performed (step S80). Specifically, a surface cleaning process is performed on the glass substrate, and then a roughening process is performed.
In the present invention, the roughening method is not limited. Any surface treatment may be used as long as the surface irregularities can satisfy the above-described conditions. As the surface treatment, a polishing process which is a physical polishing such as a tape polishing, a brush polishing, an abrasive polishing or the like is preferably used. In addition to the etching process, CMP (Chemical Mechanical Polishing) is included.
In the glass substrate of the present invention, the surface property of the roughened surface is such that the RSm defined by the average interval between the irregularities is greater than 0.06 μm, and the degree of distortion Rsk indicating the objectivity between the peak and the valley. Is greater than 0.5.
When the surface properties after the roughening treatment satisfy Rsk and RSm, as described above in the description based on FIG. 2, the friction between the roughening
この後、端面加工工程が行われる（ステップＳ９０）。端面加工工程では、ガラス表面および端面の研削・研磨が行われる。端面加工は、例えば、ダイヤモンドホイールや樹脂ホイールなどが用いられる。
ディスプレイ用ガラス基板の製造方法は、この他に、洗浄工程及び検査工程を有するが、これらの工程の説明は省略する。
Thereafter, an end face processing step is performed (step S90). In the end face processing step, the glass surface and the end face are ground and polished. For example, a diamond wheel or a resin wheel is used for the end face processing.
Although the manufacturing method of the glass substrate for a display has a washing | cleaning process and an inspection process other than this, description of these processes is abbreviate | omitted.
こうして得られたガラス基板１０はパネル製造業者に搬送されて、パネル製造業者においてガラス基板１０のガラス表面１２を形成する主表面に、電極用導体薄膜の形成や半導体薄膜の形成に加え、レジスト膜の形成、エッチング、レジスト剥離などのフォトリソグラフィ工程を経て、電極、配線あるいは半導体素子等が形成され、ディスプレイ用パネルが作製される。
The
これにより、ガラス基板の一方のガラス表面を粗面化させて、その表面性状が、凹凸の平均間隔により定義されるＲＳｍが０．０６μｍよりも大きく、かつ、山部と谷部との対象性を示すひずみ度Ｒｓｋが０．５よりも大きく処理する粗面化処理工程を含んで製造されたガラス基板を用いることにより、当該ガラス基板をプッシャーやリフターなどによりピンを用いてピンの先端とガラス基板とを接触させつつ持ち上げたり、また、吸着パッドによりガラス基板を吸着させて保持させても、帯電が低減されるので、高精細化が進んだガラス基板への帯電という課題に対する品質要求に応えることができる。 As a result, one glass surface of the glass substrate is roughened, and the surface property is such that the RSm defined by the average interval of the irregularities is larger than 0.06 μm, and the objectivity between the peaks and valleys By using a glass substrate manufactured by including a roughening treatment process in which the degree of distortion Rsk indicating greater than 0.5 is used, the tip of the pin and the glass using the pin with a pusher, lifter or the like. Even if the substrate is lifted while being in contact with the glass substrate, or if the glass substrate is adsorbed and held by the suction pad, charging is reduced. be able to.
以下、本発明の効果を実証するために、アルミノボロシリケートガラスを用いた液晶表示用ガラス基板を用いて粗面化処理を行い、摩擦帯電の実験を行った。なお、処理前の液晶表示用ガラス基板は、Ｒａ：０．１６５ｎｍ、Ｒｓｋ：０．０２４、ＲＳｍ：０．３９１であり、山部と谷部との対象性を示すひずみ度Ｒｓｋは絶対値で０．０５以下の範囲内、好ましくは０．０３以下の範囲内という条件を満たしている。
［表面性状の測定］
ガラス基板１０の粗面化処理面１４の表面凹凸は、作製したガラス基板１０から試料（長さ７５ｍｍ、幅７５ｍｍ）を切り出し、この試料それぞれを原子間力顕微鏡（ParkSystems社製、モデルXE-100）を用いてノンコンタクトモードで計測した。
計測の前に、算術平均粗さＲａが１ｎｍ未満のような面粗さの小さい表面凹凸を計測するために、装置は調整された。計測の際、スキャンエリアを1μｍ×1μｍ（サンプリング数は２５６ポイント×２５６ポイント）、スキャンレートを０．８Ｈｚとした。また、当該原子間力顕微鏡のノンコンタクトモードにおけるサーボゲインを１．５とした。セットポイントは自動設定とした。この計測により、表面凹凸に関する２次元の表面プロファイル形状を得、Ra、ＲＳｍ及びＲｓｋを求めた。
また、動摩擦係数を以下のようにして評価した。
動摩擦係数は直線摺動式試験機を用いて算出した。測定子にはナイロンφ10mmのボール圧子を用いた。測定長は30mm、測定スピードは100mm/minとした。測定環境は温湿度計による実測値で23.0℃、55％であった。また、動摩擦係数の測定器としては、HEIDON社製トライボギアTYPE38を使用する。上記圧子を測定器に取り付け、静止したガラス表面にこの測定器を押し当て、測定を10回行い表示される動摩擦抵抗を求めた。
Hereinafter, in order to demonstrate the effect of the present invention, a surface roughening treatment was performed using a glass substrate for liquid crystal display using an aluminoborosilicate glass, and an experiment of frictional charging was performed. In addition, the glass substrate for liquid crystal display before a process is Ra: 0.165nm, Rsk: 0.024, RSm: 0.391, and the distortion degree Rsk which shows the object property of a peak part and a trough part is an absolute value. The condition of 0.05 or less, preferably 0.03 or less is satisfied.
[Measurement of surface properties]
As for the surface unevenness of the roughened
Prior to measurement, the apparatus was adjusted to measure surface irregularities with small surface roughness such that the arithmetic average roughness Ra was less than 1 nm. At the time of measurement, the scan area was 1 μm × 1 μm (sampling number was 256 points × 256 points), and the scan rate was 0.8 Hz. The servo gain in the non-contact mode of the atomic force microscope was set to 1.5. The set point was set automatically. By this measurement, a two-dimensional surface profile shape related to surface irregularities was obtained, and Ra, RSm, and Rsk were obtained.
The dynamic friction coefficient was evaluated as follows.
The dynamic friction coefficient was calculated using a linear sliding tester. A ball indenter with a nylon φ10 mm was used as a measuring element. The measurement length was 30 mm and the measurement speed was 100 mm / min. The measurement environment was 23.0 ° C. and 55% as measured by a thermohygrometer. In addition, a tribogear type 38 made by HEIDON is used as a dynamic friction coefficient measuring instrument. The indenter was attached to a measuring instrument, and the measuring instrument was pressed against a stationary glass surface. The measurement was performed 10 times to obtain the displayed dynamic friction resistance.
〔実施例１〜３、比較例１、２〕
ガラス基板としては、サイズ３７０ｍｍ×４７０ｍｍ、厚み０．７ｍｍのものを用い、表１に記載の処理法に従ってガラス基板の一表面の粗面化処理を行った。ついで、粗面化処理した面を吸着して一定時間保持し、吸着を開放して、再度一定時間ガラス表面を吸着するサイクルを５０回繰り返した後、ガラス基板表面から高さ１０ｍｍの位置で表面電位を測定した。
計測は、表面電位計（オムロン社製ＺＪ−ＳＤ）を用いた。帯電測定環境は、温湿度計による実測値で２３．５℃、７５％となるよう調整した。この計測結果から最大帯電量を表す最大電位と帯電速度を得た。測定は、ガラス基板の粗面化処理した面と反対側の面の電位を測定した。
摩擦帯電の評価は、上記サイクルを所定回数繰り返し、電位を測定した。
結果は、帯電性能の全く問題がないと考えられるものを◎、良好なものを○、従来の例と比較して摩擦帯電性能に改善が見られない、または、不良であるものを×として判定した。
[Examples 1 to 3, Comparative Examples 1 and 2]
A glass substrate having a size of 370 mm × 470 mm and a thickness of 0.7 mm was used, and a surface of the glass substrate was roughened according to the treatment method described in Table 1. Next, after the surface having been roughened is adsorbed and held for a certain period of time, the adsorption is released and the glass surface is adsorbed again for a certain period of time 50 times, and then the surface is 10 mm in height from the surface of the glass substrate. The potential was measured.
For the measurement, a surface electrometer (ZJ-SD manufactured by OMRON Corporation) was used. The charging measurement environment was adjusted to be 23.5 ° C. and 75% as measured by a thermohygrometer. From this measurement result, the maximum potential and charging speed representing the maximum charge amount were obtained. In the measurement, the electric potential of the surface opposite to the surface subjected to the roughening treatment of the glass substrate was measured.
For evaluation of frictional charging, the above cycle was repeated a predetermined number of times, and the potential was measured.
The result is determined as ◎, when it is considered that there is no problem in charging performance, ◯ when it is good, and X when friction charging performance is not improved or poor compared to the conventional example. did.
なお、実施例１の粗面化処理は酸化セリウムの研磨剤による研磨処理によるが、炭酸カルシウムの研磨剤によるヤケ処理によっても同程度の表面性状を得ることができる。同様に、実施例２の粗面化処理は、酸化セリウムの研磨剤による研磨処理に加えてフッ酸（ＨＦ）ブラシ処理によるが、炭酸カルシウムの研磨剤によるヤケ処理に加えてフッ酸（ＨＦ）ブラシ研磨処理によっても同程度の表面性状を得ることができる。実施例３は、酸化セリウムが練りこまれたブラシによる研磨処理によるが、酸化アルミニウム、炭化珪素、酸化鉄、酸化クロム、酸化珪素などの研磨砥粒が練りこまれたブラシによる研磨処理によっても同程度の表面性状を得ることができる。
一方、比較例１の粗面化処理は、酸化セリウムの研磨剤による研磨処理に、フッ酸またはアルカリ系洗浄剤あるいは純水の浸水エッチング処理を併用している。また、比較例２のドライエッチング処理は、フッ酸系のケミカルエッチング処理である。
The roughening treatment of Example 1 is based on a polishing treatment with a cerium oxide abrasive, but the same level of surface properties can be obtained by a burn treatment with a calcium carbonate abrasive. Similarly, the surface roughening treatment of Example 2 is based on a hydrofluoric acid (HF) brush treatment in addition to a polishing treatment with a cerium oxide abrasive, but in addition to a burn treatment with a calcium carbonate abrasive, hydrofluoric acid (HF). Similar surface properties can be obtained by brush polishing. Example 3 is based on a polishing process using a brush kneaded with cerium oxide, but the same applies to a polishing process using a brush kneaded with abrasive grains such as aluminum oxide, silicon carbide, iron oxide, chromium oxide, and silicon oxide. A degree of surface texture can be obtained.
On the other hand, the roughening treatment of Comparative Example 1 uses a hydrofluoric acid, an alkaline cleaning agent, or a pure water immersion etching treatment in combination with a polishing treatment with a cerium oxide abrasive. Further, the dry etching process of Comparative Example 2 is a hydrofluoric acid type chemical etching process.
表１の実施例１〜３に示されるように、Ｒｓｋ＞０．５かつＲＳｍ＞０．０６μｍとなる表面凹凸形状を有するガラス基板は、ガラス表面と接触部材との摩擦係数が０．５以下に低減したことにより、摩擦による帯電性が抑制されていることが確認された。
一方、比較例１〜２に示されるように、Ｒｓｋ＜０となる表面凹凸のガラス基板は、凸部先端が鋭角になっているため、ガラス表面と接触部材との擦れ合いが大きく、摩擦係数が増大し、摩擦帯電が増大することが確認された。
As shown in Examples 1 to 3 in Table 1, the glass substrate having a surface irregularity shape in which Rsk> 0.5 and RSm> 0.06 μm has a friction coefficient of 0.5 or less between the glass surface and the contact member. It was confirmed that the electrification due to friction was suppressed by the reduction.
On the other hand, as shown in Comparative Examples 1 and 2, since the glass substrate with surface irregularity satisfying Rsk <0 has a sharp tip at the convex portion tip, the friction between the glass surface and the contact member is large, and the friction coefficient It was confirmed that the frictional charge increased.
以上、本発明のガラス基板の製造方法および製造装置について詳細に説明したが、本発明は上記実施形態に限定されず、本発明の主旨を逸脱しない範囲において、種々の改良や変更をしてもよいのはもちろんである。
例えば、以上の説明では、半導体素子を搭載したガラス基板を主な例として説明したが、カラーフィルタ（CF）用のパネルでのブラックマトリックスの欠陥や剥離の問題に対しても、その原因が摩擦帯電であれば、本発明を適用することにより解消されるであろうことが容易に理解できる。また、同様に、LCDに限らずに有機ELディスプレイでも、同様の問題の解消に本発明が適用できる。
特に、線幅やピッチが狭い配線パターンと共に用いられる高精細・高解像度向けの、例えば、酸化物半導体や低温ポリシリコン半導体素子形成用のガラス基板について、従来のパラメータを用いた管理では、これらのガラス基板の品質要求に十分に応えることができなかった。本発明によれば、ガラス基板上に形成される配線電極の線幅が狭く、小さな欠陥でも許されない高精細・高解像度ディスプレイ向けのガラス基板において、帯電の問題を抑制することができる。また、上記説明では、素子として半導体素子が設けられるガラス基板を用いて帯電の問題を説明したが、本願発明は、素子としてカラーフィルタなど向けのガラス基板においても、帯電対策としても有効である。
As mentioned above, although the manufacturing method and manufacturing apparatus of the glass substrate of this invention were demonstrated in detail, this invention is not limited to the said embodiment, Even if it is variously improved and changed in the range which does not deviate from the main point of this invention. Of course it is good.
For example, in the above description, the glass substrate on which the semiconductor element is mounted has been described as a main example. However, the cause of the black matrix defect and peeling problem in the color filter (CF) panel is also caused by friction. It can be easily understood that charging will be eliminated by applying the present invention. Similarly, the present invention can be applied to solve the same problem not only in the LCD but also in an organic EL display.
In particular, management using conventional parameters for glass substrates for forming high-definition and high-resolution, for example, oxide semiconductors and low-temperature polysilicon semiconductor elements, used with wiring patterns with narrow line widths and pitches, The quality requirements for glass substrates could not be fully met. ADVANTAGE OF THE INVENTION According to this invention, the line width of the wiring electrode formed on a glass substrate can be suppressed in the glass substrate for high-definition / high-resolution displays in which the line | wire width of a wiring electrode is narrow and a small defect is not permitted. In the above description, the problem of charging has been described using a glass substrate on which a semiconductor element is provided as an element. However, the present invention is also effective as a countermeasure against charging in a glass substrate for a color filter or the like as an element.
１０ ガラス基板
１２ ガラス表面（素子形成面）
１４ ガラス表面（粗面化処理面）
２０ 吸着パッドまたはリフターピン
２２ 接触面
10
14 Glass surface (roughened surface)
20 Adsorption pad or
Claims (9)
前記粗面化処理工程は、ガラス基板の一方のガラス表面を粗面化させて、その表面性状が、凹凸の平均間隔により定義されるＲＳｍが０．０６μｍよりも大きく、かつ、山部と谷部との対象性を示すひずみ度Ｒｓｋが０．５よりも大きくなるように処理することを特徴とするディスプレイ用ガラス基板の製造方法。 A method for producing a glass substrate for a display, comprising: a step of producing a glass substrate; and a roughening treatment step of forming a surface irregularity by performing a surface treatment on one of the main surfaces of the glass substrate. ,
In the roughening treatment step, one glass surface of the glass substrate is roughened, and the surface property is such that the RSm defined by the average interval of the unevenness is larger than 0.06 μm, and the peaks and valleys A method for producing a glass substrate for a display, wherein the processing is carried out so that the degree of distortion Rsk, which indicates the object property of the part, is greater than 0.5.
前記一方のガラス表面は前記プッシャーピン、リフターピンまたは吸着パッドとの接触面となって持ち上げられ又は吸着されるとともに、前記一方のガラス表面と反対側の主表面に前記素子が形成されることを特徴とするディスプレイ用パネルの製造方法。 In the manufacturing method of the display panel which includes the step of lifting the glass substrate according to any one of claims 1 to 5 by a pusher pin or a lifter pin, or sucking and holding it by a suction pad, and forming an element on one surface,
The one glass surface is lifted or adsorbed as a contact surface with the pusher pin, lifter pin or suction pad, and the element is formed on the main surface opposite to the one glass surface. A method for producing a display panel.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013075543A JP2014201446A (en) | 2013-03-31 | 2013-03-31 | Glass substrate for display, method for manufacturing the same, and method for manufacturing a panel for display |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013075543A JP2014201446A (en) | 2013-03-31 | 2013-03-31 | Glass substrate for display, method for manufacturing the same, and method for manufacturing a panel for display |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2014201446A true JP2014201446A (en) | 2014-10-27 |
Family
ID=52352227
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013075543A Pending JP2014201446A (en) | 2013-03-31 | 2013-03-31 | Glass substrate for display, method for manufacturing the same, and method for manufacturing a panel for display |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2014201446A (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016181812A1 (en) * | 2015-05-12 | 2016-11-17 | 旭硝子株式会社 | Glass and glass member |
| WO2017065138A1 (en) * | 2015-10-15 | 2017-04-20 | 旭硝子株式会社 | Glass substrate for displays and method for producing same |
| JPWO2016143583A1 (en) * | 2015-03-10 | 2018-02-22 | 日本電気硝子株式会社 | Support glass substrate for semiconductor and laminated substrate using the same |
| KR20190073284A (en) * | 2017-12-18 | 2019-06-26 | 에이지씨 가부시키가이샤 | Glass substrate for displays |
| JP2021155320A (en) * | 2020-03-27 | 2021-10-07 | Ａｇｃ株式会社 | Glass sheet and manufacturing method thereof |
| CN114096407A (en) * | 2019-11-13 | 2022-02-25 | Skc株式会社 | Laminated film for bonding and light-transmitting laminate comprising same |
-
2013
- 2013-03-31 JP JP2013075543A patent/JP2014201446A/en active Pending
Cited By (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2016143583A1 (en) * | 2015-03-10 | 2018-02-22 | 日本電気硝子株式会社 | Support glass substrate for semiconductor and laminated substrate using the same |
| TWI707835B (en) * | 2015-05-12 | 2020-10-21 | 日商Ａｇｃ股份有限公司 | Glass and glass components |
| CN107531553A (en) * | 2015-05-12 | 2018-01-02 | 旭硝子株式会社 | Glass and glass component |
| US20180003885A1 (en) * | 2015-05-12 | 2018-01-04 | Asahi Glass Company, Limited | Glass and glass member |
| JPWO2016181812A1 (en) * | 2015-05-12 | 2018-02-01 | 旭硝子株式会社 | Glass and glass member |
| WO2016181812A1 (en) * | 2015-05-12 | 2016-11-17 | 旭硝子株式会社 | Glass and glass member |
| WO2017065138A1 (en) * | 2015-10-15 | 2017-04-20 | 旭硝子株式会社 | Glass substrate for displays and method for producing same |
| CN108137391A (en) * | 2015-10-15 | 2018-06-08 | 旭硝子株式会社 | Glass substrate for display and its manufacturing method |
| KR20180069798A (en) * | 2015-10-15 | 2018-06-25 | 아사히 가라스 가부시키가이샤 | Glass substrate for display and method of manufacturing the same |
| JPWO2017065138A1 (en) * | 2015-10-15 | 2018-08-02 | 旭硝子株式会社 | Glass substrate for display and manufacturing method thereof |
| KR102597824B1 (en) * | 2015-10-15 | 2023-11-03 | 에이지씨 가부시키가이샤 | Glass substrate for display and method of manufacturing the same |
| JP2019108241A (en) * | 2017-12-18 | 2019-07-04 | Ａｇｃ株式会社 | Glass substrate for display |
| CN110028229A (en) * | 2017-12-18 | 2019-07-19 | Ａｇｃ株式会社 | Glass substrate for display |
| JP7024373B2 (en) | 2017-12-18 | 2022-02-24 | Ａｇｃ株式会社 | Glass substrate for display |
| TWI778194B (en) * | 2017-12-18 | 2022-09-21 | 日商Ａｇｃ股份有限公司 | Glass substrate for display |
| KR20190073284A (en) * | 2017-12-18 | 2019-06-26 | 에이지씨 가부시키가이샤 | Glass substrate for displays |
| KR102628669B1 (en) * | 2017-12-18 | 2024-01-25 | 에이지씨 가부시키가이샤 | Glass substrate for displays |
| CN114096407A (en) * | 2019-11-13 | 2022-02-25 | Skc株式会社 | Laminated film for bonding and light-transmitting laminate comprising same |
| CN114096407B (en) * | 2019-11-13 | 2022-11-25 | Skc株式会社 | Laminated film for bonding, light-transmitting laminate comprising the film, and vehicle comprising the light-transmitting laminate |
| JP2021155320A (en) * | 2020-03-27 | 2021-10-07 | Ａｇｃ株式会社 | Glass sheet and manufacturing method thereof |
| JP7230899B2 (en) | 2020-03-27 | 2023-03-01 | Ａｇｃ株式会社 | Glass plate and its manufacturing method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5961719B2 (en) | Manufacturing method of glass substrate for display and glass substrate | |
| JP2014201445A (en) | Glass substrate for display, method for manufacturing the same, and method for manufacturing a panel for display using the same | |
| KR101391675B1 (en) | Glass substrate and method for producing same | |
| JP5780487B2 (en) | Manufacturing method of glass substrate | |
| JP2014201446A (en) | Glass substrate for display, method for manufacturing the same, and method for manufacturing a panel for display | |
| TWI386381B (en) | Alkali-free glass and alkali-free glass substrate | |
| JP5687088B2 (en) | Manufacturing method of glass substrate | |
| US9126858B2 (en) | Method for making glass substrate for display, glass substrate and display panel | |
| JP4582498B2 (en) | Glass substrate | |
| JP5572196B2 (en) | Glass substrate and glass substrate manufacturing method | |
| JP6263534B2 (en) | Glass substrate manufacturing method, glass substrate, and display panel | |
| JP5774562B2 (en) | Manufacturing method of glass substrate | |
| JP2014069998A (en) | Glass substrate, and method for manufacturing glass substrate | |
| CN103373818A (en) | Method for making glass substrate for display, glass substrate and display panel | |
| JP2019108241A (en) | Glass substrate for display | |
| JP2015067512A (en) | Glass substrate for display and method for manufacturing glass substrate for display | |
| JP2009167098A (en) | Glass substrate |