JP2014200857A - Mems装置及びその製造方法 - Google Patents

Mems装置及びその製造方法 Download PDF

Info

Publication number
JP2014200857A
JP2014200857A JP2013076323A JP2013076323A JP2014200857A JP 2014200857 A JP2014200857 A JP 2014200857A JP 2013076323 A JP2013076323 A JP 2013076323A JP 2013076323 A JP2013076323 A JP 2013076323A JP 2014200857 A JP2014200857 A JP 2014200857A
Authority
JP
Japan
Prior art keywords
electrode
cap layer
hole
forming
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013076323A
Other languages
English (en)
Inventor
義明 下岡
Yoshiaki Shimooka
義明 下岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2013076323A priority Critical patent/JP2014200857A/ja
Priority to US13/962,909 priority patent/US9202654B2/en
Publication of JP2014200857A publication Critical patent/JP2014200857A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01HELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H59/00Electrostatic relays; Electro-adhesion relays
    • H01H59/0009Electrostatic relays; Electro-adhesion relays making use of micromechanics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G5/00Capacitors in which the capacitance is varied by mechanical means, e.g. by turning a shaft; Processes of their manufacture
    • H01G5/01Details
    • H01G5/014Housing; Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G5/00Capacitors in which the capacitance is varied by mechanical means, e.g. by turning a shaft; Processes of their manufacture
    • H01G5/16Capacitors in which the capacitance is varied by mechanical means, e.g. by turning a shaft; Processes of their manufacture using variation of distance between electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01HELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H1/00Contacts
    • H01H1/0036Switches making use of microelectromechanical systems [MEMS]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01HELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H1/00Contacts
    • H01H1/0036Switches making use of microelectromechanical systems [MEMS]
    • H01H2001/0084Switches making use of microelectromechanical systems [MEMS] with perpendicular movement of the movable contact relative to the substrate
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Micromachines (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

【課題】可動電極及び梁部を覆うキャップ層に設けた貫通孔からの封止材の侵入を抑制することができ、歩留まり及び信頼性の向上をはかりる。【解決手段】MEMS装置であって、支持基板10上に設けられた第1の電極21と、第1の電極21に対向配置され、且つ第1の電極21との対向方向に可動可能に設けられた第2の電極31と、支持基板10上に設けられ、第2の電極31を弾性的に支持する梁部33と、第2の電極31及び梁部33の周辺に中空領域を形成しながら、第2の電極31及び梁部33を覆うように設けられ、且つ複数の貫通孔41aが形成されたキャップ層41と、キャップ層41を覆うように、且つ貫通孔41aを塞ぐように設けられた封止層42と、を具備している。そして、キャップ層41の貫通孔41aは、梁部33上を避けて形成、又は梁部33上では他よりも径が小さく形成されている。【選択図】図2

Description

本発明の実施形態は、MEMS装置及びその製造方法に関する。
可動電極と固定電極で形成されたMEMS(Micro-Electro-Mechanical Systems)デバイスは、低損失、高絶縁性、高線形性の特徴を有し、次世代の携帯電話のキーデバイスとして注目されている。さらに、このようなMEMSの特長を生かし、静電容量を可変できるMEMSキャパシタが提案されている。
MEMS装置においては、下部の固定電極に対向する可動可能な上部電極及びそれを弾性的に支持する梁部の周辺が中空構造となっている必要がある。そのため、上部電極及び梁部を覆うように犠牲層を形成し、更に犠牲層を覆うように複数の貫通孔を有するキャップ層を形成した後に、犠牲層を除去することにより中空構造を形成する。その後、貫通孔を塞ぐために、キャップ層上に有機材料等の樹脂封止層を形成していた。
しかし、従来構造では、キャップ層上に樹脂封止層を形成するための封止工程において、キャップ層内の中空構造内に貫通孔から有機材料が侵入すると云う問題がある。中空構造内に有機材料が侵入すると、上部電極や梁部の可動を妨げ、最悪の場合は素子が動作しなくなる。即ち、可動電極及び梁部を覆うキャップ層に設けた貫通孔からの封止材の侵入により、歩留まりの低下及び信頼性の低下を招く問題があった。
特許第4581011号公報
発明が解決しようとする課題は、可動電極及び梁部を覆うキャップ層に設けた貫通孔からの封止材の侵入を抑制することができ、歩留まり及び信頼性の向上をはかり得るMEMS装置及びその製造方法を提供することである。
実施形態のMEMS装置は、支持基板上に設けられた第1の電極と、前記第1の電極に対向配置され、且つ前記第1の電極との対向方向に可動可能に設けられた第2の電極と、前記支持基板上に設けられ、前記第2の電極を弾性的に支持する梁部と、前記第2の電極及び前記梁部の周辺に中空領域を形成しながら、前記第2の電極及び前記梁部を覆うように設けられ、且つ複数の貫通孔が形成されたキャップ層と、前記キャップ層を覆うように、且つ前記貫通孔を塞ぐように設けられた封止層と、を具備している。そして、前記キャップ層の貫通孔は、前記梁部上を避けて形成、又は前記梁部上では他よりも径が小さく形成されている。
第1の実施形態に係わるMEMS装置の概略構成を示す平面図。 図1の矢視A−A’断面図。 第1の実施形態に係わるMEMS素子の製造工程を示す断面図。 第1の実施形態に係わるMEMS素子の製造工程を示す断面図。 第2の実施形態に係わるMEMS素子の要部構成を示す断面図。
以下、実施形態のMEMS装置及びその製造方法を、図面を参照して説明する。
(第1の実施形態)
図1及び図2は、第1の実施形態に係わるMEMS装置の概略構成を説明するためのもので、図1は平面図、図2は図1の矢視A−A’断面図である。
図中の10は、Si基板11上にシリコン酸化膜等の絶縁膜12を形成した支持基板であり、この基板10には、ロジック回路や記憶回路を構成する電界効果トランジスタなどの素子が設けられていても良い。
支持基板10上に、固定電極としての下部電極(第1の電極)21と梁部を固定するためのアンカー部22が形成されている。下部電極21は、例えば長方形に形成され、例えばアルミニウム(Al)又はAlを主成分とする合金で構成されている。下部電極21の構成材料は、必ずしもこれらに限らず、銅(Cu)、又は白金(Pt)、タングステン(W)等であっても良い。さらに、下部電極21は複数に分割されていても良い。
下部電極21の表面を覆うように、例えばシリコン窒化膜からなる厚さ100nmのキャパシタ絶縁膜15が形成されている。キャパシタ絶縁膜15の材料としては、シリコン窒化膜に限らず、SiOxやSiNよりも高誘電率を有する High-k 膜を用いても良い。
下部電極21の上方に該電極21に対向するように、可動電極としての上部電極(第2の電極)31が配置されている。上部電極31は、例えばAl,Al合金,Cu,Au,又はPt等の延性材料で形成されている。但し、必ずしも延性材料に限らず、タングステン(W)等の脆性材料で形成されていても良い。
上部電極31の一部は、第1バネ部(梁部)33により支持基板10上に設けたアンカー部22に接続されている。即ち、第1バネ部22の一端がアンカー部22に固定され、他端が上部電極31の上面に固定されている。また、第1バネ部33及びアンカー部22は、上部電極31に対して複数箇所に設けられている。第1バネ部33は、例えばシリコン窒化膜からなり、メアンダ形状に形成されて弾性を有している。そして、このバネ部33により上部電極31が上下方向に可動可能となっている。
また、上部電極31の一部は、図示しない導電性の第2バネ部により支持基板10上に設けられたアンカー部(図示せず)に接続されている。さらに、第2のバネ部は、上部電極31の一部が延びて、上部電極31と一体的に形成されていても良い。第2バネ部は、上部電極31と導通を取るためのものであり、極めて細いAl等の弾性材料で形成されている。
上部電極31及び第1バネ部33の周辺に中空領域を形成しながら、上部電極31及びバネ部33を覆うように、シリコン酸化膜からなるキャップ層41が形成されている。このキャップ層41には、犠牲層を除去する際に用いる円形の貫通孔41aが複数個形成されている。貫通孔41aの直径は、犠牲層の除去のためには大きい方か良いが、後述する樹脂封止層を形成する際の樹脂の侵入を防止する観点からは小さい方が良い。本実施形態では、貫通孔41aの直径を10μm以下、例えば7μmとした。
ここで、キャップ層41に設ける貫通孔41aは、従来とは異なり、図1に示すように、バネ部33上を除く領域に形成されている。犠牲層の除去のためには貫通孔41aは均一な配置にするのが望ましいが、バネ部33上に配置しないことから、完全に均一に配置することはできない。そこで本実施形態では、バネ部33上を除く領域、即ち上部電極31上では隣接する3つが正三角形を成すように均一に配列されている。
発明者らの検討により、貫通孔の配列によって、犠牲層を除去する際に、犠牲層が除去しきれないことがあることが分かった。例えば、2次元格子の正方格子に貫通孔を配列した場合、犠牲層を除去する際に、格子の中心部分の犠牲層が除去しきれないことがあることが分かった。
そこで、X方向,Y方向に2次元格子の正方格子として配列した貫通孔について、正方格子の格子をY方向にずらして配列させた斜方格子(正方格子を構成していた4つが平行四辺形)に配列することによって、最も近い貫通孔から中心部分までの距離が短くなり、犠牲層を容易に除去することができる。
また、同様に、2次元格子の長方格子の格子をY方向にずらして配列させることによって、長方格子に配列させた場合に比べて、最も近い貫通孔から中心部分までの距離が短くなり、犠牲層を容易に除去することができる。
また、2次元格子の長方格子の格子をY方向にずらして六方格子(正方格子を構成していた4つがひし形、隣接する3つが正三角形)に配列することにより、貫通孔を均一に配列しつつ、最も近い貫通孔から中心部分までの距離を短くすることができ、犠牲層をより容易に除去することができる。即ち、一つの貫通孔から見て隣接する6つをハニカム模様のような配列とすることによって、犠牲層除去を容易に行うことができる。
なお、犠牲層の除去のためにバネ部33上にも貫通孔41aが必要な場合は、バネ部33上の貫通孔41aの直径を上部電極31上の貫通孔41aの直径よりも小さくすれば良い。
次に、本実施形態のMEMS装置の製造方法を、図3及び図4を参照して説明する。
まず、図3(a)に示すように、Si等の半導体基板11上にシリコン酸化膜等の絶縁膜12を形成した支持基板10上に、Al等の金属膜を数百nm〜数μm厚で形成し、これをパターニングすることにより、下部電極21及びアンカー部22を形成する。続いて、下部電極21を覆うように支持基板10上に、CVD(Chemical Vapor Deposition)法等でSiN等のキャパシタ絶縁膜15を形成する。キャパシタ絶縁膜15の材料としては、シリコン窒化膜に限らず、SiOxやSiNよりも高誘電率を有する High-k 膜を用いても良い。
次いで、第1の犠牲層16としてポリイミド等の有機材料を塗布した後に、第1の犠牲層16を所望の形状にパターニングする。なお、パターニング方法については犠牲層16を数百nm〜数μm厚で塗布後に感光露光/現像してパターニングしても良いし、犠牲層16上に通常のリソグラフィー法で形成したレジストパターンとEIE(Reactive Ion Etching)法を用いて形成しても良い。さらに、犠牲層16上に成膜したSiO膜等を、通常のリソグラフィー法によるレジストパターンとRIE法又はウェットエッチング法によってパターニングしてハードマスクを形成し、このハードマスクを用いてパターン形成しても良い。
次いで、上部電極及びアンカー部の形成のために、Al等の金属膜30を数百nm〜数μmの膜厚で形成し、不要部分を除去する。
次いで、図3(b)に示すように、金属膜30をパターニングして上部電極31とアンカー部32を形成する。続いて、上部電極31とアンカー部32をつなぐ第1バネ部(梁部)33を形成する。このバネ部33の形成には、シリコン窒化膜等を成膜した後に、RIEでバネ部の形状にパターニングすればよい。ここで、上部電極31とアンカー部32との間の隙間を予め犠牲層16と同じ材料で埋めておいても良い。
なお、図3ではアンカー部22の上にアンカー部32を形成し、アンカー部32にバネ部3を固定するようにしたが、前記図2に示すように、アンカー部22上にバネ部33を直接固定するようにしても良い。図3に示すように、アンカー部22上にアンカー部32を形成し、バネ部33を固定する部分を上部電極31と同じ高さにしておくことにより、バネ部33を上部電極31の表面と平行な面内で平坦に形成することができる。
なお、上部電極31とバネ部33を形成するプロセス順は、上部電極形成後にバネ部33をパターニングしても良いし、バネ部33をパターニングしてから上部電極31を形成しても良い。
続いて、薄膜ドーム形成工程に入る。
図3(c)に示すように、上部電極31,アンカー部32,及びバネ部33を覆うように、ポリイミド等の有機材料からなる第2の犠牲層17を塗布形成する。この犠牲層17は、数百nm〜数μm厚で塗布後、パターニングを行って所望の形状を得る。パターニング方法については、犠牲層17を数百nm〜数μm厚で塗布後に感光露光/現像してパターニングしても良いし、犠牲膜17上に通常のリソグラフィー法で形成したレジストパターンとRIE法を用いて形成しても良い。さらに、犠牲層17上に成膜したSiO膜等を通常のリソグラフィー法によるレジストパターンとRIE法又はウェットエッチング法によってハードマスクとしてパターニングした層を用いてパターン形成しても良い。
続いて、薄膜ドーム形成のために、SiO等の絶縁膜をCVD法等で数百nm〜数μm厚に成膜した後、通常のリソグラフィー法によってレジストを塗布して感光パターニングを行うことにより、キャップ層41を形成する。
次いで、図4(d)に示すように、RIE法やウェットエッチング法を用いて、キャップ層41に犠牲層16,17の除去のための円形の貫通孔41aを形成する。このとき、ドーム内部に形成されたバネ部33の上部には、貫通孔41aを配置しない。また、上部電極31上では、隣接する3つが正三角形の配置となるように貫通孔41aを配置する。
なお、犠牲層の除去のためにバネ部33上にも貫通孔41aが必要な場合は、バネ部33上の貫通孔41aの直径を上部電極31上の貫通孔41aの直径よりも小さくする。具体的には、樹脂封止層42の形成の際に封止樹脂が殆ど侵入しない程度に小さくする。これにより、バネ部33上の貫通孔41aからの封止樹脂の浸入を回避することが可能となる。
次いで、O2 ガス等を用いたアッシングによる手法によって、図4(e)に示すように、貫通孔41aを介して第1及び第2の犠牲層16,17の除去を行う。これにより、上部電極31及びバネ部33の周辺に中空構造を作製する。即ち、上部電極31及びバネ部33を可動可能な状態にする。
最後に、図4(f)に示すように、ポリイミド等の有機材料を塗布成膜し、パターニングすることにより樹脂封止層42を形成する。パターニング方法については樹脂封止層42を数百nm〜数μm厚で塗布後に感光露光/現像してパターニングしても良いし、或いは、樹脂封止層42上に通常のリソグラフィー法で形成したレジストパターンとRIE法を用いて形成しても良い。さらに、樹脂封止層42上に成膜したSiO膜等を通常のリソグラフィー法によるレジストパターンとRIE法又はウェットエッチング法によってハードマスクとしてパターニングした層を用いてパターン形成しても良い。
これ以降は、図示はしていないが、防湿膜としての役割を果たすSiN等の絶縁膜をCVD法等で数百nm〜数μm厚に成膜した後、通常のリソグラフィー法とRIE法又はウェットエッチング法による電極開口などのパターン形成を行って、薄膜ドーム構造が完成する。
このように本実施形態では、キャップ層41に設ける貫通孔41aを、バネ部33上を避けて形成、又はバネ部33上では貫通孔41aの直径を小さくしているため、薄膜ドーム内への樹脂の侵入を抑制することができる。これは、次のような理由による。
前記図4(f)に示す封止樹脂を設ける際には、キャップ層41の貫通孔41aから薄膜ドーム内に有機樹脂が少しはみ出すのを避けられない。しかし、有機樹脂のキュアにより樹脂が縮むため、薄膜ドーム内に侵入した有機樹脂は元に戻ると考えられる。
ここで、バネ部33は薄膜ドーム内で最も高い位置にあり、キャップ層41の貫通孔41aの下面からバネ部33までの距離は短い。バネ部33上に貫通孔41aが存在すると、貫通孔41aから薄膜ドーム内に侵入した樹脂がバネ部33に接触してしまう。バネ部33に樹脂が接触すると、樹脂はバネ部33に吸着すると共に益々薄膜ドーム内に侵入することになる。この場合、有機樹脂をキュアしても薄膜ドーム内に樹脂が残存することになる。これは、バネ部33のスムーズな可動を妨げる要因となる。
これに対し本実施形態では、バネ部33上には貫通孔41aを設けないようにしているので、封止工程にて有機材料が貫通孔41aから薄膜ドーム内に浸入してバネ部33に接触するのを未然に防止することができる。バネ部33上に設ける貫通孔41aの直径を小さくしても同様の効果が得られる。つまり、薄膜ドーム内への樹脂の残存を防止でき、バネ部33の稼働を妨げる要因を無くすることができる。
このように本実施形態によれば、薄膜ドーム形成のためのキャップ層41に設ける貫通孔41aを、バネ部33上を避けて形成、又はバネ部33上では貫通孔41aの直径を小さくしているため、薄膜ドーム内への樹脂の侵入を抑制することができる。従って、MEMS装置の歩留まり及び信頼性の向上をはかることができる。
(第2の実施形態)
図5は、第2の実施形態に係わるMEMS装置の要部構成を示す断面図である。なお、図2と同一部分には同一符号を付して、その詳しい説明は省略する。
本実施形態が先に説明した第1の実施形態と異なる点は、バネ部33よりもキャップ層41の下面に近い部分が存在する場合に、この部分における貫通孔41aを無くしたことである。
本実施形態では、上部電極31上に、例えば電極31の抵抗値を下げるための導電膜35が更に形成され、導電膜35の上面はバネ部33よりも高くなっている。この場合、前記図4(f)の工程で、導電膜35に封止樹脂が接触する恐れがある。
そこで本実施形態では、バネ部33のみではなく、導電膜35上を避ける領域に貫通孔41aを形成している。なお、犠牲層の除去のためにバネ部33及び導電膜35上にも貫通孔41aが必要な場合は、バネ部33及び導電膜35上の貫通孔41aの直径を電極31上の貫通孔41aの直径よりも小さくすればよい。これにより、バネ部33及び導電膜35上の貫通孔41aからの封止樹脂の浸入を回避することが可能である。
また、導電膜35に限らず、上部電極22上に何らかの部材を設置した場合に、この部材とキャップ層の下面との距離が一定値よりも短くなる近接部分に関して、上記と同様に、近接部分上には貫通孔41aを配置しない、又は近接部分上の貫通孔41aの直径を他よりも小さくする。なお、ここで云う近接部分とは、キャップ層41上に有機樹脂を塗布した際に、貫通孔41aを介してドーム内に侵入する樹脂の最大長さよりも短い部分である。
このように本実施形態によれば、キャップ層41に設ける貫通孔41aを、キャップ層41の下面と該キャップ層41内の部材との対向距離が所定以下の近接部分を避けて形成、又は該近接部分では他よりも貫通孔41aの直径を小さくすることにより、近接部分において貫通孔41aからの封止樹脂の浸入を回避することが可能である。従って、第1の実施形態と同様の効果が得られる。
(変形例)
なお、本発明は上述した各実施形態に限定されるものではない。
支持基板は、Si基板上にシリコン酸化膜を形成したものに限らず、ガラス等の絶縁基板を用いることも可能である。上部電極の梁部は必ずしも上部電極と異なる材料で形成することに限らず、上部電極と同じ材料で同時に形成することも可能である。
実施形態は、上下電極間に電圧を印加して静電力で駆動させる方式であるが、電極を積層の異種金属で形成してその圧電力で駆動する方式のMEMS構造体にも適用できる。
実施形態ではMEMSキャパシタの例で説明したが、MEMSスイッチでも適用可能である。この場合、下部電極上に形成するキャパシタ絶縁膜の一部、例えば上部信号電極と接触する箇所をパターニングとエッチングにより除去することで下部電極表面を露出させる。これにより、上部電極と下部電極によるスイッチが形成され、上下駆動電極により電極が駆動することによりスイッチが動作する。
実施形態では、下部電極と上部電極の2つの電極を用いた例で説明したが、3つ以上の電極(例えば固定した上部電極と固定した下部電極と可動する中間電極)で構成されたMEMSにも適用可能である。更に、電極の大きさは必要な静電容量により自由に設計できる。
また、キャップ層に設ける貫通孔の開口形状は必ずしも円形に限らず、楕円形であっても良いし多角形であっても良い。さらに、実施形態では貫通孔はキャップ層の上壁側のみに形成したが、側壁側に形成することも可能である。
本発明の幾つかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
10…支持基板
11…Si基板
12…シリコン酸化膜
15…シリコン窒化膜(キャパシタ絶縁膜)
16…第1の犠牲層
17…第2の犠牲層
21…下部電極(第1の電極)
22…アンカー部
30…金属膜
31…上部電極(第2の電極)
32…アンカー部
33…第1バネ部(梁部)
35…導電膜
41…キャップ層
41a…貫通孔
42…樹脂封止層

Claims (6)

  1. 支持基板上の一部に設けられた第1の電極と、
    前記第1の電極に対向配置され、且つ前記第1の電極との対向方向に可動可能に設けられた第2の電極と、
    前記支持基板上に設けられ、前記第2の電極を弾性的に支持する梁部と、
    前記第2の電極及び前記梁部の周辺に中空領域を形成しながら、前記第2の電極及び前記梁部を覆うように設けられ、且つ複数の貫通孔が形成されたキャップ層と、
    前記キャップ層を覆うように、且つ前記貫通孔を塞ぐように設けられた封止層と、
    を具備し、
    前記キャップ層の貫通孔は、前記キャップ層と該キャップ層内の部材との対向距離が所定以下の近接部分を避けて形成、又は該近接部分では他よりも径が小さく形成されていることを特徴とするMEMS装置。
  2. 支持基板上に設けられた第1の電極と、
    前記第1の電極に対向配置され、且つ前記第1の電極との対向方向に可動可能に設けられた第2の電極と、
    前記支持基板上に設けられ、前記第2の電極を弾性的に支持する梁部と、
    前記第2の電極及び前記梁部の周辺に中空領域を形成しながら、前記第2の電極及び前記梁部を覆うように設けられ、且つ複数の貫通孔が形成されたキャップ層と、
    前記キャップ層を覆うように、且つ前記貫通孔を塞ぐように設けられた封止層と、
    を具備し、
    前記キャップ層の貫通孔は、前記梁部上を避けて形成、又は前記梁部上では他よりも径が小さく形成されていることを特徴とするMEMS装置。
  3. 前記梁部は、前記第2の電極とは異なる材料で形成されていることを特徴とする、請求項1又は2に記載のMEMS装置。
  4. 前記梁部の一端は前記支持基板上に設けたアンカー部に固定され、他端は前記第2の電極の上面に固定されていることを特徴とする、請求項3記載のMEMS装置。
  5. 前記貫通孔は、前記近接部分又は前記梁部上を除く領域では、隣接する3つで正三角形を成すように配置されていることを特徴とする、請求項1又は2に記載のMEMS装置。
  6. 支持基板上の一部に第1の電極を形成する工程と、
    前記第1の電極を覆うように第1の犠牲層を形成する工程と、
    前記第1の犠牲層上に前記第1の電極の対向方向に可動可能な第2の電極及び該第2の電極を弾性的に支持する梁部を形成する工程と、
    前記第2の電極及び前記梁部を覆うように第2の犠牲層を形成する工程と、
    前記第2の犠牲層を覆うようにキャップ層を形成する工程と、
    前記キャップ層に複数の貫通孔を形成し、且つ該貫通孔を前記キャップ層と該キャップ層内の部材との対向距離が所定以下の近接部分を避けて形成、又は該近接部分では他よりも径を小さく形成する工程と、
    前記キャップ層の貫通孔を介して前記第1及び第2の犠牲層を除去する工程と、
    前記犠牲層を除去した後に、前記キャップ層を覆い、且つ前記貫通孔を塞ぐように封止層を形成する工程と、
    を含むことを特徴とするMEMS装置の製造方法。
JP2013076323A 2013-04-01 2013-04-01 Mems装置及びその製造方法 Pending JP2014200857A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013076323A JP2014200857A (ja) 2013-04-01 2013-04-01 Mems装置及びその製造方法
US13/962,909 US9202654B2 (en) 2013-04-01 2013-08-08 MEMS device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013076323A JP2014200857A (ja) 2013-04-01 2013-04-01 Mems装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2014200857A true JP2014200857A (ja) 2014-10-27

Family

ID=51619746

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013076323A Pending JP2014200857A (ja) 2013-04-01 2013-04-01 Mems装置及びその製造方法

Country Status (2)

Country Link
US (1) US9202654B2 (ja)
JP (1) JP2014200857A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8722445B2 (en) * 2010-06-25 2014-05-13 International Business Machines Corporation Planar cavity MEMS and related structures, methods of manufacture and design structures
US20160289064A1 (en) * 2013-12-19 2016-10-06 Agency For Science, Technology And Research Thin Film Encapsulation of Electrodes

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040126953A1 (en) * 2002-10-23 2004-07-01 Cheung Kin P. Processes for hermetically packaging wafer level microscopic structures
JP2006321016A (ja) * 2005-05-19 2006-11-30 Rohm Co Ltd Memsパッケージ
JP2007222956A (ja) * 2006-02-21 2007-09-06 Seiko Epson Corp Memsデバイスおよびmemsデバイスの製造方法
JP2009095938A (ja) * 2007-10-17 2009-05-07 Toshiba Corp 微小電気機械装置及びその製造方法
JP4581011B2 (ja) * 2008-01-25 2010-11-17 株式会社東芝 電気部品とその製造方法
JP2011066150A (ja) * 2009-09-16 2011-03-31 Toshiba Corp Memsデバイス
JP2012119821A (ja) * 2010-11-30 2012-06-21 Seiko Epson Corp 電子装置、電子機器及び電子装置の製造方法
US20140054728A1 (en) * 2012-08-22 2014-02-27 Wispry, Inc. Semiconductor structures provided within a cavity and related design structures

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4791766B2 (ja) 2005-05-30 2011-10-12 株式会社東芝 Mems技術を使用した半導体装置
JP2007216308A (ja) 2006-02-14 2007-08-30 Seiko Epson Corp 電子装置及びその製造方法
JP2008137139A (ja) 2006-12-05 2008-06-19 Toshiba Corp 微小電気機械式装置及びその製造方法
TW200938479A (en) 2007-10-22 2009-09-16 Toshiba Kk Micromachine device and method of manufacturing the same
JP5198322B2 (ja) * 2009-02-24 2013-05-15 株式会社東芝 Mems素子及びmems素子の製造方法
JP2011083881A (ja) 2009-10-19 2011-04-28 Toshiba Corp Memsデバイスの製造方法、memsデバイス
JP5479227B2 (ja) 2010-05-28 2014-04-23 株式会社東芝 半導体装置
JP5204171B2 (ja) 2010-08-25 2013-06-05 株式会社東芝 電気部品およびその製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040126953A1 (en) * 2002-10-23 2004-07-01 Cheung Kin P. Processes for hermetically packaging wafer level microscopic structures
JP2006321016A (ja) * 2005-05-19 2006-11-30 Rohm Co Ltd Memsパッケージ
JP2007222956A (ja) * 2006-02-21 2007-09-06 Seiko Epson Corp Memsデバイスおよびmemsデバイスの製造方法
JP2009095938A (ja) * 2007-10-17 2009-05-07 Toshiba Corp 微小電気機械装置及びその製造方法
JP4581011B2 (ja) * 2008-01-25 2010-11-17 株式会社東芝 電気部品とその製造方法
JP2011066150A (ja) * 2009-09-16 2011-03-31 Toshiba Corp Memsデバイス
JP2012119821A (ja) * 2010-11-30 2012-06-21 Seiko Epson Corp 電子装置、電子機器及び電子装置の製造方法
US20140054728A1 (en) * 2012-08-22 2014-02-27 Wispry, Inc. Semiconductor structures provided within a cavity and related design structures

Also Published As

Publication number Publication date
US20140291136A1 (en) 2014-10-02
US9202654B2 (en) 2015-12-01

Similar Documents

Publication Publication Date Title
US7348870B2 (en) Structure and method of fabricating a hinge type MEMS switch
JP2013103285A (ja) Mems素子
JP5951344B2 (ja) Memsデバイスおよびその製造方法
US9126824B2 (en) Electrical component and method of manufacturing the same
JP2014184513A (ja) 電気部品およびその製造方法
JP5881635B2 (ja) Mems装置
US20200140264A1 (en) Manufacturing method of micro channel structure
TWI496176B (zh) 微機電系統裝置和製造微機電系統裝置的方法
JP2014200857A (ja) Mems装置及びその製造方法
US9287050B2 (en) MEMS and method of manufacturing the same
JP2016163917A (ja) Mems装置
JP5784513B2 (ja) Memsデバイスおよびその製造方法
US20140285060A1 (en) Electrical component and method of manufacturing the same
US20150076626A1 (en) Electronic device
US20170240417A1 (en) Mems device with a stabilized minimum capacitance
TWI516436B (zh) 微機電系統(mems)裝置及其製造方法
JP2016055395A (ja) Mems素子およびその製造方法
KR101340915B1 (ko) 스위치 소자 및 그 제조방법
TWI525777B (zh) MEMS components
US8502328B2 (en) Micro electronic mechanical system structure
JP2012024861A (ja) Mems装置
JP2011031344A (ja) マイクロメカニカル構造体およびその製造方法
JP2010141027A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150812

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160519

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160524

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20161129