JP2014195040A - Ｌｅｄ素子の製造方法、ｌｅｄ素子製造用ウェハ基材およびｌｅｄ素子の製造装置 - Google Patents

Ｌｅｄ素子の製造方法、ｌｅｄ素子製造用ウェハ基材およびｌｅｄ素子の製造装置 Download PDF

Info

Publication number
JP2014195040A
JP2014195040A JP2013213701A JP2013213701A JP2014195040A JP 2014195040 A JP2014195040 A JP 2014195040A JP 2013213701 A JP2013213701 A JP 2013213701A JP 2013213701 A JP2013213701 A JP 2013213701A JP 2014195040 A JP2014195040 A JP 2014195040A
Authority
JP
Japan
Prior art keywords
led element
led
manufacturing
wafer
scribe
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013213701A
Other languages
English (en)
Inventor
Fumiyoshi Nakatani
郁祥 中谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsuboshi Diamond Industrial Co Ltd
Original Assignee
Mitsuboshi Diamond Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsuboshi Diamond Industrial Co Ltd filed Critical Mitsuboshi Diamond Industrial Co Ltd
Priority to JP2013213701A priority Critical patent/JP2014195040A/ja
Publication of JP2014195040A publication Critical patent/JP2014195040A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Dicing (AREA)
  • Drying Of Semiconductors (AREA)
  • Led Devices (AREA)
  • Laser Beam Processing (AREA)

Abstract

【課題】発光効率の優れたＬＥＤ素子を従来よりも確実かつ容易に得ることが出来るＬＥＤ素子の製造方法およびそのための装置を提供する。
【解決手段】それぞれが１つのＬＥＤ素子を構成する単位パターンを２次元的に繰り返し形成してなるＬＥＤパターンを一方主面上に設けたウェハを、格子状に設けられた分割予定領域にて分割し、個片化することによって、ＬＥＤ素子を製造する方法が、ＬＥＤパターン形成前のウェハの分割予定領域に沿ってレーザースクライブを行ってスクライブラインを形成するスクライブ工程と、スクライブ工程を経たウェハの主面にＬＥＤパターンを形成するＬＥＤパターン形成工程と、ＬＥＤパターン形成工程を経たウェハをスクライブラインに沿ってブレークすることにより個片化して複数のＬＥＤ素子を得る個片化工程と、を備えるようにした。
【選択図】図２

Description

本発明は、ＬＥＤ素子の製造方法に関し、基板上にＬＥＤ素子の単位パターンを２次元的に繰り返し配置してなるパターン付き基板を分割することでＬＥＤ素子を得るＬＥＤ素子の製造方法及びそのための装置に関する。
ＬＥＤ素子は、概略、例えばサファイア単結晶などの基板（ウェハ、母基板）上に、ＧａＮなどのIII族窒化物半導体層や金属電極などからなるＬＥＤ素子の単位パターンを２次元的に繰り返し形成してなるパターン付き基板（ＬＥＤパターン付き基板）を、格子状に設けられたストリートと称される分割予定領域にて分割し、個片化（チップ化）する、というプロセスにて製造される。ここで、ストリートとは、分割によってＬＥＤ素子となる２つの部分の間隙部分である幅狭の領域である。
パターン付き基板は、ウェハの上に、いずれもIII族窒化物からなるバッファ層、ｎ型導電層（ｎ型クラッド層、ｎ型コンタクト層などとも称される）、発光層、ｐ型導電層（ｐ型クラッド層、ｐ型コンタクト層などとも称される）などを積層したうえで、ｐ型導電層の上にｐ電極、ｎ型導電層を露出させてその露出面にｎ電極を形成することによって作製される（例えば、特許文献１ないし特許文献３参照）。
また、分割のための手法として、パルス幅がｐｓｅｃオーダーの超短パルス光であるレーザー光を、個々の単位パルス光の被照射領域が加工予定線に沿って離散的に位置する条件にて照射することにより、加工予定線（通常はストリート中心位置）に沿って分割のための起点を形成する手法が既に公知である（例えば、特許文献４参照）。特許文献４に開示された手法においては、それぞれの単パルス光の被照射領域において形成される加工痕の間で劈開や裂開による亀裂進展（クラック進展）が生じ、係る亀裂に沿って基板を分割する（ブレークする）ことで、個片化が実現される。
また、ＬＥＤ素子の光取り出し効率を向上させる目的で、III族窒化物半導体層を形成する前のウェハの表面に凹凸加工を施したうえでＬＥＤ素子パターンを形成する態様も公知である（例えば、特許文献２および特許文献３参照）。特許文献２には、フォトリソグラフィープロセスとＲＩＥ(Reactive Ion Etching）とを行うことにより、サファイアウェハの表面に凸部が円錐台状となす規則的なパターンを形成してなるＰＳＳ（Patterned Sapphire Substrate）を用いる態様が開示されている。特許文献３には、サファイアウェハの表面に蒸着によってＮｉやＰｄなどの金属微粒子を離散的に付着させた後、ＩＣＰ−ＲＩＥ（誘導結合プラズマ型反応性イオンエッチング：Inductive Coupled Plasma Reactive Ion Etching）を行うことにより、ウェハの表面にランダムな三角形状の突起を形成する態様が開示されてなる。
特開平１０−２００２１５号公報 特開２０１２−６４８１１号公報 特開２０１０−２２５７８７号公報 特開２０１１−１３１２５６号公報
特許文献４に開示された手法の場合、個片化は、ウェハ上にＬＥＤ素子を構成する単位パターンが形成されたパターン付き基板を対象に行われる。個片化の際の亀裂進展は基板面に対して垂直に生じさせるのが理想であるが、従来の手順によれば、分割の際にIII族窒化物半導体層に斜め割れが生じ、ストリート以外の素子構成部分のIII族窒化物半導体層に対してダメージを与えてしまう場合がある。係るダメージは、ＬＥＤ素子の発光効率を低下させることになる。
また、作製対象とされるＬＥＤ素子によって、チップサイズ、パターン付き基板の層構成（材質、厚みなど）、ストリート幅などはまちまちであり、しかも、分割はそれぞれの層において良好になされる必要があることから、加工の制約が大きく、加工条件の設定が難しいという問題がある。
あるいはさらに、特許文献４に開示された手法は通常、ウェハの単位パターンの形成面とは反対面をレーザー光の被照射面として行われるが、当該被照射面に金属薄膜にてＯＤＲ（全方位反射器：Omni-Directional Reflector）やＤＢＲ（分布ブラッグ反射器：Distributed Bragg Reflector）が設けられてなる場合、良好な分割を行うことが難しいという問題もある。
本発明は、上記課題に鑑みてなされたものであり、発光効率の優れたＬＥＤ素子を従来よりも確実かつ容易に得ることが出来るＬＥＤ素子の製造方法を提供することを目的とする。
上記課題を解決するため、請求項１の発明は、それぞれが１つのＬＥＤ素子を構成する単位パターンを２次元的に繰り返し形成してなるＬＥＤパターンを一方主面上に設けたウェハを、格子状に設けられた分割予定領域にて分割し、個片化することによって、ＬＥＤ素子を製造する方法であって、前記ＬＥＤパターンを形成する前のウェハ基材の前記分割予定領域に沿ってレーザースクライブを行ってスクライブラインを形成するスクライブ工程と、前記スクライブ工程を経た前記ウェハ基材の前記主面にＬＥＤパターンを形成して前記ウェハを得るＬＥＤパターン形成工程と、前記ＬＥＤパターン形成工程によって得られた前記ウェハを前記スクライブラインに沿ってブレークすることにより個片化して複数のＬＥＤ素子を得る個片化工程と、を備えることを特徴とする。
請求項２の発明は、請求項１に記載のＬＥＤ素子の製造方法であって、前記スクライブ工程において前記スクライブラインが形成された前記ウェハ基材の前記主面をエッチングするエッチング工程、をさらに備え、前記ＬＥＤパターン形成工程においては、前記エッチング工程においてエッチングされた前記主面に前記ＬＥＤパターンを形成する、ことを特徴とする。
請求項３の発明は、請求項１に記載のＬＥＤ素子の製造方法であって、前記スクライブ工程において前記スクライブラインが形成された前記ウェハ基材の前記主面をエッチングして凹凸面を形成するエッチング工程、をさらに備え、前記ＬＥＤパターン形成工程においては、前記凹凸面が形成された前記主面に前記ＬＥＤパターンを形成する、ことを特徴とする。
請求項４の発明は、請求項１ないし請求項３のいずれかに記載のＬＥＤ素子の製造方法であって、前記スクライブ工程においては、パルス幅がｐｓｅｃオーダーのパルスレーザー光を前記レーザースクライブに用いる、ことを特徴とする。
請求項５の発明は、請求項４に記載のＬＥＤ素子の製造方法であって、前記スクライブ工程においては、前記パルスレーザー光の個々の単パルス光の被照射領域が離散的とされることによって、前記スクライブラインが、互いに離間する複数の加工痕の列として形成される、ことを特徴とする。
請求項６の発明は、請求項１ないし請求項３のいずれかに記載のＬＥＤ素子の製造方法であって、前記スクライブ工程においては、パルス幅がｎｓｅｃオーダーのパルスレーザー光を前記レーザースクライブに用いる、ことを特徴とする。
請求項７の発明は、請求項６に記載のＬＥＤ素子の製造方法であって、前記スクライブ工程においては、前記スクライブラインが連続的に形成される、ことを特徴とする。
請求項８の発明は、請求項２または請求項３に記載のＬＥＤ素子の製造方法であって、前記スクライブ工程においては、パルス幅がｎｓｅｃオーダーのパルスレーザー光を前記レーザースクライブに用い、前記エッチング工程においては、前記ウェハ基材の前記主面をエッチングするとともに前記スクライブラインに沿って形成された変質領域を除去する、ことを特徴とする。
請求項９の発明は、請求項１ないし請求項８のいずれかに記載のＬＥＤ素子の製造方法であって、前記ＬＥＤパターン形成工程においては、前記ウェハ基材を加熱することにより前記ウェハ基材に応力を生じさせて前記スクライブラインからの亀裂を進展させる、ことを特徴とする。
請求項１０の発明は、請求項１ないし請求項９のいずれかに記載のＬＥＤ素子の製造方法であって、前記ＬＥＤパターンを形成する前の前記ウェハ基材の前記主面にアライメントマークを形成するアライメントマーク形成工程、をさらに備え、前記スクライブ工程においては、前記アライメントマーク形成工程によって前記アライメントマークが形成された前記ウェハ基材の前記分割予定領域に沿って前記レーザースクライブを行う、ことを特徴とする。
請求項１１の発明は、それぞれが１つのＬＥＤ素子を構成する単位パターンを２次元的に繰り返し形成してなるＬＥＤパターンが一方主面上に設けられたうえで、格子状に設けられた分割予定領域にて分割されることによってＬＥＤ素子が製造される、ＬＥＤ素子製造用のウェハ基材であって、前記ウェハ基材の前記主面が凹凸面であり、かつ、前記分割予定領域に沿って分割する際の位置決めに用いるアライメントマークと、レーザースクライブを行うことにより前記分割予定領域に沿って設けられたスクライブラインと、を前記主面に備えることを特徴とする。
請求項１２の発明は、それぞれが１つのＬＥＤ素子を構成する単位パターンを２次元的に繰り返し形成してなるＬＥＤパターンを一方主面上に設けたウェハを、格子状に設けられた分割予定領域にて分割し、個片化することによって、ＬＥＤ素子を製造するためのＬＥＤ素子の製造装置であって、前記ＬＥＤパターンを形成する前のウェハ基材の前記分割予定領域に沿ってレーザースクライブを行ってスクライブラインを形成するスクライブ手段と、前記スクライブ手段によってスクライブラインを形成した前記ウェハ基材の前記主面にＬＥＤパターンを形成して前記ウェハを得るＬＥＤパターン形成手段と、前記ＬＥＤパターン形成手段によって得られた前記ウェハを前記スクライブラインに沿ってブレークすることにより個片化して複数のＬＥＤ素子を得る個片化手段と、を備えることを特徴とする。
請求項１ないし請求項１２の発明によれば、光取り出し効率の優れたＬＥＤ素子を、従来よりも高い歩留まりで得ることが出来る。
ＬＥＤ素子１０の構造を示す模式断面図である。 ＬＥＤ素子１０の作製手順を示す図である。 ＬＥＤ素子１０の作製途中の様子を模式的に示す断面図である。 ウェハＷの表面ＷａにアライメントマークＭが形成された様子を例示する図である。 レーザー加工装置１００の構成を例示する図である。 レーザー加工装置１００を用いたレーザースクライブについて説明するための図である。 スクライブラインＳＬ１の清浄化について説明するための図である。 エピタキシャル成長の際のウェハＷの様子を例示する図である。 ブレーク装置２００による個片化の様子について、概略的に示す図である。
＜ＬＥＤ素子とその作製手順＞
図１は、本実施の形態に係る製法による作製対象であるＬＥＤ素子１０の構造を示す模式断面図である。ＬＥＤ素子１０は、サファイア基板１の上に、いずれもＧａＮ、ＡｌＮもしくはＩｎＮ、あるいはこれらの混晶であるIII族窒化物からなる、ｎ型層２と、発光層３と、ｐ型層４とを、この順にエピタキシャル成長させてなるとともに、ｎ型層２の一部を露出させてなる電極形成領域５ａにｎ型電極５を備え、ｐ型層４の上にｐ型電極６を備えた構成を有する。なお、ｎ型層２、発光層３、およびｐ型層４はそれぞれ単一層とは限らず、複数の層が積層されることによって構成されていてもよい。例えば、ｎ型層２は、最下層がバッファ層として形成され、該バッファ層の上にコンタクト層やクラッド層などが設けられていてもよい。あるいは、発光層３は、例えば多重量子井戸構造を有するように構成されていてもよい。さらには、ｐ型層４は、クラッド層やコンタクト層などから構成されていてもよい。
また、本実施の形態に係るＬＥＤ素子１０は、光取り出し効率の向上を目的として、サファイア基板１とｎ型層２との界面が、凹凸面Ｃとされてなるものとする。
また、サファイア基板１の上述の各層が形成されてなる側の主面とは反対側の主面に、金属薄膜からなるＯＤＲ（全方位反射器：Omni-Directional Reflector）やＤＢＲ（分布ブラッグ反射器：Distributed Bragg Reflector）が設けられる態様であってもよい。
図２は、上述したＬＥＤ素子１０の作製手順を示す図である。また、図３は、ＬＥＤ素子１０の作製途中の様子を模式的に示す断面図である。本実施の形態においては、ウェハＷの上に、それぞれが１つのＬＥＤ素子１０を構成する単位パターンを２次元的に繰り返し形成してなるＬＥＤパターンＰＴを設けた基板（ＬＥＤパターン付き基板）を、格子状に設けられたストリートＳＴ（図６参照）と称される分割予定領域にて分割し、個片化（チップ化）する、という、いわゆる多数個取りのプロセスにて製造するものとする。
係る態様にてＬＥＤ素子１０を作製するにあたっては、まず初めに、図３（ａ）に示すように、ウェハＷを用意する（ステップＳ１）。用意するウェハＷの厚みは、３８０μｍ〜４３０μｍ程度であるのが好適である。そして、係るウェハＷの一方の主面（以下、表面とも称する）Ｗａに対し、アライメントマークＭを形成する（ステップＳ２）。
アライメントマークＭは、後段の個片化の際のウェハＷの位置決めに使用される。図４は、ウェハＷの表面ＷａにアライメントマークＭが形成された様子を例示する図である。図４においては、ウェハＷの表面Ｗａにおいて、オリフラ（オリエンテーションフラット）ＯＦに平行に２つのアライメントマークＭ（Ｍ１、Ｍ２）を離間配置し、かつ、オリフラＯＦに垂直に２つのアライメントマークＭ（Ｍ３、Ｍ４）を離間配置させた場合を例示している。また、個々のアライメントマークＭは十字型に形成してなる。ただし、ウェハＷにおけるアライメントマークＭの配置位置や配置個数、および、アライメントマークＭの形状は、これに限られるものではなく、位置決めに適した態様にてアライメントマークＭが設けられればよい。
アライメントマークＭの形成は、これに続いて行うレーザースクライブに使用するレーザー加工装置１００において、つまりはアライメントマークＭの形成とレーザースクライブとを連続的に、行うのが好適である。係る場合、アライメントマークＭは、レーザー加工による加工痕として形成される。ただし、レーザー加工によるアライメントマークＭの形成は必須の態様ではなく、少なくとも個片化の際に利用可能なアライメントマークＭを形成可能なものであれば、その形成手段は限定されない。
なお、アライメントマークＭの形成およびこれに続くレーザースクライブの際のウェハＷの位置決めは、オリフラＯＦを使用して行う。
アライメントマークＭの形成に続いて、レーザースクライブによるスクライブラインＳＬの形成を行う（ステップＳ３）。
レーザースクライブは、個片化にあたってブレークの起点となるスクライブラインＳＬをパターン付き基板に形成する処理である。従来、係るレーザースクライブは、ＬＥＤパターンの形成後に行われていたが、本実施の形態においては、レーザースクライブをＬＥＤパターンＰＴの形成に先行して行う点で特徴的である。
図５は、レーザースクライブに用いるレーザー加工装置１００の構成を例示する図である。上述のように、レーザー加工装置１００は、アライメントマークＭの形成にも用いることが出来る。
レーザー加工装置１００は、ウェハＷをその上に載置するステージ１０１と、レーザー加工装置１００の種々の動作（観察動作、アライメント動作、加工動作など）を制御するコントローラ１１０とを主として備え、ステージ１０１に載置されたウェハＷに対し、レーザー光源ＬＳから出射したパルスレーザー光（単にレーザー光とも称する）ＬＢを照射することによって、ウェハＷに対し種々の加工を施すことができるように構成されている。
レーザー光源ＬＳとしては、Ｎｄ：ＹＡＧレーザーを用いるのが好適な態様である。あるいは、Ｎｄ：ＹＶＯ４レーザーやその他の固体レーザーを用いる態様であってもよい。さらには、レーザー光源ＬＳは、Ｑスイッチ付きであることが好ましい。
レーザー光ＬＢのパルス幅は、後述するように、形成しようとするスクライブラインＳＬの種類によって適宜に定められてよい。例えば、ｎｓｅｃオーダーの値に定められる場合もあれば、ｐｓｅｃオーダーの値に定められる場合もある。レーザー光ＬＢの波長は、パルス幅がｎｓｅｃオーダーの場合、１５０ｎｍ〜５６３ｎｍの波長範囲に属することが好ましく、なかでもＮｄ：ＹＡＧレーザーをレーザー光源ＬＳとする場合は、その３倍高調波（波長約３５５ｎｍ）を用いるのが好適な態様である。一方、パルス幅がｐｓｅｃオーダーの場合は、上記に例示したレーザーの基本波、２倍波、３倍波のどの波長を用いても良いが、多重反射膜（ＤＢＲ）が設けられたウェハＷを加工対象とする場合は、基本波を用いるのが好適な態様である。また、パルスの繰り返し周波数は１０ｋＨｚ以上２００ｋＨｚ以下であることが好ましい。
レーザー加工装置１００の詳細については後述する。
図６は、レーザー加工装置１００を用いたレーザースクライブについて説明するための図である。まず、図６（ａ）は、ウェハＷの主面Ｗａの部分拡大図である。より具体的には、図６（ａ）においては、ウェハＷの上にＬＥＤパターンＰＴが形成された際に、ストリートＳＴとなる位置を示している。ここで、ストリートＳＴとは、分割によってＬＥＤ素子１０となる２つの部分の間隙部分である幅狭の領域であり、ウェハＷの主面Ｗａの略全面にわたって、格子状に定められる。そして、それぞれのストリートＳＴの幅方向の略中央位置に、スクライブラインＳＬが形成される。すなわち、ウェハＷには、直交する２方向のそれぞれにおいて互いに平行な複数のストリートＳＴがあらかじめ設定され、ウェハＷは、それぞれのストリートＳＴのところで、スクライブラインＳＬに沿って分割される。
図６（ａ）においては、直交する２方向に延在するストリートＳＴの一つの交点近傍の位置を破線にて示している。なお、確認的にいえば、実際のウェハＷにおいてこのようなストリートＳＴが設けられているわけではなく、あくまで、パターン設計上、ストリートＳＴとなる位置が定められているにすぎない。
レーザー加工装置１００を用いたスクライブラインＳＬの形成は、レーザー光ＬＢの被照射位置がストリートＳＴに沿って移動するように、換言すれば、レーザー光ＬＢによってストリートＳＴが走査されるように、レーザー光ＬＢの出射源とウェハＷとを相対的に移動させることによって、実現される。
ただし、より詳細にいえば、スクライブラインＳＬの形成態様は大きく２つに大別される。
１つ目は、図６（ｂ）に示すように、ストリートＳＴに沿った連続的なスクライブラインＳＬ（ＳＬ１）を形成する態様である。これは、レーザー光ＬＢによる走査の際に、レーザー加工装置１００から出射されるレーザー光ＬＢの個々の単パルス光による加工範囲（概ね個々の単パルス光の被照射領域に相当）を重複させることによって実現される。係る連続的なスクライブラインＳＬ１を形成する場合には、レーザー光ＬＢのパルス幅をｎｓｅｃオーダーとするのが好適であるが、他の大きさのパルス幅を適用する態様であってもよい。レーザー光ＬＢのパルス幅をｎｓｅｃオーダーとする場合は、５０ｎｓｅｃ〜３００ｎｓｅｃとするのが好ましい。
なお、連続的なスクライブラインＳＬ１は、図３（ｂ）に示すように断面視Ｖ字状をなす加工溝として形成される場合もあれば、断面視Ｖ字状の変質領域が形成される（いわば、図３（ｂ）に示す加工溝が変質領域で埋まった状態となる）態様にて形成される場合もある。前者は、レーザー光ＬＢの被照射領域に存在していたサファイアを蒸発・飛散させることで実現され、後者は、レーザー光ＬＢの照射によって当該被照射領域においてサファイアを融解改質させることで実現される。これらは、レーザー光ＬＢの照射条件を違えることによって選択的に実現可能である。また、アライメントマークＭを形成する場合も、スクライブラインＳＬ１と同様の加工条件を適用可能である。
一方、２つ目は、図６（ｃ）に示すように、ストリートＳＴに沿って複数の加工痕Ｐを離散的に形成する態様である。この場合、厳密にいえば、ストリートＳＴにはライン状の加工痕が形成されているわけではないが、本実施の形態においては、係る態様での加工痕の列の形成を、離散的なスクライブラインＳＬ（ＳＬ２）の形成と称することとする。
離散的なスクライブラインＳＬ２の形成は、レーザー光ＬＢによる走査の際に、レーザー加工装置１００から出射されるレーザー光ＬＢの個々の単パルス光の被照射領域を離散させることによって実現される。係る離散的なスクライブラインＳＬ２の形成は、レーザー光ＬＢのパルス幅をｐｓｅｃオーダーとし、かつ、レーザー光ＬＢの繰り返し周波数と、ウェハＷに対する相対移動速度を適宜に調整することによって実現される。レーザー光ＬＢのパルス幅をｐｓｅｃオーダーとする場合は、２ｐｓｅｃ〜４０ｐｓｅｃとするのが好ましい。なお、個片化を良好に実現するには、個々の単パルス光の被照射領域が２μｍ〜２０μｍ程度離れる条件で加工を行うのが好ましい。
なお、係る態様にて離散的なスクライブラインＳＬ２を形成した場合、それぞれの加工痕Ｐにおいてはサファイアの溶融・蒸発・飛散が生じるとともに、加工痕Ｐ同士の間には、両者を結ぶ亀裂が生じる。
一方、ウェハＷの厚み方向においても、スクライブラインＳＬの下端部から他方主面（以下、裏面とも称する）Ｗｂに向かって亀裂は進展し得るが、スクライブラインＳＬの形成深さはせいぜい数十μｍ程度であることから、係る亀裂の進展は通常、ウェハＷを分割するまでには至らない。なお、係る厚み方向への亀裂の進展は、連続的なスクライブラインＳＬ１を形成する場合にも起こり得る。
スクライブラインＳＬの形成に続いて、主面Ｗａに対するエッチングを行う（ステップＳ４）。係るエッチングは、主面Ｗａを凹凸面Ｃとするために行う場合と溶融物を取り除く場合がある。ウェハＷをＰＳＳ（Patterned Sapphire Substrate）とするためにエッチングを行う場合は溶融物を同時にエッチングすることができる。
例えば、凸部とする部分がマスクされるようにレジストマスクを形成した後、ＲＩＥ(Reactive Ion Etching）を行うことにより、主面Ｗａに規則的な凸部を形成する態様であってもよい。あるいは、主面Ｗａに蒸着によってＮｉやＰｄなどの金属微粒子をマスクとして離散的に付着させた後、ＩＣＰ−ＲＩＥ（誘導結合プラズマ型反応性イオンエッチング：Inductive Coupled Plasma Reactive Ion Etching）を行うことにより、主面Ｗａにランダムな三角形状の突起を形成するようにしてもよい。いずれの場合も、マスクの作製条件およびエッチング条件を適宜に違えることにより、ウェハＷの主面Ｗａを種々の形状の凹凸面Ｃとすることが出来る。
なお、アライメントマークＭの形成箇所については、マスクをしてエッチングされないようにする態様であってもよいし、エッチングで消失しない程度にアライメントマークＭが形成されてなる場合であれば、係るマスクを行わなくともよい。
図３（ｃ）には、エッチング処理後のウェハＷを例示している。なお、図３（ｃ）においては凸部が断面視三角形状となった凹凸面Ｃを例示しているが、凹凸面の形成態様はこれには限られず、例えば、特許文献１に開示されているように、断面台形状の凸部が形成される態様であってもよい。
なお、ここまでのプロセスを経ることによって、主面Ｗａが凹凸面Ｃとなっており、かつ、アライメントマークＭと、スクライブラインＳＬが形成されてなるＬＥＤ素子製造用のウェハＷが、得られているともいえる。
なお、ｎｓｅｃオーダーのパルス幅のレーザー光ＬＢにて連続的なスクライブラインＳＬ１を形成していた場合、これらのエッチング処理は、スクライブラインＳＬ１を清浄化させる効果を併せ持つ。図７は、係るスクライブラインＳＬ１の清浄化について説明するための図である。
ｎｓｅｃオーダーのパルス幅のレーザー光ＬＢにて連続的なスクライブラインＳＬ１を形成していた場合、図７（ａ）に示すように、スクライブラインＳＬをなす加工溝に、蒸発後に再凝固したサファイアからなる変質領域ＡＲが形成されていることがある。あるいは、融解改質を生じさせる加工条件の場合、スクライブラインＳＬは断面視Ｖ字状の変質領域となっている。これらの変質領域は、主に多結晶やアモルファスのサファイアからなることから、残存するとＬＥＤ素子１０からの光の取り出し効率を低下させる要因となる。しかしながら、これらの変質領域は、ウェハＷ全体に比して力学的な強度が弱くなっていることから、図７（ｂ）に示すように、上述のような凹凸形成のためのエッチングを行う間に、比較的に容易に蒸発・除去される。結果として、図７（ｃ）に示すように、凹凸面Ｃが形成された時点では、スクライブラインＳＬの清浄化が実現されていることになる。
なお、ｐｓｅｃオーダーのパルスレーザー光ＬＢによって離散的なスクライブラインＳＬ２を形成する場合は、そもそも、当該スクライブラインＳＬ２をなす加工痕Ｐにサファイアが残存しにくい。しかしながら、係る場合において、上述のようなエッチングによる清浄化を行うことを除外するものではない。
エッチングが施されて凹凸面Ｃが設けられたウェハＷの主面Ｗａに対し、上述したＬＥＤパターンＰＴが形成される（ステップＳ５）。すなわち、ｎ型層２、発光層３、およびｐ型層４となるIII族窒化物層のエピタキシャル成長と、ｎ型電極５およびｐ型電極６の形成とが行われる。図３（ｄ）には、ウェハＷの凹凸面Ｃの上にＬＥＤパターンＰＴが形成されてなる様子を例示している。
III族窒化物層のエピタキシャル成長には、種々の公知のエピタキシャル成長手法を適用することが可能である。例えば、ＭＯＣＶＤ（有機金属化学的気相成長）法や、ＭＢＥ（分子線エピタキシー）法などの手法で行うことが出来る。それぞれの成長手法を用いた場合の実際のエピタキシャル成長条件（ウェハ温度、原料組成、原料ガス流量、原料ガス圧力、成長時間など）は、形成しようとするｎ型層２、発光層３、およびｐ型層４の組成や厚みなどに応じて定められる。また、ｎ型電極５およびｐ型電極６の形成には、蒸着やスパッタなど、種々の薄膜形成手法を好適に用いることができる。電極材料は、Ｎｉ，Ｐｄ、Ｐｔ、Ａｕ、Ａｌなどといった種々の金属材料から、適宜に選択されてよい。あるいはさらに、ｎ型電極５およびｐ型電極６は、相異なる組成の金属層が積層された多層電極として設けられてもよい。なお、ｎ型電極５はＬＥＤパターンＰＴの形成後、フォトリソグラフィープロセスとエッチングとによって、ｎ型層２の一部を電極形成領域５ａとして露出させたうえで行う。
図８は、エピタキシャル成長の際のウェハＷの様子を例示する図である。本実施の形態においては、図８（ａ）に示すような、スクライブラインＳＬおよび凹凸面Ｃが形成されたウェハＷがエピタキシャル成長処理に供され、図８（ｂ）に示すように、エピタキシャル成長に際してウェハＷは加熱される。その際の加熱温度は、形成しようとする層の組成等によって異なるが、概ね６００℃〜１２００℃程度である。係る態様にてウェハＷが加熱されると、図３（ｄ）においては図示を省略していたものの、ウェハＷには応力が発生する。そして、係る応力が作用することによって、スクライブラインＳＬから主面Ｗｂに向けて亀裂ＣＲが進展する。係る亀裂ＣＲの進展は、後段の個片化の際のブレークを容易にする効果がある。なお、係る場合の亀裂の進展も、スクライブラインＳＬの形成時と同様、ウェハＷを分割するまでには至らない。あるいは、このエピタキシャル成長時の加熱による亀裂ＣＲの進展を見越して、スクライブラインＳＬの形成深さを、ＬＥＤパターンＰＴを形成した後にスクライブラインＳＬを形成する場合に比して小さくすることも可能である。
レーザースクライブを行った後、ウェハＷを裏面Ｗｂの側から所望の厚みにまで研磨（ステップＳ６）する。
ウェハＷの研磨は、化学機械研磨（ＣＭＰ）で行うのが好適である。研磨の際は、ウェハＷが分断されないよう、主面Ｗａの側に保護シートが貼り付けられる。係る研磨によって、３８０μｍ〜４３０μｍ程度であったウェハＷの厚みは、８０μｍ〜２００μｍ程度とされる。図３（ｅ）には、図３（ｄ）に示した破線のところまで研磨を行ったウェハＷを例示している。
研磨の終了後、最後に、スクライブラインＳＬに沿ってブレークすることにより、ＬＥＤパターン付き基板を個片化して、図３（ｆ）に示すように、多数のＬＥＤ素子１０を得る（ステップＳ７）。なお、ＬＥＤ素子１０にＯＤＲやＤＢＲを設ける場合には、ＬＥＤパターンＰＴの形成後、ブレークの前に、蒸着法などの公知の手法によって、主面Ｗｂに対してＯＤＲやＤＢＲとなる金属薄膜を形成すればよい。
図９は、ブレーク装置２００による個片化の様子について、概略的に示す図である。ブレーク装置２００は、対象物を三点支持の手法にてブレークする装置である。ブレーク装置２００は、１つの上側ブレークバー２０１と、２つの下側ブレークバー２０２とを備える。上側ブレークバー２０１は、断面三角形状もしくは断面等脚台形状をなす柱状の部材であり、下側ブレークバー２０２は、板状の部材である。
個片化の際は、ウェハＷの上にＬＥＤパターンＰＴが形成されたパターン付き基板をＬＥＤパターンＰＴが下側となるように水平支持し、アライメントマークＭによってウェハＷの位置決めをした状態で、上側ブレークバー２０１を主面Ｗｂの上方であってスクライブラインＳＬの形成位置の直上の位置にスクライブラインＳＬと平行に配置し、２つの下側ブレークバー２０２を、ＬＥＤパターンＰＴの下方であってスクライブラインＳＬの形成位置に対して対称な位置に配置する。そして、上側ブレークバー２０１をスクライブラインＳＬの形成位置の直上において主面Ｗｂに当接させるとともに、２つの下側ブレークバー２０２を、スクライブラインＳＬに対して対称な状態を保ちつつＬＥＤパターンＰＴに接触させる。これにより、作用する応力によって、スクライブラインＳＬから進展していた亀裂が主面Ｗｂにまで到達し、パターン付き基板をスクライブラインＳＬに沿ってブレークすることが出来る。
係るブレークを、全てのスクライブラインＳＬに対して行うことで、多数のＬＥＤ素子１０を得ることが出来る。
＜レーザースクライブを先行して行うことの作用効果＞
上述したように、本実施の形態に係るＬＥＤ素子の製造方法においては、アライメントマークＭを形成したウェハＷにレーザースクライブによってスクライブラインＳＬを形成した後に、エッチングによる凹凸加工と、ＬＥＤパターンＰＴの形成とを行い、その後に個片化を行うようにしている。以下、係る手順にてＬＥＤ素子を作製することの作用効果について説明する。
第１に、従来のように、ＬＥＤパターンＰＴを形成した後にレーザースクライブを行う場合、レーザー光ＬＢによってＬＥＤパターンＰＴに対しダメージを与える可能性があったが、本実施の形態の場合、ＬＥＤパターンＰＴが形成されていない状態でレーザースクライブを行うので、ＬＥＤパターンＰＴに対しダメージを与えることがない。
第２に、従来の手順の場合、ＬＥＤパターンＰＴに対するレーザー光ＬＢの影響をできるだけ避けるべく、ＬＥＤパターンＰＴが形成されてなる主面Ｗａとは反対の主面Ｗｂを被照射面としてレーザースクライブを行っていたことから、ブレークの際にスクライブラインＳＬから進展する亀裂がＬＥＤパターンＰＴに到達してしまい、ストリートＳＴではなくＬＥＤパターンＰＴのところで分割がなされてしまうことがあったが、本実施の形態の場合は、ＬＥＤパターンＰＴの形成前に主面Ｗａの側からレーザースクライブを行うので、ＬＥＤパターンＰＴのところで分割がなされてしまうことがないことから、高い歩留まりでＬＥＤ素子１０を得ることが出来る。
第３に、従来の手順の場合、ＬＥＤパターンＰＴによってストリートＳＴが幅狭の領域として物理的に区画された状態で該ストリートＳＴに対してレーザー光ＬＢを照射することになるので、加工条件の制約が大きかったが、本実施の形態の場合、ストリートＳＴの位置は定まってはいるものの、実際の加工対象はＬＥＤパターンＰＴの存在しないウェハＷであるので、加工条件の設定の自由度が高く、より好適な条件でのレーザースクライブを行うことが出来る。
第４に、上述した従来の手順によって金属薄膜からなるＯＤＲやＤＢＲを備えたＬＥＤ素子を作製することは、該金属薄膜がレーザー光を反射してしまうために困難であったが、本実施の形態の場合、金属薄膜を形成する前にレーザースクライブを行うので、ＯＤＲやＤＢＲを備える光取り出し効率の優れたＬＥＤ素子の作製も、問題なく行うことができる。
第５に、ｎｓｅｃオーダーのパルス幅のレーザー光ＬＢにて連続的なスクライブラインＳＬ１を形成した場合、スクライブラインＳＬ１のところに変質領域が形成されるが、その後のエッチングによってこれが除去されるので、結果として、ＬＥＤ素子の光取り出し効率を向上させることが出来る。
第６に、レーザースクライブ後のＬＥＤパターンの形成の際にウェハＷが加熱される際に、スクライブラインＳＬから亀裂ＣＲが進展することから、スクライブラインＳＬの形成深さを、従来の手順を採用する場合に比して小さくすることができる。
第７に、アライメントマークの形成、レーザースクライブさらにはエッチングによる凹凸加工を行ったウェハＷがＬＥＤパターンＰＴの形成に供されるので、ウェハを購入してＬＥＤ素子を製造する製造メーカーが、アライメントマークの形成やレーザースクライブを行う必要がなくなる。これは結果として、ＬＥＤ素子のコストダウンにつながる。
以上の作用効果が得られることで、本実施の形態によれば、光取り出し効率の優れたＬＥＤ素子を、従来よりも高い歩留まりで得ることが出来る。
＜レーザー加工装置の詳細構成＞
最後に、図５に示したレーザー加工装置１００の詳細な構成について説明しておく。上述のように、レーザー加工装置１００は、ウェハＷをその上に載置するステージ１０１と、レーザー加工装置１００の種々の動作を制御するコントローラ１１０とを主として備える。
ステージ１０１は、移動機構１０２によって水平方向に移動可能とされてなる。移動機構１０２は、図示しない駆動手段の作用により水平面内で所定のＸＹ２軸方向にステージ１０１を移動させる。これにより、レーザー光照射位置の移動などが実現されてなる。なお、移動機構１０２については、所定の回転軸を中心とした、水平面内における回転（θ回転）動作も、水平駆動と独立に行えるようになっている。
また、レーザー加工装置１００においては、図示しない撮像手段を通じて、該ウェハＷをレーザー光が照射される側（本実施の形態では主面Ｗａ）から直接に観測する表面観察や、ステージ１０１に載置された側（本実施の形態では主面Ｗｂ）から該ステージ１０１を介して観察する裏面観察などを行えるようになっている。
ステージ１０１は、石英など透明な部材で形成されているが、その内部には、主面Ｗｂに粘着保護シートＡＳが貼付されたウェハＷを吸着固定するための吸気通路となる図示しない吸引用配管が設けられてなる。吸引用配管は、例えば、ステージ１０１の所定位置を機械加工により削孔することにより設けられる。
粘着保護シートＡＳが貼付されたウェハＷをステージ１０１の上に載置した状態で、例えば吸引ポンプなどの吸引手段１０３により吸引用配管に対し吸引を行い、吸引用配管のステージ１０１載置面側先端に設けられた吸引孔に対し負圧を与えることで、ウェハＷ（および粘着保護シートＡＳ）がステージ１０１に固定されるようになっている。
より詳細にいえば、レーザー加工装置１００においては、レーザー光源ＬＳからレーザー光ＬＢを発し、図示を省略する鏡筒内に備わるダイクロイックミラー１０４にて反射させた後、該レーザー光ＬＢを、ステージ１０１に載置されたウェハＷの被加工部位にて合焦するよう集光レンズ１０５にて集光し、ウェハＷに照射する。レーザー光ＬＢは、集光レンズ１０５を直接の出射源としてウェハＷに対し出射される。係るレーザー光ＬＢの照射と、ステージ１０１の移動とを組み合わせることによって、レーザー光ＬＢをウェハＷに対して相対的に走査させつつウェハＷの加工を行えるようになっている。
なお、レーザー加工装置１００においては、加工処理の際、必要に応じて、合焦位置をウェハＷの表面から意図的にずらしたデフォーカス状態で、レーザー光ＬＢを照射することも可能となっている。本実施の形態においては、デフォーカス値（ウェハＷの表面から内部に向かう方向への合焦位置のずらし量）を５μｍ以上４０μｍ以下の範囲に設定するのが好ましい。
レーザー光源ＬＳとしては、Ｎｄ：ＹＡＧレーザーを用いるのが好適な態様である。あるいは、Ｎｄ：ＹＶＯ４レーザーやその他の固体レーザーを用いる態様であってもよい。さらには、レーザー光源ＬＳは、Ｑスイッチ付きであることが好ましい。
また、レーザー光源ＬＳから発せられるレーザー光ＬＢの波長や出力、パルスの繰り返し周波数、パルス幅の調整などは、コントローラ１１０の照射制御部１２３により実現される。加工モード設定データＤ２に従った所定の設定信号が加工処理部１２５から照射制御部１２３に対し発せられると、照射制御部１２３は、該設定信号に従って、レーザー光ＬＢの照射条件を設定する。
レーザー光ＬＢは、集光レンズ１０５によって１μｍ〜１０μｍ程度のビーム径に絞られて照射されることが好ましい。係る場合、レーザー光ＬＢの照射におけるピークパワー密度はおおよそ１ＧＷ／ｃｍ２〜１０ＧＷ／ｃｍ２となる。
なお、レーザー光源ＬＳから出射されるレーザー光ＬＢの偏光状態は、円偏光であっても直線偏光であってもよい。ただし、直線偏光の場合、結晶性被加工材料中での加工断面の曲がりとエネルギー吸収率の観点から、偏光方向が走査方向と略平行にあるように、例えば両者のなす角が±１°以内にあるようにされることが好ましい。また、出射光が直線偏光の場合、レーザー加工装置１００は図示しないアッテネータを備えることが好ましい。アッテネータはレーザー光ＬＢの光路上の適宜の位置に配置され、出射されたレーザー光ＬＢの強度を調整する役割を担う。
コントローラ１１０は、上述の各部の動作を制御し、種々の態様でのウェハＷの加工処理を実現させる制御部１２０と、レーザー加工装置１００の動作を制御するプログラム１３０Ｐや加工処理の際に参照される種々のデータを記憶する記憶部１３０とをさらに備える。
制御部１２０は、例えばパーソナルコンピュータやマイクロコンピュータなどの汎用のコンピュータによって実現されるものであり、記憶部１３０に記憶されているプログラム１３０Ｐが該コンピュータに読み込まれ実行されることにより、種々の構成要素が制御部１２０の機能的構成要素として実現される。
具体的には、制御部１２０は、移動機構１０２によるステージ１０１の駆動や集光レンズ１０５の合焦動作など、加工処理に関係する種々の駆動部分の動作を制御する駆動制御部１２１と、図示しない撮像手段によるウェハＷの撮像を制御する撮像制御部１２２と、レーザー光源ＬＳからのレーザー光ＬＢの照射を制御する照射制御部１２３と、吸引手段１０３によるステージ１０１へのウェハＷの吸着固定動作を制御する吸着制御部１２４と、与えられた加工位置データＤ１および加工モード設定データＤ２に従って加工対象位置への加工処理を実行させる加工処理部１２５とを、主として備える。
記憶部１３０は、ＲＯＭやＲＡＭおよびハードディスクなどの記憶媒体によって実現される。記憶部１３０には、ウェハＷにおけるスクライブラインＳＬの形成位置を記述した加工位置データＤ１が記憶されるとともに、加工態様に応じた、レーザー光の個々のパラメータについての条件やステージ１０１の駆動条件（あるいはそれらの設定可能範囲）などが記述された加工モード設定データＤ２が記憶されている。なお、記憶部１３０は、制御部１２０を実現するコンピュータの構成要素によって実現される態様であってもよいし、ハードディスクの場合など、該コンピュータとは別体に設けられる態様であってもよい。
なお、レーザー加工装置１００に対してオペレータが与える種々の入力指示は、コントローラ１１０において実現されるＧＵＩを利用して行われるのが好ましい。例えば、加工処理部１２５の作用により加工処理用メニューがＧＵＩにて提供される。
以上のような構成を有するレーザー加工装置１００においては、加工処理部１２５が、加工位置データＤ１を取得するとともに選択された加工モードに対応する加工条件を加工モード設定データＤ２から取得し、当該条件に応じた動作が実行されるよう、駆動制御部１２１や照射制御部１２３その他を通じて対応する各部の動作を制御することによって、種々の加工モードでの加工を選択的に行えるようになっている。加工モードは、例えば、加工処理部１２５の作用によりコントローラ１１０においてオペレータに利用可能に提供される加工処理メニュー従って選択できるのが好適である。
具体的には、レーザー光源ＬＳからのレーザー光ＬＢの照射条件とステージ１０１を移動させることによるウェハＷに対するレーザー光ＬＢの走査条件の組合せを違えることで、連続的なスクライブラインＳＬ１の形成や離散的なスクライブラインＳＬ２の形成、あるいは、アライメントマークＭの形成などといった種々の加工を、適切な加工条件で行えるようになっている。
＜変形例＞
上述の実施の形態では、アライメントマークの形成後、レーザースクライブやエッチング処理を行っているが、アライメントマークの形成タイミングはこれに限られない。例えば、凹凸面Ｃを形成するためのエッチングの際に、当該エッチング処理によってアライメントマークを併せて形成するようにしてもよい。
また、オリフラＯＦを基準としてレーザースクライブを行う場合は、レーザースクライブ以降の工程で、スクライブラインをアライメントマークとして使用することもできるため、アライメントマークを独立して形成しなくてもよい。
ＬＥＤ素子１０においてサファイア基板１とｎ型層２との界面を凹凸面Ｃとすることは、必須ではない。それゆえ、ステップＳ５におけるウェハＷのエッチングは、必須の態様ではない。ただし、光取り出し効率を高めるという観点からは、当該界面を凹凸面Ｃとするのが好ましい。
１ サファイア基板
２ ｎ型層
３ 発光層
４ ｐ型層
５ ｎ型電極
５ａ 電極形成領域
６ ｐ型電極
１０ ＬＥＤ素子
１００ レーザー加工装置
１０１ ステージ
１０２ 移動機構
１０３ 吸引手段
１０４ ダイクロイックミラー
１０５ 集光レンズ
１１０ コントローラ
１２０ 制御部
１３０ 記憶部
２００ ブレーク装置
２０１ 上側ブレークバー
２０２ 下側ブレークバー
ＡＲ 変質領域
ＡＳ 粘着保護シート
Ｃ 凹凸面
ＣＲ 亀裂
Ｄ１ 加工位置データ
Ｄ２ 加工モード設定データ
ＬＢ パルスレーザー光（レーザー光）
ＬＳ レーザー光源
Ｍ、Ｍ１、Ｍ２、Ｍ３、Ｍ４ アライメントマーク
ＯＦ オリフラ
Ｐ 加工痕
ＰＴ ＬＥＤパターン
ＳＬ、ＳＬ１、ＳＬ２ スクライブライン
ＳＴ ストリート
Ｗ ウェハ
Ｗａ、Ｗｂ （ウェハの）主面

Claims (12)

  1. それぞれが１つのＬＥＤ素子を構成する単位パターンを２次元的に繰り返し形成してなるＬＥＤパターンを一方主面上に設けたウェハを、格子状に設けられた分割予定領域にて分割し、個片化することによって、ＬＥＤ素子を製造する方法であって、
    前記ＬＥＤパターンを形成する前のウェハ基材の前記分割予定領域に沿ってレーザースクライブを行ってスクライブラインを形成するスクライブ工程と、
    前記スクライブ工程を経た前記ウェハ基材の前記主面にＬＥＤパターンを形成して前記ウェハを得るＬＥＤパターン形成工程と、
    前記ＬＥＤパターン形成工程によって得られた前記ウェハを前記スクライブラインに沿ってブレークすることにより個片化して複数のＬＥＤ素子を得る個片化工程と、
    を備えることを特徴とするＬＥＤ素子の製造方法。
  2. 請求項１に記載のＬＥＤ素子の製造方法であって、
    前記スクライブ工程において前記スクライブラインが形成された前記ウェハ基材の前記主面をエッチングするエッチング工程、
    をさらに備え、
    前記ＬＥＤパターン形成工程においては、前記エッチング工程においてエッチングされた前記主面に前記ＬＥＤパターンを形成する、
    ことを特徴とするＬＥＤ素子の製造方法。
  3. 請求項１に記載のＬＥＤ素子の製造方法であって、
    前記スクライブ工程において前記スクライブラインが形成された前記ウェハ基材の前記主面をエッチングして凹凸面を形成するエッチング工程、
    をさらに備え、
    前記ＬＥＤパターン形成工程においては、前記凹凸面が形成された前記主面に前記ＬＥＤパターンを形成する、
    ことを特徴とするＬＥＤ素子の製造方法。
  4. 請求項１ないし請求項３のいずれかに記載のＬＥＤ素子の製造方法であって、
    前記スクライブ工程においては、パルス幅がｐｓｅｃオーダーのパルスレーザー光を前記レーザースクライブに用いる、
    ことを特徴とするＬＥＤ素子の製造方法。
  5. 請求項４に記載のＬＥＤ素子の製造方法であって、
    前記スクライブ工程においては、前記パルスレーザー光の個々の単パルス光の被照射領域が離散的とされることによって、前記スクライブラインが、互いに離間する複数の加工痕の列として形成される、
    ことを特徴とするＬＥＤ素子の製造方法。
  6. 請求項１ないし請求項３のいずれかに記載のＬＥＤ素子の製造方法であって、
    前記スクライブ工程においては、パルス幅がｎｓｅｃオーダーのパルスレーザー光を前記レーザースクライブに用いる、
    ことを特徴とするＬＥＤ素子の製造方法。
  7. 請求項６に記載のＬＥＤ素子の製造方法であって、
    前記スクライブ工程においては、前記スクライブラインが連続的に形成される、
    ことを特徴とするＬＥＤ素子の製造方法。
  8. 請求項２または請求項３に記載のＬＥＤ素子の製造方法であって、
    前記スクライブ工程においては、パルス幅がｎｓｅｃオーダーのパルスレーザー光を前記レーザースクライブに用い、
    前記エッチング工程においては、前記ウェハ基材の前記主面をエッチングするとともに前記スクライブラインに沿って形成された変質領域を除去する、
    ことを特徴とするＬＥＤ素子の製造方法。
  9. 請求項１ないし請求項８のいずれかに記載のＬＥＤ素子の製造方法であって、
    前記ＬＥＤパターン形成工程においては、前記ウェハ基材を加熱することにより前記ウェハ基材に応力を生じさせて前記スクライブラインからの亀裂を進展させる、
    ことを特徴とするＬＥＤ素子の製造方法。
  10. 請求項１ないし請求項９のいずれかに記載のＬＥＤ素子の製造方法であって、
    前記ＬＥＤパターンを形成する前の前記ウェハ基材の前記主面にアライメントマークを形成するアライメントマーク形成工程、
    をさらに備え、
    前記スクライブ工程においては、前記アライメントマーク形成工程によって前記アライメントマークが形成された前記ウェハ基材の前記分割予定領域に沿って前記レーザースクライブを行う、
    ことを特徴とするＬＥＤ素子の製造方法。
  11. それぞれが１つのＬＥＤ素子を構成する単位パターンを２次元的に繰り返し形成してなるＬＥＤパターンが一方主面上に設けられたうえで、格子状に設けられた分割予定領域にて分割されることによってＬＥＤ素子が製造される、ＬＥＤ素子製造用のウェハ基材であって、
    前記ウェハ基材の前記主面が凹凸面であり、
    かつ、
    前記分割予定領域に沿って分割する際の位置決めに用いるアライメントマークと、
    レーザースクライブを行うことにより前記分割予定領域に沿って設けられたスクライブラインと、
    を前記主面に備えることを特徴とするＬＥＤ素子製造用ウェハ基材。
  12. それぞれが１つのＬＥＤ素子を構成する単位パターンを２次元的に繰り返し形成してなるＬＥＤパターンを一方主面上に設けたウェハを、格子状に設けられた分割予定領域にて分割し、個片化することによって、ＬＥＤ素子を製造するためのＬＥＤ素子の製造装置であって、
    前記ＬＥＤパターンを形成する前のウェハ基材の前記分割予定領域に沿ってレーザースクライブを行ってスクライブラインを形成するスクライブ手段と、
    前記スクライブ手段によってスクライブラインを形成した前記ウェハ基材の前記主面にＬＥＤパターンを形成して前記ウェハを得るＬＥＤパターン形成手段と、
    前記ＬＥＤパターン形成手段によって得られた前記ウェハを前記スクライブラインに沿ってブレークすることにより個片化して複数のＬＥＤ素子を得る個片化手段と、
    を備えることを特徴とするＬＥＤ素子の製造装置。
JP2013213701A 2013-02-27 2013-10-11 Ｌｅｄ素子の製造方法、ｌｅｄ素子製造用ウェハ基材およびｌｅｄ素子の製造装置 Pending JP2014195040A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013213701A JP2014195040A (ja) 2013-02-27 2013-10-11 Ｌｅｄ素子の製造方法、ｌｅｄ素子製造用ウェハ基材およびｌｅｄ素子の製造装置

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
JP2013037367 2013-02-27
JP2013037370 2013-02-27
JP2013037370 2013-02-27
JP2013037368 2013-02-27
JP2013037367 2013-02-27
JP2013037369 2013-02-27
JP2013037369 2013-02-27
JP2013037368 2013-02-27
JP2013213701A JP2014195040A (ja) 2013-02-27 2013-10-11 Ｌｅｄ素子の製造方法、ｌｅｄ素子製造用ウェハ基材およびｌｅｄ素子の製造装置

Publications (1)

Publication Number Publication Date
JP2014195040A true JP2014195040A (ja) 2014-10-09

Family

ID=51369710

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013213701A Pending JP2014195040A (ja) 2013-02-27 2013-10-11 Ｌｅｄ素子の製造方法、ｌｅｄ素子製造用ウェハ基材およびｌｅｄ素子の製造装置

Country Status (4)

Country Link
JP (1) JP2014195040A (ja)
KR (1) KR20140107121A (ja)
CN (1) CN104009129A (ja)
TW (1) TW201436017A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160051554A (ko) 2014-10-31 2016-05-11 미쓰보시 다이야몬도 고교 가부시키가이샤 브레이크 장치
KR20160051552A (ko) 2014-10-31 2016-05-11 미쓰보시 다이야몬도 고교 가부시키가이샤 브레이크 장치, 브레이크 장치로의 브레이크날의 부착 방법 및, 브레이크날용 카트리지

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109148559A (zh) * 2017-06-28 2019-01-04 矽创电子股份有限公司 晶圆结构
CN107946284B (zh) * 2017-11-03 2021-11-02 马鞍山太时芯光科技有限公司 一种led芯片切割道标识及其制作方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07169715A (ja) * 1993-10-21 1995-07-04 Nichia Chem Ind Ltd 窒化ガリウム系化合物半導体チップの製造方法
JP2002192368A (ja) * 2000-09-13 2002-07-10 Hamamatsu Photonics Kk レーザ加工装置
JP2004259846A (ja) * 2003-02-25 2004-09-16 Ogura Jewel Ind Co Ltd 基板上形成素子の分離方法
JP2005166728A (ja) * 2003-11-28 2005-06-23 Mitsubishi Cable Ind Ltd 窒化物系半導体素子の製造方法
JP2010225787A (ja) * 2009-03-23 2010-10-07 Yamaguchi Univ サファイア基板の製造方法、および半導体装置
CN101908505A (zh) * 2010-06-24 2010-12-08 上海蓝光科技有限公司 一种发光二极管芯片的制造方法
WO2011090024A1 (ja) * 2010-01-19 2011-07-28 シャープ株式会社 機能素子およびその製造方法
US20120175652A1 (en) * 2011-01-06 2012-07-12 Electro Scientific Industries, Inc. Method and apparatus for improved singulation of light emitting devices

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1756857B1 (en) * 2004-06-11 2013-08-14 Showa Denko K.K. Production method of compound semiconductor device wafer
US9138913B2 (en) * 2005-09-08 2015-09-22 Imra America, Inc. Transparent material processing with an ultrashort pulse laser
JP5060880B2 (ja) * 2007-09-11 2012-10-31 三星ダイヤモンド工業株式会社 脆性材料基板の分断装置および分断方法
US8217488B2 (en) * 2010-07-19 2012-07-10 Walsin Lihwa Corporation GaN light emitting diode and method for increasing light extraction on GaN light emitting diode via sapphire shaping
CN102569543B (zh) * 2010-12-30 2015-09-02 比亚迪股份有限公司 一种发光二极管芯片的制作方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07169715A (ja) * 1993-10-21 1995-07-04 Nichia Chem Ind Ltd 窒化ガリウム系化合物半導体チップの製造方法
JP2002192368A (ja) * 2000-09-13 2002-07-10 Hamamatsu Photonics Kk レーザ加工装置
JP2004259846A (ja) * 2003-02-25 2004-09-16 Ogura Jewel Ind Co Ltd 基板上形成素子の分離方法
JP2005166728A (ja) * 2003-11-28 2005-06-23 Mitsubishi Cable Ind Ltd 窒化物系半導体素子の製造方法
JP2010225787A (ja) * 2009-03-23 2010-10-07 Yamaguchi Univ サファイア基板の製造方法、および半導体装置
WO2011090024A1 (ja) * 2010-01-19 2011-07-28 シャープ株式会社 機能素子およびその製造方法
CN101908505A (zh) * 2010-06-24 2010-12-08 上海蓝光科技有限公司 一种发光二极管芯片的制造方法
US20120175652A1 (en) * 2011-01-06 2012-07-12 Electro Scientific Industries, Inc. Method and apparatus for improved singulation of light emitting devices

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160051554A (ko) 2014-10-31 2016-05-11 미쓰보시 다이야몬도 고교 가부시키가이샤 브레이크 장치
KR20160051552A (ko) 2014-10-31 2016-05-11 미쓰보시 다이야몬도 고교 가부시키가이샤 브레이크 장치, 브레이크 장치로의 브레이크날의 부착 방법 및, 브레이크날용 카트리지

Also Published As

Publication number Publication date
KR20140107121A (ko) 2014-09-04
CN104009129A (zh) 2014-08-27
TW201436017A (zh) 2014-09-16

Similar Documents

Publication Publication Date Title
US9789566B2 (en) Manufacturing method of substrate, cutting method of processing object and laser processing apparatus
US7241667B2 (en) Method of separating layers of material
JP5494592B2 (ja) Ｌｅｄパターン付き基板の加工方法
JP2013042119A (ja) 発光素子の製造方法
WO2014030519A1 (ja) 加工対象物切断方法
US9531154B2 (en) Lift-off method
JP5732685B2 (ja) 結晶性膜、デバイス、及び、結晶性膜又はデバイスの製造方法
WO2013176089A1 (ja) 加工対象物切断方法、加工対象物、及び、半導体素子
JP6620825B2 (ja) 半導体素子の製造方法
JP2014011358A (ja) レーザダイシング方法
JP2011181909A (ja) 半導体チップ製造方法
WO2014030520A1 (ja) 加工対象物切断方法
TW201130591A (en) Method for cutting workpiece
US20150207297A1 (en) Optical device and manufacturing method therefor
TW202010010A (zh) 光元件晶圓加工方法
JP2013027887A (ja) レーザダイシング方法
WO2014012322A1 (zh) 倒装焊氮化物发光二极管及其透光衬底和制造方法
JP2014195040A (ja) Ｌｅｄ素子の製造方法、ｌｅｄ素子製造用ウェハ基材およびｌｅｄ素子の製造装置
KR20120069302A (ko) 레이저 리프트 오프 장치
WO2014030517A1 (ja) 加工対象物切断方法
JP2015162565A (ja) Ｌｅｄパターン付き基板とその製造方法およびｌｅｄ素子の製造方法
JP2013118413A (ja) Ｌｅｄチップ
JP6020505B2 (ja) レーザリフトオフ装置
JP2015144177A (ja) Ｌｅｄ素子製造用ウェハとその作製方法、およびｌｅｄ素子
JP2015144180A (ja) Ｌｅｄ素子製造用ウェハとその作製方法、およびｌｅｄ素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160826

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170428

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170516

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20171107