JP2014186762A - 半導体記憶装置 - Google Patents
半導体記憶装置 Download PDFInfo
- Publication number
- JP2014186762A JP2014186762A JP2013059134A JP2013059134A JP2014186762A JP 2014186762 A JP2014186762 A JP 2014186762A JP 2013059134 A JP2013059134 A JP 2013059134A JP 2013059134 A JP2013059134 A JP 2013059134A JP 2014186762 A JP2014186762 A JP 2014186762A
- Authority
- JP
- Japan
- Prior art keywords
- data
- circuit
- data latch
- bus
- circuits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/18—Bit line organisation; Bit line lay-out
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
- G11C7/106—Data output latches
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
- G11C2207/22—Control and timing of internal memory operations
- G11C2207/2245—Memory devices with an internal cache buffer
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
- G11C7/1012—Data reordering during input/output, e.g. crossbars, layers of multiplexers, shifting or rotating
Landscapes
- Read Only Memory (AREA)
- Memory System (AREA)
- Static Random-Access Memory (AREA)
Abstract
【解決手段】実施形態によれば、半導体記憶装置は、n個のデータ保持回路と、n本のバスと、m×n個のデータラッチ回路と、選択回路と、を備えている。バスは、n個のデータ保持回路のそれぞれに接続されている。データラッチ回路は、1本のバスあたりm個接続されている。選択回路は、同じバスに接続されたすべてのデータラッチ回路が同じグループに含まれないようにグループ分けされた複数のデータラッチ回路を含むグループ単位で、複数のデータラッチ回路に対して同時にデータ保持回路との間でのデータ転送を実行する。
【選択図】図1
Description
図4は、第1実施形態による、データ保持回路DRとデータラッチ回路DLとの接続回路の構成を示す模式図である。
図5は、第2実施形態による、データ保持回路DRとデータラッチ回路DLとの接続回路の構成を示す模式図である。
図7は、第3実施形態による、データ保持回路DRとデータラッチ回路DLとの接続回路の構成を示す模式図である。
図8は、第4実施形態による、データ保持回路DRとデータラッチ回路DLとの接続回路の構成を示す模式図である。
図9は、第5実施形態による、データ保持回路DRとデータラッチ回路DLとの接続回路の構成を示す模式図である。
図10は、第6実施形態による、データ保持回路DRとデータラッチ回路DLとの接続回路の構成を示す模式図である。
Claims (5)
- データ入出力端子に接続されたn(nは2以上の自然数)個のデータ保持回路と、
前記n個のデータ保持回路のそれぞれに接続されたn本のバスと、
1本の前記バスあたりm(mは2以上の自然数)個接続された、m×n個のデータラッチ回路と、
同じ前記バスに接続されたすべての前記データラッチ回路が同じグループに含まれないようにグループ分けされた複数の前記データラッチ回路を含むグループ単位で、前記複数のデータラッチ回路に対して前記データ保持回路との間でのデータ転送を実行する選択回路と、
を備え、
前記グループの選択は、クロックのタイミングに合わせて切り替わり、
前記選択回路は、前記グループを複数同時に選択するレジスタ回路を有し、
前記データ保持回路は、前記データ保持回路に入力した入力データおよび前記入力データの反転データを保持し、
前記データ保持回路は、前記入力データを前記データラッチ回路に転送する経路と、前記反転データを前記データラッチ回路に転送する反転経路と、を有する半導体記憶装置。 - データ入出力端子に接続されたn(nは2以上の自然数)個のデータ保持回路と、
前記n個のデータ保持回路のそれぞれに接続されたn本のバスと、
1本の前記バスあたりm(mは2以上の自然数)個接続された、m×n個のデータラッチ回路と、
同じ前記バスに接続されたすべての前記データラッチ回路が同じグループに含まれないようにグループ分けされた複数の前記データラッチ回路を含むグループ単位で、前記複数のデータラッチ回路に対して同時に前記データ保持回路との間でのデータ転送を実行する選択回路と、
を備えた半導体記憶装置。 - 前記グループの選択が、クロックのタイミングに合わせて切り替わっていく請求項2記載の半導体記憶装置。
- 前記選択回路は、前記グループを複数同時に選択するレジスタ回路を有する請求項2または3に記載の半導体記憶装置。
- 前記バスを介して前記データ保持回路と前記データラッチ回路との間に接続され、前記データ保持回路に入力した入力データに対して演算を実行し、前記入力データとは異なるデータを前記データラッチ回路に転送する演算回路をさらに備えた請求項1〜4のいずれか1つに記載の半導体記憶装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013059134A JP5819338B2 (ja) | 2013-03-21 | 2013-03-21 | 半導体記憶装置 |
US14/014,944 US8953390B2 (en) | 2013-03-21 | 2013-08-30 | Semiconductor memory device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013059134A JP5819338B2 (ja) | 2013-03-21 | 2013-03-21 | 半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014186762A true JP2014186762A (ja) | 2014-10-02 |
JP5819338B2 JP5819338B2 (ja) | 2015-11-24 |
Family
ID=51569048
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013059134A Active JP5819338B2 (ja) | 2013-03-21 | 2013-03-21 | 半導体記憶装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8953390B2 (ja) |
JP (1) | JP5819338B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017004582A (ja) * | 2015-06-12 | 2017-01-05 | 株式会社東芝 | 半導体記憶装置 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102148197B1 (ko) * | 2015-01-27 | 2020-08-26 | 에스케이하이닉스 주식회사 | 반도체 장치 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10177790A (ja) * | 1996-11-08 | 1998-06-30 | Hyundai Electron Ind Co Ltd | メモリ素子のプリフェッチ方法及びこれを適用したメモリ構造 |
JPH11288598A (ja) * | 1998-04-01 | 1999-10-19 | Sony Corp | 半導体記憶装置のテスト装置 |
JP2009146495A (ja) * | 2007-12-13 | 2009-07-02 | Toshiba Corp | Nand型フラッシュメモリ |
JP2012216266A (ja) * | 2011-03-31 | 2012-11-08 | Toshiba Corp | 半導体記憶装置 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4510072B2 (ja) * | 2007-12-20 | 2010-07-21 | 力晶半導体股▲ふん▼有限公司 | 不揮発性半導体記憶装置とその書き込み方法 |
-
2013
- 2013-03-21 JP JP2013059134A patent/JP5819338B2/ja active Active
- 2013-08-30 US US14/014,944 patent/US8953390B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10177790A (ja) * | 1996-11-08 | 1998-06-30 | Hyundai Electron Ind Co Ltd | メモリ素子のプリフェッチ方法及びこれを適用したメモリ構造 |
JPH11288598A (ja) * | 1998-04-01 | 1999-10-19 | Sony Corp | 半導体記憶装置のテスト装置 |
JP2009146495A (ja) * | 2007-12-13 | 2009-07-02 | Toshiba Corp | Nand型フラッシュメモリ |
JP2012216266A (ja) * | 2011-03-31 | 2012-11-08 | Toshiba Corp | 半導体記憶装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017004582A (ja) * | 2015-06-12 | 2017-01-05 | 株式会社東芝 | 半導体記憶装置 |
Also Published As
Publication number | Publication date |
---|---|
JP5819338B2 (ja) | 2015-11-24 |
US8953390B2 (en) | 2015-02-10 |
US20140286108A1 (en) | 2014-09-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2004071066A5 (ja) | ||
US8477547B2 (en) | Semiconductor memory device and method of operating the same | |
US9536582B2 (en) | Enable/disable of memory chunks during memory access | |
JP2010009646A (ja) | 半導体記憶装置 | |
US11133054B2 (en) | Semiconductor devices performing for column operation | |
KR102212814B1 (ko) | 가변 지연 워드 라인 인에이블 | |
US10629248B2 (en) | Semiconductor devices configured to store bank addresses and generate bank group addresses | |
US8644051B2 (en) | Semiconductor memory device and control method of the same | |
CN115223609A (zh) | 存储器时钟驱动器、存储器器件及其操作方法 | |
KR20180050218A (ko) | 반도체 기억 장치 및 그 독출 방법 | |
TW201532041A (zh) | 具電阻式及電容式儲存元件之記憶體胞元 | |
JP5819338B2 (ja) | 半導体記憶装置 | |
US8942049B2 (en) | Channel hot carrier tolerant tracking circuit for signal development on a memory SRAM | |
JP5870017B2 (ja) | 不揮発性半導体記憶装置 | |
KR20130001525A (ko) | 자기 메모리 소자 및 자기 메모리 소자의 데이터 기록 방법 | |
US20090292860A1 (en) | Method of programming non-volatile memory device | |
RU2634217C2 (ru) | Полупроводниковое запоминающее устройство | |
US8472248B2 (en) | Semiconductor memory and control method thereof | |
JP4284331B2 (ja) | 不揮発性半導体記憶装置のアクセス方法 | |
JP2008146773A (ja) | 不揮発性半導体記憶装置 | |
US20170352393A1 (en) | Emulated multiport memory element circuitry with exclusive-or based control circuitry | |
JP6993681B2 (ja) | 電子回路 | |
JP4200420B2 (ja) | 半導体記憶装置および半導体記憶装置の書き込み方法 | |
JP2012128923A (ja) | 半導体記憶装置 | |
JP6578655B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150205 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150611 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150617 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150817 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150902 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150930 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5819338 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |