JP2014183482A - 送受信システム、送信装置、受信装置、及び送受信システムの制御方法 - Google Patents
送受信システム、送信装置、受信装置、及び送受信システムの制御方法 Download PDFInfo
- Publication number
- JP2014183482A JP2014183482A JP2013057009A JP2013057009A JP2014183482A JP 2014183482 A JP2014183482 A JP 2014183482A JP 2013057009 A JP2013057009 A JP 2013057009A JP 2013057009 A JP2013057009 A JP 2013057009A JP 2014183482 A JP2014183482 A JP 2014183482A
- Authority
- JP
- Japan
- Prior art keywords
- signal paths
- signal
- circuit
- interface circuit
- transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
- H04B10/03—Arrangements for fault recovery
- H04B10/032—Arrangements for fault recovery using working and protection systems
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J14/00—Optical multiplex systems
- H04J14/02—Wavelength-division multiplex systems
- H04J14/0227—Operation, administration, maintenance or provisioning [OAMP] of WDM networks, e.g. media access, routing or wavelength allocation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Communication Control (AREA)
- Optical Communication System (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
Abstract
【課題】複数のインタフェース回路をフレキシブルに利用しながら、1つのインタフェース回路に接続される1本以上の信号路が不通状態になった場合でも通信を継続できるようにする。
【解決手段】送信装置601は、インタフェース回路612とインタフェース回路613とを用いて、通信回線603中の複数の信号路へ信号を送信し、受信装置602は、インタフェース回路622とインタフェース回路623とを用いて信号を受信する。インタフェース回路612及びインタフェース回路622は、通信回線603中の1本以上の信号路631に接続され、インタフェース回路613及びインタフェース回路623は、残りの信号路632に接続される。信号路631が不通状態になった場合、制御回路614は、送信回路611が信号路632を介して信号を送信するように制御し、制御回路624は、受信回路621が信号路632から信号を受信するように制御する。
【選択図】図6
【解決手段】送信装置601は、インタフェース回路612とインタフェース回路613とを用いて、通信回線603中の複数の信号路へ信号を送信し、受信装置602は、インタフェース回路622とインタフェース回路623とを用いて信号を受信する。インタフェース回路612及びインタフェース回路622は、通信回線603中の1本以上の信号路631に接続され、インタフェース回路613及びインタフェース回路623は、残りの信号路632に接続される。信号路631が不通状態になった場合、制御回路614は、送信回路611が信号路632を介して信号を送信するように制御し、制御回路624は、受信回路621が信号路632から信号を受信するように制御する。
【選択図】図6
Description
本発明は、送受信システム、送信装置、受信装置、及び送受信システムの制御方法に関する。
近年、複数の情報処理装置(コンピュータ)を通信ネットワークで接続した情報処理システムにおいて、通信データレートの向上と、システムの大規模化に伴う伝送距離の増大が顕著になっている。これに伴い、複数の情報処理装置の間の中長距離通信において、電気通信の代わりに光通信が広く利用されるようになっている。大規模なシステムにおいては、電気ケーブルに比べて光ケーブルの方が重量を軽くできる点も、光通信を用いる利点である。
図1は、従来の光通信を用いた情報処理システムの構成例を示している。図1の情報処理システムは、情報処理装置101、情報処理装置102、及び光伝送リンク103を含む。
情報処理装置101は、送受信回路111及びインタフェース回路112を含み、情報処理装置102は、送受信回路121及びインタフェース回路122を含む。光伝送リンク103は、情報処理装置101と情報処理装置102の間の通信回線であり、4本の信号路を含む。光伝送リンク103に含まれる個々の信号路は、レーンと呼ばれることがある。
送受信回路111とインタフェース回路112は、配線113−1〜配線113−4により接続されており、送受信回路121とインタフェース回路122は、配線123−1〜配線123−4により接続されている。配線113−i及び配線123−i(i=1〜4)は、光伝送リンク103に含まれる4本のレーンのうちi番目のレーンに属する。
インタフェース回路112及びインタフェース回路122は、光伝送リンク103へ送信する電気信号を光信号に変換する送信用変換素子と、光伝送リンク103から受信した光信号を電気信号に変換する受信用変換素子とを含む。各変換素子は所定数のレーン毎に1つ設けられることが多い。この例では、図2に示すように、1つの変換素子201が4本のレーンに対して設けられている。
ところが、インタフェース回路112及びインタフェース回路122に設けられる変換素子は、比較的故障しやすいという特性があり、例えば、10Gbpsの変換素子では、1レーン当たりの故障率が50fit程度である。変換素子を20個程度用いる小規模なシステムでは、変換素子の故障率は問題にならないが、変換素子を数千個から数万個用いる大規模なシステムにおいては、変換素子の故障率が問題になる。
変換素子201の故障の1つの形態は、図3に示すように、その変換素子201に接続された複数のレーンのうち1つのレーンのみが信号を送受信できない状態(不通状態)になる1レーン故障である。1レーン故障に対する対策としては、Peripheral Components Interconnect Express(PCI−Express)、InfiniBand等の標準インタフェース規格で採用されている、動的レーン縮退の技術が広く利用されている。動的レーン縮退を行えば、光伝送リンクとして使用されている複数のレーンのうち一部のレーンが不通状態になった場合、残りの正常なレーンを使用して通信を継続することができる。
一方、図4に示すように、情報処理装置の電源系統又は制御系統の故障によって、変換素子201のすべてのレーンが不通状態になる全レーン故障が発生する場合もある。このため、変換素子を採用する情報処理システムでは、変換素子の故障が発生することを想定して光伝送リンクを冗長化することで、故障の影響を抑える対策が行われることがある。
図5は、光伝送リンクを冗長化した情報処理システムの構成例を示している。図5の情報処理システムは、情報処理装置101、情報処理装置102、光伝送リンク103、及び光伝送リンク501を含む。
図5の情報処理装置101は、図1の情報処理装置101にインタフェース回路511を追加した構成を有し、図5の情報処理装置102は、図1の情報処理装置102にインタフェース回路521を追加した構成を有する。
送受信回路111とインタフェース回路511は、配線512−1〜配線512−4により接続されており、送受信回路121とインタフェース回路521は、配線522−1〜配線522−4により接続されている。光伝送リンク501に含まれる4本のレーンのうちi番目(i=1〜4)のレーンは、配線512−iと配線522−iを通る。
このような情報処理システムによれば、情報処理装置101と情報処理装置102の間で、光伝送リンク103の4レーンと光伝送リンク501の4レーンを併せた8本のレーンを用いて通信を行うことができる。この場合、情報処理装置101のインタフェース回路112又はインタフェース回路511の変換素子の全レーン故障が発生しても、他方のインタフェース回路に接続された4レーンを使用して通信を継続することができる。
移動通信システムにおいて、伝送線路や対移動局アンテナの障害を生じた場合であっても、閉空間内の移動通信サービスを継続することのできる無線中継システムも知られている(例えば、特許文献1を参照)。この無線中継システムでは、基地局からの電波が到達しない地下街やトンネル内等の閉空間内に複数のアンテナが設けられる。それらのアンテナは複数の群に分割され、各アンテナのサービス領域が、異なる群に属し隣接するアンテナのサービス領域と重合するように、配置される。そして、無線中継装置は、各群に対応する伝送路を通じて、各群に属するアンテナに給電する。
光信号の分離、挿入、又は再生中継を行う多重化装置の障害に対して、復旧能力を有するリングネットワークも知られている(例えば、特許文献2を参照)。このリングネットワークのノード装置は、光信号を入出力する光伝送路を切り替える光スイッチと、光スイッチからの波長多重信号を分離する波長分離器と、光スイッチへの光信号を波長多重化する波長多重器とを備える。ノード装置は、さらに、波長分離器と波長多重器との間に設けられ、分離された各波長の光信号の分離、挿入、又は再生中継を行う多重化装置を備える。
マルチレーン伝送において、一部のレーンにおいて生じた障害を回避し、正常なレーンのみを使用し、且つ通信容量を低減することで、リンク全体の接続を維持する伝送システムも知られている(例えば、特許文献3を参照)。この伝送システムでは、送信機と中継機は第1伝送路によって接続され、中継機と受信機は第2伝送路によって接続され、送信機、中継機、及び受信機は、仮想レーンを備える。送信機は、使用レーン情報に基づいて、使用可能な仮想レーンの数のデータ列に送信データを分割する。中継機は、第1伝送路の各伝送レーン、及び各仮想レーンの障害を監視する。そして、受信機は、第2伝送路の各伝送レーン、及び各仮想レーンの障害を監視し、使用可能な仮想レーンを決定し、使用レーン情報を送信機に送信し、分割されたデータ列を送信データに復元する。
上述した従来の情報処理システムには、以下のような問題がある。
図5に示した情報処理システムでは、変換素子の全レーン故障が発生しても通信を継続できるように、情報処理装置101と情報処理装置102の間で、図1に示した情報処理システムの2倍の数のレーンを用いて通信が行われる。この場合、追加されたインタフェース回路511及びインタフェース回路521は、光伝送リンク103と同じ通信のために使用され、第3の情報処理装置との通信のような別の用途には使用されない。したがって、情報処理装置に含まれるインタフェース回路の用途が限定されるという問題がある。
図5に示した情報処理システムでは、変換素子の全レーン故障が発生しても通信を継続できるように、情報処理装置101と情報処理装置102の間で、図1に示した情報処理システムの2倍の数のレーンを用いて通信が行われる。この場合、追加されたインタフェース回路511及びインタフェース回路521は、光伝送リンク103と同じ通信のために使用され、第3の情報処理装置との通信のような別の用途には使用されない。したがって、情報処理装置に含まれるインタフェース回路の用途が限定されるという問題がある。
なお、かかる問題は、光伝送リンクに含まれる複数のレーンを用いて通信を行う情報処理システムに限らず、通信回線に含まれる複数の信号路を用いて通信を行う他のシステムにおいても生ずるものである。
1つの側面において、本発明は、複数のインタフェース回路をフレキシブルに利用しながら、1つのインタフェース回路に接続される1本以上の信号路が不通状態になった場合でも通信を継続できるようにすることを目的とする。
1つの案では、送受信システムは、送信装置と受信装置を有する。
送信装置は、送信回路、第1のインタフェース回路、第2のインタフェース回路、及び第1の制御回路を含む。送信回路は、送信装置と受信装置の間の通信回線に含まれる複数の信号路を介して、受信装置へ信号を送信する。第1のインタフェース回路は、送信回路に接続されるとともに、複数の信号路のうち1本以上の信号路に接続される。第2のインタフェース回路は、送信回路に接続されるとともに、複数の信号路のうち上記1本以上の信号路を除く残りの信号路に接続される。
送信装置は、送信回路、第1のインタフェース回路、第2のインタフェース回路、及び第1の制御回路を含む。送信回路は、送信装置と受信装置の間の通信回線に含まれる複数の信号路を介して、受信装置へ信号を送信する。第1のインタフェース回路は、送信回路に接続されるとともに、複数の信号路のうち1本以上の信号路に接続される。第2のインタフェース回路は、送信回路に接続されるとともに、複数の信号路のうち上記1本以上の信号路を除く残りの信号路に接続される。
第1の制御回路は、上記1本以上の信号路が不通状態になった場合、複数の信号路を介して信号を送信する動作を、第2のインタフェース回路に接続される残りの信号路を介して信号を送信する動作に変更する。
受信装置は、受信回路、第3のインタフェース回路、第4のインタフェース回路、及び第2の制御回路を含む。受信回路は、複数の信号路を介して、送信装置から信号を受信する。第3のインタフェース回路は、受信回路に接続されるとともに、上記1本以上の信号路に接続される。第4のインタフェース回路は、受信回路に接続されるとともに、上記残りの信号路に接続される。
第2の制御回路は、上記1本以上の信号路が不通状態になった場合、複数の信号路を介して信号を受信する動作を、第4のインタフェース回路に接続される上記残りの信号路を介して信号を受信する動作に変更する。
実施形態の送受信システムによれば、複数のインタフェース回路をフレキシブルに利用しながら、1つのインタフェース回路に接続される1本以上の信号路が不通状態になった場合でも通信を継続することができる。
以下、図面を参照しながら、実施形態を詳細に説明する。
図6は、実施形態の送受信システムの構成例を示している。図6の送受信システムは、送信装置601と受信装置602を有する。
図6は、実施形態の送受信システムの構成例を示している。図6の送受信システムは、送信装置601と受信装置602を有する。
送信装置601は、送信回路611、第1のインタフェース回路612、第2のインタフェース回路613、及び第1の制御回路614を含む。送信回路611は、送信装置601と受信装置602の間の通信回線603に含まれる複数の信号路を介して、受信装置602へ信号を送信する。第1のインタフェース回路612は、送信回路611に接続されるとともに、複数の信号路のうち1本以上の信号路631に接続される。第2のインタフェース回路613は、送信回路611に接続されるとともに、複数の信号路のうち1本以上の信号路631を除く残りの信号路632に接続される。
受信装置602は、受信回路621、第3のインタフェース回路622、第4のインタフェース回路623、及び第2の制御回路624を含む。受信回路621は、複数の信号路を介して、送信装置601から信号を受信する。第3のインタフェース回路622は、受信回路621に接続されるとともに、1本以上の信号路631に接続される。第4のインタフェース回路623は、受信回路621に接続されるとともに、残りの信号路632に接続される。
図7は、図6の送受信システムの制御方法の例を示すフローチャートである。まず、送信装置601は、第1のインタフェース回路612と第2のインタフェース回路613とを用いて、通信回線603に含まれる複数の信号路へ信号を送信する(ステップ701)。次に、受信装置602は、第3のインタフェース回路622と第4のインタフェース回路623とを用いて、複数の信号路から信号を受信する(ステップ702)。
そして、1本以上の信号路631が不通状態になった場合、第1の制御回路614は、複数の信号路を介して信号を送信する動作を、残りの信号路632を介して信号を送信する動作に変更するように、送信回路611を制御する(ステップ703)。このとき、第2の制御回路624は、複数の信号路から信号を受信する動作を、残りの信号路632から信号を受信する動作に変更するように、受信回路621を制御する。
このような送受信システムによれば、1本以上の信号路631が不通状態になった場合でも、残りの信号路632を用いて通信を継続することができる。
また、送信装置601において、通信回線603に含まれる複数の信号路のうち、一部の信号路631のみが第1のインタフェース回路612に接続されるため、別の用途の信号路を第1のインタフェース回路612に接続することが可能になる。同様に、一部の信号路632のみが第2のインタフェース回路613に接続されるため、別の用途の信号路を第2のインタフェース回路613に接続することが可能になる。
一方、受信装置602において、通信回線603に含まれる複数の信号路のうち、一部の信号路631のみが第3のインタフェース回路622に接続されるため、別の用途の信号路を第3のインタフェース回路622に接続することが可能になる。同様に、一部の信号路632のみが第4のインタフェース回路623に接続されるため、別の用途の信号路を第4のインタフェース回路623に接続することが可能になる。
したがって、送受信システムに含まれる複数のインタフェース回路をフレキシブルに利用しながら、1つのインタフェース回路に接続される1本以上の信号路が不通状態になった場合でも通信を継続することができる。
図8は、実施形態の情報処理システムの構成例を示している。図8の情報処理システムは、図6の送受信システムの一例であり、情報処理装置801、情報処理装置802、及び光伝送リンク803〜光伝送リンク805を含む。情報処理装置801及び情報処理装置802の各々は、図6の送信装置601及び受信装置602の両方の機能を有し、光伝送リンク803は、図6の通信回線603に対応する。
情報処理装置801は、中央処理装置(Central Processing Unit,CPU)811、送受信回路812、インタフェース回路813、及びインタフェース回路814を含む。送受信回路812は、制御回路821、レーン処理回路822、及びレーン処理回路823を含む。
インタフェース回路813及びインタフェース回路814は、例えば、図6の第1のインタフェース回路612及び第2のインタフェース回路613に対応する。レーン処理回路823は、例えば、図6の送信回路611に対応し、制御回路821は、例えば、第1の制御回路614に対応する。
情報処理装置802は、CPU831、送受信回路832、インタフェース回路833、及びインタフェース回路834を含む。送受信回路832は、制御回路841、レーン処理回路842、及びレーン処理回路843を含む。
インタフェース回路833及びインタフェース回路834は、例えば、図6の第3のインタフェース回路622及び第4のインタフェース回路623に対応する。レーン処理回路843は、例えば、図6の受信回路621に対応し、制御回路841は、例えば、第2の制御回路624に対応する。
送受信回路812及び送受信回路832は、例えば、PCI−Express、InfiniBand等の規格に従って双方向シリアル通信を行う回路である。
光伝送リンク803は、情報処理装置801と情報処理装置802の間の通信回線である。光伝送リンク804は、情報処理装置801と別の情報処理装置(不図示)の間の通信回線であり、光伝送リンク805は、情報処理装置802と別の情報処理装置(不図示)の間の通信回線である。光伝送リンク804と光伝送リンク805の接続先の情報処理装置は、同じ情報処理装置であってもよく、異なる情報処理装置であってもよい。
各光伝送リンクは、4本のレーンを含み、各レーンは、送信信号用の1本の光ファイバと受信信号用の1本の光ファイバを含む。したがって、各光伝送リンクは、8本の光ファイバを含む。
光伝送リンク803の2本のレーンはインタフェース回路813及びインタフェース回路833に接続され、残りの2本のレーンはインタフェース回路814及びインタフェース回路834に接続されている。光伝送リンク804の2本のレーンはインタフェース回路813に接続され、残りの2本のレーンはインタフェース回路814に接続されている。光伝送リンク805の2本のレーンはインタフェース回路833に接続され、残りの2本のレーンはインタフェース回路834に接続されている。
このように、各情報処理装置内において、各光伝送リンクは2つのインタフェース回路に跨って接続されている。
情報処理装置801のレーン処理回路822とインタフェース回路813は、配線815−1、配線815−2、配線815−5、及び配線815−6により接続されている。レーン処理回路822とインタフェース回路814は、配線815−3、配線815−4、配線815−7、及び配線815−8により接続されている。配線815−1〜配線815−4は、4本のレーンの送信信号用の配線であり、配線815−5〜配線815−8は、それらのレーンの受信信号用の配線である。
また、レーン処理回路823とインタフェース回路813は、配線816−1、配線816−2、配線816−5、及び配線816−6により接続されている。レーン処理回路823とインタフェース回路814は、配線816−3、配線816−4、配線816−7、及び配線816−8により接続されている。配線816−1〜配線816−4は、4本のレーンの送信信号用の配線であり、配線816−5〜配線816−8は、それらのレーンの受信信号用の配線である。
情報処理装置802のレーン処理回路842とインタフェース回路833は、配線835−1、配線835−2、配線835−5、及び配線835−6により接続されている。レーン処理回路842とインタフェース回路834は、配線835−3、配線835−4、配線835−7、及び配線835−8により接続されている。配線835−1〜配線835−4は、4本のレーンの受信信号用の配線であり、配線835−5〜配線835−8は、それらのレーンの送信信号用の配線である。
また、レーン処理回路843とインタフェース回路833は、配線836−1、配線836−2、配線836−5、及び配線836−6により接続されている。レーン処理回路843とインタフェース回路834は、配線836−3、配線836−4、配線836−7、及び配線836−8により接続されている。配線836−1〜配線836−4は、4本のレーンの受信信号用の配線であり、配線836−5〜配線836−8は、それらのレーンの送信信号用の配線である。
図9は、図8のレーン処理回路822、レーン処理回路823、インタフェース回路813、インタフェース回路814、インタフェース回路833、インタフェース回路834、レーン処理回路842、及びレーン処理回路843の間の接続関係を示している。
レーン処理回路822は、デマルチプレクサ(DEMUX)901及びマルチプレクサ(MUX)902を含み、レーン処理回路823は、DEMUX903及びMUX904を含む。インタフェース回路813は、電気信号を光信号に変換する送信用変換素子911と、光信号を電気信号に変換する受信用変換素子912とを含む。インタフェース回路814は、送信用変換素子913及び受信用変換素子914を含む。
レーン処理回路842は、MUX905及びDEMUX906を含み、レーン処理回路843は、MUX907及びDEMUX908を含む。インタフェース回路833は、受信用変換素子915及び送信用変換素子916を含み、インタフェース回路834は、受信用変換素子917及び送信用変換素子918を含む。
DEMUX901と送信用変換素子911は、配線815−1及び配線815−2により接続されており、DEMUX901と送信用変換素子913は、配線815−3及び配線815−4により接続されている。MUX902と受信用変換素子912は、配線815−5及び配線815−6により接続されており、MUX902と受信用変換素子914は、配線815−7及び配線815−8により接続されている。
DEMUX903と送信用変換素子911は、配線816−1及び配線816−2により接続されており、DEMUX903と送信用変換素子913は、配線816−3及び配線816−4により接続されている。MUX904と受信用変換素子912は、配線816−5及び配線816−6により接続されており、MUX904と受信用変換素子914は、配線816−7及び配線816−8により接続されている。
MUX905と受信用変換素子915は、配線835−1及び配線835−2により接続されており、MUX905と受信用変換素子917は、配線835−3及び配線835−4により接続されている。DEMUX906と送信用変換素子916は、配線835−5及び配線835−6により接続されており、DEMUX906と送信用変換素子918は、配線835−7及び配線835−8により接続されている。
MUX907と受信用変換素子915は、配線836−1及び配線836−2により接続されており、MUX907と受信用変換素子917は、配線836−3及び配線836−4により接続されている。DEMUX908と送信用変換素子916は、配線836−5及び配線836−6により接続されており、DEMUX908と送信用変換素子918は、配線836−7及び配線836−8により接続されている。
送信用変換素子911と受信用変換素子915は、光ファイバ921−3及び光ファイバ921−4により接続されており、送信用変換素子916と受信用変換素子912は、光ファイバ921−7及び光ファイバ921−8により接続されている。送信用変換素子913と受信用変換素子917は、光ファイバ922−3及び光ファイバ922−4により接続されており、送信用変換素子918と受信用変換素子914は、光ファイバ922−7及び光ファイバ922−8により接続されている。
送信用変換素子911は、光ファイバ921−1及び光ファイバ921−2により別の情報処理装置に接続されており、受信用変換素子912は、光ファイバ921−5及び光ファイバ921−6により別の情報処理装置に接続されている。送信用変換素子913は、光ファイバ922−1及び光ファイバ922−2により別の情報処理装置に接続されており、受信用変換素子914は、光ファイバ922−5及び光ファイバ922−6により別の情報処理装置に接続されている。
受信用変換素子915は、光ファイバ923−1及び光ファイバ923−2により別の情報処理装置に接続されており、送信用変換素子916は、光ファイバ923−3及び光ファイバ923−4により別の情報処理装置に接続されている。受信用変換素子917は、光ファイバ924−1及び光ファイバ924−2により別の情報処理装置に接続されており、送信用変換素子918は、光ファイバ924−3及び光ファイバ924−4により別の情報処理装置に接続されている。
配線815−1、配線815−5、光ファイバ921−1、及び光ファイバ921−5は、光伝送リンク804に含まれる1番目のレーンに属する。配線815−2、配線815−6、光ファイバ921−2、及び光ファイバ921−6は、光伝送リンク804に含まれる2番目のレーンに属する。
配線815−3、配線815−7、光ファイバ922−1、及び光ファイバ922−5は、光伝送リンク804に含まれる3番目のレーンに属する。配線815−4、配線815−8、光ファイバ922−2、及び光ファイバ922−6は、光伝送リンク804に含まれる4番目のレーンに属する。
配線835−1、配線835−5、光ファイバ923−1、及び光ファイバ923−3は、光伝送リンク805に含まれる1番目のレーンに属する。配線835−2、配線835−6、光ファイバ923−2、及び光ファイバ923−4は、光伝送リンク805に含まれる2番目のレーンに属する。
配線835−3、配線835−7、光ファイバ924−1、及び光ファイバ924−3は、光伝送リンク805に含まれる3番目のレーンに属する。配線835−4、配線835−8、光ファイバ924−2、及び光ファイバ924−4は、光伝送リンク805に含まれる4番目のレーンに属する。
配線816−1、配線816−5、光ファイバ921−3、光ファイバ921−7、配線836−1、配線836−5は、光伝送リンク803に含まれる1番目のレーンに属する。配線816−2、配線816−6、光ファイバ921−4、光ファイバ921−8、配線836−2、配線836−6は、光伝送リンク803に含まれる2番目のレーンに属する。
配線816−3、配線816−7、光ファイバ922−3、光ファイバ922−7、配線836−3、配線836−7は、光伝送リンク803に含まれる3番目のレーンに属する。配線816−4、配線816−8、光ファイバ922−4、光ファイバ922−8、配線836−4、配線836−8は、光伝送リンク803に含まれる4番目のレーンに属する。
DEMUX901は、制御回路821からの制御信号933に従って、CPU811からの送信信号931を、配線815−1〜配線815−4のうち1本以上の配線に分配して出力する。MUX902は、制御回路821からの制御信号934に従って、配線815−5〜配線815−8のうち1本以上の配線からの入力信号を多重化して、受信信号932をCPU811へ出力する。
DEMUX903は、制御回路821からの制御信号943に従って、CPU811からの送信信号941を、配線816−1〜配線816−4のうち1本以上の配線に分配して出力する。MUX904は、制御回路821からの制御信号944に従って、配線816−5〜配線816−8のうち1本以上の配線からの入力信号を多重化して、受信信号942をCPU811へ出力する。
MUX905は、制御回路841からの制御信号953に従って、配線835−1〜配線835−4のうち1本以上の配線からの入力信号を多重化して、受信信号951をCPU831へ出力する。DEMUX906は、制御回路841からの制御信号954に従って、CPU831からの送信信号952を、配線835−5〜配線835−8のうち1本以上の配線に分配して出力する。
MUX907は、制御回路841からの制御信号963に従って、配線836−1〜配線836−4のうち1本以上の配線からの入力信号を多重化して、受信信号961をCPU831へ出力する。DEMUX908は、制御回路841からの制御信号964に従って、CPU831からの送信信号962を、配線836−5〜配線836−8のうち1本以上の配線に分配して出力する。
このようにして、レーン処理回路823とレーン処理回路843の間で、光伝送リンク803に含まれる4本のレーンを用いて信号の送受信が行われる。
情報処理装置801において、CPU811以外の回路が送信信号931及び送信信号941を生成してもよく、CPU811以外の回路が受信信号932及び受信信号942を受信してもよい。また、情報処理装置802において、CPU831以外の回路が、送信信号952及び送信信号962を生成してもよく、CPU831以外の回路が、受信信号951及び受信信号961を受信してもよい。
図10は、図8の制御回路821及び制御回路841の各々が行うレーン制御の例を示すフローチャートである。このレーン制御は、各情報処理装置において所定の周期で行われてもよく、各情報処理装置が信号を送信するときのように、所定の契機に行われてもよい。
以下では、情報処理装置801の制御回路821が、光伝送リンク803に含まれるレーンを制御する場合を例として、レーン制御の手順を説明するが、光伝送リンク804に含まれるレーンを制御する場合についても同様である。また、情報処理装置802の制御回路841が、光伝送リンク803及び光伝送リンク805に含まれるレーンを制御する場合についても同様である。
まず、制御回路821は、光伝送リンク803にトレーニングシーケンスを送信する(ステップ1001)。このとき、制御回路821は、トレーニングシーケンスを送信信号941としてDEMUX903に入力し、トレーニングシーケンスが配線816−1〜配線816−4に出力されるように、制御信号943によりDEMUX903を制御する。これにより、光伝送リンク803に含まれる4本のレーンにトレーニングシーケンスが送信される。
光伝送リンク803の接続先の情報処理装置802は、トレーニングシーケンスを受信した場合、トレーニングシーケンスを応答として送信する。制御回路821は、配線816−5〜配線816−8から入力されるトレーニングシーケンスが受信信号942として出力されるように、制御信号944によりMUX904を制御する。
次に、制御回路821は、受信信号942を監視し、トレーニングシーケンスの送信から一定時間内に、情報処理装置802からトレーニングシーケンスを受信したか否かを検知する(ステップ1002)。情報処理装置802から一定時間内にトレーニングシーケンスを受信しなかった場合(ステップ1002,NO)、制御回路821は、エラー処理を行って(ステップ1010)、レーン制御を終了する。
一方、情報処理装置802から一定時間内にトレーニングシーケンスを受信した場合(ステップ1002,YES)、制御回路821は、光伝送リンク803で使用するレーンの数Nを決定する(ステップ1003)。
このとき、制御回路821は、情報処理装置802からトレーニングシーケンスを受信したレーンを特定し、そのレーンの数に基づいてNを決定する。制御回路821は、例えば、情報処理装置802からトレーニングシーケンスを受信したレーンの数をNとして用いてもよく、そのレーンの数を超えない最大の偶数をNとして用いてもよい。
次に、制御回路821は、情報処理装置802からトレーニングシーケンスを受信したレーンの中からN本のレーンを選択し、選択したN本のレーンに、0からN−1までの通し番号をレーン番号として割り当てる(ステップ1004)。
例えば、インタフェース回路813の送信用変換素子911又は受信用変換素子912の全レーン故障が発生して、光伝送リンク803の1番目及び2番目のレーンが不通状態になった場合、N=2に決定される。そして、正常なインタフェース回路814に接続されている、光伝送リンク803の3番目及び4番目のレーンが選択され、レーン番号として0及び1がそれぞれ割り当てられる。
次に、制御回路821は、0からN−1までのN個のレーン番号の情報を含むトレーニングシーケンスを、選択したレーンに送信する(ステップ1005)。このとき、制御回路821は、トレーニングシーケンスを送信信号941としてDEMUX903に入力し、トレーニングシーケンスが選択したレーンの配線に出力されるように、制御信号943によりDEMUX903を制御する。
情報処理装置802は、トレーニングシーケンスを受信した場合、受信したN個のレーン番号の情報を含むトレーニングシーケンスを応答として送信する。制御回路821は、選択したレーンの配線から入力されるトレーニングシーケンスが受信信号942として出力されるように、制御信号944によりMUX904を制御する。
次に、制御回路821は、受信信号942を監視し、トレーニングシーケンスの送信から一定時間内に、選択したすべてのレーンから、送信したレーン番号の情報を含むトレーニングシーケンスを受信したか否かを検知する(ステップ1006)。
選択したいずれかのレーンから一定時間内に、送信したレーン番号の情報を含むトレーニングシーケンスを受信しなかった場合(ステップ1006,NO)、制御回路821は、Nが1より大きいか否かをチェックする(ステップ1008)。Nが1より大きい場合(ステップ1008,YES)、制御回路821は、レーンの数Nをより小さい数に変更して(ステップ1009)、ステップ1004以降の動作を繰り返す。
このとき、制御回路821は、送信したレーン番号の情報を含むトレーニングシーケンスを受信したレーンを特定し、そのレーンの数に基づいて変更後のNを決定する。制御回路821は、例えば、送信したレーン番号の情報を含むトレーニングシーケンスを受信したレーンの数を変更後のNとして用いてもよく、そのレーンの数を超えない最大の偶数を変更後のNとして用いてもよい。
一方、Nが1である場合(ステップ1008,NO)、制御回路821は、エラー処理を行って(ステップ1010)、レーン制御を終了する。
選択したすべてのレーンから一定時間内に、送信したレーン番号の情報を含むトレーニングシーケンスを受信した場合(ステップ1006,YES)、制御回路821は、選択したレーンを使用して情報処理装置802と通信する制御を行う(ステップ1007)。
このとき、制御回路821は、CPU811からの信号を送信信号941としてDEMUX903に入力し、送信信号941が選択したレーンの配線に出力されるように、制御信号943によりDEMUX903を制御する。また、制御回路821は、選択したレーンの配線から入力される信号が受信信号942として出力されるように、制御信号944によりMUX904を制御し、受信信号942をCPU811へ転送する。
これにより、インタフェース回路813の全レーン故障が発生した場合でも、CPU811は、不通状態になっていない正常なレーンのみを使用して、情報処理装置802との通信を継続することができる。
制御回路821は、同様にして、光伝送リンク804に含まれるレーンを制御することもできる。これにより、インタフェース回路813の全レーン故障が発生した場合でも、CPU811は、正常なレーンのみを使用して、光伝送リンク804の接続先の情報処理装置との通信を継続することができる。
ステップ1008及びステップ1009の動作を行ってステップ1004以降の動作を繰り返すことで、最終的に、情報処理装置801及び情報処理装置802が共に使用可能なレーンが選択される。したがって、情報処理装置801が検知した正常なレーンの数と情報処理装置802が検知した正常なレーンの数が異なる場合でも、双方に共通する正常なレーンのみを用いて通信を継続することができる。
図11は、実施形態の情報処理システムの別の構成例を示している。図11の情報処理システムは、図6の送受信システムの一例であり、情報処理装置1101、情報処理装置1102、及び光伝送リンク1103〜光伝送リンク1109を含む。情報処理装置1101及び情報処理装置1102の各々は、図6の送信装置601及び受信装置602の両方の機能を有し、光伝送リンク1103は、図6の通信回線603に対応する。
情報処理装置1101は、CPU1111、送受信回路1112、インタフェース回路1113〜インタフェース回路1116を含む。送受信回路1112は、制御回路1121、レーン処理回路1122〜レーン処理回路1125を含む。
インタフェース回路1115及びインタフェース回路1116は、例えば、図6の第1のインタフェース回路612及び第2のインタフェース回路613に対応する。レーン処理回路1125は、例えば、図6の送信回路611に対応し、制御回路1121は、例えば、第1の制御回路614に対応する。
情報処理装置1102は、CPU1141、送受信回路1142、インタフェース回路1143〜インタフェース回路1146を含む。送受信回路1142は、制御回路1151、レーン処理回路1152〜レーン処理回路1155を含む。
インタフェース回路1145及びインタフェース回路1146は、例えば、図6の第3のインタフェース回路622及び第4のインタフェース回路623に対応する。レーン処理回路1155は、例えば、図6の受信回路621に対応し、制御回路1151は、例えば、第2の制御回路624に対応する。
送受信回路1112及び送受信回路1142は、例えば、PCI−Express、InfiniBand等の規格に従って双方向シリアル通信を行う回路である。
光伝送リンク1103は、情報処理装置1101と情報処理装置1102の間の通信回線である。光伝送リンク1104〜光伝送リンク1106は、情報処理装置1101と別の情報処理装置(不図示)の間の通信回線であり、光伝送リンク1107〜光伝送リンク1109は、情報処理装置1102と別の情報処理装置(不図示)の間の通信回線である。光伝送リンク1104〜光伝送リンク1109の接続先の情報処理装置は、同じ情報処理装置であってもよく、異なる情報処理装置であってもよい。各光伝送リンクは、4本のレーンを含む。
光伝送リンク1103の2本のレーンはインタフェース回路1115及びインタフェース回路1145に接続され、残りの2本のレーンはインタフェース回路1116及びインタフェース回路1146に接続されている。光伝送リンク1104の2本のレーンはインタフェース回路1115に接続され、残りの2本のレーンはインタフェース回路1116に接続されている。光伝送リンク1107の2本のレーンはインタフェース回路1145に接続され、残りの2本のレーンはインタフェース回路1146に接続されている。
光伝送リンク1105の2本のレーンはインタフェース回路1113に接続され、残りの2本のレーンはインタフェース回路1114に接続されている。光伝送リンク1106の2本のレーンはインタフェース回路1113に接続され、残りの2本のレーンはインタフェース回路1114に接続されている。
光伝送リンク1108の2本のレーンはインタフェース回路1143に接続され、残りの2本のレーンはインタフェース回路1144に接続されている。光伝送リンク1109の2本のレーンはインタフェース回路1143に接続され、残りの2本のレーンはインタフェース回路1144に接続されている。
このように、各情報処理装置内において、各光伝送リンクは2つのインタフェース回路に跨って接続されている。
情報処理装置1101のレーン処理回路1122とインタフェース回路1113は、配線1131−1、配線1131−2、配線1131−5、及び配線1131−6により接続されている。レーン処理回路1122とインタフェース回路1114は、配線1131−3、配線1131−4、配線1131−7、及び配線1131−8により接続されている。配線1131−1〜配線1131−4は、4本のレーンの送信信号用の配線であり、配線1131−5〜配線1131−8は、それらのレーンの受信信号用の配線である。
レーン処理回路1123とインタフェース回路1113は、配線1132−1、配線1132−2、配線1132−5、及び配線1132−6により接続されている。レーン処理回路1123とインタフェース回路1114は、配線1132−3、配線1132−4、配線1132−7、及び配線1132−8により接続されている。配線1132−1〜配線1132−4は、4本のレーンの送信信号用の配線であり、配線1132−5〜配線1132−8は、それらのレーンの受信信号用の配線である。
レーン処理回路1124とインタフェース回路1115は、配線1133−1、配線1133−2、配線1133−5、及び配線1133−6により接続されている。レーン処理回路1124とインタフェース回路1116は、配線1133−3、配線1133−4、配線1133−7、及び配線1133−8により接続されている。配線1133−1〜配線1133−4は、4本のレーンの送信信号用の配線であり、配線1133−5〜配線1133−8は、それらのレーンの受信信号用の配線である。
レーン処理回路1125とインタフェース回路1115は、配線1134−1、配線1134−2、配線1134−5、及び配線1134−6により接続されている。レーン処理回路1125とインタフェース回路1116は、配線1134−3、配線1134−4、配線1134−7、及び配線1134−8により接続されている。配線1134−1〜配線1134−4は、4本のレーンの送信信号用の配線であり、配線1134−5〜配線1134−8は、それらのレーンの受信信号用の配線である。
情報処理装置1102のレーン処理回路1152とインタフェース回路1143は、配線1161−1、配線1161−2、配線1161−5、及び配線1161−6により接続されている。レーン処理回路1152とインタフェース回路1144は、配線1161−3、配線1161−4、配線1161−7、及び配線1161−8により接続されている。配線1161−1〜配線1161−4は、4本のレーンの受信信号用の配線であり、配線1161−5〜配線1161−8は、それらのレーンの送信信号用の配線である。
レーン処理回路1153とインタフェース回路1143は、配線1162−1、配線1162−2、配線1162−5、及び配線1162−6により接続されている。レーン処理回路1153とインタフェース回路1144は、配線1162−3、配線1162−4、配線1162−7、及び配線1162−8により接続されている。配線1162−1〜配線1162−4は、4本のレーンの受信信号用の配線であり、配線1162−5〜配線1162−8は、それらのレーンの送信信号用の配線である。
レーン処理回路1154とインタフェース回路1145は、配線1163−1、配線1163−2、配線1163−5、及び配線1163−6により接続されている。レーン処理回路1154とインタフェース回路1146は、配線1163−3、配線1163−4、配線1163−7、及び配線1163−8により接続されている。配線1163−1〜配線1163−4は、4本のレーンの受信信号用の配線であり、配線1163−5〜配線1163−8は、それらのレーンの送信信号用の配線である。
レーン処理回路1155とインタフェース回路1145は、配線1164−1、配線1164−2、配線1164−5、及び配線1164−6により接続されている。レーン処理回路1155とインタフェース回路1146は、配線1164−3、配線1164−4、配線1164−7、及び配線1164−8により接続されている。配線1164−1〜配線1164−4は、4本のレーンの受信信号用の配線であり、配線1164−5〜配線1164−8は、それらのレーンの送信信号用の配線である。
図11のレーン処理回路1124、レーン処理回路1125、インタフェース回路1115、及びインタフェース回路1116の間の接続関係は、図9と同様である。インタフェース回路1145、インタフェース回路1146、レーン処理回路1154、及びレーン処理回路1155の間の接続関係も、図9と同様である。また、インタフェース回路1115、インタフェース回路1116、インタフェース回路1145、及びインタフェース回路1146の間の接続関係も、図9と同様である。
図11の制御回路1121及び制御回路1151の各々が行うレーン制御の例は、図10と同様である。例えば、インタフェース回路1115の送信用変換素子又は受信用変換素子の全レーン故障が発生して、光伝送リンク1103の2本のレーンが不通状態になった場合、正常なインタフェース回路1116に接続されている残りの2本のレーンが選択される。そして、情報処理装置1101は、選択した2本のレーンを使用して、情報処理装置1102との通信を継続することができる。この場合、情報処理装置1101は、インタフェース回路1116に接続されている別の2本のレーンを使用して、光伝送リンク1104の接続先の情報処理装置との通信を継続することもできる。
また、インタフェース回路1113の送信用変換素子又は受信用変換素子の全レーン故障が発生して、光伝送リンク1105の2本のレーンが不通状態になった場合、正常なインタフェース回路1114に接続されている残りの2本のレーンが選択される。そして、情報処理装置1101は、選択した2本のレーンを使用して、光伝送リンク1105の接続先の情報処理装置との通信を継続することができる。この場合、情報処理装置1101は、インタフェース回路1114に接続されている別の2本のレーンを使用して、光伝送リンク1106の接続先の情報処理装置との通信を継続することもできる。
図6に示した送受信システムの構成と、図8、図9、及び図11に示した情報処理システムの構成は一例に過ぎず、送受信システム又は情報処理システムが行う処理に応じて一部の構成要素を省略又は変更してもよい。
例えば、図8及び図11の情報処理システムでは、各インタフェース回路に2本の光伝送リンクが接続されているが、1つのインタフェース回路に接続される光伝送リンクの数は2以上の整数であればよい。また、図8及び図11の情報処理システムでは、各光伝送リンクが2つのインタフェース回路に跨って接続されているが、各光伝送リンクが3つ以上のインタフェース回路に跨って接続されても構わない。
1つの光伝送リンクに含まれるレーンの数は、4本に限られず、2以上の整数であればよく、1つのインタフェース回路に接続されるレーンの数も、2以上の整数であればよい。
さらに、光伝送リンクの代わりに電気伝送リンクを用いることもできる。電気伝送リンクを用いた場合、各インタフェース回路は、送信用変換素子及び受信用変換素子の代わりに、リピータ又はリタイマを含む。
図7及び図10のフローチャートは一例に過ぎず、送受信システム又は情報処理システムの構成や条件に応じて一部の動作を省略又は変更してもよい。例えば、図11のレーン制御において、情報処理装置801が検知した正常なレーンの数と情報処理装置802が検知した正常なレーンの数が常に同じになる場合は、ステップ1008及びステップ1009の動作を省略することができる。
開示の実施形態とその利点について詳しく説明したが、当業者は、特許請求の範囲に明確に記載した本発明の範囲から逸脱することなく、様々な変更、追加、省略をすることができるであろう。
(付記1)送信装置と受信装置を有する送受信システムであって、
前記送信装置は、
前記送信装置と前記受信装置の間の通信回線に含まれる複数の信号路を介して、前記受信装置へ信号を送信する送信回路と、
前記送信回路に接続されるとともに、前記複数の信号路のうち1本以上の信号路に接続される第1のインタフェース回路と、
前記送信回路に接続されるとともに、前記複数の信号路のうち前記1本以上の信号路を除く残りの信号路に接続される第2のインタフェース回路と、
前記1本以上の信号路が不通状態になった場合、前記複数の信号路を介して前記信号を送信する動作を、前記第2のインタフェース回路に接続される前記残りの信号路を介して前記信号を送信する動作に変更する第1の制御回路とを含み、
前記受信装置は、
前記複数の信号路を介して、前記送信装置から前記信号を受信する受信回路と、
前記受信回路に接続されるとともに、前記1本以上の信号路に接続される第3のインタフェース回路と、
前記受信回路に接続されるとともに、前記残りの信号路に接続される第4のインタフェース回路と、
前記1本以上の信号路が不通状態になった場合、前記複数の信号路を介して前記信号を受信する動作を、前記第4のインタフェース回路に接続される前記残りの信号路を介して前記信号を受信する動作に変更する第2の制御回路とを含む、
ことを特徴とする送受信システム。
(付記2)前記送信回路は、前記通信回線とは異なる別の通信回線に含まれる複数の信号路を介して、前記送信装置及び前記受信装置とは異なる別の装置へ前記信号とは異なる別の信号を送信し、前記第1のインタフェース回路は、前記別の通信回線に含まれる前記複数の信号路のうち1本以上の信号路に接続され、前記第2のインタフェース回路は、前記別の通信回線に含まれる前記複数の信号路のうち前記1本以上の信号路を除く残りの信号路に接続され、前記第1の制御回路は、前記別の通信回線に含まれる前記1本以上の信号路が不通状態になった場合、前記別の通信回線に含まれる前記複数の信号路を介して前記別の信号を送信する動作を、前記第2のインタフェース回路に接続される、前記別の通信回線に含まれる前記残りの信号路を介して前記別の信号を送信する動作に変更することを特徴とする付記1記載の送受信システム。
(付記3)前記受信回路は、前記通信回線とは異なる別の通信回線に含まれる複数の信号路を介して、前記送信装置及び前記受信装置とは異なる別の装置から前記信号とは異なる別の信号を受信し、前記第3のインタフェース回路は、前記別の通信回線に含まれる前記複数の信号路のうち1本以上の信号路に接続され、前記第4のインタフェース回路は、前記別の通信回線に含まれる前記複数の信号路のうち前記1本以上の信号路を除く残りの信号路に接続され、前記第2の制御回路は、前記別の通信回線に含まれる前記1本以上の信号路が不通状態になった場合、前記別の通信回線に含まれる前記複数の信号路を介して前記別の信号を受信する動作を、前記第4のインタフェース回路に接続される、前記別の通信回線に含まれる前記残りの信号路を介して前記別の信号を受信する動作に変更することを特徴とする付記1記載の送受信システム。
(付記4)前記送信回路は、前記信号を前記複数の信号路へ送信するデマルチプレクサを含み、前記第1の制御回路は、第1のトレーニングシーケンスを前記複数の信号路へ送信し、前記複数の信号路のうち前記第1のトレーニングシーケンスに対する応答を受信した信号路の数に基づいて、前記信号の送信に使用する信号路の数を決定し、前記複数の信号路のうち決定した数の信号路へ前記信号を送信するように前記デマルチプレクサを制御し、前記受信回路は、前記複数の信号路から前記信号を受信するマルチプレクサを含み、前記第2の制御回路は、第2のトレーニングシーケンスを前記複数の信号路へ送信し、前記複数の信号路のうち前記第2のトレーニングシーケンスに対する応答を受信した信号路の数に基づいて、前記信号の受信に使用する信号路の数を決定し、前記複数の信号路のうち決定した数の信号路から前記信号を受信するように前記マルチプレクサを制御することを特徴とする付記1記載の送受信システム。
(付記5)受信装置に接続される通信回線に含まれる複数の信号路を介して、前記受信装置へ信号を送信する送信回路と、
前記送信回路に接続されるとともに、前記複数の信号路のうち1本以上の信号路に接続される第1のインタフェース回路と、
前記送信回路に接続されるとともに、前記複数の信号路のうち前記1本以上の信号路を除く残りの信号路に接続される第2のインタフェース回路と、
前記1本以上の信号路が不通状態になった場合、前記複数の信号路を介して前記信号を送信する動作を、前記第2のインタフェース回路に接続される前記残りの信号路を介して前記信号を送信する動作に変更する制御回路と、
を備えることを特徴とする送信装置。
(付記6)送信装置に接続される通信回線に含まれる複数の信号路を介して、前記送信装置から信号を受信する受信回路と、
前記受信回路に接続されるとともに、前記複数の信号路のうち1本以上の信号路に接続される第1のインタフェース回路と、
前記受信回路に接続されるとともに、前記複数の信号路のうち前記1本以上の信号路を除く残りの信号路に接続される第2のインタフェース回路と、
前記1本以上の信号路が不通状態になった場合、前記複数の信号路を介して前記信号を受信する動作を、前記第2のインタフェース回路に接続される前記残りの信号路を介して前記信号を受信する動作に変更する制御回路と、
を備えることを特徴とする受信装置。
(付記7)送信装置と受信装置を有する送受信システムの制御方法であって、
前記送信装置が、前記送信装置と前記受信装置の間の通信回線に含まれる複数の信号路のうち1本以上の信号路に接続される第1のインタフェース回路と、前記複数の信号路のうち前記1本以上の信号路を除く残りの信号路に接続される第2のインタフェース回路とを用いて、前記複数の信号路へ信号を送信し、
前記受信装置が、前記1本以上の信号路に接続される第3のインタフェース回路と、前記残りの信号路に接続される第4のインタフェース回路とを用いて、前記複数の信号路から前記信号を受信し、
前記1本以上の信号路が不通状態になった場合、前記複数の信号路へ前記信号を送信する動作を、前記複数の信号路のうち前記残りの信号路へ前記信号を送信する動作に変更するように、前記送信装置を制御し、前記複数の信号路から前記信号を受信する動作を、前記複数の信号路のうち前記残りの信号路から前記信号を受信する動作に変更するように、前記受信装置を制御する、
ことを特徴とする送受信システムの制御方法。
前記送信装置は、
前記送信装置と前記受信装置の間の通信回線に含まれる複数の信号路を介して、前記受信装置へ信号を送信する送信回路と、
前記送信回路に接続されるとともに、前記複数の信号路のうち1本以上の信号路に接続される第1のインタフェース回路と、
前記送信回路に接続されるとともに、前記複数の信号路のうち前記1本以上の信号路を除く残りの信号路に接続される第2のインタフェース回路と、
前記1本以上の信号路が不通状態になった場合、前記複数の信号路を介して前記信号を送信する動作を、前記第2のインタフェース回路に接続される前記残りの信号路を介して前記信号を送信する動作に変更する第1の制御回路とを含み、
前記受信装置は、
前記複数の信号路を介して、前記送信装置から前記信号を受信する受信回路と、
前記受信回路に接続されるとともに、前記1本以上の信号路に接続される第3のインタフェース回路と、
前記受信回路に接続されるとともに、前記残りの信号路に接続される第4のインタフェース回路と、
前記1本以上の信号路が不通状態になった場合、前記複数の信号路を介して前記信号を受信する動作を、前記第4のインタフェース回路に接続される前記残りの信号路を介して前記信号を受信する動作に変更する第2の制御回路とを含む、
ことを特徴とする送受信システム。
(付記2)前記送信回路は、前記通信回線とは異なる別の通信回線に含まれる複数の信号路を介して、前記送信装置及び前記受信装置とは異なる別の装置へ前記信号とは異なる別の信号を送信し、前記第1のインタフェース回路は、前記別の通信回線に含まれる前記複数の信号路のうち1本以上の信号路に接続され、前記第2のインタフェース回路は、前記別の通信回線に含まれる前記複数の信号路のうち前記1本以上の信号路を除く残りの信号路に接続され、前記第1の制御回路は、前記別の通信回線に含まれる前記1本以上の信号路が不通状態になった場合、前記別の通信回線に含まれる前記複数の信号路を介して前記別の信号を送信する動作を、前記第2のインタフェース回路に接続される、前記別の通信回線に含まれる前記残りの信号路を介して前記別の信号を送信する動作に変更することを特徴とする付記1記載の送受信システム。
(付記3)前記受信回路は、前記通信回線とは異なる別の通信回線に含まれる複数の信号路を介して、前記送信装置及び前記受信装置とは異なる別の装置から前記信号とは異なる別の信号を受信し、前記第3のインタフェース回路は、前記別の通信回線に含まれる前記複数の信号路のうち1本以上の信号路に接続され、前記第4のインタフェース回路は、前記別の通信回線に含まれる前記複数の信号路のうち前記1本以上の信号路を除く残りの信号路に接続され、前記第2の制御回路は、前記別の通信回線に含まれる前記1本以上の信号路が不通状態になった場合、前記別の通信回線に含まれる前記複数の信号路を介して前記別の信号を受信する動作を、前記第4のインタフェース回路に接続される、前記別の通信回線に含まれる前記残りの信号路を介して前記別の信号を受信する動作に変更することを特徴とする付記1記載の送受信システム。
(付記4)前記送信回路は、前記信号を前記複数の信号路へ送信するデマルチプレクサを含み、前記第1の制御回路は、第1のトレーニングシーケンスを前記複数の信号路へ送信し、前記複数の信号路のうち前記第1のトレーニングシーケンスに対する応答を受信した信号路の数に基づいて、前記信号の送信に使用する信号路の数を決定し、前記複数の信号路のうち決定した数の信号路へ前記信号を送信するように前記デマルチプレクサを制御し、前記受信回路は、前記複数の信号路から前記信号を受信するマルチプレクサを含み、前記第2の制御回路は、第2のトレーニングシーケンスを前記複数の信号路へ送信し、前記複数の信号路のうち前記第2のトレーニングシーケンスに対する応答を受信した信号路の数に基づいて、前記信号の受信に使用する信号路の数を決定し、前記複数の信号路のうち決定した数の信号路から前記信号を受信するように前記マルチプレクサを制御することを特徴とする付記1記載の送受信システム。
(付記5)受信装置に接続される通信回線に含まれる複数の信号路を介して、前記受信装置へ信号を送信する送信回路と、
前記送信回路に接続されるとともに、前記複数の信号路のうち1本以上の信号路に接続される第1のインタフェース回路と、
前記送信回路に接続されるとともに、前記複数の信号路のうち前記1本以上の信号路を除く残りの信号路に接続される第2のインタフェース回路と、
前記1本以上の信号路が不通状態になった場合、前記複数の信号路を介して前記信号を送信する動作を、前記第2のインタフェース回路に接続される前記残りの信号路を介して前記信号を送信する動作に変更する制御回路と、
を備えることを特徴とする送信装置。
(付記6)送信装置に接続される通信回線に含まれる複数の信号路を介して、前記送信装置から信号を受信する受信回路と、
前記受信回路に接続されるとともに、前記複数の信号路のうち1本以上の信号路に接続される第1のインタフェース回路と、
前記受信回路に接続されるとともに、前記複数の信号路のうち前記1本以上の信号路を除く残りの信号路に接続される第2のインタフェース回路と、
前記1本以上の信号路が不通状態になった場合、前記複数の信号路を介して前記信号を受信する動作を、前記第2のインタフェース回路に接続される前記残りの信号路を介して前記信号を受信する動作に変更する制御回路と、
を備えることを特徴とする受信装置。
(付記7)送信装置と受信装置を有する送受信システムの制御方法であって、
前記送信装置が、前記送信装置と前記受信装置の間の通信回線に含まれる複数の信号路のうち1本以上の信号路に接続される第1のインタフェース回路と、前記複数の信号路のうち前記1本以上の信号路を除く残りの信号路に接続される第2のインタフェース回路とを用いて、前記複数の信号路へ信号を送信し、
前記受信装置が、前記1本以上の信号路に接続される第3のインタフェース回路と、前記残りの信号路に接続される第4のインタフェース回路とを用いて、前記複数の信号路から前記信号を受信し、
前記1本以上の信号路が不通状態になった場合、前記複数の信号路へ前記信号を送信する動作を、前記複数の信号路のうち前記残りの信号路へ前記信号を送信する動作に変更するように、前記送信装置を制御し、前記複数の信号路から前記信号を受信する動作を、前記複数の信号路のうち前記残りの信号路から前記信号を受信する動作に変更するように、前記受信装置を制御する、
ことを特徴とする送受信システムの制御方法。
101、102、801、802、1101、1102 情報処理装置
111、121、812、832、1112、1142 送受信回路
112、122、511、521、813、814、833、834、1113〜1116、1143〜1146 インタフェース回路
103、501、803〜805、1103〜1109 光伝送リンク
113−1〜113−4、123−1〜123−4、512−1〜512−4、522−1〜522−4、815−1〜815−8、816−1〜816−8、835−1〜835−8、836−1〜836−8、1131−1〜1131−8、1132−1〜1132−8、1133−1〜1133−8、1134−1〜1134−8、1161−1〜1161−8、1162−1〜1162−8、1163−1〜1163−8、1164−1〜1164−8 配線
201 変換素子
601 送信装置
602 受信装置
603 通信回線
611 送信回路
612 第1のインタフェース回路
613 第2のインタフェース回路
614 第1の制御回路
621 受信回路
622 第3のインタフェース回路
623 第4のインタフェース回路
624 第2の制御回路
631 1本以上の信号路
632 残りの信号路
811、831、1111、1141 CPU
821、841、1121、1151 制御回路
822、823、842、843、1122〜1125、1152〜1155 レーン処理回路
901、903、906、908 DEMUX
902、904、905、907 MUX
911、913、916、918 送信用変換素子
912、914、915、917 受信用変換素子
921−1〜921−8、922−1〜922−8、923−1〜923−4、924−1〜924−4 光ファイバ
931、941、952、962 送信信号
932、942、951、961 受信信号
933、934、943、944、953、954、963、964 制御信号
111、121、812、832、1112、1142 送受信回路
112、122、511、521、813、814、833、834、1113〜1116、1143〜1146 インタフェース回路
103、501、803〜805、1103〜1109 光伝送リンク
113−1〜113−4、123−1〜123−4、512−1〜512−4、522−1〜522−4、815−1〜815−8、816−1〜816−8、835−1〜835−8、836−1〜836−8、1131−1〜1131−8、1132−1〜1132−8、1133−1〜1133−8、1134−1〜1134−8、1161−1〜1161−8、1162−1〜1162−8、1163−1〜1163−8、1164−1〜1164−8 配線
201 変換素子
601 送信装置
602 受信装置
603 通信回線
611 送信回路
612 第1のインタフェース回路
613 第2のインタフェース回路
614 第1の制御回路
621 受信回路
622 第3のインタフェース回路
623 第4のインタフェース回路
624 第2の制御回路
631 1本以上の信号路
632 残りの信号路
811、831、1111、1141 CPU
821、841、1121、1151 制御回路
822、823、842、843、1122〜1125、1152〜1155 レーン処理回路
901、903、906、908 DEMUX
902、904、905、907 MUX
911、913、916、918 送信用変換素子
912、914、915、917 受信用変換素子
921−1〜921−8、922−1〜922−8、923−1〜923−4、924−1〜924−4 光ファイバ
931、941、952、962 送信信号
932、942、951、961 受信信号
933、934、943、944、953、954、963、964 制御信号
Claims (6)
- 送信装置と受信装置を有する送受信システムであって、
前記送信装置は、
前記送信装置と前記受信装置の間の通信回線に含まれる複数の信号路を介して、前記受信装置へ信号を送信する送信回路と、
前記送信回路に接続されるとともに、前記複数の信号路のうち1本以上の信号路に接続される第1のインタフェース回路と、
前記送信回路に接続されるとともに、前記複数の信号路のうち前記1本以上の信号路を除く残りの信号路に接続される第2のインタフェース回路と、
前記1本以上の信号路が不通状態になった場合、前記複数の信号路を介して前記信号を送信する動作を、前記第2のインタフェース回路に接続される前記残りの信号路を介して前記信号を送信する動作に変更する第1の制御回路とを含み、
前記受信装置は、
前記複数の信号路を介して、前記送信装置から前記信号を受信する受信回路と、
前記受信回路に接続されるとともに、前記1本以上の信号路に接続される第3のインタフェース回路と、
前記受信回路に接続されるとともに、前記残りの信号路に接続される第4のインタフェース回路と、
前記1本以上の信号路が不通状態になった場合、前記複数の信号路を介して前記信号を受信する動作を、前記第4のインタフェース回路に接続される前記残りの信号路を介して前記信号を受信する動作に変更する第2の制御回路とを含む
ことを特徴とする送受信システム。 - 前記送信回路は、前記通信回線とは異なる別の通信回線に含まれる複数の信号路を介して、前記送信装置及び前記受信装置とは異なる別の装置へ前記信号とは異なる別の信号を送信し、前記第1のインタフェース回路は、前記別の通信回線に含まれる前記複数の信号路のうち1本以上の信号路に接続され、前記第2のインタフェース回路は、前記別の通信回線に含まれる前記複数の信号路のうち前記1本以上の信号路を除く残りの信号路に接続され、前記第1の制御回路は、前記別の通信回線に含まれる前記1本以上の信号路が不通状態になった場合、前記別の通信回線に含まれる前記複数の信号路を介して前記別の信号を送信する動作を、前記第2のインタフェース回路に接続される、前記別の通信回線に含まれる前記残りの信号路を介して前記別の信号を送信する動作に変更することを特徴とする請求項1記載の送受信システム。
- 前記受信回路は、前記通信回線とは異なる別の通信回線に含まれる複数の信号路を介して、前記送信装置及び前記受信装置とは異なる別の装置から前記信号とは異なる別の信号を受信し、前記第3のインタフェース回路は、前記別の通信回線に含まれる前記複数の信号路のうち1本以上の信号路に接続され、前記第4のインタフェース回路は、前記別の通信回線に含まれる前記複数の信号路のうち前記1本以上の信号路を除く残りの信号路に接続され、前記第2の制御回路は、前記別の通信回線に含まれる前記1本以上の信号路が不通状態になった場合、前記別の通信回線に含まれる前記複数の信号路を介して前記別の信号を受信する動作を、前記第4のインタフェース回路に接続される、前記別の通信回線に含まれる前記残りの信号路を介して前記別の信号を受信する動作に変更することを特徴とする請求項1記載の送受信システム。
- 受信装置に接続される通信回線に含まれる複数の信号路を介して、前記受信装置へ信号を送信する送信回路と、
前記送信回路に接続されるとともに、前記複数の信号路のうち1本以上の信号路に接続される第1のインタフェース回路と、
前記送信回路に接続されるとともに、前記複数の信号路のうち前記1本以上の信号路を除く残りの信号路に接続される第2のインタフェース回路と、
前記1本以上の信号路が不通状態になった場合、前記複数の信号路を介して前記信号を送信する動作を、前記第2のインタフェース回路に接続される前記残りの信号路を介して前記信号を送信する動作に変更する制御回路と、
を備えることを特徴とする送信装置。 - 送信装置に接続される通信回線に含まれる複数の信号路を介して、前記送信装置から信号を受信する受信回路と、
前記受信回路に接続されるとともに、前記複数の信号路のうち1本以上の信号路に接続される第1のインタフェース回路と、
前記受信回路に接続されるとともに、前記複数の信号路のうち前記1本以上の信号路を除く残りの信号路に接続される第2のインタフェース回路と、
前記1本以上の信号路が不通状態になった場合、前記複数の信号路を介して前記信号を受信する動作を、前記第2のインタフェース回路に接続される前記残りの信号路を介して前記信号を受信する動作に変更する制御回路と、
を備えることを特徴とする受信装置。 - 送信装置と受信装置を有する送受信システムの制御方法であって、
前記送信装置が、前記送信装置と前記受信装置の間の通信回線に含まれる複数の信号路のうち1本以上の信号路に接続される第1のインタフェース回路と、前記複数の信号路のうち前記1本以上の信号路を除く残りの信号路に接続される第2のインタフェース回路とを用いて、前記複数の信号路へ信号を送信し、
前記受信装置が、前記1本以上の信号路に接続される第3のインタフェース回路と、前記残りの信号路に接続される第4のインタフェース回路とを用いて、前記複数の信号路から前記信号を受信し、
前記1本以上の信号路が不通状態になった場合、前記複数の信号路へ前記信号を送信する動作を、前記複数の信号路のうち前記残りの信号路へ前記信号を送信する動作に変更するように、前記送信装置を制御し、前記複数の信号路から前記信号を受信する動作を、前記複数の信号路のうち前記残りの信号路から前記信号を受信する動作に変更するように、前記受信装置を制御する
ことを特徴とする送受信システムの制御方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013057009A JP2014183482A (ja) | 2013-03-19 | 2013-03-19 | 送受信システム、送信装置、受信装置、及び送受信システムの制御方法 |
EP14154900.6A EP2782268A1 (en) | 2013-03-19 | 2014-02-12 | Transceiver system, transmission device, reception device, and control method of transceiver system |
US14/187,375 US9325412B2 (en) | 2013-03-19 | 2014-02-24 | Transceiver system, transmission device, reception device, and control method of transceiver system |
CN201410085542.3A CN104065411B (zh) | 2013-03-19 | 2014-03-10 | 收发器***、传送装置、接收装置及收发器***控制方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013057009A JP2014183482A (ja) | 2013-03-19 | 2013-03-19 | 送受信システム、送信装置、受信装置、及び送受信システムの制御方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014183482A true JP2014183482A (ja) | 2014-09-29 |
Family
ID=50137486
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013057009A Pending JP2014183482A (ja) | 2013-03-19 | 2013-03-19 | 送受信システム、送信装置、受信装置、及び送受信システムの制御方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US9325412B2 (ja) |
EP (1) | EP2782268A1 (ja) |
JP (1) | JP2014183482A (ja) |
CN (1) | CN104065411B (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018056841A (ja) * | 2016-09-29 | 2018-04-05 | 富士通株式会社 | 情報処理装置、診断制御装置および通信装置 |
US10771150B2 (en) | 2018-10-16 | 2020-09-08 | Fujitsu Limited | Parallel processing apparatus and replacing method of failing optical transmission line |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9413454B1 (en) * | 2014-06-30 | 2016-08-09 | Juniper Networks, Inc. | Automatic bandwidth adjustment on multi-fiber optics |
CN104378237A (zh) * | 2014-11-24 | 2015-02-25 | 英业达科技有限公司 | 判定服务节点状态的方法 |
CN105763245A (zh) * | 2014-12-18 | 2016-07-13 | 中兴通讯股份有限公司 | 一种光收发模块 |
US9859974B2 (en) * | 2015-06-25 | 2018-01-02 | International Business Machines Corporation | Rerouting bus data signals from faulty signal carriers to existing healthy signal carriers |
JP6648437B2 (ja) * | 2015-07-29 | 2020-02-14 | 富士通株式会社 | 送受信システム、送信装置、受信装置及び送受信システムの制御方法 |
JP6743494B2 (ja) * | 2016-06-03 | 2020-08-19 | 富士通株式会社 | 伝送システム、通信装置及びパス切替方法 |
CN107481372B (zh) * | 2017-08-16 | 2021-04-23 | 广州甩手技术有限公司 | 双冗余智能储物装置、双冗余物联网储物***及其实现方法 |
US10623090B2 (en) * | 2018-05-24 | 2020-04-14 | At&T Intellectual Property I, L.P. | Multi-lane optical transport network recovery |
KR20220089197A (ko) * | 2020-12-21 | 2022-06-28 | 엘지디스플레이 주식회사 | 무한 확장 표시장치 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009212879A (ja) * | 2008-03-05 | 2009-09-17 | Fujitsu Ltd | 通信装置および通信方法 |
JP2011077946A (ja) * | 2009-09-30 | 2011-04-14 | Fujitsu Ltd | 通信装置およびフレーム送信方法 |
JP2012118969A (ja) * | 2010-12-03 | 2012-06-21 | Internatl Business Mach Corp <Ibm> | マルチレーンpciエクスプレスio相互接続に対するケーブル冗長性およびフェイルオーバのための方法、装置、およびコンピュータ・プログラム |
JP2013247623A (ja) * | 2012-05-29 | 2013-12-09 | Hitachi Ltd | 通信装置及びそれを制御する方法 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07240710A (ja) | 1994-03-01 | 1995-09-12 | N T T Idou Tsuushinmou Kk | 無線中継システム |
JPH11225118A (ja) | 1998-02-05 | 1999-08-17 | Hitachi Ltd | ノード装置及びリングネットワーク |
US7499647B2 (en) * | 2000-05-22 | 2009-03-03 | Opvista Incorporated | Fully protected broadcast and select all optical network |
US6658030B1 (en) * | 2000-07-18 | 2003-12-02 | International Business Machines Corporation | Laser safety method and device for duplex open loop parallel optical link |
US7092630B2 (en) * | 2001-11-16 | 2006-08-15 | Avago Technologies Fiber Ip(Singapore) Ptd. Ltd. | Open fiber control for optical transceivers |
CA2415598A1 (en) * | 2002-01-11 | 2003-07-11 | Nec Corporation | Multiplex communication system and method |
US20070233821A1 (en) * | 2006-03-31 | 2007-10-04 | Douglas Sullivan | Managing system availability |
DE602006003089D1 (de) * | 2006-07-11 | 2008-11-20 | Alcatel Lucent | Verfahren und Vorrichtung zum Schutz einer Netzverbindung |
CN101212254A (zh) | 2006-12-27 | 2008-07-02 | 华为技术有限公司 | 一种光源链路传输装置和方法 |
US8078052B2 (en) * | 2007-10-18 | 2011-12-13 | Cisco Technology, Inc. | Protocol-less all-optical 1+1 bidirectional revertive linear protection system |
JP4696167B2 (ja) | 2009-03-26 | 2011-06-08 | 株式会社日立製作所 | 伝送システム、中継機及び受信機 |
JP4866942B2 (ja) * | 2009-07-09 | 2012-02-01 | 富士通テレコムネットワークス株式会社 | 伝送装置、伝送制御方法およびosc処理装置 |
US8621128B2 (en) * | 2009-12-04 | 2013-12-31 | St-Ericsson Sa | Methods and systems for reliable link startup |
US8738852B2 (en) * | 2011-08-31 | 2014-05-27 | Nvidia Corporation | Memory controller and a dynamic random access memory interface |
-
2013
- 2013-03-19 JP JP2013057009A patent/JP2014183482A/ja active Pending
-
2014
- 2014-02-12 EP EP14154900.6A patent/EP2782268A1/en not_active Withdrawn
- 2014-02-24 US US14/187,375 patent/US9325412B2/en not_active Expired - Fee Related
- 2014-03-10 CN CN201410085542.3A patent/CN104065411B/zh not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009212879A (ja) * | 2008-03-05 | 2009-09-17 | Fujitsu Ltd | 通信装置および通信方法 |
JP2011077946A (ja) * | 2009-09-30 | 2011-04-14 | Fujitsu Ltd | 通信装置およびフレーム送信方法 |
JP2012118969A (ja) * | 2010-12-03 | 2012-06-21 | Internatl Business Mach Corp <Ibm> | マルチレーンpciエクスプレスio相互接続に対するケーブル冗長性およびフェイルオーバのための方法、装置、およびコンピュータ・プログラム |
JP2013247623A (ja) * | 2012-05-29 | 2013-12-09 | Hitachi Ltd | 通信装置及びそれを制御する方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018056841A (ja) * | 2016-09-29 | 2018-04-05 | 富士通株式会社 | 情報処理装置、診断制御装置および通信装置 |
US10771150B2 (en) | 2018-10-16 | 2020-09-08 | Fujitsu Limited | Parallel processing apparatus and replacing method of failing optical transmission line |
Also Published As
Publication number | Publication date |
---|---|
US9325412B2 (en) | 2016-04-26 |
EP2782268A1 (en) | 2014-09-24 |
US20140286634A1 (en) | 2014-09-25 |
CN104065411B (zh) | 2017-03-01 |
CN104065411A (zh) | 2014-09-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2014183482A (ja) | 送受信システム、送信装置、受信装置、及び送受信システムの制御方法 | |
US8503879B2 (en) | Hybrid optical/electrical switching system for data center networks | |
EP3364605A1 (en) | Data centre network system and signal transmission system | |
US20140119728A1 (en) | Method and apparatus for implementing a multi-dimensional optical circuit switching fabric | |
US8983286B2 (en) | Method and apparatus for protection switching in optical transport network | |
WO2006065573A1 (en) | Method and apparatus for protecting optical signals within a wavelength division multiplexed environment | |
JP5414914B2 (ja) | 波長多重光伝送システム、送信装置および受信装置 | |
WO2011043122A1 (ja) | 光信号送信装置、光信号受信装置、波長多重分離光通信装置および波長パスシステム | |
US6185021B1 (en) | Cross-connecting optical translator array | |
CN102907022A (zh) | 带有恢复路径的光网络节点 | |
CN105516288A (zh) | 采用单根Serdes扩展物理接口的架构、其控制方法及控制*** | |
JP2008219276A (ja) | 無線基地局 | |
JP5759358B2 (ja) | 光伝送システム及び光伝送方法 | |
CN103959895A (zh) | 一种无线接入的方法、装置和*** | |
US10530482B2 (en) | Optical transceiver having switchable modes corresponding to different data bandwidths | |
JP5387589B2 (ja) | 無線伝送装置 | |
KR101626864B1 (ko) | 멀티드롭채널을 갖는 분산안테나시스템 | |
JP6046016B2 (ja) | 伝送システムおよび伝送方法 | |
CN104618053A (zh) | 基于wdm的信号互连方法及基带单元 | |
JP5473529B2 (ja) | ノード装置および光伝送システム | |
KR101364101B1 (ko) | 광 신호 전송을 위한 기지국 시스템, 광 신호 전송을 위한 다중화 장치 | |
CN101547056A (zh) | 光信号分割传输***和方法、光发送机、以及光接收机 | |
CN101399609B (zh) | 光分路***和光分路方法 | |
JP2004328344A (ja) | 無線基地局システム、及びそれに用いる無線基地局装置と無線送受信部と、その遠隔アンテナ信号伝送制御方法 | |
US20130163991A1 (en) | System for providing wdm-based wireless optical transport network and method for transmitting wireless optical signal using the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20151106 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160915 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161011 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20170321 |