JP2014176130A - Synchronous rectifier controller - Google Patents
Synchronous rectifier controller Download PDFInfo
- Publication number
- JP2014176130A JP2014176130A JP2013044214A JP2013044214A JP2014176130A JP 2014176130 A JP2014176130 A JP 2014176130A JP 2013044214 A JP2013044214 A JP 2013044214A JP 2013044214 A JP2013044214 A JP 2013044214A JP 2014176130 A JP2014176130 A JP 2014176130A
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- control
- resistor
- switching
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Inverter Devices (AREA)
- Electronic Switches (AREA)
- Power Conversion In General (AREA)
Abstract
Description
本発明は、同期整流器の制御装置に関する。 The present invention relates to a control device for a synchronous rectifier.
同期整流器の制御装置の一例として、特許文献1および2に記載の発明が挙げられる。特許文献1に記載の発明では、トランスおよびカレントトランスに設けられる電界効果トランジスタを段階的に動作させることにより、電界効果トランジスタのターンオン時間を高速化して、同期整流時の効率向上を図ろうとしている。
Examples of the control device for the synchronous rectifier include the inventions described in
また、特許文献2に記載の発明では、発電電動機の回転数に応じて抵抗値の異なる2つのゲート抵抗器を切り替えて、スイッチング素子のゲート電極に印加される状態遷移波形を変更している。そして、発電電動機の始動時には、抵抗値の大きいゲート抵抗器を選択して状態遷移波形を鈍らせ、始動時のスイッチングノイズを抑制しようとしている。一方、発電電動機の高速回転時には、抵抗値の小さいゲート抵抗器を選択して状態遷移波形を急峻化させ、スイッチング素子のスイッチング遅れによる逆流を防止するとともに、同期整流時の効率向上を図ろうとしている。 In the invention described in Patent Document 2, the state transition waveform applied to the gate electrode of the switching element is changed by switching two gate resistors having different resistance values according to the rotational speed of the generator motor. At the time of starting the generator motor, a gate resistor having a large resistance value is selected to blunt the state transition waveform to suppress switching noise at the time of starting. On the other hand, when the generator motor is rotating at high speed, a gate resistor with a low resistance value is selected to sharpen the state transition waveform, preventing backflow due to switching delay of the switching element and trying to improve efficiency during synchronous rectification Yes.
しかしながら、特許文献1に記載の発明では、トランスおよびカレントトランスに複数の電界効果トランジスタを備え、電界効果トランジスタを段階的に動作させるので、回路構成が複雑になる。また、電界効果トランジスタのターンオン時間を高速化することにより、同期整流時の効率が向上するもののスイッチングノイズが大きくなる。特許文献2に記載の発明では、抵抗値の小さいゲート抵抗器を選択して状態遷移波形を急峻化させると、同期整流時の効率が向上するものの発電電動機の相切り替え時にスイッチングノイズが大きくなる。
However, in the invention described in
本発明は、このような事情に鑑みて為されたものであり、スイッチング素子のスイッチングノイズを低減させるとともに、同期整流時の効率を向上させることが可能な同期整流器制御装置を提供することを課題とする。 The present invention has been made in view of such circumstances, and it is an object of the present invention to provide a synchronous rectifier control device capable of reducing switching noise of a switching element and improving efficiency during synchronous rectification. And
請求項1に記載の同期整流器制御装置は、誘導性負荷と直流電源との間に設けられブリッジ接続された複数のスイッチング素子と、前記スイッチング素子にそれぞれ並列接続された整流動作を行う複数のダイオードと、前記スイッチング素子の制御電極に制御電圧を印加して前記スイッチング素子の導通状態および遮断状態を制御する制御装置と、を備え、前記制御装置は、前記誘導性負荷を駆動制御する通電パターンの1周期中において、同期整流時に前記制御電極に印加する前記制御電圧の立ち上がり及び立ち下りを、前記通電パターンの切り替え時と比べて急峻にする。
The synchronous rectifier control device according to
同期整流時にスイッチング素子に印加される電圧は、スイッチング素子に並列接続されるダイオードの順方向電圧相当である。そのため、スイッチング素子の制御電極に印加する制御電圧の立ち上がり及び立ち下りを急峻にしても、スイッチング素子のスイッチングによるノイズの影響は少ない。また、制御電圧の立ち上がり及び立ち下りを急峻にすることにより、スイッチング素子における損失および発熱を低減させることができるので、同期整流時の効率を向上させることができる。一方、通電パターンの切り替え時にスイッチング素子に印加される電圧は、同期整流時と比べてはるかに大きくなる。そのため、スイッチング素子の制御電極に印加する制御電圧の立ち上がり及び立ち下りを、同期整流時と比べて緩やかにすることにより、スイッチング素子のスイッチングノイズを低減させることができる。 The voltage applied to the switching element during synchronous rectification is equivalent to the forward voltage of a diode connected in parallel to the switching element. Therefore, even if the rise and fall of the control voltage applied to the control electrode of the switching element are steep, the influence of noise due to switching of the switching element is small. Further, by making the rise and fall of the control voltage steep, loss and heat generation in the switching element can be reduced, so that the efficiency during synchronous rectification can be improved. On the other hand, the voltage applied to the switching element at the time of switching the energization pattern is much larger than that at the time of synchronous rectification. Therefore, the switching noise of the switching element can be reduced by making the rise and fall of the control voltage applied to the control electrode of the switching element gentler than in the synchronous rectification.
請求項2に記載の同期整流器制御装置は、請求項1に記載の同期整流器制御装置において、前記制御装置と前記制御電極との間には、第1抵抗器と、前記第1抵抗器と比べて抵抗値の大きい第2抵抗器とが選択可能に配置されており、前記制御装置は、前記同期整流時に前記第1抵抗器を介して前記制御電極に前記制御電圧を印加し、前記通電パターンの切り替え時に前記第2抵抗器を介して前記制御電極に前記制御電圧を印加する。そのため、第1抵抗器および第2抵抗器を切り替えることにより、制御電圧の急峻化および緩慢化を容易に行うことができ、回路構成を簡素化することができる。
The synchronous rectifier control device according to claim 2 is the synchronous rectifier control device according to
請求項3に記載の同期整流器制御装置は、請求項1または2に記載の同期整流器制御装置において、前記制御装置は、前記同期整流を行わない側の前記スイッチング素子の前記制御電極に印加する前記制御電圧の立ち上がり及び立ち下りを、前記同期整流時と比べて緩やかにする。同期整流を行わない側のスイッチング素子は、通電パターンの切り替えのみである。そのため、同期整流を行わない側のスイッチング素子の制御電極に印加する制御電圧の立ち上がり及び立ち下りを、同期整流時と比べて緩やかにすることにより、スイッチング素子のスイッチングノイズを低減させることができる。
The synchronous rectifier control device according to
請求項4に記載の同期整流器制御装置は、請求項1〜3のいずれか一項に記載の同期整流器制御装置において、前記誘導性負荷は、発電機および電動機のうちの少なくとも一方の機能を有する交流機である。そのため、同期整流を行う交流機駆動装置において、スイッチング素子のスイッチングノイズを低減させつつ、同期整流時の効率を向上させることができる。
The synchronous rectifier control device according to claim 4 is the synchronous rectifier control device according to any one of
請求項5に記載の同期整流器制御装置は、請求項1〜3のいずれか一項に記載の同期整流器制御装置において、前記誘導性負荷は、4個の前記ダイオードおよび4個の前記スイッチング素子がH型に配置されたH型ブリッジ回路に設けられるソレノイドである。そのため、同期整流を行うソレノイド駆動装置において、スイッチング素子のスイッチングノイズを低減させつつ、同期整流時の効率を向上させることができる。
The synchronous rectifier control device according to claim 5 is the synchronous rectifier control device according to any one of
以下、本発明の実施形態を図面に基づいて説明する。なお、各実施形態について、共通する箇所には共通の符号を付して対応させることにより、重複する説明を省略する。また、各図は概念図であり、細部構造の寸法まで規定するものではない。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. In addition, about each embodiment, the common code | symbol is attached | subjected to a common location, and the overlapping description is abbreviate | omitted. Each figure is a conceptual diagram and does not define the dimensions of the detailed structure.
<第1実施形態>
(同期整流器制御装置1Aの構成)
図1は、同期整流器制御装置1Aの構成を模式的に示す構成図である。同図に示すように、本実施形態の同期整流器制御装置1Aは、誘導性負荷である交流機2Aと直流電源3との間に設けられるブリッジ回路4Aと、交流機2Aのロータ位置を検出する検出回路5Aと、ブリッジ回路4Aのスイッチング素子42U〜42W、43U〜43Wを駆動させるスイッチング素子駆動回路6Aと、スイッチング素子42U〜42W、43U〜43Wの導通状態および遮断状態を制御する制御装置7とを備えている。
<First Embodiment>
(Configuration of Synchronous
FIG. 1 is a configuration diagram schematically showing the configuration of the synchronous
交流機2Aは、発電機および電動機のうちの少なくとも一方の機能を有する回転電機であり、例えば、公知の交流電動機、交流発電機、発電機および電動機の機能を併せもつ発電電動機を用いることができる。本実施形態では、交流機2Aは発電電動機であり、3相の電機子巻線211、212、213がΔ結線されたステータ21と、図示しないロータとを備えている。なお、3相の電機子巻線211、212、213は、Y結線にすることもできる。
The
ステータ21には、U相端子22U、V相端子22VおよびW相端子22Wが設けられており、U相端子22UとV相端子22Vの間にはU相V相間の電機子巻線211が接続され、V相端子22VとW相端子22Wの間にはV相W相間の電機子巻線212が接続され、W相端子22WとU相端子22Uの間にはW相U相間の電機子巻線213が接続されている。なお、交流機2Aは、ロータに界磁巻線を有する界磁巻線方式やロータに永久磁石を有する永久磁石方式等を用いることができる。また、ステータ21の極数やロータの磁極数に特段の制約はない。
The
直流電源3は、直流電力を供給する電源装置であり、例えば、公知の鉛蓄電池(バッテリ)、リチウムイオン電池、電気二重層コンデンサなどを用いることができる。なお、直流電源3には、図示しない平滑コンデンサが並列接続されており、リプル電圧が低減されている。
The DC
ブリッジ回路4Aは、交流機2Aと直流電源3との間に設けられ、交流機2Aの発電動作時に交流機2Aの発電電力を整流して直流電源3に給電し、交流機2Aの電動動作時に直流電源3から給電された直流電力を交流電力に変換して交流機2Aに給電する交直変換回路である。具体的には、ブリッジ回路4Aは3相ブリッジ回路であり、ブリッジ接続された6つのスイッチング素子42U〜42W、43U〜43Wと、スイッチング素子42U〜42W、43U〜43Wにそれぞれ並列接続された整流動作を行う6つのダイオード44U〜44W、45U〜45Wとを有している。
The
スイッチング素子42U〜42W、43U〜43Wは、例えば、公知の電界効果トランジスタ(FET)や絶縁ゲート型バイポーラトランジスタ(IGBT)を用いることができる。本明細書では、一例として、金属酸化膜半導体の構造をもつ電界効果トランジスタ(MOSFET)を用いて説明する。また、ダイオード44U〜44W、45U〜45Wは、整流動作を行う半導体素子であり、本実施形態では、スイッチング素子42U〜42W、43U〜43Wのボディダイオード(寄生ダイオード)を用いている。なお、ダイオード44U〜44W、45U〜45Wは、整流動作を行うダイオードを別途設けて、スイッチング素子42U〜42W、43U〜43Wにそれぞれ並列接続することもできる。
As the
同図に示すように、入力端子41と接地端子4Eとの間に、U相電源側のスイッチング素子42UとU相接地側のスイッチング素子43Uとが直列接続され、スイッチング素子42U、43Uの間にU相出力端子48Uが設けられている。同様に、V相電源側のスイッチング素子42VとV相接地側のスイッチング素子43Vとの間にV相出力端子48Vが設けられ、W相電源側のスイッチング素子42WとW相接地側のスイッチング素子43Wとの間にW相出力端子48Wが設けられている。各スイッチング素子42U〜42W、43U〜43Wは、スイッチング素子駆動回路6Aにより導通状態または遮断状態に切り替えられる。なお、U相出力端子48Uは、電力線49Uによりステータ21のU相端子22Uに接続され、V相出力端子48Vは、電力線49Vによりステータ21のV相端子22Vに接続され、W相出力端子48Wは、電力線49Wによりステータ21のW相端子22Wに接続されている。
As shown in the figure, a switching
ブリッジ回路4Aのスイッチング素子42U〜42W、43U〜43Wの導通状態または遮断状態により、ステータ21の各相端子22U、22V、22Wは3つの状態をとる。3つの状態は各相で同様であるので、U相端子22Uを例に説明する。U相端子22Uは、U相電源側のスイッチング素子42Uが導通状態でU相接地側のスイッチング素子43Uが遮断状態のとき電源電圧Vccに拘束され、U相電源側のスイッチング素子42Uが遮断状態でU相接地側のスイッチング素子43Uが導通状態のときゼロ電圧に拘束され、U相電源側のスイッチング素子42UおよびU相接地側のスイッチング素子43Uがともに遮断状態のときハイインピーダンス状態になる。
Each
ハイインピーダンス状態のU相端子22Uには、誘起電圧VUiが誘起される。U相誘起電圧VUiは、U相端子22Uに接続されたU相V相間の電機子巻線211およびW相U相間の電機子巻線213に、ロータ磁極からの磁束が鎖交することで発生する。したがって、U相誘起電圧VUiは、U相V相間の電機子巻線211およびW相U相間の電機子巻線213とロータとの相対的な位置関係に基づいて変化し、ロータ位置を検出する指標となる。なお、U相電源側のスイッチング素子42UおよびU相接地側のスイッチング素子43Uがともに導通状態になる制御は、デッドタイムを設けることにより禁止されており、直流電源3の短絡故障が防止されている。
An induced voltage VUi is induced at the U-phase terminal 22U in the high impedance state. The U-phase induced voltage VUi is generated when the magnetic flux from the rotor magnetic poles is linked to the armature winding 211 between the U-phase and V-phase connected to the U-phase terminal 22U and the armature winding 213 between the W-phase and U-phase. To do. Therefore, the U-phase induced voltage VUi changes based on the relative positional relationship between the armature winding 211 between the U phase and the V phase, the armature winding 213 between the W phase and the U phase, and the rotor, and detects the rotor position. It becomes an indicator. It should be noted that control in which the
検出回路5Aは、三相の合成抵抗51U、51V、51Wおよび比較器52を有しており、交流機2Aのロータ位置を検出する。三相の合成抵抗51U、51V、51Wは、抵抗値が等しく、それぞれ各相の電力線49U、49V、49Wと共通の合成点53との間に接続されている。つまり、三相の合成抵抗51U、51V、51WはY結線され、合成点53はY結線の中性点になっている。合成点53には、ステータ21の各相端子22U、22V、22Wの誘起電圧VUi、VVi、VWiを合成した合成電圧が発生する。合成点53は、比較器52の正側入力端子(+)に接続されており、比較器52の正側入力端子(+)に合成電圧が入力される。
The
比較器52の負側入力端子(−)には、直流電源3の電源電圧Vccを抵抗値の等しい2つの抵抗器で分圧した中間レベル値(=Vcc/2)が基準電圧として入力されている。比較器52は、正側入力端子(+)に入力された合成電圧を負側入力端子(−)の中間レベル値と大小比較してロータ位置信号を出力する。つまり、比較器52の出力端子54で、合成電圧が中間レベル値よりも小さい場合に、ロータ位置信号はローレベルLとなり、合成電圧が中間レベル値以上の場合に、ロータ位置信号はハイレベルHになる。比較器52の出力端子54は、制御装置7に接続されており、制御装置7の位置検出部71Aにロータ位置信号が入力される。なお、検出回路5Aを設ける代わりに、交流機2Aのロータ位置を検出する検出器(例えば、レゾルバやホールセンサなど)を設けて、交流機2Aのロータ位置を検出することもできる。
An intermediate level value (= Vcc / 2) obtained by dividing the power supply voltage Vcc of the
スイッチング素子駆動回路6Aは、スイッチング素子42U〜42W、43U〜43Wを駆動させる駆動回路であり、スイッチング素子42U〜42W、43U〜43Wの制御電極(順に制御電極46U〜46W、47U〜47Wとする。)と制御装置7との間に配置されている。スイッチング素子駆動回路6Aは、所定抵抗値を有する第1抵抗器61と、第1抵抗器61と比べて抵抗値の大きい第2抵抗器62とを有しており、第1抵抗器61または第2抵抗器62を介して、スイッチング素子42U〜42W、43U〜43Wの制御電極46U〜46W、47U〜47Wに制御電圧を印加することができる。例えば、第1抵抗器61は、数十Ω〜百Ω程度の抵抗器を用いることができ、第2抵抗器62は、数百Ω〜数kΩ程度の抵抗器を用いることができる。
The switching
制御装置7のU相電源側第1ポート63U1と、スイッチング素子42Uの制御電極46Uとの間には、第1抵抗器61が設けられており、制御装置7のU相電源側第2ポート63U2と、スイッチング素子42Uの制御電極46Uとの間には、第2抵抗器62が設けられている。制御装置7は、U相電源側第1ポート63U1またはU相電源側第2ポート63U2のいずれか一方に所定電圧を出力し、他方をハイインピーダンス状態にすることにより、所定電圧を出力した側の抵抗器を介して、スイッチング素子42Uの制御電極46Uに制御電圧を印加することができる。
A
制御装置7のU相接地側第1ポート64U1と、スイッチング素子43Uの制御電極47Uとの間には、第1抵抗器61が設けられており、制御装置7のU相接地側第2ポート64U2と、スイッチング素子43Uの制御電極47Uとの間には、第2抵抗器62が設けられている。U相電源側のスイッチング素子42Uの場合と同様にして、制御装置7は、所定電圧を出力した側の抵抗器を介して、スイッチング素子43Uの制御電極47Uに制御電圧を印加することができる。なお、V相およびW相についても同様である。
A
制御装置7は、スイッチング素子42U〜42W、43U〜43Wの制御電極46U〜46W、47U〜47Wに制御電圧を印加してスイッチング素子42U〜42W、43U〜43Wの導通状態および遮断状態を制御する。制御装置7は、制御ブロックとして捉えると、位置検出部71A、PWM生成部72およびスイッチング素子駆動部73を有している。
The
位置検出部71Aは、検出回路5Aの比較器52のロータ位置信号を入力として、ローレベルLとハイレベルHの変化タイミングでロータの基準回転位置を検出する。また、複数個の基準回転位置を検出した時間差に基づいて、ロータの回転速度(ロータ回転数)を検出することができる。なお、ロータの基準回転位置および回転速度からロータ位置を検出することができる。
The
PWM生成部72は、矩形波のパルス幅変調信号(PWM信号)を生成する。PWM信号のPWM周波数は、固定値であっても可変に制御されてもよい。PWM信号のデューティ比は、外部装置からの指示に基づいて設定することもでき、ロータ回転数とデューティ比との関係に基づいて算出することもできる。ロータ回転数とデューティ比の関係は、予めマップ、テーブル、関係式などによって、制御装置7のメモリに記憶しておくことができる。PWM信号は、スイッチング素子駆動部73に送出される。
The
スイッチング素子駆動部73は、位置検出部71Aで検出したロータの基準回転位置およびロータの回転速度を取得し、PWM生成部72からPWM信号を取得する。そして、スイッチング素子駆動部73は、取得した情報に基づいて、スイッチング素子42U〜42W、43U〜43Wの制御電極46U〜46W、47U〜47Wに制御電圧を印加して、スイッチング素子42U〜42W、43U〜43Wの導通状態および遮断状態を制御する。
The switching
(電動動作)
図2は、ブリッジ回路4Aにより交流機2Aの通電状態および非通電状態を制御する方法を説明する説明図である。同図に示すように、スイッチング素子駆動部73は、6つの期間T1〜期間T6に分けて、各相端子22U、22V、22Wの状態制御を行う。期間T1〜期間T6における交流機2Aの通電状態を、順に通電パターンWP11〜WP16とする。同図は、該当する期間における各相端子22U、22V、22Wの状態を示しており、「Hi−Z」はハイインピーダンス状態を示し、「L」はゼロ電圧に拘束された状態を示し、「PWM」はPWM制御状態を示している。
(Electric operation)
FIG. 2 is an explanatory diagram for explaining a method of controlling the energized state and the de-energized state of the
例えば、期間T1において、U相端子の欄は「Hi−Z」であり、ブリッジ回路4AのU相電源側のスイッチング素子42UおよびU相接地側のスイッチング素子43Uの両方が遮断状態にされており、U相端子22Uがハイインピーダンス状態であることを示している。また、V相端子の欄は「L」であり、ブリッジ回路4AのV相電源側のスイッチング素子42Vが遮断状態とされV相接地側のスイッチング素子43Vが導通状態とされて、V相端子22Vがゼロ電圧に拘束されていることを示している。
For example, in the period T1, the column of the U phase terminal is “Hi-Z”, and both the switching
また、W相端子の欄は「PWM」であり、ブリッジ回路4AのW相接地側のスイッチング素子43Wが遮断状態とされW相電源側のスイッチング素子42Wが指令されたPWM周波数およびデューティ比で導通状態または遮断状態に切り替え制御されることを示している。これにより、W相端子22Wには、電源電圧Vccとゼロ電圧に振動する矩形波が発生する。したがって、W相端子22WとV相端子22Vの間に接続されたV相W相間の電機子巻線212がPWM制御により通電される。なお、期間T1はU相端子22Uの非通電時間帯であり、U相誘起電圧VUiの検知が可能になっている。
The column of the W-phase terminal is “PWM”, and the switching element 43W on the W-phase ground side of the
次に、期間T2において、U相端子の欄は「PWM」であり、U相端子22Uには指令されたPWM周波数およびデューティ比で電源電圧Vccとゼロ電圧に振動する矩形波が発生する。また、V相端子の欄は「L」であり、V相端子22Vのゼロ電圧への拘束が継続することを示している。また、W相端子の欄は「Hi−Z」であり、W相端子22Wがハイインピーダンス状態であることを示している。これにより、U相端子22UとV相端子22Vの間に接続されたU相V相間の電機子巻線211がPWM制御により通電される。また、期間T2はW相端子22Wの非通電時間帯であり、W相誘起電圧VWiの検知が可能になっている。
Next, in the period T2, the column of the U-phase terminal is “PWM”, and the U-phase terminal 22U generates a rectangular wave that oscillates to the power supply voltage Vcc and the zero voltage at the commanded PWM frequency and duty ratio. The column of the V-phase terminal is “L”, which indicates that the constraint on the zero voltage of the V-
以下同様に、期間T3〜T6でそれぞれ、順に各相端子22U、22V、22Wの状態、通電される電機子巻線および誘起電圧の検知が可能な相端子が変更制御される。なお、期間T1〜T6の制御状態は繰り返される。また、期間T1〜T6はそれぞれ電気角の60°に相当し、期間T1から始まり期間T6を経て再び期間T1の状態になるまでの期間は電気角の1周期に相当する。つまり、電気角の1周期は、通電パターンWP11〜WP16の1周期に相当する。
Similarly, in the period T3 to T6, the state of each
図3は、図2に示す制御により各相端子22U、22V、22Wに発生する電圧波形の一例を示す波形図である。図2に示すように、交流機2Aの通電時間帯および非通電時間帯を制御すると、図3に示す電圧波形が発生する。図3の横軸は共通の時間軸であり、期間T1〜T6は図2に対応している。また、電圧波形は、上から順にU相端子電圧VU(実線L11)、V相端子電圧VV(実線L12)、W相端子電圧VW(実線L13)を示している。図中のU相端子電圧VUにおいて、期間T2および期間T3に発生している矩形波の繰り返しは、PWM制御による通電時間帯を示し、期間T5および期間T6は、ゼロ電圧に拘束された通電時間帯を示している。また、U相端子電圧VUにおいて、期間T1に発生している増加する電圧波形および期間T4に発生している減少する電圧波形は、非通電時間帯の誘起電圧VUiを示している。図中のV相端子電圧VVおよびW相端子電圧VWについても、期間T1〜T6が異なることを除いて同様である。
FIG. 3 is a waveform diagram showing an example of voltage waveforms generated at the
また、各相端子電圧VU、VV、VWには、各スイッチング素子42U〜42W、43U〜43Wの開閉による逆起電力Zが発生しており、各期間T1〜T6の境界に重畳されている。図中で逆起電力Zは所定の時間幅をもって記載しているが、実際には瞬間的な波形である。したがって、逆起電力Zにより、通電時間帯および非通電時間帯の始点および終点を検知することができる。
Further, in each phase terminal voltage VU, VV, VW, a back electromotive force Z is generated by opening / closing each switching
検出回路5Aの合成点53には、各相の誘起電圧VUi、VVi、VWiを合成した合成電圧が発生する。合成電圧は、各相の誘起電圧VUi、VVi、VWiが増加および減少する波形に、逆起電力Zが重畳した波形となる。図3に示す波形例では、合成電圧は、期間T1のU相誘起電圧VUiの増加、期間T2のW相誘起電圧VWiの減少、期間T3のV相誘起電圧VViの増加、期間T4のU相誘起電圧VUiの減少、期間T5のW相誘起電圧VWiの増加および期間T6のV相誘起電圧VViの減少が連なり、各期間T1〜T6の境界に逆起電力Zが重畳した波形となる。
A combined voltage obtained by combining the induced voltages VUi, VVi, and VWi of the respective phases is generated at the combining
合成電圧は、検出回路5Aの比較器52の正側入力端子(+)に入力される。比較器52の出力端子54では、合成電圧の波形が中間レベル値と交差するタイミングで、ロータ位置信号のローレベルLとハイレベルHが切り替わる。位置検出部71Aは、ローレベルLとハイレベルHが切り替わるタイミング、すなわち、図3で誘起電圧VUi〜VWiの波形が中間レベル値と交差する点P1〜P6で、ロータの基準回転位置を検出する。点P1〜P6は、順に、電気角の30°、90°、150°210°、270°および330°である。なお、点P1〜P6の発生時間間隔からロータの回転速度を検出することができる。
The combined voltage is input to the positive side input terminal (+) of the
(発電動作)
交流機2Aの発電電圧が直流電源3に給電可能な電圧になると、ブリッジ回路4Aは、交流機2Aの発電電力を整流して直流電源3に給電する。ステータ21の各相端子22U、22V、22Wには、図3に示す電圧波形と同様に変化する誘起電圧VUi〜VWiが発生し、位置検出部71Aによってロータの基準回転位置、回転速度が検出されてロータ位置を検出することができる。
(Power generation operation)
When the generated voltage of the
制御装置7のスイッチング素子駆動部73は、電源側のスイッチング素子42U〜42Wのうち、誘起電圧VUi〜VWiが直流電源3の電源電圧Vccと比べて大きいスイッチング素子を導通状態にし、接地側のスイッチング素子43U〜43Wのうち、誘起電圧VUi〜VWiが直流電源3の接地電圧(接地端子4Eの電圧)と比べて小さいスイッチング素子を導通状態にする。本実施形態では、電源側のスイッチング素子42U〜42WでPWM制御を行い、接地側のスイッチング素子43U〜43Wで同期整流を行うが、電源側のスイッチング素子42U〜42Wで同期整流を行い、接地側のスイッチング素子43U〜43WでPWM制御を行うこともできる。
The switching
本実施形態では、制御装置7のスイッチング素子駆動部73は、通電パターンWP11〜WP16の1周期中において、同期整流時にスイッチング素子43U〜43Wの制御電極47U〜47Wに印加する制御電圧の立ち上がり及び立ち下りを、通電パターンWP11〜WP16の切り替え時と比べて急峻にする。
In the present embodiment, the switching
具体的には、スイッチング素子駆動部73は、通電パターンWP11〜WP16の1周期中(交流機2Aの電気角1周期中)において、同期整流時に第1抵抗器61を介してスイッチング素子43U〜43Wの制御電極47U〜47Wに制御電圧を印加し、通電パターンWP11〜WP16の切り替え時(交流機2Aの相切り替え時)に第2抵抗器62を介してスイッチング素子43U〜43Wの制御電極47U〜47Wに制御電圧を印加すると好適である。図4は、第1抵抗器61および第2抵抗器62を選択する手順の一例を示すフローチャートである。
Specifically, the switching
まず、スイッチング素子駆動部73は、同期整流時であるか否かを判断する(ステップS101)。同期整流時の場合(Yesの場合)は、ステップS102に進み、同期整流時でない場合(Noの場合)は、ステップS103に進む。ステップS102では、スイッチング素子駆動部73は、第1抵抗器61および第2抵抗器62のうち、抵抗値の小さい第1抵抗器61を選択する。一方、ステップS103では、スイッチング素子駆動部73は、第1抵抗器61および第2抵抗器62のうち、抵抗値の大きい第2抵抗器62を選択する。そして、一旦、本ルーチンを終了する。なお、第1抵抗器61および第2抵抗器62の選択は、発電動作時に所定間隔で繰り返し実行される。
First, the switching
例えば、U相接地側のスイッチング素子43Uの制御電極47Uに制御電圧を印加する場合を考える。ステップS102では、第1抵抗器61が選択されるので、スイッチング素子駆動部73は、第1抵抗器61が設けられているU相接地側第1ポート64U1に所定電圧を出力する。これにより、制御装置7は、第1抵抗器61を介して、スイッチング素子43Uの制御電極47Uに制御電圧を印加することができる。一方、ステップS103では、第2抵抗器62が選択されるので、スイッチング素子駆動部73は、第2抵抗器62が設けられているU相接地側第2ポート64U2に所定電圧を出力する。これにより、制御装置7は、第2抵抗器62を介して、スイッチング素子43Uの制御電極47Uに制御電圧を印加することができる。
For example, consider a case where a control voltage is applied to the
第1抵抗器61は、第2抵抗器62と比べて抵抗値が小さいので、第1抵抗器61を介してスイッチング素子43Uの制御電極47Uに制御電圧を印加すると、第2抵抗器62を介して制御電圧を印加する場合と比べて、制御電圧の立ち上がり及び立ち下りを急峻にすることができる。これは、第1抵抗器61と、スイッチング素子43Uの寄生容量とによりローパスフィルタが構成されることによる。第2抵抗器62についても同様である。
Since the
同期整流時にスイッチング素子43Uに印加される電圧は、スイッチング素子43Uに並列接続されるダイオード45Uの順方向電圧相当である。そのため、スイッチング素子43Uの制御電極47Uに印加する制御電圧の立ち上がり及び立ち下りを急峻にしても、スイッチング素子43Uのスイッチングによるノイズの影響は少ない。また、制御電圧の立ち上がり及び立ち下りを急峻にすることにより、スイッチング素子43Uにおける損失および発熱を低減させることができるので、同期整流時の効率を向上させることができる。
The voltage applied to the switching
一方、第2抵抗器62を介してスイッチング素子43Uの制御電極47Uに制御電圧を印加すると、第1抵抗器61を介して制御電圧を印加する場合と比べて、制御電圧の立ち上がり及び立ち下りを緩やかにすることができる。通電パターンWP11〜WP16の切り替え時(交流機2Aの相切り替え時)にスイッチング素子43Uに印加される電圧は、同期整流時と比べてはるかに大きくなる。そのため、スイッチング素子43Uの制御電極47Uに印加する制御電圧の立ち上がり及び立ち下りを、同期整流時と比べて緩やかにすることにより、スイッチング素子43Uのスイッチングノイズを低減させることができる。以上のことは、他のスイッチング素子43V、43Wについても同様であり、電源側のスイッチング素子42U〜42Wにおいて同期整流を行う場合についても同様である。
On the other hand, when the control voltage is applied to the
また、スイッチング素子駆動部73は、同期整流を行わない側のスイッチング素子(本実施形態では、電源側のスイッチング素子42U〜42W)の制御電極46U〜46Wに印加する制御電圧の立ち上がり及び立ち下りを、同期整流時と比べて緩やかにすると好適である。具体的には、同期整流を行わない側のスイッチング素子42U〜42Wの制御電極46U〜46Wには、第2抵抗器62を介して制御電圧を印加すると好ましい。
In addition, the switching
例えば、U相電源側のスイッチング素子42Uの制御電極46Uに制御電圧を印加する場合を考える。この場合、スイッチング素子駆動部73は、第2抵抗器62が設けられているU相電源側第2ポート63U2に所定電圧を出力する。これにより、制御装置7は、第2抵抗器62を介して、スイッチング素子42Uの制御電極46Uに制御電圧を印加することができる。
For example, consider a case where a control voltage is applied to the
同期整流を行わない側のスイッチング素子42U〜42Wは、通電パターンWP11〜WP16の切り替え(交流機2Aの相切り替え)のみである。そのため、同期整流を行わない側のスイッチング素子42U〜42Wの制御電極46U〜46Wに印加する制御電圧の立ち上がり及び立ち下りを、同期整流時と比べて緩やかにすることにより、スイッチング素子42U〜42Wのスイッチングノイズを低減させることができる。
The switching
図5は、発電動作時にスイッチング素子42U、43Uの制御電極46U、47Uに印加される制御電圧とU相端子22Uに発生する電圧波形の一例を示す波形図である。同図の横軸は時間軸であり、波形は、上から順にU相電源側スイッチング信号(実線L21)、U相接地側スイッチング信号(実線L22)、スイッチング素子42Uの制御電極46Uに印加される制御電圧(実線L23)、スイッチング素子43Uの制御電極47Uに印加される制御電圧(実線L24)およびU相端子電圧VU(実線L25)を示している。また、同図では、破線L20で囲まれる部分を拡大した各波形(実線L26〜L30)を併せて図示している。実線L26〜L30は、順に実線L21〜L25に対応している。
FIG. 5 is a waveform diagram showing an example of the control voltage applied to the
時刻t10において、U相接地側スイッチング信号は導通状態から遮断状態に遷移し(実線L22)、これに伴ってスイッチング素子43Uの制御電極47Uに印加される制御電圧は、ハイレベルHからローレベルLに遷移している(実線L24)。このとき、U相端子電圧VUには、逆起電力Zが発生している(実線L25)。通電パターンWP11〜WP16の切り替え時(交流機2Aの相切り替え時)には、スイッチング素子駆動部73は、第1抵抗器61および第2抵抗器62のうち、抵抗値が大きい第2抵抗器62を介して制御電圧を印加する。そのため、第1抵抗器61を介して制御電圧を印加する場合と比べて、制御電圧の立ち上がり及び立ち下りを緩やかにすることができる。よって、スイッチング素子43Uの制御電極47Uに印加される制御電圧は同期整流時と比べて緩やかに変化し、スイッチング素子43Uのスイッチングノイズを低減させることができる。
At time t10, the U-phase ground side switching signal transitions from the conductive state to the cut-off state (solid line L22), and accordingly, the control voltage applied to the
時刻t20〜時刻t40までの期間は、U相電源側のスイッチング素子42UはPWM制御を行い、U相接地側のスイッチング素子43Uは同期整流を行う。時刻t21でU相電源側のスイッチング素子42Uが導通状態から遮断状態に遷移すると(実線L26)、図1に示すU相電源側のスイッチング素子42U、U相端子22U、U相V相間の電機子巻線211、V相接地側のスイッチング素子43VおよびU相接地側のスイッチング素子43Uを経路とする還流電流が発生する。このとき、U相接地側のスイッチング素子43Uが遮断状態であると、還流電流は、ダイオード45Uを介して流れる。そのため、ダイオード45Uの順方向電圧と還流電流との乗算値が電力損失となり、発熱および効率低下の要因になる。
During a period from time t20 to time t40, the switching
そこで、時刻t22において、U相接地側のスイッチング素子43Uを遮断状態から導通状態にする(実線L27)。スイッチング素子の導通状態における抵抗は、一般に、数mΩ〜十数mΩであり、電力損失は少ない。さらに、スイッチング素子駆動部73は、同期整流時に、第1抵抗器61および第2抵抗器62のうち、抵抗値が小さい第1抵抗器61を介して制御電圧を印加する。そのため、第2抵抗器62を介して制御電圧を印加する場合と比べて、制御電圧の立ち上がり及び立ち下りを急峻にすることができる。よって、スイッチング素子43Uにおける損失および発熱を低減させることができ、同期整流時の効率を向上させることができる。
Therefore, at time t22, the switching
なお、同期整流を行わないスイッチング素子42Uに対しては、スイッチング素子駆動部73は、第1抵抗器61および第2抵抗器62のうち、抵抗値が大きい第2抵抗器62を介して制御電圧を印加する。そのため、第1抵抗器61を介して制御電圧を印加する場合と比べて、制御電圧の立ち上がり及び立ち下りを緩やかにすることができる。実際、図5に示すように、スイッチング素子42Uの制御電極46Uに印加される制御電圧は、スイッチング素子43Uの制御電極47Uに印加される制御電圧と比べて、制御電圧の立ち上がりは緩やかになっている(実線L28、L29)。なお、時刻t23〜t24における制御電圧の立ち下りについても同様であり、時刻t25〜t28および時刻t29〜t32において、制御電圧の立ち上がり及び立ち下りが繰り返されている。また、図5では、U相を例に説明したが、V相およびW相についても同様である。
For the switching
本実施形態では、制御装置7のスイッチング素子駆動部73は、通電パターンWP11〜WP16の1周期中において、同期整流時に第1抵抗器61を介してスイッチング素子43U〜43Wの制御電極47U〜47Wに制御電圧を印加し、通電パターンWP11〜WP16の切り替え時に第1抵抗器61と比べて抵抗値の大きい第2抵抗器62を介してスイッチング素子43U〜43Wの制御電極47U〜47Wに制御電圧を印加する。そのため、スイッチング素子駆動部73は、第1抵抗器61および第2抵抗器62を切り替えることにより、制御電圧の急峻化および緩慢化を容易に行うことができ、回路構成を簡素化することができる。
In the present embodiment, the switching
<第2実施形態>
図6は、同期整流器制御装置1Bの構成を模式的に示す構成図である。本実施形態は、第1実施形態と比べて、交流機2A、ブリッジ回路4Aおよび検出回路5Aが異なる。また、ブリッジ回路4Aの構成が異なるので、スイッチング素子駆動回路6Aの第1抵抗器61、第2抵抗器62の数および接続状態が異なる。さらに、検出回路5Aの構成が異なるので、制御装置7は、位置検出部71Aの代わりに電流検出部71Bを備えている。
Second Embodiment
FIG. 6 is a configuration diagram schematically showing the configuration of the synchronous
本実施形態では、誘導性負荷は公知のソレノイド2Bであり、ブリッジ回路4Aの代わりに、ブリッジ回路4Bを備えている。ブリッジ回路4Bは、ブリッジ接続された4つのスイッチング素子42F、42B、43F、43Bと、スイッチング素子42F、42B、43F、43Bにそれぞれ並列接続された整流動作を行う4つのダイオード44F、44B、45F、45Bとを有している。
In the present embodiment, the inductive load is a known
第1実施形態と同様に、ダイオード44F、44B、45F、45Bは、スイッチング素子42F、42B、43F、43Bのボディダイオード(寄生ダイオード)を用いている。なお、ダイオード44F、44B、45F、45Bは、整流動作を行うダイオードを別途設けて、スイッチング素子42F、42B、43F、43Bにそれぞれ並列接続することもできる。
Similarly to the first embodiment, the
同図に示すように、ブリッジ回路4Bは、入力端子41と接地端子4Eとの間に、正方向電源側のスイッチング素子42Fと逆方向接地側のスイッチング素子43Bとが直列接続され、スイッチング素子42F、43Bの間に正方向端子48Fが設けられている。また、逆方向電源側のスイッチング素子42Bと正方向接地側のスイッチング素子43Fとが直列接続され、スイッチング素子42B、43Fの間に逆方向端子48Bが設けられている。スイッチング素子42F、42B、43F、43Bは、スイッチング素子駆動回路6Bにより導通状態または遮断状態に切り替えられる。また、ソレノイド2Bの一端側は電力線49Fにより正方向端子48Fに接続され、ソレノイド2Bの他端側は電力線49Bにより逆方向端子48Bに接続されている。
As shown in the figure, in the
正方向電源側のスイッチング素子42Fおよび正方向接地側のスイッチング素子43Fを導通状態にすると、ソレノイド2Bには、正方向端子48Fから逆方向端子48Bの方向に駆動電流(正方向の駆動電流という。)が流れる。一方、逆方向電源側のスイッチング素子42Bおよび逆方向接地側のスイッチング素子43Bを導通状態にすると、ソレノイド2Bには、逆方向端子48Bから正方向端子48Fの方向に駆動電流(逆方向の駆動電流という。)が流れる。よって、駆動電流の流れる方向によって、ソレノイド2Bの駆動方向を制御することができる。
When the switching
また、例えば、正方向電源側のスイッチング素子42FをPWM制御して、正方向接地側のスイッチング素子43Fを導通状態にすることにより、駆動電流の供給量を制御することができる。なお、正方向接地側のスイッチング素子43FでPWM制御をすることもでき、逆方向電源側のスイッチング素子42Bおよび逆方向接地側のスイッチング素子43Bについても同様にPWM制御をすることができる。
Further, for example, the amount of drive current supplied can be controlled by PWM-controlling the
本実施形態では、検出回路5Aの代わりに検出回路5Bを備えており、検出回路5Bは、電流検出用の抵抗器51Bを有している。抵抗器51Bのブリッジ回路4B側の端子54Bは、スイッチング素子43F、43Bに接続されており、抵抗器51Bの他端側は接地されている。検出回路5Bは、抵抗器51Bの端子54B側電圧を検出する。端子54Bは、制御装置7に接続されており、制御装置7の電流検出部71Bに抵抗器51Bの端子54B側電圧が入力される。電流検出部71Bは、抵抗器51Bの端子54B側電圧に基づいて、ソレノイド2Bに流れる電流を算出することができる。
In the present embodiment, a
また、本実施形態では、スイッチング素子駆動回路6Aの代わりにスイッチング素子駆動回路6Bを備えている。スイッチング素子駆動回路6Bは、スイッチング素子42F、42B、43F、43Bを駆動させる駆動回路であり、スイッチング素子駆動回路6Bは、スイッチング素子42F、42B、43F、43Bの制御電極(順に、制御電極46F、46B、47F、47Bとする。)と制御装置7との間に配置されている。
In the present embodiment, a switching
スイッチング素子駆動回路6Bは、所定抵抗値を有する第1抵抗器61と、第1抵抗器61と比べて抵抗値の大きい第2抵抗器62とを有しており、第1抵抗器61または第2抵抗器62を介して、スイッチング素子42F、42B、43F、43Bの制御電極46F、46B、47F、47Bに制御電圧を印加することができる。第1抵抗器61および第2抵抗器62の抵抗値は、第1実施形態と同様に設定することができる。
The switching
制御装置7の正方向電源側第1ポート63F1と、スイッチング素子42Fの制御電極46Fとの間には、第1抵抗器61が設けられており、制御装置7の正方向電源側第2ポート63F2と、スイッチング素子42Fの制御電極46Fとの間には、第2抵抗器62が設けられている。制御装置7は、正方向電源側第1ポート63F1または正方向電源側第2ポート63F2のいずれか一方に所定電圧を出力し、他方をハイインピーダンス状態にすることにより、所定電圧を出力した側の抵抗器を介して、スイッチング素子42Fの制御電極46Fに制御電圧を印加することができる。
A
制御装置7の正方向接地側第1ポート64F1と、スイッチング素子43Fの制御電極47Fとの間には、第1抵抗器61が設けられており、制御装置7の正方向接地側第2ポート64F2と、スイッチング素子43Fの制御電極47Fとの間には、第2抵抗器62が設けられている。正方向電源側のスイッチング素子42Fの場合と同様にして、制御装置7は、所定電圧を出力した側の抵抗器を介して、スイッチング素子43Fの制御電極47Fに制御電圧を印加することができる。なお、逆方向電源側のスイッチング素子42Bおよび逆方向接地側のスイッチング素子43Bについても同様である。
A
制御装置7は、スイッチング素子42F、42B、43F、43Bの制御電極46F、46B、47F、47Bに制御電圧を印加してスイッチング素子42F、42B、43F、43Bの導通状態および遮断状態を制御する。制御装置7は、制御ブロックとして捉えると、電流検出部71B、PWM生成部72およびスイッチング素子駆動部73を有している。
The
電流検出部71Bは、検出回路5Bの抵抗器51Bの端子54B側電圧に基づいて、ソレノイド2Bに流れる電流を算出する。抵抗器51Bの端子54B側電圧とソレノイド2Bに流れる電流値との関係は、予めマップ、テーブル、関係式などによって、制御装置7のメモリに記憶しておくことができる。また、PWM生成部72は、第1実施形態と同様にして、矩形波のパルス幅変調信号(PWM信号)を生成する。PWM信号は、スイッチング素子駆動部73に送出される。
The current detection unit 71B calculates the current flowing through the
スイッチング素子駆動部73は、電流検出部71Bで算出したソレノイド2Bに流れる電流値を取得し、PWM生成部72からPWM信号を取得する。そして、スイッチング素子駆動部73は、取得した情報に基づいて、スイッチング素子42F、42B、43F、43Bの制御電極46F、46B、47F、47Bに制御電圧を印加してスイッチング素子42F、42B、43F、43Bの導通状態および遮断状態を制御する。
The switching
スイッチング素子駆動部73が正方向電源側のスイッチング素子42FをPWM制御し、正方向接地側のスイッチング素子43Fを導通状態にすると、ソレノイド2Bには、正方向の駆動電流が流れる。この状態を通電パターンWP21とする。次に、スイッチング素子駆動部73が正方向電源側のスイッチング素子42Fおよび正方向接地側のスイッチング素子43Fを遮断状態にすると、ソレノイド2Bには正方向の還流電流が流れる。
When the switching
還流電流は、逆方向接地側のスイッチング素子43Bおよび逆方向電源側のスイッチング素子42Bが遮断状態であると、スイッチング素子43Bに並列接続されるダイオード45Bと、スイッチング素子42Bに並列接続されるダイオード44Bとを介して直流電源3に還流される。還流電流がダイオード45B、44Bを介して流れると、電力損失が大きくなり、発熱および効率低下の要因になる。そこで、第1実施形態と同様に、逆方向電源側のスイッチング素子42BでPWM制御を行い、逆方向接地側のスイッチング素子43Bで同期整流を行う。この状態を通電パターンWP22とする。
When the
本実施形態では、制御装置7のスイッチング素子駆動部73は、通電パターンWP21〜WP24(通電パターンWP23、WP24については後述する)の1周期中において、同期整流時にスイッチング素子43Bの制御電極47Bに印加する制御電圧の立ち上がり及び立ち下りを、通電パターンWP21〜WP24の切り替え時と比べて急峻にする。具体的には、スイッチング素子駆動部73は、通電パターンWP21〜WP24の1周期中において、同期整流時に第1抵抗器61を介してスイッチング素子43Bの制御電極47Bに制御電圧を印加し、通電パターンWP21〜WP24の切り替え時に第1抵抗器61と比べて抵抗値の大きい第2抵抗器62を介してスイッチング素子43Bの制御電極47Bに制御電圧を印加すると好適である。これにより、第1実施形態で既述の効果と同様の効果を得ることができる。
In the present embodiment, the switching
スイッチング素子駆動部73は、第1抵抗器61が設けられている逆方向接地側第1ポート64B1に所定電圧を出力する。これにより、制御装置7は、第1抵抗器61を介して、スイッチング素子43Bの制御電極47Bに制御電圧を印加することができ、第2抵抗器62を介して制御電圧を印加する場合と比べて、制御電圧の立ち上がり及び立ち下りを急峻にすることができる。よって、スイッチング素子43Bにおける損失および発熱を低減させることができ、同期整流時の効率を向上させることができる。
The switching
また、スイッチング素子駆動部73は、同期整流を行わない側のスイッチング素子42Bの制御電極46Bに印加する制御電圧の立ち上がり及び立ち下りを、同期整流時と比べて緩やかにすると好適である。具体的には、同期整流を行わない側のスイッチング素子42Bの制御電極46Bには、第2抵抗器62を介して制御電圧を印加すると好ましい。この場合、スイッチング素子駆動部73は、第2抵抗器62が設けられている逆方向電源側第2ポート63B2に所定電圧を出力する。これにより、制御装置7は、第2抵抗器62を介して、スイッチング素子42Bの制御電極46Bに制御電圧を印加することができる。
In addition, it is preferable that the switching
同期整流を行わないスイッチング素子42Bは、通電パターンWP21〜WP24の切り替えのみである。そのため、同期整流を行わないスイッチング素子42Bの制御電極46Bに印加する制御電圧の立ち上がり及び立ち下りを、同期整流時と比べて緩やかにすることにより、スイッチング素子42Bのスイッチングノイズを低減させることができる。
The switching
次に、スイッチング素子駆動部73が逆方向電源側のスイッチング素子42BをPWM制御し、逆方向接地側のスイッチング素子43Bを導通状態にすると、ソレノイド2Bには、逆方向の駆動電流が流れる。この状態を通電パターンWP23とする。そして、スイッチング素子駆動部73が逆方向電源側のスイッチング素子42Bおよび逆方向接地側のスイッチング素子43Bを遮断状態にすると、ソレノイド2Bには逆方向の還流電流が流れる。このとき、通電パターンWP22の場合と同様にして、正方向電源側のスイッチング素子42FでPWM制御を行い、正方向接地側のスイッチング素子43Fで同期整流を行う。この状態を通電パターンWP24とする。
Next, when the switching
本実施形態では、通電パターンWP21〜WP24の制御状態が繰り返される。スイッチング素子駆動部73は、通電パターンWP21〜WP24の1周期中において、通電パターンWP21〜WP24の切り替え時にスイッチング素子43F、43Bの制御電極47F、47Bに印加する制御電圧の立ち上がり及び立ち下りを、同期整流時と比べて緩やかにする。通電パターンWP21〜WP24の切り替えは、例えば、電流検出部71Bによって算出されたソレノイド2Bに流れる電流値に基づいて行うことができる。
In the present embodiment, the control states of the energization patterns WP21 to WP24 are repeated. The switching
通電パターンWP21〜WP24の切り替え時にスイッチング素子43F、43Bに印加される電圧は、同期整流時と比べてはるかに大きくなる。そのため、スイッチング素子43F、43Bの制御電極47F、47Bに印加する制御電圧の立ち上がり及び立ち下りを、同期整流時と比べて緩やかにすることにより、スイッチング素子43F、43Bのスイッチングノイズを低減させることができる。
The voltage applied to the
<その他>
本発明は上記し且つ図面に示した実施形態のみに限定されるものではなく、要旨を逸脱しない範囲内で適宜変更して実施することができる。例えば、本実施形態では、スイッチング素子駆動部73は、抵抗値の異なる2つの抵抗器を切り替えることにより、制御電圧の立ち上がり及び立ち下りを急峻化または緩慢化しているが、制御電圧を急峻化または緩慢化させる方法は、限定されない。
<Others>
The present invention is not limited to the embodiment described above and shown in the drawings, and can be implemented with appropriate modifications within a range not departing from the gist. For example, in the present embodiment, the switching
例えば、電圧の異なる2つの定電圧源を設けて、トランジスタ等により制御電極に印加する電圧を切り替えることもできる。この場合、定電圧源は、例えば、電源電圧Vccを抵抗器等で分圧することにより簡単に生成することができる。また、抵抗値の異なる2つの抵抗器を切り替えることは、制御電極に流入出する電流を切り替えることでもある。つまり、スイッチング素子駆動部73は、スイッチング素子の制御電極に印加する電圧、制御電極に流入出する電流および制御電極の入力抵抗のうちのいずれかを切り替えることにより、制御電極に印加される制御電圧の立ち上がり及び立ち下りを急峻化または緩慢化することができる。
For example, two constant voltage sources having different voltages can be provided, and the voltage applied to the control electrode can be switched by a transistor or the like. In this case, the constant voltage source can be easily generated, for example, by dividing the power supply voltage Vcc with a resistor or the like. Further, switching between two resistors having different resistance values is also switching current flowing into and out of the control electrode. That is, the switching
なお、誘導性負荷は、交流機2Aやソレノイド2Bに限定されるものではなく、リアクトルやトランスをはじめとした種々の誘導性負荷に適用することができる。また、本発明の同期整流器制御装置は、同期整流を行う交流機駆動装置、ソレノイド駆動装置、スイッチング電源装置をはじめとした種々の同期整流器の制御装置として用いることができる。
The inductive load is not limited to the
1A,1B:同期整流器制御装置、
2A:交流機(誘導性負荷)、2B:ソレノイド(誘導性負荷)、
3:直流電源、
42U〜42W,43U〜43W,42F,42B,43F,43B:スイッチング素子、
44U〜44W,45U〜45W,44F,44B,45F,45B:ダイオード、
46U〜46W,47U〜47W,46F,46B,47F,47B:制御電極、
61:第1抵抗器、62:第2抵抗器、
7:制御装置
1A, 1B: synchronous rectifier control device,
2A: AC machine (inductive load), 2B: Solenoid (inductive load),
3: DC power supply,
42U-42W, 43U-43W, 42F, 42B, 43F, 43B: switching element,
44U to 44W, 45U to 45W, 44F, 44B, 45F, 45B: diodes,
46U-46W, 47U-47W, 46F, 46B, 47F, 47B: control electrode,
61: 1st resistor, 62: 2nd resistor,
7: Control device
Claims (5)
前記スイッチング素子にそれぞれ並列接続された整流動作を行う複数のダイオードと、
前記スイッチング素子の制御電極に制御電圧を印加して前記スイッチング素子の導通状態および遮断状態を制御する制御装置と、
を備え、
前記制御装置は、前記誘導性負荷を駆動制御する通電パターンの1周期中において、同期整流時に前記制御電極に印加する前記制御電圧の立ち上がり及び立ち下りを、前記通電パターンの切り替え時と比べて急峻にする同期整流器制御装置。 A plurality of switching elements provided between the inductive load and the DC power source and connected in a bridge;
A plurality of diodes for performing a rectification operation, each connected in parallel to the switching element;
A control device that applies a control voltage to a control electrode of the switching element to control a conduction state and a cutoff state of the switching element;
With
In one cycle of the energization pattern for driving and controlling the inductive load, the control device causes the rise and fall of the control voltage applied to the control electrode during synchronous rectification to be steeper than when switching the energization pattern. Synchronous rectifier control device.
前記制御装置は、前記同期整流時に前記第1抵抗器を介して前記制御電極に前記制御電圧を印加し、前記通電パターンの切り替え時に前記第2抵抗器を介して前記制御電極に前記制御電圧を印加する請求項1に記載の同期整流器制御装置。 Between the control device and the control electrode, a first resistor and a second resistor having a larger resistance value than the first resistor are arranged to be selectable,
The control device applies the control voltage to the control electrode via the first resistor during the synchronous rectification, and applies the control voltage to the control electrode via the second resistor during switching of the energization pattern. The synchronous rectifier control device according to claim 1 to be applied.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013044214A JP6107239B2 (en) | 2013-03-06 | 2013-03-06 | Synchronous rectifier controller |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013044214A JP6107239B2 (en) | 2013-03-06 | 2013-03-06 | Synchronous rectifier controller |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014176130A true JP2014176130A (en) | 2014-09-22 |
JP6107239B2 JP6107239B2 (en) | 2017-04-05 |
Family
ID=51696901
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013044214A Expired - Fee Related JP6107239B2 (en) | 2013-03-06 | 2013-03-06 | Synchronous rectifier controller |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6107239B2 (en) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005065460A (en) * | 2003-08-19 | 2005-03-10 | Denso Corp | Vehicular dynamotor control device |
JP2006271158A (en) * | 2005-03-25 | 2006-10-05 | Aisin Seiki Co Ltd | Actuator driving system |
JP2008301685A (en) * | 2007-06-04 | 2008-12-11 | Nippon Soken Inc | Drive unit of power converter circuit, and power conversion system |
JP2009219241A (en) * | 2008-03-10 | 2009-09-24 | Toyota Motor Corp | Motor drive device and method of controlling the same |
-
2013
- 2013-03-06 JP JP2013044214A patent/JP6107239B2/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005065460A (en) * | 2003-08-19 | 2005-03-10 | Denso Corp | Vehicular dynamotor control device |
JP2006271158A (en) * | 2005-03-25 | 2006-10-05 | Aisin Seiki Co Ltd | Actuator driving system |
JP2008301685A (en) * | 2007-06-04 | 2008-12-11 | Nippon Soken Inc | Drive unit of power converter circuit, and power conversion system |
JP2009219241A (en) * | 2008-03-10 | 2009-09-24 | Toyota Motor Corp | Motor drive device and method of controlling the same |
Also Published As
Publication number | Publication date |
---|---|
JP6107239B2 (en) | 2017-04-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8618776B2 (en) | Power generator with improved controllability of phase of phase current | |
JP3794391B2 (en) | Power generator | |
Xiaofeng et al. | A new BLDC motor drives method based on BUCK converter for torque ripple reduction | |
JP5862125B2 (en) | Control device for power converter | |
JP5772029B2 (en) | Sensorless brushless motor drive device | |
KR102205576B1 (en) | Optimal torque ripple reduction through current shaping | |
JP2010011540A (en) | Motor controller | |
JP2011176903A (en) | Generator for vehicle | |
JP2011188615A (en) | Vehicle generator | |
US10608572B2 (en) | Motor drive control device | |
JP5996031B1 (en) | Control device for rotating electrical machine | |
Kusumi et al. | Simple control technique to eliminate source current ripple and torque ripple of switched reluctance motors for electric vehicle propulsion | |
JP4491670B2 (en) | Inverter device | |
US9248744B2 (en) | Control apparatus for switched reluctance motor | |
JP7009308B2 (en) | Motor drive | |
JP6107239B2 (en) | Synchronous rectifier controller | |
JP2009077464A (en) | Field-winding type synchronous machine | |
JP2017099150A (en) | Controller of electric motor and electric vehicle using the same | |
JP7440396B2 (en) | Motor control equipment and vehicles | |
US20170279383A1 (en) | Inverter control device and inverter control method | |
JP6839896B2 (en) | Motor control device and electric vehicle | |
JP2014233185A (en) | Drive control method of switched reluctance motor and drive controller of switched reluctance motor | |
JP7002626B1 (en) | AC rotating machine control device | |
Shehada et al. | Control methods for a brushless DC motor drive with a new converter topology | |
JP2012152032A (en) | Driving device of sensorless brushless motor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160210 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161214 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161220 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170125 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170207 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170220 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6107239 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |