JP2014161080A - 撮像素子 - Google Patents

Abstract

【課題】画素からの読み出し動作の制御によってグローバル電子シャッターを実現した場合に、撮像素子を安定的に動作させる。
【解決手段】撮像素子は、光を電荷に変換する光電変換部と電荷を電圧に変換する電荷電圧変換部と前記光電変換部で光電変換された電荷を前記光電変換部から前記電荷電圧変換部へ転送する転送動作を実施する転送部と前記電荷電圧変換部を第１基準電圧にリセットするリセット部とを有し、前記光電変換部の電荷が転送された前記電荷電圧変換部の電圧に応じた第１信号と前記リセット部により前記第１基準電圧にリセットされた前記電荷電圧変換部の電圧に応じた第２信号とを生成して出力する信号線と、前記信号線に設けられ、前記行方向に配置された複数の前記画素毎に前記制御部により前記第１信号を前記画素から前記信号線へ出力する前に前記信号線の電圧を第２基準電圧にするクリップ回路と、を備える。
【選択図】図１

Description

本発明は、撮像素子に関する。

近年、ＣＭＯＳ型の撮像装置を用いたビデオカメラや電子カメラが広く一般に普及している。ＣＭＯＳ型の撮像装置は、複数の画素が二次元アレイ状に配置され、各画素から出力信号を読み出すための垂直信号線、サンプリング部、垂直走査回路および水平出力回路を有している。

各画素は、受ける光を電気信号である電荷に変換する光電変換部と、光電変換部に蓄積された電荷を蓄えるＦＤ（フローティングディフュージョン）部と、ＦＤ部に蓄えられた電荷に基づく出力信号を生成する画素アンプとを有している。各画素のアドレスを指定するスイッチで画素が選択されると、出力信号は、定電流源によって垂直信号線に読み出される。

なお、各画素のアドレスを指定するスイッチで画素が選択されたときに、画素アンプと、垂直信号線に接続された定電流源とにより、ソースフォロア回路が構成される。

例えば、ＣＭＯＳ型の撮像装置は、一行分の各画素から同時に各垂直信号線に出力信号を読み出し、各垂直信号線に読み出した出力信号を、水平出力回路を用いて撮像素子から出力する。

一般に、ＣＭＯＳ型の撮像装置では、光電変換部に蓄積された電荷をＦＤ部に選択行毎に順次転送するローリング電子シャッターが用いられる場合が多い。

なお、ＣＭＯＳ型の撮像装置についても、全ての画素の光電変換部に蓄積された電荷を同時にＦＤ部に転送することにより、個々の行に属する画素間での露光タイミングのずれをなくしたグローバル電子シャッターを実現する構成が提案されている（例えば、特許文献１）。

特開２００７−７４４３５号公報

ところで、静止画像の取得のためにはローリング電子シャッターを適用しつつ、例えば、自動露出制御や自動焦点制御に用いるデータを、グローバル電子シャッターを利用して複数の領域から取得する場合がある。このような撮像装置では、ローリング電子シャッターに適合するサンプリング部や水平出力回路などを利用して、グローバル電子シャッターの実現が図られる。

ここで、例えば、サンプリング部は、カラムアンプ（差動増幅器）を含んで構成される。例えば、ローリング電子シャッターを適用した場合には、ノイズ信号は、読出対象の行に属する各画素のＦＤ部の電荷がリセットされた後、画素から垂直信号線に読み出され、カラムアンプに入力される。カラムアンプは、ノイズ信号の入力を受け、リセット動作を行い、ノイズ信号が読み出された垂直信号線の電位を、カラムアンプの基準電位に設定する。その後、光電変換部に蓄えられた電荷がシグナル信号として読み出される。

しかしながら、グローバル電子シャッターを適用した場合には、撮像装置は、全画素について同時にＦＤ部の電荷を一旦リセットした後に、全画素を同一期間だけ露光し、光電変換部に電荷を蓄積する。そして、撮像装置は、光電変換部に蓄積された電荷をＦＤ部に全画素について同時に転送した後、各行に属する画素のＦＤ部に保持されたシグナル信号の読み出しに先立って、上述したカラムアンプのリセット操作を行う。このため、カラムアンプの基準電位として適切な電位を設定できない場合があり、その場合には、カラムアンプの動作が不安定になってしまう。

また、動画撮影にローリング電子シャッターを適用した場合、個々の行に属する画素間での露光タイミングにずれが発生するため、画質が低下するおそれがある。

一の態様の撮像素子は、光を電荷に変換する光電変換部と電荷を電圧に変換する電荷電圧変換部と前記光電変換部で光電変換された電荷を前記光電変換部から前記電荷電圧変換部へ転送する転送動作を実施する転送部と前記電荷電圧変換部を第１基準電圧にリセットするリセット部とを有し、前記転送部により前記光電変換部の電荷が転送された前記電荷電圧変換部の電圧に応じた第１信号と前記リセット部により前記第１基準電圧にリセットされた前記電荷電圧変換部の電圧に応じた第２信号とを生成する画素が列方向及び行方向に複数配置された画素部と、前記列方向及び前記行方向に配置された複数の前記画素の前記転送動作を実施した後、前記行方向に配置された複数の前記画素毎に前記第１信号及び前記第２信号の順でそれぞれ前記第１信号及び前記第２信号を前記画素から読み出すように前記画素部を制御する制御部と、前記列方向に配置された複数の前記画素毎に設けられ、前記制御部により前記画素から読み出された前記第１信号及び前記第２信号を出力する信号線と、前記信号線に設けられ、前記行方向に配置された複数の前記画素毎に前記制御部により前記第１信号を前記画素から前記信号線へ出力する前に前記信号線の電圧を第２基準電圧にするクリップ回路と、を備える。

本発明によれば、画素からの読み出し動作の制御によってグローバル電子シャッターを実現した場合に、撮像素子を安定的に動作させることができる。

一実施形態における撮像素子の概略構成を示す図である。 図１に示した撮像素子の詳細構成例を示す図である。 図１に示した撮像素子の動作の一例を示す図である。 撮像素子の動作の比較例を示す図である。 撮像素子の動作の別の比較例を示す図である。 別の実施形態における撮像素子の概略構成を示す図である。 図６に示した撮像素子のローリング電子シャッター動作の一例を示す図である。 図６に示した撮像素子を用いて構成された撮像装置の一例を示す図である。 図１に示したクリップ回路の別構成例を示す図である。

以下、本発明の実施形態を、図面を用いて説明する。

図１は、本発明の一実施形態を示している。この実施形態の撮像素子ＩＳＥＮは、例えば、電子カメラに搭載される。

撮像素子ＩＳＥＮは、Ｎ×Ｍ個の画素Ｐ（ｉ、ｊ）（ｉ＝１〜Ｎ、ｊ＝１〜Ｍ）と、Ｍ個の垂直信号線ＶＬＩＮＥ（ｊ）と、Ｍ個の定電流源ＰＷ（ｊ）と、Ｍ個のクリップ回路ＣＰ１（ｊ）と、Ｍ個のカラム増幅部ＳＧＡ（ｊ）と、垂直走査回路ＶＳＲ１と、水平出力回路ＨＳＲとを有している。

例えば、Ｎ×Ｍ個の画素Ｐ（ｉ、ｊ）は、２次元行列状に配置され、画素アレイＡＲＹを構成する。なお、垂直信号線ＶＬＩＮＥ（ｊ）、定電流源ＰＷ（ｊ）、クリップ回路ＣＰ１（ｊ）およびカラム増幅部ＳＧＡ（ｊ）は、画素Ｐ（ｉ、ｊ）の列に対応して設けられる。

各画素Ｐ（ｉ、ｊ）の出力信号は、それぞれの列に対応する垂直信号線ＶＬＩＮＥ（ｊ）に読み出される。また、各列の垂直信号線ＶＬＩＮＥ（ｊ）に接続された定電流源ＰＷ（ｊ）は、各画素Ｐ（ｉ、ｊ）のソースフォロワ型の画素アンプ（図示せず）に読出電流を供給している。

垂直走査回路ＶＳＲ１は、選択された行の画素Ｐ（ｉ、ｊ）の信号を垂直信号線ＶＬＩＮＥ（ｊ）に読み出すために、各種のタイミング信号ＳＥＬ（ｉ）、ＦＤＲＳＴ（ｉ）、ＴＸ（ｉ）を出力する。

さらに、この実施形態では、垂直走査回路ＶＳＲ１は、タイミング信号ＣＬＩＰ−ＳＷ、ＮＯＩＳＥ−ＳＷ、ＳＩＧＮＡＬ−ＳＷ、ＡＭＰＲＳＴを出力する。なお、タイミング信号ＣＬＩＰ−ＳＷ、ＮＯＩＳＥ−ＳＷ、ＳＩＧＮＡＬ−ＳＷ、ＡＭＰＲＳＴは、撮像素子ＩＳＥＮの外部（例えば、後述する図８に示すタイミングジェネレータＴＧ）から供給されてもよい。

各垂直信号線ＶＬＩＮＥ（ｊ）に読み出された信号は、対応するカラム増幅部ＳＧＡ（ｊ）によってサンプリングされる。

水平出力回路ＨＳＲは、タイミング信号ＣＡＰ−ＳＷ（ｊ）を用いて、カラム増幅部ＳＧＡ（ｊ）に保持されている信号を、差動増幅器ＤＡＭＰ１に順次出力する。これにより、選択された行の画素Ｐ（ｉ、ｊ）の信号が行単位で出力される。差動増幅器ＤＡＭＰ１は、２つの入力信号の差分に対応する信号Ｖｏを出力する。なお、撮像素子ＩＳＥＮは、差動増幅器ＤＡＭＰ１が省かれて構成されてもよい。

図２は、図１に示した撮像素子の詳細構成例を示している。各画素Ｐ（ｉ、ｊ）は、フォトダイオードＰＤ、リセットトランジスタＴＲ１０、転送トランジスタＴＲ１１、増幅トランジスタＴＲ１２、選択トランジスタＴＲ１３およびフローティングディフュージョン部ＦＤを有している。以下、フローティングディフュージョン部ＦＤをＦＤ部とも称し、フォトダイオードＰＤをＰＤとも称する。

各画素Ｐ（ｉ、ｊ）では、ＰＤの光電変換作用によって得られた電荷は、転送トランジスタＴＲ１１を介してＦＤ部に転送されて保持される。このようにしてＦＤ部に保持された信号は、選択トランジスタＴＲ１３がタイミング信号ＳＥＬ（ｉ）に応じてオンとなったときに、増幅トランジスタＴＲ１２による増幅を経て垂直信号線ＶＬＩＮＥ（ｊ）に出力される。

例えば、ＦＤ部は、ＰＤから転送された電荷を容量に蓄積することにより電圧に変換し、変換した電圧（ＦＤ部の容量の電圧）を、増幅トランジスタＴＲ１２のゲートに入力する。そして、選択トランジスタＴＲ１３がオン状態となっている期間では、増幅トランジスタＴＲ１２と、選択トランジスタＴＲ１３と、垂直信号線ＶＬＩＮＥ（ｊ）に接続された定電流源ＰＷ（ｊ）とにより、ソースフォロア回路が構成される。これにより、タイミング信号ＳＥＬ（ｉ）により選択された画素Ｐの信号は、垂直信号線ＶＬＩＮＥ（ｊ）に伝達される。

また、タイミング信号ＦＤＲＳＴ（ｉ）、ＴＸ（ｉ）をともに高レベルとして、リセットトランジスタＴＲ１０および転送トランジスタＴＲ１１をオン状態とすることで、ＦＤ部およびＰＤの電荷蓄積をリセットする画素リセットが行われる。

クリップ回路ＣＰ１（ｊ）は、電源線ＶＤＤと垂直信号線ＶＬＩＮＥ（ｊ）との間に直列に接続されたトランジスタＴＲ２１、ＴＲ２２を有している。クリップ回路ＣＰ１（ｊ）は、トランジスタＴＲ２２がオン状態となっている期間に、所定のクリップ電圧ＶｃｌｉｐからトランジスタＴＲ２１の閾値電圧（後述する図３に示すＶｔ）分だけ降下した電位に垂直信号線ＶＬＩＮＥ（ｊ）の電位をクリップする機能を持っている。例えば、トランジスタＴＲ２２は、垂直走査回路ＶＳＲ１からのタイミング信号ＣＬＩＰ−ＳＷが高レベルのときにオンする。

カラム増幅部ＳＧＡ（ｊ）は、差動増幅器ＤＡＭＰ２、コンデンサＣ１、Ｃ２、Ｃ３、Ｃ４、トランジスタＴＲ３１、ＴＲ３２、ＴＲ３３、ＴＲ３４、ＴＲ３５を有している。差動増幅器ＤＡＭＰ２のマイナス端子は、コンデンサＣ１を介して垂直信号線ＶＬＩＮＥ（ｊ）に接続され、プラス端子には参照電圧Ｖｒｅｆが与えられている。この差動増幅器ＤＡＭＰ２では、トランジスタＴＲ３１がオン状態となっている期間の垂直信号線ＶＬＩＮＥ（ｊ）の電位が、コンデンサＣ１によってサンプルホールドされ、基準電位として設定される。例えば、トランジスタＴＲ３１は、垂直走査回路ＶＳＲ１からのタイミング信号ＡＭＰＲＳＴが高レベルのときにオンする。

すなわち、タイミング信号ＡＭＰＲＳＴを高レベルとして、トランジスタＴＲ３１をオン状態とすることで、差動増幅器ＤＡＭＰ２とコンデンサＣ１、Ｃ２とを有する増幅部の増幅動作についての基準電位を設定するアンプリセットが行われる。したがって、差動増幅器ＤＡＭＰ２は、トランジスタＴＲ３１がオン状態となっている期間の垂直信号線ＶＬＩＮＥ（ｊ）の電位（基準電位）に対する変動分を反転増幅する。なお、アンプリセットにより設定された基準電位は、上述したように、コンデンサＣ１に保持される。

例えば、差動増幅器ＤＡＭＰ２は、垂直信号線ＶＬＩＮＥ（ｊ）に出力されたノイズ信号を、アンプリセットにより設定された基準電位に基づいて、反転増幅する。そして、反転増幅されたノイズ信号は、トランジスタＴＲ３２を介してコンデンサＣ３に保持される。例えば、トランジスタＴＲ３２は、ノイズ信号に対応するタイミング信号ＮＯＩＳＥ−ＳＷが高レベルのときにオンする。

また、差動増幅器ＤＡＭＰ２は、垂直信号線ＶＬＩＮＥ（ｊ）に出力された画素信号を、アンプリセットにより設定された基準電位に基づいて、反転増幅する。そして、反転増幅された画素信号は、トランジスタＴＲ３３を介してコンデンサＣ４に保持される。例えば、トランジスタＴＲ３３は、画素信号に対応するタイミング信号ＳＩＧＮＡＬ−ＳＷが高レベルのときにオンする。

ここで、ノイズ信号は、ＦＤ部をリセットしたときに得られるノイズ成分を含む信号であり、画素信号は、ＰＤで生成された電荷に応じた信号成分と、ＦＤ部をリセットしたときに得られるノイズ成分とを含む信号である。

これらのコンデンサＣ４、Ｃ３に保持された信号は、水平出力回路ＨＳＲからのタイミング信号ＣＡＰ−ＳＷ（ｊ）（読み出し信号ＣＡＰ−ＳＷ（ｊ））の入力に応じて、トランジスタＴＲ３５、ＴＲ３４を介して水平出力回路ＨＳＲに渡される。

このように構成された撮像素子ＩＳＥＮにおいて、グローバル電子シャッターは、例えば、以下に述べるように、各種のタイミング信号ＳＥＬ（ｉ）、ＦＤＲＳＴ（ｉ）、ＴＸ（ｉ）を制御することで実現される。なお、以下の説明では、各行あるいは各列の構成要素又はタイミング信号を区別しない場合は、垂直信号線ＶＬＩＮＥ、タイミング信号ＴＸのように、行あるいは列を示す添え字を省略する。

図３は、図１に示した撮像素子ＩＳＥＮの動作の一例を示している。

まず、読み出し対象の行を指定するタイミング信号ＳＥＬ（ｉ）が全ての行について低レベル状態に保たれた上で、全ての行に対応するタイミング信号ＦＤＲＳＴ（図３において、ＦＤＲＳＴ（１−Ｎ）として示す）、ＴＸが高レベルにされる（図３の期間Ｔ１）。これにより、期間Ｔ１において、全画素Ｐに画素リセットが実施される。

次いで、所定の露光時間Ｔ２の経過後に、全ての行に対応するタイミング信号ＴＸが高レベルにされ、期間Ｔ３において、すべての画素Ｐが、フォトダイオードＰＤによって得られた電荷を対応するＦＤ部に転送する。これにより、全画素Ｐで同時に光電変換結果の保持が実現される。

このようにして、全画素Ｐで同時に保持された画素信号を、垂直信号線ＶＬＩＮＥ（ｊ）を介して行毎に読み出すことにより、グローバル電子シャッターが実現される。

そして、グローバル電子シャッター動作では、垂直走査回路ＶＳＲ１は、画素信号を垂直信号線ＶＬＩＮＥに出力させた後に、ノイズ信号を垂直信号線ＶＬＩＮＥに出力させるよう画素アレイＡＲＹを制御する。

以下、タイミング信号ＣＬＩＰ−ＳＷによってクリップ回路ＣＰ１（ｊ）の動作を制御することにより、各垂直信号線ＶＬＩＮＥ（ｊ）に対応するカラム増幅部ＳＡＧ（ｊ）の動作の安定化を図る方法について説明する。なお、タイミング信号ＣＬＩＰ−ＳＷは、クリップ回路ＣＰ１によるクリップ動作を駆動するための信号であり、例えば、垂直走査回路ＶＳＲ１により生成される。

上述したようにして、グローバル電子シャッターの実現のために全画素Ｐで同時にＰＤからＦＤ部への転送を実行した後に、静定時間Ｔ４を設けて各信号線の状態が安定してから信号の読み出しを行う場合について説明する。

各行の信号の読み出し動作に先立って行われるカラム増幅部ＳＧＡの基準電位設定（図３の期間Ｔ５）に同期して、垂直走査回路ＶＳＲ１は、タイミング信号ＣＬＩＰ−ＳＷを高レベルにする。タイミング信号ＣＬＩＰ−ＳＷは、例えば、タイミング信号ＡＭＰＲＳＴと同期して高レベルに変化し、タイミング信号ＡＭＰＲＳＴの立下りまで高レベル状態を維持した後に、低レベル状態に変化するように生成されればよい。

クリップ回路ＣＰ１は、このようなタイミング信号ＣＬＩＰ−ＳＷに応じて動作する。これにより、各垂直信号線ＶＬＩＮＥ（ｊ）の電位は、カラム増幅部ＳＧＡの基準電位設定期間Ｔ５に接地レベル（ＧＮＤレベル）から第１クリップレベルＶＣＬ１まで上昇する。そして、タイミング信号ＡＭＰＲＳＴの立下りに応じて、この上昇した電位が差動増幅器ＤＡＭＰ２の基準電位として設定される。

すなわち、クリップ回路ＣＰ１は、カラム増幅部ＳＧＡの信号取得の基準電位を決定するタイミングで、各垂直信号線ＶＬＩＮＥ（ｊ）の電位を第１クリップレベルＶＣＬ１にクリップする。

この場合、例えば、クリップ回路ＣＰ１に供給されるクリップ電圧Ｖｃｌｉｐは、第１クリップレベルＶＣＬ１にトランジスタＴＲ２１の閾値電圧Ｖｔを加算した電圧値に、予め設定されている。これにより、この実施形態では、差動増幅器ＤＡＭＰ２の基準電位を第１クリップレベルＶＣＬ１に設定することができる。

なお、クリップ電圧Ｖｃｌｉｐは、撮像素子ＩＳＥＮ内で生成されてもよいし、撮像素子ＩＳＥＮの外部から供給されてもよい。

このようにして基準電位が設定された後に、読出対象となる行（例えば、第１行）に対応するタイミング信号ＳＥＬ（１）を高レベルとして、選択行の画素ＰのＦＤ部と垂直信号線ＶＬＩＮＥとを接続する。これに応じて、各画素ＰのＦＤ部に期間Ｔ３に転送された電荷に相当する画素信号が、垂直信号線ＶＬＩＮＥに読み出される。そして、タイミング信号ＳＩＧＮＡＬ−ＳＷの変化に応じて、カラム増幅部ＳＧＡにより、この画素信号のサンプリングが行われる。

その後、上述したようにして画素信号の読み出しが完了した行（例えば、第１行）に対応するタイミング信号ＦＤＲＳＴ（１）に応じて、選択行の画素ＰのＦＤ部に蓄積された電荷がリセットされる。これにより、垂直信号線ＶＬＩＮＥに各画素Ｐのノイズ成分を示すノイズ信号が読み出される。なお、このノイズ信号は、タイミング信号ＮＯＩＳＥ−ＳＷの変化に応じて、カラム増幅部ＳＧＡによりサンプリングされる。そして、ノイズ信号は、上述した画素信号についてのサンプリング結果とともに、水平出力回路ＨＳＲからのタイミング信号ＣＡＰ−ＳＷに応じて順次に水平出力回路ＨＳＲに渡される。

このように、この実施形態では、垂直走査回路ＶＳＲ１の制御によって、各画素ＰのＦＤ部に電荷が転送された後、この電荷に相当する画素信号が垂直信号線ＶＬＩＮＥを介してカラム増幅部ＳＧＡに読み込まれるのに先立って、基準電位を決定するタイミングで、クリップ回路ＣＰ１によるクリップ動作が駆動される。これにより、垂直信号線ＶＬＩＮＥの電位は、所定の電位に設定される。したがって、カラム増幅部ＳＧＡは、この所定の電位を基準として画素信号のサンプリングを行うことができる。

ところで、水平出力回路ＨＳＲに渡されたサンプリング結果を出力する水平走査期間（図３の×印を付けた矩形）を含む期間Ｔ６では、読出対象の行に対応するタイミング信号ＳＥＬが高レベルに維持されている。このため、読出対象の行の画素Ｐでは、上述した図２に示した選択トランジスタＴＲ１３がオン状態であるため、暗電流などによるＦＤ部のレベル変化は、トランジスタＴＲ１２、ＴＲ１３を介して垂直信号線ＶＬＩＮＥに伝達される。

すなわち、期間Ｔ６では、垂直信号線ＶＬＩＮＥに接続された読出対象の行に属する画素ＰのＦＤ部における暗電流などにより、垂直信号線ＶＬＩＮＥの電位は徐々に低下する。

更に、所定の行のみを間引き読み出しする場合には、全ての行の画素Ｐが垂直信号線ＶＬＩＮＥから切り離される期間Ｔ７が発生する。このため、期間Ｔ７では、垂直信号線ＶＬＩＮＥの電位は急激に低下する。

なお、図３の動作では、期間Ｔ７中に、タイミング信号ＣＬＩＰ−ＳＷを高レベルにしてクリップ回路ＣＰ１を駆動し、垂直信号線ＶＬＩＮＥの電位を第１クリップレベルＶＣＬ１に回復させている。

例えば、上述した図１に示した撮像素子ＩＳＥＮは、間引き読み出しを行う場合であっても、次の読出対象の行（例えば、第４行）に対応するタイミング信号ＳＥＬ（４）が高レベルになる前に、タイミング信号ＣＬＩＰ−ＳＷを高レベルにする。これにより、クリップ回路ＣＰ１は、次の読出対象の行に属する画素Ｐが垂直信号線ＶＬＩＮＥに接続される前に、垂直信号線ＶＬＩＮＥの電位を回復させることができる。したがって、この実施形態では、カラム増幅部ＳＧＡの差動増幅器ＤＡＭＰ２の基準電位をこの垂直信号線ＶＬＩＮＥの電位に基づいて設定することができる。

上述したように、この実施形態では、クリップ回路ＣＰ１を動作させることにより、垂直信号線ＶＬＩＮＥの電位を所定の電位（例えば、第１クリップレベルＶＣＬ１）に引き上げておくことができる。このため、この実施形態では、適正な基準電位を、カラム増幅部ＳＧＡに確実に設定できる。これにより、カラム増幅部ＳＧＡを備えたＣＭＯＳ型の撮像素子ＩＳＥＮにおいて、グローバル電子シャッターを適用した場合でも、カラム増幅部ＳＧＡの動作が不安定化する現象の原因を解消できる。すなわち、この実施形態では、グローバル電子シャッターを適用した場合でも、カラム増幅部ＳＧＡを安定的に動作させることができる。

なお、撮像素子ＩＳＥＮは、読出対象の行（例えば、第１行）対応するタイミング信号ＳＥＬ（１）が低レベルとなるのを待たずに、図３に太い破線で示すように、タイミング信号ＡＭＰＲＳＴの立ち上がりに同期してタイミング信号ＣＬＩＰ−ＳＷを高レベルにしてもよい。すなわち、撮像素子ＩＳＥＮは、読出対象の行（例えば、第１行）対応するタイミング信号ＳＥＬ（１）が低レベルとなるのを待たずに、クリップ回路ＣＰ１の動作を起動してもよい。この場合、垂直信号線ＶＬＩＮＥの電位は、図３に太い破線で示すように、第１クリップレベルＶＣＬ１に引き上げられる。

したがって、撮像素子ＩＳＥＮは、例えば、自動露出制御や自動焦点制御に用いるデータを、グローバル電子シャッターを利用して複数の領域から取得できる。

図４は、撮像素子ＩＳＥＮの動作の比較例を示している。なお、図４は、ローリング電子シャッターを実現する際の撮像素子ＩＳＥＮの動作の一例を示している。また、図４では、図を見やすくするために、タイミング信号ＴＸ、ＦＤＲＳＴ、ＳＥＬを、ｉ行目のタイミング信号ＴＸ（ｉ）、ＦＤＲＳＴ（ｉ）、ＳＥＬ（ｉ）と、ｉ＋１行目のタイミング信号ＴＸ（ｉ＋１）、ＦＤＲＳＴ（ｉ＋１）、ＳＥＬ（ｉ＋１）とに分けて記載している。

まず、ｉ行目の画素Ｐの信号を読み出す場合、画素信号およびノイズ信号がカラム増幅部ＳＧＡに取得される前に、タイミング信号ＦＤＲＳＴ（ｉ）が高レベルにされ、ＦＤ部をリセットする画素リセットが実施される。

次に、タイミング信号ＡＭＰＲＳＴが高レベルにされ、この画素リセット操作によって引き上げられた垂直信号線ＶＬＩＮＥの電位（図４においてＶＬ１として示す）を用いて信号取得の基準電位が設定される。

そして、タイミング信号ＮＯＩＳＥ−ＳＷが高レベルにされ、カラム増幅部ＳＧＡは、ノイズ信号を取得する。その後に、タイミング信号ＴＸ（ｉ）、ＳＩＧＮＡＬ−ＳＷが順次高レベルにされ、カラム増幅部ＳＧＡは、ＰＤからＦＤ部に転送された電荷に相当する画素信号を取得する。

なお、ｉ＋１行目の画素Ｐの信号を読み出す動作は、ｉ行目の画素Ｐの信号を読み出す動作と同じである。このようにして、画素Ｐの露光および信号の読み出しを選択行毎に実施することにより、ローリング電子シャッターが実現される。図４に示した動作では、選択行の画素リセットが実施された後の垂直信号線ＶＬＩＮＥの電位を用いて信号取得の基準電位を設定するため、クリップ回路ＣＰ１を動作させない場合でも、カラム増幅部ＳＧＡを安定的に動作させることができる。

しかしながら、グローバル電子シャッターを実現するための制御では、露光によってＰＤで得られた電荷が既にＦＤ部に転送されているため（上述した図３において、期間Ｔ１、Ｔ２、Ｔ３で示す）、サンプリング動作に先立つ基準電位の設定の際に、画素リセット操作を行うことはできない。したがって、クリップ回路ＣＰ１が省かれた撮像素子では、グローバル電子シャッターを実現しようとした場合に、後述する図５で説明する問題が発生する。

図５は、撮像素子ＩＳＥＮの動作の別の比較例を示している。なお、図５は、クリップ回路ＣＰ１が省かれた撮像素子において、グローバル電子シャッターを実現しようとした場合の動作の一例を示している。

タイミング信号ＴＸ、ＦＤＲＳＴ、ＳＥＬ、ＡＭＰＲＳＴ、ＳＩＧＮＡＬ−ＳＷ、ＮＯＩＺＥ−ＳＷ、ＣＡＰ−ＳＷの動作は、上述した図３と同じである。

上述したように、グローバル電子シャッターの動作では、露光によってＰＤで得られた電荷が既にＦＤ部に転送されているため（図５において、期間Ｔ１、Ｔ２、Ｔ３で示す）、サンプリング動作に先立つ基準電位の設定の際に、画素リセット操作を行うことはできない。このため、カラム増幅部ＳＧＡの基準電位の設定は、垂直信号線ＶＬＩＮＥの電位が接地レベル（ＧＮＤレベル）近くまで低下した状態で行われる（図５に符号Ａ１を付した太い破線の矢印で示す）。

このように垂直信号線ＶＬＩＮＥの電位が低下している状態でカラム増幅部ＳＧＡの基準電位を設定した後に、ＦＤ部から画素信号を取得し、画素リセット操作を行ってからノイズ信号を取得した場合、カラム増幅部ＳＧＡの動作は、不安定になる。

なぜなら、本来、画素リセットレベルに相当するレベルＶＬ１を基準として取得されるべき画素信号およびノイズ信号が、最初の行の読み出しでは接地レベルを基準とした逆極性の信号として取得されるからである。また、次以降に読み出される行では、前の行でノイズ信号取得のために行われた画素リセット操作によって垂直信号線ＶＬＩＮＥの電位が一旦引き上げられた後に、暗電流などによって垂直信号線ＶＬＩＮＥの電位が徐々に低下したところでカラム増幅部ＳＧＡの基準電位の設定が行われる。このため、図５に符号Ａ２を付した太い破線の矢印で示すように、上述したレベルＶＬ１と接地レベルとの中間の電位ＶＬ２が基準電位として設定されてしまう。このとき、画素信号は、上述した基準電位ＶＬ２からの電圧低下分として取得され、一方、ノイズ信号は、上述した基準電位ＶＬ２からの電圧上昇分として取得されてしまう（図５に符号Ａ３、Ａ４を付した実線の矢印で示す）こともカラム増幅部ＳＧＡの正常な動作を妨げている。特に、行間引きを行う場合には、全ての画素Ｐが垂直信号線ＶＬＩＮＥから切り離される期間（図５の期間Ｔ７）が生じるので、垂直信号線ＶＬＩＮＥの電位が大きく低下してしまう。

これに対し、この実施形態では、このようなＣＭＯＳイメージセンサにおいてグローバル電子シャッターを実現した際のカラム増幅部ＳＧＡについての問題を、上述した図１−図３で説明したように、解決することができる。

なぜなら、この実施形態の撮像素子ＩＳＥＮに備えられたクリップ回路ＣＰ１と垂直走査回路ＶＳＲ１によれば、カラム増幅部ＳＧＡにおいて基準電位が設定されるタイミングで垂直走査回路ＶＳＲ１による制御の下でクリップ回路ＣＰ１が動作する。これにより、この実施形態では、垂直信号線ＶＬＩＮＥの電位を所定の電位、例えば、上述した第１クリップレベルＶＣＬ１に設定し、この電位をカラム増幅部ＳＧＡの基準電位として設定することができるからである。

したがって、この実施形態の撮像素子ＩＳＥＮは、静止画像の取得のためにはローリング電子シャッターを適用しつつ、例えば、自動露出制御や自動焦点制御に用いるデータを、グローバル電子シャッターを利用して複数の領域から取得できる。

以上、この実施形態では、撮像素子ＩＳＥＮは、画素信号が画素Ｐから垂直信号線ＶＬＩＮＥに入力される前に、垂直信号線ＶＬＩＮＥの電位を第１クリップレベルＶＣＬ１にクリップするクリップ回路ＣＰ１を有している。これにより、この実施形態では、差動増幅器ＤＡＭＰ２の基準電位を第１クリップレベルＶＣＬ１に設定することができ、グローバル電子シャッターを適用した際の信号サンプリングを安定的に実現できる。

図６は、別の実施形態における撮像素子ＩＳＥＮの概略構成を示している。この実施形態の撮像素子ＩＳＥＮは、例えば、電子カメラに搭載される。この実施形態のＩＳＥＮは、上述した図１に示した垂直走査回路ＶＳＲ１およびクリップ回路ＣＰ１の代わりに垂直走査回路ＶＳＲ２およびクリップ回路ＣＰ２がそれぞれ設けられている。その他の構成は、図１に示した撮像素子ＩＳＥＮと同じである。上述した実施形態で説明した要素と同一の要素については、同一の符号を付し、これ等については、詳細な説明を省略する。

垂直走査回路ＶＳＲ２は、画素ＰのＰＤに蓄積された電荷をＦＤ部に選択行毎に順次転送するローリング電子シャッター動作（例えば、後述する図７に示す動作）と、グローバル電子シャッター動作（例えば、上述した図３に示した動作）とを切り換え可能に実施する。なお、ローリング電子シャッター動作およびグローバル電子シャッター動作のいずれの動作を撮像素子ＩＳＥＮに実施させるかは、ユーザにより設定されてもよいし、撮影モード等に対応して予め設定されていてもよい。

例えば、垂直走査回路ＶＳＲ２は、動画撮影のときに、上述した図３に示したグローバル電子シャッター動作を実施し、静止画像の撮影のときに、後述する図７に示すローリング電子シャッター動作を実施する。なお、この実施形態では、静止画像を撮影する場合、自動露出制御や自動焦点制御に用いるデータは、グローバル電子シャッターを利用して取得されてもよいし、ローリング電子シャッターを利用して取得されてもよい。

クリップ回路ＣＰ２は、垂直走査回路ＶＳＲ２がグローバル電子シャッター動作を実施する場合、上述した図３に示したように、垂直信号線ＶＬＩＮＥの電位を第１クリップレベルＶＣＬ１でクリップする。また、クリップ回路ＣＰ２は、垂直走査回路ＶＳＲ２がローリング電子シャッター動作を実施する場合、後述する図７に示すように、垂直信号線ＶＬＩＮＥに入力されたノイズ信号を第２クリップレベルＶＣＬ２でクリップする。すなわち、クリップ回路ＣＰ２には、グローバル電子シャッター動作とローリング電子シャッター動作とで異なるクリップ電圧Ｖｃｌｉｐが供給される。なお、クリップ回路ＣＰ２の構成は、例えば、上述した図２に示したクリップ回路ＣＰ１と同じである。

図７は、図６に示した撮像素子ＩＳＥＮのローリング電子シャッター動作の一例を示している。なお、図７は、ｉ行目の各画素Ｐからノイズ信号および画素信号をそれぞれ読み出すときの撮像素子ＩＳＥＮの動作を示している。また、垂直信号線ＶＬＩＮＥの波形は、ｊ列目の垂直信号線ＶＬＩＮＥの電位（電圧）を示している。

例えば、図６に示した垂直走査回路ＶＳＲ２は、タイミング信号ＴＸ、ＦＤＲＳＴ、ＳＥＬを図７に示すように制御し、上述した図２に示したリセットトランジスタＴＲ１０、転送トランジスタＴＲ１１、選択トランジスタＴＲ１３を制御する。さらに、垂直走査回路ＶＳＲ２は、タイミング信号ＣＬＩＰ−ＳＷ、ＡＭＰＲＳＴ、ＮＯＩＳＥ−ＳＷ、ＳＩＧＮＡＬ−ＳＷを図７に示すように制御し、図２に示したトランジスタＴＲ２２、ＴＲ３１、ＴＲ３２、ＴＲ３３を制御する。なお、タイミング信号ＣＬＩＰ−ＳＷ、ＡＭＰＲＳＴ、ＮＯＩＳＥ−ＳＷ、ＳＩＧＮＡＬ−ＳＷは、撮像素子ＩＳＥＮの外部（例えば、後述する図８に示すタイミングジェネレータＴＧ）から供給されてもよい。

タイミング信号ＳＥＬ（ｉ）が低レベルである期間（ｉ行目の画素Ｐが選択されていない期間）では、タイミング信号ＦＤＲＳＴ（ｉ）が高レベルに維持され、リセットトランジスタＴＲ１０がオンしている。すなわち、ｉ行目の画素Ｐが選択されていない期間では、ｉ行目の画素Ｐは、ＦＤ部の電荷がリセットされた状態を維持している。

まず、タイミング信号ＳＥＬ（ｉ）、ＡＭＰＲＳＴが低レベルから高レベルに変化し（図７（ａ））、トランジスタＴＲ１３、ＴＲ３１がオンする。選択トランジスタＴＲ１３がオンすることにより、増幅トランジスタＴＲ１２から垂直信号線ＶＬＩＮＥに信号が出力される。トランジスタＴＲ３１がオンすることにより、差動増幅器ＤＡＭＰ２のマイナス端子（入力端子）および出力端子は、参照電圧Ｖｒｅｆとほぼ同じ電圧に設定される。これにより、図２で説明したアンプリセットが開始する。

次に、タイミング信号ＣＬＩＰ−ＳＷが低レベルから高レベルに変化し（図７（ｂ））、トランジスタＴＲ２２がオンする。これにより、クリップ回路ＣＰ２が動作し、垂直信号線ＶＬＩＮＥの電位を第２クリップレベルＶＣＬ２でクリップする。なお、この時点では、増幅トランジスタＴＲ１２から出力された信号（リセットされたＦＤ部の電圧に応じた電圧）が第２クリップレベルＶＣＬ２より高いため、垂直信号線ＶＬＩＮＥは、増幅トランジスタＴＲ１２から出力された信号の電位を維持する。

そして、タイミング信号ＦＤＲＳＴ（ｉ）が高レベルから低レベルに変化し（図７（ｃ））、リセットトランジスタＴＲ１０がオフする。これにより、ＦＤ部をリセットしたときに得られるノイズ成分を含むノイズ信号が、垂直信号線ＶＬＩＮＥに入力される。図中のノイズレベルＮＬ１は、垂直信号線ＶＬＩＮＥ（ｊ）に入力されたノイズ信号の正常動作時のレベルを示している。なお、図７の例では、高輝度の被写体を撮影したことにより、ＰＤの電荷がＦＤ部に漏れた場合を示している。このため、垂直信号線ＶＬＩＮＥ（ｊ）の電位は、時間の経過とともに、ノイズレベルＮＬ１から徐々に低下する。

ノイズ信号が垂直信号線ＶＬＩＮＥに入力された後に、タイミング信号ＡＭＰＲＳＴが高レベルから低レベルに変化し（図７（ｄ））、トランジスタＴＲ３１がオフする。これにより、図２で説明したアンプリセットが終了する。したがって、この時点での垂直信号線ＶＬＩＮＥの電位が、カラム増幅部ＳＧＡのコンデンサＣ１に基準電位として保持される。

そして、タイミング信号ＮＯＩＳＥ−ＳＷが高レベルに一定期間維持され（図７（ｅ））、トランジスタＴＲ３２が一定期間オンする。これにより、ｉ行目の画素Ｐのノイズ信号がカラム増幅部ＳＧＡのコンデンサＣ３に保持される。なお、垂直信号線ＶＬＩＮＥ（ｊ）の電位は、ノイズレベルＮＬ１から第２クリップレベルＶＣＬ２まで低下したとき、クリップ回路ＣＰ２のクリップ動作により、第２クリップレベルＶＣＬ２に維持される。

このため、カラム増幅部ＳＧＡ（ｊ）の差動増幅器ＤＡＭＰ２は、第２クリップレベルＶＣＬ２の信号を基準電位に基づいて反転増幅する。すなわち、カラム増幅部ＳＧＡ（ｊ）のコンデンサＣ３は、第２クリップレベルＶＣＬ２の信号が反転増幅された信号を、ノイズ信号として保持する。

タイミング信号ＮＯＩＳＥ−ＳＷが高レベルから低レベルに変化した後に、タイミング信号ＣＬＩＰ−ＳＷが高レベルから低レベルに変化し（図７（ｆ））、トランジスタＴＲ２２がオフする。これにより、増幅トランジスタＴＲ１２は、転送トランジスタＴＲ１１がオンしたときに、ＦＤ部に転送された電荷に相当する画素信号を垂直信号線ＶＬＩＮＥに出力できる。

また、タイミング信号ＮＯＩＳＥ−ＳＷが高レベルから低レベルに変化した後に、タイミング信号ＴＸ（ｉ）が高レベルに一定期間維持され（図７（ｇ））、転送トランジスタＴＲ１１が一定期間オンする。これにより、ＰＤにより生成された電荷が、転送トランジスタＴＲ１１を介して、ＦＤ部に転送される。そして、ＦＤ部の電荷に応じた電圧（画素信号）が、増幅トランジスタＴＲ１２から選択トランジスタＴＲ１３を介して垂直信号線ＶＬＩＮＥに出力される。

これにより、垂直信号線ＶＬＩＮＥ（ｊ）の電位は、第２クリップレベルＶＣＬ２から信号レベルＳＬ１まで低下する。このように、ローリング電子シャッター動作では、垂直走査回路ＶＳＲ２は、ノイズ信号を垂直信号線ＶＬＩＮＥに出力させた後に、画素信号を垂直信号線ＶＬＩＮＥに出力させるよう画素アレイＡＲＹを制御する。なお、図中の電圧差ＶＤＩＦ（ＶＤＩＦ１、ＶＤＩＦ２、ＶＤＩＦ３）は、ノイズ信号と画素信号との電圧差を示している。

タイミング信号ＴＸ（ｉ）が高レベルから低レベルに変化した後に、タイミング信号ＳＩＧＮＡＬ−ＳＷが高レベルに一定期間維持され（図７（ｈ））、トランジスタＴＲ３３が一定期間オンする。これにより、ｉ行目の画素Ｐの画素信号がカラム増幅部ＳＧＡのコンデンサＣ４に保持される。例えば、カラム増幅部ＳＧＡ（ｊ）の差動増幅器ＤＡＭＰ２は、信号レベルＳＬ１の画素信号を基準電位に基づいて反転増幅する。すなわち、コンデンサＣ４に保持される画素信号は、差動増幅器ＤＡＭＰ２で反転増幅された信号である。

水平走査期間（図７の×印を付けた矩形）では、タイミング信号ＣＡＰ−ＳＷが高レベルに順次変化する。例えば、水平出力回路ＨＳＲは、出力対象の列に対応するタイミング信号ＣＡＰ−ＳＷを高レベルに変化させたとき、他のタイミング信号ＣＡＰ−ＳＷを低レベルに変化させる。これにより、トランジスタＴＲ３４、ＴＲ３５のペアが列毎に順次オンし、コンデンサＣ３、Ｃ４にそれぞれ保持されたノイズ信号および画素信号のペアが列毎に順次出力される。

なお、ｉ行目の画素Ｐが選択されている期間では、タイミング信号ＴＸ（ｉ）、ＦＤＲＳＴ（ｉ）、ＳＥＬ（ｉ）以外のタイミング信号ＴＸ、ＦＤＲＳＴ、ＳＥＬは、低レベル、高レベルおよび低レベルにそれぞれ維持されている。次の行（ｉ＋１行）の画素Ｐの信号を読み出す動作は、ｉ行目の画素Ｐの信号を読み出す動作と同じである。このようにして、画素Ｐの露光および信号の読み出しを選択行毎に実施することにより、ローリング電子シャッターが実現される。

このように、この実施形態では、ＰＤの電荷がＦＤ部に漏れた場合でも、垂直信号線ＶＬＩＮＥ（ｊ）に入力されたノイズ信号が第２クリップレベルＶＣＬ２でクリップされるため、ノイズ信号と画素信号との電圧差ＶＤＩＦ２を所定の電圧ＶＳＡＴ以上にできる。例えば、撮影画像は、電圧差ＶＤＩＦが電圧ＶＳＡＴ以上の場合、白くなり、電圧差ＶＤＩＦが電圧ＶＳＡＴ以下の場合、電圧差ＶＤＩＦの大きさに応じた色になる。したがって、この実施形態では、高輝度の被写体を撮影した場合でも、被写体像が黒くなることを防止できる。

例えば、高輝度の被写体を撮影した場合、入射光の光量が大きいため、ＰＤで生成された電荷がＦＤ部に漏れ、ノイズ信号のレベルが画素信号のレベルに近づく。このため、ノイズ信号と画素信号との電圧差ＶＤＩＦが小さくなり、画素データ（電圧差ＶＤＩＦ）が示す輝度が相対的に低くなる。例えば、太陽を撮影した場合、太陽像の画素データ（電圧差ＶＤＩＦ）が示す輝度が極端に低くなり、太陽像が黒くなる。この現象は、例えば、黒太陽と呼ばれる。

ここで、例えば、クリップ回路ＣＰ２が省かれた撮像素子では、ＰＤの電荷がＦＤ部に漏れた場合、図７に太い破線で示すように、垂直信号線ＶＬＩＮＥ（ｊ）の電位は、第２クリップレベルＶＣＬ２より低くなる。この場合、ノイズ信号と画素信号との電圧差ＶＤＩＦ３が電圧ＶＳＡＴより低くなるため、黒太陽が発生する。これに対し、この実施形態では、上述したように、クリップ回路ＣＰ２が垂直信号線ＶＬＩＮＥ（ｊ）に入力されたノイズ信号を第２クリップレベルＶＣＬ２でクリップするため、黒太陽が発生することを防止できる。

なお、被写体が高輝度でない場合、ＰＤの電荷がＦＤ部に漏れないため、垂直信号線ＶＬＩＮＥ（ｊ）の電位は、画素信号が垂直信号線ＶＬＩＮＥ（ｊ）に出力されるまで、ノイズ信号のノイズレベルＮＬ１を維持する。この場合、ノイズ信号と画素信号との電圧差ＶＤＩＦ１が電圧ＶＳＡＴ以上であるため、黒太陽は発生しない。

したがって、例えば、第２クリップレベルＶＣＬ２は、ノイズレベルＮＬ１以下で、かつ、高輝度の被写体を撮影したときの電圧差ＶＤＩＦが電圧ＶＳＡＴ以上になるように、設定される。また、垂直走査回路ＶＳＲ２がローリング電子シャッター動作を実施する場合、クリップ回路ＣＰ２に供給されるクリップ電圧Ｖｃｌｉｐは、第２クリップレベルＶＣＬ２にトランジスタＴＲ２１の閾値電圧Ｖｔを加算した電圧値に設定される。

図８は、図６に示した撮像素子ＩＳＥＮを用いて構成された撮像装置の一例を示している。この実施形態の撮像装置は、例えば、電子カメラであり、グローバルシャッターモードおよびローリングシャッターモードを有している。例えば、撮像装置は、撮像素子ＩＳＥＮ、撮影レンズＬＥＮＳ、中央処理装置ＣＰＵ、タイミングジェネレータＴＧ、メモリＭＥＭ、記憶媒体インターフェースＭＩＦ、液晶ディスプレイＬＣＤおよび操作部ＵＩを有している。撮像素子ＩＳＥＮは、上述した図６に示した撮像素子ＩＳＥＮである。なお、撮像装置は、図６に示した撮像素子ＩＳＥＮの代わりに、図１に示した撮像素子ＩＳＥＮを含んで構成されてもよい。

撮影レンズＬＥＮＳは、被写体の像を撮像素子ＩＳＥＮの受光面に結像する。なお、撮像装置は、撮影レンズＬＥＮＳの他に、ズームレンズやフォーカスレンズ等を有してもよい。ＣＰＵは、図示しないプログラムに基づいて、撮像装置の動作を制御する。例えば、ＣＰＵは、自動露出制御、自動焦点制御、撮像素子ＩＳＥＮの制御、タイミングジェネレータＴＧの制御および画像データの記録等を実施する。

また、例えば、ＣＰＵは、グローバルシャッターモードおよびローリングシャッターモードのいずれかを示すモード制御信号ＭＳＩＧをタイミングジェネレータＴＧに供給する。なお、ＣＰＵは、タイミングジェネレータＴＧおよび撮像素子ＩＳＥＮに、モード制御信号ＭＳＩＧを供給してもよい。この場合、ローリング電子シャッター動作とグローバル電子シャッター動作とを切り換え可能に実施する撮像素子ＩＳＥＮ（垂直走査回路ＶＳＲ２、クリップ回路ＣＰ２等）の構成や制御を簡易にできる。

タイミングジェネレータＴＧは、ＣＰＵにより制御され、撮像素子ＩＳＥＮに駆動信号ＤＳＩＧを供給する。例えば、タイミングジェネレータＴＧは、上述した図６に示した垂直走査回路ＶＳＲ２および水平出力回路ＨＳＲの駆動信号ＤＳＩＧを、撮像素子ＩＳＥＮに供給する。

例えば、モード制御信号ＭＳＩＧがグローバルシャッターモードを示す場合、タイミングジェネレータＴＧは、上述した図３に示した動作を撮像素子ＩＳＥＮに実施させるための駆動信号ＤＳＩＧを、撮像素子ＩＳＥＮに供給する。また、例えば、モード制御信号ＭＳＩＧがローリングシャッターモードを示す場合、タイミングジェネレータＴＧは、上述した図７に示した動作を撮像素子ＩＳＥＮに実施させるための駆動信号ＤＳＩＧを、撮像素子ＩＳＥＮに供給する。これにより、撮像装置は、撮像素子ＩＳＥＮの動作を、ローリング電子シャッター動作とグローバル電子シャッター動作とに切り換えることができる。

なお、例えば、垂直走査回路ＶＳＲ２がタイミング信号ＣＬＩＰ−ＳＷ、ＮＯＩＳＥ−ＳＷ、ＳＩＧＮＡＬ−ＳＷ、ＡＭＰＲＳＴを生成しない場合、タイミングジェネレータＴＧは、タイミング信号ＣＬＩＰ−ＳＷ、ＮＯＩＳＥ−ＳＷ、ＳＩＧＮＡＬ−ＳＷ、ＡＭＰＲＳＴを、撮像素子ＩＳＥＮに供給する。また、タイミングジェネレータＴＧは、ＣＰＵ内に設けられてもよいし、撮像素子ＩＳＥＮ内に設けられてもよい。

メモリＭＥＭは、例えば、フラッシュメモリ等の不揮発性メモリで形成された内蔵メモリであり、撮像装置の動作を制御するためのプログラム等を記憶する。なお、メモリＭＥＭは、撮影された画像の画像データ等を記憶してもよい。記憶媒体インターフェースＭＩＦは、撮影された画像の画像データ等を記憶するための記憶媒体と撮像装置とのインターフェースであり、記憶媒体が挿入されるスロット等である。

ＬＣＤは、撮影された画像、記憶媒体に記憶された画像およびメニュー画面等を表示する。操作部ＵＩは、レリーズボタンおよびその他の各種スイッチを有し、撮像装置を動作させるために、ユーザにより操作される。例えば、シャッターモードがユーザにより設定される場合、ユーザは、操作部ＵＩを操作して、グローバルシャッターモードおよびローリングシャッターモードのいずれかにシャッターモードを設定する。

以上、この実施形態においても、上述した実施形態と同様の効果を得ることができる。さらに、この実施形態の撮像素子ＩＳＥＮは、垂直走査回路ＶＳＲ２がローリング電子シャッター動作を実施する場合に、垂直信号線ＶＬＩＮＥに入力されたノイズ信号を第２クリップレベルＶＣＬ２でクリップするクリップ回路ＣＰ２を有している。これにより、この実施形態では、高輝度の被写体を撮影した場合に、被写体像が黒くなることを防止できる。特に、この実施形態では、黒太陽の発生を防止できる。

なお、上述した実施形態では、クリップ回路ＣＰ１がトランジスタＴＲ２１、ＴＲ２２を含んで構成される例について述べた。本発明は、かかる実施形態に限定されるものではない。例えば、図９に示すように、クリップ回路ＣＰ３は、上述した図２に示した構成からトランジスタＴＲ２２が省かれて構成されてもよい。この場合、例えば、図９に示したクリップ電圧生成部ＶＧＥＮは、上述した図３や図７に示したタイミング信号ＣＬＩＰ−ＳＷが高レベルになる期間に、トランジスタＴＲ２１にクリップ電圧Ｖｃｌｉｐを与える。

例えば、図３に示した動作では、電圧生成部ＶＧＥＮは、タイミング信号ＡＭＰＲＳＴに同期して、トランジスタＴＲ２１にクリップ電圧Ｖｃｌｉｐを与える。なお、クリップ電圧生成部ＶＧＥＮは、撮像素子ＩＳＥＮ内に設けられてもよいし、撮像素子ＩＳＥＮの外部（例えば、上述した図８に示すタイミングジェネレータＴＧ内）に設けられてもよい。この場合にも、上述した実施形態と同様の効果を得ることができる。

上述した実施形態では、カラム増幅部ＳＧＡがノイズ信号および画素信号の両方を保持する例について述べた。本発明は、かかる実施形態に限定されるものではない。例えば、撮像素子ＩＳＥＮは、上述した図１、図６に示したカラム増幅部ＳＧＡの代わりに、ノイズ信号および画素信号のうちの画素信号のみを保持するカラム増幅部を有してもよい。この場合、例えば、ノイズ信号は、垂直信号線ＶＬＩＮＥからカラム増幅部を介さずに出力される。この場合にも、上述した実施形態と同様の効果を得ることができる。

上述した図６−図８で説明した実施形態では、撮像素子ＩＳＥＮが図７に示したローリング電子シャッター動作を実施する例について述べた。本発明は、かかる実施形態に限定されるものではない。例えば、図６に示した撮像素子ＩＳＥＮは、図４に示したローリング電子シャッター動作を実施してもよい。この場合、タイミング信号ＣＬＩＰ−ＳＷは、ノイズ信号がカラム増幅部ＳＧＡのコンデンサＣ３に保持されるまで、高レベルに維持されるように制御される。

例えば、タイミング信号ＣＬＩＰ−ＳＷは、タイミング信号ＡＭＰＲＳＴが高レベルから低レベルに変化する前に、低レベルから高レベルに変化し、タイミング信号ＮＯＩＳＥ−ＳＷが高レベルから低レベルに変化した後に、低レベルに戻る。この場合にも、上述した図６−図８で説明した実施形態と同様の効果を得ることができる。また、例えば、図１に示した撮像素子ＩＳＥＮは、図７に示したローリング電子シャッター動作からタイミング信号ＣＬＩＰ−ＳＷの制御を省いた動作を実施してもよい。この場合にも、上述した図１−図５で説明した実施形態と同様の効果を得ることができる。

以上、本発明について詳細に説明してきたが、上記の実施形態およびその変形例は発明の一例に過ぎず、本発明はこれに限定されるものではない。本発明を逸脱しない範囲で変形可能であることは明らかである。

本発明は、撮像素子に利用できる。

Claims (3)

1. 光を電荷に変換する光電変換部と電荷を電圧に変換する電荷電圧変換部と前記光電変換部で光電変換された電荷を前記光電変換部から前記電荷電圧変換部へ転送する転送動作を実施する転送部と前記電荷電圧変換部を第１基準電圧にリセットするリセット部とを有し、前記転送部により前記光電変換部の電荷が転送された前記電荷電圧変換部の電圧に応じた第１信号と前記リセット部により前記第１基準電圧にリセットされた前記電荷電圧変換部の電圧に応じた第２信号とを生成する画素が列方向及び行方向に複数配置された画素部と、
   前記列方向及び前記行方向に配置された複数の前記画素の前記転送動作を実施した後、前記行方向に配置された複数の前記画素毎に前記第１信号及び前記第２信号の順でそれぞれ前記第１信号及び前記第２信号を前記画素から読み出すように前記画素部を制御する制御部と、
   前記列方向に配置された複数の前記画素毎に設けられ、前記制御部により前記画素から読み出された前記第１信号及び前記第２信号を出力する信号線と、
   前記信号線に設けられ、前記行方向に配置された複数の前記画素毎に前記制御部により前記第１信号を前記画素から前記信号線へ出力する前に前記信号線の電圧を第２基準電圧にするクリップ回路と、
   を備える撮像素子。
2. 請求項１に記載の撮像素子において、
   前記画素から前記信号線に読み出された前記第１信号を保持する第１サンプリング部と前記画素から前記信号線に出力された前記第２信号を保持する第２サンプリング部とを有するサンプリング部を更に備える撮像素子。
3. 請求項２に記載の撮像素子において、
   前記サンプリング部は、前記第１信号及び前記第２信号を増幅する増幅部を更に有し、
   前記第１サンプリング部は、前記増幅部により増幅された前記第１信号を保持し、
   前記第２サンプリング部は、前記増幅部により増幅された前記第２信号を保持する撮像素子。

Images