JP2014158369A

JP2014158369A - Switching module and switching power supply using the same

Info

Publication number: JP2014158369A
Application number: JP2013028172A
Authority: JP
Inventors: Yoshifumi Suehiro; 善文末広
Original assignee: Panasonic Corp
Current assignee: Panasonic Corp
Priority date: 2013-02-15
Filing date: 2013-02-15
Publication date: 2014-08-28

Abstract

PROBLEM TO BE SOLVED: To provide a switching module in which the on resistance of a field effect transistor can be reduced, and the speed of switching operation of the field effect transistor can be increased, and to provide a switching power supply device using the same.SOLUTION: A switching module includes a field effect transistor, and a drive circuit for driving the field effect transistor. When turning the field effect transistor on, the drive circuit sets the drive voltage Vgs of the field effect transistor to a first specified voltage V1 larger than the threshold voltage Vth of the field effect transistor. Furthermore, before turning the field effect transistor off, upon elapsing a predetermined time Ts after turning the field effect transistor on, the drive circuit sets the drive voltage Vgs to a second specified voltage V2 larger than the threshold voltage Vth and smaller than the first specified voltage V1.

Description

本発明は、スイッチングモジュールおよびそれを用いたスイッチング電源装置に関するものである。 The present invention relates to a switching module and a switching power supply device using the same.

従来から、スイッチング電源装置およびそれを用いた照明装置が提案されている（例えば、特許文献１）。また、近年、この種の照明装置として、図６に示す構成を有する照明点灯装置が提案されている（特許文献２）。 Conventionally, a switching power supply device and a lighting device using the same have been proposed (for example, Patent Document 1). In recent years, an illumination lighting device having the configuration shown in FIG. 6 has been proposed as this type of illumination device (Patent Document 2).

上述の照明点灯装置は、商用交流電源６１から電力供給を受けて直流電圧を出力する直流電源回路６２と、直流電源回路６２から出力された直流電圧により点灯するＬＥＤモジュール部６３とを備えている。特許文献２には、ＬＥＤモジュール部６３が、直列に接続された複数のＬＥＤ素子を備えている旨が記載されている。 The illumination lighting device described above includes a DC power supply circuit 62 that receives power supply from the commercial AC power supply 61 and outputs a DC voltage, and an LED module unit 63 that lights up with the DC voltage output from the DC power supply circuit 62. . Patent Document 2 describes that the LED module unit 63 includes a plurality of LED elements connected in series.

直流電源回路６２は、整流回路６４と、整流回路６４により整流された電圧を所定の直流電圧に変換する定電流回路６５とを備えている。 The DC power supply circuit 62 includes a rectifier circuit 64 and a constant current circuit 65 that converts the voltage rectified by the rectifier circuit 64 into a predetermined DC voltage.

定電流回路６５は、平滑コンデンサ６６と、ＬＥＤ素子に流れる電流を検出する電流検出手段６７と、電流検出手段６７の検出結果に応じてＬＥＤモジュール部６３に供給すべき直流電圧を出力する直流電圧変換回路６８とで構成されている。 The constant current circuit 65 includes a smoothing capacitor 66, a current detection unit 67 that detects a current flowing through the LED element, and a DC voltage that outputs a DC voltage to be supplied to the LED module unit 63 according to the detection result of the current detection unit 67. And a conversion circuit 68.

ＬＥＤモジュール部６３は、直列に接続された複数のＬＥＤ素子とスイッチング素子６９との直列回路を有している。なお、特許文献１には、スイッチング素子６９が、電界効果トランジスタである旨が記載されている。 The LED module 63 has a series circuit of a plurality of LED elements connected in series and a switching element 69. Patent Document 1 describes that the switching element 69 is a field effect transistor.

また、直流電源回路６２は、スイッチング素子６９のゲート抵抗を調整するゲート抵抗制御回路７０と、スイッチング素子６９へのゲート電圧を発生させるゲート電圧発生回路７１とを備えている。 The DC power supply circuit 62 includes a gate resistance control circuit 70 that adjusts the gate resistance of the switching element 69 and a gate voltage generation circuit 71 that generates a gate voltage to the switching element 69.

特許文献２には、ゲート電圧発生回路７１の出力端とスイッチング素子６９のゲートとの間に、可変抵抗７２が接続されており、ゲート抵抗制御回路７０によって可変抵抗７２の抵抗値が決定される旨が記載されている。また、特許文献２には、スイッチング素子６９のオンデューティ比に応じてスイッチング素子６９のゲート電圧を調整する旨が記載されている。また、特許文献２には、スイッチング素子６９のゲート電圧を高くすることによって、スイッチング素子６９のオン抵抗が低くなる旨が記載されている。 In Patent Document 2, a variable resistor 72 is connected between the output terminal of the gate voltage generation circuit 71 and the gate of the switching element 69, and the resistance value of the variable resistor 72 is determined by the gate resistance control circuit 70. The effect is described. Patent Document 2 describes that the gate voltage of the switching element 69 is adjusted in accordance with the on-duty ratio of the switching element 69. Patent Document 2 describes that the on-resistance of the switching element 69 is lowered by increasing the gate voltage of the switching element 69.

特開２０１０−２８４０３１号公報JP 2010-284031 A 特開２０１２−４８９７６号公報JP 2012-48976 A

ところで、上述の照明点灯装置に用いられたスイッチング素子６９は、一般的に、オン抵抗の低減とスイッチング動作の高速化が求められている。 Incidentally, the switching element 69 used in the above-described illumination lighting device is generally required to reduce the on-resistance and increase the switching operation speed.

上述の照明点灯装置では、スイッチング素子６９のゲート電圧を高くすることによって、スイッチング素子６９のオン抵抗を低減することが可能となる。 In the illumination lighting device described above, the on-resistance of the switching element 69 can be reduced by increasing the gate voltage of the switching element 69.

しかしながら、上述の照明点灯装置では、スイッチング素子６９がオン状態のときに、スイッチング素子６９のゲート・ソース間に蓄積される電荷量が多くなるので、スイッチング素子６９のターンオフ時間が長くなる可能性がある。よって、上述の照明点灯装置では、スイッチング素子６９のスイッチング動作の高速化が制限される。なお、本願発明者は、上述の照明点灯装置に関して、スイッチング素子６９と、ゲート抵抗制御回路７０と、ゲート電圧発生回路７１と、可変抵抗７２とで、スイッチングモジュールを構成することを考えた。 However, in the above-described illumination lighting device, when the switching element 69 is in the on state, the amount of charge accumulated between the gate and the source of the switching element 69 increases, so that the turn-off time of the switching element 69 may be long. is there. Therefore, in the above-described illumination lighting device, speeding up of the switching operation of the switching element 69 is limited. The inventor of the present application considered that the switching module is configured by the switching element 69, the gate resistance control circuit 70, the gate voltage generation circuit 71, and the variable resistance 72 with respect to the above-described illumination lighting device.

本発明は上記事由に鑑みて為されたものであり、その目的は、電界効果トランジスタのオン抵抗を低減可能で、且つ、電界効果トランジスタのスイッチング動作の高速化を図ることが可能なスイッチングモジュールおよびそれを用いたスイッチング電源装置を提供することにある。 The present invention has been made in view of the above-described reasons, and an object of the present invention is to provide a switching module capable of reducing the on-resistance of a field effect transistor and increasing the switching speed of the field effect transistor. It is to provide a switching power supply device using the same.

本発明のスイッチングモジュールは、電界効果トランジスタと、前記電界効果トランジスタを駆動する駆動回路とを備え、前記駆動回路は、前記電界効果トランジスタをオンさせるとき、前記電界効果トランジスタの駆動電圧を、前記電界効果トランジスタの閾値電圧よりも大きな第１規定電圧とし、前記駆動回路は、前記電界効果トランジスタをオンさせてから所定時間を経過した後で且つ前記電界効果トランジスタをオフさせる前に、前記駆動電圧を、前記閾値電圧以上で且つ前記第１規定電圧よりも小さな第２規定電圧とすることを特徴とする。 The switching module of the present invention includes a field effect transistor and a drive circuit that drives the field effect transistor. When the drive circuit turns on the field effect transistor, the drive voltage of the field effect transistor is changed to the electric field effect transistor. A first specified voltage greater than a threshold voltage of the effect transistor is set, and the drive circuit sets the drive voltage after a predetermined time has elapsed since the field effect transistor was turned on and before the field effect transistor was turned off. The second specified voltage is equal to or higher than the threshold voltage and smaller than the first specified voltage.

このスイッチングモジュールにおいて、前記第２規定電圧は、前記閾値電圧よりも大きく且つ前記第１規定電圧よりも小さいことが好ましい。 In this switching module, it is preferable that the second specified voltage is larger than the threshold voltage and smaller than the first specified voltage.

このスイッチングモジュールにおいて、前記所定時間は、前記電界効果トランジスタのオン期間に対して９０％の期間となるように設定してあることが好ましい。 In this switching module, it is preferable that the predetermined time is set to be 90% of the ON period of the field effect transistor.

このスイッチングモジュールにおいて、前記電界効果トランジスタは、Ｓｉに比べてバンドギャップの広いワイドバンドギャップ半導体を用いて形成されてなることが好ましい。 In this switching module, the field effect transistor is preferably formed using a wide band gap semiconductor having a wider band gap than Si.

本発明のスイッチング電源装置は、前記スイッチングモジュールを備えてなることを特徴とする。 A switching power supply device according to the present invention includes the switching module.

本発明のスイッチングモジュールにおいては、電界効果トランジスタのオン抵抗を低減可能で、且つ、電界効果トランジスタのスイッチング動作の高速化を図ることが可能となる。 In the switching module of the present invention, the on-resistance of the field effect transistor can be reduced, and the switching operation of the field effect transistor can be speeded up.

本発明のスイッチング電源装置においては、電界効果トランジスタのオン抵抗を低減可能で、且つ、電界効果トランジスタのスイッチング動作の高速化を図ることが可能となる。 In the switching power supply device of the present invention, the on-resistance of the field effect transistor can be reduced, and the switching operation of the field effect transistor can be speeded up.

本実施形態のスイッチングモジュールに関し、（ａ）は電界効果トランジスタのゲート・ソース間電圧の電圧波形の説明図、（ｂ）は電界効果トランジスタのドレイン・ソース間電圧の電圧波形の説明図、（ｃ）は電界効果トランジスタのドレイン電流の電流波形の説明図である。Regarding the switching module of the present embodiment, (a) is an explanatory diagram of the voltage waveform of the gate-source voltage of the field effect transistor, (b) is an explanatory diagram of the voltage waveform of the drain-source voltage of the field effect transistor, (c) ) Is an explanatory diagram of a current waveform of a drain current of a field effect transistor. 本実施形態のスイッチングモジュールを用いたＰＦＣ回路の回路図である。It is a circuit diagram of the PFC circuit using the switching module of this embodiment. 本実施形態のスイッチングモジュールに関し、電界効果トランジスタのオン抵抗と電界効果トランジスタのドレイン電流との相関図である。FIG. 5 is a correlation diagram between the on-resistance of the field effect transistor and the drain current of the field effect transistor with respect to the switching module of the present embodiment. 比較例のスイッチングモジュールに関し、（ａ）は電界効果トランジスタのゲート・ソース間電圧の電圧波形の説明図、（ｂ）は電界効果トランジスタのドレイン・ソース間電圧の電圧波形の説明図、（ｃ）は電界効果トランジスタのドレイン電流の電流波形の説明図である。Regarding the switching module of the comparative example, (a) is an explanatory diagram of the voltage waveform of the gate-source voltage of the field effect transistor, (b) is an explanatory diagram of the voltage waveform of the drain-source voltage of the field effect transistor, (c) These are explanatory drawings of the current waveform of the drain current of the field effect transistor. 本実施形態のスイッチング電源装置の回路図である。It is a circuit diagram of the switching power supply device of this embodiment. 従来例の照明点灯装置の回路図である。It is a circuit diagram of the illumination lighting device of a prior art example.

以下、本実施形態のスイッチングモジュールについて、図１〜図３を参照しながら説明する。 Hereinafter, the switching module of the present embodiment will be described with reference to FIGS.

本実施形態のスイッチングモジュール１０は、例えば、ＰＦＣ（Power Factor Correction）回路１２に用いられるものである。 The switching module 10 of this embodiment is used for, for example, a PFC (Power Factor Correction) circuit 12.

ＰＦＣ回路１２は、スイッチングモジュール１０と、インダクタＬ１と、ダイオードＤ１と、平滑用のコンデンサＣ１とを備えている。 The PFC circuit 12 includes a switching module 10, an inductor L1, a diode D1, and a smoothing capacitor C1.

スイッチングモジュール１０は、電界効果トランジスタ（Field Effect Transistor：ＦＥＴ）１と、ＦＥＴ１を駆動する駆動回路２とを備えている。 The switching module 10 includes a field effect transistor (FET) 1 and a drive circuit 2 that drives the FET 1.

ＦＥＴ１としては、例えば、ＭＯＳＦＥＴを用いることができる。本実施形態では、ＦＥＴ１として、Ｓｉを用いたＭＯＳＦＥＴを採用している。Ｓｉを用いたＭＯＳＦＥＴとは、基板としてシリコン基板を用いたＭＯＳＦＥＴを意味し、チャネル部の材料がシリコンであることを意味する。 As the FET 1, for example, a MOSFET can be used. In the present embodiment, a MOSFET using Si is employed as the FET 1. The MOSFET using Si means a MOSFET using a silicon substrate as a substrate, and means that the material of the channel portion is silicon.

駆動回路２は、例えば、マイクロコンピュータに適宜のプログラムを搭載することにより構成することができる。プログラムは、例えば、マイクロコンピュータに予め設けられたメモリ（図示せず）に記憶されている。 The drive circuit 2 can be configured, for example, by mounting an appropriate program on a microcomputer. For example, the program is stored in a memory (not shown) provided in advance in the microcomputer.

ＰＦＣ回路１２の一対の入力端間には、直流電圧を出力する定電圧源１４が接続されている。ＰＦＣ回路１２の一対の出力端間には、負荷１５が接続されている。 A constant voltage source 14 that outputs a DC voltage is connected between a pair of input terminals of the PFC circuit 12. A load 15 is connected between the pair of output terminals of the PFC circuit 12.

定電圧源１４のプラス側は、インダクタＬ１の一端に接続されている。インダクタＬ１の他端は、ダイオードＤ１のアノード側に接続されている。ダイオードＤ１のカソード側は、コンデンサＣ１の高電位側に接続されている。 The positive side of the constant voltage source 14 is connected to one end of the inductor L1. The other end of the inductor L1 is connected to the anode side of the diode D1. The cathode side of the diode D1 is connected to the high potential side of the capacitor C1.

ＦＥＴ１のドレイン端子は、インダクタＬ１の他端に接続されている。ＦＥＴ１のゲート端子は、駆動回路２に接続されている。ＦＥＴ１のソース端子は、コンデンサＣ１の低電位側に接続されている。また、ＦＥＴ１のソース端子は、定電圧源１４のマイナス側に接続されている。駆動回路２は、定電圧源１４のマイナス側に接続されている。定電圧源１４のマイナス側は、接地されている。本実施形態では、コンデンサＣ１に、上述の負荷１５が並列に接続されている。 The drain terminal of the FET1 is connected to the other end of the inductor L1. The gate terminal of the FET 1 is connected to the drive circuit 2. The source terminal of the FET1 is connected to the low potential side of the capacitor C1. The source terminal of the FET 1 is connected to the negative side of the constant voltage source 14. The drive circuit 2 is connected to the negative side of the constant voltage source 14. The negative side of the constant voltage source 14 is grounded. In the present embodiment, the above-described load 15 is connected in parallel to the capacitor C1.

駆動回路２は、ＦＥＴ１をオンさせるとき、図１（ａ）中の実線で示すように、ＦＥＴ１の駆動電圧（本実施形態では、ＦＥＴ１のゲート・ソース間電圧）Ｖgsを、ＦＥＴ１の閾値電圧Ｖth（例えば、３Ｖ）よりも大きな第１規定電圧Ｖ１（例えば、１０Ｖ）とする。具体的に説明すると、駆動回路２は、ＦＥＴ１をオンさせるとき、ＦＥＴ１のゲート・ソース間に、第１規定電圧Ｖ１を印加する。なお、図１（ａ）中に示す実線は、ＦＥＴ１のゲート・ソース間電圧Ｖgsの電圧波形を表している。また、図１（ｂ）中に示す実線は、ＦＥＴ１のドレイン・ソース間電圧Ｖdsの電圧波形を表している。また、図１（ｃ）中に示す実線は、ＦＥＴ１のドレイン電流Ｉdの電流波形を表している。 When the driving circuit 2 turns on the FET 1, as shown by the solid line in FIG. 1A, the driving voltage of the FET 1 (in this embodiment, the gate-source voltage of the FET 1) Vgs is changed to the threshold voltage Vth of the FET 1. The first specified voltage V1 (for example, 10V) is set to be larger than (for example, 3V). More specifically, when the FET 1 is turned on, the drive circuit 2 applies the first specified voltage V1 between the gate and the source of the FET1. Note that the solid line in FIG. 1A represents the voltage waveform of the gate-source voltage Vgs of the FET 1. Further, the solid line shown in FIG. 1B represents the voltage waveform of the drain-source voltage Vds of the FET 1. Moreover, the solid line shown in FIG.1 (c) represents the current waveform of the drain current Id of FET1.

ここで、本願発明者は、駆動回路２が、ＦＥＴ１をオンさせるとき、図１（ａ）中の二点鎖線で示すように、ＦＥＴ１のゲート・ソース間に、閾値電圧Ｖthよりも大きく且つ第１規定電圧Ｖ１よりも小さな電圧である参照電圧Ｖs（例えば、７Ｖ）を印加する比較例１のスイッチングモジュールを考えた。なお、比較例１のスイッチングモジュールは、スイッチングモジュール１０と同様の構成を有する。また、図１（ａ）中に示す二点鎖線は、比較例１のスイッチングモジュールにおけるＦＥＴ１のゲート・ソース間電圧Ｖgsの電圧波形を表している。また、図１（ｂ）中に示す二点鎖線は、比較例１のスイッチングモジュールにおけるＦＥＴ１のドレイン・ソース間電圧Ｖdsの電圧波形を表している。 Here, when the drive circuit 2 turns on the FET 1, the inventor of the present application is larger than the threshold voltage Vth between the gate and the source of the FET 1 as shown by a two-dot chain line in FIG. The switching module of the comparative example 1 which applies the reference voltage Vs (for example, 7V) which is a voltage smaller than 1 regulation voltage V1 was considered. Note that the switching module of Comparative Example 1 has the same configuration as the switching module 10. Further, a two-dot chain line shown in FIG. 1A represents a voltage waveform of the gate-source voltage Vgs of the FET 1 in the switching module of the first comparative example. Also, the two-dot chain line shown in FIG. 1B represents the voltage waveform of the drain-source voltage Vds of the FET 1 in the switching module of the first comparative example.

ところで、ＦＥＴ１のオン抵抗とＦＥＴ１のドレイン電流Ｉdとは、一般的に、図３に示すような相関を有している。図３では、ＦＥＴ１のゲート・ソース間電圧Ｖgsを大きくすることによって、図中の矢印付き一点鎖線で示すように、ＦＥＴ１のドレイン電流Ｉｄに対してＦＥＴ１のオン抵抗が変動するのを抑制可能であることを表している。 By the way, the ON resistance of the FET 1 and the drain current Id of the FET 1 generally have a correlation as shown in FIG. In FIG. 3, by increasing the gate-source voltage Vgs of the FET 1, it is possible to suppress fluctuations in the on-resistance of the FET 1 with respect to the drain current Id of the FET 1, as indicated by a dashed line with an arrow in the figure. It represents something.

本実施形態のスイッチングモジュール１０では、ＦＥＴ１のゲート・ソース間に、参照電圧Ｖsよりも大きな第１規定電圧Ｖ１を印加するので、比較例１のスイッチングモジュールに比べて、ＦＥＴ１のオン抵抗を低減することが可能となる。ここにおいて、ＦＥＴ１のオン抵抗とＦＥＴ１のドレイン電流Ｉdとの相関（以下、「ＦＥＴ１の相関関係」という）は、ＦＥＴ１により異なる。よって、スイッチングモジュール１０では、ＦＥＴ１の相関関係に基づいて、ＦＥＴ１のゲート・ソース間に印加する第１規定電圧Ｖ１の大きさを設定してある。また、スイッチングモジュール１０では、ＦＥＴ１のオン抵抗を低減する割合と、ＦＥＴ１のスイッチング動作を高速化する割合に従って、ＦＥＴ１のゲート・ソース間に印加する第１規定電圧Ｖ１の大きさを設定してある。 In the switching module 10 of the present embodiment, since the first specified voltage V1 larger than the reference voltage Vs is applied between the gate and source of the FET1, the on-resistance of the FET1 is reduced compared to the switching module of the comparative example 1. It becomes possible. Here, the correlation between the on-resistance of the FET 1 and the drain current Id of the FET 1 (hereinafter referred to as “the correlation of the FET 1”) varies depending on the FET 1. Therefore, in the switching module 10, the magnitude of the first specified voltage V1 applied between the gate and source of the FET 1 is set based on the correlation of the FET 1. In the switching module 10, the magnitude of the first specified voltage V1 applied between the gate and the source of the FET 1 is set according to the ratio of reducing the ON resistance of the FET 1 and the ratio of increasing the switching operation of the FET 1. .

したがって、本実施形態のスイッチングモジュール１０では、比較例１のスイッチングモジュールに比べて、ＦＥＴ１のオン抵抗を低減することが可能となるので、ＦＥＴ１の導通損失を低減することが可能となる。また、スイッチングモジュール１０では、比較例１のスイッチングモジュールに比べて、ＦＥＴ１のオン抵抗を低減することが可能となるので、ＦＥＴ１のドレイン・ソース間電圧Ｖdsの立ち下がり時間（言い換えれば、ＦＥＴ１のターンオン時間）を短くすることが可能となり（図１（ｂ）参照）、ＦＥＴ１のスイッチング損失を低減することが可能となる。また、本実施形態のスイッチングモジュール１０では、比較例１のスイッチングモジュールに比べて、ＦＥＴ１の導通損失およびスイッチング損失を低減することが可能となるので、ＦＥＴ１の低損失化を図ることが可能となる。 Therefore, in the switching module 10 of the present embodiment, the on-resistance of the FET 1 can be reduced as compared with the switching module of the comparative example 1, so that the conduction loss of the FET 1 can be reduced. Further, the switching module 10 can reduce the on-resistance of the FET 1 as compared with the switching module of the comparative example 1. Therefore, the fall time of the drain-source voltage Vds of the FET 1 (in other words, the turn-on of the FET 1). (Time) can be shortened (see FIG. 1B), and the switching loss of the FET 1 can be reduced. Further, in the switching module 10 of the present embodiment, the conduction loss and switching loss of the FET 1 can be reduced as compared with the switching module of the comparative example 1, so that the loss of the FET 1 can be reduced. .

また、本願発明者は、駆動回路２が、ＦＥＴ１をオンさせるとき、図４（ａ）中の一点鎖線で示すように、ＦＥＴ１のゲート・ソース間に、第１規定電圧Ｖ１を印加する比較例２のスイッチングモジュールを考えた。なお、比較例２のスイッチングモジュールは、スイッチングモジュール１０と同様の構成を有する。また、図４（ａ）中に示す一点鎖線は、比較例２のスイッチングモジュールにおけるＦＥＴ１のゲート・ソース間電圧Ｖgsの電圧波形を表している。また、図４（ｂ）中に示す一点鎖線は、比較例２のスイッチングモジュールにおけるＦＥＴ１のドレイン・ソース間電圧Ｖdsの電圧波形を表している。また、図４（ｃ）中に示す一点鎖線は、比較例２のスイッチングモジュールにおけるＦＥＴ１のドレイン電流Ｉdの電流波形を表している。また、図４（ａ）中に示す二点鎖線は、比較例１のスイッチングモジュールにおけるＦＥＴ１のゲート・ソース間電圧Ｖgsの電圧波形を表している。また、図４（ｂ）中に示す二点鎖線は、比較例１のスイッチングモジュールにおけるＦＥＴ１のドレイン・ソース間電圧Ｖdsの電圧波形を表している。また、図４（ｃ）中に示す二点鎖線は、比較例１のスイッチングモジュールにおけるＦＥＴ１のドレイン電流Ｉdの電流波形を表している。 Further, the inventor of the present application applies a first specified voltage V1 between the gate and the source of the FET 1 as shown by a one-dot chain line in FIG. 4A when the drive circuit 2 turns on the FET 1. Two switching modules were considered. Note that the switching module of Comparative Example 2 has the same configuration as the switching module 10. 4A represents a voltage waveform of the gate-source voltage Vgs of the FET 1 in the switching module of the comparative example 2. 4B represents a voltage waveform of the drain-source voltage Vds of the FET 1 in the switching module of the comparative example 2. 4C represents a current waveform of the drain current Id of the FET 1 in the switching module of the comparative example 2. Also, a two-dot chain line shown in FIG. 4A represents a voltage waveform of the gate-source voltage Vgs of the FET 1 in the switching module of the first comparative example. Also, the two-dot chain line shown in FIG. 4B represents the voltage waveform of the drain-source voltage Vds of the FET 1 in the switching module of the first comparative example. Also, the two-dot chain line shown in FIG. 4C represents the current waveform of the drain current Id of the FET 1 in the switching module of the first comparative example.

比較例２のスイッチングモジュールでは、駆動回路２が、ＦＥＴ１をオンさせるとき、ＦＥＴ１のゲート・ソース間に第１規定電圧Ｖ１を印加するので、比較例１のスイッチングモジュールに比べて、ＦＥＴ１のオン抵抗を低減することが可能となる。 In the switching module of Comparative Example 2, when the driving circuit 2 turns on the FET 1, the first specified voltage V1 is applied between the gate and the source of the FET 1, so that the on-resistance of the FET 1 is higher than that of the switching module of the Comparative Example 1. Can be reduced.

しかしながら、比較例２のスイッチングモジュールでは、駆動回路２が、ＦＥＴ１をオンさせるとき、ＦＥＴ１のゲート・ソース間に第１規定電圧Ｖ１を印加するので、比較例１のスイッチングモジュールに比べて、ＦＥＴ１のゲート・ソース間に蓄積される電荷量が多くなる。 However, in the switching module of the comparative example 2, when the drive circuit 2 turns on the FET 1, the first specified voltage V1 is applied between the gate and the source of the FET 1, so that the switching circuit of the FET 1 is compared with the switching module of the comparative example 1. The amount of charge accumulated between the gate and source increases.

本願発明者は、比較例２のスイッチングモジュールにおいて、ＦＥＴ１がオン状態のときに、ＦＥＴ１のゲート・ソース間に蓄積される電荷量が多くなると、ＦＥＴ１のターンオフ時間Ｔ１が、比較例１のスイッチングモジュールにおけるＦＥＴ１のターンオフ時間Ｔ０に比べて、長くなると考えた（図４（ｃ）参照）。 In the switching module of Comparative Example 2, when the amount of electric charge accumulated between the gate and the source of FET 1 increases in the switching module of Comparative Example 2, the turn-off time T1 of FET 1 becomes the switching module of Comparative Example 1. It was considered that it becomes longer than the turn-off time T0 of the FET 1 (see FIG. 4C).

スイッチングモジュール１０における駆動回路２は、ＦＥＴ１をオンさせてから所定時間Ｔs（図１（ａ）参照）を経過した後で且つＦＥＴ１をオフさせる前に、駆動電圧Ｖgsを、閾値電圧Ｖth以上で且つ第１規定電圧Ｖ１よりも小さな第２規定電圧Ｖ２（例えば、７Ｖ）とする。具体的に説明すると、駆動回路２は、ＦＥＴ１をオンさせてから所定時間Ｔsを経過した後で且つＦＥＴ１をオフさせる前に、ＦＥＴ１のゲート・ソース間に、第２規定電圧Ｖ２を印加する。これにより、本実施形態のスイッチングモジュール１０では、ＦＥＴ１がオン状態のとき、比較例２のスイッチングモジュールに比べて、ＦＥＴ１のゲート・ソース間に蓄積される電荷量が少なくなる。よって、スイッチングモジュール１０では、ＦＥＴ１のターンオフ時間Ｔ２を、比較例２のスイッチングモジュールにおけるＦＥＴ１のターンオフ時間Ｔ１に比べて、短くすることが可能となる（図１（ｃ）参照）。しかして、本実施形態のスイッチングモジュール１０では、比較例２のスイッチングモジュールに比べて、ＦＥＴ１のスイッチング動作の高速化（スイッチング周波数の高速化）を図ることが可能となる。また、スイッチングモジュール１０では、ＦＥＴ１のスイッチング動作の高速化を図ることが可能となるので、ＦＥＴ１に過電流が流れるのを抑制することが可能となる。なお、スイッチングモジュール１０では、駆動回路２に予め設けられたタイマ（図示せず）が、上述の所定時間Ｔsを計っている。また、スイッチングモジュール１０では、駆動回路２がＦＥＴ１をオンさせた時（ＦＥＴ１のゲート・ソース間に第１規定電圧Ｖ１を印加した時）に、上記タイマが、上述の所定時間Ｔsを計り始める。 The drive circuit 2 in the switching module 10 sets the drive voltage Vgs to a threshold voltage Vth or more after a predetermined time Ts (see FIG. 1A) has elapsed since the FET 1 was turned on and before the FET 1 was turned off. It is assumed that the second specified voltage V2 (for example, 7V) is smaller than the first specified voltage V1. More specifically, the drive circuit 2 applies the second specified voltage V2 between the gate and the source of the FET 1 after a predetermined time Ts has elapsed since the FET 1 was turned on and before the FET 1 is turned off. Thereby, in the switching module 10 of the present embodiment, when the FET 1 is in the ON state, the amount of charge accumulated between the gate and the source of the FET 1 is smaller than that of the switching module of the comparative example 2. Therefore, in the switching module 10, the turn-off time T2 of the FET 1 can be made shorter than the turn-off time T1 of the FET 1 in the switching module of Comparative Example 2 (see FIG. 1C). Therefore, in the switching module 10 of the present embodiment, the switching operation of the FET 1 can be speeded up (speeding up of the switching frequency) compared to the switching module of the comparative example 2. In the switching module 10, the switching operation of the FET 1 can be speeded up, so that it is possible to suppress an overcurrent from flowing through the FET 1. In the switching module 10, a timer (not shown) provided in advance in the drive circuit 2 measures the above-mentioned predetermined time Ts. In the switching module 10, when the drive circuit 2 turns on the FET 1 (when the first specified voltage V 1 is applied between the gate and source of the FET 1), the timer starts measuring the predetermined time Ts.

ここにおいて、第２規定電圧Ｖ２は、閾値電圧Ｖthよりも大きく且つ第１規定電圧Ｖ１よりも小さいことが好ましい。これにより、本実施形態のスイッチングモジュール１０では、ＦＥＴ１をオフさせるまで、ＦＥＴ１をオン状態に維持することが可能となる。なお、本実施形態では、第２規定電圧Ｖ２を、比較例１のスイッチングモジュールにおける参照電圧Ｖsと同じ大きさにしているが、これを特に限定するものではなく、例えば、閾値電圧Ｖth以上で且つ参照電圧Ｖsよりも小さくしてもよい。 Here, the second specified voltage V2 is preferably larger than the threshold voltage Vth and smaller than the first specified voltage V1. Thereby, in the switching module 10 of the present embodiment, the FET 1 can be kept on until the FET 1 is turned off. In the present embodiment, the second specified voltage V2 is set to the same magnitude as the reference voltage Vs in the switching module of the comparative example 1. However, this is not particularly limited. For example, the second specified voltage V2 is equal to or higher than the threshold voltage Vth. It may be smaller than the reference voltage Vs.

また、所定時間Ｔsは、ＦＥＴ１のオン期間Ｔon（図１（ａ）参照）に対して、例えば、９０％の期間となるように設定してあることが好ましい。これにより、本実施形態のスイッチングモジュール１０では、ＦＥＴ１のオン抵抗を低減する割合を、ＦＥＴ１のスイッチング動作を高速化する割合に比べて、大きくすることが可能となる。なお、本実施形態では、所定時間Ｔsを、ＦＥＴ１のオン期間Ｔonに対して９０％の期間となるように設定してあるが、これに限らず、例えば、８０％の期間となるように設定してもよい。また、スイッチングモジュール１０では、ＦＥＴ１のオン抵抗を低減する割合と、ＦＥＴ１のスイッチング動作を高速化する割合とに従って、所定時間Ｔsを適宜設定してもよい。また、スイッチングモジュール１０では、所定時間Ｔsを、ＦＥＴ１のオン時間の最小時間（ＦＥＴ１の最小オン時間）としてもよい。 Further, it is preferable that the predetermined time Ts is set to be, for example, a period of 90% with respect to the ON period Ton of the FET 1 (see FIG. 1A). Thereby, in the switching module 10 of this embodiment, it becomes possible to make the ratio which reduces ON resistance of FET1 larger compared with the ratio which speeds up the switching operation of FET1. In the present embodiment, the predetermined time Ts is set to be 90% of the ON period Ton of the FET 1, but not limited thereto, for example, set to be 80% of the period. May be. In the switching module 10, the predetermined time Ts may be set as appropriate according to the ratio of reducing the on-resistance of the FET 1 and the ratio of increasing the switching operation of the FET 1. In the switching module 10, the predetermined time Ts may be the minimum time of the FET 1 on time (the minimum on time of the FET 1).

また、ＦＥＴ１は、Ｓｉに比べてバンドギャップの広いワイドバンドギャップ半導体を用いて形成されてなることが好ましい。ワイドバンドギャップ半導体としては、例えば、ＳｉＣ、ＧａＮなどを用いることができる。 The FET 1 is preferably formed using a wide band gap semiconductor having a wider band gap than Si. For example, SiC, GaN, or the like can be used as the wide band gap semiconductor.

ＳｉＣやＧａＮを用いたＦＥＴのオン抵抗は、一般的に、Ｓｉを用いたＦＥＴのオン抵抗の１／１００である。なお、この場合、Ｓｉを用いたＦＥＴの耐圧は、１０００Ｖである。 The on-resistance of FETs using SiC or GaN is generally 1/100 of the on-resistance of FETs using Si. In this case, the withstand voltage of the FET using Si is 1000V.

また、ＳｉＣやＧａＮを用いたＦＥＴの耐圧は、一般的に、５００Ｖ〜１２００Ｖである。また、ＳｉＣやＧａＮを用いたＦＥＴの電力損失は、一般的に、Ｓｉを用いたＦＥＴの電力損失の１／２以下である。なお、この場合、各ＦＥＴの動作周波数は、５００ｋＨｚである。 The breakdown voltage of FETs using SiC or GaN is generally 500V to 1200V. In addition, the power loss of FETs using SiC or GaN is generally less than or equal to ½ of the power loss of FETs using Si. In this case, the operating frequency of each FET is 500 kHz.

ＳｉＣやＧａＮを用いたＭＯＳＦＥＴは、一般的に、Ｓｉを用いたＭＯＳＦＥＴに比べて、低損失化および高耐圧化を図ることが可能である。また、ＳｉＣやＧａＮを用いたＭＯＳＦＥＴは、一般的に、Ｓｉを用いたＭＯＳＦＥＴに比べて、高速動作や高温（例えば、１５０℃）時における動作が可能である。 MOSFETs using SiC or GaN can generally achieve lower loss and higher breakdown voltage than MOSFETs using Si. In addition, MOSFETs using SiC or GaN are generally capable of high-speed operation and operation at a high temperature (for example, 150 ° C.) as compared with MOSFETs using Si.

したがって、本実施形態のスイッチングモジュール１０では、ＦＥＴ１として、ＳｉＣもしくはＧａＮを用いたＭＯＳＦＥＴを採用した場合、Ｓｉを用いたＭＯＳＦＥＴを採用した場合に比べて、ＦＥＴ１のオン抵抗をより低減することが可能で、且つ、ＦＥＴ１のスイッチング動作のさらなる高速化を図ることが可能となる。 Therefore, in the switching module 10 of the present embodiment, when a MOSFET using SiC or GaN is employed as the FET 1, it is possible to further reduce the on-resistance of the FET 1 as compared with the case where a MOSFET using Si is employed. In addition, the switching operation of the FET 1 can be further speeded up.

以上説明した本実施形態のスイッチングモジュール１０は、ＦＥＴ１と、ＦＥＴ１を駆動する駆動回路２とを備えている。駆動回路２は、ＦＥＴ１をオンさせるとき、ＦＥＴ１の駆動電圧Ｖgsを、ＦＥＴ１の閾値電圧Ｖthよりも大きな第１規定電圧Ｖ１とする。また、駆動回路２は、ＦＥＴ１をオンさせてから所定時間Ｔsを経過した後で且つＦＥＴ１をオフさせる前に、駆動電圧Ｖgsを、閾値電圧Ｖth以上で且つ第１規定電圧Ｖ１よりも小さな第２規定電圧Ｖ２とする。これにより、本実施形態のスイッチングモジュール１０では、ＦＥＴ１のオン抵抗を低減可能で、且つ、ＦＥＴ１のスイッチング動作の高速化を図ることが可能となる。 The switching module 10 of the present embodiment described above includes the FET 1 and the drive circuit 2 that drives the FET 1. When the drive circuit 2 turns on the FET 1, the drive voltage Vgs of the FET 1 is set to a first specified voltage V 1 that is larger than the threshold voltage Vth of the FET 1. Further, the drive circuit 2 sets the drive voltage Vgs to a second voltage that is equal to or higher than the threshold voltage Vth and smaller than the first specified voltage V1 after a predetermined time Ts has elapsed since the FET1 was turned on and before the FET1 is turned off. The specified voltage is V2. Thereby, in the switching module 10 of this embodiment, the on-resistance of the FET 1 can be reduced, and the switching operation of the FET 1 can be speeded up.

以下、本実施形態のスイッチングモジュール１０を用いたスイッチング電源装置について、図５に基づいて説明する。 Hereinafter, a switching power supply device using the switching module 10 of the present embodiment will be described with reference to FIG.

本実施形態のスイッチング電源装置２０は、商用電源１７からの交流電圧を直流電圧に変換するＡＣ−ＤＣ変換回路１１と、ＡＣ−ＤＣ変換回路１１からの直流電圧の力率を改善するＰＦＣ回路１８と、ＰＦＣ回路１８からの直流電圧を所定の直流電圧に変換するＤＣ−ＤＣ変換回路１３とを備えている。なお、ＰＦＣ回路１８は、上述のＰＦＣ回路１２と同じ構成要素で構成されている。また、図５では、ＰＦＣ回路１８におけるスイッチングモジュール１０の駆動回路２の図示を省略している。 The switching power supply device 20 of the present embodiment includes an AC-DC conversion circuit 11 that converts an AC voltage from a commercial power supply 17 into a DC voltage, and a PFC circuit 18 that improves the power factor of the DC voltage from the AC-DC conversion circuit 11. And a DC-DC conversion circuit 13 for converting a DC voltage from the PFC circuit 18 into a predetermined DC voltage. The PFC circuit 18 includes the same components as the PFC circuit 12 described above. In FIG. 5, the drive circuit 2 of the switching module 10 in the PFC circuit 18 is not shown.

ＡＣ−ＤＣ変換回路１１は、４つのダイオードにより構成されたダイオードブリッジ１６と、コンデンサＣ２とを備えている。 The AC-DC conversion circuit 11 includes a diode bridge 16 composed of four diodes and a capacitor C2.

ダイオードブリッジ１６の一対の入力端間には、商用電源１７が接続されている。ダイオードブリッジ１６の一対の出力端間には、コンデンサＣ２が接続されている。コンデンサＣ２の高電位側は、インダクタＬ１の一端に接続されている。コンデンサＣ２の低電位側は、ＦＥＴ１のソース端子に接続されている。 A commercial power supply 17 is connected between a pair of input ends of the diode bridge 16. A capacitor C <b> 2 is connected between the pair of output terminals of the diode bridge 16. The high potential side of the capacitor C2 is connected to one end of the inductor L1. The low potential side of the capacitor C2 is connected to the source terminal of the FET1.

ＤＣ−ＤＣ変換回路１３は、４つのスイッチングモジュール１０と、コンデンサＣ３と、インダクタＬ２と、トランス１９と、平滑用のコンデンサＣ４とを備えている。トランス１９は、一次巻線Ｎ１と、二次巻線Ｎ２と、三次巻線Ｎ３とを有している。なお、図５では、４つのスイッチングモジュール１０における４つの駆動回路２の図示を省略している。また、本実施形態では、説明の便宜上、４つのスイッチングモジュール１０を、第１スイッチングモジュール１０ａ、第２スイッチングモジュール１０ｂ、第３スイッチングモジュール１０ｃ、第４スイッチングモジュール１０ｄと称する。また、本実施形態では、説明の便宜上、４つのスイッチングモジュール１０ａ〜１０ｄにおける各ＦＥＴ１を、第１ＦＥＴ１ａ、第２ＦＥＴ１ｂ、第３ＦＥＴ１ｃ、第４ＦＥＴ１ｄとそれぞれ称する。また、本実施形態では、４つの駆動回路２が、対応する各ＦＥＴ１ａ〜１ｄをそれぞれ駆動しているが、これに限らず、例えば、１つの駆動回路２が、４つのＦＥＴ１ａ〜１ｄを駆動してもよい。 The DC-DC conversion circuit 13 includes four switching modules 10, a capacitor C3, an inductor L2, a transformer 19, and a smoothing capacitor C4. The transformer 19 has a primary winding N1, a secondary winding N2, and a tertiary winding N3. In FIG. 5, the four drive circuits 2 in the four switching modules 10 are not shown. In the present embodiment, for convenience of explanation, the four switching modules 10 are referred to as a first switching module 10a, a second switching module 10b, a third switching module 10c, and a fourth switching module 10d. In the present embodiment, for convenience of explanation, each FET 1 in the four switching modules 10a to 10d is referred to as a first FET 1a, a second FET 1b, a third FET 1c, and a fourth FET 1d, respectively. In the present embodiment, the four drive circuits 2 drive the corresponding FETs 1a to 1d, but the present invention is not limited to this. For example, one drive circuit 2 drives the four FETs 1a to 1d. May be.

第１ＦＥＴ１ａのドレイン端子は、コンデンサＣ１の高電位側に接続されている。第１ＦＥＴ１ａのソース端子は、第２ＦＥＴ１ｂのドレイン端子に接続されている。第２ＦＥＴ１ｂのソース端子は、コンデンサＣ１の低電位側に接続されている。また、第２ＦＥＴ１ｂのドレイン端子は、コンデンサＣ３を介してインダクタＬ２の一端に接続されている。インダクタＬ２の他端は、トランス１９の一次巻線Ｎ１の一端に接続されている。一次巻線Ｎ１の他端は、第２ＦＥＴ１ｂのソース端子に接続されている。 The drain terminal of the first FET 1a is connected to the high potential side of the capacitor C1. The source terminal of the first FET 1a is connected to the drain terminal of the second FET 1b. The source terminal of the second FET 1b is connected to the low potential side of the capacitor C1. The drain terminal of the second FET 1b is connected to one end of the inductor L2 via the capacitor C3. The other end of the inductor L2 is connected to one end of the primary winding N1 of the transformer 19. The other end of the primary winding N1 is connected to the source terminal of the second FET 1b.

トランス１９の二次巻線Ｎ２の一端は、第３ＦＥＴ１ｃのドレイン端子に接続されている。第３ＦＥＴ１ｃのソース端子は、コンデンサＣ４の高電位側に接続されている。二次巻線Ｎ２の他端は、コンデンサＣ４の低電位側に接続されている。また、二次巻線Ｎ２の他端は、トランス１９の三次巻線Ｎ３の一端に接続されている。三次巻線Ｎ３の他端は、第４ＦＥＴ１ｄのドレイン端子に接続されている。第４ＦＥＴ１ｄのソース端子は、コンデンサＣ４の高電位側に接続されている。 One end of the secondary winding N2 of the transformer 19 is connected to the drain terminal of the third FET 1c. The source terminal of the third FET 1c is connected to the high potential side of the capacitor C4. The other end of the secondary winding N2 is connected to the low potential side of the capacitor C4. The other end of the secondary winding N2 is connected to one end of the tertiary winding N3 of the transformer 19. The other end of the tertiary winding N3 is connected to the drain terminal of the fourth FET 1d. The source terminal of the fourth FET 1d is connected to the high potential side of the capacitor C4.

本実施形態のスイッチング電源装置２０では、ＤＣ−ＤＣ変換回路１３により変換された上記所定の直流電圧によって、例えば、直列に接続された複数のＬＥＤ素子を点灯させることが可能となる。すなわち、スイッチング電源装置２０は、照明用の点灯装置として使用することができる。なお、本実施形態では、スイッチング電源装置２０として、照明用の点灯装置を例示しているが、これを特に限定するものではない。 In the switching power supply device 20 of the present embodiment, for example, a plurality of LED elements connected in series can be lit by the predetermined DC voltage converted by the DC-DC conversion circuit 13. That is, the switching power supply device 20 can be used as a lighting device for illumination. In addition, in this embodiment, although the lighting device for illumination is illustrated as the switching power supply device 20, this is not specifically limited.

また、スイッチング電源装置２０では、ＦＥＴ１として、ＳｉＣもしくはＧａＮを用いたＭＯＳＦＥＴを採用した場合、Ｓｉを用いたＭＯＳＦＥＴを採用した場合に比べて、ＦＥＴ１による高速動作が可能となる。 Further, in the switching power supply device 20, when a MOSFET using SiC or GaN is employed as the FET 1, a high-speed operation by the FET 1 is possible as compared with a case where a MOSFET using Si is employed.

ところで、ＰＦＣ回路１８におけるインダクタＬ１のインピーダンスＺ_L1は、インダクタＬ１のインダクタンスをＬ、角周波数をω、周波数をｆとすると、次式により求められる。 Incidentally, the impedance Z _L1 of the inductor L1 in the PFC circuit 18 is obtained by the following equation, where L is the inductance of the inductor L1, ω is the angular frequency, and f is the frequency.

また、ＰＦＣ回路１８におけるコンデンサＣ１のインピーダンスＺ_C1は、コンデンサＣ１のキャパシタンスをＣ、角周波数をω、周波数をｆとすると、次式により求められる。 Further, the impedance Z _C1 of the capacitor C1 in the PFC circuit 18 is obtained by the following equation, where C is the capacitance of the capacitor C1, ω is the angular frequency, and f is the frequency.

本実施形態のスイッチング電源装置２０では、周波数ｆを高くすることによって、インダクタＬ１のインダクタンスＬおよびコンデンサＣ１のキャパシタンスＣの各々を小さくすることが可能となる。これにより、スイッチング電源装置２０では、インダクタＬ１やコンデンサＣ１のサイズを小さくすることが可能となり、スイッチング電源装置２０の小型化を図ることが可能となる。 In the switching power supply device 20 of the present embodiment, it is possible to reduce each of the inductance L of the inductor L1 and the capacitance C of the capacitor C1 by increasing the frequency f. As a result, in the switching power supply device 20, it is possible to reduce the size of the inductor L1 and the capacitor C1, and it is possible to reduce the size of the switching power supply device 20.

以上説明した本実施形態のスイッチング電源装置２０は、上述のスイッチングモジュール１０を備えているので、ＦＥＴ１のオン抵抗を低減可能で、且つ、ＦＥＴ１のスイッチング動作の高速化を図ることが可能となる。また、スイッチング電源装置２０は、上述のスイッチングモジュール１０を備えているので、スイッチング電源装置２０の電力損失を低減することが可能となり、スイッチング電源装置２０の高効率化を図ることが可能となる。 Since the switching power supply device 20 of the present embodiment described above includes the switching module 10 described above, the on-resistance of the FET 1 can be reduced and the switching operation of the FET 1 can be speeded up. In addition, since the switching power supply device 20 includes the switching module 10 described above, it is possible to reduce the power loss of the switching power supply device 20 and increase the efficiency of the switching power supply device 20.

１電界効果トランジスタ
２駆動回路
１０スイッチングモジュール
２０スイッチング電源装置
Ｔon オン期間
Ｔs 所定時間
Ｖ１第１規定電圧
Ｖ２第２規定電圧
Ｖgs 駆動電圧
Ｖth 閾値電圧 DESCRIPTION OF SYMBOLS 1 Field effect transistor 2 Drive circuit 10 Switching module 20 Switching power supply device Ton ON period Ts Predetermined time V1 1st specified voltage V2 2nd specified voltage Vgs Drive voltage Vth Threshold voltage

Claims

電界効果トランジスタと、前記電界効果トランジスタを駆動する駆動回路とを備え、前記駆動回路は、前記電界効果トランジスタをオンさせるとき、前記電界効果トランジスタの駆動電圧を、前記電界効果トランジスタの閾値電圧よりも大きな第１規定電圧とし、前記駆動回路は、前記電界効果トランジスタをオンさせてから所定時間を経過した後で且つ前記電界効果トランジスタをオフさせる前に、前記駆動電圧を、前記閾値電圧以上で且つ前記第１規定電圧よりも小さな第２規定電圧とすることを特徴とするスイッチングモジュール。 A field effect transistor; and a drive circuit that drives the field effect transistor, wherein the drive circuit sets a drive voltage of the field effect transistor to be higher than a threshold voltage of the field effect transistor when the field effect transistor is turned on. The driving circuit sets the driving voltage to be equal to or higher than the threshold voltage after a predetermined time has elapsed since turning on the field effect transistor and before turning off the field effect transistor. A switching module having a second specified voltage smaller than the first specified voltage.

前記第２規定電圧は、前記閾値電圧よりも大きく且つ前記第１規定電圧よりも小さいことを特徴とする請求項１記載のスイッチングモジュール。 The switching module according to claim 1, wherein the second specified voltage is larger than the threshold voltage and smaller than the first specified voltage.

前記所定時間は、前記電界効果トランジスタのオン期間に対して９０％の期間となるように設定してあることを特徴とする請求項１または請求項２記載のスイッチングモジュール。 The switching module according to claim 1, wherein the predetermined time is set to be 90% of the on-period of the field effect transistor.

前記電界効果トランジスタは、Ｓｉに比べてバンドギャップの広いワイドバンドギャップ半導体を用いて形成されてなることを特徴とする請求項１ないし請求項３のいずれか１項に記載のスイッチングモジュール。 4. The switching module according to claim 1, wherein the field effect transistor is formed using a wide band gap semiconductor having a wider band gap than Si. 5.

請求項１ないし請求項４のいずれか１項に記載のスイッチングモジュールを備えてなることを特徴とするスイッチング電源装置。 A switching power supply device comprising the switching module according to claim 1.