JP2014158010A - 配線基板の製造方法 - Google Patents

配線基板の製造方法 Download PDF

Info

Publication number
JP2014158010A
JP2014158010A JP2013164895A JP2013164895A JP2014158010A JP 2014158010 A JP2014158010 A JP 2014158010A JP 2013164895 A JP2013164895 A JP 2013164895A JP 2013164895 A JP2013164895 A JP 2013164895A JP 2014158010 A JP2014158010 A JP 2014158010A
Authority
JP
Japan
Prior art keywords
layer
forming
via hole
conductor
catalyst layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013164895A
Other languages
English (en)
Inventor
Shinnosuke Maeda
真之介 前田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2013164895A priority Critical patent/JP2014158010A/ja
Priority to TW102147933A priority patent/TW201440595A/zh
Priority to KR1020140004473A priority patent/KR101603399B1/ko
Priority to CN201410019088.1A priority patent/CN103929903A/zh
Publication of JP2014158010A publication Critical patent/JP2014158010A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

【課題】微細化に対応したビアを有する配線基板の製造方法を提供すること。
【解決手段】本発明に係る配線基板は、絶縁層にビアホールを形成する工程と、ビアホール内にビア導体を形成する工程と、絶縁層上に触媒層を形成する工程と、触媒層上に所望のパターンのマスクを形成する工程と、無電解めっき法により、触媒層上に導体層を形成する工程と、マスクを剥離する工程と、マスクの剥離により露出した部分の触媒層を除去する工程と、を有することを特徴とする。
【選択図】図1

Description

本発明は、配線基板の製造方法に関する。
従来より配線基板の配線の微細化が進んでいる。配線の微細化に対応するため、従来の配線基板では、絶縁層上に無電解銅めっき層を形成した後、該無電解銅めっき層上にドライフィルムにて所定のパターンを形成して、電解銅めっき層を形成するセミアディティブ法が使用されることが多い。
セミアディティブ法では、ドライフィルムを剥離した後、該剥離により露出した無電解銅めっき層を除去するためにウェットエッチングを行う。しかしながら、このウェットエッチングにより、配線の下部がエッチングされるアンダーカットや、配線自体が細くなる配線細りが生じる。この結果、さらなる配線の微細化が難しくなっている。
そこで、絶縁層上に無電解めっきの触媒(Pd)を含むフォトレジストを塗布して、所望の形状にパターニングした後、配線を形成する領域にのみ触媒を残した状態で無電解めっきを行い、配線を形成することが提案されている(例えば、特許文献1参照)。
特開平05−206121号公報
しかしながら、特許文献1で提案される手法では、配線の形成方法については、開示されているものの、配線層と配線層を接続するビアの形成方法については、何ら開示されていない。このため、特許文献1で提案される手法では、配線層が1層の配線基板しか得ることができない。
本発明は、上記の事情に対処してなされたものであり、微細化に対応したビアを有する配線基板の製造方法を提供することを目的とする。
上記目的を達成すべく、本発明は、絶縁層にビアホールを形成する工程と、前記ビアホール内に導体材料を充填してビア導体を形成する工程と、前記絶縁層上に主触媒層を形成する工程と、前記主触媒層上に所望のパターンをなす第1の開口を有するマスクを形成する工程と、無電解めっき法により、前記第1の開口から露出する前記主触媒層上に主導体層を形成する工程と、前記マスクを剥離する工程と、前記マスクの剥離により露出した部分の前記主触媒層を除去する工程と、をこの順に有することを特徴とする。
本発明によれば、主触媒層を除去する際に、配線となる主導体層の下部がエッチングされるアンダーカットや、配線自体が細くなる配線細りが生じるのを抑制することができる。また、主導体層の形成に先立ってビア導体を形成しているのでビア導体に充填不良が生じることを抑制することができる。
本発明の一態様においては、絶縁層にビアホールを形成する工程と、前記ビアホール内に導体材料を充填してビア導体を形成する工程と、前記絶縁層上に主触媒層を形成する工程と、前記主触媒層上に所望のパターンをなす第2の開口を有するマスクを形成する工程と、前記主触媒層のうち前記マスクから露出した部分を除去する工程と、前記マスクを剥離する工程と、無電解めっき法により、前記主触媒層上に主導体層を形成する工程と、をこの順に有することを特徴とする。
本発明の一態様によれば、主触媒層を除去する際に、配線の下部がエッチングされるアンダーカットや、配線自体が細くなる配線細りが生じるのを抑制することができる。
本発明の他の態様においては、前記ビア導体を形成する工程は、前記ビアホールの内壁面を含む前記絶縁層上に副触媒層を形成する工程と、無電解めっき法により、前記副触媒層上に副導体層を形成する工程と、前記ビアホール内を除く領域に形成されている前記副導体層を除去し、前記ビアホール内に前記ビア導体を形成する工程と、を有することを特徴とする。
本発明の他の態様によれば、充填不良のないビア導体を確実に形成することができる。
本発明の他の態様においては、前記ビア導体を形成する工程は、前記ビアホールの内壁面を含む前記絶縁層上に副触媒層を形成する工程と、前記ビアホールの内壁面以外の領域に形成されている前記副触媒層を除去する工程と、無電解めっき法により、前記ビアホールの内壁面に形成されている前記副触媒層上に前記ビア導体を形成する工程と、を有することを特徴とする。
本発明の他の態様によれば、ビア導体を形成する前に副触媒層を除去しているので、ビア導体がエッチングされる虞がない。
本発明の他の態様においては、前記ビアホールを形成する工程において、前記絶縁層上に保護層を有する状態で前記保護層と前記絶縁層とを貫通する貫通孔を形成することにより前記ビアホールを形成し、前記副触媒層を形成する工程において、前記ビアホールの内壁面と前記保護層の表面に前記副触媒層を形成し、前記保護層を除去することにより、前記ビアホールの内壁面以外の領域に形成されている前記副触媒層を除去することを特徴とする。
本発明の他の態様によれば、絶縁層上に保護層を有する状態で保護層と絶縁層とを貫通する貫通孔を形成することによりビアホールを形成し、ビアホールの内壁面と前記保護層の表面に副触媒層を形成した後、保護層を除去することにより、ビアホールの内壁面以外の領域に形成されている副触媒層を除去しているので、ビアホールの内壁面以外の領域に形成されている副触媒層を容易に除去することができる。また、副触媒層の除去にエッチングが不要であるため、ビア導体がエッチングされるのを抑制することができる。
本発明の他の態様においては、前記ビア導体を形成する工程は、印刷法により、前記ビアホール内を含む前記絶縁層上に副導体層を形成する工程と、前記ビアホール内を除く領域に形成されている前記副導体層を除去し、前記ビアホール内に前記ビア導体を形成する工程と、を有することを特徴とする。
本発明の他の態様によれば、印刷法により副導体層を形成した後、ビアホール内を除く領域に形成されている副導体層を除去してビアホール内にビア導体を形成している。このため、ビア導体の形成のために触媒層を形成する必要がなく工程を簡略化することができる。
本発明の他の態様においては、前記ビアホールを形成する工程において、前記絶縁層上に保護層を有する状態で前記保護層と前記絶縁層とを貫通する貫通孔を形成することにより前記ビアホールを形成し、前記副導体層を形成する工程において、前記ビアホールの内壁面と前記保護層の表面に前記副導体層を形成し、前記保護層を除去することにより、前記ビアホール内を除く領域に形成されている前記副導体層を除去することを特徴とする。
本発明の他の態様によれば、絶縁層上に保護層を有する状態で保護層と絶縁層とを貫通する貫通孔を形成することにより前記ビアホールを形成し、ビアホールの内壁面と保護層の表面に副導体層を形成した後、保護層を除去することにより、ビアホール内を除く領域に形成されている副導体層を除去しているので、ビアホール内を除く領域に形成されている副導体層を容易に除去することができる。
本発明の他の態様においては、前記ビア導体を形成する工程は、インクジェット法により、前記ビアホール内に導体ペーストを充填し、前記ビアホール内に前記ビア導体を形成する工程を有することを特徴とする。
本発明の他の態様によれば、インクジェット法により、ビアホール内に導体ペーストを充填し、ビアホール内にビア導体を形成している。このため、ビア導体の形成のために触媒層を形成する必要がなく工程を簡略化することができる。
本発明の他の態様においては、前記主触媒層は、Pd粒子を前記絶縁層上に付着させて形成されることを特徴とする。
本発明の他の態様によれば、主触媒層としてPd粒子を絶縁層上に付着させているので、無電解めっきを用いて絶縁層上に主導体層をより確実に形成することができる。
本発明の他の態様においては、前記主触媒層は、薬液にて除去されることを特徴とする。
本発明の他の態様によれば、主触媒層は、薬液にて除去されるので、配線やビア導体がエッチング液によりエッチングされる虞がない。
以上説明したように、本発明によれば、微細化に対応したビアを有する配線基板の製造方法を提供することができる。
実施形態に係る配線基板の断面図。 実施形態に係る配線基板の製造工程図。 実施形態に係る配線基板の製造工程図。 実施形態に係る配線基板の製造工程図。 実施形態に係る配線基板の製造工程図。 実施形態の他の例に係る配線基板の製造工程図。 実施形態の他の例に係る配線基板の製造工程図。
以下、本発明の実施形態について図面を参照しながら詳細に説明する。
(実施形態)
図1は、実施形態における配線基板100の断面図である。図1に示すように、配線基板100は、樹脂絶縁層101,103と、配線パターンを含む主導体層102,104と、フィルドビア105(以下、ビア105と記載する)とを備える。樹脂絶縁層101,103は、例えば、エポキシ樹脂を主成分とする熱硬化性の絶縁性樹脂材料で構成される。主導体層102,104は、導電性の材料、例えば、銅(Cu)などの金属で構成される。
ビア105は、樹脂絶縁層103に形成されたビアホール105aと、ビアホール105a内側に充填された導体材料(例えば、銅(Cu))からなるビア導体105bとを有する。ビア105は、主導体層102と、主導体層104とを電気的に接続する。
図2〜図6は、実施形態に係る配線基板100の製造工程を示す図である。以下、図1〜図6を参照して配線基板100の製造工程について説明する。
初めに、樹脂絶縁層101上に主触媒層201を形成する(図2(a)参照)。主触媒層201は、例えば、無電解めっき用の触媒であるパラジウム(Pd)粒子を樹脂絶縁層101上に付着させて形成される。次に、主触媒層201の表面に感光性のドライフィルムをラミネートした後、露光・現像を行い、所望のパターンをなす開口K1を有するマスクM1を形成する(図2(b)参照)。次に、マスクM1の開口K1から露出する主触媒層201上に無電解銅めっきを行い、主導体層102となる銅めっき層C1を形成する(図2(c)参照)。
次に、マスクM1を剥離した後、マスクM1の剥離により露出した部分の主触媒層201を除去する(図3(a)参照)。この主触媒層201の除去には、主触媒層201のみを除去できる薬液を用いることが好ましい。主導体層102の配線パターンにアンダーカットや配線細りが生じるのを防止するためである。例えば、主触媒層201のみを除去できる薬液としては、シアン化ナトリウム水溶液等のシアン系水溶液を用いることができる。なお、図3(a)に示すように、主導体層102は、主触媒層201及び銅めっき層C1により構成される。
次に、樹脂絶縁層103となるエポキシ樹脂を主成分とするフィルム状絶縁樹脂材料を表面に保護フィルムHF(保護層)を有する状態で、主導体層102が形成された樹脂絶縁層101上に配置し、真空圧着熱プレス機で加圧加熱し、フィルム状絶縁樹脂材料を熱硬化させながら圧着し、樹脂絶縁層103を形成する(図3(b)参照)。次に、従来周知のレーザー加工装置を用いてレーザー照射を行い、保護フィルムHF及び樹脂絶縁層103を貫通する貫通孔を形成することでビアホール105aを形成する(図3(c)参照)。
次に、ビアホール105aの内壁面を含む樹脂絶縁層103上に副触媒層202を形成する(図4(a)参照)。副触媒層202は、例えば、無電解めっき用の触媒であるパラジウム(Pd)粒子をビアホール105aの内壁面及び保護フィルムHF上に付着させて形成される。次に、保護フィルムHFを剥離し、ビアホール105aの内壁面以外の領域に形成されている副触媒層202を除去する(図4(b)参照)。次に、無電解銅めっきを行い、ビアホール105a内にビア導体105bとなる銅めっき層C2(副導体層)を形成し、ビア105を得る(図4(c)参照)。なお、図4(c)に示すように、ビア導体105bは、副触媒層202及び銅めっき層C2により構成される。
上記説明では、保護フィルムHF(保護層)を有する状態で副触媒層202を形成する方法について説明しているが、副触媒層202の形成時において樹脂絶縁層103上に保護フィルムHF(保護層)を有していなくてもよい。この場合、ビアホール105aの内壁面を含む樹脂絶縁層103の表面に副触媒層202が形成され、無電解銅めっきを行うことによりビアホール105aの内壁面を含む樹脂絶縁層103の表面に銅めっき層(副導体層)が形成されることとなるが、ビアホール105a内を除く領域に形成されている銅めっき層を研磨等により除去すればよい。
また、ビア導体105bの形成は、無電解銅めっきのほか、印刷法により、導体ペーストをビアホール105a内に充填した後、保護フィルムHFを剥離して、ビア導体105bを形成するようにしてもよい。また、保護フィルムHFを剥離した後、印刷法により、導体ペーストをビアホール105a内に充填し、その後、ビアホール105a内に充填されている導体ペースト以外の導体ペーストを除去するようにしてもよい。なお、印刷法によりビア導体105bを形成する場合、ビア導体105bの形成のために副触媒層202を形成する必要はない。
また、インクジェット法により、導体ペーストをビアホール105a内に充填して、ビア導体105bを形成してもよい。インクジェット法を用いる場合、ビアホール105a内にのみ、導体ペーストが充填される。このため、保護フィルムHFを剥離した後、ビアホール105a内に導体ペーストを充填したとしても、余分な導体ペーストを除去する必要がない。この結果、配線基板100の製造工程を簡略化することができる。インクジェット法によりビア導体105bを形成する場合も、ビア導体105bの形成のために副触媒層202を形成する必要はない。
次に、ビア導体105bの表面を含む樹脂絶縁層103上に主触媒層203を形成する(図5(a)参照)。主触媒層203は、例えば、無電解めっき用の触媒であるパラジウム(Pd)粒子をビア導体105bの表面を含む樹脂絶縁層103上に付着させて形成される。次に、主触媒層203の表面に感光性のドライフィルムをラミネートした後、露光・現像を行い、所望のパターンの開口K2(第1の開口)を有するマスクM2を形成する(図5(b)参照)。次に、マスクM2の開口K2から露出する主触媒層203上に無電解銅めっきを行い、主導体層104となる銅めっき層C3を形成する(図5(c)参照)。
次に、マスクM2を剥離した後、マスクM2の剥離により露出した部分の主触媒層203を除去し、図1に示す配線基板100を得る。ここで、図1に示す主導体層104は、主触媒層203及び銅めっき層C3により構成される。なお、この主触媒層203の除去には、主触媒層201のみを除去できる薬液を用いることが好ましい。主導体層104の配線パターンにアンダーカットや配線細りが生じるのを防止するためである。
なお、上記主導体層102を形成する工程では、樹脂絶縁層101上に主触媒層201を形成した後、所望のパターンの開口K1を有するマスクM1を形成し、このマスクM1から露出する主触媒層201上に無電解銅めっきを行い、主導体層102となる銅めっき層C1を形成して、主導体層102を形成している。しかしながら、主導体層102の形成は、上記方法に限られない。
図6,図7は、実施形態の他の例に係る配線基板100の製造工程を示す図である。以下、図6,図7を参照して、他の例に係る配線基板100の製造工程について説明する。なお、図1〜図5を参照して説明した配線基板100の構成と同じ構成には同一の符号を付して重複する説明を省略する。
初めに、樹脂絶縁層101上に主触媒層201を形成する(図6(a)参照)。次に、主触媒層201の表面に感光性のドライフィルムをラミネートした後、露光・現像を行い、所望のパターンの開口K3(第2の開口)を有するマスクM3を形成する(図6(b)参照)。次に、マスクM3の開口K3から露出する主触媒層201を、薬液を用いて除去する(図6(c)参照)。
次に、マスクM3を剥離する(図7(a)参照)。次に、マスクM3の剥離により露出した主触媒層201上に無電解銅めっきを行い無電解銅めっき層C1を形成して、主導体層102を得る(図7(b)参照)。なお、主導体層104についても、図6,図7を参照して説明した上記方法にて形成することができる。なお、図6,図7を参照して説明した方法では、形成されるマスクの開口の位置が異なる点に留意する。
以上のように、本実施形態に係る配線基板100の製造方法によれば、従来のように無電解銅めっき層C1,C3を除去するためにウェットエッチングを行う必要がない。また、主触媒層201,203、副触媒層202の除去に、無電解めっきの触媒であるパラジウム(Pd)だけを除去する薬液を用いている。このため、主導体層102,104の配線パターンの下部がエッチングされるアンダーカットや配線細りが生じる虞がない。このため、配線パターンが微細化された配線基板、特に、配線幅が5μm以下の配線パターンを有する配線基板の製造に好適である。
また、ビア導体105bを形成する工程においても、無電銅めっき層を除去するためにウェットエッチングを行う必要がない。このため、ビア導体105bがエッチングされる虞がなく、主導体層102と主導体層104との接続信頼性が向上する。さらに、表面に保護フィルムHF(保護層)を有する状態で、フィルム状絶縁樹脂材料を加圧加熱して樹脂絶縁層103を形成した後、保護フィルムHFを有する状態で、副触媒層202を形成しているので、保護フィルムHFを除去するだけで、ビアホール105aの内壁面以外の領域に形成されている副触媒層202を容易に除去することができる。
また、ビア導体105bをインクジェット法により形成する場合、ビアホール105a内を除く領域に形成されている副導体層C2を除去する必要がなく、配線基板100の製造工程を簡略化することができる。
なお、本実施形態の製造方法により製造される配線基板100では、上記したように、銅めっき層C3とビア導体105bとの間に、パラジウム(Pd)粒子で形成された主触媒層203が残存している(図5(c)参照)。このパラジウム(Pd)粒子で形成された主触媒層203については、EDX(エネルギー分散型X線分析)、EPMA(電子線プローブマイクロアナリシス)、AES(オージェ電子分光分析)、SIMS(2次イオン質量分析)などの分析を行うことによって、確認することができる。
(その他の実施形態)
以上、本発明を、具体例を挙げながら詳細に説明してきたが、本発明は上記内容に限定されるものではなく、本発明の範疇を逸脱しない限りにおいてあらゆる変形や変更が可能である。
100…配線基板、101,103…樹脂絶縁層、102,104…主導体層、105…フィルドビア、105a…ビアホール、105b…ビア導体、201,203…主触媒層、202…副触媒層、K1〜K3…開口、M1〜M3…マスク、HF…保護フィルム。

Claims (10)

  1. 絶縁層にビアホールを形成する工程と、
    前記ビアホール内に導体材料を充填してビア導体を形成する工程と、
    前記絶縁層上に主触媒層を形成する工程と、
    前記主触媒層上に所望のパターンをなす第1の開口を有するマスクを形成する工程と、
    無電解めっき法により、前記第1の開口から露出する前記主触媒層上に主導体層を形成する工程と、
    前記マスクを剥離する工程と、
    前記マスクの剥離により露出した部分の前記主触媒層を除去する工程と、
    をこの順に有することを特徴とする配線基板の製造方法。
  2. 絶縁層にビアホールを形成する工程と、
    前記ビアホール内に導体材料を充填してビア導体を形成する工程と、
    前記絶縁層上に主触媒層を形成する工程と、
    前記主触媒層上に所望のパターンをなす第2の開口を有するマスクを形成する工程と、
    前記主触媒層のうち前記マスクから露出した部分を除去する工程と、
    前記マスクを剥離する工程と、
    無電解めっき法により、前記主触媒層上に主導体層を形成する工程と、
    をこの順に有することを特徴とする配線基板の製造方法。
  3. 前記ビア導体を形成する工程は、
    前記ビアホールの内壁面を含む前記絶縁層上に副触媒層を形成する工程と、
    無電解めっき法により、前記副触媒層上に副導体層を形成する工程と、
    前記ビアホール内を除く領域に形成されている前記副導体層を除去し、前記ビアホール内に前記ビア導体を形成する工程と、
    を有することを特徴とする請求項1又は請求項2に記載の配線基板の製造方法。
  4. 前記ビア導体を形成する工程は、
    前記ビアホールの内壁面を含む前記絶縁層上に副触媒層を形成する工程と、
    前記ビアホールの内壁面以外の領域に形成されている前記副触媒層を除去する工程と、
    無電解めっき法により、前記ビアホールの内壁面に形成されている前記副触媒層上に前記ビア導体を形成する工程と、
    を有することを特徴とする請求項1又は請求項2に記載の配線基板の製造方法。
  5. 前記ビアホールを形成する工程において、前記絶縁層上に保護層を有する状態で前記保護層と前記絶縁層とを貫通する貫通孔を形成することにより前記ビアホールを形成し、
    前記副触媒層を形成する工程において、前記ビアホールの内壁面と前記保護層の表面に前記副触媒層を形成し、
    前記保護層を除去することにより、前記ビアホールの内壁面以外の領域に形成されている前記副触媒層を除去することを特徴とする請求項4に記載の配線基板の製造方法。
  6. 前記ビア導体を形成する工程は、
    印刷法により、前記ビアホール内を含む前記絶縁層上に副導体層を形成する工程と、
    前記ビアホール内を除く領域に形成されている前記副導体層を除去し、前記ビアホール内に前記ビア導体を形成する工程と、
    を有することを特徴とする請求項1又は請求項2に記載の配線基板の製造方法。
  7. 前記ビアホールを形成する工程において、前記絶縁層上に保護層を有する状態で前記保護層と前記絶縁層とを貫通する貫通孔を形成することにより前記ビアホールを形成し、
    前記副導体層を形成する工程において、前記ビアホールの内壁面と前記保護層の表面に前記副導体層を形成し、
    前記保護層を除去することにより、前記ビアホール内を除く領域に形成されている前記副導体層を除去することを特徴とする請求項6に記載の配線基板の製造方法。
  8. 前記ビア導体を形成する工程は、
    インクジェット法により、前記ビアホール内に導体ペーストを充填し、前記ビアホール内に前記ビア導体を形成する工程を有することを特徴とする請求項1又は請求項2に記載の配線基板の製造方法。
  9. 前記主触媒層は、Pd粒子を前記絶縁層上に付着させて形成されることを特徴とする請求項1乃至請求項8のいずれか1項に記載の配線基板の製造方法。
  10. 前記主触媒層は、薬液にて除去されることを特徴とする請求項1乃至請求項9のいずれか1項に記載の配線基板の製造方法。
JP2013164895A 2013-01-15 2013-08-08 配線基板の製造方法 Pending JP2014158010A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2013164895A JP2014158010A (ja) 2013-01-15 2013-08-08 配線基板の製造方法
TW102147933A TW201440595A (zh) 2013-01-15 2013-12-24 配線基板的製造方法
KR1020140004473A KR101603399B1 (ko) 2013-01-15 2014-01-14 배선기판의 제조방법
CN201410019088.1A CN103929903A (zh) 2013-01-15 2014-01-15 布线基板的制造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013004306 2013-01-15
JP2013004306 2013-01-15
JP2013164895A JP2014158010A (ja) 2013-01-15 2013-08-08 配線基板の製造方法

Publications (1)

Publication Number Publication Date
JP2014158010A true JP2014158010A (ja) 2014-08-28

Family

ID=51578684

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013164895A Pending JP2014158010A (ja) 2013-01-15 2013-08-08 配線基板の製造方法

Country Status (3)

Country Link
JP (1) JP2014158010A (ja)
KR (1) KR101603399B1 (ja)
TW (1) TW201440595A (ja)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04179191A (ja) * 1990-11-09 1992-06-25 Hitachi Chem Co Ltd 配線板の製造法
JPH0541576A (ja) * 1991-08-06 1993-02-19 Ibiden Co Ltd プリント配線板の製造方法
JPH1075038A (ja) * 1996-06-28 1998-03-17 Ngk Spark Plug Co Ltd 配線基板とその製造方法
JP2000216546A (ja) * 1999-01-22 2000-08-04 Ibiden Co Ltd 有底ビアホ―ルを有する積層板
JP2003502507A (ja) * 1999-06-18 2003-01-21 インターナショナル・ビジネス・マシーンズ・コーポレーション 無電解めっき用に基板に触媒を印刷する方法
JP2007243033A (ja) * 2006-03-10 2007-09-20 Seiko Epson Corp 配線基板の製造方法
WO2008056499A1 (en) * 2006-11-06 2008-05-15 Nec Corporation Semiconductor device and method for manufacturing same
JP2009010276A (ja) * 2007-06-29 2009-01-15 C Uyemura & Co Ltd 配線基板の製造方法
JP2009081212A (ja) * 2007-09-25 2009-04-16 Panasonic Electric Works Co Ltd プリント配線板の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2915644B2 (ja) * 1990-12-25 1999-07-05 イビデン株式会社 プリント配線板の製造方法
JPH05206121A (ja) 1992-01-09 1993-08-13 Nec Corp 配線の形成方法
JP2001345539A (ja) * 2000-06-01 2001-12-14 Matsushita Electric Ind Co Ltd 埋設型配線基板の製造方法
JP2007165634A (ja) * 2005-12-14 2007-06-28 Fujitsu Ltd 配線基板の製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04179191A (ja) * 1990-11-09 1992-06-25 Hitachi Chem Co Ltd 配線板の製造法
JPH0541576A (ja) * 1991-08-06 1993-02-19 Ibiden Co Ltd プリント配線板の製造方法
JPH1075038A (ja) * 1996-06-28 1998-03-17 Ngk Spark Plug Co Ltd 配線基板とその製造方法
JP2000216546A (ja) * 1999-01-22 2000-08-04 Ibiden Co Ltd 有底ビアホ―ルを有する積層板
JP2003502507A (ja) * 1999-06-18 2003-01-21 インターナショナル・ビジネス・マシーンズ・コーポレーション 無電解めっき用に基板に触媒を印刷する方法
JP2007243033A (ja) * 2006-03-10 2007-09-20 Seiko Epson Corp 配線基板の製造方法
WO2008056499A1 (en) * 2006-11-06 2008-05-15 Nec Corporation Semiconductor device and method for manufacturing same
JP2009010276A (ja) * 2007-06-29 2009-01-15 C Uyemura & Co Ltd 配線基板の製造方法
JP2009081212A (ja) * 2007-09-25 2009-04-16 Panasonic Electric Works Co Ltd プリント配線板の製造方法

Also Published As

Publication number Publication date
KR20140092258A (ko) 2014-07-23
KR101603399B1 (ko) 2016-03-14
TW201440595A (zh) 2014-10-16

Similar Documents

Publication Publication Date Title
JP6158684B2 (ja) プリント回路基板の製造方法
JP6819268B2 (ja) 配線基板、多層配線基板、及び配線基板の製造方法
TWI492690B (zh) 電路板製作方法
JP2009099624A (ja) 配線基板およびその製造方法
TWI488558B (zh) 多層配線基板之製造方法
JP2009099621A (ja) 基板の製造方法
JP2008124077A (ja) 半導体装置の製造方法
US20160021744A1 (en) Printed circuit board and method of manufacturing the same
US10811348B2 (en) Method of manufacturing wiring substrate
US20150053457A1 (en) Printed circuit board and method of manufacturing the same
JP2006245213A (ja) 配線基板の製造方法
TW201618622A (zh) 電路板及其製作方法
JP2010034430A (ja) 配線基板及びその製造方法
JP2014158010A (ja) 配線基板の製造方法
JP2009016518A (ja) 多層配線基板
JP6258810B2 (ja) 配線基板の製造方法
JP2010067888A (ja) 配線基板及びその製造方法
TW201545621A (zh) 印刷電路板的製造方法
JP2010087222A (ja) プリント配線板の製造方法及びプリント配線板
JP2017005096A (ja) 配線基板の製造方法
JP6016017B2 (ja) 接着シート付きプリント配線板の製造方法及びそれを用いた貼り合せプリント配線板の製造方法
JP2011035182A (ja) 配線基板の製造方法
JP5315447B2 (ja) 配線基板及びその製造方法
KR101682555B1 (ko) 미세 패턴 제조방법
CN103929903A (zh) 布线基板的制造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151211

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161027

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161206

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170808