JP2014143385A

JP2014143385A - Reflective mask, reflective mask blank, method of manufacturing reflective mask, and method of manufacturing reflective mask blank

Info

Publication number: JP2014143385A
Application number: JP2013110716A
Authority: JP
Inventors: Itaru Yoshida; 至吉田; Norihito Fukugami; 典仁福上
Original assignee: Toppan Printing Co Ltd
Current assignee: Toppan Inc
Priority date: 2012-12-26
Filing date: 2013-05-27
Publication date: 2014-08-07

Abstract

PROBLEM TO BE SOLVED: To provide a reflective mask and a reflective mask blank in which a circuit pattern region and a mask external are brought into conduction, without increasing the reflectance of a light-shielding frame.SOLUTION: A reflective mask comprises: a substrate 1; a multi-layer reflection layer 2 formed on the substrate 1; a protective layer 3 formed on the multi-layer reflection layer 2; and an absorption layer 4 formed on the protective layer 3. On the outside of a circuit pattern region 10 formed on the absorption layer 4, a light-shielding frame 11 having a low reflectance of EUV light from which the absorption layer 4, the protective layer 3, and the multi-layer reflection layer 2 are removed is provided. In a reflective mask for use in an EUV lithography of such a configuration, a conduction point 13 for bringing about electrical conduction with the rear surface is provided at one or more arbitrary place in the circuit pattern region 10.

Description

本発明は、反射型マスクブランク、反射型マスク、反射型マスクの製造方法および反射型マスクブランクの製造方法に関し、特に極端紫外線（ＥｘｔｒｅｍｅＵｌｔｒａＶｉｏｌｅｔ；以下「ＥＵＶ」と表記する）を光源とするＥＵＶリソグラフィを用いた半導体製造装置などに利用される反射型マスクブランク、反射型マスク、反射型マスクの製造方法および反射型マスクブランクの製造方法に関する。 The present invention relates to a reflective mask blank, a reflective mask, a method for manufacturing a reflective mask, and a method for manufacturing a reflective mask blank, and in particular, EUV using Extreme Ultra Violet (hereinafter referred to as “EUV”) as a light source. The present invention relates to a reflective mask blank, a reflective mask, a reflective mask manufacturing method, and a reflective mask blank manufacturing method used in a semiconductor manufacturing apparatus using lithography.

（ＥＵＶリソグラフィの説明）
近年、半導体デバイスの微細化に伴い、波長が１３．５ｎｍ近傍のＥＵＶを光源に用いたＥＵＶリソグラフィが提案されている。ＥＵＶリソグラフィは光源波長が短く光吸収性が非常に高いため、真空中で行われる必要がある。またＥＵＶの波長領域においては、ほとんどの物質の屈折率は１よりもわずかに小さい値である。このため、ＥＵＶリソグラフィにおいては従来から用いられてきた透過型の屈折光学系を使用することができず、反射光学系となる。従って、原版となるフォトマスク（以下、マスクと呼ぶ）も、従来の透過型のマスクは使用できないため、反射型のマスクとする必要がある。 (Description of EUV lithography)
In recent years, with the miniaturization of semiconductor devices, EUV lithography using EUV having a wavelength of around 13.5 nm as a light source has been proposed. Since EUV lithography has a short light source wavelength and very high light absorption, it needs to be performed in a vacuum. In the EUV wavelength region, the refractive index of most substances is slightly smaller than 1. For this reason, the EUV lithography cannot use a transmission type refractive optical system which has been used conventionally, and becomes a reflection optical system. Therefore, a photomask (hereinafter referred to as a mask) as an original plate must be a reflection type mask because a conventional transmission type mask cannot be used.

（ＥＵＶマスクとブランク構造の説明）
このような反射型マスクの元となる反射型マスクブランクは、低熱膨張基板の上に、露光光源波長に対して高い反射率を示す多層反射層と、露光光源波長の吸収層とが順次形成されており、更に基板の裏面には露光機内における静電チャックのための裏面導電膜が形成されている。また、多層反射層と、吸収層の間に緩衝層を有する構造を持つＥＵＶマスクもある。反射形マスクブランクから反射形マスクへ加工する際には、ＥＢ（ＥｌｅｃｔｒｏｎＢｅａｍ）リソグラフィとエッチング技術とにより吸収層を部分的に除去し、緩衝層を有する構造の場合はこれも同じく除去し、吸収部と反射部とからなる回路パターンを形成する。このように作製された反射型マスクによって反射された光像が反射光学系を経て半導体基板上に転写される。 (Description of EUV mask and blank structure)
In a reflective mask blank that is the basis of such a reflective mask, a multilayer reflective layer showing a high reflectance with respect to the exposure light source wavelength and an absorption layer of the exposure light source wavelength are sequentially formed on a low thermal expansion substrate. Furthermore, a back surface conductive film for an electrostatic chuck in the exposure machine is formed on the back surface of the substrate. There is also an EUV mask having a structure having a multilayer reflection layer and a buffer layer between the absorption layers. When processing from a reflective mask blank to a reflective mask, the absorbing layer is partially removed by EB (Electron Beam) lithography and etching technology, and in the case of a structure having a buffer layer, this is also removed and absorbed. A circuit pattern composed of a portion and a reflection portion is formed. The light image reflected by the reflection type mask thus manufactured is transferred onto the semiconductor substrate via the reflection optical system.

（ＥＵＶマスクの吸収層の膜厚と反射率の説明）
反射光学系を用いた露光方法では、マスク面に対して垂直方向から所定角度傾いた入射角（通常６°）で照射されるため、吸収層の膜厚が厚い場合、パターン自身の影が生じてしまい、この影となった部分における反射強度は、影になっていない部分よりも小さいため、コントラストが低下し、転写パターンには、エッジ部のぼやけや設計寸法からのずれが生じてしまう。これはシャドーイングと呼ばれ、反射マスクの原理的課題の一つである。 (Explanation of the film thickness and reflectance of the absorption layer of the EUV mask)
In an exposure method using a reflective optical system, irradiation is performed at an incident angle (usually 6 °) tilted by a predetermined angle from the vertical direction with respect to the mask surface. Therefore, when the absorption layer is thick, a shadow of the pattern itself is generated. Therefore, since the reflection intensity in the shadowed portion is smaller than that in the non-shadowed portion, the contrast is lowered, and the transferred pattern is blurred in the edge portion and deviated from the design dimension. This is called shadowing and is one of the fundamental problems of the reflective mask.

このようなパターンエッジ部のぼやけや設計寸法からのずれを防ぐためには、吸収層の膜厚は小さくし、パターンの高さを低くすることが有効であるが、吸収層の膜厚が小さくなると、吸収層における遮光性が低下し、転写コントラストが低下し、転写パターンの精度低下となる。つまり吸収層を薄くし過ぎると転写パターンの精度を保つための必要なコントラストが得られなくなってしまう。つまり、吸収層の膜厚は厚すぎても薄すぎても問題になるので、現在は概ね５０〜９０ｎｍの間になっており、ＥＵＶ光（極端紫外光）の吸収層での反射率は０．５〜２％程度である。 In order to prevent such blurring of the pattern edge portion and deviation from the design dimension, it is effective to reduce the thickness of the absorption layer and reduce the height of the pattern, but when the thickness of the absorption layer becomes small In addition, the light shielding property in the absorbing layer is lowered, the transfer contrast is lowered, and the accuracy of the transfer pattern is lowered. That is, if the absorption layer is too thin, the contrast necessary for maintaining the accuracy of the transfer pattern cannot be obtained. That is, since the thickness of the absorbing layer is too thick or too thin, it is currently in the range of 50 to 90 nm, and the reflectivity of the absorbing layer for EUV light (extreme ultraviolet light) is 0. About 5 to 2%.

（隣接するチップの多重露光の説明）
一方、反射型マスクを用いて半導体基板上に転写回路パターンを形成する際、一枚の半導体基板上には複数の回路パターンのチップが形成される。隣接するチップ間において、チ
ップ外周部が重なる領域が存在する場合がある。これはウェハ１枚あたりに取れるチップを出来るだけ増加したいという生産性向上のために、チップを高密度に配置するためである。この場合、この領域については複数回（チップコーナー部が最大４回（自チップの露光＋隣のチップの露光が３回））に渡り露光（多重露光）されることになる。この転写パターンのチップ外周部はマスク上でも外周部であり、通常、吸収層の部分である。しかしながら、上述したように吸収層上でのＥＵＶ光の反射率は、０．５〜２％程度あるために、多重露光によりチップ外周部が感光してしまう問題があった。このため、マスク上のチップ外周部に通常の吸収層よりもＥＵＶ光の遮光性の高い領域（以下、遮光枠と呼ぶ）を設ける必要性が出てきた。 (Explanation of multiple exposure of adjacent chips)
On the other hand, when a transfer circuit pattern is formed on a semiconductor substrate using a reflective mask, chips having a plurality of circuit patterns are formed on one semiconductor substrate. There may be a region where the outer periphery of the chip overlaps between adjacent chips. This is because the chips are arranged at a high density in order to improve the productivity of increasing the number of chips that can be taken per wafer as much as possible. In this case, this region is exposed (multiple exposure) a plurality of times (the chip corner portion is exposed a maximum of 4 times (the exposure of the own chip + the exposure of the adjacent chip is 3 times)). The chip outer peripheral portion of this transfer pattern is also the outer peripheral portion on the mask, and is usually the absorption layer portion. However, as described above, since the reflectance of EUV light on the absorption layer is about 0.5 to 2%, there is a problem that the outer periphery of the chip is exposed by multiple exposure. For this reason, it has become necessary to provide a region (hereinafter referred to as a light-shielding frame) having a higher light-shielding property of EUV light than a normal absorption layer on the outer periphery of the chip on the mask.

このような問題を解決するために、反射型マスクの吸収層から多層反射層までを掘り込んだ溝を形成することで多層反射層の反射率を低下させることにより、露光光源波長に対する遮光性の高い遮光枠を設けた反射型マスクが提案されている（例えば、特許文献１参照）。遮光枠の無い反射型マスク１００の概略平面図を図１（ａ）に、概略断面図を図２（ａ）に示す。これに対して、多層反射層までを掘り込んだ遮光枠１１を有する反射型マスク１０１の概略平面図を図１（ｂ）に、概略断面図を図２（ｂ）に示す。回路パターン領域１０を取り囲むように遮光枠１１が形成されている。 In order to solve such a problem, by reducing the reflectance of the multilayer reflective layer by forming a groove dug from the absorption layer of the reflective mask to the multilayer reflective layer, the light shielding property with respect to the wavelength of the exposure light source is reduced. A reflective mask provided with a high light-shielding frame has been proposed (see, for example, Patent Document 1). A schematic plan view of a reflective mask 100 without a light shielding frame is shown in FIG. 1A, and a schematic cross-sectional view is shown in FIG. On the other hand, FIG. 1B shows a schematic plan view of a reflective mask 101 having a light shielding frame 11 dug up to the multilayer reflective layer, and FIG. A light shielding frame 11 is formed so as to surround the circuit pattern region 10.

しかしながら、単に吸収層と多層反射層を掘り込んだタイプの遮光枠では、遮光枠よりも内側の回路パターン領域と、遮光枠の外側は、電気的に浮遊しており導通が取れていない。このマスクをＥＵＶ露光機で使用すると、ＥＵＶ光（極端紫外光）の光電効果によって、ＥＵＶマスクに使用される金属材料（主としてＴａ，Ｍｏ，Ｓｉ等）から光電子が放出され、電気的に正に帯電（チャージアップ）する。これによって、露光機内の異物の付着を招き、転写欠陥を誘発するという問題が生じる。また、マスク製造工程中の電子線を使った測長ＳＥＭや電子ビーム検査機においても、電子線が照射された際の負の帯電が生じ、電子ビーム検査が出来ないという問題が生じる。 However, in a light shielding frame of a type in which an absorption layer and a multilayer reflective layer are simply dug, the circuit pattern region inside the light shielding frame and the outside of the light shielding frame are electrically floating and are not conductive. When this mask is used in an EUV exposure machine, photoelectrons are emitted from the metal material (mainly Ta, Mo, Si, etc.) used for the EUV mask due to the photoelectric effect of EUV light (extreme ultraviolet light), and electrically positive. Charge (charge up). This causes a problem that foreign matter in the exposure machine is attached and transfer defects are induced. Further, even in a length measurement SEM or electron beam inspection machine using an electron beam in the mask manufacturing process, negative charging occurs when the electron beam is irradiated, and there is a problem that the electron beam inspection cannot be performed.

特許文献１では、このような露光時の帯電の対策として、多層反射層の最下層の数層（導電性を有するＭｏを少なくとも含む）を残す方法や、多層反射層の下地にＴａもしくはＣｒを含む導電層を予め１層設ける構造を提案している。 In Patent Document 1, as a countermeasure against charging during such exposure, a method of leaving several layers (including at least Mo having conductivity) in the lowermost layer of the multilayer reflective layer, or Ta or Cr as the base of the multilayer reflective layer is used. A structure in which a conductive layer including one layer is provided in advance is proposed.

しかしながら、多層反射層を数層残す方法は、ドライエッチングやウェットエッチングによる多層反射層を掘り込む際のエッチングレートがマスク面内で均一でないため、残したい層数を均一にすることが出来ない。本来ＥＵＶ反射率を極力ゼロに下げるための遮光枠のある領域では、多層反射層を残し過ぎてしまい、逆にＥＵＶ反射率が上がってしまう問題が生じる。例えば、Ｍｏ／Ｓｉが２ペア残った場合の反射率は、計算上約１．８％程度であり、ＥＵＶマスクの遮光枠のＥＵＶ反射率規格である０．３％以下をはるかに上回ってしまう。 However, in the method of leaving several layers of the multilayer reflective layer, the etching rate when the multilayer reflective layer is dug by dry etching or wet etching is not uniform in the mask plane, and thus the number of layers to be left cannot be made uniform. Originally, in a region having a light shielding frame for reducing the EUV reflectivity to zero as much as possible, there is a problem that the multilayer reflective layer is left excessively and the EUV reflectivity is increased. For example, the reflectance when two pairs of Mo / Si remain is about 1.8% in calculation, which is far higher than 0.3% or less which is the EUV reflectance standard of the light shielding frame of the EUV mask. .

特開２００９−２１２２２０号公報JP 2009-212220 A

本発明は上記問題点を鑑みてなされたものであり、遮光枠の反射率を上昇させることなく、回路パターン領域とマスク外部の導通が取れた反射型マスクおよび反射型マスクブランクを提供することを課題とするものである。 The present invention has been made in view of the above problems, and provides a reflective mask and a reflective mask blank in which electrical connection between the circuit pattern region and the outside of the mask can be achieved without increasing the reflectance of the light shielding frame. It is to be an issue.

上記の課題を解決する手段として、請求項１に記載の発明は、基板と、基板表面に形成された多層反射層と、前記多層反射層の上に形成された保護層と、前記保護層の上に形成された吸収層を備え、
前記吸収層に形成された回路パターン領域の外側に、前記吸収層および前記保護層および前記多層反射層が除去されたＥＵＶ光の反射率の低い遮光枠を有する構成のＥＵＶリソグラフィに用いられる反射型マスクにおいて、
前記回路パターン領域の少なくとも１つ以上の任意の場所に、裏面との電気的導通をとるための導通箇所を有することを特徴とする反射型マスクである。 As means for solving the above problems, the invention according to claim 1 is directed to a substrate, a multilayer reflective layer formed on the substrate surface, a protective layer formed on the multilayer reflective layer, and a protective layer. With an absorbent layer formed on top,
A reflective type used for EUV lithography having a light-shielding frame having a low reflectance of EUV light from which the absorption layer, the protective layer, and the multilayer reflective layer are removed outside a circuit pattern region formed in the absorption layer In the mask
The reflective mask according to claim 1, wherein a conductive portion for establishing electrical continuity with a back surface is provided at any one or more arbitrary locations in the circuit pattern region.

また請求項２に記載の発明は、前記導通箇所は、基板の裏面から貫通孔が設けられ、その貫通孔内に導電材料が充填されたことによって形成されたことを特徴とする請求項１記載の反射型マスクである。 The invention according to claim 2 is characterized in that the conductive portion is formed by providing a through hole from the back surface of the substrate and filling the through hole with a conductive material. This is a reflective mask.

また請求項３に記載の発明は、基板と、基板表面に形成された多層反射層と、前記多層反射層の上に形成された保護層と、前記保護層の上に形成された吸収層を備えた反射型マスクブランクであって、
前記反射型マスクブランクの裏面の任意の場所に、１つ以上の表面との電気的導通をとるための導通箇所を備えていることを特徴とする反射型マスクブランクである。 According to a third aspect of the present invention, there is provided a substrate, a multilayer reflective layer formed on the substrate surface, a protective layer formed on the multilayer reflective layer, and an absorption layer formed on the protective layer. A reflective mask blank provided,
The reflective mask blank is characterized in that a conductive portion for establishing electrical continuity with one or more front surfaces is provided at an arbitrary position on the back surface of the reflective mask blank.

また請求項４に記載の発明は、前記導通箇所は、前記基板の裏面から表面に貫通する貫通孔が設けられ、前記貫通孔内に導電材料が充填されていることを特徴とする請求項３に記載の反射型マスクブランクである。 According to a fourth aspect of the present invention, the conductive portion is provided with a through hole penetrating from the back surface to the front surface of the substrate, and the through hole is filled with a conductive material. It is a reflection type mask blank as described in above.

また請求項５に記載の発明は、基板の表面に多層反射層と保護層と吸収層をこの順に備えた反射型マスクブランクを使用した反射型マスクの製造方法であって、
回路パターンを規定するように前記吸収層をパターニングして回路パターン領域を構成する工程と、
前記回路パターン領域の外周部に、枠状のパターンでエッチング加工することにより吸収層、保護層、多層反射層を除去し前記基板の表面まで掘り込むことで、前記吸収層の表面よりもＥＵＶ光の反射率が低い遮光枠を形成する工程と、
前記基板の裏面から表面の前記多層反射層に至る貫通孔を形成する工程と、
前記貫通孔を導電材料で充填する工程を備えていることを特徴とする反射型マスクの製造方法である。 The invention according to claim 5 is a method of manufacturing a reflective mask using a reflective mask blank comprising a multilayer reflective layer, a protective layer, and an absorbing layer in this order on the surface of a substrate,
Patterning the absorbing layer to define a circuit pattern to form a circuit pattern region; and
By etching the outer periphery of the circuit pattern region with a frame-like pattern, the absorption layer, the protective layer, and the multilayer reflective layer are removed and dug up to the surface of the substrate, so that EUV light is emitted more than the surface of the absorption layer. Forming a light shielding frame having a low reflectance,
Forming a through hole from the back surface of the substrate to the multilayer reflective layer on the surface;
A method of manufacturing a reflective mask, comprising a step of filling the through hole with a conductive material.

また請求項６に記載の発明は、前記貫通孔を形成する工程が、前記回路パターン領域を構成する工程の後にくることを特徴とする請求項５に記載の反射型マスクの製造方法である。 The invention according to claim 6 is the method for producing a reflective mask according to claim 5, wherein the step of forming the through hole comes after the step of forming the circuit pattern region.

また請求項７に記載の発明は、前記貫通孔を形成する工程が、機械加工、ウォータージェットまたはドライエッチングによってなされることを特徴とする請求項５または６に記載の反射型マスクの製造方法である。 The invention according to claim 7 is the method for producing a reflective mask according to claim 5 or 6, wherein the step of forming the through hole is performed by machining, water jet or dry etching. is there.

また請求項８に記載の発明は、前記貫通孔を導電材料で充填する工程が、めっき法またはＣＶＤ法のいずれかによってなされることを特徴とする請求項５〜７のいずれかに記載の反射型マスクの製造方法である。 Further, in the invention according to claim 8, the step of filling the through hole with a conductive material is performed by either a plating method or a CVD method. This is a method for manufacturing a mold mask.

また請求項９に記載の発明は、請求項３または４に記載の反射型マスクブランクの製造方法であって、
基板の表面に、少なくとも多層反射層、保護層、吸収層を形成する以前または以後に
前記基板の裏面から表面に至る貫通孔を形成する工程と、
前記貫通孔内に導電材料を充填する工程と、を備えていることを特徴とする反射型マスクブランクの製造方法である。 The invention according to claim 9 is a method of manufacturing a reflective mask blank according to claim 3 or 4,
Forming a through hole from the back surface to the surface of the substrate before or after forming at least the multilayer reflective layer, the protective layer, and the absorption layer on the surface of the substrate;
And a step of filling the through hole with a conductive material. A method of manufacturing a reflective mask blank, comprising:

また請求項１０に記載の発明は、前記貫通孔を形成する工程が、機械加工またはウォータージェットまたはレーザー加工またはドライエッチングのいずれかによってなされることを特徴とする請求項９に記載の反射型マスクブランクの製造方法である。 According to a tenth aspect of the present invention, in the reflective mask according to the ninth aspect, the step of forming the through hole is performed by any one of machining, water jet, laser processing, or dry etching. It is a manufacturing method of a blank.

また請求項１１に記載の発明は、前記貫通孔内に導電材料を充填する工程が、めっき法またはＣＶＤ法によってなされることを特徴とする請求項９または１０に記載の反射型マスクブランクの製造方法である The invention according to claim 11 is characterized in that the step of filling the through hole with a conductive material is performed by a plating method or a CVD method, wherein the reflective mask blank according to claim 9 or 10 is manufactured. Is the way

本発明は、多層反射層を除去し遮光枠を形成したＥＵＶマスクにおいて、遮光枠の内側の回路パターン領域とマスク外部を、導電材料が充填された貫通孔を通じ、電気的に繋ぐことで導通が取れるため、電子線を使った測長ＳＥＭ（ＳｃａｎｎｉｎｇＥｌｅｃｔｒｏｎＭｉｃｒｏｓｃｏｐｅ）による測定時、電子ビーム検査機によるパターン検査時及びＥＵＶ露光時において、帯電を防止することが出来る。このため高品質のマスクを提供できるとともに、本マスクを用いたＥＵＶ露光において異物を付着することを低減できるため、高品質のウェハ転写パターンを得ることが可能となる。 In an EUV mask in which a multilayer reflective layer is removed to form a light shielding frame, the circuit pattern region inside the light shielding frame and the outside of the mask are electrically connected through a through hole filled with a conductive material. Therefore, charging can be prevented at the time of measurement by a scanning electron microscope (SEM) using an electron beam, at the time of pattern inspection by an electron beam inspection machine, and at the time of EUV exposure. For this reason, it is possible to provide a high-quality mask and reduce adhesion of foreign matter in EUV exposure using this mask, so that a high-quality wafer transfer pattern can be obtained.

（ａ）は従来の遮光枠のない反射型マスクの一例を示す概略平面図、（ｂ）は遮光枠のある反射型マスクの一例を示す概略平面図。(A) is a schematic plan view which shows an example of the conventional reflective mask without a light-shielding frame, (b) is a schematic plan view which shows an example of the reflective mask with a light-shielding frame. （ａ）は従来の遮光枠のない反射型マスクの一例を示す概略平面図、（ｂ）は遮光枠のある反射型マスクの一例を示す概略断面図。(A) is a schematic plan view which shows an example of the conventional reflective mask without a light-shielding frame, (b) is a schematic sectional drawing which shows an example of the reflective mask with a light-shielding frame. （ａ）は本発明の反射型マスクの一例を示す概略平面図、（ｂ）は（ａ）における破線Ａ−Ａ’に沿った概略断面図の一例。(A) is a schematic plan view which shows an example of the reflective mask of this invention, (b) is an example of schematic sectional drawing in alignment with the broken line A-A 'in (a). 本発明の反射型マスクの概略断面図の例であって、（ａ）と（ｂ）は表面と裏面の導通箇所が１箇所の場合で、それぞれ導通箇所の位置が異なる例、（ｃ）は導通箇所が２箇所の例を示している。It is an example of the schematic sectional drawing of the reflection type mask of this invention, Comprising: (a) and (b) are the cases where the conduction | electrical_connection location of the surface and a back surface is one place, and the example where (c) The example which has two conduction | electrical_connection locations is shown. 本発明の実施例の反射型マスクの作製工程（パターン形成まで）を示す概略断面図であって、それぞれ、（ａ）は反射型マスクブランク、（ｂ）は反射型マスクブランクの表面にレジストが塗布された状態、（ｃ）は回路パターン部のレジストがパターン化された状態、（ｄ）はパターン化されたレジストをエッチングマスクとして吸収層がエッチング除去された状態、（ｅ）はパターン化されたレジストが剥離された状態を示している。It is a schematic sectional drawing which shows the manufacturing process (until pattern formation) of the reflective mask of the Example of this invention, Comprising: (a) is a reflective mask blank, (b) is a resist on the surface of a reflective mask blank, respectively. (C) is a state in which the resist of the circuit pattern portion is patterned, (d) is a state in which the absorbing layer is removed by etching using the patterned resist as an etching mask, and (e) is a pattern. The resist is peeled off. 本発明の実施例の反射型マスクの作製工程（遮光枠形成）を示す概略断面図であって、それぞれ、（ａ）は図５の（ｅ）の状態、（ｂ）は（ａ）の表面にレジストが塗布された状態、（ｃ）は遮光枠となる部分のレジストが露光、現像処理によってパターン化され開口部が形成された状態、（ｄ）は（ｃ）の開口部の吸収層をエッチング除去した結果、保護層が露出した状態、（ｅ）は（ｄ）で露出した保護層とその下地の多層反射層をエッチング除去した状態、（ｆ）はレジストを剥離した状態、を示している。5A and 5B are schematic cross-sectional views showing a reflective mask manufacturing process (shading frame formation) according to an embodiment of the present invention, where FIG. 5A is the state of FIG. 5E and FIG. 5B is the surface of FIG. (C) is a state where the resist serving as a light-shielding frame is patterned by exposure and development processing to form an opening, and (d) is a state where the absorption layer of the opening of (c) is formed. As a result of the etching removal, the protective layer is exposed, (e) shows the state where the protective layer exposed in (d) and the underlying multilayer reflective layer are etched away, and (f) shows the state where the resist is peeled off. Yes. 本発明の実施例の反射型マスクの作製工程（導通箇所作製）の一例を示す概略断面図であって、（ａ）は図６（ｆ）の状態、（ｂ）は（ａ）の裏面から表面の多層反射層に至る導通孔を形成した状態、（ｃ）は導通孔に導電材料を充填し導通箇所を形成した状態、を示している。It is a schematic sectional drawing which shows an example of the manufacturing process (conducting location preparation) of the reflective mask of the Example of this invention, Comprising: (a) is the state of FIG.6 (f), (b) is from the back surface of (a). A state in which a conduction hole reaching the multilayer reflective layer on the surface is formed, (c) shows a state in which the conduction hole is filled with a conductive material and a conduction point is formed. （ａ）は本発明の実施例における反射型マスクの概略平面図の一例、（ｂ）はその概略断面図を示している。(A) is an example of the schematic plan view of the reflective mask in the Example of this invention, (b) has shown the schematic sectional drawing.

（本発明の反射型マスクの構成・レイアウト）
以下、本発明に係る実施形態について、図面を参照しながら説明する。 (Configuration and layout of the reflective mask of the present invention)
Hereinafter, embodiments according to the present invention will be described with reference to the drawings.

まず、本発明の反射型マスクの構成について説明する。
図３は、本発明の遮光枠を有する反射型マスクの構造の概略平面図（ａ）と、概略平面図（ａ）の破線Ａ−Ａ’に沿った概略断面図（ｂ）である。 First, the configuration of the reflective mask of the present invention will be described.
FIG. 3 is a schematic plan view (a) of the structure of the reflective mask having the light-shielding frame of the present invention, and a schematic cross-sectional view (b) along the broken line AA ′ of the schematic plan view (a).

回路パターン領域１０を取り囲むように吸収層４、保護層３および多層反射層２を掘り込んだ遮光枠１１が形成されている。また回路パターン領域１０が電気的に浮遊することを避けるため、導電材料が充填された貫通孔により、導通箇所１３が形成されている。この導通箇所１３は、本発明の反射型マスク１０２の裏面に形成されている裏面導電膜５と表面にある多層反射層２の導通をとる役割を果す。 A light shielding frame 11 in which the absorption layer 4, the protective layer 3, and the multilayer reflective layer 2 are dug so as to surround the circuit pattern region 10 is formed. Further, in order to avoid the circuit pattern region 10 from being electrically floating, a conduction portion 13 is formed by a through hole filled with a conductive material. The conduction portion 13 plays a role of establishing conduction between the back surface conductive film 5 formed on the back surface of the reflective mask 102 of the present invention and the multilayer reflective layer 2 on the surface.

本発明の遮光枠１１を有する反射型マスク１０２の導通箇所１３は、少なくとも１箇所あれば良いが、１箇所に限定する必要はなく、形成する場所も適宜決めることができる。これは、使用する反射型マスクブランクの表面のシート抵抗と、電子線を使った測長ＳＥＭや電子ビーム欠陥検査機やＥＵＶ露光機等の使用環境に応じて適宜設定すれば良い。 The conductive mask 13 having the light-shielding frame 11 according to the present invention may have at least one conductive portion 13, but it is not necessary to limit the conductive portion 13 to one place, and the place to be formed can be appropriately determined. This may be set as appropriate according to the sheet resistance of the surface of the reflective mask blank to be used and the usage environment of a length measuring SEM using an electron beam, an electron beam defect inspection machine, an EUV exposure machine or the like.

導通箇所１３は、基板１に設けられているため、多層反射層２、保護層３、吸収層４は通常の反射型マスクと相違ないため、パターン寸法、ＥＵＶ反射率等のマスク特性は変わらない。従って、ウェハＣＤ（ＣｒｉｔｉｃａｌＤｉｍｅｎｓｉｏｎ）への影響は発生しない。 Since the conductive portion 13 is provided on the substrate 1, the multilayer reflective layer 2, the protective layer 3, and the absorption layer 4 are not different from ordinary reflective masks, and therefore, mask characteristics such as pattern dimensions and EUV reflectance are not changed. . Therefore, there is no influence on the wafer CD (Critical Dimension).

反射型マスクブランクの表面のシート抵抗は、反射型マスクブランクの表面に使用される材料であるＴａ、Ｒｕ、Ｍｏ、Ｓｉの膜厚や、それらを成膜した際の膜質によって決定されるので、反射型マスクブランクの品種毎にシート抵抗は異なる。従って、反射型マスクを製造する前に予めシート抵抗を測定しておくと良い。 Since the sheet resistance of the surface of the reflective mask blank is determined by the film thickness of Ta, Ru, Mo, Si, which are materials used for the surface of the reflective mask blank, and the film quality when they are formed, The sheet resistance is different for each type of reflective mask blank. Therefore, it is preferable to measure the sheet resistance in advance before manufacturing the reflective mask.

例えば、反射型マスクブランク材料表面のシート抵抗が高い場合は、導通箇所１３を複数設けるなどするのが効果的である。 For example, when the sheet resistance of the reflective mask blank material surface is high, it is effective to provide a plurality of conduction points 13.

また電子線を使った測長ＳＥＭで測定する場合や電子ビーム検査機で検査する場合、照射電子線量が多い条件であれば、同様に導通箇所１３を複数設けるなどするのが効果的である。 Also, when measuring with a length measuring SEM using an electron beam or when inspecting with an electron beam inspection machine, it is effective to provide a plurality of conduction points 13 if the irradiation electron dose is high.

ＥＵＶ露光機で検査する場合、光電効果によって放出される電子の運動エネルギーは、式１で表されるが、ＥＵＶ光を用いているため波長は一定（１３．５ｎｍ）であるため、一定である。照射されるＥＵＶ光の強度（光の量）が大きい場合、放出される電子の量も比例するため、チャージアップしやすくなる。従って、ＥＵＶ露光機で使用するＥＵＶ光の強度が高い場合ほど、同様に導通箇所を複数設けるなどするのが効果的である。ちなみに式１のＰは仕事関数と呼ばれ、電子を材料から飛び出すのに最低限必要な仕事量（エネルギー）であり、材料固有の値を持つ。 When inspecting with an EUV exposure machine, the kinetic energy of electrons emitted by the photoelectric effect is expressed by Equation 1, but since the EUV light is used, the wavelength is constant (13.5 nm), so it is constant. . When the intensity (amount of light) of the irradiated EUV light is large, the amount of emitted electrons is also proportional, so that it is easy to charge up. Accordingly, it is more effective to similarly provide a plurality of conduction points as the intensity of EUV light used in an EUV exposure machine is higher. Incidentally, P in Equation 1 is called a work function, and is the minimum amount of work (energy) required to eject electrons from the material, and has a value specific to the material.

ｅＶ：放出される電子が持つ運動エネルギー
ｅ：電子の電荷、
Ｖ：電子がもつエネルギーを電位差に換算した場合の電位差
ｈν：入射する光のエネルギー
ｈ：プランク定数
ν ：光の振動数＝１／λ（λは波長：ＥＵＶ光の場合は１３．５ｎｍ）
Ｐ：ブランク材料の仕事関数

eV: Kinetic energy of emitted electrons e: Charge of electrons,
V: Potential difference when electron energy is converted into potential difference hν: Incident light energy h: Planck constant ν: Light frequency = 1 / λ (λ is wavelength: 13.5 nm for EUV light)
P: Work function of blank material

次いで、本発明の反射型マスクのブランク構造について説明する。
図３（ａ）、図４（ａ）、（ｂ）、（ｃ）に示す本発明の反射型マスク１０２、１０３、１０４、１０５は、いずれも基板１の表面に、多層反射層２、保護層３、吸収層４が順次形成されている。これらは、それぞれ導通箇所１３が形成されている位置や数が異なる場合を示している。 Next, the blank structure of the reflective mask of the present invention will be described.
The reflective masks 102, 103, 104, and 105 of the present invention shown in FIGS. 3 (a), 4 (a), 4 (b), and 4 (c) are all formed on the surface of the substrate 1 with a multilayer reflective layer 2 and a protective layer. The layer 3 and the absorption layer 4 are sequentially formed. These show cases where the positions and number of the conductive points 13 are different.

基板の裏面には導電膜５が形成された構造となっている。保護層３と吸収層４の間には、緩衝層が有る場合もある。緩衝層は、吸収膜４のマスクパターン修正時に、下地の保護層３にダメージを与えないために設けられた層である。 A conductive film 5 is formed on the back surface of the substrate. There may be a buffer layer between the protective layer 3 and the absorbing layer 4. The buffer layer is a layer provided so as not to damage the underlying protective layer 3 when the mask pattern of the absorption film 4 is corrected.

本発明の反射型マスク１０２、１０３、１０４、１０５は、吸収層４が加工された回路パターン領域１０と、その外周部に吸収層４、保護層３、多層反射層２（緩衝層がある場合は緩衝層も）が除去された遮光枠１１を有する。 The reflective masks 102, 103, 104, and 105 of the present invention include the circuit pattern region 10 in which the absorption layer 4 is processed, and the absorption layer 4, the protective layer 3, and the multilayer reflection layer 2 (when there is a buffer layer) on the outer periphery thereof. Has a light shielding frame 11 from which the buffer layer is also removed.

（本発明の反射型マスクの構成の詳細：多層反射層，保護層，緩衝層）
図３（ｂ）の多層反射層２は、ＥＵＶ光に対して６０％程度の反射率を達成できるように設計されており、モリブデン（Ｍｏ）とシリコン（Ｓｉ）が交互に４０〜５０ペア積層した積層膜で、さらにその上に形成される保護層３は２〜３ｎｍ厚のルテニウム（Ｒｕ）あるいは厚さ１０ｎｍ程度のシリコン（Ｓｉ）で構成されている。
Ｒｕ層の下に隣接する層はＳｉ層である。ＭｏやＳｉが使われている理由は、ＥＵＶ光に対する吸収（消衰係数）が小さく、且つＭｏとＳｉのＥＵＶ光での屈折率差が大きいために、ＳｉとＭｏの界面での反射率を高く出来るためである。
保護層３がＲｕの場合は、吸収層４のエッチング加工におけるエッチングストッパーとしての役割やマスク洗浄時の薬液に対する保護層としての役割を果たしている。保護層３がＳｉの場合は、その上に形成される吸収層４との間に、緩衝層が有る場合もある。緩衝層は、吸収層４のエッチングやパターン修正時に、緩衝層の下に隣接する多層反射層２の最上層であるＳｉ層を保護するために設けられており、クロム（Ｃｒ）の窒素化合物（ＣｒＮ）で構成されている。 (Details of the configuration of the reflective mask of the present invention: multilayer reflective layer, protective layer, buffer layer)
The multilayer reflective layer 2 in FIG. 3B is designed to achieve a reflectance of about 60% with respect to EUV light, and 40-50 pairs of molybdenum (Mo) and silicon (Si) are alternately laminated. The protective layer 3 formed on the laminated film is made of ruthenium (Ru) having a thickness of 2 to 3 nm or silicon (Si) having a thickness of about 10 nm.
The layer adjacent to the Ru layer is a Si layer. The reason why Mo and Si are used is that the absorption (extinction coefficient) with respect to EUV light is small and the refractive index difference between Mo and Si EUV light is large. This is because it can be high.
When the protective layer 3 is Ru, it plays a role as an etching stopper in the etching process of the absorbing layer 4 and a protective layer against a chemical solution during mask cleaning. When the protective layer 3 is Si, there may be a buffer layer between the absorbing layer 4 formed on the protective layer 3. The buffer layer is provided to protect the Si layer, which is the uppermost layer of the multilayer reflective layer 2 adjacent to the bottom of the buffer layer, during etching or pattern modification of the absorption layer 4, and a chromium (Cr) nitrogen compound ( CrN).

（本発明の反射型マスクの構成の詳細：吸収層）
図３（ｂ）の吸収層４は、ＥＵＶ光に対して吸収率の高いタンタル（Ｔａ）の窒素化合物（ＴａＮ）で構成されている。他の材料として、タンタルホウ素窒化物（ＴａＢＮ）、タンタルシリサイド（ＴａＳｉ）、タンタル（Ｔａ）や、それらの酸化物（ＴａＢＯＮ、ＴａＳｉＯ、ＴａＯ）でも良い。 (Details of the configuration of the reflective mask of the present invention: absorption layer)
The absorption layer 4 in FIG. 3B is made of a nitrogen compound (TaN) of tantalum (Ta) having a high absorption rate with respect to EUV light. As other materials, tantalum boron nitride (TaBN), tantalum silicide (TaSi), tantalum (Ta), and oxides thereof (TaBON, TaSiO, TaO) may be used.

図３（ｂ）の吸収層４は、その上層に波長１９０〜２６０ｎｍの紫外光に対して反射防止機能を有する低反射層を設けた２層構造から成る吸収層であっても良い。低反射層は、マスクの欠陥検査機の検査波長に対して、コントラストを高くし、検査性を向上させるためのものである。 The absorption layer 4 of FIG. 3B may be an absorption layer having a two-layer structure in which a low reflection layer having an antireflection function with respect to ultraviolet light having a wavelength of 190 to 260 nm is provided thereon. The low reflection layer is for increasing the contrast and improving the inspection property with respect to the inspection wavelength of the mask defect inspection machine.

（本発明の反射型マスクの構成の詳細：裏面導電膜）
図３（ｂ）の導電膜５は、一般にはＣｒＮで構成されているが、導電性があれば良いので、金属材料からなる材料が好適に使用できる。
尚、図３（ｂ）では導電膜５を有する構成のマスクを記載したが、導電膜５を有さないマスクブランク及びマスクとしても良い。 (Details of Configuration of Reflective Mask of the Present Invention: Back Conductive Film)
The conductive film 5 in FIG. 3 (b) is generally made of CrN. However, since it only needs to have conductivity, a material made of a metal material can be suitably used.
In FIG. 3B, a mask having a conductive film 5 is described, but a mask blank and a mask without the conductive film 5 may be used.

（本発明の反射型マスクの構成の詳細：多層反射層の掘り込み）
本発明の反射型マスクの遮光枠の形成方法について説明する。図６（ａ）に示すような、回路パターン領域１０にパターンが形成された反射型マスク、あるいは後にパターンが形成される予定の反射型マスクブランクに対して、フォトリソグラフィもしくは電子線リソグラフィによって、回路パターン領域１０の周辺部が開口したレジストパターンを形成する（図６（ｃ）参照）。次に、フッ素系もしくは塩素系ガス（あるいはその両方）を用いたドライエッチングによって、そのレジストパターンの開口部の吸収膜４をエッチング除去する（図６（ｄ）参照）。次いで、保護層３と多層反射層２を、フッ素系ガスもしくは塩素系ガスもしくはその両方を用いたドライエッチングか、アルカリ性溶液あるは酸性溶液を用いたウェットエッチングによって、エッチング除去する（図６（ｅ）参照）。このあと、レジスト２９を除去することによって遮光枠付きの反射型マスク１０１が完成する（図６（ｆ）参照）。 (Details of the configuration of the reflective mask of the present invention: digging a multilayer reflective layer)
A method for forming the light shielding frame of the reflective mask of the present invention will be described. As shown in FIG. 6A, a circuit is formed by photolithography or electron beam lithography on a reflective mask having a pattern formed in the circuit pattern region 10 or a reflective mask blank on which a pattern is to be formed later. A resist pattern having an opening in the periphery of the pattern region 10 is formed (see FIG. 6C). Next, the absorption film 4 at the opening of the resist pattern is removed by dry etching using fluorine or chlorine gas (or both) (see FIG. 6D). Next, the protective layer 3 and the multilayer reflective layer 2 are removed by dry etching using a fluorine-based gas and / or a chlorine-based gas, or wet etching using an alkaline solution or an acidic solution (FIG. 6E). )reference). Thereafter, the resist 29 is removed to complete the reflective mask 101 with a light shielding frame (see FIG. 6F).

ドライエッチングによって、多層反射層２をエッチング除去する際に、フッ素系ガスもしくは塩素系ガスもしくはその両方を用いるのは、多層反射層２の材料であるＭｏとＳｉの両方に対して、エッチング性を有するためである。この際に用いるフッ素系ガスもしくは塩素系ガスは、ＣＦ_４，Ｃ_２Ｆ_６，Ｃ_４Ｆ_８，Ｃ_５Ｆ_８，ＣＨＦ_３，ＳＦ_６，ＣｌＦ_３，Ｃｌ_２，ＨＣｌが挙げられる。 When the multilayer reflective layer 2 is removed by dry etching, the use of a fluorine-based gas and / or a chlorine-based gas has an etching property for both Mo and Si, which are the materials of the multilayer reflective layer 2. It is for having. Examples of the fluorine-based gas or chlorine-based gas used at this time include CF ₄ , C ₂ F ₆ , C ₄ F ₈ , C ₅ F ₈ , CHF ₃ , SF ₆ , ClF ₃ , Cl ₂ , and HCl.

ウェットエッチングによって、多層反射層２をエッチング除去する際のエッチング液には、多層反射層２の材料であるＭｏとＳｉのエッチングに適している必要がある。例えば、アルカリ性溶液としては、ＴＭＡＨ（水酸化テトラメチルアンモニウム）、ＫＯＨ（水酸化カリウム）、ＥＤＰ（エチレンジアミンピロカテコール）が適している。酸性溶液としては、硝酸とリン酸の混合液が適しているが、これにフッ酸、硫酸、酢酸を加えても良い。 The etchant used for etching away the multilayer reflective layer 2 by wet etching needs to be suitable for etching Mo and Si, which are the materials of the multilayer reflective layer 2. For example, as the alkaline solution, TMAH (tetramethylammonium hydroxide), KOH (potassium hydroxide), and EDP (ethylenediamine pyrocatechol) are suitable. A mixed solution of nitric acid and phosphoric acid is suitable as the acidic solution, but hydrofluoric acid, sulfuric acid, and acetic acid may be added thereto.

このようにして、遮光枠付きの反射型マスク１０１（図７（ａ）参照）を作製した後に、図７に示すように導通箇所１３を設ける場合には、基板１の裏面より機械加工またはウォータージェットまたはドライエッチングによる加工を用い、貫通孔１４を形成し（図７（ｂ）参照）、その貫通孔１４に、めっき法、またはＣＶＤ（ＣｈｅｍｉｃａｌＶａｐｏｒＤｅｐｏｓｉｔｉｏｎ）法によって導電材料を形成する方法や配線形成用に使用される超微粒子金属を使った導電性インクや超微粒子金属を直接的に貫通孔１４の中に形成して導通をとる方法などを採用することが可能である。これらの導電材料を充填することで、導通箇所１３が形成される（図７（ｃ）参照）。 After the reflective mask 101 with the light-shielding frame (see FIG. 7A) is manufactured in this way, when the conductive portion 13 is provided as shown in FIG. A through hole 14 is formed using a process by jet or dry etching (see FIG. 7B), and a conductive material is formed in the through hole 14 by plating or CVD (Chemical Vapor Deposition). It is possible to employ a conductive ink using ultrafine metal used for forming, a method of forming ultrafine metal directly in the through-hole 14 and establishing conduction. By filling these conductive materials, the conductive portion 13 is formed (see FIG. 7C).

めっきは、無電解めっきでも電解めっきでも良く、めっきの効率をあげるためにシード層を設けても良い。 The plating may be electroless plating or electrolytic plating, and a seed layer may be provided to increase plating efficiency.

あるいは、導通箇所１３を形成する工程は、遮光枠１１を作る前でも、更には回路パターン領域１０の形成以前、更には反射型マスクブランクの製造時に形成することもできる。 Alternatively, the step of forming the conductive portion 13 can be performed before the light shielding frame 11 is formed, further before the circuit pattern region 10 is formed, and further at the time of manufacturing the reflective mask blank.

このようにして、多層反射層２までを除去し遮光枠１１を形成した反射型マスクにおいて、遮光枠１１の内側の回路パターン領域１０と遮光枠の外１２を、導電材料を充填した導通箇所１３を通じ、裏面導電膜５を介して電気的に繋ぐことでチャージアップを低減した反射型マスクを得ることができる（図８（ａ）、（ｂ）参照）。 In this way, in the reflective mask in which up to the multilayer reflective layer 2 is removed and the light shielding frame 11 is formed, the circuit pattern region 10 inside the light shielding frame 11 and the outside 12 of the light shielding frame are connected to the conductive portion 13 filled with the conductive material. Thus, a reflective mask with reduced charge-up can be obtained by being electrically connected through the back conductive film 5 (see FIGS. 8A and 8B).

以下、本発明の反射型マスクの製造方法の実施例を説明する。図５（ａ）に示す反射型マスクブランク２０１を用意した。このブランクは、基板１の上に、波長１３．５ｎｍのＥＵＶ光に対して反射率が６４％程度となるように設計されたＭｏとＳｉの４０ペアの多層反射層２が形成されており、その上に２．５ｎｍ厚のＲｕの保護層３が、更にその上に７０ｎｍ厚のタンタルシリサイド（ＴａＳｉ）からなる吸収層４が、順次形成されている。 Examples of the method for manufacturing a reflective mask according to the present invention will be described below. A reflective mask blank 201 shown in FIG. In this blank, a multilayer reflective layer 2 of 40 pairs of Mo and Si designed to have a reflectivity of about 64% with respect to EUV light having a wavelength of 13.5 nm is formed on the substrate 1. A protective layer 3 of 2.5 nm thickness is formed thereon, and an absorption layer 4 made of tantalum silicide (TaSi) 70 nm thick is further formed thereon.

上記の反射型マスクブランク２０１に対し、ポジ型化学増幅レジスト９（ＦＥＰ１７１：富士フイルムエレクトロニクスマテリアルズ）を３００ｎｍの膜厚で塗布し（図５（ｂ）参照）、電子線描画機（ＪＢＸ９０００：日本電子）によって描画後、１１０℃、１０分のＰＥＢおよびスプレー現像（ＳＦＧ３０００：シグマメルテック）により、レジスト部分にレジストパターンを形成した（図５（ｃ）参照）。 A positive chemically amplified resist 9 (FEP171: FUJIFILM Electronics Materials) is applied to the reflective mask blank 201 with a film thickness of 300 nm (see FIG. 5B), and an electron beam drawing machine (JBX9000: Japan). After drawing by electron), a resist pattern was formed on the resist portion by PEB at 110 ° C. for 10 minutes and spray development (SFG3000: Sigma Meltech) (see FIG. 5C).

次いで、ドライエッチング装置を用いて、ＣＦ₄とＣｌ₂の混合ガスのプラズマにより、吸収層４をエッチングし（図５（ｄ）参照）、レジスト９を剥離後、洗浄することで、図５（ｅ）に示す回路パターン領域に回路パターンが形成された反射型マスク２１１を作製した。形成された回路パターンは評価パターンであり、寸法２００ｎｍの１：１のライン＆スペースパターンのチップを６面付けでマスク中心に配置した。回路パターン領域１０の大きさは、チップ６面の全体で１０ｃｍ×１０ｃｍとした。このとき各チップ間のスクライブラインの間隔は５ｍｍとした。 Next, using a dry etching apparatus, the absorption layer 4 is etched by plasma of a mixed gas of CF ₄ and Cl ₂ (see FIG. 5D), and the resist 9 is removed and washed, thereby cleaning the structure shown in FIG. A reflective mask 211 having a circuit pattern formed in the circuit pattern region shown in e) was produced. The formed circuit pattern was an evaluation pattern, and a chip having a 1: 1 line & space pattern with a dimension of 200 nm was arranged in the center of the mask with six faces. The size of the circuit pattern region 10 was 10 cm × 10 cm over the entire surface of the chip 6. At this time, the interval between the scribe lines between the chips was 5 mm.

次いで、上述の評価パターンを有する反射型マスク２１１の回路パターン領域１０の周辺に、遮光枠１１を形成する工程を行った。反射型マスク２１１（図６（ａ）参照）にｉ線用のレジスト２９を５００ｎｍの膜厚で塗布し（図６（ｂ）参照）、そのレジスト２９をｉ線描画機（レーザー描画装置ＡＬＴＡ：米国ＥＴＥＣ社）により描画、現像を行うことにより、後に遮光枠１１となる領域のレジストを除去したレジストパターンを形成した（図６（ｃ）参照）。
このときレジストパターンの開口幅は３ｍｍとし、マスク中心部の１０ｃｍ×１０ｃｍの回路パターン領域１０のパターンエッジから３μｍの距離に、幅３ｍｍの枠状パターンとして配置した。 Next, a process of forming the light shielding frame 11 around the circuit pattern region 10 of the reflective mask 211 having the above-described evaluation pattern was performed. An i-line resist 29 is applied to the reflective mask 211 (see FIG. 6A) to a thickness of 500 nm (see FIG. 6B), and the resist 29 is applied to an i-line drawing machine (laser drawing apparatus ALTA: A resist pattern was formed by removing the resist in the region that will later become the light shielding frame 11 by performing drawing and development by ETEC (USA) (see FIG. 6C).
At this time, the opening width of the resist pattern was 3 mm, and the resist pattern was arranged as a frame pattern having a width of 3 mm at a distance of 3 μm from the pattern edge of the circuit pattern region 10 of 10 cm × 10 cm in the center of the mask.

次いで、ドライエッチング装置を用いてＣＨＦ_３プラズマ（ドライエッチング装置内の圧力５０ｍＴｏｒｒ、ＩＣＰ（誘導結合プラズマ）パワー５００Ｗ、ＲＩＥ（反応性イオンエッチング）パワー２０００Ｗ、ＣＨＦ_３：流量２０ｓｃｃｍ、処理時間６分、これらは、以下の表記で同じ。）により、上記レジストパターンの開口部の吸収層４と多層反射層２とを異方性ドライエッチングで除去し（図６（ｄ）および（ｅ）参照）、最後に、硫酸系の剥離液とアンモニア過酸化水素水により、レジスト剥離とその後の洗浄を実施し、ドライエッチングとウェットエッチングで残ったレジストを除去した（図６（ｆ）参照）。 Next, using a dry etching apparatus, CHF ₃ plasma (pressure in the dry etching apparatus 50 mTorr, ICP (inductively coupled plasma) power 500 W, RIE (reactive ion etching) power 2000 W, CHF ₃ : flow rate 20 sccm, processing time 6 minutes, These are the same in the following notation.) By removing the absorption layer 4 and the multilayer reflective layer 2 at the opening of the resist pattern by anisotropic dry etching (see FIGS. 6D and 6E), Finally, resist removal and subsequent cleaning were performed with a sulfuric acid-based stripping solution and ammonia hydrogen peroxide solution, and the remaining resist was removed by dry etching and wet etching (see FIG. 6F).

次いで図７（ｂ）に示すように、基板１の裏面より切削加工にて、マスク表面から見て回路パターン領域１０内に直径１ｍｍの貫通孔１４（基板のみが貫通）を開けた。このとき予め基板１の厚みを計算し、多層反射層２まで到達したところで停止するように設定することで、多層反射層２へのダメージを防いだ。 Next, as shown in FIG. 7B, through holes 14 having a diameter of 1 mm (through only the substrate) were formed in the circuit pattern region 10 as viewed from the mask surface by cutting from the back surface of the substrate 1. At this time, the thickness of the substrate 1 was calculated in advance and set so as to stop when it reached the multilayer reflective layer 2, thereby preventing damage to the multilayer reflective layer 2.

このとき、万が一、多層反射層２や吸収層４にダメージが及んでもマスク特性に影響が無いように、回路パターン領域１０内であっても、スクライブラインと呼ばれるパターンの無い箇所に貫通孔１４が来るようにした。 At this time, even if the multilayer reflective layer 2 and the absorption layer 4 are damaged, the mask characteristics are not affected. Even in the circuit pattern region 10, the through-hole 14 is formed in a place without a pattern called a scribe line. To come.

次いで、反射型マスクの表面側の回路パターン領域１０の一部に、カソード電極を取り付け、ニッケル製アノード電極と反射型マスクの裏面側のみを、スルファミン酸ニッケル溶液で満たしためっき浴に浸漬させた。アノード電極とカソード電極に電流を流し、基板１に開けた貫通孔１４が完全に充填されるまで、ニッケルを電解めっきによって充填し、導通箇所１３を形成した（図７（ｃ）参照）。 Next, a cathode electrode was attached to a part of the circuit pattern region 10 on the surface side of the reflective mask, and only the nickel anode electrode and the back surface side of the reflective mask were immersed in a plating bath filled with a nickel sulfamate solution. . Electric current was passed through the anode electrode and the cathode electrode, and nickel was filled by electrolytic plating until the through hole 14 opened in the substrate 1 was completely filled, thereby forming a conductive portion 13 (see FIG. 7C).

めっきの条件は次の通りである。使用しためっき浴の成分は、スルファミン酸ニッケル溶液の濃度を５００ｇ／Ｌにして、緩衝材としてホウ酸を３０ｇ／Ｌ、ピット防止剤を０．１ｇ／Ｌを添加した。また、めっき浴温度４０度で、３０秒間０．２Ａの電流を流した。 The plating conditions are as follows. The components of the plating bath used were such that the concentration of the nickel sulfamate solution was 500 g / L, boric acid was added as a buffer material at 30 g / L, and a pit inhibitor was added at 0.1 g / L. Further, a current of 0.2 A was passed for 30 seconds at a plating bath temperature of 40 degrees.

図７（ａ）に本実施例で作製した反射型マスク１０１を、（ｃ）に反射型マスク１０１に導通箇所１３を形成した反射型マスク１０２を示す。これらの反射型マスクの遮光枠１１の幅は３ｍｍ、スクライブラインの幅は５ｍｍ、導通箇所１３の貫通孔１４の直径は１ｍｍである。 FIG. 7A shows the reflective mask 101 produced in this example, and FIG. 7C shows the reflective mask 102 in which the conductive portion 13 is formed in the reflective mask 101. The width of the light shielding frame 11 of these reflective masks is 3 mm, the width of the scribe line is 5 mm, and the diameter of the through-hole 14 of the conduction point 13 is 1 mm.

本実施例で作製した導通箇所１３を設けた遮光枠付きの反射型マスク１０２と、導通箇所１３を設けない遮光枠付き反射型マスク１０１の両方に関して、遮光枠１１の内部の回路パターンの寸法の測定を測長ＳＥＭにて実施した。その結果、導通箇所１３の無い反射型マスク１０１では、チャージアップによるＳＥＭ像のドリフトが大きく遮光枠１１の内部の測定が出来なかったが、本実施例の導通箇所１３を設けた反射型マスク１０２では、問題なく測定が出来た。 With respect to both the reflective mask 102 with the light shielding frame provided with the conductive portion 13 and the reflective mask 101 with the light shielding frame not provided with the conductive portion 13, the dimensions of the circuit pattern inside the light shielding frame 11 are prepared. Measurement was carried out with a length measuring SEM. As a result, in the reflective mask 101 without the conductive portion 13, the SEM image drift due to charge-up was so great that the inside of the light shielding frame 11 could not be measured. However, the reflective mask 102 provided with the conductive portion 13 in this embodiment. Then we were able to measure without problems.

本発明は、反射型マスク等に有用である。 The present invention is useful for a reflective mask or the like.

１基板
２多層反射層
３保護層
４吸収層
５裏面導電膜
９レジスト
１０回路パターン領域
１１遮光枠
１２遮光枠の外
１３導通箇所
１４貫通孔
２９レジスト
１００反射型マスク（遮光枠無し）
１０１反射型マスク（遮光枠有り）
１０２本発明の反射型マスク
１０３本発明の反射型マスク
１０４本発明の反射型マスク
１０５本発明の反射型マスク
２０１反射型マスクブランク
２１１回路パターン領域に回路パターンが形成された反射型マスク DESCRIPTION OF SYMBOLS 1 Substrate 2 Multilayer reflective layer 3 Protective layer 4 Absorbing layer 5 Back surface conductive film 9 Resist 10 Circuit pattern region 11 Light shielding frame 12 Outside the light shielding frame 13 Conductive portion 14 Through hole 29 Resist 100 Reflective mask (no light shielding frame)
101 Reflective mask (with shading frame)
102 reflective mask 103 of the present invention reflective mask 104 of the present invention reflective mask 105 of the present invention reflective mask 201 of the present invention reflective mask blank 211 reflective mask in which a circuit pattern is formed in a circuit pattern region

Claims

基板と、基板表面に形成された多層反射層と、前記多層反射層の上に形成された保護層と、前記保護層の上に形成された吸収層を備え、
前記吸収層に形成された回路パターン領域の外側に、前記吸収層および前記保護層および前記多層反射層が除去されたＥＵＶ光の反射率の低い遮光枠を有する構成のＥＵＶリソグラフィに用いられる反射型マスクにおいて、
前記回路パターン領域の少なくとも１つ以上の任意の場所に、裏面との電気的導通をとるための導通箇所を有することを特徴とする反射型マスク。 A substrate, a multilayer reflective layer formed on the substrate surface, a protective layer formed on the multilayer reflective layer, and an absorption layer formed on the protective layer;
A reflective type used for EUV lithography having a light-shielding frame having a low reflectance of EUV light from which the absorption layer, the protective layer, and the multilayer reflective layer are removed outside a circuit pattern region formed in the absorption layer In the mask
A reflective mask comprising a conductive portion for establishing electrical continuity with a back surface in at least one or more arbitrary locations in the circuit pattern region.

前記導通箇所は、基板に裏面から貫通孔が設けられ、その貫通孔内に導電材料が充填されたことによって形成されたことを特徴とする請求項１記載の反射型マスク。 2. The reflective mask according to claim 1, wherein the conductive portion is formed by providing a through hole in the back surface of the substrate and filling the through hole with a conductive material.

基板と、基板表面に形成された多層反射層と、前記多層反射層の上に形成された保護層と、前記保護層の上に形成された吸収層を備えた反射型マスクブランクであって、
前記反射型マスクブランクの裏面の任意の場所に、１つ以上の表面との電気的導通をとるための導通箇所を備えていることを特徴とする反射型マスクブランク。 A reflective mask blank comprising a substrate, a multilayer reflective layer formed on the substrate surface, a protective layer formed on the multilayer reflective layer, and an absorption layer formed on the protective layer,
A reflective mask blank characterized in that a conductive portion for establishing electrical continuity with one or more front surfaces is provided at an arbitrary position on the back surface of the reflective mask blank.

前記導通箇所は、前記基板の裏面から表面に貫通する貫通孔が設けられ、前記貫通孔内に導電材料が充填されていることを特徴とする請求項３に記載の反射型マスクブランク。 4. The reflective mask blank according to claim 3, wherein the conductive portion is provided with a through-hole penetrating from the back surface to the front surface of the substrate, and the through-hole is filled with a conductive material.

基板の表面に多層反射層と保護層と吸収層をこの順に備えた反射型マスクブランクを使用した反射型マスクの製造方法であって、
回路パターンを規定するように前記吸収層をパターニングして回路パターン領域を構成する工程と、
前記回路パターン領域の外周部に、枠状のパターンでエッチング加工することにより吸収層、保護層、多層反射層を除去し前記基板の表面まで掘り込むことで、前記吸収層の表面よりもＥＵＶ光の反射率が低い遮光枠を形成する工程と、
前記基板の裏面から基板表面の前記多層反射層に至る貫通孔を形成する工程と、
前記貫通孔を導電材料で充填する工程を備えていることを特徴とする反射型マスクの製造方法。 A reflective mask manufacturing method using a reflective mask blank comprising a multilayer reflective layer, a protective layer, and an absorbing layer in this order on the surface of a substrate,
Patterning the absorbing layer to define a circuit pattern to form a circuit pattern region; and
By etching the outer periphery of the circuit pattern region with a frame-like pattern, the absorption layer, the protective layer, and the multilayer reflective layer are removed and dug up to the surface of the substrate, so that EUV light is emitted more than the surface of the absorption layer Forming a light shielding frame having a low reflectance,
Forming a through hole from the back surface of the substrate to the multilayer reflective layer on the substrate surface;
A method of manufacturing a reflective mask, comprising a step of filling the through hole with a conductive material.

前記貫通孔を形成する工程が、前記回路パターン領域を構成する工程の後にくることを特徴とする請求項５に記載の反射型マスクの製造方法。 6. The method of manufacturing a reflective mask according to claim 5, wherein the step of forming the through hole comes after the step of forming the circuit pattern region.

前記貫通孔を形成する工程が、機械加工、ウォータージェットまたはドライエッチングによってなされることを特徴とする請求項５または６に記載の反射型マスクの製造方法。 The method of manufacturing a reflective mask according to claim 5 or 6, wherein the step of forming the through hole is performed by machining, water jet, or dry etching.

前記貫通孔を導電材料で充填する工程が、めっき法またはＣＶＤ法のいずれかによってなされることを特徴とする請求項５〜７のいずれかに記載の反射型マスクの製造方法。 The method for manufacturing a reflective mask according to claim 5, wherein the step of filling the through hole with a conductive material is performed by either a plating method or a CVD method.

請求項３または４に記載の反射型マスクブランクの製造方法であって、
基板の表面に、少なくとも多層反射層、保護層、吸収層を形成する以前または以後に
前記基板の裏面から基板の表面に至る貫通孔を形成する工程と、
前記貫通孔内に導電材料を充填する工程と、を備えていることを特徴とする反射型マスクブランクの製造方法。 It is a manufacturing method of the reflective mask blank of Claim 3 or 4,
Forming a through-hole from the back surface of the substrate to the surface of the substrate before or after forming at least the multilayer reflective layer, the protective layer, and the absorption layer on the surface of the substrate;
And a step of filling the through hole with a conductive material. A method of manufacturing a reflective mask blank, comprising:

前記貫通孔を形成する工程が、機械加工またはウォータージェットまたはレーザー加工またはドライエッチングのいずれかによってなされることを特徴とする請求項９に記載の反射型マスクブランクの製造方法。 10. The method of manufacturing a reflective mask blank according to claim 9, wherein the step of forming the through hole is performed by any one of machining, water jet, laser processing, or dry etching.

前記貫通孔内に導電材料を充填する工程が、めっき法またはＣＶＤ法によってなされることを特徴とする請求項９または１０に記載の反射型マスクブランクの製造方法。 The method for manufacturing a reflective mask blank according to claim 9 or 10, wherein the step of filling the through hole with a conductive material is performed by a plating method or a CVD method.