JP2014142729A - Method of manufacturing semiconductor device - Google Patents
Method of manufacturing semiconductor device Download PDFInfo
- Publication number
- JP2014142729A JP2014142729A JP2013009705A JP2013009705A JP2014142729A JP 2014142729 A JP2014142729 A JP 2014142729A JP 2013009705 A JP2013009705 A JP 2013009705A JP 2013009705 A JP2013009705 A JP 2013009705A JP 2014142729 A JP2014142729 A JP 2014142729A
- Authority
- JP
- Japan
- Prior art keywords
- code
- evaluation
- cell
- sealing body
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
Description
本発明は、半導体装置の製造技術に関し、例えば、製品情報を識別するためのコードが形成された半導体装置に適用して有効な技術に関するものである。 The present invention relates to a manufacturing technique of a semiconductor device, for example, a technique effective when applied to a semiconductor device in which a code for identifying product information is formed.
特開２０１１−６６３４０号公報（特許文献１）には、半導体装置の封止体に、半導体装置の識別番号に対応する二次元バーコードを刻印することが記載されている。 Japanese Patent Laying-Open No. 2011-66340 (Patent Document 1) describes that a two-dimensional barcode corresponding to an identification number of a semiconductor device is imprinted on a sealing body of the semiconductor device.
本願発明者は、半導体装置の性能を向上させる技術を検討している。この一環として、半導体装置の製造工程で発生した不良の原因を速やかに究明する技術について検討を行った。 The inventor of the present application is examining a technique for improving the performance of a semiconductor device. As part of this, we examined a technique to quickly investigate the cause of defects that occurred in the manufacturing process of semiconductor devices.
半導体装置の製造工程で発生した不良の原因を速やかに究明するためには、例えば、封止体（半導体チップを封止する絶縁材）の表面に、例えば、製品情報が記録された図形記号であるコードを形成しておくことが好ましい。 In order to quickly investigate the cause of a defect that has occurred in the manufacturing process of a semiconductor device, for example, a graphic symbol in which product information is recorded on the surface of a sealing body (insulating material for sealing a semiconductor chip) is used. It is preferable to form a certain code.
しかし、封止体の表面に形成されたコードの識別性は、白地の表面にマークを付与した場合に比べて低い。そのため、製造段階で正しく形成されたと考えられるコードであっても、このコードを読み取る際の環境や条件によっては、読み取れない、または誤認識する場合がある。 However, the discriminability of the code formed on the surface of the sealing body is lower than that when a mark is provided on the white background. For this reason, even a code that is considered to be correctly formed in the manufacturing stage may not be read or may be erroneously recognized depending on the environment and conditions when reading this code.
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。 Other problems and novel features will become apparent from the description of the specification and the accompanying drawings.
一実施の形態による半導体装置の製造方法は、半導体チップ、上記半導体チップを封止する封止体、および上記封止体に形成されたコードを有する検査体に対して、上記検査体の上記コードの識別性を評価する工程を備えているものである。 According to an embodiment of the present invention, there is provided a method for manufacturing a semiconductor device, comprising: a semiconductor chip; a sealing body that seals the semiconductor chip; and an inspection body that includes a code formed on the sealing body. A step of evaluating the discriminability.
上記一実施の形態によれば、半導体装置に形成されたコードの読み取り信頼性を向上させることができる。 According to the one embodiment, it is possible to improve the reading reliability of the code formed in the semiconductor device.
（本願における記載形式・基本的用語・用法の説明）
本願において、実施の態様の記載は、必要に応じて、便宜上複数のセクション等に分けて記載するが、特にそうでない旨明示した場合を除き、これらは相互に独立別個のものではなく、記載の前後を問わず、単一の例の各部分、一方が他方の一部詳細または一部または全部の変形例等である。また、原則として、同様の部分は繰り返しの説明を省略する。また、実施の態様における各構成要素は、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、必須のものではない。
(Description format, basic terms, usage in this application)
In the present application, the description of the embodiment will be divided into a plurality of sections for convenience, if necessary, but these are not independent from each other unless otherwise specified. Regardless of the front and rear, each part of a single example, one is a part of the other, or a part or all of the modifications. In principle, repeated description of similar parts is omitted. In addition, each component in the embodiment is not indispensable unless specifically stated otherwise, unless it is theoretically limited to the number, and obviously not in context.
同様に実施の態様等の記載において、材料、組成等について、「ＡからなるＸ」等といっても、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、Ａ以外の要素を含むものを排除するものではない。たとえば、成分についていえば、「Ａを主要な成分として含むＸ」等の意味である。たとえば、「シリコン部材」等といっても、純粋なシリコンに限定されるものではなく、ＳｉＧｅ（シリコン・ゲルマニウム）合金やその他シリコンを主要な成分とする多元合金、その他の添加物等を含む部材も含むものであることはいうまでもない。また、金めっき、Ｃｕ層、ニッケル・めっき等といっても、そうでない旨、特に明示した場合を除き、純粋なものだけでなく、それぞれ金、Ｃｕ、ニッケル等を主要な成分とする部材を含むものとする。 Similarly, in the description of the embodiment, etc., regarding the material, composition, etc., “X consisting of A” etc. is an element other than A unless specifically stated otherwise and clearly not in context. It does not exclude things that contain. For example, as for the component, it means “X containing A as a main component”. For example, “silicon member” is not limited to pure silicon, but includes a SiGe (silicon-germanium) alloy, other multi-component alloys containing silicon as a main component, and other additives. Needless to say, it is also included. Moreover, even if it says gold plating, Cu layer, nickel / plating, etc., unless otherwise specified, not only pure materials but also members mainly composed of gold, Cu, nickel, etc. Shall be included.
さらに、特定の数値、数量に言及したときも、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、その特定の数値を超える数値であってもよいし、その特定の数値未満の数値でもよい。 In addition, when a specific number or quantity is mentioned, a numerical value exceeding that specific number will be used unless specifically stated otherwise, unless theoretically limited to that number, or unless otherwise clearly indicated by the context. There may be a numerical value less than the specific numerical value.
また、本願では、平面や側面という用語を用いるが、半導体チップの半導体素子形成面を基準面として、その基準面に平行な面を平面として記載する。また、平面に対して交差する面を側面として記載する。また、側面視において、離間して配置される二つの平面間を結ぶ方向を厚さ方向として記載する。 Further, in the present application, the terms “plane” and “side” are used, but a semiconductor element formation surface of a semiconductor chip is used as a reference surface, and a surface parallel to the reference surface is described as a plane. Moreover, the surface which cross | intersects with a plane is described as a side surface. In addition, a direction connecting two planes that are spaced apart from each other in a side view is described as a thickness direction.
また、本願では、上面、あるいは下面という用語を用いる場合があるが、半導体パッケージの実装態様には、種々の態様が存在するので、半導体パッケージを実装した後、例えば上面が下面よりも下方に配置される場合もある。本願では、半導体チップの素子形成面側の平面、または配線基板のチップ搭載面側の平面を上面、上面とは反対側に位置する面を下面として記載する。 In this application, the terms “upper surface” or “lower surface” may be used. However, since there are various modes for mounting a semiconductor package, for example, the upper surface is disposed below the lower surface after mounting the semiconductor package. Sometimes it is done. In the present application, the plane on the element formation surface side of the semiconductor chip or the plane on the chip mounting surface side of the wiring substrate is described as the upper surface, and the surface positioned on the opposite side to the upper surface is described as the lower surface.
また、実施の形態の各図中において、同一または同様の部分は同一または類似の記号または参照番号で示し、説明は原則として繰り返さない。 Moreover, in each figure of embodiment, the same or similar part is shown with the same or similar symbol or reference number, and description is not repeated in principle.
また、添付図面においては、却って、煩雑になる場合または空隙との区別が明確である場合には、断面であってもハッチング等を省略する場合がある。これに関連して、説明等から明らかである場合等には、平面的に閉じた孔であっても、背景の輪郭線を省略する場合がある。更に、断面でなくとも、空隙でないことを明示するため、あるいは領域の境界を明示するために、ハッチングやドットパターンを付すことがある。 In the accompanying drawings, hatching or the like may be omitted even in a cross section when it becomes complicated or when the distinction from the gap is clear. In relation to this, when it is clear from the description etc., the contour line of the background may be omitted even if the hole is planarly closed. Furthermore, even if it is not a cross section, hatching or a dot pattern may be added in order to clearly indicate that it is not a void or to clearly indicate the boundary of a region.
（実施の形態）
以下の実施の形態で説明する技術は、半導体チップおよび半導体チップを封止する封止体を有する半導体装置に広く適用することができる。本実施の形態では、一例として、半導体チップを封止する封止体の四つの側面のそれぞれから、外部端子である複数のリードが露出する、ＱＦＰ（Quad Flat Package）型の半導体装置に適用した実施態様について説明する。
(Embodiment)
The technology described in the following embodiments can be widely applied to a semiconductor device having a semiconductor chip and a sealing body that seals the semiconductor chip. In this embodiment, as an example, the present invention is applied to a QFP (Quad Flat Package) type semiconductor device in which a plurality of leads as external terminals are exposed from each of four side surfaces of a sealing body that seals a semiconductor chip. The embodiment will be described.
＜半導体装置＞
まず、後述する半導体装置の製造方法において、品質レベルの評価対象物であるコードが形成された検査体である、本実施の形態の半導体装置１の構成の概要について、図１〜図３を用いて説明する。図１は本実施の形態の半導体装置の平面図である。また、図２は、図１のＡ−Ａ線に沿った断面図である。また、図３は、図１に示す封止体を取り除いた状態で半導体装置の内部構造を示す透視平面図である。
<Semiconductor device>
First, in the semiconductor device manufacturing method to be described later, an outline of the configuration of the
本実施の形態の半導体装置１は、半導体チップ２（図２、図３参照）、外部端子である複数のリード３、および半導体チップ２を封止する封止体４を備えている。また、半導体チップ２と複数のリード３とは、例えば金（Ａｕ）や銅（Ｃｕ）などの導電性部材からなる複数のワイヤ５（図２、図３参照）を介して電気的に接続されている。
The
封止体４は、平面視において四角形を成す。詳細には、概略四角形を成す封止体４の角部のそれぞれが面取り加工されており、これにより封止体の欠けを抑制している。また、封止体４は、上面４ａ、上面４ａとは反対側に位置する下面４ｂ（図４参照）、および上面４ａと下面４ｂの間に位置する側面４ｃを有している。図１および図２に示す例では、封止体４の下面４ｂは、半導体装置１を図示しない実装基板に実装する際に、実装面となる面である。一方、上面４ａは、実装面の反対側に位置する面なので、例えば、実装後に半導体装置１上に構造物を配置しない場合には、上面４ａは視認可能な面となる。
The sealing
また、封止体４は、例えばエポキシ樹脂などの熱硬化性樹脂、硬化剤、およびシリカなど、多数のフィラ粒子を主成分とする絶縁性の樹脂体である。また、封止体４には、着色剤として、カーボン粒子が混入されている。
Further, the sealing
また、封止体４は、パッケージ内部に配置される半導体チップ２、複数のリード３のそれぞれの一部、および複数のワイヤ５と密着した状態で硬化している。つまり、封止体４は、半導体チップ２、複数のリード３のそれぞれの一部、および複数のワイヤ５を外部から保護する機能を有している。また、複数のリード３は絶縁材料から成る封止体４により固定されているので、複数のリード３間の絶縁性を確保し、かつ、複数のリード３を一体物として取り扱うことができる。
Further, the sealing
また、図１に示すように、封止体４の上面４ａには、複数の記号が形成されている。図１に示す例では、複数の記号には、例えば製品型式などの情報を文字で記載した文字記号であるマークＭ１が含まれる。また、複数の記号には、例えば、情報を暗号化した図形記号であるコードＭ２が含まれる。また、図１に示す例では、マークＭ１やコードＭ２は、封止体４に、例えばレーザ光を照射し、上面４ａに凹凸を形成することで識別可能にした刻印（engraved mark）である。なお、コードＭ２の詳細については、後で詳細に説明する。
As shown in FIG. 1, a plurality of symbols are formed on the
また、半導体装置１の外部端子である複数のリード３は、封止体４の側面４ｃのそれぞれから露出している。詳細には、封止体４の四つの辺のそれぞれに沿って形成された複数のリード３のそれぞれの一部（すなわち、アウタリード部３ｂ）は、封止体４の側面４ｃ（辺）から外側に向かって突出しており、さらに封止体４の外側において、実装面側に向かって折り曲げられている。
The plurality of
また、複数のリード３のアウタリード部３ｂの表面、すなわち、封止体４からの露出面には、金属膜ＳＤが形成されている。金属膜ＳＤは、例えば、電気めっき法により形成された半田膜である。リード３のアウタリード部３ｂの露出面を覆うように金属膜ＳＤを形成することにより、半導体装置１を図示しない実装基板に実装する際に、接合材として用いる半田材の濡れ性を向上させることができる。
A metal film SD is formed on the surface of the
また、図２に示すように、封止体４の内部に配置される半導体チップ２は、同じく封止体４の内部に配置されたダイパッド６の上面６ａに、ダイボンド材７を介して搭載されている。ダイパッド６は、半導体装置の製造工程中に、半導体チップ２を支持するためのチップ搭載部であって、複数のリード３と同じ金属材料で形成されている。図２に示す例では、複数のリード３およびダイパッド６は、それぞれ銅（Ｃｕ）を主成分とする金属、または４２アロイなどから成る。
Further, as shown in FIG. 2, the
また、半導体チップ２は、複数のパッドＰＤが形成された表面２ａおよび表面２ａの反対側に位置する裏面２ｂを有している。図２に示す例では、半導体チップ２は、裏面２ｂがダイパッド６のチップ搭載面である上面６ａと対向するように、所謂、フェイスアップ実装方式によりダイパッド６上に搭載されている。また、ダイボンド材７は、半導体チップ２とダイパッド６とを接着固定する接着材である。
The
図３に示すように、半導体チップ２の表面２ａには、複数のパッド（電極パッド、チップ電極ともいう）ＰＤが形成されており、本実施の形態では、複数のパッドＰＤが表面２ａの各辺に沿って形成されている。また、図示は省略するが、半導体チップ２の主面（詳しくは、半導体チップ２の基材である半導体基板の半導体素子形成面に設けられた半導体素子形成領域）には、複数の半導体素子（回路素子ともいう）が形成される。そして、複数のパッドＰＤは、半導体チップ２の内部（詳しくは、表面２ａと図示しない半導体素子形成領域の間）に配置される配線層に形成された配線（図示は省略）を介して、この半導体素子と電気的に接続されている。
As shown in FIG. 3, a plurality of pads (also referred to as electrode pads or chip electrodes) PD are formed on the
また、図３に示すように半導体チップ２の表面２ａに形成された複数のパッドＰＤは、封止体４の内部に位置する複数のリード３のインナリード部３ａと、複数のワイヤ５を介してそれぞれ電気的に接続されている。ワイヤ５は、例えば金（Ａｕ）や銅（Ｃｕ）などから成る導電性部材である。複数のワイヤ５は、封止体４で封止されている。このため、隣り合うワイヤ５同士の接触を防止することで、半導体装置の信頼性を向上させることができる。
As shown in FIG. 3, the plurality of pads PD formed on the
また、図３に示すように、ダイパッド６には複数の吊りリード８が連結されている。後述する半導体装置１の製造工程において、半導体チップ２が封止体４に封止された後、個片化されるまでの間、ダイパッド６は複数の吊りリード８により、リードフレームの枠部に支持される。
As shown in FIG. 3, a plurality of suspension leads 8 are connected to the
＜コードの詳細＞
次に、図１に示すコードＭ２の詳細について説明する。図４は、図１に示すコードを拡大して示す拡大平面図である。また、図５は、図４に対する変形例であるコードを拡大して示す拡大平面図である。また、図６は、図４のＡ−Ａ線に沿った拡大断面図である。
<Details of code>
Next, details of the code M2 shown in FIG. 1 will be described. FIG. 4 is an enlarged plan view showing the code shown in FIG. 1 in an enlarged manner. FIG. 5 is an enlarged plan view showing a code which is a modification of FIG. 4 in an enlarged manner. FIG. 6 is an enlarged cross-sectional view along the line AA in FIG.
図１に示すように、封止体４に形成された複数の記号のうち、マークＭ１は、例えば製品型式などの情報を文字で記載した文字記号である。このように製品型式などの情報を文字記号として封止体４に表示することで、半導体装置１を目視により識別することができる。
As shown in FIG. 1, among the plurality of symbols formed on the sealing
また、封止体４に形成された複数の記号のうち、コードＭ２は、例えば情報を暗号化した図形記号である。コードＭ２に記録された情報を復元する場合には、後述する読取装置により読み取って、例えば電子データとして復号する。コードＭ２のように、情報を図形化する場合、読取装置によって読み取ることが可能であれば、目視による識別の可否は問わないので、マークＭ１のように目視による識別性が要求される記号と比較して、図形を小さく描くことができる。言い換えれば、コードＭ２は、マークＭ１と比較して、単位面積当たりの情報量を増大させることができる。また、コードＭ２のように情報を図形化した場合、例えば、読取装置を介して情報を容易に電子データ化することができる。
Of the plurality of symbols formed on the sealing
例えば、半導体装置１の製造日や製造ライン、ロットナンバー、あるいは構成部材のロットナンバーなど、個別製品毎の製造履歴情報を暗号化してコードＭ２とすれば、工程上の不具合等が発生した場合に、早期に原因を特定することができる。また、例えば、製品型式などの情報をコードＭ２として図形化しておけば、電子データ化することにより、在庫管理を容易に行うことができる。
For example, if manufacturing history information for each individual product such as the manufacturing date, manufacturing line, lot number, or component member lot number of the
読取装置を介して情報を読み取り可能な図形記号としては、例えば、図５に示すコードＭ３のように、帯状に形成された記号領域内に、帯の延在方向（図５ではＸ方向）に沿って、様々な幅を備えた黒色の線と白色の線が交互に配されて成る、所謂、バーコードと呼ばれる図形記号がある。コードＭ３は、帯の延在方向、すなわち、図５に示すＸ方向に情報を持ち、Ｘ方向と直交するＹ方向には情報を持たない、所謂、一次元コードである。 As a graphic symbol from which information can be read via the reading device, for example, in the symbol area formed in a band shape, as in the code M3 shown in FIG. 5, the band extends in the direction (X direction in FIG. 5). There is a graphic symbol called a bar code, in which black lines and white lines having various widths are alternately arranged. The code M3 is a so-called one-dimensional code that has information in the extending direction of the band, that is, the X direction shown in FIG. 5, and has no information in the Y direction orthogonal to the X direction.
図５に示す一次元コードの場合でも、文字記号と比較すれば、単位面積当たりの情報量を増大させることができるが、本実施の形態のコードＭ２は、図４に示すように、二方向（図４では、Ｘ方向とＹ方向）に情報を持つ、所謂、二次元コードである。二次元コードの場合、二方向に情報を持たせることにより、図５に示す一次元コードよりも、さらに情報量を増大させることができる。 Even in the case of the one-dimensional code shown in FIG. 5, the amount of information per unit area can be increased as compared with the character symbol, but the code M2 of the present embodiment has two directions as shown in FIG. It is a so-called two-dimensional code having information in (in FIG. 4, the X direction and the Y direction). In the case of a two-dimensional code, by providing information in two directions, the amount of information can be further increased as compared with the one-dimensional code shown in FIG.
例えば、図４に示すコードＭ２の場合、Ｘ方向、およびＸ方向と直交するＹ方向に沿って、コードＭ２を構成する最小単位であるセルＣＬを、それぞれ複数個ずつ配列している。複数のセルＣＬのそれぞれは、画像データとして取得した時に、相対的に輝度が低い、暗セルＣＬ１、または暗セルＣＬ１よりも輝度が大きい、明セルＣＬ２になっている。この暗セルＣＬ１と明セルＣＬ２の配列により、情報（すなわち、データ）を暗号化して示すことができる。 For example, in the case of the code M2 shown in FIG. 4, a plurality of cells CL, which are minimum units constituting the code M2, are arranged along the X direction and the Y direction orthogonal to the X direction. Each of the plurality of cells CL is a dark cell CL1 having a relatively low luminance when acquired as image data, or a bright cell CL2 having a higher luminance than the dark cell CL1. Information (that is, data) can be encrypted and shown by the arrangement of the dark cell CL1 and the bright cell CL2.
また、読取装置でコードＭ２を読み取ってデータを取得するためには、各セルＣＬが暗セルＣＬ１か、明セルＣＬ２かを識別出来ればよいので、セルＣＬの平面サイズは文字記号と比較して小さくできる。例えば、図４に示す複数のセルＣＬのそれぞれは、平面視において、一辺の長さが８０μｍ〜１５０μｍ程度の正方形を成す。 In addition, in order to acquire data by reading the code M2 with the reading device, it is only necessary to identify whether each cell CL is a dark cell CL1 or a bright cell CL2. Therefore, the plane size of the cell CL is compared with a character symbol. Can be small. For example, each of the plurality of cells CL shown in FIG. 4 forms a square having a side length of about 80 μm to 150 μm in plan view.
また、二次元コードの場合、図５に示すコードＭ３よりも情報量が増やせるので、半導体装置１に係る情報以外の種々の情報も含めることができる。例えば、コードＭ２には、コードＭ２の位置や向きを検出するためのアライメントマークである切り出しシンボル（ファインダパタンともいう）ＦＰ１が含まれる。コードＭ２に切り出しシンボルＦＰ１のようなアライメントマークを含めることで、読取装置によりコードＭ２の情報を読み取る時間を短縮することができる。
Further, in the case of a two-dimensional code, the amount of information can be increased as compared with the code M3 shown in FIG. 5, and thus various information other than information related to the
また、例えば、コードＭ２には、誤り訂正用の符号（例えば、リードソロモン符号と呼ばれる誤り訂正符号）を含めることができる。この場合、例えば、コードＭ２の一部が、欠損などにより読み取りが出来なかった場合でも、誤り訂正用の符号により訂正して情報を取得することができる。つまり、二次元コードの場合、一次元コードよりも情報量を増加させることができるので、コードに記録された情報の読み取り信頼性を向上させることができる。 For example, the code M2 can include an error correction code (for example, an error correction code called a Reed-Solomon code). In this case, for example, even when a part of the code M2 cannot be read due to a defect or the like, the information can be acquired by correcting with a code for error correction. That is, in the case of a two-dimensional code, the amount of information can be increased as compared with a one-dimensional code, so that the reading reliability of information recorded in the code can be improved.
また、図４および図６に示すコードＭ２は、上記したように封止体４にレーザ光を照射し、上面４ａに凹凸を形成することで識別可能にした刻印（engraved mark）である。図６に示す例では、暗セルＣＬ１には穴が形成され、明セルＣＬ２には穴が形成されていない。言い換えれば、暗セルＣＬ１には、明セルＣＬ２の露出面ＣＬａよりも深い位置に形成された、底面ＣＬｂを備えている。一方、明セルＣＬ２の露出面ＣＬａは、図６に示す例では、封止体４の上面４ａと同じ高さである。ただし、変形例としては、明セルＣＬ２に暗セルＣＬ１よりも浅い穴を形成し、明セルＣＬ２の露出面ＣＬａの深さを上面４ａと底面ＣＬｂとの間の深さにしても良い。図６に示す例では、暗セルＣＬ１に形成された穴の深さは、例えば２０μｍ〜３０μｍ程度である。
The code M2 shown in FIGS. 4 and 6 is an engraved mark that can be identified by irradiating the sealing
このように、明セルＣＬ２の露出面ＣＬａと暗セルＣＬ１の底面ＣＬｂの深さを異なる深さにすれば、コードＭ２を読み取る際に、コードＭ２に対して光を照射した時のセルＣＬ間での光の反射率を変えることができる。すなわち、明セルＣＬ２の露出面ＣＬａは、封止体４の上面４ａと同じ位置に配置されているので、光の照射角度を調整すれば、多くの光を読取装置の撮像部に向かって反射させることができる。一方、暗セルＣＬ１に照射された光の一部は、穴の側面で吸収されたり、乱反射されたりするので、光の照射条件を揃えると、読取装置の撮像部に届く光の量は相対的に少なくなる。
Thus, if the depths of the exposed surface CLa of the bright cell CL2 and the bottom surface CLb of the dark cell CL1 are set to different depths, when the code M2 is read, the distance between the cells CL when the code M2 is irradiated with light. The reflectance of light at can be changed. That is, since the exposed surface CLa of the bright cell CL2 is disposed at the same position as the
このため、撮像部で画像データを取得すると、セルＣＬ毎に濃淡の異なる画像データが得られる。また、撮像部で取得した画像データに対して、予め設定された明暗の閾値に応じて、明暗の判定処理を施せば、暗セルＣＬ１と明セルＣＬ２との配列データを取得することができる。そして、得られた配列データに対して、予め設定された規則に基づいて復号処理を施すと、コードＭ２に記録された情報を電子データとして復号することができる。 For this reason, when image data is acquired by the imaging unit, image data having different shades is obtained for each cell CL. In addition, if the image data acquired by the imaging unit is subjected to light / dark determination processing according to a preset light / dark threshold, array data of the dark cell CL1 and the light cell CL2 can be acquired. When the obtained array data is subjected to a decoding process based on a preset rule, the information recorded in the code M2 can be decoded as electronic data.
上記のように、本実施の形態では、封止体４の上面４ａに形成された凹凸面に光を照射し、凹凸面による光の反射率や反射方向の違いを利用してセルＣＬの濃淡を識別する。半導体装置１にコードＭ２を表示する場合、例えば、コードＭ２の図形が印刷されたシールを封止体４に貼り付ける方法も考えられる。しかし、シールの劣化や剥離による不具合を抑制する観点からは、本実施の形態のように、封止体４の露出面に凹凸面を形成する方式の方が好ましい。
As described above, in this embodiment, the unevenness formed on the
ところが、本願発明者が封止体４に凹凸面を形成する方式について検討した結果、コードの読み取り信頼性の観点からの課題を見出した。すなわち、封止体４に形成された凹凸面による光の反射を利用してセルＣＬの濃淡を識別する方式のコードＭ２場合、白黒模様を印刷したコードと比較して、濃淡で識別する分、識別性が低下する。
However, as a result of studying a method of forming an uneven surface on the sealing
特に、上記したように、封止体４には着色剤としてカーボン粒子が混入されており、黒色を成す。このため、光が吸収されやすく、明セルＣＬ２であっても印刷された白色セルと比較すると反射光量が少ない。一方、封止体に着色剤を混入しなければ、封止体４の内部のレイアウトに応じて、光の反射率がばらつくので、安定的に読み取ることが難しくなる。
In particular, as described above, the sealing
このため、製造段階で正しく形成されたと考えられるコードであっても、このコードを読み取る際の環境や条件によっては、読み取れない、または誤認識する、などの読取エラーが発生する場合がある。この読取エラーの発生原因としては、例えば以下のように、様々な理由が考えられる。 For this reason, even if the code is considered to be correctly formed in the manufacturing stage, reading errors such as inability to read or erroneous recognition may occur depending on the environment and conditions when reading this code. As a cause of occurrence of this reading error, for example, various reasons can be considered as follows.
まず、封止体４には、上記したようにシリカなど、多数のフィラ粒子が含まれている。このため、封止体４の上面４ａの一部にフィラ粒子が露出する場合もあるので、封止体４の上面４ａは、微視的には凹凸面となっている。フィラ粒子は、例えば数十μｍ程度の粒径（粒子を球体と見做した時の直径）を有する微粒子であるが、粒径には、ばらつきがあるので、１００μｍを越える粒径のフィラ粒子が含まれる場合もある。一方、コードＭ２の一つのセルＣＬの大きさは、上記したように、例えば８０μｍ〜１５０μｍ程度なので、コードＭ２の露出面において、フィラ粒子が露出した部分が存在する場合、コードＭ２の識別性が低下する原因になる。
First, the sealing
また、本実施の形態のようにレーザ光を照射することにより封止体４の一部を取り除いてコードＭ２を形成する場合、レーザ光の照射条件によって、凹凸面の平坦度が変化する。このため、レーザ光の照射条件によっては、暗セルＣＬ１と明セルＣＬ２の識別が難しくなって、読取エラーが発生する場合がある。
Further, when the code M2 is formed by removing a part of the sealing
また、例えば読取装置の故障や、読取時の半導体装置１のレイアウトにより、照射光量が不足することにより、読取エラーが発生する場合がある。また、半導体装置１の製造後、コードＭ２を読み取るまでの間にコードＭ２の一部が損傷し、これにより読取エラーが発生する場合がある。
Further, for example, a reading error may occur due to a lack of irradiation light amount due to a failure of the reading device or a layout of the
このように、読取エラーの発生原因には、様々な理由が考えられるので、読取エラーが発生した場合の対策方法も様々である。このため、半導体装置１に形成されたコードＭ２の読み取り信頼性を向上させる観点からは、読取エラーが発生した時に、読取エラーの発生原因を早急に特定する技術が要求される。
As described above, since there are various reasons for the occurrence of the reading error, there are various countermeasures when the reading error occurs. For this reason, from the viewpoint of improving the reading reliability of the code M2 formed on the
そこで、本実施の形態では、半導体装置１の製造工程に、封止体４に形成されたコードＭ２の識別性を評価する工程を組み込んでいる。言い換えれば、半導体装置１の製造段階において、コードＭ２の識別性に係る品質レベルをチェックする。これにより、上記した読取エラーの発生原因のうち、フィラ粒子に起因する読取エラー、およびレーザ光の照射条件に起因する読取エラーについては、製造段階でチェックすることができる。これにより、仮に、半導体装置１が完成した後で、読取エラーが発生した場合には、製造工程後のコードＭ２の損傷や、読取装置の条件を重点的に調査し、対策を早急に施すことが可能となる。
Therefore, in the present embodiment, a process for evaluating the identifiability of the code M2 formed on the sealing
半導体装置１の製造工程において、封止体４に形成されたコードＭ２の識別性を評価する工程の詳細については、後述する。
Details of the process of evaluating the identifiability of the code M2 formed on the sealing
＜半導体装置の製造方法＞
次に、図１〜図６を用いて説明した半導体装置１の製造方法について、図７に示すフロー図を用いて説明する。図７は、図１〜図６を用いて説明した半導体装置の組立工程のフローを示す説明図である。
<Method for Manufacturing Semiconductor Device>
Next, the manufacturing method of the
＜基材準備工程＞
図７に示す基材準備工程では、図８に示すリードフレームＬＦを準備する。図８は、図７に示す基板準備工程で準備するリードフレームを示す拡大平面図である。
<Base material preparation process>
In the base material preparation step shown in FIG. 7, the lead frame LF shown in FIG. 8 is prepared. FIG. 8 is an enlarged plan view showing a lead frame prepared in the substrate preparation step shown in FIG.
本工程で準備するリードフレームＬＦは、枠部ＬＦｂの内側に複数のデバイス形成部ＬＦａを備えている。リードフレームＬＦは、金属から成り、本実施の形態では、例えば銅（Ｃｕ）を主成分とする金属から成る。 The lead frame LF prepared in this step includes a plurality of device forming portions LFa inside the frame portion LFb. The lead frame LF is made of metal. In the present embodiment, the lead frame LF is made of, for example, a metal mainly composed of copper (Cu).
図８に示すように、各デバイス形成部ＬＦａの中央部には、チップ搭載部であるダイパッド６が形成されている。ダイパッド６には、それぞれ複数の吊りリード８が接続され、デバイス形成部ＬＦａの角部に向かって延びるように配置されている。ダイパッド６は吊りリード８を介してリードフレームＬＦの枠部ＬＦｂに支持されている。また、ダイパッド６の周囲には、複数の吊りリード８の間に、それぞれ複数のリード３が形成されている。また、複数のリード３は、枠部ＬＦｂにそれぞれ接続されている。また、複数のリード３は、タイバーＴＢを介して互いに連結されている。タイバーＴＢは、複数のリード３を連結する連結部材としての機能の他、図７に示す封止工程において、樹脂の漏れ出しを抑制するダム部材としての機能を有する。
As shown in FIG. 8, a
＜半導体チップ搭載工程＞
次に、図７に示す半導体チップ搭載工程では、図９に示すように、ダイパッド６に半導体チップ２を搭載する。図９は、図８に示すリードフレームのダイパッド上に半導体チップを搭載した状態を示す拡大平面図である。
<Semiconductor chip mounting process>
Next, in the semiconductor chip mounting step shown in FIG. 7, the
図２を用いて説明したように、半導体チップ２は、複数のパッドＰＤが形成された表面２ａおよび表面２ａの反対側に位置する裏面２ｂを有している。本工程では、例えばエポキシ樹脂などの熱硬化性樹脂からなる接着材であるダイボンド材７（図２参照）を介して、半導体チップ２とダイパッド６とを接着固定する。図９に示す例では、平面視において、ダイパッド６の上面６ａの全体、および吊りリード８の一部が半導体チップ２により覆われるように半導体チップ２を配置する。
As described with reference to FIG. 2, the
また、図２を用いて説明したように、本実施の形態の例では、半導体チップ２は、裏面２ｂがダイパッド６のチップ搭載面である上面６ａと対向するように、所謂、フェイスアップ実装方式によりダイパッド６上に搭載される。
As described with reference to FIG. 2, in the example of the present embodiment, the
＜ワイヤボンディング工程＞
次に、図７に示すワイヤボンディング工程では、図１０に示すように、半導体チップ２の表面２ａに形成された複数のパッドＰＤと、半導体チップ２の周囲に配置された複数のリード３とを、複数のワイヤ（導電性部材）５を介して、それぞれ電気的に接続する。図１０は、図９に示す半導体チップと複数のリードを、ワイヤを介して電気的に接続した状態を示す拡大平面図である。
<Wire bonding process>
Next, in the wire bonding step shown in FIG. 7, as shown in FIG. 10, a plurality of pads PD formed on the
本工程では、図示しないワイヤボンディングツールを用いて、例えば金（Ａｕ）、あるいは銅（Ｃｕ）などの金属材料から成るワイヤ５の一端部を半導体チップ２のパッドＰＤに接合し、他端部をリード３のインナリード部３ａに接合する。接合方式としては、例えば、接合部に超音波を印加して金属結合を形成する方式、熱圧着させる方式、あるいは、超音波と熱圧着を併用する方式、などを用いることができる。
In this step, using a wire bonding tool (not shown), for example, one end of the
＜封止工程＞
次に、図７に示す封止工程では、図１０に示す半導体チップ２、複数のワイヤ５、および複数のリード３のそれぞれの一部を樹脂により封止し、図１１に示す封止体４を形成する。図１１は、図１０に示す複数のデバイス形成部のそれぞれに半導体チップを封止する封止体を形成した状態を示す拡大平面図である。また、図１２は、図１１のＡ−Ａ線に沿った拡大断面において、成形金型の間にリードフレームが配置された状態を示す拡大断面図である。
<Sealing process>
Next, in the sealing step shown in FIG. 7, a part of each of the
本工程では、複数のデバイス形成部ＬＦａのそれぞれに封止体４を形成し、図１０に示す半導体チップ２の全体、複数のワイヤ５の全体、および複数のリード３のそれぞれのインナリード部３ａを樹脂により封止する。
In this step, the sealing
また、図１２に示す例では、上型（第１金型）ＭＴ１と、下型（第２金型）ＭＴ２を備える成形金型ＭＴを用いて、所謂、トランスファモールド方式により封止体４を形成する。詳しくは、本工程では、成形金型ＭＴでリードフレームＬＦを挟んだ状態で、成形金型ＭＴ内に軟化した樹脂を圧入した後、この樹脂を硬化させることにより、封止体４を形成する。その後、成形金型ＭＴとリードフレームＬＦとを剥離させれば、図１１に示すように、デバイス形成部ＬＦａのそれぞれに、封止体４が形成されたリードフレームＬＦが得られる。
In the example shown in FIG. 12, the sealing
成形金型ＭＴが備える上型ＭＴ１は、金型面（クランプ面ともいう）ＭＴ１ａ、およびこの金型面ＭＴ１ａに形成されたキャビティ（凹部ともいう）ＭＴ１ｂを有する。また、下型ＭＴ２は、上型ＭＴ１の金型面ＭＴ１ａに対向する金型面（クランプ面）ＭＴ２ａ、および金型面ＭＴ２ａに形成され、上型ＭＴ１のキャビティＭＴ１ｂと対向するキャビティ（凹部ともいう）ＭＴ２ｂを有する。 The upper mold MT1 provided in the molding die MT has a mold surface (also referred to as a clamp surface) MT1a and a cavity (also referred to as a recess) MT1b formed on the mold surface MT1a. The lower mold MT2 is formed on the mold surface (clamp surface) MT2a facing the mold surface MT1a of the upper mold MT1 and the mold surface MT2a, and is a cavity facing the cavity MT1b of the upper mold MT1 (also referred to as a recess). ) MT2b.
この上型ＭＴ１と下型ＭＴ２を組み合わせると、キャビティＭＴ１ｂ、ＭＴ２ｂ内に中空空間が形成される。そして、リードフレームＬＦは、この中空空間内に半導体チップ２が位置するように位置決めされ、上型ＭＴ１の金型面ＭＴ１ａと下型ＭＴ２の金型面ＭＴ２ａとで挟み込まれる（クランプされる）。このように成形金型ＭＴを用いたトラスファモールド方式により封止体４を形成する場合、キャビティＭＴ１ｂ、ＭＴ２ｂに囲まれた中空空間内に封止用の樹脂が充填される。封止用の樹脂には、上記したように、例えばエポキシ樹脂などの熱硬化性樹脂、硬化剤、およびシリカなど、多数のフィラ粒子が含まれる。また、例えば着色剤としてカーボン粒子が含まれている。また、キャビティＭＴ１ｂ、ＭＴ２ｂは、図１１に示すタイバーＴＢの内側に収まるように配置されるので、樹脂がタイバーＴＢの周囲に漏れ出ることを抑制できる。
When the upper mold MT1 and the lower mold MT2 are combined, a hollow space is formed in the cavities MT1b and MT2b. The lead frame LF is positioned so that the
また、図１２に示す例では、成形金型ＭＴのキャビティＭＴ１ｂ、ＭＴ２ｂが、封止用の樹脂と接触し、キャビティＭＴ１ｂ、ＭＴ２ｂの形状に倣って封止体４が成形される。このため、封止体４を硬化させた後、キャビティＭＴ１ｂ、ＭＴ２ｂからの離型性を向上させる観点から、キャビティＭＴ１ｂ、ＭＴ２ｂの封止体４との接触面は、細かい凹凸面が形成された、梨地面になっている。このため、封止体４の上面４ａおよび下面４ｂも、キャビティＭＴ１ｂ、ＭＴ２ｂに倣って、梨地面になっている。
In the example shown in FIG. 12, the cavities MT1b and MT2b of the molding die MT are in contact with the sealing resin, and the sealing
＜マーキング工程＞
次に、図７に示すマーキング工程では、図１３に示すように、封止体４の上面４ａにマークＭ１およびコードＭ２を形成する。図１３は、図１１に示す封止体の上面にマークおよびコードを形成した状態を示す拡大平面図である。また、図１４は、図１３のＡ−Ａ線に沿った拡大断面において、封止体の上面側にレーザ光を照射した状態を模式的に示す拡大断面図である。また、図１５は、図１４に示すレーザ照射装置の構成例を示す説明図である。
<Marking process>
Next, in the marking step shown in FIG. 7, as shown in FIG. 13, the mark M1 and the code M2 are formed on the
図１３に示すように、本工程では、封止体４の上面４ａに、文字情報であるマークＭ１、および図形情報であるコードＭ２をそれぞれ形成する。また、マークＭ１およびコードＭ２は、図１４に示すように、光源であるレーザ照射装置ＬＳ１からレーザ光Ｌｚ１を封止体４の上面４ａに向かって照射することにより形成する。詳しくは、封止体４の上面４ａにレーザ光Ｌｚ１を照射すると、封止体４の上面４ａの一部が除去される。この結果、封止体４の上面４ａには、凹凸面であるマークＭ１およびコードＭ２がそれぞれ形成される。
As shown in FIG. 13, in this step, a mark M1 that is character information and a code M2 that is graphic information are formed on the
レーザ照射装置ＬＳ１は、例えば、図１５に示すように、レーザ発振器を備えるレーザヘッダＬＨ、レーザヘッダＬＨから出力されたレーザ光Ｌｚ１を反射させる複数のミラーＬＭ、およびレーザ光Ｌｚ１を通過させる複数のレンズＬＬ等を有している。本実施の形態では、レーザヘッダＬＨは、誘導放出を起こす媒体として、例えば、イットリウム、アルミニウム、ガーネットの複合酸化物結晶などを用いた固体レーザ光源である。また、レーザヘッダＬＨは、対向配置される共振器ミラーの間に、振動増幅係数であるＱ値を制御する、Ｑスイッチが配置されている。Ｑスイッチを用いることにより、短時間でエネルギーの高いレーザ光Ｌｚ１を得ることができる。また、Ｑスイッチの駆動周波数を調整することにより、レーザ光Ｌｚ１のエネルギー密度を調整することができる。 For example, as illustrated in FIG. 15, the laser irradiation device LS1 includes a laser header LH including a laser oscillator, a plurality of mirrors LM that reflects the laser light Lz1 output from the laser header LH, and a plurality of laser beams Lz1 that pass therethrough. It has a lens LL and the like. In the present embodiment, the laser header LH is a solid-state laser light source that uses, for example, a complex oxide crystal of yttrium, aluminum, or garnet as a medium that causes stimulated emission. In the laser header LH, a Q switch that controls a Q value that is a vibration amplification coefficient is disposed between the resonator mirrors that are disposed to face each other. By using the Q switch, the laser beam Lz1 having high energy can be obtained in a short time. Further, the energy density of the laser light Lz1 can be adjusted by adjusting the drive frequency of the Q switch.
レーザ照射装置ＬＳ１において、レーザヘッダＬＨから出力されたレーザ光Ｌｚ１は、例えば、照射位置合わせ用などの目的で設けられたミラーＬＭに反射されて、ポリゴンミラーＬＭｐに照射される。ポリゴンミラーＬＭｐは、側面に複数の鏡面を有する多角体柱体であって、多角形の中心を軸に一定速度で回転する機構を備えている。この一定速度で回転する多面鏡であるポリゴンミラーＬＭｐにレーザ光Ｌｚ１を照射することで、レーザ光Ｌｚ１をスキャンすることができる。また、ポリゴンミラーＬＭｐに反射されたレーザ光Ｌｚ１は、複数のレンズＬＬを通過し、複数のミラーＬＭに反射されて、封止体４の上面４ａに向かって照射される。
In the laser irradiation device LS1, the laser light Lz1 output from the laser header LH is reflected by, for example, a mirror LM provided for the purpose of alignment of irradiation positions, and is irradiated to the polygon mirror LMp. The polygon mirror LMp is a polygonal column having a plurality of mirror surfaces on its side surface, and includes a mechanism that rotates at a constant speed around the center of the polygon. The laser beam Lz1 can be scanned by irradiating the polygon mirror LMp, which is a polygon mirror rotating at a constant speed, with the laser beam Lz1. The laser beam Lz1 reflected by the polygon mirror LMp passes through the plurality of lenses LL, is reflected by the plurality of mirrors LM, and is irradiated toward the
封止体４の上面４ａにレーザ光Ｌｚ１が照射されると、図６を用いて説明したように、封止体４の一部が取り除かれて穴が形成される。この穴を選択的に形成することで、図１３に示す文字情報であるマークＭ１、およびコードＭ２を形成することができる。
When the
詳細は後述するが、本願発明者がコードＭ２の品質について検討を行った結果、レーザ照射装置の出力電力は、１７０Ｗとすることが特に好ましい事が判った。また、Ｑスイッチの駆動周波数は、３５ＭＨｚ（メガヘルツ）が特に好ましく、ポリゴンミラーＬＭｐの回転数は、９０ｒｐｍ（毎分回転数）〜１００ｒｐｍが特に好ましいことが判った。 Although details will be described later, as a result of examination of the quality of the code M2 by the inventor of the present application, it was found that the output power of the laser irradiation apparatus is particularly preferably 170 W. Further, it was found that the driving frequency of the Q switch is particularly preferably 35 MHz (megahertz), and the rotation speed of the polygon mirror LMp is particularly preferably 90 rpm (rotation speed per minute) to 100 rpm.
なお、図７に示すように、マーキング工程の完了後の任意のタイミングで、１回または複数回に亘ってコード品質評価工程を行うことができる。本実施の形態では、個片化工程の後の検査工程において、コード品質評価工程について説明する。 As shown in FIG. 7, the code quality evaluation process can be performed once or a plurality of times at an arbitrary timing after the completion of the marking process. In the present embodiment, the code quality evaluation process will be described in the inspection process after the singulation process.
＜めっき工程＞
次に、図７に示すめっき工程では、図１３に示す複数のリード３の露出面に金属膜ＳＤ（図１参照）をめっき法により形成する。本工程で形成する金属膜ＳＤは、半導体装置１（図１参照）を図示しない実装基板に実装する際に、複数のリード３のそれぞれと、実装基板側の複数の端子（図示は省略）とを、それぞれ電気的に接続する半田材に対する濡れ性を向上させるために形成される。したがって、本工程では、リード３の露出面に半田から成る金属膜ＳＤを形成することが好ましい。また、金属膜ＳＤの形成方法としては、電離した金属イオンをリード３の露出面に析出させる、電気めっき法を適用することができる。電気めっき法の場合、金属膜ＳＤ形成時の電流を制御することで金属膜ＳＤの膜質を容易に制御できる点で好ましい。また、電解めっき法は、金属膜ＳＤの形成時間が短くすることができる点で好ましい。
<Plating process>
Next, in the plating step shown in FIG. 7, a metal film SD (see FIG. 1) is formed by plating on the exposed surfaces of the
＜リード成形工程＞
次に、図７に示すリード成形工程では、図１６に示すように、複数のリード３のそれぞれを切断し、図２に示すような曲げ加工を施す。図１６は、図１３に示す複数のリードの露出面に金属膜を形成し、それぞれ切断した後、成形した状態を示す拡大平面図である。
<Lead forming process>
Next, in the lead forming step shown in FIG. 7, as shown in FIG. 16, each of the plurality of
本工程では、複数のリード３を連結しているタイバーＴＢを切断する。また、複数のリード３のそれぞれを枠部ＬＦｂから切り離す。これにより、複数のリード３は、それぞれが分離した独立部材になる。また、複数のリード３が切り離された後は、封止体４および複数のリード３は、吊りリード８を介して枠部ＬＦｂに支持された状態になる。
In this step, the tie bar TB connecting the plurality of
複数のリード３やタイバーＴＢは、例えば、図示しない切断金型を用いて、プレス加工により切断することができる。また、切断後の複数のリード３は、例えば、図示しない成形金型を用いたプレス加工で曲げ加工を施すことにより、例えば図２に示すように成形することができる。
The plurality of
＜個片化工程＞
次に、図７に示す個片化工程では、図１７に示すように、複数の吊りリード８をそれぞれ切断して、複数のデバイス形成部ＬＦａのそれぞれにおいて半導体パッケージを分離する。図１７は、図１６に示す吊りリードを切断して、デバイス形成部毎に個片化した状態を示す拡大平面図である。
<Individualization process>
Next, in the singulation process shown in FIG. 7, as shown in FIG. 17, the plurality of suspension leads 8 are cut, and the semiconductor package is separated in each of the plurality of device forming portions LFa. FIG. 17 is an enlarged plan view showing a state in which the suspension lead shown in FIG. 16 is cut and separated into individual device forming portions.
本工程では複数の吊りリード８、および封止体４の角部に残った樹脂を切断して、半導体パッケージである検査体ＴＢ１を取得する。切断方法は、例えば、上記リード成形工程と同様に、図示しない切断金型を用いて、プレス加工により切断することができる。
In this step, the plurality of suspension leads 8 and the resin remaining at the corners of the sealing
ところで、本工程により取得される検査体ＴＢ１は、図１〜図３に示す半導体装置１と同じ構造物である。ただし、図７に示す検査工程を行って、良品の選別を行う前の状態なので、検査前と検査後の半導体パッケージの状態を区別するため、本実施の形態では、検査前の半導体パッケージは検査体ＴＢ１として説明する。一方、検査後の半導体パッケージは半導体装置１として説明する。
By the way, the inspection object TB1 acquired by this process is the same structure as the
＜検査工程＞
次に、図７に示す検査工程では、外観検査や電気的試験など、必要な検査、試験を行い、予め準備した評価基準に適合した良品を選別する。そして、良品、すなわち、図１に示す半導体装置１は、出荷され、または、図示しない実装基板に実装される。また、評価基準に適合しなかった不適合品は、不適合の内容に応じて、修正処理、あるいは廃棄処理に供される。
<Inspection process>
Next, in the inspection process shown in FIG. 7, necessary inspections and tests such as an appearance inspection and an electrical test are performed, and non-defective products conforming to the evaluation criteria prepared in advance are selected. The non-defective product, that is, the
また、図７に示すように、本実施の形態の検査工程には、図１７に示す検査体ＴＢ１の封止体４に形成されたコードＭ２の識別性を評価する、コード品質評価工程が含まれる。上記したように、コード品質評価工程は、コードＭ２を形成した後、任意のタイミングで１回または複数回に亘って実施することができる。ただし、出荷時の半導体装置１におけるコードＭ２の識別性を担保する観点からは、少なくとも、個片化工程の後の検査工程で行う検査項目に、品質評価工程を含めることが特に好ましい。
Further, as shown in FIG. 7, the inspection process of the present embodiment includes a code quality evaluation process for evaluating the discrimination of the code M2 formed on the sealing
一方、検査工程で多数の不適合品が発生する場合には、不適合品の発生原因を特定する必要がある。図７に示すマーキング工程後の各工程の後で、コード品質評価工程を実施する実施態様は、コードＭ２の不適合品が発生する原因を特定する観点からは有効である。 On the other hand, when a large number of nonconforming products occur in the inspection process, it is necessary to identify the cause of the nonconforming product. The embodiment in which the code quality evaluation step is performed after each step after the marking step shown in FIG. 7 is effective from the viewpoint of identifying the cause of the nonconforming product of the code M2.
＜コード品質評価工程＞
次に、図７に示すコード品質評価工程の詳細について説明する。図１８は、図７に示すコード品質評価工程の詳細を示す説明図である。また、図１９は、図１８に示すコード品質評価工程で用いる装置のレイアウト例を模式的に示す説明図である。また、図２０は、図１９に示すカメラと外部照明を検査体側から見た平面的位置関係を示す平面図である。また、図２１は、図１８に示すコード識別性評価工程で用いる評価基準の評価項目を示す説明図である。また、図２２は、図２１に示すシンボルコントラストの算出方法を模式的に示す説明図である。また、図２３は、図２１に示すセルコントラストの算出方法を模式的に示す説明図である。
<Code quality evaluation process>
Next, the details of the code quality evaluation process shown in FIG. 7 will be described. FIG. 18 is an explanatory diagram showing details of the code quality evaluation step shown in FIG. Moreover, FIG. 19 is explanatory drawing which shows typically the example of a layout of the apparatus used at the code quality evaluation process shown in FIG. FIG. 20 is a plan view showing a planar positional relationship when the camera and external illumination shown in FIG. 19 are viewed from the inspection object side. FIG. 21 is an explanatory diagram showing evaluation criteria evaluation items used in the code identification evaluation process shown in FIG. FIG. 22 is an explanatory diagram schematically showing a symbol contrast calculation method shown in FIG. FIG. 23 is an explanatory diagram schematically showing a cell contrast calculation method shown in FIG.
図１８に示すように、コード品質評価工程には、検査体ＴＢ１（図１７参照）を準備する、検査体準備工程が含まれる。上記したように検査体ＴＢ１は、図１〜図３に示す半導体装置１と同じ構造物である。したがって、検査体ＴＢ１は、半導体チップ２（図２、図３参照）、半導体チップ２を封止する封止体４、および封止体４に形成された凹凸面から成るコードＭ２を有する。
As shown in FIG. 18, the code quality evaluation process includes a test object preparation process for preparing a test object TB1 (see FIG. 17). As described above, the inspection body TB1 is the same structure as the
また、図１８に示すように、コード品質評価工程には、図１９に示すように、コードリーダＣＲを検査体ＴＢ１のコードＭ２が形成された封止体４の上面４ａと対向する位置に配置し、検査体ＴＢ１に形成されたコードＭ２を読み取って電子データを取得する、コード読み取り工程が含まれる。
As shown in FIG. 18, in the code quality evaluation step, as shown in FIG. 19, the code reader CR is disposed at a position facing the
図１９に示すように読取装置であるコードリーダＣＲは、コード読み取り工程において、検査体ＴＢ１のコードＭ２が形成された封止体４の上面４ａと対向する位置に配置される。コードリーダＣＲは、撮像部であるカメラＣＤ、およびカメラＣＤと電気的に接続された、入出力回路部ＴＭ１を有している。入出力回路部ＴＭ１は、コードリーダＣＲの内部回路と、コードリーダＣＲの外部回路との間で信号の入出力を行う。また、カメラＣＤは、コードリーダＣＲの検査体ＴＢ１との対向面側に配置される、レンズＣＤＬを備えている。
As shown in FIG. 19, the code reader CR, which is a reading device, is disposed at a position facing the
また、コードリーダＣＲは、コードＭ２（図１７参照）の識別性の評価を行うコード品質検証装置である、判定装置ＶＢと電気的に接続される。なお、図１９に示す例では、コードリーダＣＲと判定装置ＶＢとを、別々の装置として記載しているが、変形例として、判定装置ＶＢが備える回路の一部または全部をコードリーダＣＲに組み込むこともできる。この場合、以下で説明する判定装置ＶＢの機能を、判定部として置き換えて適用することができる。 The code reader CR is electrically connected to a determination device VB, which is a code quality verification device that evaluates the identifiability of the code M2 (see FIG. 17). In the example shown in FIG. 19, the code reader CR and the determination device VB are described as separate devices. However, as a modification, a part or all of the circuits included in the determination device VB are incorporated in the code reader CR. You can also. In this case, the function of the determination device VB described below can be applied as a determination unit.
判定装置ＶＢは、判定装置ＶＢの内部回路と、判定装置ＶＢの外部回路との間で信号の入出力を行う、入出力回路部ＴＭ２を有している。入出力回路部ＴＭ２は、コードリーダＣＲの入出力回路部ＴＭ１と電気的に接続されており、カメラＣＤで取得した画像データは、入出力回路部ＴＭ１、ＴＭ２を介して判定装置ＶＢに伝送される。また、判定装置ＶＢは、カメラＣＤから伝送された画像データを判定処理（品質検証処理ともいう）用の画像データに変換する、画像処理回路部ＣＶを有している。また、判定装置ＶＢは、画像処理回路部ＣＶから出力された判定処理用の画像データを、記憶回路部ＭＳから伝送された判定処理用のアルゴリズムに基づいて判定処理を施す判定処理回路部ＶＤを有している。また、図１９に示す例では、判定装置ＶＢは表示装置ＭＮＴと電気的に接続され、判定結果が表示できるようになっている。 The determination device VB includes an input / output circuit unit TM2 that inputs and outputs signals between the internal circuit of the determination device VB and the external circuit of the determination device VB. The input / output circuit unit TM2 is electrically connected to the input / output circuit unit TM1 of the code reader CR, and image data acquired by the camera CD is transmitted to the determination device VB via the input / output circuit units TM1 and TM2. The The determination device VB also includes an image processing circuit unit CV that converts image data transmitted from the camera CD into image data for determination processing (also referred to as quality verification processing). In addition, the determination device VB includes a determination processing circuit unit VD that performs determination processing on the image data for determination processing output from the image processing circuit unit CV based on the algorithm for determination processing transmitted from the storage circuit unit MS. Have. In the example shown in FIG. 19, the determination device VB is electrically connected to the display device MNT so that the determination result can be displayed.
また、検査体ＴＢ１とカメラＣＤの間には、カメラＣＤとは独立して構成された照明装置である、外部照明ＬＤ１が配置されている。外部照明ＬＤ１は、図２０に示すように、平面視において複数の光源が環状に配置された、所謂、リング照明である。また、外部照明ＬＤ１の中央部には貫通孔ＬＤ１ｈが形成されており、外部照明ＬＤ１は、平面視において、貫通孔ＬＤ１ｈ内にコードリーダＣＲのカメラＣＤが位置するように配置されている。 In addition, an external illumination LD1, which is an illumination device configured independently of the camera CD, is disposed between the inspection object TB1 and the camera CD. As shown in FIG. 20, the external illumination LD1 is so-called ring illumination in which a plurality of light sources are annularly arranged in a plan view. A through hole LD1h is formed at the center of the external illumination LD1, and the external illumination LD1 is arranged so that the camera CD of the code reader CR is positioned in the through hole LD1h in plan view.
図１８に示すコード読み取り工程では、図１９に示す外部照明ＬＤ１を点灯させた状態で、コードＭ２の読み取りを行う。外部照明ＬＤ１から照射された照射光ＲＬは、検査体ＴＢ１の封止体４の上面４ａで反射され、その一部が反射光ＤＬとして、カメラＣＤに到達する。カメラＣＤに到達した反射光ＤＬは、レンズＣＤＬを通ってカメラＣＤの内部に到達し、結像される（つまり、画像データが取得される）。この時、コードＭ２は、図６に示すように凹凸面なので、セルＣＬ毎に反射率が異なる。例えば、明セルＣＬ２にでは、暗セルＣＬ１よりも反射光ＤＬ（図１９参照）の光量が多くなる。このため、図１９に示すカメラＣＤで取得される画像データでは、明セルＣＬ２の方が暗セルＣＬ１よりも明るく（言い換えれば、白色に近い状態で）表示される。つまり、本実施の形態では、凹凸面であるコードＭ２の光の反射率の違いを利用して、セルＣＬ（図４、図６参照）毎の濃淡の差を検出している。
In the code reading process shown in FIG. 18, the code M2 is read with the external illumination LD1 shown in FIG. 19 turned on. The irradiation light RL irradiated from the external illumination LD1 is reflected by the
また、図１９に示すように、外部照明ＬＤ１は、コードリーダＣＲよりも検査体ＴＢ１に近い位置に配置されている。言い換えれば、検査体ＴＢ１の封止体４の上面４ａと、外部照明ＬＤ１の光源が配置された面との離間距離Ｐ１は、外部照明ＬＤ１の光源が配置された面と、コードリーダＣＲのレンズＣＤＬとの離間距離Ｐ２よりも小さい。例えば、図１９に示す例では、検査体ＴＢ１の封止体４の上面４ａと、コードリーダＣＲのレンズＣＤＬとの離間距離Ｐ３は、８５ｍｍである。
Moreover, as shown in FIG. 19, the external illumination LD1 is disposed at a position closer to the inspection object TB1 than the code reader CR. In other words, the separation distance P1 between the
離間距離Ｐ３は、カメラＣＤの焦点距離により規定される。また、検査体ＴＢ１の封止体４の上面４ａと、外部照明ＬＤ１の光源が配置された面との離間距離Ｐ１は、離間距離Ｐ３の半分以下であり、例えば３１．４ｍｍである。このように検査体ＴＢ１と外部照明ＬＤ１の距離を近づけることにより、コードＭ２に照射される照射光ＲＬの照射角度が９０°よりも小さくなる。すなわち、照射光ＲＬの照射角度を小さくすることができる。この結果、図４に示す暗セルＣＬ１と明セルＣＬ２とで濃淡が形成され易くなる。このように、照射光ＲＬの照射角度を小さくする方が、図４に示す暗セルＣＬ１と明セルＣＬ２とで濃淡が形成され易くなる。
The separation distance P3 is defined by the focal length of the camera CD. Further, the separation distance P1 between the
また、図１９に示すように本実施の形態では、コードリーダＣＲは、外部照明ＬＤ１とは別の照明装置である内部照明ＬＤ２を内蔵しているが、コード読み取り工程では内部照明ＬＤ２を消灯した状態でコードＭ２の読み取りを実施する。内部照明ＬＤ２は、外部照明ＬＤ１よりも内側に配置されているので、内部照明ＬＤ２を点灯させた場合に照射される照射光の照射角度は、外部照明ＬＤ１からの照射角度よりも小さくなる。したがって、外部照明ＬＤ１を点灯させる場合には、内部照明ＬＤ２は消灯し、内部照明ＬＤ２からの光の影響を除外する方が好ましい。 Further, as shown in FIG. 19, in the present embodiment, the code reader CR incorporates the internal illumination LD2, which is an illumination device different from the external illumination LD1, but the internal illumination LD2 is turned off in the code reading process. The code M2 is read in the state. Since the internal illumination LD2 is disposed on the inner side of the external illumination LD1, the irradiation angle of the irradiation light emitted when the internal illumination LD2 is turned on is smaller than the irradiation angle from the external illumination LD1. Therefore, when turning on the external illumination LD1, it is preferable to turn off the internal illumination LD2 and exclude the influence of light from the internal illumination LD2.
また、本実施の形態では、外部照明ＬＤ１に設けられた複数の光源は、例えば赤色の可視光を照射するＬＥＤ（Light Emitting Diode）素子であって、例えば、６２５ｎｍの波長の可視光を照射する。本願発明者の検討によれば、光源として、例えば白色光などを用いることもできるが、赤色の可視光を用いた方が、図４に示す暗セルＣＬ１と明セルＣＬ２とで濃淡が形成され易く、コードＭ２の識別性をより正確に判定できることが判った。このため、本実施の形態では、外部照明ＬＤ１から赤色の可視光を照射する実施態様を採用している。ただし、例えば、白色光など、赤色以外の光であっても、コードＭ２の識別性を判定することは可能なので、変形例としては、照射光ＲＬとして赤色以外の光（全光である白色光も含む）を用いることができる。 In the present embodiment, the plurality of light sources provided in the external illumination LD1 are LED (Light Emitting Diode) elements that emit red visible light, for example, and emit visible light having a wavelength of 625 nm, for example. . According to the study of the present inventor, white light, for example, can be used as the light source. However, when red visible light is used, the dark cell CL1 and the bright cell CL2 shown in FIG. It was easy to determine that the discriminability of the code M2 can be determined more accurately. For this reason, in this Embodiment, the embodiment which irradiates red visible light from external illumination LD1 is employ | adopted. However, for example, it is possible to determine the discriminability of the code M2 even with light other than red, such as white light. As a modification, light other than red (white light that is all light) is used as the irradiation light RL. Can also be used.
次に、図１８に示すコード識別性評価工程では、コード読み取り工程で読み取ったコードＭ２（図１９参照）の識別性を、予めコード評価基準準備工程で準備した、コード評価基準に基づいて評価する。本実施の形態のコード識別性評価工程では、図１９に示すカメラＣＤが取得した画像データが、入出力回路部ＴＭ１、ＴＭ２を介して、画像処理回路部ＣＶに伝送される。また、画像処理回路部ＣＶから出力された判定処理用の画像データは、判定処理回路部ＶＤに伝送される。一方、判定処理回路部ＶＤには、コード評価基準に基づいて判定処理を行うためのアルゴリズムが、記憶回路部ＭＳから伝送され、アルゴリズムに従って、判定処理を行う。 Next, in the code identification evaluation process shown in FIG. 18, the identification of the code M2 (see FIG. 19) read in the code reading process is evaluated based on the code evaluation standard prepared in advance in the code evaluation standard preparation process. . In the code discrimination evaluation process of the present embodiment, image data acquired by the camera CD shown in FIG. 19 is transmitted to the image processing circuit unit CV via the input / output circuit units TM1 and TM2. The image data for determination processing output from the image processing circuit unit CV is transmitted to the determination processing circuit unit VD. On the other hand, an algorithm for performing determination processing based on the code evaluation criteria is transmitted from the storage circuit unit MS to the determination processing circuit unit VD, and determination processing is performed according to the algorithm.
ここで、本工程で判定処理を行うコード評価基準について説明する。コード評価基準は、コードの識別性を評価するために基準であって、複数の評価項目と、上記複数の評価項目のうち、最も低評価のものを採用する、総合評価とを有している。本実施の形態では、総合評価の等級（品質レベル、グレードともいう）が、合格基準等級以上の時に、コードＭ２が付された検査体ＴＢ１が適合品であると判定する。一方、総合評価の等級が、合格基準等級に満たない場合には、コードＭ２が付された検査体ＴＢ１が適合品であると判定する。 Here, the code evaluation criteria for performing the determination process in this step will be described. The code evaluation standard is a standard for evaluating the identifiability of the code, and has a plurality of evaluation items and a comprehensive evaluation using the lowest evaluation item among the plurality of evaluation items. . In the present embodiment, when the overall evaluation grade (also referred to as quality level or grade) is equal to or higher than the acceptance standard grade, it is determined that the inspection object TB1 to which the code M2 is attached is a conforming product. On the other hand, when the grade of comprehensive evaluation is less than the acceptance standard grade, it determines with the test | inspection body TB1 to which code | symbol M2 was attached | subjected being a conforming product.
本願発明者は、コードＭ２の識別性に関する品質を評価する基準として、図２１に示す３種類の基準について検討を行った。図２１に示す基準Ａは、国際自動車認識工業会（ＡＩＭ；Association for Automatic Identification and Mobility）が発行するダイレクト・パート・マーク品質ガイドラインである。この基準Ａは、ＡＩＭの一般文書、ＡＩＭ ＤＰＭ−１−２００６の事を指す。本願では、ダイレクト・パート・マーク品質規格、または、基準Ａと記載する。また、図２１に示す基準Ｂは、ＩＳＯ規格（国際標準化機構規格）、またはＩＥＣ規格（国際電気標準会議規格）として定められた、ＩＳＯ／ＩＥＣ １５４１５：２０１１である。本願では、ＩＳＯ／ＩＥＣ １５４１５、または基準Ｂと記載する。また、図２１に示す基準Ｃは、ＪＩＳ（日本工業規格）として定められたＪＩＳ Ｘ ０５１０：２００４である。本願では、ＪＩＳ Ｘ０５１０、または、基準Ｃと記載する。 The inventor of the present application examined three types of criteria shown in FIG. 21 as criteria for evaluating the quality related to the discriminability of the code M2. Reference A shown in FIG. 21 is a direct part mark quality guideline issued by the Association for Automatic Identification and Mobility (AIM). This standard A refers to the general document of AIM, AIM DPM-1-2006. In the present application, it is described as a direct part mark quality standard or standard A. 21 is ISO / IEC 15415: 2011 defined as the ISO standard (International Organization for Standardization) or the IEC standard (International Electrotechnical Commission Standard). In this application, it is described as ISO / IEC 15415 or standard B. 21 is JIS X 0510: 2004 defined as JIS (Japanese Industrial Standard). In this application, it describes as JIS X0510 or the standard C.
図２１に示す各基準はそれぞれ複数の評価項目を有しているが、以下の目安にしたがって、評価項目毎に、例えば、Ａ、Ｂ、Ｃ、Ｄ、Ｆの５段階に分類（ただし、ＡとＦの２段階の項目もある）される。そして、複数の評価項目のうち、最も低い等級が、総合評価の項目として採用される。 Each criterion shown in FIG. 21 has a plurality of evaluation items, but each evaluation item is classified into, for example, five levels A, B, C, D, and F according to the following guidelines (however, A There are also two-stage items, F and F). And the lowest grade is employ | adopted as an item of comprehensive evaluation among several evaluation items.
また、５段階の等級分けの目安は、以下の通りである。すなわち、最も高い等級であるＡグレードの場合は、コードを１回スキャンすれば読み取れる品質であることを示している。またＡグレードの次のＢグレードは、同一場所を複数回スキャンして読み取れる品質であることを示している。またＢグレードの次のＣグレードは、異なる場所をスキャンすることにより読み取れる品質であることを示している。また、またＣグレードの次のＤグレードは、異なる場所を複数回スキャンして読み取れる品質であることを示している。ただし、読取装置によっては読み取れない場合もある。また、最も低い等級であるＦグレードの場合は、コードシンボルとして欠陥であることを意味し、通常は使用してはならない品質である。 In addition, the standard of the five grades is as follows. That is, the highest grade, A grade, indicates that the code can be read by scanning the code once. The B grade next to the A grade indicates that the quality can be read by scanning the same place multiple times. The C grade next to the B grade indicates that the quality can be read by scanning different places. Further, the D grade next to the C grade indicates that the quality can be read by scanning a different place a plurality of times. However, it may not be read depending on the reading device. The F grade, which is the lowest grade, means that the code symbol is defective, and is a quality that should not be used normally.
まず、本願発明者は、図２１に示す基準Ｃにより、図４に示すコードＭ２の識別性を評価する方法について検討した。図２１に示すように、基準Ｃでは、シンボルコントラストＳＣ、モジュールの伸縮Ｄ’、軸の非均一性ＡＮ、および未使用誤り訂正ＵＥＣ、から構成される複数（図２１では４つ）の評価項目について評価を行い、最も低い等級が総合評価の等級として採用される。 First, the inventor of the present application examined a method for evaluating the discriminability of the code M2 shown in FIG. 4 according to the criterion C shown in FIG. As shown in FIG. 21, in the criterion C, a plurality (four in FIG. 21) of evaluation items including symbol contrast SC, module expansion / contraction D ′, axial non-uniformity AN, and unused error correction UEC The lowest grade is adopted as the overall rating grade.
図２１に示す評価項目毎の評価方法の概要は下記の通りである。図２１に示すシンボルコントラストＳＣでは、図２２に模式的に示すように、横軸をグレイスケールイメージの輝度値Ｒ（ｇ）、縦軸を輝点の度数分布ｈ（ｇ）とした時に最大輝度値Ｒｍａｘと最小輝度値Ｒｍｉｎの差を最大輝度値Ｒｍａｘで除した値を、シンボルコントラストＳＣとして評価する。シンボルコントラストＳＣの等級は、例えば、Ａ、Ｂ、Ｃ、Ｄ、Ｆの５段階に分類され、ＳＣ≧７０％の時はＡグレード、７０％＞ＳＣ≧５５％の時はＢグレード、５５％＞ＳＣ≧４０％の時はＣグレード、４０％＞ＳＣ≧２０％の時はＤグレード、２０％＞ＳＣの時はＦグレードに分類される。 The outline of the evaluation method for each evaluation item shown in FIG. 21 is as follows. In the symbol contrast SC shown in FIG. 21, as schematically shown in FIG. 22, when the horizontal axis represents the luminance value R (g) of the gray scale image and the vertical axis represents the frequency distribution h (g) of the bright spots, the maximum luminance is obtained. A value obtained by dividing the difference between the value Rmax and the minimum luminance value Rmin by the maximum luminance value Rmax is evaluated as the symbol contrast SC. The grade of symbol contrast SC is classified into, for example, five levels of A, B, C, D, and F. When SC ≧ 70%, A grade, and when 70%> SC ≧ 55%, B grade, 55% When> SC ≧ 40%, it is classified as C grade, when 40%> SC ≧ 20%, it is classified as D grade, and when 20%> SC, it is classified as F grade.
また、モジュールの伸縮Ｄ’では、コードのセルの大きさが変わるかどうかを評価する指標として複数のセルの伸縮の程度を５段階の等級で評価する。また、軸の非均一性ＡＮでは、コードの縦横の長さの歪み度合いを評価する指標として、コードの縦横の長さ比を、５段階の等級で評価する。また、未使用誤り訂正ＵＥＣでは、デコード（復号）時に使用しなかった誤り訂正の割合を５段階で評価する。コードが高品質である場合には、誤り訂正を使用する必要がないので、１００％になる。 Further, in the module expansion / contraction D ', the degree of expansion / contraction of a plurality of cells is evaluated in five grades as an index for evaluating whether the size of the cell of the code changes. Further, in the axial non-uniformity AN, the longitudinal / horizontal length ratio of the cord is evaluated in five grades as an index for evaluating the degree of distortion of the longitudinal / horizontal length of the cord. In addition, the unused error correction UEC evaluates the ratio of error correction not used at the time of decoding (decoding) in five stages. If the code is of high quality, there is no need to use error correction, so it is 100%.
本願発明者は、上記したマーキング工程におけるレーザの照射条件を種々変更しながら、多数のコードＭ２について、図２１に示す基準Ｃを用いた評価を行った。この結果、ＤグレードやＦグレードなど低い等級に分類された場合でも、実際には正しく読み取れる検査体ＴＢ１が確認された。一方、ＡグレードあるいはＢグレードと評価された検査体ＴＢ１であっても、読み取り装置ではエラーが発生する場合も確認された。このように、分類された等級と、実際の読み取り結果が一致しない場合、コードＭ２の識別性を評価する基準としては適さない。このため、本願発明者は、図２１に示す基準Ｃとは別の評価基準として、基準Ｂについて検討した。 The inventor of the present application performed evaluation using the reference C shown in FIG. 21 for many codes M2 while variously changing the laser irradiation conditions in the marking process described above. As a result, even when classified into lower grades such as D grade and F grade, inspected body TB1 that can actually be read correctly was confirmed. On the other hand, even in the case of the inspection body TB1 evaluated as A grade or B grade, it was confirmed that an error occurred in the reading apparatus. Thus, when the classified grade and the actual reading result do not match, it is not suitable as a standard for evaluating the discriminability of the code M2. For this reason, this inventor examined the reference | standard B as an evaluation reference | standard different from the reference | standard C shown in FIG.
図２１に示すように、基準Ｂは、基準Ｃに含まれる評価項目のうち、モジュールの伸縮Ｄ’が削除され、モジュレーションＭＯＤの評価が追加されている。モジュレーションＭＯＤは、コード内の輝度のばらつき度合いを評価する指標であって、以下の計算式により算出される。すなわち、上記したシンボルコントラストの輝度差をＳＣ、モジュレーションの評価値をＭＯＤ、明セルと暗セルの閾値の輝度をＧＴ、閾値の輝度ＧＴに最も近いセルの輝度をＲとした時、ＭＯＤ＝２×｜Ｒ−ＧＴ｜÷ＳＣとして定義される。 As shown in FIG. 21, in the reference B, the expansion / contraction D ′ of the module is deleted from the evaluation items included in the reference C, and the evaluation of the modulation MOD is added. The modulation MOD is an index for evaluating the degree of luminance variation in the code, and is calculated by the following calculation formula. That is, assuming that the above-described symbol contrast brightness difference is SC, the modulation evaluation value is MOD, the threshold brightness of the bright cell and the dark cell is GT, and the brightness of the cell closest to the threshold brightness GT is R, MOD = 2 X | R-GT | ÷ SC.
また、基準Ｂには、上記モジュレーションＭＯＤの評価項目の他、デコード成否ＤＥＣ、反射率余裕度ＲＭ、固定パターン損傷ＦＰＤ、形式情報損傷ＦＩＤ、型番情報損傷ＶＩＤ、およびグリッド非均一性ＧＮの評価項目が含まれている。このうち、デコード成否ＤＥＣは、暗号化された情報を復号できたかどうかを評価する指標である。 Reference B includes evaluation items for the above-mentioned modulation MOD, evaluation items for decoding success / failure DEC, reflectance margin RM, fixed pattern damage FPD, format information damage FID, model number information damage VID, and grid non-uniformity GN It is included. Among these, the decoding success / failure DEC is an index for evaluating whether or not the encrypted information has been decrypted.
また、反射率余裕度ＲＭは、正しいセルの白黒を考慮したセル輝度のばらつき度合いを示す指標であって、２×（Ｒ−ＧＴ）÷ＳＣの計算式で得られる値を評価する。また、固定パターン損傷ＦＰＤは、コードの種類に依存した固定パターンの損傷度合いを評価する指標であって、例えば図４に示す例では、切り出しシンボルＦＰ１などのファインダパターン、コードＭ２などのタイミングパターン、アライメントパターンなどの損傷度合いを各セルに対してモジュレーションＭＯＤの評価を実施する。そのため、モジュレーションＭＯＤの閾値によって評価が変動し易い。 Further, the reflectivity margin RM is an index indicating the degree of variation in cell luminance in consideration of correct cell black and white, and evaluates a value obtained by a calculation formula of 2 × (R−GT) ÷ SC. The fixed pattern damage FPD is an index for evaluating the degree of damage of the fixed pattern depending on the type of code. For example, in the example shown in FIG. 4, a finder pattern such as a cut-out symbol FP1, a timing pattern such as a code M2, The modulation MOD is evaluated for each cell with respect to the degree of damage such as an alignment pattern. For this reason, the evaluation is likely to vary depending on the threshold value of the modulation MOD.
また、形式情報損傷ＦＩＤ、および型番情報損傷ＶＩＤは、それぞれ、コードの形式情報、または型番情報を構成する固定パターンの損傷度合いを評価する。また、グリッド非均一性ＧＮは、各セルＣＬ（図４参照）の位置の最大のズレを評価する指標であって、画像データの最大ズレ量をセルＣＬの一辺の長さで除した値を評価する。 Further, the format information damage FID and the model number information damage VID respectively evaluate the damage degree of the fixed pattern constituting the code format information or the model number information. The grid non-uniformity GN is an index for evaluating the maximum shift of the position of each cell CL (see FIG. 4), and is a value obtained by dividing the maximum shift amount of the image data by the length of one side of the cell CL. evaluate.
本願発明者は、上記したマーキング工程におけるレーザの照射条件を種々変更しながら、多数のコードＭ２について、図２１に示す基準Ｂを用いた評価を行った。この結果、レーザの照射条件によらず、殆どの検査体ＴＢ１（図１９参照）がＤグレード、またはＦグレードにランクされる結果になった。このような低評価になった原因について調べると、シンボルコントラストＳＣの値を利用して評価する評価項目、例えば、モジュレーションＭＯＤや反射率余裕度ＲＭの評価項目において、ＤグレードやＦグレードに分類されるものが殆どであった。 The inventor of the present application evaluated a large number of codes M2 using the reference B shown in FIG. 21 while variously changing the laser irradiation conditions in the marking process. As a result, regardless of the laser irradiation conditions, most of the test bodies TB1 (see FIG. 19) were ranked in D grade or F grade. When the cause of such low evaluation is examined, the evaluation items evaluated using the value of the symbol contrast SC, for example, the evaluation items of the modulation MOD and the reflectance margin RM, are classified into D grade and F grade. Most of them were.
本実施の形態では、上記した図４に示すように、封止体４に形成された凹凸面に光を照射してセルＣＬの濃淡を検出する。この方式の場合、インクを用いて印刷されたコードと比較して、暗セルＣＬ１と明セルＣＬ２の濃淡の差が不明確な場所が生じる。このため、図２１に示すモジュレーションＭＯＤや反射率余裕度ＲＭのように、暗セルＣＬ１と明セルＣＬ２の閾値近傍における輝度のばらつきを評価する項目において、最大輝度値Ｒｍａｘと最小輝度値Ｒｍｉｎの差として評価されるシンボルコントラストＳＣの値を用いた場合、低評価になりやすい。
In the present embodiment, as shown in FIG. 4 described above, the unevenness formed on the sealing
しかし、本願発明者の実験結果によれば、レーザの照射条件を適切に設定すれば、読取装置で安定的に読み取りができる場合が存在することが判っていた。しかし、レーザの照射条件によらず、殆どの検査体ＴＢ１がＤグレードやＦグレードに分類されるのでは、基準ＢはコードＭ２の評価基準に適さない。したがって、封止体４に形成された凹凸面に光を照射してセルＣＬの濃淡を検出する方式に適した評価基準が必要になる。
However, according to the experiment result of the inventor of the present application, it has been found that there is a case where reading can be stably performed by the reading device if the laser irradiation condition is appropriately set. However, the standard B is not suitable for the evaluation standard of the code M2 because most of the inspection objects TB1 are classified into the D grade and the F grade regardless of the laser irradiation conditions. Therefore, an evaluation standard suitable for a method of detecting light and shade of the cell CL by irradiating light on the uneven surface formed on the sealing
そこで、本願発明者は、図２１に示す基準Ａについて検討を行った。図２１に示すように、基準Ａは、基準Ｃに含まれる評価項目のうち、シンボルコントラストＳＣの評価項目が、セルコントラストＣＣに、モジュレーションＭＯＤの評価項目が、セルモジュレーションＣＭに置き換わっている。また、反射率余裕度ＲＭの評価項目では、評価値を算出する計算式中、シンボルコントラストＳＣの部分をセルコントラストＣＣに置き換えて算出する。 Therefore, the inventor of the present application has studied the standard A shown in FIG. As shown in FIG. 21, in the reference A, among the evaluation items included in the reference C, the evaluation item of the symbol contrast SC is replaced with the cell contrast CC, and the evaluation item of the modulation MOD is replaced with the cell modulation CM. Further, in the evaluation item of the reflectivity margin RM, the symbol contrast SC is replaced with the cell contrast CC in the calculation formula for calculating the evaluation value.
セルコントラストＣＣは、暗セル輝度値と明セル輝度値の平均の差を評価する指標であって、明セルの輝度値の平均と、暗セルの輝度値の平均との差を、明セルの輝度値の平均で除した値として定義される。セルコントラストＣＣの等級は、例えば、Ａ、Ｂ、Ｃ、Ｄ、Ｆの５段階に分類され、ＣＣ≧３０％の時はＡグレード、３０％＞ＣＣ≧２５％の時はＢグレード、２５％＞ＣＣ≧２０％の時はＣグレード、２０％＞ＣＣ≧１５％の時はＤグレード、１５％＞ＣＣの時はＦグレードに分類される。 The cell contrast CC is an index for evaluating the average difference between the dark cell brightness value and the bright cell brightness value, and the difference between the average brightness value of the bright cell and the average brightness value of the dark cell is expressed as It is defined as the value divided by the average luminance value. The grade of cell contrast CC is classified into, for example, five levels of A, B, C, D, and F. When CC ≧ 30%, A grade, when 30%> CC ≧ 25%, B grade, 25% When> CC ≧ 20%, it is classified as C grade, when 20%> CC ≧ 15%, it is classified as D grade, and when 15%> CC, it is classified as F grade.
また、セルコントラストＣＣの値を用いたセルモジュレーションＣＭは、セル毎の輝度のばらつきを評価する指標であって、明セルまたは暗セルの輝度値（最も閾値に近い値Ｒ）と閾値（明セルと暗セルの閾値の輝度ＧＴ）との差の絶対値をセルコントラストＣＣで除した値の２倍で定義される。セルモジュレーションＣＭの等級は、例えば、Ａ、Ｂ、Ｃ、Ｄ、Ｆの５段階に分類され、ＣＭ≧５０％の時はＡグレード、５０％＞ＣＭ≧４０％の時はＢグレード、４０％＞ＣＭ≧３０％の時はＣグレード、３０％＞ＣＭ≧２０％の時はＤグレード、２０％＞ＣＭの時はＦグレードに分類される。なお、この等級分類の指標は、ＩＳＯ／ＩＥＣ １５４１５におけるモジュレーションＭＯＤの分類に準じている。 The cell modulation CM using the value of the cell contrast CC is an index for evaluating the variation in the brightness of each cell. The brightness value of the bright cell or the dark cell (the value R closest to the threshold value) and the threshold value (the bright cell). And the absolute value of the difference between the brightness and the dark cell threshold brightness GT) is defined by twice the value obtained by dividing the cell contrast CC. Cell modulation CM grades are classified into, for example, five levels of A, B, C, D, and F. When CM ≧ 50%, A grade, and when 50%> CM ≧ 40%, B grade, 40% When> CM ≧ 30%, it is classified as C grade, when 30%> CM ≧ 20%, it is classified as D grade, and when 20%> CM, it is classified as F grade. In addition, the index of this class classification is based on the classification of the modulation MOD in ISO / IEC 15415.
また、セルコントラストＣＣの値を用いた反射率余裕度ＲＭは、正しいセルの白黒を考慮したセル輝度のばらつき度合いを示す指標であって、明セルまたは暗セルの輝度値（最も閾値に近い値Ｒ）と閾値（明セルと暗セルの閾値ＧＴ）との差をセルコントラストＣＣで除した値の２倍で定義される。反射率余裕度ＲＭの等級は、例えば、Ａ、Ｆの２段階に分類され、ＲＭ≧５％の時はＡグレード、５％＞ＲＭの時はＦグレードに分類される。 The reflectance margin RM using the value of the cell contrast CC is an index indicating the variation degree of the cell brightness considering the correct black and white of the cell, and the brightness value of the bright cell or dark cell (value closest to the threshold value). R) and a threshold (bright cell and dark cell threshold GT) are defined by twice the value obtained by dividing the difference by the cell contrast CC. The grade of the reflectivity margin RM is classified into, for example, two stages of A and F, and is classified into the A grade when RM ≧ 5% and the F grade when 5%> RM.
このように、図２１に示す基準Ａでは、セルコントラストＣＣの値を用いた評価を行うことで、基準Ｂで用いていた、シンボルコントラストＳＣの値を利用した評価を行わずに、コードＭ２の識別性を評価する。 As described above, in the reference A shown in FIG. 21, the evaluation using the value of the cell contrast CC is performed, so that the evaluation using the value of the symbol contrast SC used in the reference B is not performed. Evaluate discrimination.
本願発明者は、上記したマーキング工程におけるレーザの照射条件を種々変更しながら、多数のコードＭ２について、図２１に示す基準Ａを用いた評価を行った。評価結果を図２４および図２５に示す。図２４および図２５は、図２１に示すダイレクト・パート・マーク品質規格を用いて複数の検査体のコードの識別性を評価した結果を示す説明図である。 The inventor of the present application evaluated a large number of codes M2 using the reference A shown in FIG. 21 while variously changing the laser irradiation conditions in the marking process. The evaluation results are shown in FIGS. 24 and 25 are explanatory diagrams showing the results of evaluating the code identifiability of a plurality of inspection objects using the direct part mark quality standard shown in FIG.
図２４および図２５に示す評価結果では、まず、等級の欄に、図２１に示す基準Ａの総合評価結果で分類されたＡ、Ｂ、Ｃ、Ｄ、Ｆの各等級を示している。また、読込不可の欄には、複数の検査体のうち、実際に読込ができなかった検査体の数を示している。また、読込不可の欄の下には、レーザ照射条件として、ポリゴンミラーの回転数ＰＭＲ、Ｑスイッチの駆動周波数ＱＦＲ、およびレーザ照射装置の出力電力ＰＷを、それぞれ示している。 In the evaluation results shown in FIGS. 24 and 25, first, each grade of A, B, C, D, and F classified by the comprehensive evaluation result of the standard A shown in FIG. 21 is shown in the grade column. Moreover, the column which cannot be read has shown the number of the test bodies which could not be read actually among several test bodies. Also, under the column that cannot be read, the rotation speed PMR of the polygon mirror, the drive frequency QFR of the Q switch, and the output power PW of the laser irradiation apparatus are shown as laser irradiation conditions.
図２４に示すように、レーザの出力電力が１５０Ｗと、比較的低い状態の場合、読取不可の検査体が混在することが判った。これは、レーザの出力電力が１５０Ｗ程度では、出力電力が低すぎて、凹凸面を形成する際の加工精度を安定化させることが難しいためと考えられる。この時、基準Ａ（図２１参照）の総合評価結果と、読込不可の実験結果が一致していることが判る。すなわち、読込不可の検査体が存在する実験区では、Ｆグレードに分類される検査体が存在することが判る。一方、図２４および図２５に示すように、読込不可の検査体が存在しない実験区では、Ｆグレードに分類された検査体が存在しない。このように、セルコントラストＣＣの値を用いた評価を行うことで、封止体４に形成された凹凸面に光を照射してセルＣＬの濃淡を検出する方式であっても、基準Ａに基づく総合評価結果と、読込不可の実験結果が高精度で一致することが判った。
As shown in FIG. 24, when the output power of the laser is 150 W, which is a relatively low state, it has been found that non-readable inspection objects are mixed. This is considered to be because when the output power of the laser is about 150 W, the output power is too low and it is difficult to stabilize the processing accuracy when forming the uneven surface. At this time, it turns out that the comprehensive evaluation result of the reference | standard A (refer FIG. 21) and the experimental result which cannot be read correspond. That is, it can be seen that in the experimental section where there is a specimen that cannot be read, there are specimens classified as F grade. On the other hand, as shown in FIG. 24 and FIG. 25, in the experimental section where there is no inspection object that cannot be read, there is no inspection object classified as F grade. In this way, by performing evaluation using the value of the cell contrast CC, even if the method of irradiating the uneven surface formed on the sealing
ここで、読込装置によって読み込むことができないコードＭ２を有する検査体の場合でもＤグレードに分類されたものが混在する。そこで、本実施の形態では、Ａグレード、ＢグレードまたはＣグレードと判定された検査体を適合品と判定し、ＤグレードまたはＦグレードと判定された検査体を不適合品として判定する。言い換えれば、本実施の形態では、総合評価の５段階の等級のうち、上位３段階のいずれかに分類された検査体を適合品として選別し、総合評価の５段階の等級のうち、下位２段階のいずれかに分類された検査体を不適合品として選別する。 Here, even in the case of the inspection object having the code M2 that cannot be read by the reading device, those classified into the D grade are mixed. Therefore, in this embodiment, an inspection object determined as A grade, B grade, or C grade is determined as a conforming product, and an inspection object determined as D grade or F grade is determined as a nonconforming product. In other words, in the present embodiment, the inspection object classified into one of the three highest ranks among the five grades of the comprehensive evaluation is selected as a conforming product, and the lowest two of the five ranks of the comprehensive evaluation. The inspection object classified in one of the stages is selected as a nonconforming product.
図２１に示す基準Ａは、基準Ｂや基準Ｃと比較すると、高い精度で、総合評価結果と、読込不可の実験結果が一致する。しかし、読込不可の検査体を、より確実に排除する観点からは、Ｄグレードに分類された検査体を排除することが好ましい。 The reference A shown in FIG. 21 matches the comprehensive evaluation result and the unreadable experimental result with high accuracy as compared with the reference B and the reference C. However, from the viewpoint of more surely eliminating inspection bodies that cannot be read, it is preferable to exclude inspection bodies classified as D grade.
また上記したように、Ｄグレードは、異なる場所を複数回スキャンして読み取れる品質であること目安に設定された等級であり、読取装置によっては読み取れない場合もある。そこで、Ｄグレードに分類された検査体を排除することで、識別性が高い検査体を、より確実に選別することができる。 Further, as described above, the D grade is a grade that is set as a guideline that is a quality that can be read by scanning different places a plurality of times, and may not be read depending on the reading device. Therefore, by removing the inspection objects classified into the D grade, it is possible to more reliably select inspection objects with high discrimination.
ところで、図２４および図２５に示す評価結果から、レーザの照射条件として好ましい条件があることが判る。すなわち、レーザ照射装置の出力電力は１７０Ｗに設定することで、図２５に示すように、全ての検査体の総合評価がＣグレード以上になることが判った。また、Ｑスイッチの駆動周波数ＱＦＲを、３５ＭＨｚ（メガヘルツ）とし、ポリゴンミラーの回転数ＰＭＲを、９０ｒｐｓまたは１００ｒｐｓとすることで、複数の検査体間でのばらつきも減少し、安定的にＡグレードまたはＢグレードの検査体が得られることが判った。 By the way, it can be seen from the evaluation results shown in FIGS. 24 and 25 that there are preferable conditions as laser irradiation conditions. In other words, it was found that by setting the output power of the laser irradiation apparatus to 170 W, the overall evaluation of all the inspection objects becomes C grade or higher as shown in FIG. Further, by setting the driving frequency QFR of the Q switch to 35 MHz (megahertz) and the polygon mirror rotation speed PMR to 90 rps or 100 rps, variation among a plurality of inspection objects can be reduced, and the A grade or It was found that a B grade test body was obtained.
本実施の形態のように、Ｄグレードに分類された検査体を不適合品として排除する場合には、Ｄグレードに分類される検査体の出現確立を低減させなければ、製造効率が大幅に低下する。このため、レーザ照射装置の出力電力は１７０Ｗに設定することで、Ｄグレードに分類される検査体の出現確立を低下させることが、製造効率低下を抑制する観点から好ましい。また、また、Ｑスイッチの駆動周波数ＱＦＲを、３５ＭＨｚ（メガヘルツ）とし、ポリゴンミラーの回転数ＰＭＲを、９０ｒｐｓまたは１００ｒｐｓとすることが特に好ましい。 As in the present embodiment, when an inspection object classified as D grade is excluded as a nonconforming product, the production efficiency is greatly reduced unless the appearance probability of the inspection object classified as D grade is reduced. . For this reason, it is preferable from the viewpoint of suppressing a decrease in manufacturing efficiency that the output power of the laser irradiation apparatus is set to 170 W to reduce the appearance probability of the specimen classified as the D grade. Further, it is particularly preferable that the driving frequency QFR of the Q switch is 35 MHz (megahertz) and the rotational speed PMR of the polygon mirror is 90 rps or 100 rps.
次に、図１８に示す選別工程では、コード識別性評価工程での評価結果に基づいて、コード評価基準に対する適合品と不適合品とを選別する。本工程では、例えば図１９に示すように、表示装置ＭＮＴに評価結果を表示することで、手動で選別することができる。あるいは、判定処理回路部ＶＤによる判定結果、すなわち分類結果を図示しない選別装置に出力し、自動で選別することもできる。 Next, in the selection step shown in FIG. 18, a conforming product and a non-conforming product with respect to the code evaluation standard are selected based on the evaluation result in the code identification property evaluation step. In this step, for example, as shown in FIG. 19, the evaluation result is displayed on the display device MNT, so that it can be manually selected. Alternatively, the determination result by the determination processing circuit unit VD, that is, the classification result can be output to a sorting device (not shown) and automatically sorted.
なお、本実施の形態に対する変形例として、例えば、図７に示す個片化工程の前に、コード品質評価工程を行う場合には、ＤグレードまたはＦグレードに分類されたコードＭ２が付されたデバイス形成部ＬＦａ（例えば図１６参照）が識別できるように、マークを付しておくことが好ましい。ただし、個片化工程の前にＤグレードまたはＦグレードに分類された検査体は、個片化工程の後でも排除することが可能なので、マークを付けなくても良い。この場合でも、個片化工程の前に、コード品質評価工程を行うことにより、工程上の不具合等が発生した場合に、早期に原因を特定することができる。 As a modification of the present embodiment, for example, when the code quality evaluation process is performed before the singulation process shown in FIG. 7, a code M2 classified as D grade or F grade is attached. It is preferable to add a mark so that the device forming unit LFa (see, for example, FIG. 16) can be identified. However, since the inspection object classified into the D grade or the F grade before the singulation process can be excluded even after the singulation process, it does not need to be marked. Even in this case, by performing the code quality evaluation step before the singulation step, the cause can be identified at an early stage when a problem or the like occurs in the step.
以上の各工程により、コード識別評価基準（例えば図２１に示す基準Ａ）に適合した良品を選別することができる。そして、良品、すなわち、図１に示す半導体装置１は、出荷され、または、図示しない実装基板に実装される。また、評価基準に適合しなかった不適合品は、不適合の内容に応じて、修正処理、あるいは廃棄処理に供される。
Through the above steps, it is possible to select non-defective products that meet the code identification evaluation criteria (for example, criteria A shown in FIG. 21). The non-defective product, that is, the
＜その他の変形例＞
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
<Other variations>
As mentioned above, the invention made by the present inventor has been specifically described based on the embodiment. However, the present invention is not limited to the above embodiment, and various modifications can be made without departing from the scope of the invention. Needless to say.
例えば上記実施の形態では、情報を暗号化した図形記号の一態様として、図４に示すコードＭ２を例に挙げて説明したが、上記した技術を適用可能な図形記号には種々の変形例がある。例えば、図２６に示すコードＭ４のように、Ｌ字型のアライメントパターンＡＰ１と点線状のタイミングパターンＴＰ１とに周縁部を囲まれた領域内にデータに相当するパターンが形成されたコードを用いることもできる。 For example, in the above-described embodiment, the code M2 shown in FIG. 4 is described as an example of the graphic symbol obtained by encrypting information. However, there are various modifications to the graphic symbol to which the above technique can be applied. is there. For example, a code in which a pattern corresponding to data is formed in an area surrounded by a peripheral portion by an L-shaped alignment pattern AP1 and a dotted timing pattern TP1, as in a code M4 shown in FIG. You can also.
また、例えば、上記実施の形態では、半導体装置のパッケージ態様の一例として、ＱＦＰ型の半導体装置に適用した実施態様について説明した。しかし、上記した技術を適用可能なパッケージ態様には種々の変形例がある。例えば、複数の外部端子であるリードが封止体４の実装面である下面４ｂ側において露出するタイプの半導体装置に適用することができる。また、例えば、配線基板の実装面に複数の外部端子がアレイ状に配置された、ＢＧＡ（Ｂall Grid Array）やＬＧＡ（Land Grid Array）などの、所謂エリアアレイ型の半導体装置に適用することもできる。この場合、配線基板の実装面の反対側のチップ搭載面には、半導体チップが搭載され、半導体チップを覆うように封止体が形成される。そして、この封止体の上面に図４や図２６に示すようなコードＭ２、Ｍ４を形成することができる。
For example, in the above-described embodiment, the embodiment applied to the QFP type semiconductor device has been described as an example of the package mode of the semiconductor device. However, there are various modifications to the package mode to which the above-described technology can be applied. For example, the present invention can be applied to a type of semiconductor device in which leads as a plurality of external terminals are exposed on the
また、例えば、上記の通り種々の変形例について説明したが、上記で説明した各変形例同士を組み合わせて適用することができる。 For example, as described above, various modified examples have been described, but the above-described modified examples can be applied in combination.
１ 半導体装置
２ 半導体チップ
２ａ 表面（上面）
２ｂ 裏面（下面）
３ リード（外部端子）
３ａ インナリード部
３ｂ アウタリード部
４ 封止体
４ａ 上面
４ｂ 下面
４ｃ 側面
５ ワイヤ（導電性部材）
６ ダイパッド
６ａ 上面
７ ダイボンド材（接着材）
８ 吊りリード
ＡＮ 非均一性
ＡＰ１ アライメントパターン
ＣＣ セルコントラスト
ＣＤ カメラ
ＣＤＬ レンズ
ＣＬ セル
ＣＬ１ 暗セル
ＣＬ２ 明セル
ＣＬａ 露出面
ＣＬｂ 底面
ＣＭ セルモジュレーション
ＣＲ コードリーダ
ＣＶ 画像処理回路部
Ｄ’ 伸縮
ＤＥＣ デコード成否
ＤＬ 反射光
ＦＩＤ 形式情報損傷
ＦＰ１ シンボル（ファインダパタン）
ＦＰＤ 固定パターン損傷
ＧＮ グリッド非均一性
ＧＴ 閾値の輝度
ＬＤ１ 外部照明
ＬＤ１ｈ 貫通孔
ＬＤ２ 内部照明
ＬＦ リードフレーム
ＬＦａ デバイス形成部
ＬＦｂ 枠部
ＬＨ レーザヘッダ
ＬＬ レンズ
ＬＭ ミラー
ＬＭｐ ポリゴンミラー
ＬＳ１ レーザ照射装置
Ｌｚ１ レーザ光
Ｍ１ マーク
Ｍ２、Ｍ３、Ｍ４ コード
ＭＮＴ 表示装置
ＭＯＤ モジュレーション
ＭＳ 記憶回路部
ＭＴ 成形金型
ＭＴ１ 上型（第１金型）
ＭＴ１ａ 金型面（クランプ面）
ＭＴ１ｂ キャビティ（凹部）
ＭＴ２ 下型（第２金型）
ＭＴ２ａ 金型面（クランプ面）
ＭＴ２ｂ キャビティ（凹部）
Ｐ１、Ｐ２、Ｐ３ 離間距離
ＰＤ パッド（電極パッド、チップ電極）
ＰＭＲ 回転数
ＰＷ 出力電力
ＱＦＲ 駆動周波数
Ｒ 輝度
Ｒｇ 輝度値
ＲＬ 照射光
ＲＭ 反射率余裕度
Ｒｍａｘ 最大輝度値
Ｒｍｉｎ 最小輝度値
ＳＣ シンボルコントラスト
ＳＤ 金属膜
ＴＢ タイバー
ＴＢ１ 検査体
ＴＭ１、ＴＭ２ 入出力回路部
ＴＰ１ タイミングパターン
ＵＥＣ 訂正
ＶＢ 判定装置
ＶＤ 判定処理回路部
ＶＩＤ 型番情報損傷
DESCRIPTION OF
2b Back side (lower side)
3 Lead (external terminal)
3a Inner
6
8 Suspended lead AN Non-uniformity AP1 Alignment pattern CC Cell contrast CD Camera CDL Lens CL Cell CL1 Dark cell CL2 Bright cell CLa Exposed surface CLb Bottom CM Cell modulation CR Code reader CV Image processing circuit part D 'Expansion / decoding DEC Decoding success / failure DL Reflected light FID format information damage FP1 symbol (finder pattern)
FPD Fixed pattern damage GN Grid non-uniformity GT Threshold brightness LD1 External illumination LD1h Through-hole LD2 Internal illumination LF Lead frame LFa Device formation portion LFb Frame portion LH Laser header LL Lens LM Mirror LMp Polygon mirror LS1 Laser irradiation device Lz1 Laser light M1 Mark M2, M3, M4 Code MNT Display device MOD Modulation MS Memory circuit part MT Molding die MT1 Upper die (first die)
MT1a Mold surface (clamp surface)
MT1b cavity (concave)
MT2 Lower mold (second mold)
MT2a Mold surface (clamp surface)
MT2b cavity (concave)
P1, P2, P3 Separation distance PD pad (electrode pad, chip electrode)
PMR Rotational speed PW Output power QFR Driving frequency R Luminance Rg Luminance value RL Irradiation light RM Reflectance margin Rmax Maximum luminance value Rmin Minimum luminance value SC Symbol contrast SD Metal film TB Tie bar TB1 Inspection object TM1, TM2 Input / output circuit part TP1 Timing Pattern UEC Correction VB Judgment device VD Judgment processing circuit VID
Claims (15)
（ａ）半導体チップ、前記半導体チップを封止する封止体、および前記封止体の第１面に形成された凹凸面から成るコードを有する検査体を準備する工程；
（ｂ）撮像部を有する読取装置を、前記検査体の前記封止体の前記第１面と対向する位置に配置し、前記読取装置の前記撮像部を介して前記検査体の前記コードを読み取り、画像データを取得する工程；
（ｃ）前記（ｂ）工程で読み取った前記コードの識別性を、第１評価基準に基づいて評価する工程；
（ｄ）前記（ｃ）工程の評価結果に基づいて、複数の前記検査体のうちの前記第１評価基準に対する適合品と不適合品を選別する工程；
ここで、
前記コードには、前記画像データを取得した時に、第１の輝度値よりも輝度値が大きい複数の第１セル、および前記第１の輝度値よりも輝度値が小さい複数の第２セルを含む、複数のセルが含まれており、
前記第１評価基準には、前記画像データとして取得した前記複数のセルのうち、前記第１セルの輝度値の平均と、前記第２セルの輝度値の平均との差を、前記第１セルの輝度値の平均で除した値として定義される、セルコントラストの評価が含まれている。 A semiconductor device manufacturing method including the following steps:
(A) preparing an inspection body having a semiconductor chip, a sealing body that seals the semiconductor chip, and a cord including a concavo-convex surface formed on the first surface of the sealing body;
(B) A reading device having an imaging unit is arranged at a position facing the first surface of the sealing body of the inspection body, and reads the code of the inspection body through the imaging unit of the reading device. Obtaining image data;
(C) a step of evaluating the identifiability of the code read in the step (b) based on a first evaluation criterion;
(D) A step of selecting a conforming product and a non-conforming product with respect to the first evaluation standard among the plurality of inspection objects based on the evaluation result of the step (c);
here,
The code includes a plurality of first cells having a luminance value larger than a first luminance value and a plurality of second cells having a luminance value smaller than the first luminance value when the image data is acquired. Contains multiple cells,
In the first evaluation criterion, the difference between the average luminance value of the first cell and the average luminance value of the second cell among the plurality of cells acquired as the image data is determined as the first cell. Evaluation of cell contrast, which is defined as the value divided by the average of the luminance values, is included.
前記（ｂ）工程では、
前記読取装置と前記検査体の間であり、かつ前記読取装置よりも前記検査体に近い位置に第１照明が配置され、
前記第１照明を点灯させた状態で、前記検査体の前記コードを読み取る、半導体装置の製造方法。 In claim 1,
In the step (b),
A first illumination is disposed between the reading device and the inspection body and at a position closer to the inspection body than the reading device,
A manufacturing method of a semiconductor device, wherein the code of the inspection object is read in a state where the first illumination is turned on.
前記読取装置は、
平面視において、前記撮像部の周囲に設けられた第２照明を備え、
前記（ｂ）工程では、
前記第２照明を消灯した状態で、前記検査体の前記コードを読み取る、半導体装置の製造方法。 In claim 2,
The reader is
In plan view, the second illumination provided around the imaging unit,
In the step (b),
A method of manufacturing a semiconductor device, wherein the code of the inspection object is read with the second illumination turned off.
前記第１評価基準には、
前記第１または第２セルの輝度値と前記第１の輝度値との差の絶対値を前記セルコントラストで除した値の２倍で定義される、セルモジュレーションの評価が含まれている、半導体装置の製造方法。 In claim 3,
The first evaluation criteria include
A semiconductor comprising an evaluation of cell modulation, defined by twice the absolute value of the difference between the luminance value of the first or second cell and the first luminance value divided by the cell contrast; Device manufacturing method.
前記（ｂ）工程では、
前記セルコントラストの評価、および前記セルモジュレーションの評価を含む、複数の評価項目のそれぞれについて、評価結果が５段階の等級に分類され、
前記複数の評価項目のうち、最も等級が低く分類された評価項目の等級が総合評価の等級として判定され、
前記（ｄ）工程では、
前記総合評価の前記５段階の等級のうち、上位３段階のいずれかに分類された前記検査体を前記適合品として選別し、
前記総合評価の前記５段階の等級のうち、下位２段階のいずれかに分類された前記検査体を前記不適合品として選別する、半導体装置の製造方法。 In claim 4,
In the step (b),
For each of a plurality of evaluation items including the evaluation of the cell contrast and the evaluation of the cell modulation, the evaluation results are classified into five grades,
Of the plurality of evaluation items, the grade of the evaluation item classified as the lowest grade is determined as the grade of the overall evaluation,
In the step (d),
The inspection object classified as one of the top three levels among the five levels of the overall evaluation is selected as the conforming product,
A method of manufacturing a semiconductor device, wherein the inspection object classified into one of the lower two stages among the five grades of the comprehensive evaluation is selected as the nonconforming product.
前記第１評価基準は、ダイレクト・パート・マーク品質規格である、半導体装置の製造方法。 In claim 5,
The semiconductor device manufacturing method, wherein the first evaluation standard is a direct part mark quality standard.
前記コードは二次元コードである、半導体装置の製造方法。 In claim 1,
The method of manufacturing a semiconductor device, wherein the code is a two-dimensional code.
前記封止体には、カーボン粒子が含まれている、半導体装置の製造方法。 In claim 1,
A method for manufacturing a semiconductor device, wherein the sealing body contains carbon particles.
前記封止体には、フィラ粒子が含まれている、半導体装置の製造方法。 In claim 1,
The method for manufacturing a semiconductor device, wherein the sealing body contains filler particles.
前記（ａ）工程には、
前記封止体の前記第１面に向かってレーザ光を照射することにより、前記コードを形成する工程が含まれる、半導体装置の製造方法。 In claim 1,
In the step (a),
The manufacturing method of a semiconductor device including the process of forming the said code | cord | chord by irradiating a laser beam toward the said 1st surface of the said sealing body.
前記封止体の前記第１面は、梨地面になっている、半導体装置の製造方法。 In claim 1,
The method for manufacturing a semiconductor device, wherein the first surface of the sealing body is a satin surface.
前記赤色の可視光の波長は、６２５ｎｍである、半導体装置の製造方法。 In claim 12,
The method of manufacturing a semiconductor device, wherein the wavelength of the red visible light is 625 nm.
（ａ）チップ搭載部、および複数の外部端子を有する基材を準備する工程；
（ｂ）前記基材の前記チップ搭載部に半導体チップを搭載し、前記半導体チップと前記複数の外部端子とを電気的に接続する工程；
（ｃ）前記半導体チップを樹脂で封止し、第１面を有する封止体を形成する工程；
（ｄ）前記封止体の前記第１面に、レーザ光を照射することにより、凹凸面から成るコードを形成する工程；
（ｅ）撮像部を有する読取装置を、前記封止体の前記第１面と対向する位置に配置し、前記読取装置の前記撮像部を介して前記封止体の前記コードを読み取り、画像データを取得する工程；
（ｆ）前記（ｅ）工程で読み取った前記コードの識別性を、第１評価基準に基づいて評価する工程；
（ｇ）前記（ｆ）工程の評価結果に基づいて、複数の前記封止体のうちの前記第１評価基準に対する適合品と不適合品を選別する工程；
ここで、
前記コードは、
前記画像データを取得した時に、第１の輝度値よりも輝度値が大きい複数の第１セル、および前記第１の輝度値よりも輝度値が小さい複数の第２セルを含む、複数のセルが含まれており、
前記第１評価基準には、
前記画像データとして取得した前記複数のセルのうち、前記第１セルの輝度値の平均と、前記第２セルの輝度値の平均との差を、前記第１セルの輝度値の平均で除した値として定義される、セルコントラストの評価が含まれている。 A semiconductor device manufacturing method including the following steps:
(A) preparing a substrate having a chip mounting portion and a plurality of external terminals;
(B) mounting a semiconductor chip on the chip mounting portion of the substrate and electrically connecting the semiconductor chip and the plurality of external terminals;
(C) sealing the semiconductor chip with a resin to form a sealing body having a first surface;
(D) a step of forming a cord having an uneven surface by irradiating the first surface of the sealing body with a laser beam;
(E) A reading device having an imaging unit is arranged at a position facing the first surface of the sealing body, the code of the sealing body is read via the imaging unit of the reading device, and image data Obtaining
(F) A step of evaluating the identifiability of the code read in the step (e) based on a first evaluation criterion;
(G) Based on the evaluation result of the step (f), a step of selecting a conforming product and a nonconforming product with respect to the first evaluation standard among the plurality of sealing bodies;
here,
The code is
When acquiring the image data, there are a plurality of cells including a plurality of first cells having a luminance value larger than a first luminance value and a plurality of second cells having a luminance value smaller than the first luminance value. Included,
The first evaluation criteria include
Among the plurality of cells acquired as the image data, the difference between the average brightness value of the first cell and the average brightness value of the second cell is divided by the average brightness value of the first cell. Includes an evaluation of cell contrast, defined as a value.
前記（ａ）工程で準備する基板は、前記チップ搭載部、および前記複数の外部端子を、それぞれ有する複数のデバイス形成部を備え、
前記（ｂ）工程では、前記複数のデバイス形成部のそれぞれに、前記半導体チップを搭載し、
前記（ｅ）工程は、前記（ｄ）工程の後、前記複数のデバイス形成部を分割した後で、個片化された検査体に対して行う、半導体装置の製造方法。 In claim 14,
The substrate prepared in the step (a) includes a plurality of device forming portions each having the chip mounting portion and the plurality of external terminals,
In the step (b), the semiconductor chip is mounted on each of the plurality of device forming portions,
The method (e) is a method for manufacturing a semiconductor device, which is performed after the step (d), after the plurality of device forming portions are divided, and then to the inspected piece.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013009705A JP2014142729A (en) | 2013-01-23 | 2013-01-23 | Method of manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013009705A JP2014142729A (en) | 2013-01-23 | 2013-01-23 | Method of manufacturing semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2014142729A true JP2014142729A (en) | 2014-08-07 |
Family
ID=51423970
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013009705A Pending JP2014142729A (en) | 2013-01-23 | 2013-01-23 | Method of manufacturing semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2014142729A (en) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016100395A (en) * | 2014-11-19 | 2016-05-30 | 東芝産業機器システム株式会社 | Tank for electrical apparatus and manufacturing method therefor |
| JP2016218816A (en) * | 2015-05-22 | 2016-12-22 | ローランドディー．ジー．株式会社 | Identity mark marking quality evaluation device, and identity mark marking quality evaluation method |
| WO2017068689A1 (en) * | 2015-10-22 | 2017-04-27 | サンケン電気株式会社 | Semiconductor device on which two-dimensional code is displayed |
| JP2019061315A (en) * | 2017-09-25 | 2019-04-18 | 株式会社デンソーウェーブ | Print quality improvement system of information code |
| JP2019105651A (en) * | 2019-03-20 | 2019-06-27 | ローランドディー．ジー．株式会社 | Identification mark marking quality evaluation device, and identification mark marking quality evaluation method |
| JP2020057764A (en) * | 2018-10-02 | 2020-04-09 | サムスン エレクトロニクス カンパニー リミテッド | Semiconductor package |
| JP2020155128A (en) * | 2019-03-19 | 2020-09-24 | コグネックス・コーポレイション | System and method for evaluating symbols |
| US11394170B2 (en) | 2018-12-14 | 2022-07-19 | Nichia Corporation | Light emitting device and method for manufacturing light emitting device |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01185372A (en) * | 1988-01-18 | 1989-07-24 | Nippon Kayaku Co Ltd | Water-insoluble black coloring matter |
| JP2006321216A (en) * | 2005-04-19 | 2006-11-30 | Hitachi Chem Co Ltd | Sealing sheet |
| JP2010538339A (en) * | 2007-07-02 | 2010-12-09 | マイクロスキャン システムズ インコーポレイテッド | System, device, and method for managing data matrix writing |
| JP2011066340A (en) * | 2009-09-18 | 2011-03-31 | Renesas Electronics Corp | Method of manufacturing semiconductor device |
-
2013
- 2013-01-23 JP JP2013009705A patent/JP2014142729A/en active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01185372A (en) * | 1988-01-18 | 1989-07-24 | Nippon Kayaku Co Ltd | Water-insoluble black coloring matter |
| JP2006321216A (en) * | 2005-04-19 | 2006-11-30 | Hitachi Chem Co Ltd | Sealing sheet |
| JP2010538339A (en) * | 2007-07-02 | 2010-12-09 | マイクロスキャン システムズ インコーポレイテッド | System, device, and method for managing data matrix writing |
| JP2011066340A (en) * | 2009-09-18 | 2011-03-31 | Renesas Electronics Corp | Method of manufacturing semiconductor device |
Non-Patent Citations (1)
| Title |
|---|
| JPN6016018766; Ａｓｓｏｃｉａｔｉｏｎ ｆｏｒ Ａｕｔｏｍａｔｉｃ Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ ａｎｄ Ｍｏｂｉｌｉｔｙ: 'Ｄｉｒｅｃｔ Ｐａｒｔ Ｍａｒｋ （ＤＰＭ） Ｑｕａｌｉｔｙ Ｇｕｉｄｅｌｉｎｅ' ＡＩＭ Ｇｌｏｂａｌ Ｄｏｃｕｍｅｎｔ： ＡＩＭ ＤＰＭ-１-２００６ , 20061212 * |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016100395A (en) * | 2014-11-19 | 2016-05-30 | 東芝産業機器システム株式会社 | Tank for electrical apparatus and manufacturing method therefor |
| JP2016218816A (en) * | 2015-05-22 | 2016-12-22 | ローランドディー．ジー．株式会社 | Identity mark marking quality evaluation device, and identity mark marking quality evaluation method |
| WO2017068689A1 (en) * | 2015-10-22 | 2017-04-27 | サンケン電気株式会社 | Semiconductor device on which two-dimensional code is displayed |
| JP2019061315A (en) * | 2017-09-25 | 2019-04-18 | 株式会社デンソーウェーブ | Print quality improvement system of information code |
| JP7037037B2 (en) | 2017-09-25 | 2022-03-16 | 株式会社デンソーウェーブ | Information code print quality improvement system |
| JP2020057764A (en) * | 2018-10-02 | 2020-04-09 | サムスン エレクトロニクス カンパニー リミテッド | Semiconductor package |
| JP7300302B2 (en) | 2018-10-02 | 2023-06-29 | サムスン エレクトロニクス カンパニー リミテッド | semiconductor package |
| US11394170B2 (en) | 2018-12-14 | 2022-07-19 | Nichia Corporation | Light emitting device and method for manufacturing light emitting device |
| US11855409B2 (en) | 2018-12-14 | 2023-12-26 | Nichia Corporation | Light emitting device |
| JP2020155128A (en) * | 2019-03-19 | 2020-09-24 | コグネックス・コーポレイション | System and method for evaluating symbols |
| JP7039640B2 (en) | 2019-03-19 | 2022-03-22 | コグネックス・コーポレイション | Systems and methods for evaluating symbols |
| JP2019105651A (en) * | 2019-03-20 | 2019-06-27 | ローランドディー．ジー．株式会社 | Identification mark marking quality evaluation device, and identification mark marking quality evaluation method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2014142729A (en) | Method of manufacturing semiconductor device | |
| US9287142B2 (en) | Method of manufacturing a semiconductor device using markings on both lead frame and sealing body | |
| KR101774592B1 (en) | Method of inspecting semiconductor device | |
| JP3055104B2 (en) | Manufacturing method of semiconductor package | |
| JP6387256B2 (en) | Manufacturing method of semiconductor device | |
| JP2006147915A (en) | Optical device | |
| JP2995264B2 (en) | Printed circuit board strip for semiconductor package and defective printed circuit board unit display method of the board strip | |
| JP2017098126A (en) | Aerotropic conductive film | |
| JP2014062828A (en) | Pattern matching method and semiconductor device manufacturing method | |
| CN112924840B (en) | LED failure positioning method | |
| JP2009283541A (en) | Multi-chip production wiring board and method of marking on multi-chip production wiring board | |
| JP6415411B2 (en) | Manufacturing method of semiconductor device | |
| US20080241999A1 (en) | Semiconductor device and manufacturing method therefor | |
| JP2010210373A (en) | Visual inspection apparatus | |
| CN114609502A (en) | Sample preparation method for observing failure region in failure analysis | |
| JP2006339211A (en) | Screening method of semiconductor device die, and semiconductor substrate | |
| JP2015114814A (en) | Product history management method of semiconductor device | |
| JP4827490B2 (en) | Semiconductor device manufacturing system | |
| JP5592526B2 (en) | Manufacturing method of resin-encapsulated semiconductor device | |
| JP2008028426A (en) | Method of fabricating semiconductor device | |
| JP2008147370A (en) | Semiconductor device and its manufacturing method | |
| JP4674813B2 (en) | Manufacturing method of semiconductor device | |
| JP5308464B2 (en) | Manufacturing method of semiconductor device | |
| JP3988777B2 (en) | Semiconductor package for surface mounting and manufacturing method thereof | |
| JP2006303517A (en) | Manufacturing method of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150730 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160511 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160524 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20161122 |