JP2014138002A - Chip resistor - Google Patents

Chip resistor Download PDF

Info

Publication number
JP2014138002A
JP2014138002A JP2013004243A JP2013004243A JP2014138002A JP 2014138002 A JP2014138002 A JP 2014138002A JP 2013004243 A JP2013004243 A JP 2013004243A JP 2013004243 A JP2013004243 A JP 2013004243A JP 2014138002 A JP2014138002 A JP 2014138002A
Authority
JP
Japan
Prior art keywords
surface electrode
electrode
pair
resistor
plating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013004243A
Other languages
Japanese (ja)
Inventor
Shogo Nakayama
祥吾 中山
Yuri Sato
ゆり 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2013004243A priority Critical patent/JP2014138002A/en
Publication of JP2014138002A publication Critical patent/JP2014138002A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Non-Adjustable Resistors (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a chip resistor the resistance value yield of which can be enhanced while maintaining the sulfidation characteristics.SOLUTION: A chip resistor comprises: an insulating substrate 11; a pair of upper surface electrodes 12 formed on the insulating substrate 11 and composed of silver palladium; a resistor 13 formed between the pair of upper surface electrodes 12; a trimming groove 18 for resistance value correction formed on the resistor 13; a protective layer 14 formed to cover the resistor 13; a side face electrode 15 formed on the side face of the insulating substrate 11; and a plating layer 16 formed to cover the side face electrode 15 in contact with the protective layer 14. An uppermost surface electrode 17 composed of silver is formed on the upper surface of the upper surface electrode 12, and located away more than 30 μm from the boundary location 14a of the protective layer 14 and the plating layer.

Description

本発明は、各種電子機器に使用される低い抵抗値のチップ抵抗器に関するものである。   The present invention relates to a low-resistance chip resistor used in various electronic devices.

従来のこの種のチップ抵抗器は、図４に示すように、絶縁基板１と、絶縁基板１上に形成され銀で構成された一対の上面電極２と、一対の上面電極２間に形成された抵抗体３と、抵抗体３に形成された抵抗値修正用のトリミング溝４と、一対の上面電極２の一部と抵抗体３を覆うように形成された保護層５と、絶縁基板１の側面に形成された側面電極６と、側面電極６を覆うように形成され保護層５と接するめっき層７とを備えていた。また、一対の上面電極２上に、銀パラジウムで構成された一対の再上面電極８を形成し、この一対の再上面電極８を保護層５とめっき層７の境界位置の下に位置するように構成していた。そして、上記のように再上面電極８を銀パラジウムで構成することによって、上面電極２の硫化を防止し、耐硫化対策を施していた。ここで硫化とは、硫化ガスが保護層５とめっき層７の境界位置の僅かな隙間から侵入し、銀パラジウムで構成された再上面電極８が無い場合は、上面電極２の銀を徐々に深く侵していき、上面電極２の銀が消失して、ひどい場合は断線にまで至る現象である。   As shown in FIG. 4, this type of conventional chip resistor is formed between an insulating substrate 1, a pair of upper surface electrodes 2 formed on the insulating substrate 1 and made of silver, and a pair of upper surface electrodes 2. A resistor 3, a trimming groove 4 for correcting a resistance value formed in the resistor 3, a protective layer 5 formed so as to cover a part of the pair of upper surface electrodes 2 and the resistor 3, and the insulating substrate 1. The side surface electrode 6 formed on the side surface of the substrate and the plating layer 7 formed so as to cover the side surface electrode 6 and in contact with the protective layer 5 were provided. Further, a pair of re-upper surface electrodes 8 made of silver palladium are formed on the pair of upper surface electrodes 2, and the pair of re-upper surface electrodes 8 are positioned below the boundary position between the protective layer 5 and the plating layer 7. Was configured. Then, the upper surface electrode 8 is made of silver palladium as described above, thereby preventing the upper surface electrode 2 from being sulfided and taking measures against sulfuration. Here, the term “sulfurization” means that when the sulfur gas enters from a slight gap at the boundary between the protective layer 5 and the plating layer 7 and there is no retop electrode 8 made of silver palladium, the silver on the top electrode 2 is gradually removed. This is a phenomenon that deeply invades and the silver on the upper surface electrode 2 disappears, and in a severe case, the wire breaks.

なお、この出願の発明に関する先行技術文献情報としては、例えば、特許文献１が知られている。   As prior art document information relating to the invention of this application, for example, Patent Document 1 is known.

特開２００２−６４００３号公報JP 2002-64003 A

上記した従来のチップ抵抗器においては、再上面電極８形成時に再上面電極８に含まれるパラジウムが上面電極２に拡散するため、再上面電極８のパラジウム濃度が低下し、これにより、耐硫化特性が悪化してしまう。また、再上面電極８のパラジウムが拡散するのを防止するために、パラジウム濃度を高くしたり低温で焼成したりすると、耐硫化特性は維持できるが、再上面電極８の抵抗値が高くなる。そして、めっき層７は抵抗値が低いため、再上面電極８の抵抗値が高くなると、めっき層７を形成した後の抵抗体３の測定抵抗値が下がり、これにより、めっき層７形成前において抵抗値修正されたときに測定された抵抗体３の測定抵抗値が、めっき層７形成後では大きく変動（低下）するため、抵抗値歩留まりが悪化するという課題を有していた。特に低い抵抗値のチップ抵抗器の場合は、全体の抵抗値に対する測定抵抗値の変動率は大きくなるため、抵抗値歩留まりがより悪化してしまう。   In the above-described conventional chip resistor, palladium contained in the upper surface electrode 8 diffuses into the upper surface electrode 2 when the upper surface electrode 8 is formed, so that the palladium concentration of the upper surface electrode 8 is lowered, and thereby, the sulfur resistance characteristics. Will get worse. Further, when the palladium concentration is increased or the firing is performed at a low temperature in order to prevent the palladium on the upper surface electrode 8 from diffusing, the resistance to sulfidation can be maintained, but the resistance value of the upper surface electrode 8 is increased. Since the plating layer 7 has a low resistance value, when the resistance value of the upper surface electrode 8 is increased, the measured resistance value of the resistor 3 after the plating layer 7 is formed decreases. Since the measured resistance value of the resistor 3 measured when the resistance value is corrected largely fluctuates (decreases) after the plating layer 7 is formed, there is a problem that the resistance value yield deteriorates. In particular, in the case of a chip resistor having a low resistance value, the variation rate of the measured resistance value with respect to the entire resistance value becomes large, so that the resistance value yield is further deteriorated.

本発明は上記従来の課題を解決するもので、耐硫化特性を維持しつつ抵抗値歩留まりを向上させることができるチップ抵抗器を提供することを目的とするものである。   SUMMARY OF THE INVENTION The present invention solves the above-described conventional problems, and an object of the present invention is to provide a chip resistor that can improve the resistance value yield while maintaining the resistance to sulfuration.

上記目的を達成するために、本発明は以下の構成を有するものである。   In order to achieve the above object, the present invention has the following configuration.

本発明の請求項１に記載の発明は、絶縁基板と、この絶縁基板上に形成され銀パラジウムで構成された一対の上面電極と、この一対の上面電極間に形成された抵抗体と、この抵抗体に形成された抵抗値修正用のトリミング溝と、前記抵抗体を覆うように形成された保護層と、前記絶縁基板の側面に形成された側面電極と、この側面電極を覆うように形成され前記保護層と接するめっき層とを備え、前記一対の上面電極の上面に銀で構成され、かつ前記めっき層に接する再上面電極を形成し、この再上面電極を前記上面電極の上面における前記保護層とめっき層の境界位置から３０μｍ以上離れて位置させたもので、この構成によれば、銀で構成された再上面電極の抵抗値は低いため、めっき層を形成しても抵抗体の測定抵抗値がほとんど下がらず、これにより、低い抵抗値のチップ抵抗器の場合でも、めっき層形成前において抵抗値修正されたときの抵抗体の測定抵抗値は、めっき層形成後でもあまり変動しないため、抵抗値歩留まりが向上し、さらに、めっき層と保護層の境界位置の下に位置する上面電極に、再上面電極を構成する銀が拡散するのを防止できるため、この境界位置の下の上面電極のパラジウム含有量がほとんど変化せず、これにより、耐硫化特性を維持することができるという作用効果を有するものである。   According to the first aspect of the present invention, there is provided an insulating substrate, a pair of upper surface electrodes formed of silver palladium on the insulating substrate, a resistor formed between the pair of upper surface electrodes, A trimming groove for correcting a resistance value formed in the resistor, a protective layer formed to cover the resistor, a side electrode formed on the side surface of the insulating substrate, and a side electrode formed to cover the side electrode And a plating layer in contact with the protective layer, and a re-upper surface electrode made of silver on the upper surface of the pair of upper surface electrodes and in contact with the plating layer is formed on the upper surface of the upper surface electrode. This is located at a distance of 30 μm or more from the boundary position between the protective layer and the plating layer. According to this configuration, the resistance value of the re-top electrode made of silver is low. The measured resistance is almost below Therefore, even in the case of a chip resistor having a low resistance value, the measured resistance value of the resistor when the resistance value is corrected before the plating layer is formed does not vary so much even after the plating layer is formed. In addition, it is possible to prevent the silver constituting the upper surface electrode from diffusing into the upper surface electrode located under the boundary position between the plating layer and the protective layer, so that the palladium content of the upper surface electrode under this boundary position is reduced. Is hardly changed, and this has the effect of maintaining the resistance to sulfuration.

本発明の請求項２に記載の発明は、特に、上面視にて、上面電極の外周縁よりも３０μｍ以上内側に再上面電極を形成したもので、この構成によれば、上面電極の外周縁に再上面電極を構成する銀が拡散するのを防止できるため、上面電極の外周縁付近のパラジウム含有量がほとんど変化せず、これにより、耐硫化特性を維持することができるという作用効果を有するものである。   The invention according to claim 2 of the present invention is such that the upper surface electrode is formed at least 30 μm inside the outer peripheral edge of the upper surface electrode in top view, and according to this configuration, the outer peripheral edge of the upper surface electrode is formed. Since the silver constituting the upper surface electrode can be prevented from diffusing, the palladium content in the vicinity of the outer peripheral edge of the upper surface electrode hardly changes, thereby having the effect of maintaining the antisulfurization characteristic. Is.

本発明の請求項３に記載の発明は、特に、上面電極のパラジウム含有量を１５重量％以上としたもので、この構成によれば、上面電極が硫化ガスで断線することを確実に防止できるという作用効果を有するものである。   In the invention according to claim 3 of the present invention, in particular, the palladium content of the upper surface electrode is set to 15% by weight or more, and according to this configuration, it is possible to reliably prevent the upper surface electrode from being disconnected by the sulfide gas. It has the effect of.

以上のように本発明のチップ抵抗器は、上面電極の上面に銀で構成された再上面電極を形成しているため、再上面電極の抵抗値を低くすることができ、これにより、めっき層を形成しても抵抗体の測定抵抗値がほとんど下がらないため、低い抵抗値のチップ抵抗器の場合でも、めっき層形成前において抵抗値修正されたときの抵抗体の測定抵抗値は、めっき層形成後でもあまり変動せず、抵抗値歩留まりが向上し、さらに、再上面電極を上面電極の上面における保護層とめっき層の境界位置から３０μｍ以上離れて位置させているため、めっき層と保護層の境界位置の下の上面電極に、再上面電極を構成する銀が拡散するのを防止でき、これにより、この境界位置の下の上面電極のパラジウム含有量がほとんど変化せず、耐硫化特性を維持することができるという優れた効果を奏するものである。   As described above, the chip resistor of the present invention has the upper surface electrode made of silver formed on the upper surface of the upper surface electrode, so that the resistance value of the upper surface electrode can be lowered. The measured resistance value of the resistor when the resistance value is corrected before the plating layer is formed, even in the case of a chip resistor with a low resistance value, is almost The resistance yield does not change much after formation, and the resistance value yield is improved. Further, since the re-upper surface electrode is located 30 μm or more away from the boundary position between the protective layer and the plating layer on the upper surface electrode, the plating layer and the protective layer The silver constituting the re-upper surface electrode can be prevented from diffusing into the upper surface electrode under the boundary position of this, so that the palladium content of the upper surface electrode under the boundary position hardly changes and the anti-sulfurization characteristic is improved. Maintain It is intended that exhibits an excellent effect that it is.

本発明の一実施の形態におけるチップ抵抗器の断面図Sectional drawing of the chip resistor in one embodiment of this invention 同チップ抵抗器の主要部の上面図Top view of the main part of the chip resistor 同チップ抵抗器の、再上面電極の端縁からの距離と、上面電極のパラジウム含有量の関係を示した図Figure showing the relationship between the distance from the edge of the top surface electrode of the chip resistor and the palladium content of the top surface electrode 従来のチップ抵抗器の断面図Cross-sectional view of a conventional chip resistor

以下、本発明の一実施の形態におけるチップ抵抗器について、図面を参照しながら説明する。   Hereinafter, a chip resistor according to an embodiment of the present invention will be described with reference to the drawings.

図１は本発明の一実施の形態におけるチップ抵抗器の断面図である。   FIG. 1 is a cross-sectional view of a chip resistor according to an embodiment of the present invention.

本発明の一実施の形態におけるチップ抵抗器は、図１に示すように、絶縁基板１１と、この絶縁基板１１の上面の両端部に設けられ銀パラジウムで構成された一対の上面電極１２と、前記絶縁基板１１の上面に設けられ、かつ前記一対の上面電極１２間に形成された抵抗体１３と、少なくとも前記抵抗体１３を覆うように設けられた保護層１４と、前記一対の上面電極１２と電気的に接続されるように前記絶縁基板１１の両端面に設けられた一対の側面電極１５と、前記上面電極１２の一部と前記一対の側面電極１５の表面に形成されかつ保護層１４と接するめっき層１６とを備えた構成としている。また、上面電極１２の上面に銀で構成され、かつめっき層１６と接する再上面電極１７を形成し、この再上面電極１７を、上面電極１２の上面における保護層１４とめっき層１６との境界位置１４ａから３０μｍ以上離れて位置させている。   As shown in FIG. 1, the chip resistor in one embodiment of the present invention includes an insulating substrate 11 and a pair of upper surface electrodes 12 provided at both ends of the upper surface of the insulating substrate 11 and made of silver palladium. A resistor 13 provided on the upper surface of the insulating substrate 11 and formed between the pair of upper surface electrodes 12, a protective layer 14 provided so as to cover at least the resistor 13, and the pair of upper surface electrodes 12 A pair of side electrodes 15 provided on both end surfaces of the insulating substrate 11 so as to be electrically connected to each other, a part of the upper surface electrode 12 and a surface of the pair of side electrodes 15 and a protective layer 14. And a plating layer 16 in contact with the substrate. Further, a re-upper surface electrode 17 made of silver and in contact with the plating layer 16 is formed on the upper surface of the upper surface electrode 12, and this re-upper surface electrode 17 is defined as a boundary between the protective layer 14 and the plating layer 16 on the upper surface of the upper surface electrode 12. It is located 30 μm or more away from the position 14a.

上記構成において、前記絶縁基板１１は、Ａｌ2Ｏ3を９６％含有するアルミナで構成され、その形状は矩形状（上面視にて長方形）となっている。 In the above configuration, the insulating substrate 11 is made of alumina containing 96% Al 2 O 3 and has a rectangular shape (rectangular in top view).

また、前記一対の上面電極１２は、絶縁基板１１上面の両端部に設けられ、銀パラジウムからなる厚膜材料を印刷することによって形成されている。さらに、一対の上面電極１２のパラジウム含有量を１５重量％以上とし、一対の上面電極１２が硫化ガスで断線することを確実に防止できるようにしている。なお、パラジウム含有量が多いと、一対の上面電極１２の抵抗値が高くなるため、パラジウム含有量は２５重量％以下とするのが好ましい。   The pair of upper surface electrodes 12 are provided at both ends of the upper surface of the insulating substrate 11 and are formed by printing a thick film material made of silver palladium. Further, the palladium content of the pair of upper surface electrodes 12 is set to 15% by weight or more so that the pair of upper surface electrodes 12 can be reliably prevented from being disconnected by the sulfide gas. In addition, since the resistance value of a pair of upper surface electrode 12 will become high when there is much palladium content, it is preferable that palladium content shall be 25 weight% or less.

さらに、前記抵抗体１３は、一対の上面電極１２の一部を覆い、かつ一対の上面電極１２間を電気的に接続するように絶縁基板１１の上面に方形状に設けられている。また、抵抗体１３は、ＡｇＰｄ、ＲｕＯ2等を印刷することによって形成されている。なお、この抵抗体１３の上面をプリコートガラス（図示せず）で覆ってもよい。そしてまた、抵抗体１３にレーザ照射することによりＬ字状、あるいは直線状、Ｕ字状に形成されたトリミング溝１８を形成し、これにより、抵抗体１３の抵抗値が修正される。 Further, the resistor 13 is provided in a rectangular shape on the upper surface of the insulating substrate 11 so as to cover a part of the pair of upper surface electrodes 12 and to electrically connect the pair of upper surface electrodes 12. The resistor 13 is formed by printing AgPd, RuO 2 or the like. Note that the upper surface of the resistor 13 may be covered with pre-coated glass (not shown). Further, by irradiating the resistor 13 with a laser, a trimming groove 18 formed in an L shape, a straight line shape, or a U shape is formed, whereby the resistance value of the resistor 13 is corrected.

そして、前記保護層１４は、少なくとも一対の上面電極１２の一部、再上面電極１７の全てが露出し、かつ抵抗体１３を覆うように、ガラスまたはエポキシ樹脂により形成されている。   The protective layer 14 is formed of glass or epoxy resin so that at least a part of the pair of upper surface electrodes 12 and the entire upper surface electrode 17 are exposed and the resistor 13 is covered.

また、前記一対の側面電極１５は、絶縁基板１１の両端部に露出した一対の上面電極１２または再上面電極１７と電気的に接続されるように、Ａｇと樹脂からなる材料を印刷によって形成される。なお、金属材料をスパッタすることにより形成してもよい。また、図１では、再上面電極１７の端面に側面電極１５が接続されているが、側面電極１５が再上面電極１７に乗り上げるように形成してもよく、再上面電極１７と側面電極１５とが直接接続しなくてもよい。   The pair of side electrodes 15 are formed by printing a material made of Ag and resin so as to be electrically connected to the pair of upper surface electrodes 12 or the upper surface electrodes 17 exposed at both ends of the insulating substrate 11. The Note that a metal material may be formed by sputtering. In FIG. 1, the side electrode 15 is connected to the end surface of the resurface electrode 17. However, the side electrode 15 may be formed so as to run over the resurface electrode 17. May not be connected directly.

さらに、この一対の側面電極１５の表面には、Ｃｕめっき層、Ｎｉめっき層、Ｓｎめっき層からなるめっき層１６が形成されている。このとき、めっき層１６は保護層１４、再上面電極１７と接している。そして、保護層１４とめっき層１６の境界位置１４ａの下面には一対の上面電極１２が必ず位置するようにする。   Further, a plating layer 16 composed of a Cu plating layer, a Ni plating layer, and a Sn plating layer is formed on the surface of the pair of side surface electrodes 15. At this time, the plating layer 16 is in contact with the protective layer 14 and the upper surface electrode 17. The pair of upper surface electrodes 12 are necessarily located on the lower surface of the boundary position 14 a between the protective layer 14 and the plating layer 16.

さらにまた、前記再上面電極１７は、一対の上面電極１２それぞれの上面のみに銀からなる厚膜材料を印刷することによって形成されている。   Furthermore, the re-upper surface electrode 17 is formed by printing a thick film material made of silver only on the upper surface of each of the pair of upper surface electrodes 12.

そして、この再上面電極１７は、上面電極１２の上面における保護層１４とめっき層１６の境界位置１４ａとの距離ｔが３０μｍ以上となる位置に形成されている。また、再上面電極１７は、側面電極１５、めっき層１６と接するようになっている。   The re-upper surface electrode 17 is formed at a position where the distance t between the protective layer 14 and the boundary position 14a of the plating layer 16 on the upper surface of the upper surface electrode 12 is 30 μm or more. The re-upper surface electrode 17 is in contact with the side electrode 15 and the plating layer 16.

さらに、再上面電極１７は、図２に示すように、上面視で一対の上面電極１２の外周縁１２ａの内側に形成し、かつ一対の上面電極１２の外周縁１２ａとの距離ｌが３０μｍ以上となる位置に設けられている。なお、図２では、一対の側面電極１５、めっき層１６は省略している。   Further, as shown in FIG. 2, the re-upper surface electrode 17 is formed inside the outer peripheral edge 12a of the pair of upper surface electrodes 12 in a top view, and the distance l between the outer peripheral edge 12a of the pair of upper surface electrodes 12 is 30 μm or more. It is provided at the position. In FIG. 2, the pair of side electrodes 15 and the plating layer 16 are omitted.

次に、本発明の一実施の形態におけるチップ抵抗器の製造方法について、図１を参照しながら説明する。   Next, a method for manufacturing a chip resistor according to an embodiment of the present invention will be described with reference to FIG.

なお、一般に、生産性を向上させるために、複数のチップ抵抗器に相当する領域を有するシート状の絶縁基板を用いるが、ここでは説明を簡単にするために１つのチップ抵抗器について説明する。   In general, in order to improve productivity, a sheet-like insulating substrate having a region corresponding to a plurality of chip resistors is used. However, for simplicity of explanation, one chip resistor will be described here.

まず、絶縁基板１１の上面の両端部において、銀パラジウムからなる厚膜材料を印刷、焼成して一対の上面電極１２を設ける。   First, a thick film material made of silver palladium is printed and fired at both ends of the upper surface of the insulating substrate 11 to provide a pair of upper surface electrodes 12.

次に、一対の上面電極１２間を電気的に接続するように、ＡｇＰｄ等にガラスフリットを含有させたペーストを印刷、焼成することにより抵抗体１３を形成し、規定の抵抗値より低い抵抗値になるようにする。なお、抵抗体１３として、ＲｕＯ2等を用いてもよく、さらに、上面電極１２と抵抗体１３の形成順序は逆でもよい。 Next, a resistor 13 is formed by printing and baking a paste containing glass frit in AgPd or the like so as to electrically connect the pair of upper surface electrodes 12, and the resistance value is lower than a prescribed resistance value. To be. Note that RuO 2 or the like may be used as the resistor 13, and the formation order of the upper surface electrode 12 and the resistor 13 may be reversed.

次に、一対の上面電極１２の上面において、一対の上面電極１２の外周縁１２ａの内側に、銀で構成された再上面電極１７を印刷、硬化する。このとき、再上面電極１７は、一対の上面電極１２の外周縁１２ａから３０μｍ以上離れるようにする。   Next, on the upper surface of the pair of upper surface electrodes 12, the upper surface electrode 17 made of silver is printed and cured inside the outer peripheral edge 12a of the pair of upper surface electrodes 12. At this time, the re-upper surface electrode 17 is separated from the outer peripheral edge 12a of the pair of upper surface electrodes 12 by 30 μm or more.

次に、一対の再上面電極１７に抵抗値測定用のプローブを当接し、抵抗体１３の抵抗値を測定しながら、２０μｍ〜７０μｍの径のレーザを照射してトリミング溝１８を形成し、抵抗体１３が所定の抵抗値になるように抵抗値修正する。   Next, a probe for measuring the resistance value is brought into contact with the pair of upper surface electrodes 17 and a trimming groove 18 is formed by irradiating a laser having a diameter of 20 μm to 70 μm while measuring the resistance value of the resistor 13. The resistance value is corrected so that the body 13 has a predetermined resistance value.

次に、少なくとも一対の上面電極１２の一部、再上面電極１７の全てが露出し、かつ抵抗体１３およびトリミング溝１８を覆うようにガラスまたはエポキシ樹脂ペーストをスクリーン印刷、焼成することにより保護層１４を形成する。このとき、めっき層１６形成後に、上面電極１２の上面における保護層１４とめっき層１６との境界位置１４ａと、再上面電極１７とが３０μｍ以上離れるように調整する。   Next, a protective layer is formed by screen-printing and baking glass or epoxy resin paste so that at least a part of the pair of upper surface electrodes 12 and all of the upper surface electrode 17 are exposed and the resistor 13 and the trimming groove 18 are covered. 14 is formed. At this time, after the plating layer 16 is formed, the boundary position 14a between the protective layer 14 and the plating layer 16 on the upper surface of the upper surface electrode 12 and the re-upper surface electrode 17 are adjusted to be separated by 30 μm or more.

次に、絶縁基板１１の両端部に、露出した一対の上面電極１２または再上面電極１７と電気的に接続されるようにＡｇからなる材料を塗布、印刷して一対の側面電極１５を形成する。   Next, a material made of Ag is applied and printed on both ends of the insulating substrate 11 so as to be electrically connected to the exposed pair of upper surface electrodes 12 or the upper surface electrode 17 to form a pair of side electrodes 15. .

最後に、露出した一対の上面電極１２、再上面電極１７および一対の側面電極１５の表面に、Ｃｕめっき層、Ｎｉめっき層、Ｓｎめっき層を形成することによりめっき層１６を構成する。このとき、めっき層１６は保護層１４と接する。   Finally, the plating layer 16 is formed by forming a Cu plating layer, a Ni plating layer, and a Sn plating layer on the exposed surfaces of the pair of upper surface electrodes 12, the re-upper surface electrode 17, and the pair of side surface electrodes 15. At this time, the plating layer 16 is in contact with the protective layer 14.

上記したように本発明の一実施の形態においては、上面電極１２の上面に銀で構成された再上面電極１７を形成しているため、再上面電極１７の抵抗値を低くすることができ、これにより、めっき層１６を形成しても抵抗体１３の測定抵抗値がほとんど下がらないため、低い抵抗値のチップ抵抗器の場合でも、めっき層１６形成前において抵抗値修正されたときの抵抗体１３の測定抵抗値は、めっき層１６形成後でもあまり変動せず、抵抗値歩留まりが向上し、さらに、再上面電極１７を、上面電極１２の上面における保護層１４とめっき層１６の境界位置１４ａから３０μｍ以上離れて位置させているため、保護層１４とめっき層１６の境界位置１４ａの下の上面電極１２に、再上面電極１７を構成する銀が拡散するのを防止でき、これにより、この境界位置１４ａの下の上面電極１２のパラジウム含有量がほとんど変化せず、耐硫化特性を維持することができるという効果が得られるものである。   As described above, in the embodiment of the present invention, since the upper surface electrode 17 made of silver is formed on the upper surface of the upper surface electrode 12, the resistance value of the upper surface electrode 17 can be lowered. Thereby, even if the plating layer 16 is formed, the measured resistance value of the resistor 13 is hardly lowered. Therefore, even in the case of a chip resistor having a low resistance value, the resistor when the resistance value is corrected before the plating layer 16 is formed. The measured resistance value 13 does not change much even after the plating layer 16 is formed, the resistance value yield is improved, and the upper surface electrode 17 is connected to the boundary position 14a between the protective layer 14 and the plating layer 16 on the upper surface of the upper surface electrode 12. Therefore, the silver constituting the re-upper surface electrode 17 can be prevented from diffusing into the upper surface electrode 12 below the boundary position 14a between the protective layer 14 and the plating layer 16, and therefore, Ri, hardly changes palladium content of the upper electrode 12 under the boundary position 14a, in which there is an advantage that it is possible to maintain the sulfidation characteristics.

すなわち、耐硫化特性を維持するために、保護層１４とめっき層１６の境界位置１４ａの下面に、銀パラジウムで構成した一対の上面電極１２を形成し、さらに、この一対の上面電極１２の抵抗値が高いため、その上面に抵抗値の低い銀で構成された再上面電極１７を設けて、めっき層１６を形成しても抵抗体１３の測定抵抗値がほとんど下がらないようにしている。この際、再上面電極１７を構成する銀が上面電極１２に拡散するが、再上面電極１７の銀が一対の上面電極１２の上面における保護層１４とめっき層１６の境界位置１４ａの下面まで拡散しないように、再上面電極１７を保護層１４とめっき層１６の境界位置１４ａから３０μｍ以上離れるようにしている。   That is, in order to maintain the resistance to sulfuration, a pair of upper surface electrodes 12 made of silver palladium are formed on the lower surface of the boundary position 14a between the protective layer 14 and the plating layer 16, and the resistance of the pair of upper surface electrodes 12 is further increased. Since the value is high, a re-upper surface electrode 17 made of silver having a low resistance value is provided on the upper surface thereof, so that the measured resistance value of the resistor 13 is hardly lowered even if the plating layer 16 is formed. At this time, silver constituting the upper surface electrode 17 diffuses to the upper surface electrode 12, but the silver of the upper surface electrode 17 diffuses to the lower surface of the boundary position 14 a between the protective layer 14 and the plating layer 16 on the upper surface of the pair of upper surface electrodes 12. In order to prevent this, the upper surface electrode 17 is separated from the boundary position 14 a between the protective layer 14 and the plating layer 16 by 30 μm or more.

ここで、硫化ガスは、保護層１４とめっき層１６の界面から侵入し、上面電極１２に達するため、保護層１４とめっき層１６の境界位置１４ａの下面に接する上面電極１２へ再上面電極１７の銀が拡散しないようにする必要があり、このために、上面電極１２の上面に接する保護層１４とめっき層１６の境界位置１４ａから３０μｍ以上離れるように再上面電極１７を形成する必要がある。   Here, since the sulfurized gas enters from the interface between the protective layer 14 and the plating layer 16 and reaches the upper surface electrode 12, the upper surface electrode 17 returns to the upper surface electrode 12 in contact with the lower surface of the boundary position 14 a between the protective layer 14 and the plating layer 16. Therefore, the upper surface electrode 17 needs to be formed so as to be at least 30 μm away from the boundary position 14a between the protective layer 14 and the plating layer 16 in contact with the upper surface of the upper surface electrode 12. .

さらに、高価なパラジウムの濃度を高くする必要はないため、コストが高くなることもない。   Furthermore, since it is not necessary to increase the concentration of expensive palladium, the cost does not increase.

図３は、再上面電極１７の端縁１７ａからの距離と、上面電極１２中のパラジウム含有量の関係を示した図である。図３において、再上面電極１７を焼成することによって、再上面電極１７中の銀が再上面電極１７近傍の上面電極１２内に拡散していき、再上面電極１７に近いほど銀の拡散量が多くなる。そして、再上面電極１７の端縁１７ａから一定の距離があれば、銀の拡散はなく、パラジウム含有量が初期の状態で一定になる。   FIG. 3 is a diagram showing the relationship between the distance from the edge 17 a of the upper surface electrode 17 and the palladium content in the upper surface electrode 12. In FIG. 3, by firing the upper surface electrode 17, silver in the upper surface electrode 17 diffuses into the upper surface electrode 12 in the vicinity of the upper surface electrode 17, and the closer to the upper surface electrode 17, the greater the amount of silver diffusion. Become more. If there is a certain distance from the edge 17a of the upper surface electrode 17, there is no silver diffusion, and the palladium content becomes constant in the initial state.

図３から明らかなように、端縁１７ａから３０μｍ以上の場合、パラジウム含有量が一定になり、再上面電極１７を構成する銀が拡散しないことが分かる。したがって、上面電極１２の上面における保護層１４とめっき層１６の境界位置１４ａを端縁１７ａから３０μｍ以上離れた位置に設定、すなわち、境界位置１４ａと再上面電極１７との距離ｔを３０μｍ以上にすれば、この境界位置１４ａの下の上面電極１２への銀の拡散はなく、パラジウムを一定量含有させることができるため、境界位置１４ａから硫化ガスが侵入しても、上面電極１２が断線等することを防止できる。   As can be seen from FIG. 3, when the thickness is 30 μm or more from the edge 17a, the palladium content becomes constant and the silver constituting the upper surface electrode 17 does not diffuse. Accordingly, the boundary position 14a between the protective layer 14 and the plating layer 16 on the upper surface of the upper surface electrode 12 is set to a position separated by 30 μm or more from the end edge 17a, that is, the distance t between the boundary position 14a and the upper surface electrode 17 is set to 30 μm or more. Then, there is no diffusion of silver to the upper surface electrode 12 below the boundary position 14a, and a certain amount of palladium can be contained. Therefore, even if the sulfide gas enters from the boundary position 14a, the upper surface electrode 12 is disconnected. Can be prevented.

なお、上面電極１２の上面における境界位置１４ａと再上面電極１７との距離ｔの上限は、製品サイズや抵抗値歩留まりの許容範囲、抵抗値測定用のプローブの当接面積によって決まる。   The upper limit of the distance t between the boundary position 14a on the upper surface of the upper surface electrode 12 and the upper surface electrode 17 is determined by the product size, the tolerance range of the resistance value yield, and the contact area of the probe for measuring the resistance value.

さらに、上面視での一対の上面電極１２の外周縁１２ａと再上面電極１７との関係についても上記と同様に、上面電極１２の外周縁１２ａから３０μｍ以上離れた箇所に再上面電極１７を形成すれば、上面電極１２への銀の拡散はなく、一対の上面電極１２の外周縁１２ａでのパラジウム含有量が一定になる。このように、一対の上面電極１２の外周縁１２ａのパラジウムが一定量含有されていれば、絶縁基板１１とめっき層１６の間から硫化ガスが侵入しても、上面電極１２が断線等することを防止できる。   Further, as to the relationship between the outer peripheral edge 12a of the pair of upper surface electrodes 12 and the upper surface electrode 17 in the top view, the upper surface electrode 17 is formed at a position 30 μm or more away from the outer peripheral edge 12a of the upper surface electrode 12. Then, there is no silver diffusion to the upper surface electrode 12, and the palladium content at the outer peripheral edge 12a of the pair of upper surface electrodes 12 becomes constant. As described above, if a certain amount of palladium on the outer peripheral edge 12a of the pair of upper surface electrodes 12 is contained, the upper surface electrode 12 may be disconnected even if the sulfide gas enters between the insulating substrate 11 and the plating layer 16. Can be prevented.

なお、再上面電極１７と上面電極１２の外周縁１２ａとの距離ｌの上限は、製品サイズや抵抗値測定用のプローブの当接面積によって決まる。   The upper limit of the distance l between the upper surface electrode 17 and the outer peripheral edge 12a of the upper surface electrode 12 is determined by the contact size of the product size and the probe for measuring the resistance value.

また、保護層１４、再上面電極１７の印刷ずれを考慮し、境界位置１４ａからの距離ｔ、上面電極１２の外周縁１２ａからの距離ｌを５０μｍ以上とするのがより好ましい。   Further, in consideration of printing misalignment of the protective layer 14 and the upper surface electrode 17, it is more preferable that the distance t from the boundary position 14a and the distance l from the outer peripheral edge 12a of the upper surface electrode 12 are 50 μm or more.

本発明に係るチップ抵抗器は、耐硫化特性を維持しつつ抵抗値歩留まりを向上させることができるという効果を有するものであり、特に、各種電子機器に使用される低い抵抗値のチップ抵抗器等において有用となるものである。   The chip resistor according to the present invention has an effect of improving the resistance value yield while maintaining the anti-sulfurization characteristic, and in particular, a chip resistor having a low resistance value used in various electronic devices, etc. It will be useful in

１１ 絶縁基板
１２ 上面電極
１３ 抵抗体
１４ 保護層
１５ 側面電極
１６ めっき層
１７ 再上面電極
１８ トリミング溝 DESCRIPTION OF SYMBOLS 11 Insulation board | substrate 12 Upper surface electrode 13 Resistor 14 Protective layer 15 Side surface electrode 16 Plating layer 17 Re-upper surface electrode 18 Trimming groove

Claims (3)

絶縁基板と、この絶縁基板上に形成され銀パラジウムで構成された一対の上面電極と、この一対の上面電極間に形成された抵抗体と、この抵抗体に形成された抵抗値修正用のトリミング溝と、前記抵抗体を覆うように形成された保護層と、前記絶縁基板の側面に形成された側面電極と、この側面電極を覆うように形成され前記保護層と接するめっき層とを備え、前記一対の上面電極の上面に銀で構成され、かつ前記めっき層と接する再上面電極を形成し、この再上面電極を前記上面電極の上面における前記保護層とめっき層の境界位置から３０μｍ以上離れて位置させたチップ抵抗器。 Insulating substrate, a pair of upper surface electrodes made of silver palladium formed on the insulating substrate, a resistor formed between the pair of upper surface electrodes, and a trim for correcting a resistance value formed on the resistor A groove, a protective layer formed to cover the resistor, a side electrode formed on a side surface of the insulating substrate, and a plating layer formed to cover the side electrode and in contact with the protective layer, A re-upper surface electrode made of silver and in contact with the plating layer is formed on the upper surfaces of the pair of upper surface electrodes, and the re-upper surface electrode is separated from the boundary position between the protective layer and the plating layer on the upper surface of the upper surface electrode by 30 μm or more. Chip resistor 上面視にて、上面電極の外周縁よりも３０μｍ以上内側に再上面電極を形成した請求項１記載のチップ抵抗器。 The chip resistor according to claim 1, wherein the top surface electrode is formed 30 μm or more inside the outer peripheral edge of the top surface electrode when viewed from above. 上面電極のパラジウム含有量を１５重量％以上とした請求項１記載のチップ抵抗器。 2. The chip resistor according to claim 1, wherein the palladium content of the top electrode is 15% by weight or more.
JP2013004243A 2013-01-15 2013-01-15 Chip resistor Pending JP2014138002A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013004243A JP2014138002A (en) 2013-01-15 2013-01-15 Chip resistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013004243A JP2014138002A (en) 2013-01-15 2013-01-15 Chip resistor

Publications (1)

Publication Number Publication Date
JP2014138002A true JP2014138002A (en) 2014-07-28

Family

ID=51415376

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013004243A Pending JP2014138002A (en) 2013-01-15 2013-01-15 Chip resistor

Country Status (1)

Country Link
JP (1) JP2014138002A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116072362A (en) * 2021-11-02 2023-05-05 乾坤科技股份有限公司 Chip resistor structure

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116072362A (en) * 2021-11-02 2023-05-05 乾坤科技股份有限公司 Chip resistor structure

Similar Documents

Publication Publication Date Title
US8035476B2 (en) Chip resistor and method for making the same
US9336931B2 (en) Chip resistor
JP5957693B2 (en) Chip resistor
JP2015179713A (en) Chip resistor and manufacturing method thereof
US20230274861A1 (en) Chip resistor
JP2006245218A (en) Chip resistor and its production process
JP2014138002A (en) Chip resistor
JP5255899B2 (en) Chip resistor manufacturing method and chip resistor
JP2008182128A (en) Chip resistor
WO2018061961A1 (en) Chip resistor
JP2008135502A (en) Chip resistor
JP6205390B2 (en) Method for manufacturing anti-sulfur chip resistor for automobile
JP5249566B2 (en) Chip resistor and manufacturing method of chip resistor
JP2007188971A (en) Jumper chip component
JP2016018814A (en) Chip resistor
JP2013247220A (en) Chip resistor
JP4729398B2 (en) Chip resistor
JP2008117873A (en) Chip resistor
WO2020170750A1 (en) Resistor
JP6574975B2 (en) Manufacturing method of chip resistor
TWI508109B (en) Chip resistors
JP2016131169A (en) Chip resistor
WO2018147014A1 (en) Chip resistor manufacturing method, and chip resistor
JP2013089655A (en) Method for manufacturing chip resistor
JP6364606B2 (en) Manufacturing method of chip resistor

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20141021

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20150225