JP2014115756A - 通信方式選択回路及びその方法 - Google Patents
通信方式選択回路及びその方法 Download PDFInfo
- Publication number
- JP2014115756A JP2014115756A JP2012267993A JP2012267993A JP2014115756A JP 2014115756 A JP2014115756 A JP 2014115756A JP 2012267993 A JP2012267993 A JP 2012267993A JP 2012267993 A JP2012267993 A JP 2012267993A JP 2014115756 A JP2014115756 A JP 2014115756A
- Authority
- JP
- Japan
- Prior art keywords
- sci
- communication
- transceiver
- interface
- pins
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Bus Control (AREA)
- Information Transfer Systems (AREA)
Abstract
【課題】半二重通信用トランシーバ、CAN用トランシーバ及び受信用レシーバに接続されたインターフェースの有効と無効を、ジャンパー処理を用いることなくコネクタのピン数を少なくする構成を提供する。
【解決手段】第1、第2シリアル通信インターフェース及びCANインターフェースを内蔵するCPU10と、第1シリアル通信インターフェースに接続された半二重通信用トランシーバと、第2シリアル通信インターフェースに接続された受信用レシーバと、CANインターフェースに接続されたCAN用トランシーバと、各トランシーバとレシーバに接続された第1、第2コネクタとよりなり、各インターフェースの有効と無効等の制御を行うことにより構成する。
【選択図】図1
【解決手段】第1、第2シリアル通信インターフェース及びCANインターフェースを内蔵するCPU10と、第1シリアル通信インターフェースに接続された半二重通信用トランシーバと、第2シリアル通信インターフェースに接続された受信用レシーバと、CANインターフェースに接続されたCAN用トランシーバと、各トランシーバとレシーバに接続された第1、第2コネクタとよりなり、各インターフェースの有効と無効等の制御を行うことにより構成する。
【選択図】図1
Description
本発明は、通信方式選択回路及びその方法に関し、特に、各コネクタに接続された半二重通信用トランシーバ、CAN用トランシーバ及び受信用レシーバに接続された第1、第2シリアル通信インターフェース及びCANインターフェースの有効と無効をCPUにより制御して通信方式の選択をすることにより、コネクタのピン数を少なくして小型化するための新規な改良に関する。
従来、用いられていたこの種のシリアル通信方式の中で、第1従来例として、RS485(半二重通信)、RS485(全二重通信)及びCANの何れか1つを選択できるように構成されている装置においては、それら3つの通信回路(トランシーバ)を独立して設け、ユーザ側で何れか1つを選択して用いるか、あるいは、ジャンパー線によるジャンパー処理等によって何れか1つの回路を選択するようにしている。
また、特許文献1に開示された第2従来例としての通信システムにおいては、図示していないが、第1の無線パケット通信網を介してLANと無線通信端末とを接続し且つ無線通信端末に対して第1のアドレス空間内のIPアドレスを動的に付与するネットワーク接続サービスを利用した通信システムにおいて、無線通信端末は、第1の無線パケット通信網に接続するデータ通信装置(DCE:Data Circuit-terminating Equipment)に相当する通信機器と、第2の無線パケット通信網用の通信機器を用いて通信を行うデータ端末装置(DTE:Data Terminal Equipment)に相当する上位装置と、通信機器と上位装置の間に介在して通信の中継を行う接続装置とを備え、前記接続装置は、上位装置から第2の無線パケット通信網用の接続処理を検出すると、認証処理を含む第1の無線パケット通信網への接続処理を上位装置に代理して行うとともに上位装置が実施する前記接続処理について第2の無線パケット通信網を代理して応答することにより該接続処理を完了させる接続制御手段を備えた構成であり、接続装置が上位装置に代理して無線パケット通信網への接続処理を行うことができる。
従来の通信システムは、以上のように構成されていたため、次のような課題が存在していた。
すなわち、前述の第1従来例であるシリアル通信方式においては、RS485(半二重通信用)、RS485(全二重通信用)及びCAN(CAN通信用)の何れか1つを選択する場合に、ユーザ側で人為的に1つを選択して用いるか、又は、ジャンパー線によるジャンパー処理等によって接続処理を行わなければならず、接続のためのコネクタのピン数が多くなると共に、コネクタの形状も大形化し、ユーザ側での選択作業が容易ではなかった。
すなわち、前述の第1従来例であるシリアル通信方式においては、RS485(半二重通信用)、RS485(全二重通信用)及びCAN(CAN通信用)の何れか1つを選択する場合に、ユーザ側で人為的に1つを選択して用いるか、又は、ジャンパー線によるジャンパー処理等によって接続処理を行わなければならず、接続のためのコネクタのピン数が多くなると共に、コネクタの形状も大形化し、ユーザ側での選択作業が容易ではなかった。
また、前述の第2従来例である通信システムにおいては、前述の第1従来例における人為作業をなくすために接続装置処理手段を持たせた方式であるが、上位装置を必要とするため、システム自体が高価なものとなり、例えば、本出願人が利用を目指しているモータドライバ等に適用するには好適ではなかった。
本発明は、以上のような課題を解決するためになされたもので、特に、各コネクタに接続された半二重通信用トランシーバ、CAN用トランシーバ及び受信用レシーバに接続された第1、第2シリアル通信インターフェース及びCANインターフェースの有効と無効等をCPUにより制御して通信方式の選択をすることにより、コネクタのピン数を少なくして小型化することである。
本発明による通信方式選択回路は、第1シリアル通信インターフェース、第2シリアル通信インターフェース及びCANインターフェースを内蔵するCPUと、前記第1シリアル通信インターフェースに接続された半二重通信用トランシーバと、前記第2シリアル通信インターフェースに接続された受信用レシーバと、前記CANインターフェースに接続されたCAN用トランシーバと、前記半二重通信用トランシーバ、受信用レシーバ及びCAN用トランシーバに接続され第1〜第4ピンを有する第1コネクタ及び第2コネクタと、よりなり、前記CPUにより、ジャンパー処理を用いることなく、前記第1、第2シリアル通信インターフェース及びCANインターフェースの有効と無効及び前記第1、第2シリアル通信インターフェースの送信部と受信部の有効と無効を制御することにより、RS485半二重通信、RS485全二重通信及びCAN通信を実現する構成であり、また、前記各コネクタの第1、第2ピンには前記半二重通信用トランシーバとCAN用トランシーバの差動入出力端子を並列接続し、前記各コネクタの他の第3、第4ピンには前記受信用レシーバの差動入力端子を接続し、前記半二重通信用トランシーバの受信信号と送信信号は、前記CPUの前記第1シリアル通信インターフェースに接続され、前記CAN用トランシーバの受信信号と送信信号は、前記CPUの前記CANインターフェースに接続され、前記受信用レシーバの受信信号は、前記CPUの第2シリアル通信インターフェースに接続されている構成であり、また、前記半二重通信用トランシーバによる前記半二重通信の時は、前記各コネクタの第1、第2ピンを前記半二重通信用トランシーバのシリアルバスの接続ピンとし、前記CPUのプログラムにより、前記第1シリアル通信インターフェースのみを有効とすると共に前記CANインターフェース及び前記第2シリアル通信インターフェースは無効とし、前記半二重通信用トランシーバを介して前記半二重通信を行う構成であり、また、前記CANトランシーバによるCAN通信の時は、前記各コネクタの第1、第2ピンを前記CANトランシーバのシリアルバスの接続ピンとし、前記CPUのプログラムにより、選択された前記CANインターフェースのみを有効とすると共に前記第1、第2シリアル通信インターフェースは無効とし、前記CAN用トランシーバを介して前記CAN通信を行う構成であり、また、前記受信用レシーバによる全二重通信の時は、前記各コネクタの第1、第2ピンを前記半二重通信用トランシーバの差動出力ピンとし、前記各コネクタの第3、第4ピンを前記受信用レシーバの差動入力ピンとし、前記CPUのプログラムにより、前記第1シリアル通信インターフェースの送信部のみと前記第2シリアル通信インターフェースのみを有効とすると共に前記CANインターフェースは無効とし、前記受信用レシーバから受信した受信信号は前記第2シリアル通信インターフェースの受信部で受信処理され、前記第1シリアル通信インターフェースの送信部から送信される送信信号は前記半二重通信用トランシーバから出力され、前記第1シリアル通信インターフェースの送信部と第2シリアル通信インターフェースの受信部を用いることにより前記半二重通信用トランシーバ及び前記受信用レシーバの全二重通信を行う構成であり、また、本発明による通信方式選択方法は、第1シリアル通信インターフェース、第2シリアル通信インターフェース及びCANインターフェースを内蔵するCPUと、前記第1シリアル通信インターフェースに接続された半二重通信用トランシーバと、前記第2シリアル通信インターフェースに接続された受信用レシーバと、前記CANインターフェースに接続されたCAN用トランシーバと、前記半二重通信用トランシーバ、受信用レシーバ及びCAN用トランシーバに接続され第1〜第4ピンを有する第1コネクタ及び第2コネクタと、よりなり、前記CPUにより、ジャンパー処理を用いることなく、前記第1、第2シリアル通信インターフェース及びCANインターフェースの有効と無効及び前記第1、第2シリアル通信インターフェースの送信部と受信部の有効と無効を制御することにより、RS485半二重通信、RS485全二重通信及びCAN通信を実現する方法であり、また、前記各コネクタの第1、第2ピンには前記半二重通信用トランシーバとCAN用トランシーバの差動入出力端子を並列接続し、前記各コネクタの他の第3、第4ピンには前記受信用レシーバの差動入力端子を接続し、前記半二重通信用トランシーバの受信信号と送信信号は、前記CPUの前記第1シリアル通信インターフェースに接続され、前記CAN用トランシーバの受信信号と送信信号は、前記CPUの前記CANインターフェースに接続され、前記受信用レシーバの受信信号は、前記CPUの第2シリアル通信インターフェースに接続されている方法であり、また、前記半二重通信用トランシーバによる前記半二重通信の時は、前記各コネクタの第1、第2ピンを前記半二重通信用トランシーバのシリアルバスの接続ピンとし、前記CPUのプログラムにより、前記第1シリアル通信インターフェースのみを有効とすると共に前記CANインターフェース及び前記第2シリアル通信インターフェースは無効とし、前記半二重通信用トランシーバを介して前記半二重通信を行う方法であり、また、前記CANトランシーバによるCAN通信の時は、前記各コネクタの第1、第2ピンを前記CANトランシーバのシリアルバスの接続ピンとし、前記CPUのプログラムにより、選択された前記CANインターフェースのみを有効とすると共に前記第1、第2シリアル通信インターフェースは無効とし、前記CAN用トランシーバを介して前記CAN通信を行う方法であり、また、前記受信用レシーバによる全二重通信の時は、前記各コネクタの第1、第2ピンを前記半二重通信用トランシーバの差動出力ピンとし、前記各コネクタの第3、第4ピンを前記受信用レシーバの差動入力ピンとし、前記CPUのプログラムにより、前記第1シリアル通信インターフェースの送信部のみと前記第2シリアル通信インターフェースのみを有効とすると共に前記CANインターフェースは無効とし、前記受信用レシーバから受信した受信信号は前記第2シリアル通信インターフェースの受信部で受信処理され、前記第1シリアル通信インターフェースの送信部から送信される送信信号は前記半二重通信用トランシーバから出力される方法である。
本発明による通信方式選択回路及びその方法は、以上のように構成されているため、次のような効果を得ることができる。
すなわち、第1シリアル通信インターフェース、第2シリアル通信インターフェース及びCANインターフェースを内蔵するCPUと、前記第1シリアル通信インターフェースに接続された半二重通信用トランシーバと、前記第2シリアル通信インターフェースに接続された受信用レシーバと、前記CANインターフェースに接続されたCAN用トランシーバと、前記半二重通信用トランシーバ、受信用レシーバ及びCAN用トランシーバに接続され第1〜第4ピンを有する第1コネクタ及び第2コネクタと、よりなり、前記CPUにより、ジャンパー処理を用いることなく、前記第1、第2シリアル通信インターフェース及びCANインターフェースの有効と無効及び前記第1、第2シリアル通信インターフェースの送信部と受信部の有効と無効を制御することにより、RS485半二重通信、RS485全二重通信及びCAN通信を実現することにより、用いられるコネクタのピンは4個となり、コネクタの小型化、並びに、CPUによる設定変更のみで容易に通信方式を選択することができる。
また、前記各コネクタの第1、第2ピンには前記半二重通信用トランシーバとCAN用トランシーバの差動入出力端子を並列接続し、前記各コネクタの他の第3、第4ピンには前記受信用レシーバの差動入力端子を接続し、前記半二重通信用トランシーバの受信信号と送信信号は、前記CPUの前記第1シリアル通信インターフェースに接続され、前記CAN用トランシーバの受信信号と送信信号は、前記CPUの前記CANインターフェースに接続され、前記受信用レシーバの受信信号は、前記CPUの第2シリアル通信インターフェースに接続されていることにより、4個のピンによる各トランシーバ、受信用レシーバとの接続を容易に実現できる。
また、前記半二重通信用トランシーバによる前記半二重通信の時は、前記各コネクタの第1、第2ピンを前記半二重通信用トランシーバのシリアルバスの接続ピンとし、前記CPUのプログラムにより、前記第1シリアル通信インターフェースのみを有効とすると共に前記CANインターフェース及び前記第2シリアル通信インターフェースは無効とし、前記半二重通信用トランシーバを介して前記半二重通信を行うことにより、半二重通信を容易に行うことができる。
前記CANトランシーバによるCAN通信の時は、前記各コネクタの第1、第2ピンを前記CANトランシーバのシリアルバスの接続ピンとし、前記CPUのプログラムにより、選択された前記CANインターフェースのみを有効とすると共に前記第1、第2シリアル通信インターフェースは無効とし、前記CAN用トランシーバを介して前記CAN通信を行うことにより、CAN通信を容易に行うことができる。
また、前記受信用レシーバによる全二重通信の時は、前記各コネクタの第1、第2ピンを前記半二重通信用トランシーバの差動出力ピンとし、前記各コネクタの第3、第4ピンを前記受信用レシーバの差動入力ピンとし、前記CPUのプログラムにより、前記第1シリアル通信インターフェースの送信部のみと前記第2シリアル通信インターフェースのみを有効とすると共に前記CANインターフェースは無効とし、前記受信用レシーバから受信した受信信号は前記第2シリアル通信インターフェースの受信部で受信処理され、前記第1シリアル通信インターフェースの送信部から送信される送信信号は前記半二重通信用トランシーバから出力され、前記第1シリアル通信インターフェースの送信部と第2シリアル通信インターフェースの受信部を用いることにより前記半二重通信用トランシーバ及び前記受信用レシーバの全二重通信を行うことにより、全二重通信を容易に行うことができる。
すなわち、第1シリアル通信インターフェース、第2シリアル通信インターフェース及びCANインターフェースを内蔵するCPUと、前記第1シリアル通信インターフェースに接続された半二重通信用トランシーバと、前記第2シリアル通信インターフェースに接続された受信用レシーバと、前記CANインターフェースに接続されたCAN用トランシーバと、前記半二重通信用トランシーバ、受信用レシーバ及びCAN用トランシーバに接続され第1〜第4ピンを有する第1コネクタ及び第2コネクタと、よりなり、前記CPUにより、ジャンパー処理を用いることなく、前記第1、第2シリアル通信インターフェース及びCANインターフェースの有効と無効及び前記第1、第2シリアル通信インターフェースの送信部と受信部の有効と無効を制御することにより、RS485半二重通信、RS485全二重通信及びCAN通信を実現することにより、用いられるコネクタのピンは4個となり、コネクタの小型化、並びに、CPUによる設定変更のみで容易に通信方式を選択することができる。
また、前記各コネクタの第1、第2ピンには前記半二重通信用トランシーバとCAN用トランシーバの差動入出力端子を並列接続し、前記各コネクタの他の第3、第4ピンには前記受信用レシーバの差動入力端子を接続し、前記半二重通信用トランシーバの受信信号と送信信号は、前記CPUの前記第1シリアル通信インターフェースに接続され、前記CAN用トランシーバの受信信号と送信信号は、前記CPUの前記CANインターフェースに接続され、前記受信用レシーバの受信信号は、前記CPUの第2シリアル通信インターフェースに接続されていることにより、4個のピンによる各トランシーバ、受信用レシーバとの接続を容易に実現できる。
また、前記半二重通信用トランシーバによる前記半二重通信の時は、前記各コネクタの第1、第2ピンを前記半二重通信用トランシーバのシリアルバスの接続ピンとし、前記CPUのプログラムにより、前記第1シリアル通信インターフェースのみを有効とすると共に前記CANインターフェース及び前記第2シリアル通信インターフェースは無効とし、前記半二重通信用トランシーバを介して前記半二重通信を行うことにより、半二重通信を容易に行うことができる。
前記CANトランシーバによるCAN通信の時は、前記各コネクタの第1、第2ピンを前記CANトランシーバのシリアルバスの接続ピンとし、前記CPUのプログラムにより、選択された前記CANインターフェースのみを有効とすると共に前記第1、第2シリアル通信インターフェースは無効とし、前記CAN用トランシーバを介して前記CAN通信を行うことにより、CAN通信を容易に行うことができる。
また、前記受信用レシーバによる全二重通信の時は、前記各コネクタの第1、第2ピンを前記半二重通信用トランシーバの差動出力ピンとし、前記各コネクタの第3、第4ピンを前記受信用レシーバの差動入力ピンとし、前記CPUのプログラムにより、前記第1シリアル通信インターフェースの送信部のみと前記第2シリアル通信インターフェースのみを有効とすると共に前記CANインターフェースは無効とし、前記受信用レシーバから受信した受信信号は前記第2シリアル通信インターフェースの受信部で受信処理され、前記第1シリアル通信インターフェースの送信部から送信される送信信号は前記半二重通信用トランシーバから出力され、前記第1シリアル通信インターフェースの送信部と第2シリアル通信インターフェースの受信部を用いることにより前記半二重通信用トランシーバ及び前記受信用レシーバの全二重通信を行うことにより、全二重通信を容易に行うことができる。
本発明は、特に、各コネクタに接続された半二重通信用トランシーバ、CAN用トランシーバ及び受信用レシーバに接続された第1、第2シリアル通信インターフェース及びCANインターフェースの有効と無効等をCPUにより制御して通信方式の選択をすることにより、コネクタのピン数を少なくして小型化するようにした通信方式選択回路及びその方法を提供することを目的とする。
以下、図面と共に本発明による通信方式選択回路及びその方法の好適な実施の形態について説明する。
図1において、符号10で示されるものはCPUであり、このCPU(10)には、第1シリアル通信インターフェースSCI_IF1、第2シリアル通信インターフェースSCI_IF2及びCANインターフェースCAN_IFが内蔵され、前記CPU(10)に対して、半二重通信用トランシーバ485_TR、CAN用トランシーバCAN_TR及び受信用レシーバ485_Rが接続して設けられている。
図1において、符号10で示されるものはCPUであり、このCPU(10)には、第1シリアル通信インターフェースSCI_IF1、第2シリアル通信インターフェースSCI_IF2及びCANインターフェースCAN_IFが内蔵され、前記CPU(10)に対して、半二重通信用トランシーバ485_TR、CAN用トランシーバCAN_TR及び受信用レシーバ485_Rが接続して設けられている。
前記半二重通信用トランシーバ485_TR、CAN用トランシーバCAN_TR及び受信用レシーバ485_Rに対しては、各々第1〜第4ピン1〜4を備えた第1、第2コネクタCN1,CN2が接続して設けられている。
前記CPU(10)の第1シリアル通信インターフェースSCI_IF1の受信部SCI_IF1−RXには、前記半二重通信用トランシーバ485_TRからの受信信号485RX1が入力され、前記第1シリアル通信インターフェースSCI_IF1の送信部SCI_IF1−TXとSCI_IF1−DEからの送信信号485TX1と485DEは前記半二重通信用トランシーバ485_TRの受信部RE,DE,Dに入力されている。
前記CPU(10)の第2シリアル通信インターフェースSCI_IF2の受信部SCI_IF2−RXには、前記受信用レシーバ485_Rからの受信信号485RX2が入力され、前記CPU(10)のCANインターフェースCAN_IFの受信部CAN_IF−RXには前記CAN用トランシーバCAN_TRの受信信号CAN−RXが入力され、その送信部CAN_IF−TXからの送信信号CAN−TXは前記CAN用トランシーバCAN_TRに送信されている。
前記半二重通信用トランシーバ485_TRの差動入出力端子A,Bは、第1コネクタCN1の第1、第2ピン1,2に接続されると同時に第2コネクタCN2の第1、第2ピン1,2に接続されている。
前記CAN用トランシーバCAN_TRの差動入出力端子CANH,CANLは、前記各コネクタCN1,CN2の第1、第2ピン1,2に共通接続されている。
前記受信用レシーバ485_Rの差動入出力端子A,Bは、前記第1、第2コネクタCN1,CN2の第3、第4ピン3,4に共通接続されており、前述のCPU(10)、半二重通信用トランシーバ485_TR、CAN用トランシーバCAN_TR、受信用レシーバ485_R、第1コネクタCN1及び第2コネクタCN2によって通信方式選択回路50が構成されている。
前記CAN用トランシーバCAN_TRの差動入出力端子CANH,CANLは、前記各コネクタCN1,CN2の第1、第2ピン1,2に共通接続されている。
前記受信用レシーバ485_Rの差動入出力端子A,Bは、前記第1、第2コネクタCN1,CN2の第3、第4ピン3,4に共通接続されており、前述のCPU(10)、半二重通信用トランシーバ485_TR、CAN用トランシーバCAN_TR、受信用レシーバ485_R、第1コネクタCN1及び第2コネクタCN2によって通信方式選択回路50が構成されている。
次に、前述の通信方式選択回路50を用いて、通信方式の選択を行う場合について説明する。
まず、前記半二重通信用トランシーバ485_TRによる半二重通信の時は、前記各コネクタCN1,CN2の第1、第2ピン1,2を前記半二重通信用トランシーバ485_TRのシリアルバスの接続ピンとし、前記CPU(10)の内蔵プログラムにより、前記第1シリアル通信インターフェースSCI_IF1のみを有効とすると共に前記CANインターフェースCAN_IF及び前記第2シリアル通信インターフェースSCI_IF2は無効とし、前記半二重通信用トランシーバ485_TRを介して前記半二重通信を行うことができる。
まず、前記半二重通信用トランシーバ485_TRによる半二重通信の時は、前記各コネクタCN1,CN2の第1、第2ピン1,2を前記半二重通信用トランシーバ485_TRのシリアルバスの接続ピンとし、前記CPU(10)の内蔵プログラムにより、前記第1シリアル通信インターフェースSCI_IF1のみを有効とすると共に前記CANインターフェースCAN_IF及び前記第2シリアル通信インターフェースSCI_IF2は無効とし、前記半二重通信用トランシーバ485_TRを介して前記半二重通信を行うことができる。
次に、前記CAN用トランシーバCAN_TRによるCAN通信の時は、前記各コネクタCN1,CN2の第1、第2ピン1,2を前記CAN用トランシーバCAN_TRのシリアルバスの接続ピンとし、前記CPU(10)の内蔵プログラムにより、選択された前記CANインターフェースCAN_IFのみを有効とすると共に前記第1、第2シリアル通信インターフェースSCI_IF1,SCI_IF2は無効とし、前記CAN用トランシーバCAN_TRを介して前記CAN通信を行うことができる。
次に、前記受信用レシーバ485_Rによる全二重通信の時は、前記各コネクタCN1,CN2の第1、第2ピン1,2を前記半二重通信用トランシーバ485_TRの差動出力ピンとし、前記各コネクタCN1,CN2の第3、第4ピン3,4を前記受信用レシーバ485_Rの差動入力ピンとし、前記CPU(10)の内蔵プログラムにより、前記第1シリアル通信インターフェースSCI_IF1の送信部SCI_IF1−TXのみと前記第2シリアル通信インターフェースSCI_IF2−RXのみを有効とすると共に前記CANインターフェースCAN_IFは無効とし、前記受信用レシーバ485_Rから受信した受信信号485RX2は前記第2シリアル通信インターフェースSCI_IF2の受信部SCI_IF2−RXで受信処理され、前記第1シリアル通信インターフェースSCI_IF1の送信部SCI_IF1−TXから送信される送信信号485TX1は前記半二重通信用トランシーバ485_TRから出力されることにより、全二重通信を行うことができる。
本発明による通信方式選択回路及びその方法は、第1〜第4ピンを有する各コネクタに接続された半二重通信用トランシーバ、CAN用トランシーバ及び受信用レシーバに接続された第1、第2シリアル通信インターフェース及びCANインターフェースの有効と無効をCPUにより制御して通信方式の選択をすることにより、コネクタのピン数を少なくして小型化することができる。
1,2,3,4 第1〜第4ピン
CN1,CN2 第1、第2コネクタ
10 CPU
A,B 差動入出力端子
SCI_IF1 第1シリアル通信インターフェース
SCI_IF2 第2シリアル通信インターフェース
CAN_IF CANインターフェース
SCI_IF1−RX 第1シリアル通信インターフェースの受信部
SCI_IF1−TX 第1シリアル通信インターフェースの送信部
SCI_IF2−RX 第2シリアル通信インターフェースの受信部
485_TR RS485半二重通信用トランシーバ
485RX1 RS485(半2重通信)受信信号
485TX1 RS485送信信号
CAN_TR CAN通信用トランシーバ
CAN_TX CAN通信の送信信号
CAN_RX CAN通信の受信信号
485_R RS485(全2重通信)受信用レシーバ
485RX2 RS485(全2重通信)受信信号
A.B 差動入力端子
CANH,CANL 差動入出力端子
CN1,CN2 第1、第2コネクタ
10 CPU
A,B 差動入出力端子
SCI_IF1 第1シリアル通信インターフェース
SCI_IF2 第2シリアル通信インターフェース
CAN_IF CANインターフェース
SCI_IF1−RX 第1シリアル通信インターフェースの受信部
SCI_IF1−TX 第1シリアル通信インターフェースの送信部
SCI_IF2−RX 第2シリアル通信インターフェースの受信部
485_TR RS485半二重通信用トランシーバ
485RX1 RS485(半2重通信)受信信号
485TX1 RS485送信信号
CAN_TR CAN通信用トランシーバ
CAN_TX CAN通信の送信信号
CAN_RX CAN通信の受信信号
485_R RS485(全2重通信)受信用レシーバ
485RX2 RS485(全2重通信)受信信号
A.B 差動入力端子
CANH,CANL 差動入出力端子
Claims (10)
- 第1シリアル通信インターフェース(SCI_IF1)、第2シリアル通信インターフェース(SCI_IF2)及びCANインターフェース(CAN_IF)を内蔵するCPU(10)と、前記第1シリアル通信インターフェース(SCI-IF1)に接続された半二重通信用トランシーバ(485-TR)と、前記第2シリアル通信インターフェース(SCI-IF2)に接続された受信用レシーバ(485-R)と、前記CANインターフェース(CAN-IF)に接続されたCAN用トランシーバ(CAN-TR)と、前記半二重通信用トランシーバ(485-TR)、受信用レシーバ(485-R)及びCAN用トランシーバ(CAN-TR)に接続され第1〜第4ピン(1,2,3,4)を有する第1コネクタ(CN1)及び第2コネクタ(CN2)と、よりなり、
前記CPU(10)により、ジャンパー処理を用いることなく、前記第1、第2シリアル通信インターフェース(SCI-IF1,SCI-IF2)及びCANインターフェース(CAN-IF)の有効と無効及び前記第1、第2シリアル通信インターフェース(SCI-IF1,SCI-IF2)の送信部(SCI-IF-1-TX)と受信部(SCI-IF-2-RX,SCI-IF-2-RX)の有効と無効を制御することにより、RS485半二重通信、RS485全二重通信及びCAN通信を実現することを特徴とする通信方式選択回路。 - 前記各コネクタ(CAN1,CAN2)の第1、第2ピン(1,2)には前記半二重通信用トランシーバ(485_TR)とCAN用トランシーバ(CAN_TR)の差動入出力端子(A,B,CANH,CANL)を並列接続し、前記各コネクタ(CN1,CN2)の他の第3、第4ピン(3,4)には前記受信用レシーバ(485_R)の差動入力端子(A,B)を接続し、前記半二重通信用トランシーバ(485_TR)の受信信号(485RX1)と送信信号(485TX1)は、前記CPU(10)の前記第1シリアル通信インターフェース(SCI_IF1)に接続され、前記CAN用トランシーバ(CAN_TR)の受信信号(CAN_RX)と送信信号(CAN_TX)は、前記CPU(10)の前記CANインターフェース(CAN_IF)に接続され、前記受信用レシーバ(485_R)の受信信号(485RX2)は、前記CPU(10)の第2シリアル通信インターフェース(SCI_IF2)に接続されていることを特徴とする請求項1記載の通信方式選択回路。
- 前記半二重通信用トランシーバ(485_TR)による前記半二重通信の時は、前記各コネクタ(CN1,CN2)の第1、第2ピン(1,2)を前記半二重通信用トランシーバ(485_TR)のシリアルバスの接続ピンとし、前記CPU(10)のプログラムにより、前記第1シリアル通信インターフェース(SCI_IF1)のみを有効とすると共に前記CANインターフェース(CAN_IF)及び前記第2シリアル通信インターフェース(SCI_IF2)は無効とし、前記半二重通信用トランシーバ(485_TR)を介して前記半二重通信を行うことを特徴とする請求項1又は2記載の通信方式選択回路。
- 前記CANトランシーバ(CAN_TR)によるCAN通信の時は、前記各コネクタ(CN1,CN2)の第1、第2ピン(1,2)を前記CANトランシーバ(CAN_TR)のシリアルバスの接続ピンとし、前記CPU(10)のプログラムにより、選択された前記CANインターフェース(CAN_IF)のみを有効とすると共に前記第1、第2シリアル通信インターフェース(SCI_IF1,SCI_IF2)は無効とし、前記CAN用トランシーバ(CAN_TR)を介して前記CAN通信を行うことを特徴とする請求項1又は2記載の通信方式選択回路。
- 前記受信用レシーバ(485_R)による全二重通信の時は、前記各コネクタ(CN1,CN2)の第1、第2ピンを前記半二重通信用トランシーバ(485_TR)の差動出力ピンとし、前記各コネクタ(CN1,CN2)の第3、第4ピン(3,4)を前記受信用レシーバ(485-R)の差動入力ピンとし、前記CPU(10)のプログラムにより、前記第1シリアル通信インターフェース(SCI_IF1)の送信部(SCI_IF1-TX)のみと前記第2シリアル通信インターフェース(SCI_IF2)のみを有効とすると共に前記CANインターフェース(CAN_IF)は無効とし、前記受信用レシーバ(485_R)から受信した受信信号(485_RX2)は前記第2シリアル通信インターフェース(SCI_IF2)の受信部(SCI_IF2-RX)で受信処理され、前記第1シリアル通信インターフェース(SCI_IF1)の送信部(SCI_IF1-TX)から送信される送信信号(485TX1)は前記半二重通信用トランシーバ(485_TR)から出力され、前記第1シリアル通信インターフェース(SCI_IF1)の送信部(SCI_IF1-TX)と第2シリアル通信インターフェース(SCI_IF2)の受信部(SCI_IF2-RX)を用いることにより前記半二重通信用トランシーバ(485_TR)及び前記受信用レシーバ(485_R)の全二重通信を行うことを特徴とする請求項1又は2記載の通信方式選択回路。
- 第1シリアル通信インターフェース(SCI_IF1)、第2シリアル通信インターフェース(SCI_IF2)及びCANインターフェース(CAN_IF)を内蔵するCPU(10)と、前記第1シリアル通信インターフェース(SCI_IF1)に接続された半二重通信用トランシーバ(485_TR)と、前記第2シリアル通信インターフェース(SCI-IF2)に接続された受信用レシーバ(485-R)と、前記CANインターフェース(CAN_IF)に接続されたCAN用トランシーバ(CAN_TR)と、前記半二重通信用トランシーバ(485_TR)、受信用レシーバ(485_R)及びCAN用トランシーバ(CAN_TR)に接続され第1〜第4ピン(1,2,3,4)を有する第1コネクタ(CN1)及び第2コネクタ(CN2)と、よりなり、
前記CPU(10)により、ジャンパー処理を用いることなく、前記第1、第2シリアル通信インターフェース(SCI_IF1,SCI_IF2)及びCANインターフェース(CAN_IF)の有効と無効及び前記第1、第2シリアル通信インターフェース(SCI-IF1,SCI-IF2)の送信部(SCI_IF1-TX)と受信部(SCI_IF2-RX,SCI_IF2-RX)の有効と無効を制御することにより、RS485半二重通信、RS485全二重通信及びCAN通信を実現することを特徴とする通信方式選択方法。 - 前記各コネクタ(CAN1,CAN2)の第1、第2ピン(1,2)には前記半二重通信用トランシーバ(485_TR)とCAN用トランシーバ(CAN_TR)の差動入出力端子(A,B,CANH,CANL)を並列接続し、前記各コネクタ(CN1,CN2)の他の第3、第4ピン(3,4)には前記受信用レシーバ(485_R)の差動入力端子(A,B)を接続し、前記半二重通信用トランシーバ(485_TR)の受信信号(485RX1)と送信信号(485TX1)は、前記CPU(10)の前記第1シリアル通信インターフェース(SCI_IF1)に接続され、前記CAN用トランシーバ(CAN_TR)の受信信号(CAN-RX)と送信信号(CAN-TX)は、前記CPU(10)の前記CANインターフェース(CAN_IF)に接続され、前記受信用レシーバ(485_R)の受信信号(485RX2)は、前記CPU(10)の第2シリアル通信インターフェース(SCI_IF2)に接続されていることを特徴とする請求項1記載の通信方式選択方法。
- 前記半二重通信用トランシーバ(485_TR)による前記半二重通信の時は、前記各コネクタ(CN1,CN2)の第1、第2ピン(1,2)を前記半二重通信用トランシーバ(485_TR)のシリアルバスの接続ピンとし、前記CPU(10)のプログラムにより、前記第1シリアル通信インターフェース(SCI_IF1)のみを有効とすると共に前記CANインターフェース(CAN_IF)及び前記第2シリアル通信インターフェース(SCI_IF2)は無効とし、前記半二重通信用トランシーバ(485_TR)を介して前記半二重通信を行うことを特徴とする請求項6又は7記載の通信方式選択方法。
- 前記CANトランシーバ(CAN_TR)によるCAN通信の時は、前記各コネクタ(CN1,CN2)の第1、第2ピン(1,2)を前記CANトランシーバ(CAN_TR)のシリアルバスの接続ピンとし、前記CPU(10)のプログラムにより、選択された前記CANインターフェース(CAN_IF)のみを有効とすると共に前記第1、第2シリアル通信インターフェース(SCI_IF1,SCI_IF2)は無効とし、前記CAN用トランシーバ(CAN_TR)を介して前記CAN通信を行うことを特徴とする請求項6又は7記載の通信方式選択方法。
- 前記受信用レシーバ(485-R)による全二重通信の時は、前記各コネクタ(CN1,CN2)の第1、第2ピンを前記半二重通信用トランシーバ(485_TR)の差動出力ピンとし、前記各コネクタ(CN1,CN2)の第3、第4ピン(3,4)を前記受信用レシーバ(485_R)の差動入力ピンとし、前記CPU(10)のプログラムにより、前記第1シリアル通信インターフェース(SCI_IF1)の送信部(SCI_IF1-TX)のみと前記第2シリアル通信インターフェース(SCI_IF2)のみを有効とすると共に前記CANインターフェース(CAN_IF)は無効とし、前記受信用レシーバ(485_R)から受信した受信信号(485RX2)は前記第2シリアル通信インターフェース(SCI_IF2)の受信部(SCI_IF2-RX)で受信処理され、前記第1シリアル通信インターフェース(SCI_IF1)の送信部(SCI_IF1-TX)から送信される送信信号(485TX1)は前記半二重通信用トランシーバ(485_TR)から出力されることにより、全二重通信を行うことを特徴とする請求項6又は7記載の通信方式選択方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012267993A JP2014115756A (ja) | 2012-12-07 | 2012-12-07 | 通信方式選択回路及びその方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012267993A JP2014115756A (ja) | 2012-12-07 | 2012-12-07 | 通信方式選択回路及びその方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014115756A true JP2014115756A (ja) | 2014-06-26 |
Family
ID=51171707
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012267993A Pending JP2014115756A (ja) | 2012-12-07 | 2012-12-07 | 通信方式選択回路及びその方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2014115756A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107947911A (zh) * | 2017-12-29 | 2018-04-20 | 数源科技股份有限公司 | 基于上位机rs485通信实现半双工模拟全双工的通信装置及通信方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09153886A (ja) * | 1995-11-30 | 1997-06-10 | Kenwood Corp | シリアル通信回路 |
JP2002290490A (ja) * | 2001-03-28 | 2002-10-04 | Sony Corp | 電子機器 |
JP2012155719A (ja) * | 2011-01-24 | 2012-08-16 | General Electric Co <Ge> | 複数のインタフェースタイプおよび終端をサポートするフィールドバスインタフェース回路基板 |
-
2012
- 2012-12-07 JP JP2012267993A patent/JP2014115756A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09153886A (ja) * | 1995-11-30 | 1997-06-10 | Kenwood Corp | シリアル通信回路 |
JP2002290490A (ja) * | 2001-03-28 | 2002-10-04 | Sony Corp | 電子機器 |
JP2012155719A (ja) * | 2011-01-24 | 2012-08-16 | General Electric Co <Ge> | 複数のインタフェースタイプおよび終端をサポートするフィールドバスインタフェース回路基板 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107947911A (zh) * | 2017-12-29 | 2018-04-20 | 数源科技股份有限公司 | 基于上位机rs485通信实现半双工模拟全双工的通信装置及通信方法 |
CN107947911B (zh) * | 2017-12-29 | 2023-12-01 | 数源科技股份有限公司 | 基于上位机rs485通信实现半双工模拟全双工的通信装置及通信方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0679275A1 (en) | A communication node with a first bus configuration for arbitration and a second bus configuration for data transfer | |
JP2012235427A (ja) | バスコントローラの接続方法および通信システム | |
US10181865B2 (en) | Mobile wireless device for a motor vehicle, and method for operating the mobile wireless device | |
CN111615693B (zh) | 用于在多点总线上在各设备之间进行通信的高效技术 | |
CN106569976A (zh) | 一种串口通信***及通信方法 | |
CN101562571A (zh) | 信号延展***及其本地端、远端模组 | |
JP2014115756A (ja) | 通信方式選択回路及びその方法 | |
CN209400918U (zh) | Can总线网络结构 | |
JP2011135521A (ja) | 光通信装置、通信ハーネス及び通信システム | |
CN114500159B (zh) | 中央吸油烟机***的有线通讯方法、装置和电子设备 | |
CN105812216B (zh) | PBUS无变压器EtherCAT通信电路及应用方法 | |
RU47597U1 (ru) | Автоматизированная многотрактовая приемная кв-радиостанция | |
US20180357067A1 (en) | In-band hardware reset for virtual general purpose input/output interface | |
CN110297795B (zh) | 基于以太网phy芯片实现单路串行数据传输***及其方法 | |
CN106656772B (zh) | 一种网络接入*** | |
CN102904789B (zh) | Rs485隔离通讯电路及其控制方法 | |
CN209860929U (zh) | 一种通信总线结构 | |
KR100942108B1 (ko) | Rs-485 인터페이스를 이용한 rs-422 통신 처리장치 | |
CN202904869U (zh) | 一种带有中继功能的rs485总线接口 | |
Sonnenberg | Serial Communications RS232, RS485, RS422 | |
WO2019117960A1 (en) | Actuation of data transmission lanes between states | |
CN202856774U (zh) | 一种most网络与can网络网关 | |
US8630198B1 (en) | Apparatus and methods of dynamic transmit equalization | |
CN103678227A (zh) | Usb功能和网络功能共用usb接口的电路及方法 | |
CN113765648B (zh) | 全双工通信方法、装置和*** |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150803 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160610 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160621 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20170110 |