JP2014106427A

JP2014106427A - Display device and electronic device

Info

Publication number: JP2014106427A
Application number: JP2012260388A
Authority: JP
Inventors: Masayuki Furukawa; 雅行古河
Original assignee: Japan Display Inc
Current assignee: Japan Display Inc
Priority date: 2012-11-28
Filing date: 2012-11-28
Publication date: 2014-06-09
Anticipated expiration: 2032-11-28
Also published as: JP5795301B2

Abstract

PROBLEM TO BE SOLVED: To provide a display device that can prevent an electric discharge due to an external static electricity from reaching a drive circuit, and enables the display device as a whole to be downsized by making a fringe of the display device narrow, and to provide an electronic device having the display device equipped.SOLUTION: The display device has: a substrate; a drive circuit that is arranged on the substrate; common wiring that is arranged on an outer side relative to the drive circuit on the substrate; auxiliary wiring that is arranged on an outer side relative to the drive circuit on the substrate and in an entire area of an area having the drive circuit arranged in an extention direction of the drive circuit; resistance that is connected to the auxiliary wiring and an equipotential part; and an electrostatic capacitance part that is connected to the auxiliary wiring and the equipotential part.

Description

本技術は、液晶層を備える表示装置に関する。また、本技術は、液晶層を備える表示装置を備えた電子機器に関する。 The present technology relates to a display device including a liquid crystal layer. The present technology also relates to an electronic device including a display device including a liquid crystal layer.

近年、携帯電話や電子ペーパーなどのモバイル機器向けの表示装置の需要が高くなっている。表示装置は、表示領域の周囲に、表示領域の画素を駆動する駆動回路が設けられている。駆動回路は、精密機器であるため、静電気による放電が故障の原因となる。 In recent years, the demand for display devices for mobile devices such as mobile phones and electronic paper has increased. In the display device, a drive circuit that drives pixels in the display area is provided around the display area. Since the drive circuit is a precision device, discharge due to static electricity causes failure.

ここで、特許文献１及び２には、基板の製造時に静電気の影響を防ぐための技術が開示されている。特許文献１は、表示装置ではなく放射線画像検出装置等に用いる画像検出装置であるが、過大電圧から回路を保護するため回路を保護するための２つの共通配線を設けることが記載されている。また、特許文献２には、走査線（ゲートライン）および補助容量線（ＳＣライン）と同一層の導電膜で形成され、かつ走査線および補助容量線のそれぞれに対し、放電可能な間隔を有した独立のパターンとを備える表示装置が記載されている。 Here, Patent Documents 1 and 2 disclose techniques for preventing the influence of static electricity during the manufacture of a substrate. Patent Document 1 describes an image detection device used for a radiation image detection device or the like instead of a display device, and describes that two common wirings for protecting the circuit are provided in order to protect the circuit from an excessive voltage. Patent Document 2 discloses that the scanning line (gate line) and the auxiliary capacitance line (SC line) are formed of the same conductive layer, and that each of the scanning line and the auxiliary capacitance line has a dischargeable interval. And a separate display pattern.

特開２００９−８５９３８号公報JP 2009-85938 A 特開２００５−２０８３０５号公報JP-A-2005-208305

ここで、表示装置は、小型のため、基板上に配置する駆動回路を設置するスペースが小さくなっている。また、表示装置は、高精細化のため、基板上に配置する駆動回路が多くなっている。このため、配線間の距離や、配線から基板の縁まで距離が短くなる。配線が基板の端部まで延在すると、基板の外から供給される静電気の放電により電流が流れる恐れがある。これに対して、特許文献１及び２に記載の装置は、静電気による放電が駆動回路に悪影響を及ぼす恐れがある。 Here, since the display device is small, a space for installing a drive circuit disposed on the substrate is small. In addition, display devices have more drive circuits arranged on a substrate for higher definition. For this reason, the distance between wiring and the distance from wiring to the edge of a board | substrate become short. If the wiring extends to the end of the substrate, current may flow due to electrostatic discharge supplied from outside the substrate. On the other hand, in the devices described in Patent Documents 1 and 2, there is a risk that discharge due to static electricity will adversely affect the drive circuit.

本技術はかかる問題点に鑑みてなされたもので、その目的は、外部からの静電気による放電が駆動回路に到達することを抑制することができ、かつ、額縁を細くして全体を小型化することができる表示装置及びそれを備えた電子機器を提供することにある。 The present technology has been made in view of such a problem, and an object of the present technology is to suppress discharge due to external static electricity from reaching the drive circuit, and to reduce the size of the entire frame by narrowing the frame. An object of the present invention is to provide a display device that can perform the above and an electronic apparatus including the display device.

本技術による表示装置は、基板と、前記基板上に配置された駆動回路と、前記基板上の前記駆動回路よりも外側に配置された共通配線と、前記基板上の前記駆動回路よりも外側で、かつ、前記駆動回路の延在方向において、前記駆動回路が配置されている領域の全域に配置された補助配線と、前記補助配線及び等電位部に接続された抵抗と、前記補助配線及び前記等電位部に接続された静電容量部と、を有する。 A display device according to the present technology includes a substrate, a driving circuit disposed on the substrate, a common wiring disposed outside the driving circuit on the substrate, and an outer side than the driving circuit on the substrate. And in the extending direction of the drive circuit, the auxiliary wiring arranged in the entire region where the drive circuit is arranged, the resistance connected to the auxiliary wiring and the equipotential portion, the auxiliary wiring, and the And an electrostatic capacity portion connected to the equipotential portion.

本技術による表示装置及び電子機器では、外部から静電気が流入しても、駆動回路に流入する前に補助配線に流入させ、静電容量部に蓄積することができる。これにより、流入した静電気の電圧を低下させることができ、駆動回路に悪影響を与える恐れを低減することができる。また、静電容量部に蓄積し、抵抗で消費させることで、表示装置の等電位部に悪影響を与える恐れも低減することができ、他の機器に影響する恐れを低減することができる。 In the display device and the electronic apparatus according to the present technology, even if static electricity flows from the outside, the static electricity can flow into the auxiliary wiring before flowing into the driving circuit and be accumulated in the capacitance unit. Thereby, the voltage of the flowing static electricity can be reduced, and the possibility of adversely affecting the drive circuit can be reduced. In addition, by accumulating in the capacitance portion and consuming by resistance, the possibility of adversely affecting the equipotential portion of the display device can be reduced, and the possibility of affecting other devices can be reduced.

本技術による表示装置及び電子機器によれば、外部からの静電気による放電が駆動回路に到達することを抑制することができ、かつ、額縁を細くして全体を小型化することができる。 According to the display device and the electronic apparatus according to the present technology, it is possible to suppress discharge due to static electricity from the outside to reach the drive circuit, and it is possible to reduce the size of the entire frame by narrowing the frame.

図１は、実施形態１に係る表示装置の構成の一例を表す説明図である。FIG. 1 is an explanatory diagram illustrating an example of a configuration of a display device according to the first embodiment. 図２は、図１の表示装置のシステム構成例を表すブロック図である。FIG. 2 is a block diagram illustrating a system configuration example of the display device of FIG. 図３は、第１実施形態に係る表示装置の概略断面構造を表す断面図である。FIG. 3 is a cross-sectional view illustrating a schematic cross-sectional structure of the display device according to the first embodiment. 図４は、第１実施形態に係る表示装置の画素配列を表す回路図である。FIG. 4 is a circuit diagram illustrating a pixel array of the display device according to the first embodiment. 図５は、第１実施形態に係る表示装置の保護機構の機能を示す模式図である。FIG. 5 is a schematic diagram illustrating the function of the protection mechanism of the display device according to the first embodiment. 図６は、第１実施形態に係る表示装置の変形例の保護機構の概略構成を示す模式図である。FIG. 6 is a schematic diagram illustrating a schematic configuration of a protection mechanism of a modification of the display device according to the first embodiment. 図７は、第２実施形態に係る表示装置のシステム構成例を表すブロック図である。FIG. 7 is a block diagram illustrating a system configuration example of the display device according to the second embodiment. 図８は、第３実施形態に係る表示装置のシステム構成例を表すブロック図である。FIG. 8 is a block diagram illustrating a system configuration example of the display device according to the third embodiment. 図９は、第４実施形態に係る表示装置のシステム構成例を表すブロック図である。FIG. 9 is a block diagram illustrating a system configuration example of the display device according to the fourth embodiment. 図１０は、表示装置の保護機構の構成を模式的に示すブロック図である。FIG. 10 is a block diagram schematically showing the configuration of the protection mechanism of the display device. 図１１は、表示装置の保護機構で検出される電圧の計測結果を示すグラフである。FIG. 11 is a graph showing the measurement result of the voltage detected by the protection mechanism of the display device. 図１２は、表示装置の保護機構で検出される電圧の計測結果を示すグラフである。FIG. 12 is a graph showing the measurement result of the voltage detected by the protection mechanism of the display device. 図１３は、表示装置の保護機構で検出される電圧の計測結果を示すグラフである。FIG. 13 is a graph showing the measurement result of the voltage detected by the protection mechanism of the display device. 図１４は、本実施形態に係る表示装置を適用する電子機器の一例を示す図である。FIG. 14 is a diagram illustrating an example of an electronic apparatus to which the display device according to this embodiment is applied. 図１５は、本実施形態に係る表示装置を適用する電子機器の一例を示す図である。FIG. 15 is a diagram illustrating an example of an electronic apparatus to which the display device according to this embodiment is applied. 図１６は、本実施形態に係る表示装置を適用する電子機器の一例を示す図である。FIG. 16 is a diagram illustrating an example of an electronic apparatus to which the display device according to this embodiment is applied. 図１７は、本実施形態に係る表示装置を適用する電子機器の一例を示す図である。FIG. 17 is a diagram illustrating an example of an electronic apparatus to which the display device according to this embodiment is applied. 図１８は、本実施形態に係る表示装置を適用する電子機器の一例を示す図である。FIG. 18 is a diagram illustrating an example of an electronic apparatus to which the display device according to this embodiment is applied. 図１９は、本実施形態に係る表示装置を適用する電子機器の一例を示す図である。FIG. 19 is a diagram illustrating an example of an electronic apparatus to which the display device according to this embodiment is applied. 図２０は、本実施形態に係る表示装置を適用する電子機器の一例を示す図である。FIG. 20 is a diagram illustrating an example of an electronic apparatus to which the display device according to this embodiment is applied. 図２１は、本実施形態に係る表示装置を適用する電子機器の一例を示す図である。FIG. 21 is a diagram illustrating an example of an electronic apparatus to which the display device according to this embodiment is applied. 図２２は、本実施形態に係る表示装置を適用する電子機器の一例を示す図である。FIG. 22 is a diagram illustrating an example of an electronic apparatus to which the display device according to this embodiment is applied. 図２３は、本実施形態に係る表示装置を適用する電子機器の一例を示す図である。FIG. 23 is a diagram illustrating an example of an electronic apparatus to which the display device according to this embodiment is applied. 図２４は、本実施形態に係る表示装置を適用する電子機器の一例を示す図である。FIG. 24 is a diagram illustrating an example of an electronic apparatus to which the display device according to this embodiment is applied. 図２５は、本実施形態に係る表示装置を適用する電子機器の一例を示す図である。FIG. 25 is a diagram illustrating an example of an electronic apparatus to which the display device according to this embodiment is applied.

以下、発明を実施するための形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．実施の形態（表示装置）
１−１．第１実施形態
１−２．第２実施形態
１−３．第３実施形態
１−４．第４実施形態
１−５．計測結果
２．適用例（電子機器）
上記実施の形態に係る表示装置が電子機器に適用されている例 DESCRIPTION OF EMBODIMENTS Hereinafter, embodiments for carrying out the invention will be described in detail with reference to the drawings. The description will be given in the following order.
1. Embodiment (display device)
1-1. First embodiment
1-2. Second embodiment
1-3. Third embodiment
1-4. Fourth embodiment
1-5. Measurement results Application example (electronic equipment)
Example in which the display device according to the above embodiment is applied to an electronic device

＜１−１．第１実施形態＞
[構成]
図１は、本技術による第１実施形態に係る表示装置の構成の一例を表す説明図である。図１は模式的に表したものであり、実際の寸法、形状と同一とは限らない。なお、表示装置１が本技術の「表示装置」の一具体例に相当する。 <1-1. First Embodiment>
[Constitution]
FIG. 1 is an explanatory diagram illustrating an example of a configuration of a display device according to the first embodiment of the present technology. FIG. 1 is a schematic representation and is not necessarily the same as the actual size and shape. The display device 1 corresponds to a specific example of “display device” of the present technology.

表示装置１は、表示エリア部２１を備える表示パネル２と、ドライバＩＣ３と、フレキシブルプリント基板（ＦＰＣ（Flexible Printed Circuits））５０と、を備えている。フレキシブルプリント基板５０は、ドライバＩＣ３への外部信号またはドライバＩＣ３を駆動する駆動電力を伝送する。表示エリア部２１は、液晶セルを含む画素がマトリクス状（行列状）に多数配置されており、画像を表示する。 The display device 1 includes a display panel 2 including a display area unit 21, a driver IC 3, and a flexible printed circuit board (FPC (Flexible Printed Circuits)) 50. The flexible printed circuit board 50 transmits an external signal to the driver IC 3 or driving power for driving the driver IC 3. The display area unit 21 has a large number of pixels including liquid crystal cells arranged in a matrix (matrix), and displays an image.

（表示装置のシステム構成例）
図２は、図１の表示装置のシステム構成例を表すブロック図である。表示パネル２は、透明基板上に、表示エリア部２１と、インターフェース（Ｉ／Ｆ）及びタイミングジェネレータの機能を備えるドライバＩＣ３と、垂直駆動回路２２Ａ、２２Ｂ及び水平駆動回路２３と、保護機構６０と、を有する。垂直駆動回路２２Ａ、２２Ｂは、それぞれ垂直ドライバ２２１Ａ、２２１Ｂを有する。水平駆動回路２３は、水平ドライバ２３１及びバッファ回路２３２を有している。表示装置１は、表示エリア部２１にアモルファスシリコンＴＦＴを使用した場合、水平ドライバ２３１をＩＣで作成し、ガラス（透明基板）上に圧着する。また、表示装置１は、小型高精細パネルの場合、垂直ドライバ２２１Ａ、２２１Ｂの回路をＴＦＴで作成することが多い。また、表示装置１は、水平ドライバ２３１及び垂直ドライバ２２１Ａ、２２１Ｂの少なくとも一方とドライバＩＣ３とを１つのＩＣ内に作成する場合もある。 (Example of system configuration of display device)
FIG. 2 is a block diagram illustrating a system configuration example of the display device of FIG. The display panel 2 includes a display area section 21, a driver IC 3 having functions of an interface (I / F) and a timing generator, vertical drive circuits 22A and 22B, a horizontal drive circuit 23, a protection mechanism 60, and a protection mechanism 60. Have. The vertical drive circuits 22A and 22B have vertical drivers 221A and 221B, respectively. The horizontal drive circuit 23 includes a horizontal driver 231 and a buffer circuit 232. In the display device 1, when an amorphous silicon TFT is used for the display area portion 21, the horizontal driver 231 is formed by an IC and is crimped onto glass (transparent substrate). Further, when the display device 1 is a small high-definition panel, the circuits of the vertical drivers 221A and 221B are often made of TFTs. Further, the display device 1 may create at least one of the horizontal driver 231 and the vertical drivers 221A and 221B and the driver IC 3 in one IC.

表示エリア部２１は、後述する液晶層を含む画素４が、表示上の１画素を構成するユニットがｍ行×ｎ列に配置されたマトリクス（行列状）構造を有している。なお、この明細書において、行とは、一方向に配列されるｎ個の画素４を有する画素行をいう。また、列とは、行が配列される方向と直交する方向に配列されるｍ個の画素４を有する画素列をいう。そして、ｍとｎとの値は、垂直方向の表示解像度と水平方向の表示解像度に応じて定まる。表示エリア部２１は、画素４のｍ行ｎ列の配列に対して行ごとに走査線（ゲート線）２４_１、２４_２、２４_３・・・２４_ｍが配線され、列ごとに信号線（シグナル線）２５_１、２５_２、２５_３・・・２５_ｎが配線されている。以後、実施の形態においては、走査線２４_１、２４_２、２４_３・・・２４_ｍを代表して走査線２４と表記し、信号線２５_１、２５_２、２５_３・・・２５_ｎを代表して信号線２５と表記することがある。 The display area unit 21 has a matrix (matrix) structure in which pixels 4 including a liquid crystal layer to be described later are arranged in m rows × n columns of units constituting one pixel on display. In this specification, a row refers to a pixel row having n pixels 4 arranged in one direction. A column refers to a pixel column having m pixels 4 arranged in a direction orthogonal to the direction in which rows are arranged. The values of m and n are determined according to the vertical display resolution and the horizontal display resolution. In the display area unit 21, scanning lines (gate lines) 24 ₁ , 24 ₂ , 24 ₃ ... 24 _m are wired for each row with respect to the arrangement of m rows and n columns of pixels 4, and signal lines ( Signal lines) 25 ₁ , 25 ₂ , 25 ₃ ... 25 _n are wired. Thereafter, in the embodiment, on behalf of the scanning lines ₂₄ _1, 24 _2, 24 3 · · · 24 _m is denoted by the scanning line 24, the signal lines _{_{_{25 1, 25 2, 25 3}}} ··· 25 n The signal line 25 may be represented as a representative.

表示パネル２には、外部から外部信号である、マスタークロック、水平同期信号及び垂直同期信号が入力され、ドライバＩＣ３に与えられる。ドライバＩＣ３は、外部電源の電圧振幅のマスタークロック、水平同期信号及び垂直同期信号を、液晶の駆動に必要な内部電源の電圧振幅にレベル変換（昇圧）し、マスタークロック、水平同期信号及び垂直同期信号としてタイミングジェネレータを通し、垂直スタートパルス、垂直クロックパルス、水平スタートパルス及び水平クロックパルスを生成する。ドライバＩＣ３は、垂直スタートパルス、垂直クロックパルスを垂直駆動回路２２Ａ、２２Ｂに与えるとともに、水平スタートパルス及び水平クロックパルスを水平駆動回路２３に与える。ドライバＩＣ３は、画素４毎の画素電極に対して各画素共通に与えるコモン電位（対向電極電位）と、このコモン電位と同相の制御パルス及び逆相の制御パルスを生成して表示エリア部２１に与える。具体的には、ドライバＩＣ３は、共通配線３１が接続されており、共通配線にコモン電位（対向電極電位）を与える。共通配線３１は、表示パネル２の外縁に沿って配置されており、表示エリア部２１と、垂直駆動回路２２Ａ、２２Ｂ及び水平駆動回路２３とが配置されている領域の周囲を囲んでいる。 A master clock, a horizontal synchronizing signal, and a vertical synchronizing signal, which are external signals from the outside, are input to the display panel 2 and are supplied to the driver IC 3. The driver IC 3 converts (boosts) the level of the master clock, horizontal synchronization signal, and vertical synchronization signal of the voltage amplitude of the external power source into the voltage amplitude of the internal power source necessary for driving the liquid crystal, and then master clock, horizontal synchronization signal, and vertical synchronization. A timing generator is used as a signal to generate a vertical start pulse, a vertical clock pulse, a horizontal start pulse, and a horizontal clock pulse. The driver IC 3 gives a vertical start pulse and a vertical clock pulse to the vertical drive circuits 22A and 22B, and gives a horizontal start pulse and a horizontal clock pulse to the horizontal drive circuit 23. The driver IC 3 generates a common potential (counter electrode potential) that is commonly applied to each pixel to the pixel electrode of each pixel 4, and generates a control pulse having the same phase as that of the common potential and a control pulse having an opposite phase to the display area unit 21. give. Specifically, the driver IC 3 is connected to the common wiring 31 and applies a common potential (counter electrode potential) to the common wiring. The common wiring 31 is disposed along the outer edge of the display panel 2 and surrounds the area where the display area unit 21, the vertical drive circuits 22A and 22B, and the horizontal drive circuit 23 are disposed.

垂直駆動回路２２Ａ、２２Ｂは、表示エリア部２１を挟むように配置されている。なお、垂直駆動回路２２Ａ、２２Ｂは、表示エリア部２１の一辺側に寄せて配置されていてもよい。垂直駆動回路２２Ａ、２２Ｂは、シフトレジスタ、垂直ドライバ２２１Ａ、２２１Ｂ等から構成される。垂直駆動回路２２Ａ、２２Ｂは、上述した垂直スタートパルスが与えられることで、走査を開始し、垂直クロックパルスに同期して、上から、または下から順に走査線に走査信号を出力し、走査線につながる画素４のトランジスタをＯＮし、画素電圧が書き込まれるようにする。 The vertical drive circuits 22A and 22B are arranged so as to sandwich the display area unit 21. The vertical drive circuits 22A and 22B may be arranged close to one side of the display area unit 21. The vertical drive circuits 22A and 22B are composed of shift registers, vertical drivers 221A and 221B, and the like. The vertical drive circuits 22A and 22B start scanning by receiving the vertical start pulse described above, and output scanning signals to the scanning lines in order from the top or bottom in synchronization with the vertical clock pulse. The transistor of the pixel 4 connected to is turned on so that the pixel voltage is written.

水平駆動回路２３には、例えば６ビットのＲ（赤）、Ｇ（緑）、Ｂ（青）のデジタル映像データが与えられる。水平駆動回路２３は、垂直駆動回路２２による垂直走査によって選択された行の各画素４に対して、画素ごとに、もしくは複数画素ごとに、あるいは全画素一斉に、信号線２５_１、２５_２、２５_３・・・２５_ｎを介して表示データを書き込む。 For example, 6-bit digital video data of R (red), G (green), and B (blue) is supplied to the horizontal drive circuit 23. The horizontal drive circuit 23 applies signal lines 25 ₁ , 25 ₂ , signal lines 25 ₁ , 25 ₂ , pixel-by-pixel, pixel-by-pixel, or pixel-by-pixel, to each pixel 4 in a row selected by vertical scanning by the vertical drive circuit 22. 25 ₃ ... The display data is written through 25 _n .

保護機構６０は、補助配線６１と抵抗６２とコンデンサ６３とを有するユニットを２つ備える。１つのユニットの補助配線６１は、垂直ドライバ２２１Ａと共通配線３１との間に配置されている。補助配線６１は、垂直ドライバ２２１Ａの延在方向において、垂直ドライバ２２１Ａが配置されている領域の全域に配置されている。抵抗６２は、一方が補助配線６１と接続され、他方が接地（アース）されている。コンデンサ６３は、一方が補助配線６１と接続され、他方が接地（アース）されている。抵抗６２及びコンデンサ６３は、表示パネル２の表面において、補助配線６１が設けられている辺と、ドライバＩＣ３が設けられている辺との交点となる隅の近傍に配置されている。また、もう１つのユニットの補助配線６１は、垂直ドライバ２２１Ｂと共通配線３１との間に配置されている。補助配線６１は、垂直ドライバ２２１Ｂの延在方向において、垂直ドライバ２２１Ｂが配置されている領域の全域に配置されている。また、抵抗６２は、一方が補助配線６１と接続され、他方が接地（アース）されている。コンデンサ６３は、一方が補助配線６１と接続され、他方が接地（アース）されている。もう１つのユニットの抵抗６２及びコンデンサ６３も、表示パネル２の表面において、補助配線６１が設けられている辺と、ドライバＩＣ３が設けられている辺との交点となる隅の近傍に配置されている。保護機構６０の作用については、後述する。 The protection mechanism 60 includes two units each having an auxiliary wiring 61, a resistor 62, and a capacitor 63. The auxiliary wiring 61 of one unit is disposed between the vertical driver 221 A and the common wiring 31. The auxiliary wiring 61 is disposed in the entire region where the vertical driver 221A is disposed in the extending direction of the vertical driver 221A. One of the resistors 62 is connected to the auxiliary wiring 61 and the other is grounded. One of the capacitors 63 is connected to the auxiliary wiring 61 and the other is grounded. The resistor 62 and the capacitor 63 are arranged on the surface of the display panel 2 in the vicinity of a corner that is an intersection of the side where the auxiliary wiring 61 is provided and the side where the driver IC 3 is provided. The auxiliary wiring 61 of the other unit is disposed between the vertical driver 221 B and the common wiring 31. The auxiliary wiring 61 is disposed in the entire region where the vertical driver 221B is disposed in the extending direction of the vertical driver 221B. One of the resistors 62 is connected to the auxiliary wiring 61 and the other is grounded (earthed). One of the capacitors 63 is connected to the auxiliary wiring 61 and the other is grounded. The resistor 62 and the capacitor 63 of the other unit are also arranged on the surface of the display panel 2 in the vicinity of a corner that is an intersection of the side where the auxiliary wiring 61 is provided and the side where the driver IC 3 is provided. Yes. The operation of the protection mechanism 60 will be described later.

次に、表示エリア部２１の構成例を詳細に説明する。図３は、第１実施形態に係る表示装置の概略断面構造を表す断面図である。図４は、第１実施形態に係る表示装置の画素配列を表す回路図である。図３に示すように、表示装置１の表示エリア部２１は、画素基板２１Ａと、この画素基板２１Ａの表面に垂直な方向に対向して配置された対向基板２１Ｂと、画素基板２１Ａと対向基板２１Ｂとの間に挿設された液晶層２１Ｃとを備えている。 Next, a configuration example of the display area unit 21 will be described in detail. FIG. 3 is a cross-sectional view illustrating a schematic cross-sectional structure of the display device according to the first embodiment. FIG. 4 is a circuit diagram illustrating a pixel array of the display device according to the first embodiment. As shown in FIG. 3, the display area portion 21 of the display device 1 includes a pixel substrate 21A, a counter substrate 21B arranged in a direction perpendicular to the surface of the pixel substrate 21A, and the pixel substrate 21A and the counter substrate. And a liquid crystal layer 21 C interposed between 21 B and 21 B.

液晶層２１Ｃは、電界の状態に応じてそこを通過する光を変調するものであり、例えば、ＴＮ（Twisted Nematic：ツイステッドネマティック）、ＶＡ（Vertical Alignment：垂直配向）、ＥＣＢ（Electrically Controlled Birefringence：電界制御複屈折）、ＦＦＳ（Fringe Field Switching）等の各種モードの液晶が用いられる。なお、図３に示す液晶層２１Ｃと画素基板２１Ａとの間、及び液晶層２１Ｃと対向基板２１Ｂとの間には、それぞれ配向膜が配設されてもよい。 The liquid crystal layer 21C modulates light passing therethrough according to the state of the electric field. For example, TN (Twisted Nematic), VA (Vertical Alignment), ECB (Electrically Controlled Birefringence) Liquid crystals of various modes such as controlled birefringence and FFS (Fringe Field Switching) are used. Note that alignment films may be provided between the liquid crystal layer 21C and the pixel substrate 21A and between the liquid crystal layer 21C and the counter substrate 21B shown in FIG. 3, respectively.

対向基板２１Ｂは、ガラス基板７５と、このガラス基板７５の一方の面に形成されたカラーフィルタ７６と、を含む。ガラス基板７５の他方の面には、偏光板７３Ａが配設されている。カラーフィルタ７６は、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３色に着色された色領域を含む。カラーフィルタ７６は、例えば赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３色に着色されたカラーフィルタの色領域を周期的に配列して、上述した図４に示す各画素ＶｐｉｘにＲ、Ｇ、Ｂの３色の色領域が１組として画素Ｐｉｘとして対応付けられている。カラーフィルタ５２は、ＴＦＴ基板７１と垂直な方向において、液晶層２１Ｃと対向する。なお、カラーフィルタ７６は、異なる色に着色されていれば、他の色の組み合わせであってもよい。一般に、カラーフィルタ７６は、緑（Ｇ）の色領域の輝度が、赤（Ｒ）の色領域及び青（Ｂ）の色領域の輝度よりも高い。また、コモン電極ＣＯＭＬは、ＩＴＯ（Indium Tin Oxide）等の透明導電材料（透明導電酸化物）で形成される透明電極である。 The counter substrate 21 B includes a glass substrate 75 and a color filter 76 formed on one surface of the glass substrate 75. A polarizing plate 73 A is disposed on the other surface of the glass substrate 75. The color filter 76 includes a color region colored in three colors of red (R), green (G), and blue (B). For example, the color filter 76 periodically arranges color regions of color filters colored in three colors of red (R), green (G), and blue (B) to each pixel Vpix shown in FIG. 4 described above. The color areas of three colors R, G, and B are associated with each other as a pixel Pix. The color filter 52 faces the liquid crystal layer 21 C in a direction perpendicular to the TFT substrate 71. The color filter 76 may be a combination of other colors as long as it is colored in a different color. In general, in the color filter 76, the luminance of the green (G) color region is higher than the luminance of the red (R) color region and the blue (B) color region. The common electrode COML is a transparent electrode formed of a transparent conductive material (transparent conductive oxide) such as ITO (Indium Tin Oxide).

画素基板２１Ａは、回路基板としてのＴＦＴ基板７１と、このＴＦＴ基板７１上にマトリックス状に配設された複数の画素電極７２と、ＴＦＴ基板７１及び画素電極７２の間に形成されたコモン電極ＣＯＭＬと、画素電極７２とコモン電極ＣＯＭＬとを絶縁する絶縁層７４と、ＴＦＴ基板７１の下面側には入射側の偏光板７３Ｂとを含む。 The pixel substrate 21A includes a TFT substrate 71 as a circuit substrate, a plurality of pixel electrodes 72 arranged in a matrix on the TFT substrate 71, and a common electrode COML formed between the TFT substrate 71 and the pixel electrode 72. And an insulating layer 74 that insulates the pixel electrode 72 from the common electrode COML, and a polarizing plate 73B on the incident side on the lower surface side of the TFT substrate 71.

ＴＦＴ基板７１には、図４に示す各画素Ｖｐｉｘの薄膜トランジスタ（ＴＦＴ；Thin Film Transistor）素子Ｔｒ、各画素電極７２に画素信号を供給する信号線２５_ｎ＋１、２５_ｎ＋２、２５_ｎ＋３、ＴＦＴ素子Ｔｒを駆動する走査線２４_ｍ＋１、２４_ｍ＋２、２４_ｍ＋３等の配線が形成されている。このように、信号線２５_ｎ＋１、２５_ｎ＋２、２５_ｎ＋３は、ＴＦＴ基板７１の表面と平行な平面に延在し、画素に画像を表示するための画素信号を供給する。信号線２５_ｎ＋１、２５_ｎ＋２、２５_ｎ＋３、は、ＧＮＤには接続されず、フローティング状態にある。図４に示す表示エリア部２１は、マトリックス状に配列した複数の画素Ｖｐｉｘを有している。画素Ｖｐｉｘは、ＴＦＴ素子Ｔｒ及び液晶素子ＬＣを備えている。ＴＦＴ素子Ｔｒは、薄膜トランジスタにより構成されるものであり、この例では、ｎチャネルのＭＯＳ（Metal Oxide Semiconductor）型のＴＦＴで構成されている。ＴＦＴ素子Ｔｒのソースは、信号線２５_ｎ＋１、２５_ｎ＋２、２５_ｎ＋３に接続され、ゲートは走査線２４_ｍ＋１、２４_ｍ＋２、２４_ｍ＋３に接続され、ドレインは液晶素子ＬＣの一端に接続されている。液晶素子ＬＣは、一端がＴＦＴ素子Ｔｒのドレインに接続され、他端がコモン電極ＣＯＭＬに接続されている。 The TFT substrate 71 includes a thin film transistor (TFT) element Tr of each pixel Vpix shown in FIG. 4, signal lines 25 _{n + 1} , 25 _{n + 2} , 25 _{n + 3} , and TFT elements Tr that supply pixel signals to the pixel electrodes 72. Wirings such as scanning lines 24 _{m + 1} , 24 _{m + 2} , 24 _{m + 3} to be driven are formed. As described above, the signal lines 25 _{n + 1} , 25 _{n + 2} , and 25 _{n + 3} extend in a plane parallel to the surface of the TFT substrate 71 and supply pixel signals for displaying an image on the pixels. The signal lines 25 _{n + 1} , 25 _{n + 2} , 25 _{n + 3} are not connected to GND and are in a floating state. The display area unit 21 shown in FIG. 4 has a plurality of pixels Vpix arranged in a matrix. The pixel Vpix includes a TFT element Tr and a liquid crystal element LC. The TFT element Tr is composed of a thin film transistor. In this example, the TFT element Tr is composed of an n-channel MOS (Metal Oxide Semiconductor) TFT. The source of the TFT element Tr is connected to the signal lines 25 _{n + 1} , 25 _{n + 2} and 25 _{n + 3} , the gate is connected to the scanning lines 24 _{m + 1} , 24 _{m + 2} and 24 _{m + 3} , and the drain is connected to one end of the liquid crystal element LC. The liquid crystal element LC has one end connected to the drain of the TFT element Tr and the other end connected to the common electrode COML.

画素Ｖｐｉｘは、走査線２４_ｍ＋１、２４_ｍ＋２、２４_ｍ＋３により、表示エリア部２１の同じ行に属する他の画素Ｖｐｉｘと互いに接続されている。例えば、走査線２４_ｍ＋１、２４_ｍ＋２、２４_ｍ＋３のうち奇数の走査線２４_ｍ＋１、２４_ｍ＋３は、垂直ドライバ２２１Ａと接続され、垂直ドライバ２２１Ａから後述する走査信号が供給される。走査線２４_ｍ＋１、２４_ｍ＋２、２４_ｍ＋３のうち偶数の走査線２４_ｍ＋２、２４_ｍ＋４は、垂直ドライバ２２１Ｂと接続され、垂直ドライバ２２１Ｂから、走査信号が供給される。このように、垂直ドライバ２２１Ａ、垂直ドライバ２２１Ｂは、走査方向の走査線２４_ｍ＋１、２４_ｍ＋２、２４_ｍ＋３に交互に垂直走査パルスを印加する。また、画素Ｖｐｉｘは、信号線２５_ｎ＋１、２５_ｎ＋２、２５_ｎ＋３により、表示エリア部２１の同じ列に属する他の画素Ｖｐｉｘと互いに接続されている。信号線２５_ｎ＋１、２５_ｎ＋２、２５_ｎ＋３は、水平ドライバ２３１と接続され、水平ドライバ２３１より画素信号が供給される。さらに、画素Ｖｐｉｘは、コモン電極ＣＯＭＬにより、表示エリア部２１の同じ列に属する他の画素Ｖｐｉｘと互いに接続されている。コモン電極ＣＯＭＬは、共通配線３１を介してドライバＩＣ３と接続され、ドライバＩＣ３より駆動信号が供給される。 The pixel Vpix is connected to other pixels Vpix belonging to the same row of the display area unit 21 by scanning lines 24 _{m + 1} , 24 _{m + 2} and 24 _{m + 3} . For example, of the scanning lines 24 _{m + 1} , 24 _{m + 2} and 24 _{m + 3} , the odd scanning lines 24 _{m + 1} and 24 _{m + 3} are connected to the vertical driver 221A, and a scanning signal to be described later is supplied from the vertical driver 221A. Of the scanning lines 24 _{m + 1} , 24 _{m + 2} , and 24 _{m + 3} , even-numbered scanning lines 24 _{m + 2} and 24 _{m + 4} are connected to the vertical driver 221B, and a scanning signal is supplied from the vertical driver 221B. As described above, the vertical driver 221A and the vertical driver 221B alternately apply vertical scanning pulses to the scanning lines 24 _{m + 1} , 24 _{m + 2} , and 24 _{m + 3} in the scanning direction. The pixel Vpix is connected to other pixels Vpix belonging to the same column of the display area unit 21 by signal lines 25 _{n + 1} , 25 _{n + 2} , and 25 _{n + 3} . The signal lines 25 _{n + 1} , 25 _{n + 2} , 25 _{n + 3} are connected to the horizontal driver 231, and a pixel signal is supplied from the horizontal driver 231. Further, the pixel Vpix is connected to another pixel Vpix belonging to the same column of the display area unit 21 by the common electrode COML. The common electrode COML is connected to the driver IC 3 via the common wiring 31, and a drive signal is supplied from the driver IC 3.

図２に示す垂直ドライバ２２１Ａ、２２１Ｂは、垂直走査パルスを、図３に示す信号線２５_ｎ＋１、２５_ｎ＋２、２５_ｎ＋３を介して、画素ＶｐｉｘのＴＦＴ素子Ｔｒのゲートに印加することにより、表示エリア部２１にマトリックス状に形成されている画素Ｖｐｉｘのうちの１行（１水平ライン）を表示駆動の対象として順次選択する。図２に示す水平ドライバ２３１は、画素信号を、図４に示す信号線２５_ｎ＋１、２５_ｎ＋２、２５_ｎ＋３を介して、垂直ドライバ２２１Ａ、２２１Ｂにより順次選択される１水平ラインを含む各画素Ｖｐｉｘにそれぞれ供給する。そして、これらの画素Ｖｐｉｘでは、供給される画素信号に応じて、１水平ラインの表示が行われるようになっている。ドライバＩＣ３は、コモン信号Ｖｃｏｍを印加する。 The vertical drivers 221A and 221B shown in FIG. 2 apply a vertical scanning pulse to the gate of the TFT element Tr of the pixel Vpix via the signal lines 25 _{n + 1} , 25 _{n + 2} and 25 _{n + 3} shown in FIG. One row (one horizontal line) of the pixels Vpix formed in a matrix in the unit 21 is sequentially selected as a display drive target. The horizontal driver 231 shown in FIG. 2 applies the pixel signal to each pixel Vpix including one horizontal line sequentially selected by the vertical drivers 221A and 221B via the signal lines 25 _{n + 1} , 25 _{n + 2} , and 25 _{n + 3} shown in FIG. Supply each. In these pixels Vpix, display of one horizontal line is performed in accordance with the supplied pixel signal. The driver IC 3 applies a common signal Vcom.

上述したように、表示装置１は、垂直ドライバ（ゲートドライバ）２２１Ａ、２２１Ｂが走査線２４_ｍ＋１、２４_ｍ＋２、２４_ｍ＋３を順次走査するように駆動することにより、１水平ラインが順次選択される。また、表示装置１は、１水平ラインに属する画素Ｖｐｉｘに対して、水平ドライバ２３１が画素信号を供給することにより、１水平ラインずつ表示が行われる。 As described above, the display device 1 is driven so that the vertical drivers (gate drivers) 221A and 221B sequentially scan the scanning lines 24m _{+ 1} , _{24m + 2} and _{24m + 3} , so that one horizontal line is sequentially selected. In the display device 1, the horizontal driver 231 supplies pixel signals to the pixels Vpix belonging to one horizontal line, thereby displaying each horizontal line.

表示装置１は、液晶素子ＬＣに同極性の直流電圧が印加され続けることによって液晶の比抵抗（物質固有の抵抗値）等が劣化する可能性がある。表示装置１は、液晶の比抵抗（物質固有の抵抗値）等の劣化を防ぐため、駆動信号のコモン電位を基準として映像信号の極性を所定の周期で反転させる駆動方式が採られる。 In the display device 1, there is a possibility that the specific resistance (resistance value specific to the substance) of the liquid crystal and the like deteriorate due to the continuous application of the direct current DC voltage to the liquid crystal element LC. The display device 1 employs a driving method in which the polarity of the video signal is inverted at a predetermined cycle with reference to the common potential of the driving signal in order to prevent deterioration of the specific resistance (substance specific to the substance) of the liquid crystal.

この表示パネルの駆動方式として、ライン反転、ドット反転、フレーム反転などの駆動方式が知られている。ライン反転は、１ライン（１画素行）に相当する１Ｈ（Ｈは水平期間）の時間周期で映像信号の極性を反転させる駆動方式である。ドット反転は、互いに隣接する上下左右の画素毎に映像信号の極性を交互に反転させる駆動方式である。フレーム反転は、１画面に相当する１フレーム毎に全画素に書き込む映像信号を一度に同じ極性で反転させる駆動方式である。表示装置１は、上記の各駆動方式のいずれを採用することも可能である。 As the display panel driving method, driving methods such as line inversion, dot inversion, and frame inversion are known. Line inversion is a driving method in which the polarity of a video signal is inverted at a time period of 1H (H is a horizontal period) corresponding to one line (one pixel row). The dot inversion is a driving method in which the polarity of the video signal is alternately inverted for each of the upper, lower, left and right adjacent pixels. Frame inversion is a driving method that inverts video signals to be written to all pixels for each frame corresponding to one screen at the same polarity. The display device 1 can employ any of the above driving methods.

（保護機構の機能）
図５は、第１実施形態に係る表示装置の保護機構の機能を示す模式図である。図５は、２つのユニットのうち、垂直ドライバ２２１Ａと共通配線３１との間に補助配線６１が配置されたユニットのみを示す。なお、垂直ドライバ２２１Ｂと共通配線３１との間に補助配線６１が配置されたユニットも同様の機能を備える。 (Protection mechanism function)
FIG. 5 is a schematic diagram illustrating the function of the protection mechanism of the display device according to the first embodiment. FIG. 5 shows only the unit in which the auxiliary wiring 61 is disposed between the vertical driver 221A and the common wiring 31 among the two units. The unit in which the auxiliary wiring 61 is disposed between the vertical driver 221B and the common wiring 31 also has the same function.

垂直ドライバ２２１Ａは、ゲート線駆動回路８０と、走査線（ゲート線）２４のそれぞれに信号を送る複数の信号線８２と、ゲート線駆動回路８０とゲート線駆動回路８０の信号線８２に対応する回路とを繋げる信号引き出し線８４と、を有する。ここで、図５では、信号引き出し線８４を１つのみ示したが、信号線８２と走査線２４との組み合わせに対応して複数配置されている。 The vertical driver 221 A corresponds to the gate line driving circuit 80, a plurality of signal lines 82 that send signals to the scanning lines (gate lines) 24, and the signal lines 82 of the gate line driving circuit 80 and the gate line driving circuit 80. And a signal lead-out line 84 connecting the circuit. Here, although only one signal lead-out line 84 is shown in FIG. 5, a plurality of signal lead-out lines 84 are arranged corresponding to combinations of the signal lines 82 and the scanning lines 24.

ゲート線駆動回路８０は、信号線８２から送られる信号を処理して走査線２４に所定の信号を送る。具体的には、対応する走査線２４に信号線８２から送られる信号に基づいた電圧を印加する。複数の信号線８２は、ドライバＩＣ３と接続された配線であり、信号引き出し線８４を介してゲート線駆動回路８０と連結されている。複数の信号線８２は、ゲート線駆動回路８０との延在方向に沿って、配置されており、延在方向に直交する方向に並んでいる。信号線８２は、ゲート線駆動回路８０よりも基板の外側、つまり補助配線６１側に配置されている。信号引き出し線８４は、信号線８２とゲート線駆動回路８０とを接続している。 The gate line driving circuit 80 processes a signal sent from the signal line 82 and sends a predetermined signal to the scanning line 24. Specifically, a voltage based on a signal sent from the signal line 82 is applied to the corresponding scanning line 24. The plurality of signal lines 82 are wirings connected to the driver IC 3, and are connected to the gate line driving circuit 80 via signal lead lines 84. The plurality of signal lines 82 are arranged along the extending direction with the gate line driving circuit 80 and are arranged in a direction orthogonal to the extending direction. The signal line 82 is disposed outside the substrate, that is, on the auxiliary wiring 61 side with respect to the gate line driving circuit 80. The signal lead line 84 connects the signal line 82 and the gate line driving circuit 80.

ここで、保護機構６０は、上述したように、補助配線６１が、ゲート線駆動回路８０と共通配線３１との間に配置されている。したがって、表示パネル２は、ゲート線駆動回路８０よりも基板の端部側に補助配線６１が配置される。また、補助配線６１は、上述したように、抵抗６２とコンデンサ６３とに接続されている。 Here, as described above, in the protection mechanism 60, the auxiliary wiring 61 is disposed between the gate line driving circuit 80 and the common wiring 31. Therefore, in the display panel 2, the auxiliary wiring 61 is disposed on the end side of the substrate with respect to the gate line driving circuit 80. Further, the auxiliary wiring 61 is connected to the resistor 62 and the capacitor 63 as described above.

表示装置１は、保護機構６０を設けることで、図５の矢印９０に示すように、表示パネル２の外から静電気が共通配線３１に流入し、共通配線３１に流入した静電気が矢印９２に示すように表示パネル２の内側、つまり、垂直ドライバ２２１Ａに向かった場合、矢印９２に示す静電気は、補助配線６１に流入する。補助配線６１には、コンデンサ６３が配置されているため、流入した静電気は、コンデンサ６３に蓄積され、補助配線の電圧は上昇しにくくなる。これにより、表示パネル２に流入した静電気は、補助配線６１に到達した時点で、補助配線６１から補助配線６１に隣接している信号線８２に流入可能な電圧になりにくい状態となる。また、保護機構６０は、コンデンサ６３に蓄積した静電気を抵抗６２で徐々に消費することができ、一定時間経過後は、コンデンサ６３が静電気を蓄積していない状態とすることができる。 The display device 1 is provided with the protection mechanism 60, so that static electricity flows from the outside of the display panel 2 into the common wiring 31 and static electricity flowing into the common wiring 31 is indicated by an arrow 92 as shown by an arrow 90 in FIG. Thus, when it goes to the inside of the display panel 2, that is, toward the vertical driver 221 A, the static electricity indicated by the arrow 92 flows into the auxiliary wiring 61. Since the capacitor 63 is disposed in the auxiliary wiring 61, the inflowing static electricity is accumulated in the capacitor 63, and the voltage of the auxiliary wiring is less likely to increase. As a result, the static electricity that has flowed into the display panel 2 does not easily become a voltage that can flow from the auxiliary wiring 61 to the signal line 82 adjacent to the auxiliary wiring 61 when it reaches the auxiliary wiring 61. Further, the protection mechanism 60 can gradually consume the static electricity accumulated in the capacitor 63 by the resistor 62, and after the fixed time has elapsed, the capacitor 63 can be in a state in which no static electricity is accumulated.

このように、表示装置１は、表示パネル２の基板の垂直ドライバ２２１Ａ、２２１Ｂよりも端部側に保護機構６０を設け、表示パネル２の外部から流入してくる静電気を補助配線６１で受け、コンデンサ６３で蓄積することで、信号線８２に静電気が流れ、信号線８２に流れた静電気が信号引き出し線８４を介してゲート線駆動回路８０に流入してしまうことを抑制することができる。これにより、静電気が表示パネル２に悪影響を及ぼす恐れを低減することができる。 Thus, the display device 1 is provided with the protection mechanism 60 on the end side of the vertical driver 221A, 221B of the substrate of the display panel 2, and receives the static electricity flowing from the outside of the display panel 2 by the auxiliary wiring 61, By accumulating with the capacitor 63, static electricity flows through the signal line 82, and static electricity flowing through the signal line 82 can be prevented from flowing into the gate line driving circuit 80 through the signal lead line 84. Thereby, the possibility that static electricity adversely affects the display panel 2 can be reduced.

また、保護機構６０は、補助配線６１をコンデンサ６３と抵抗６２に接続させ、静電気をコンデンサ６３に一旦蓄積させ、その後抵抗６２で消費させることで、補助配線６１が接続しているアース（ＧＮＤ）に静電気が流入し、表示装置１のアースの電位が変化し、表示装置１内の他の機器、素子に影響を及ぼす恐れを低減することができる。 Further, the protection mechanism 60 connects the auxiliary wiring 61 to the capacitor 63 and the resistor 62, temporarily accumulates static electricity in the capacitor 63, and then consumes it by the resistor 62, thereby grounding (GND) to which the auxiliary wiring 61 is connected. Static electricity flows into the display device 1 and the ground potential of the display device 1 changes, which can reduce the risk of affecting other devices and elements in the display device 1.

また、表示装置１は、保護機構６０を設け、外部から流入した静電気が垂直ドライバ２２１Ａ、２２１Ｂに悪影響を与える恐れを低減できることで、垂直ドライバ２２１Ａ、２２１Ｂから表示パネル２の基板の縁までの距離を短くしても、静電気が垂直ドライバ２２１Ａ、２２１Ｂに悪影響を与える恐れを低減できる。これにより、静電気の影響を抑えるために設ける基板の縁と垂直ドライバ２２１Ａとの距離や、配線と配線との距離を短くすることができ、基板を小型化することができる。 Further, the display device 1 is provided with the protection mechanism 60, and can reduce the possibility that static electricity flowing from the outside adversely affects the vertical drivers 221A and 221B, so that the distance from the vertical drivers 221A and 221B to the edge of the substrate of the display panel 2 Even if it is shortened, the possibility that static electricity adversely affects the vertical drivers 221A and 221B can be reduced. Thus, the distance between the edge of the substrate provided to suppress the influence of static electricity and the vertical driver 221A, the distance between the wirings, and the wiring can be shortened, and the substrate can be miniaturized.

これにより、表示装置１は、外部からの静電気による放電が垂直ドライバ２２１Ａ、２２１Ｂ（駆動回路）に到達することを抑制することができ、かつ、額縁を細くして全体を小型化することができる。 Thereby, the display apparatus 1 can suppress the discharge due to static electricity from the outside from reaching the vertical drivers 221A and 221B (drive circuit), and can reduce the size of the entire frame by narrowing the frame. .

ここで、保護機構６０は、補助配線６１に接続するコンデンサ６３、つまり静電気を蓄積する静電容量部の容量Ｃが大きいことが好ましい。具体的には、保護機構６０は、静電容量部の静電容量を１００ｎＦ以上とすることが好ましく、１０μＦ以上とすることがより好ましい。静電容量を１００ｎＦ以上、好ましくは１０μＦ以上とすることで、流入した静電気の電圧のピーク（最大値）を好適に低下することができ、保護機構６０よりも表示パネル２の内部側に静電気が流入することを抑制できる。また、仮に流入した場合も電圧を低下できるため、表示パネル２の内部側の回路等に悪影響を及ぼす恐れを低減することができる。例えば、１５０ｐＦ、２０ｋＶの放電源から３μＣの電荷が流入した場合も静電容量６３を前述のように大きくとることで、適切に電荷を蓄積することができる。 Here, it is preferable that the protection mechanism 60 has a large capacitance C of the capacitor 63 connected to the auxiliary wiring 61, that is, the electrostatic capacitance portion that accumulates static electricity. Specifically, in the protection mechanism 60, the capacitance of the capacitance unit is preferably 100 nF or more, and more preferably 10 μF or more. By setting the electrostatic capacity to 100 nF or more, preferably 10 μF or more, the peak (maximum value) of the static electricity that has flowed in can be suitably reduced, and static electricity is generated inside the display panel 2 relative to the protection mechanism 60. Inflow can be suppressed. In addition, since the voltage can be lowered even if it flows in, it is possible to reduce the risk of adversely affecting the circuits on the inner side of the display panel 2 and the like. For example, even when 3 μC of charge flows from a 150 pF, 20 kV discharge source, the charge 63 can be appropriately stored by increasing the capacitance 63 as described above.

なお、本実施形態の表示装置１は、いずれも抵抗６２及びコンデンサ６３の補助配線６１との接続部と反対側の端部をアースに接続した等電位部であればよい。 Note that the display device 1 of the present embodiment may be any equipotential portion in which the end of the resistor 62 and the capacitor 63 opposite to the connection portion of the auxiliary wiring 61 is connected to the ground.

保護機構６０は、補助配線６１に接続する抵抗６２、つまりコンデンサ６３に蓄積された電荷を消費する機器の抵抗値を高くすることが好ましい。具体的には、保護機構６０は、補助配線６１に接続する抵抗の抵抗値を、補助配線６１の配線の抵抗の１００倍以上とすることが好ましい。これにより、コンデンサ６３の電荷を抵抗６２で徐々に消費させることができ、アース、等電位部に電荷が多く流入し、悪影響を与える恐れを低減できる。 The protection mechanism 60 preferably increases the resistance value of the resistor 62 connected to the auxiliary wiring 61, that is, the device that consumes the electric charge accumulated in the capacitor 63. Specifically, the protection mechanism 60 preferably sets the resistance value of the resistor connected to the auxiliary wiring 61 to 100 times or more the resistance of the wiring of the auxiliary wiring 61. Thereby, the electric charge of the capacitor 63 can be gradually consumed by the resistor 62, and the possibility that a large amount of electric charge flows into the ground and the equipotential portion and adversely affects it can be reduced.

また、表示パネル２は、共通配線３１を表示パネル２の基板の外縁に沿って配置し、両端がドライバＩＣ３に接続した構造とすることで、配線の一箇所が断線しても、コモン電極にコモン信号Ｖｃｏｍを印加することができる。 Further, the display panel 2 has a structure in which the common wiring 31 is arranged along the outer edge of the substrate of the display panel 2 and both ends are connected to the driver IC 3, so that even if one part of the wiring is disconnected, A common signal Vcom can be applied.

ここで、表示パネル２は、補助配線６１を走査線２４に使用するメタル層と信号線２５に使用するメタル層との両方を積層した構造にすることが好ましい。これにより、補助配線６１を実質的に厚くすることができるため、配線の抵抗を低下させることができ、電気を流れやすくすることができる。電気を流れやすくすることで、より迅速にコンデンサ６３に電気を蓄積させることができ、電圧のピークを低下させることができる。 Here, it is preferable that the display panel 2 has a structure in which both the metal layer used for the scanning line 24 and the metal layer used for the signal line 25 are stacked. Thereby, since the auxiliary wiring 61 can be made substantially thick, the resistance of the wiring can be reduced, and electricity can be easily flowed. By facilitating the flow of electricity, electricity can be accumulated in the capacitor 63 more quickly, and the voltage peak can be reduced.

また、補助配線６１は、共通配線３１の抵抗は一般に、数十Ω〜１ｋΩであるので、補助配線６１は、配線の抵抗を、３００Ω以下とすることが好ましい。これにより、補助配線６１に電気を流れやすくすることができる。 In addition, since the auxiliary wiring 61 generally has a resistance of the common wiring 31 of several tens of Ω to 1 kΩ, the auxiliary wiring 61 preferably has a wiring resistance of 300Ω or less. As a result, electricity can easily flow through the auxiliary wiring 61.

ここで、補助配線は、共通配線に近接させることが好ましい。これにより補助配線と共通配線との間で放電が発生しやすくなり、共通配線に流入する静電気量を抑制できる。 Here, the auxiliary wiring is preferably close to the common wiring. As a result, discharge easily occurs between the auxiliary wiring and the common wiring, and the amount of static electricity flowing into the common wiring can be suppressed.

（変形例）
図６は、第１実施形態に係る表示装置の変形例の保護機構の概略構成を示す模式図である。図６に示す表示装置１ａは、共通配線３１よりも基板の縁側、つまり、垂直ドライバ２２１Ａよりも遠い位置に補助配線６１を配置している。表示装置１ａは、補助配線６１を共通配線３１よりも基板の端部側に設けることで、矢印９０に示すように、外側から流入する静電気が補助配線６１に流入する。その後、静電気の強さによっては、矢印９２に示すように、補助配線６１から共通配線３１に流入する。 (Modification)
FIG. 6 is a schematic diagram illustrating a schematic configuration of a protection mechanism of a modification of the display device according to the first embodiment. In the display device 1a shown in FIG. 6, the auxiliary wiring 61 is arranged on the edge side of the substrate from the common wiring 31, that is, at a position farther from the vertical driver 221A. In the display device 1 a, the auxiliary wiring 61 is provided on the end side of the substrate with respect to the common wiring 31, so that static electricity flowing from the outside flows into the auxiliary wiring 61 as indicated by an arrow 90. Thereafter, depending on the strength of static electricity, the auxiliary wire 61 flows into the common wire 31 as indicated by an arrow 92.

表示装置１ａは、補助配線６１を、垂直ドライバ２２１Ａ（保護対象の駆動回路）よりも基板の縁側に配置すれはよく、共通配線３１よりも基板の縁側に補助配線６１を配置してもよい。表示装置１ａは、垂直ドライバ２２１Ａ（保護対象の駆動回路）よりも基板の縁側に補助配線６１を配置することで、基板の外側から垂直ドライバ２２１Ａに向かう静電気を、垂直ドライバ２２１Ａに到達する前に補助配線６１に流入させることができる。これにより、静電気が垂直ドライバ２２１ａに悪影響を与える恐れを低減することができる。 In the display device 1 a, the auxiliary wiring 61 may be arranged on the edge side of the substrate with respect to the vertical driver 221 A (the drive circuit to be protected), and the auxiliary wiring 61 may be arranged on the edge side of the substrate with respect to the common wiring 31. The display device 1a arranges the auxiliary wiring 61 on the edge side of the substrate with respect to the vertical driver 221A (the drive circuit to be protected), so that static electricity directed from the outside of the substrate toward the vertical driver 221A reaches the vertical driver 221A. It can flow into the auxiliary wiring 61. Thereby, the possibility that static electricity may adversely affect the vertical driver 221a can be reduced.

また、表示装置１ａは、共通配線３１よりも基板の縁側に補助配線６１を配置することで、表示パネル２に流入した静電気を、共通配線３１に流入する前に補助配線６１に流入させることができる。これにより、静電気が共通配線３１に悪影響を与える可能性も低減することができる。さらに、補助配線６１よりも内側に静電気が流入した場合でも、共通配線３１に流入させることができ、表示装置１ａに悪影響が及ぶ恐れを低減することができる。 In addition, the display device 1 a arranges the auxiliary wiring 61 on the edge side of the substrate with respect to the common wiring 31, thereby allowing static electricity that has flowed into the display panel 2 to flow into the auxiliary wiring 61 before flowing into the common wiring 31. it can. Thereby, the possibility that static electricity adversely affects the common wiring 31 can also be reduced. Furthermore, even when static electricity flows into the inner side of the auxiliary wiring 61, it can be made to flow into the common wiring 31, and the possibility of adverse effects on the display device 1a can be reduced.

また、補助配線６１は、基板の表面に直交する方向から見た場合、共通配線３１と重なる位置に配置してもよい。重なる位置に配置しても、静電気を垂直ドライバ２２１Ａ、２２１Ｂに流入する前に補助配線６１に流入させることができ、同様の効果を得ることができる。 Further, the auxiliary wiring 61 may be disposed at a position overlapping the common wiring 31 when viewed from a direction orthogonal to the surface of the substrate. Even if they are arranged at the overlapping positions, static electricity can flow into the auxiliary wiring 61 before flowing into the vertical drivers 221A and 221B, and the same effect can be obtained.

また、本実施形態では、表示装置１の駆動回路の保護機構６０としたがこれに限定されない。保護機構６０は、駆動回路を供える各種機器の保護機構として用いることができる。例えば、タッチパネル（タッチセンサ）の保護回路として用いることができる。 In the present embodiment, the protection mechanism 60 of the drive circuit of the display device 1 is used, but the present invention is not limited to this. The protection mechanism 60 can be used as a protection mechanism for various devices including a drive circuit. For example, it can be used as a protection circuit for a touch panel (touch sensor).

＜１−２．第２実施形態＞
図７は、第２実施形態に係る表示装置のシステム構成例を表すブロック図である。なお、上述した第１実施形態で説明したものと同じ構成要素には同一の符号を付して重複する説明は省略する。 <1-2. Second Embodiment>
FIG. 7 is a block diagram illustrating a system configuration example of the display device according to the second embodiment. In addition, the same code | symbol is attached | subjected to the same component as what was demonstrated in 1st Embodiment mentioned above, and the overlapping description is abbreviate | omitted.

図７に示す表示装置１ｂは、２つのユニットの補助配線６１が、配線１２０で接続されている。これにより、２つのユニットの補助配線６１が、電気的に繋がった状態となる。また、配線１２０も補助配線６１と同様に抵抗６２及びコンデンサ６３に接続された状態となる。表示装置１ｂは、抵抗６２及びコンデンサ６３に接続された配線を、表示パネル２の外縁の３辺、具体的には、ドライバＩＣ３が設けられている辺以外の辺に配置している。 In the display device 1 b shown in FIG. 7, the auxiliary wiring 61 of the two units is connected by the wiring 120. As a result, the auxiliary wiring 61 of the two units is electrically connected. The wiring 120 is also connected to the resistor 62 and the capacitor 63 in the same manner as the auxiliary wiring 61. In the display device 1b, wirings connected to the resistor 62 and the capacitor 63 are arranged on three sides of the outer edge of the display panel 2, specifically on sides other than the side where the driver IC 3 is provided.

これにより、表示装置１ｂは、配線１２０が配置されている辺についても外側から流入した静電気を配線１２０及びコンデンサ６３で蓄積できる。これにより、配線１２０が配置されている辺の外側から流入した静電気の電圧を低減することができ、当該静電気が表示パネル２に悪影響を与える恐れを低減することができる。また、表示装置１ｂは、２つの補助配線６１及び配線１２０が繋がっている。流入した静電気を２つのコンデンサ６３で蓄積することができる。これにより、設置したコンデンサ６３を有効に活用することができ、静電気を蓄積する静電容量部の容量をより大きくすることができる。 As a result, the display device 1 b can accumulate the static electricity flowing from the outside with the wiring 120 and the capacitor 63 even on the side where the wiring 120 is disposed. Thereby, the voltage of static electricity flowing from the outside of the side where the wiring 120 is disposed can be reduced, and the possibility that the static electricity adversely affects the display panel 2 can be reduced. In the display device 1b, the two auxiliary wirings 61 and the wiring 120 are connected. Inflowing static electricity can be accumulated by the two capacitors 63. Thereby, the installed capacitor 63 can be used effectively, and the capacitance of the capacitance unit that accumulates static electricity can be further increased.

また、表示装置１ｂは、表示パネル２の四隅の領域Ａ１のうち、２つの領域Ａ１に抵抗６２及びコンデンサ６３を設けたが、配置位置は特に限定されない。また、１つの保護線に接続するコンデンサ６３の数も１つに限定されない。表示装置１ｂは、表示パネル２の基板の空いている領域に補助配線６１と接続したコンデンサ６３を配置することが好ましい。例えば、四隅の領域Ａ１の全て、つまり４箇所にコンデンサ６３を配置してもよい。また、表示エリア部２１の水平ドライバ２３１側とは反対側の辺と表示パネル２の隅との間の領域Ａ２にコンデンサ６３を配置してもよい。表示装置１ｂは、基板の空いている領域にそれぞれコンデンサ６３を配置することで、補助配線６１に接続しているコンデンサ６３の静電容量の総量をより大きくすることができる。なお、表示装置１ｂは、領域Ａ１、Ａ２にコンデンサ６３を作る場合、ＴＦＴ作成時に２つの導電層が絶縁層を挟むパターンを設けることで作成できる。つまり、保護機構６０は、コンデンサ６３の集合体の静電容量部でより多くの電荷を蓄積することができる。 In the display device 1b, the resistor 62 and the capacitor 63 are provided in two regions A1 of the four corner regions A1 of the display panel 2, but the arrangement position is not particularly limited. Further, the number of capacitors 63 connected to one protective line is not limited to one. In the display device 1b, it is preferable that the capacitor 63 connected to the auxiliary wiring 61 is disposed in an empty area of the substrate of the display panel 2. For example, the capacitors 63 may be arranged in all four corner areas A1, that is, in four places. In addition, the capacitor 63 may be disposed in a region A2 between the side of the display area 21 opposite to the horizontal driver 231 side and the corner of the display panel 2. The display device 1b can increase the total amount of capacitance of the capacitors 63 connected to the auxiliary wiring 61 by disposing the capacitors 63 in the vacant areas of the substrate. The display device 1b can be formed by forming a pattern in which two conductive layers sandwich an insulating layer when forming a TFT when the capacitor 63 is formed in the regions A1 and A2. That is, the protection mechanism 60 can accumulate more electric charge in the capacitance part of the aggregate of the capacitors 63.

＜１−３．第３実施形態＞
図８は、第３実施形態に係る表示装置のシステム構成例を表すブロック図である。なお、上述した第１実施形態で説明したものと同じ構成要素には同一の符号を付して重複する説明は省略する。 <1-3. Third Embodiment>
FIG. 8 is a block diagram illustrating a system configuration example of the display device according to the third embodiment. In addition, the same code | symbol is attached | subjected to the same component as what was demonstrated in 1st Embodiment mentioned above, and the overlapping description is abbreviate | omitted.

図８に示す表示装置１ｃは、一つのユニットの補助配線６１の垂直ドライバ２２１Ａと共通配線３１で挟まれた領域に多数のコンデンサ１３０が接続され、もう１つのユニットの補助配線６１の垂直ドライバ２２１Ｂと共通配線３１で挟まれた領域に多数のコンデンサ１３０が接続されている。コンデンサ１３０は、コンデンサ６３と同様にアースに接続されている。 In the display device 1c shown in FIG. 8, a large number of capacitors 130 are connected to a region sandwiched between the vertical driver 221A of the auxiliary wiring 61 of one unit and the common wiring 31, and the vertical driver 221B of the auxiliary wiring 61 of the other unit. A large number of capacitors 130 are connected to a region sandwiched between the common wires 31. The capacitor 130 is connected to the ground similarly to the capacitor 63.

表示装置１ｃは、垂直ドライバ２２１Ａ、２２１Ｂと共通配線３１で挟まれた領域に補助配線６１と接続するコンデンサ１３０を設けることで、補助配線６１に流入した静電気の電荷をすぐにコンデンサ１３０に蓄積することができる。これにより、流入した静電気の電圧のピークを下げることができ補助配線６１よりも表示パネル２の内側に静電気が流入する恐れを低減することができ、仮に流入した場合も流入した静電気が他の機器に悪影響を与える恐れを低減することができる。 In the display device 1c, the capacitor 130 connected to the auxiliary wiring 61 is provided in a region sandwiched between the vertical drivers 221A and 221B and the common wiring 31, so that the static charge flowing into the auxiliary wiring 61 is immediately stored in the capacitor 130. be able to. As a result, the peak of the voltage of the inflowing static electricity can be reduced, and the possibility that static electricity will flow into the display panel 2 rather than the auxiliary wiring 61 can be reduced. The risk of adversely affecting the product can be reduced.

また、表示装置１ｃは、コンデンサ１３０を多数設けることで、１つ１つのコンデンサ１３０の容量が小さくても全体の静電容量を大きくすることができる。これにより、垂直ドライバ２２１Ａ、２２１Ｂと共通配線３１で挟まれた領域の幅を狭く維持しつつ（コンデンサ１３０を配置する領域の幅を小さくしつつ）、静電容量を大きくすることができる。また、垂直ドライバ２２１Ａ、２２１Ｂと共通配線３１で挟まれた領域にコンデンサ１３０を列状に配置することで、垂直ドライバ２２１Ａ、２２１Ｂの延在方向に一定の間隔でコンデンサ１３０を設けることができる。これにより、垂直ドライバ２２１Ａ、２２１Ｂの延在方向のどの位置から補助配線６１に静電気が流入しても、流入した位置の近傍のコンデンサ１３０で電荷を蓄積することができる。これにより、流入した静電気の電圧のピークを下げることができ、補助配線６１よりも表示パネル２の内側に静電気が流入する恐れを低減することができ、仮に流入した場合も流入した静電気が他の機器に悪影響を与える恐れを低減することができる。 Further, the display device 1c can increase the overall capacitance by providing a large number of capacitors 130 even if the capacitance of each capacitor 130 is small. As a result, the capacitance can be increased while the width of the region sandwiched between the vertical drivers 221A and 221B and the common wiring 31 is kept narrow (the width of the region in which the capacitor 130 is disposed is reduced). In addition, the capacitors 130 can be provided at regular intervals in the extending direction of the vertical drivers 221A and 221B by arranging the capacitors 130 in a row in a region sandwiched between the vertical drivers 221A and 221B and the common wiring 31. Thereby, even if static electricity flows into the auxiliary wiring 61 from any position in the extending direction of the vertical drivers 221A and 221B, electric charges can be accumulated in the capacitor 130 in the vicinity of the flowing position. As a result, the peak of the voltage of the inflowing static electricity can be lowered, and the possibility of static electricity flowing into the display panel 2 rather than the auxiliary wiring 61 can be reduced. The risk of adversely affecting the device can be reduced.

＜１−４．第４実施形態＞
図９は、第４実施形態に係る表示装置のシステム構成例を表すブロック図である。なお、上述した第１実施形態で説明したものと同じ構成要素には同一の符号を付して重複する説明は省略する。 <1-4. Fourth Embodiment>
FIG. 9 is a block diagram illustrating a system configuration example of the display device according to the fourth embodiment. In addition, the same code | symbol is attached | subjected to the same component as what was demonstrated in 1st Embodiment mentioned above, and the overlapping description is abbreviate | omitted.

図９に示す表示装置１ｄは、保護機構として、補助配線６１と、配線１４１と、抵抗１４２と、コンデンサ１４３とを含むユニットを２つ備える。２つのユニットは、垂直ドライバ２２１Ａ、２２１Ｂに対応して配置されている。表示装置１ｄは、基板１５０が、フレキシブルプリント基板５０を介して表示パネル２と接続されている。 The display device 1d illustrated in FIG. 9 includes two units including an auxiliary wiring 61, a wiring 141, a resistor 142, and a capacitor 143 as a protection mechanism. The two units are arranged corresponding to the vertical drivers 221A and 221B. In the display device 1 d, the substrate 150 is connected to the display panel 2 via the flexible printed circuit board 50.

補助配線６１は、配線１４１を介して抵抗１４２及びコンデンサ１４３と接続されている。配線１４１は、一方の端部が表示パネル２の補助配線６１と接続し、他方の端部が基板１５０の抵抗１４２及びコンデンサ１４３と接続している。配線１４１は、表示パネル２の基板、フレキシブルプリント基板５０、基板１５０に配置されている。抵抗１４２及びコンデンサ１４３は、基板１５０に配置されている。ここで、配線１４１は、一部の配線が共通配線３１と重なる部分を、表示パネル２の共通配線３１と異なる層に形成することで、配線を分離している。 The auxiliary wiring 61 is connected to the resistor 142 and the capacitor 143 through the wiring 141. The wiring 141 has one end connected to the auxiliary wiring 61 of the display panel 2 and the other end connected to the resistor 142 and the capacitor 143 of the substrate 150. The wiring 141 is disposed on the substrate of the display panel 2, the flexible printed circuit board 50, and the substrate 150. The resistor 142 and the capacitor 143 are disposed on the substrate 150. Here, the wiring 141 is separated by forming a portion where a part of the wiring overlaps with the common wiring 31 in a layer different from the common wiring 31 of the display panel 2.

表示装置１ｄは、抵抗１４２及びコンデンサ１４３を表示パネル２とは異なる基板１５０に配置することで、コンデンサ１４３を配置可能な領域をより大きくすることができる。これにより、容量の大きいコンデンサ１４３を配置することが可能となる。このように、表示装置１ｄは、抵抗１４２及びコンデンサ１４３を表示パネル２の外に設けることで、蓄積できる電荷を大きくすることができ、単位時間当たりに蓄積できる電荷の量を大きくすることができる。これにより、補助配線６１に流入した静電気のピークの電圧を低下させることができる。 In the display device 1d, by arranging the resistor 142 and the capacitor 143 on the substrate 150 different from the display panel 2, the area where the capacitor 143 can be arranged can be increased. Thereby, the capacitor 143 having a large capacity can be arranged. Thus, the display device 1d can increase the amount of charge that can be accumulated by providing the resistor 142 and the capacitor 143 outside the display panel 2, and can increase the amount of charge that can be accumulated per unit time. . Thereby, the peak voltage of static electricity flowing into the auxiliary wiring 61 can be reduced.

＜１−５．計測結果＞
図１０は、表示装置の保護機構の構成を模式的に示すブロック図である。図１１は、表示装置の保護機構で検出される電圧の計測結果を示すグラフである。図１２は、表示装置の保護機構で検出される電圧の計測結果を示すグラフである。図１３は、表示装置の保護機構で検出される電圧の計測結果を示すグラフである。 <1-5. Measurement results>
FIG. 10 is a block diagram schematically showing the configuration of the protection mechanism of the display device. FIG. 11 is a graph showing the measurement result of the voltage detected by the protection mechanism of the display device. FIG. 12 is a graph showing the measurement result of the voltage detected by the protection mechanism of the display device. FIG. 13 is a graph showing the measurement result of the voltage detected by the protection mechanism of the display device.

図１０は、第１実施形態と同様の構成の表示装置の補助配線６１と共通配線３１と放電源１０２との抵抗と容量の関係を示している。放電源１０２は、外部から流入する静電気を想定したものであり、一般的な家電製品の放電試験に用いる抵抗と容量を備え、所定の電圧を印加している。抵抗１０４は、共通配線３１の配線の抵抗である。ショート部１０６は、共通配線３１と補助配線６１の間でショート、つまり電流が流れたと仮定した部分である。ショート部１０６は、共通配線３１と補助配線６１との間で電流が流れる際の抵抗が抵抗１０６ａとなる。抵抗１０８は、補助配線６１の配線の抵抗である。コンデンサ６３は、補助配線６１の端部に配置された容量である。コンデンサ１１０は、補助配線６１の途中、つまり共通配線３１と垂直ドライバ２２１Ａ、２２１Ｂとの間に配置された容量である。表示装置１は、共通配線３１と補助配線６１の間でショートが発生した場合、模式的に図１０に示す抵抗とコンデンサの構成とみなすことができる。本実施例では、共通配線３１の抵抗１０４の合計の抵抗を６００Ωとした。 FIG. 10 shows the relationship between the resistance and capacitance of the auxiliary wiring 61, the common wiring 31, and the discharge source 102 of the display device having the same configuration as that of the first embodiment. The discharge power source 102 is assumed to be static electricity flowing from the outside, and has a resistance and a capacity used for a discharge test of a general home appliance, and applies a predetermined voltage. The resistor 104 is a resistance of the common wiring 31. The short portion 106 is a portion that is assumed to be short-circuited between the common wiring 31 and the auxiliary wiring 61, that is, a current flows. In the short section 106, a resistance when a current flows between the common wiring 31 and the auxiliary wiring 61 becomes the resistance 106a. The resistor 108 is a resistance of the auxiliary wiring 61. The capacitor 63 is a capacitance disposed at the end of the auxiliary wiring 61. The capacitor 110 is a capacitor disposed in the middle of the auxiliary wiring 61, that is, between the common wiring 31 and the vertical drivers 221A and 221B. When a short circuit occurs between the common wiring 31 and the auxiliary wiring 61, the display device 1 can be regarded as a configuration of resistors and capacitors schematically illustrated in FIG. In this embodiment, the total resistance of the resistors 104 of the common wiring 31 is 600Ω.

上記条件に基づいて、コンデンサ６３の容量を１０μＦ、コンデンサ１１０の合計の容量を０とし、パラメータとして補助配線６１の抵抗値を種々の値とした場合のショート部１０６での電圧の変動を計測した。計測結果を図１１に示す。なお、ｔｒａｎ１．Ｖ（ｃ４）は抵抗１０８を無限大とし、ｔｒａｎ２．Ｖ（ｈ４）は抵抗１０８の合計を６００Ωとし、ｔｒａｎ３．Ｖ（ｈ４）は抵抗１０８の合計を３００Ωとし、ｔｒａｎ４．Ｖ（ｈ４）は抵抗１０８の合計を１５０Ωとした。 Based on the above conditions, the voltage variation in the short section 106 was measured when the capacitance of the capacitor 63 was 10 μF, the total capacitance of the capacitor 110 was 0, and the resistance value of the auxiliary wiring 61 was various values as parameters. . The measurement results are shown in FIG. In addition, tran1. V (c4) makes the resistor 108 infinite and tran2. V (h4) is a total of the resistors 108 of 600Ω, and tran3. V (h4) is the total of the resistors 108 is 300Ω, and tran4. V (h4) was set to 150Ω for the total of the resistors 108.

図１１に示すように保護機構は、補助配線６１の抵抗値を低くするほど、流れる電圧のピークを低下できることがわかる。また保護機構は、補助配線６１の抵抗値を、共通配線３１の配線の抵抗値以下とすることで、電圧のピークをより確実に低下できることがわかる。 As shown in FIG. 11, it can be seen that the protection mechanism can lower the peak of the flowing voltage as the resistance value of the auxiliary wiring 61 is lowered. It can also be seen that the protection mechanism can more reliably lower the voltage peak by setting the resistance value of the auxiliary wiring 61 to be equal to or lower than the resistance value of the common wiring 31.

なお、表示装置１は、外部の放電源１０２と共通配線３１とのショートと、共通配線３１と補助配線６１とのショートにタイムラグが生じる。したがって、実際に補助配線に生じる電圧は、図１０のショート部の電流よりも低くなる。 In the display device 1, a time lag occurs between a short circuit between the external discharge source 102 and the common wiring 31 and a short circuit between the common wiring 31 and the auxiliary wiring 61. Therefore, the voltage actually generated in the auxiliary wiring is lower than the current in the short portion in FIG.

次に、コンデンサ６３の容量を１０μＦ、補助配線６１の抵抗値を３００Ωとし、パラメータとしてコンデンサ１１０の合計の容量を種々の値とした場合のショート部１０６での電圧の変動を計測した。計測結果を図１２に示す。なお、コンデンサ１１０の容量は、ｔｒａｎ１．Ｖ（Ｃ４）の容量を０とし、ｔｒａｎ２．Ｖ（Ｃ４）は容量を０．１ｎＦとし、ｔｒａｎ３．Ｖ（Ｃ４）は容量を１ｎＦし、ｔｒａｎ４．Ｖ（Ｃ４）は容量を１０ｎＦとした。 Next, the fluctuation of the voltage in the short section 106 was measured when the capacitance of the capacitor 63 was 10 μF, the resistance value of the auxiliary wiring 61 was 300Ω, and the total capacitance of the capacitor 110 was various values as parameters. The measurement results are shown in FIG. Note that the capacitance of the capacitor 110 is tran1. The capacity of V (C4) is set to 0, and tran2. V (C4) has a capacitance of 0.1 nF, and tran3. V (C4) has a capacitance of 1 nF, and tran4. V (C4) had a capacity of 10 nF.

図１２に示すように保護機構は、コンデンサ６１１０の容量を大きくするほど発生する電圧のピークを低下でき、さらに、蓄積した電荷を消費する時間も短くすることができる。なお、図１２に示す例では、コンデンサ１１０の容量を１ｎＦとすることで、コンデンサ１１０にかかる電圧を１００Ｖ以下とすることができる。また、図１２に示す例では、図示していないがコンデンサ１１０の反対側配線の抵抗も考慮したものである。 As shown in FIG. 12, the protection mechanism can reduce the peak of the voltage generated as the capacitance of the capacitor 6110 is increased, and can also shorten the time for consuming the accumulated charge. In the example shown in FIG. 12, the voltage applied to the capacitor 110 can be set to 100 V or less by setting the capacitance of the capacitor 110 to 1 nF. In the example shown in FIG. 12, although not shown, the resistance of the wiring on the opposite side of the capacitor 110 is also taken into consideration.

次に、コンデンサ６３の容量を１０μＦ、コンデンサ１１０の合計の容量を０とし、補助配線６１の抵抗値を無限大として、共通配線３１に電荷が流入してから、共通配線３１と補助配線６１との間でショートが発生するまでの時間に２０ｎｓ係る設定で計測を行った、計測結果を図１３に示す。ｔｒａｎ２．Ｖ（ｈ４）が共通配線３１と補助配線６１との間でショートが発生するまでの時間に２０ｎｓ係る設定の計測結果である。図１３に示すように放電までにタイムラグが発生することで、ピークの電圧を下げることができる。 Next, the capacitance of the capacitor 63 is 10 μF, the total capacitance of the capacitor 110 is 0, the resistance value of the auxiliary wiring 61 is infinite, and the charge flows into the common wiring 31, and then the common wiring 31 and the auxiliary wiring 61 FIG. 13 shows a measurement result obtained by performing measurement at a setting related to 20 ns for a time until a short circuit occurs between. tran2. V (h4) is a measurement result of a setting related to 20 ns for a time until a short circuit occurs between the common wiring 31 and the auxiliary wiring 61. As shown in FIG. 13, a time lag occurs before discharge, so that the peak voltage can be lowered.

＜２．適用例＞
次に、図１４〜図２５を参照して、実施形態で説明した表示装置１の適用例について説明する。図１４〜図２５は、本実施形態に係る表示装置を適用する電子機器の一例を示す図である。本実施形態に係る表示装置１は、テレビジョン装置、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置あるいはビデオカメラなどのあらゆる分野の電子機器に適用することが可能である。言い換えると、本実施形態に係る表示装置１は、外部から入力された映像信号あるいは内部で生成した映像信号を、画像あるいは映像として表示するあらゆる分野の電子機器に適用することが可能である。 <2. Application example>
Next, an application example of the display device 1 described in the embodiment will be described with reference to FIGS. 14 to 25 are diagrams illustrating an example of an electronic apparatus to which the display device according to the present embodiment is applied. The display device 1 according to the present embodiment can be applied to electronic devices in various fields such as a television device, a digital camera, a notebook personal computer, a mobile terminal device such as a mobile phone, or a video camera. In other words, the display device 1 according to the present embodiment can be applied to electronic devices in various fields that display an externally input video signal or an internally generated video signal as an image or video.

（適用例１）
図１４に示す電子機器は、本実施形態に係る表示装置１が適用されるテレビジョン装置である。このテレビジョン装置は、例えば、フロントパネル５１１及びフィルターガラス５１２を含む映像表示画面部５１０を有しており、この映像表示画面部５１０は、本実施形態に係る表示装置である。 (Application example 1)
The electronic device shown in FIG. 14 is a television device to which the display device 1 according to this embodiment is applied. The television apparatus has, for example, a video display screen unit 510 including a front panel 511 and a filter glass 512, and the video display screen unit 510 is a display device according to the present embodiment.

（適用例２）
図１５及び図１６に示す電子機器は、本実施形態に係る表示装置１が適用されるデジタルカメラである。このデジタルカメラは、例えば、フラッシュ用の発光部５２１、表示部５２２、メニュースイッチ５２３及びシャッターボタン５２４を有しており、その表示部５２２は、本実施形態に係る表示装置である。 (Application example 2)
The electronic apparatus shown in FIGS. 15 and 16 is a digital camera to which the display device 1 according to this embodiment is applied. The digital camera includes, for example, a flash light emitting unit 521, a display unit 522, a menu switch 523, and a shutter button 524, and the display unit 522 is a display device according to the present embodiment.

（適用例３）
図１７に示す電子機器は、本実施形態に係る表示装置１が適用されるビデオカメラの外観を表すものである。このビデオカメラは、例えば、本体部５３１、この本体部５３１の前方側面に設けられた被写体撮影用のレンズ５３２、撮影時のスタート／ストップスイッチ５３３及び表示部５３４を有している。そして、表示部５３４は、本実施形態に係る表示装置である。 (Application example 3)
The electronic apparatus shown in FIG. 17 represents the appearance of a video camera to which the display device 1 according to this embodiment is applied. This video camera has, for example, a main body 531, a subject photographing lens 532 provided on the front side surface of the main body 531, a start / stop switch 533 during photographing, and a display 534. The display unit 534 is a display device according to the present embodiment.

（適用例４）
図１８に示す電子機器は、本実施形態に係る表示装置１が適用されるノート型パーソナルコンピュータである。このノート型パーソナルコンピュータは、例えば、本体５４１、文字等の入力操作のためのキーボード５４２及び画像を表示する表示部５４３を有しており、表示部５４３は、本実施形態に係る表示装置である。 (Application example 4)
The electronic apparatus shown in FIG. 18 is a notebook personal computer to which the display device 1 according to this embodiment is applied. The notebook personal computer has, for example, a main body 541, a keyboard 542 for inputting characters and the like, and a display unit 543 for displaying an image. The display unit 543 is a display device according to this embodiment. .

（適用例５）
図１９〜図２５に示す電子機器は、本実施形態に係る表示装置１が適用される携帯電話機である。この携帯電話機は、例えば、上側筐体５５１と下側筐体５５２とを連結部（ヒンジ部）５５３で連結したものであり、ディスプレイ５５４、サブディスプレイ５５５、ピクチャーライト５５６及びカメラ５５７を有している。そのディスプレイ５５４またはサブディスプレイ５５５は、本実施形態に係る表示装置により構成されている。 (Application example 5)
The electronic apparatus shown in FIGS. 19 to 25 is a mobile phone to which the display device 1 according to this embodiment is applied. This mobile phone is, for example, a structure in which an upper housing 551 and a lower housing 552 are connected by a connecting portion (hinge portion) 553 and includes a display 554, a sub display 555, a picture light 556, and a camera 557. Yes. The display 554 or the sub display 555 is configured by the display device according to the present embodiment.

また、本技術は、以下の構成をとることもできる。
（１）
基板と、
前記基板上に配置された駆動回路と、
前記基板上の前記駆動回路よりも外側に配置された共通配線と、
前記基板上の前記駆動回路よりも外側で、かつ、前記駆動回路の延在方向において、前記駆動回路が配置されている領域の全域に配置された補助配線と、
前記補助配線及び等電位部に接続された抵抗と、
前記補助配線及び前記等電位部に接続された静電容量部と、を有することを特徴とする表示装置。
（２）
前記補助配線は、前記共通配線よりも外側に配置されていることを特徴とする（１）に記載の表示装置。
（３）
前記補助配線は、前記共通配線よりも内側に配置されていることを特徴とする（１）に記載の表示装置。
（４）
前記静電容量部は、容量が１００ｎＦ以上であることを特徴とする（１）から（３）のいずれか一つに記載の表示装置。
（５）
前記静電容量部は、複数のコンデンサを含むことを特徴とする（１）から（４）のいずれか一つに記載の表示装置。
（６）
前記静電容量部は、前記基板の四隅の近傍の領域及び前記駆動回路が配置されている辺に直交する辺に沿った領域の少なくとも一箇所に配置されていることを特徴とする（１）から（５）のいずれか一つに記載の表示装置。
（７）
前記補助配線は、前記基板の表面に直交する方向において、走査線を形成する層と、信号線を形成する層との両方に配置されていること特徴とする（１）から（６）のいずれか一つに記載の表示装置。
（８）
（１）から（７）のいずれか一つに記載の表示装置と、前記表示装置に映像信号を供給する制御装置と、を有する電子機器。 The present technology can also have the following configurations.
(1)
A substrate,
A drive circuit disposed on the substrate;
Common wiring disposed outside the drive circuit on the substrate;
Auxiliary wiring arranged outside the drive circuit on the substrate and in the entire extending region of the drive circuit in the extending direction of the drive circuit;
A resistor connected to the auxiliary wiring and the equipotential portion;
And a capacitance portion connected to the auxiliary wiring and the equipotential portion.
(2)
The display device according to (1), wherein the auxiliary wiring is arranged outside the common wiring.
(3)
The display device according to (1), wherein the auxiliary wiring is disposed inside the common wiring.
(4)
4. The display device according to any one of (1) to (3), wherein the capacitance section has a capacitance of 100 nF or more.
(5)
The display device according to any one of (1) to (4), wherein the capacitance section includes a plurality of capacitors.
(6)
The capacitance section is disposed in at least one of a region in the vicinity of the four corners of the substrate and a region along a side orthogonal to the side on which the drive circuit is disposed (1). To 5. The display device according to any one of (5).
(7)
Any of (1) to (6), wherein the auxiliary wiring is arranged in both a layer for forming a scanning line and a layer for forming a signal line in a direction perpendicular to the surface of the substrate. A display device according to any one of the above.
(8)
An electronic apparatus comprising: the display device according to any one of (1) to (7); and a control device that supplies a video signal to the display device.

１表示装置
２表示パネル
３ドライバＩＣ
４画素
２１表示エリア部
２１Ａ画素基板
２１Ｂ対向基板
２１Ｃ液晶層
２２垂直駆動回路
２３水平駆動回路
６０保護機構
６１補助配線
６２抵抗
６３コンデンサ
７１ＴＦＴ基板
７２画素電極
７３Ａ、７３Ｂ偏光板
７５ガラス基板
７６カラーフィルタ
２２１Ａ、２２１Ｂ垂直ドライバ
２３１水平ドライバ
２３２バッファ回路 1 Display device 2 Display panel 3 Driver IC
4 pixels 21 display area 21A pixel substrate 21B counter substrate 21C liquid crystal layer 22 vertical drive circuit 23 horizontal drive circuit 60 protection mechanism 61 auxiliary wiring 62 resistance 63 capacitor 71 TFT substrate 72 pixel electrode 73A, 73B polarizing plate 75 glass substrate 76 color filter 221A, 221B Vertical driver 231 Horizontal driver 232 Buffer circuit

Claims

基板と、
前記基板上に配置された駆動回路と、
前記基板上の前記駆動回路よりも外側に配置された共通配線と、
前記基板上の前記駆動回路よりも外側で、かつ、前記駆動回路の延在方向において、前記駆動回路が配置されている領域の全域に配置された補助配線と、
前記補助配線及び等電位部に接続された抵抗と、
前記補助配線及び前記等電位部に接続された静電容量部と、を有することを特徴とする表示装置。 A substrate,
A drive circuit disposed on the substrate;
Common wiring disposed outside the drive circuit on the substrate;
Auxiliary wiring arranged outside the drive circuit on the substrate and in the entire extending region of the drive circuit in the extending direction of the drive circuit;
A resistor connected to the auxiliary wiring and the equipotential portion;
And a capacitance portion connected to the auxiliary wiring and the equipotential portion.

前記補助配線は、前記共通配線よりも外側に配置されていることを特徴とする請求項１に記載の表示装置。 The display device according to claim 1, wherein the auxiliary wiring is disposed outside the common wiring.

前記補助配線は、前記共通配線よりも内側に配置されていることを特徴とする請求項１に記載の表示装置。 The display device according to claim 1, wherein the auxiliary wiring is disposed inside the common wiring.

前記静電容量部は、容量が１００ｎＦ以上であることを特徴とする請求項１から３のいずれか一項に記載の表示装置。 The display device according to claim 1, wherein the capacitance unit has a capacitance of 100 nF or more.

前記静電容量部は、複数のコンデンサを含むことを特徴とする請求項１から４のいずれか一項に記載の表示装置。 The display device according to claim 1, wherein the capacitance unit includes a plurality of capacitors.

前記静電容量部は、前記基板の四隅の近傍の領域及び前記駆動回路が配置されている辺に直交する辺に沿った領域の少なくとも一箇所に配置されていることを特徴とする請求項１から５のいずれか一項に記載の表示装置。 2. The capacitance section is arranged in at least one of a region in the vicinity of the four corners of the substrate and a region along a side orthogonal to the side on which the drive circuit is arranged. 6. The display device according to any one of items 1 to 5.

前記補助配線は、前記基板の表面に直交する方向において、走査線を形成する層と、信号線を形成する層との両方に配置されていることを特徴とする請求項１から６のいずれか一項に記載の表示装置。 7. The auxiliary wiring according to claim 1, wherein the auxiliary wiring is arranged in both a layer forming a scanning line and a layer forming a signal line in a direction perpendicular to the surface of the substrate. The display device according to one item.

請求項１から７のいずれか一項に記載の表示装置と、
前記表示装置に映像信号を供給する制御装置と、を有する電子機器。
A display device according to any one of claims 1 to 7,
And a control device that supplies a video signal to the display device.