JP2014096579A - 抵抗回路を通じて相互接続されるアクティブデバイスおよび分離構造体を有する半導体デバイスおよびドライバ回路ならびにその製造方法 - Google Patents

抵抗回路を通じて相互接続されるアクティブデバイスおよび分離構造体を有する半導体デバイスおよびドライバ回路ならびにその製造方法 Download PDF

Info

Publication number
JP2014096579A
JP2014096579A JP2013214359A JP2013214359A JP2014096579A JP 2014096579 A JP2014096579 A JP 2014096579A JP 2013214359 A JP2013214359 A JP 2013214359A JP 2013214359 A JP2013214359 A JP 2013214359A JP 2014096579 A JP2014096579 A JP 2014096579A
Authority
JP
Japan
Prior art keywords
region
resistor
isolation structure
coupled
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013214359A
Other languages
English (en)
Other versions
JP6156841B2 (ja
JP2014096579A5 (ja
Inventor
M Bode Hubert
エム．ボーデ フーバート
Chein Weize
チェン ワイズ
J De Souza Richard
ジェイ．デ ソウザ リチャード
M Parris Patrice
エム．パリス パトリス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
Freescale Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US13/671,506 external-priority patent/US9704853B2/en
Application filed by Freescale Semiconductor Inc filed Critical Freescale Semiconductor Inc
Publication of JP2014096579A publication Critical patent/JP2014096579A/ja
Publication of JP2014096579A5 publication Critical patent/JP2014096579A5/ja
Application granted granted Critical
Publication of JP6156841B2 publication Critical patent/JP6156841B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1087—Substrate region of field-effect devices of field-effect transistors with insulated gate characterised by the contact structure of the substrate region, e.g. for controlling or preventing bipolar effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/66689—Lateral DMOS transistors, i.e. LDMOS transistors with a step of forming an insulating sidewall spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7817—Lateral DMOS transistors, i.e. LDMOS transistors structurally associated with at least one other device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7817—Lateral DMOS transistors, i.e. LDMOS transistors structurally associated with at least one other device
    • H01L29/7818—Lateral DMOS transistors, i.e. LDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7817—Lateral DMOS transistors, i.e. LDMOS transistors structurally associated with at least one other device
    • H01L29/782—Lateral DMOS transistors, i.e. LDMOS transistors structurally associated with at least one other device the other device being a Schottky barrier diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/0869—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】基板に注入される電荷キャリアは隣接する回路を妨害し、それらの動作に悪影響を与える場合がある。この難点を克服し性能に向上をもたらすことができる改善されたデバイス構造、材料および作製方法が継続的に必要とされる。
【解決手段】第１の導電型および基板上面を有する半導体基板と、第２の導電型を有する埋め込み層と、基板上面と埋め込み層との間の第２の導電型を有するシンカ領域および埋め込み層によって分離構造体が形成される、シンカ領域と、半導体基板において、分離構造体によって収容される半導体基板の第１の部分内に位置する第２の導電型を有するボディ領域を含むアクティブデバイスであって、ボディ領域と分離構造体とが半導体基板の第２の部分によって分離される、アクティブデバイスと、分離構造体とボディ領域との間に接続される抵抗回路とを備える半導体デバイスを提供する。
【選択図】図１

Description

本実施形態は、概して半導体デバイスおよびそれらの製造方法に関し、より詳細には、分離構造体を有する横方向拡散金属酸化膜半導体（ＬＤＭＯＳ）デバイスに関する。
誘導性負荷を含むいくつかのシステムオンチップ（ＳＯＣ）用途において、特定のノードがスイッチング中に負電位になる場合があり、これは、基板へ著しい注入電流をもたらす場合がある。基板に注入される電荷キャリアは隣接する回路を妨害し、それらの動作に悪影響を与える場合がある。
なお、ＬＤＭＯＳを有する半導体デバイスについて、特許文献１に記載されている。
米国特許第６，２８８，４２４号明細書
したがって、この難点を克服し性能に向上をもたらすことができる改善されたデバイス構造、材料および作製方法が継続的に必要とされている。採用される方法、材料および構造は、今日の製造能力および材料に対応し、利用可能な製造手順に対する実質的な改変または製造費用の実質的な増大を必要としないことがさらに望ましい。さらに、さまざまな実施形態の他の望ましい特徴および特性が、添付の図面ならびに上記の技術分野および背景とともに取り入れられる、後続の詳細な説明および添付の特許請求の範囲から明らかとなるであろう。
上記問題点を解決するために、請求項１に記載の発明は、半導体デバイスであって、第１の導電型および基板上面を有する半導体基板と、前記基板上面の下の埋め込み層であって、該埋め込み層は前記第１の導電型と異なる第２の導電型を有する、前記埋め込み層と、前記基板上面と前記埋め込み層との間のシンカ領域であって、該シンカ領域は前記第２の導電型を有し、該シンカ領域および前記埋め込み層によって分離構造体が形成される、シンカ領域と、前記半導体基板において、前記分離構造体によって収容される該半導体基板の第１の部分内に位置するアクティブデバイスであって、該アクティブデバイスは前記第２の導電型を有するボディ領域を含んでおり、該ボディ領域と前記分離構造体とが、前記第１の導電型を有する前記半導体基板の第２の部分によって分離される、前記アクティブデバイスと、前記分離構造体と前記ボディ領域との間に接続される抵抗回路とを備えることを要旨とする。
請求項１５に記載の発明は、ドライバ回路であって、第１の導電型および基板上面を有する半導体基板に形成される第１の横方向拡散金属酸化膜半導体電界効果トランジスタ（ＬＤＭＯＳＦＥＴ）であって、該第１のＬＤＭＯＳＦＥＴは、前記基板上面の下の埋め込み層であって、該埋め込み層は前記第１の導電型と異なる第２の導電型を有する、前記埋め込み層と、前記基板上面と前記埋め込み層との間のシンカ領域であって、該シンカ領域は前記第２の導電型を有し、該シンカ領域および前記埋め込み層によって分離構造体が形成される、シンカ領域と、前記半導体基板において、前記分離構造体によって収容される該半導体基板の第１の部分内に位置するアクティブデバイスであって、該アクティブデバイスは前記第２の導電型を有するボディ領域を含んでおり、該ボディ領域と前記分離構造体とが、前記第１の導電型を有する前記半導体基板の第２の部分によって分離される、前記アクティブデバイスと、前記分離構造体と前記ボディ領域との間に接続される抵抗回路とを備えることを要旨とする。
請求項２３に記載の発明は、半導体デバイスを形成するための方法であって、
第１の導電型を有する半導体基板の基板上面の下に埋め込み層を形成する埋め込み層形成工程であって、該埋め込み層は前記第１の導電型と異なる第２の導電型を有する、前記埋め込み層形成工程と、前記基板上面と前記埋め込み層との間にシンカ領域を形成するシンカ領域形成工程であって、該シンカ領域は前記第２の導電型を有し、該シンカ領域および前記埋め込み層によって分離構造体が形成される、前記シンカ領域形成工程と、前記半導体基板において、前記分離構造体によって収容される該半導体基板の第１の部分内に位置するアクティブデバイスを形成するアクティブ領域形成工程であって、該アクティブデバイスは前記第２の導電型を有するボディ領域を含んでおり、該ボディ領域と前記分離構造体とが、前記第１の導電型を有する前記半導体基板の第２の部分によって分離される、前記アクティブ領域形成工程と、前記分離構造体と前記ボディ領域との間に接続される抵抗回路を形成する抵抗回路形成工程とを含む、ことを要旨とする。
一実施形態に応じた、誘導性負荷を含む外部回路を駆動するように構成されるドライバ回路を含む電子システムの簡略図。 一実施形態に応じた、Ｎ型横方向拡散金属酸化膜半導体電界効果トランジスタ（ＮＬＤＭＯＳＦＥＴ）であって、ドレイン領域と分離構造体との間に接続される抵抗回路を有するＮＬＤＭＯＳＦＥＴの断面図。 一実施形態に応じた、図２のＮＬＤＭＯＳＦＥＴを示す簡略化された回路図。 代替の実施形態に応じた、ショットキーダイオードに直列な抵抗ネットワークを含む抵抗回路を有する図２のＮＬＤＭＯＳＦＥＴを示す簡略化された回路図。 別の代替の実施形態に応じた、ショットキーダイオードに並列な抵抗ネットワークを含む抵抗回路を有する図２のＮＬＤＭＯＳＦＥＴを示す簡略化された回路図。 代替の実施形態に応じた、ＰＮ接合ダイオードに直列な抵抗ネットワークを含む抵抗回路を有する図２のＮＬＤＭＯＳＦＥＴを示す簡略化された回路図。 別の代替の実施形態に応じた、ＰＮ接合ダイオードに並列な抵抗ネットワークを含む抵抗回路を有する図２のＮＬＤＭＯＳＦＥＴを示す簡略化された回路図。 一実施形態に応じた、Ｐ型横方向拡散金属酸化膜半導体電界効果トランジスタ（ＰＬＤＭＯＳＦＥＴ）であって、ソース領域と分離構造体との間に接続される抵抗回路を有するＰＬＤＭＯＳＦＥＴの断面図。 一実施形態に応じた、図８のＰＬＤＭＯＳＦＥＴを示す簡略化された回路図。 代替の実施形態に応じた、ショットキーダイオードに直列な抵抗ネットワークを含む抵抗回路を有する図８のＰＬＤＭＯＳＦＥＴを示す簡略化された回路図。 別の代替の実施形態に応じた、ショットキーダイオードに並列な抵抗ネットワークを含む抵抗回路を有する図８のＰＬＤＭＯＳＦＥＴを示す簡略化された回路図。 代替の実施形態に応じた、ＰＮ接合ダイオードに直列な抵抗ネットワークを含む抵抗回路を有する図８のＰＬＤＭＯＳＦＥＴを示す簡略化された回路図。 別の代替の実施形態に応じた、ＰＮ接合ダイオードに並列な抵抗ネットワークを含む抵抗回路を有する図８のＰＬＤＭＯＳＦＥＴを示す簡略化された回路図。 代替の実施形態に応じた、誘導性負荷を含む外部回路を駆動するように構成されるドライバ回路を含む電子システムの簡略図。 代替の実施形態に応じた、ＰＬＤＭＯＳＦＥＴのボディ領域と分離構造との間に接続される抵抗回路を有するＰＬＤＭＯＳＦＥＴの断面図。 一実施形態に応じた、図１５のＰＬＤＭＯＳＦＥＴを示す簡略化された回路図。 代替の実施形態に応じた、ショットキーダイオードに直列な抵抗ネットワークを含む抵抗回路を有する図１５のＰＬＤＭＯＳＦＥＴの簡略化された回路図。 別の代替の実施形態に応じた、ショットキーダイオードと並列の抵抗ネットワークを含む抵抗回路を有する図１５のＰＬＤＭＯＳＦＥＴを示す簡略化された回路図。 代替の実施形態に応じた、ＰＮ接合ダイオードに直列な抵抗ネットワークを含む抵抗回路を有する図１５のＰＬＤＭＯＳＦＥＴを示す簡略化された回路図。 別の代替の実施形態に応じた、ＰＮ接合ダイオードに並列な抵抗ネットワークを含む抵抗回路を有する図１５のＰＬＤＭＯＳＦＥＴを示す簡略化された回路図。 さまざまな実施形態に応じた、図２、図８および図１５に示すデバイスを形成するとともに、それらのデバイスを誘導性負荷を有するシステムに組み込むための方法を示す簡略化されたフローチャート。
下記において、添付の図面とともに実施形態について説明する。同様の参照符号は同様の要素を示す。
下記の詳細な説明は単なる例示に過ぎず、実施形態またはさまざまな実施形態の適用および使用を限定することは意図されていない。さらに、上記技術分野もしくは背景技術または下記の詳細な説明において提示される、いかなる表示または暗示された理論によっても束縛されることは意図されていない。
簡潔かつ明瞭な説明のために、図面は一般的な構築様式を示し、既知の特徴および技法の説明および詳細は、実施形態の説明を不必要に曖昧にすることを回避するために省略される場合がある。加えて、図面内の要素は必ずしも原寸に比例して描かれてはいない。たとえば、さまざまな実施形態の理解の向上を助けるために、いくつかの図面内の要素または領域のうちのいくつかの寸法は同一または他の図面の他の要素または領域に対して強調されている場合がある。
本記載および特許請求の範囲における「第１」、「第２」、「第３」、「第４」などの用語がある場合、これらは、同様の要素間において区別するために使用されることができ、必ずしも特定の連続する、または経時的な順序を説明するためのものではない。このように使用される用語は、本明細書に記載されている実施形態がたとえば、本明細書において例示または他の様態で記載されている以外の順序で使用することが可能であるように、適切な状況下で置き換え可能であることが理解されるべきである。さらに、「備える（ｃｏｍｐｒｉｓｅ）」、「含む（ｉｎｃｌｕｄｅ）」、「有する（ｈａｖｅ）」といった用語およびそれらの任意の変化形は非排他的な包含をカバーするように意図され、それによって、要素のリストを含むプロセス、方法、製品、または装置が必ずしもそれらの要素に限定されず、明示的に列挙されていない、またはこのようなプロセス、方法、製品、または装置に内在する他の要素を含むことができる。本明細書および特許請求の範囲における「左（ｌｅｆｔ）」、「右（ｒｉｇｈｔ）」、「中（ｉｎ）」、「外（ｏｕｔ）」、「正面（ｆｒｏｎｔ）」、「裏（ｂａｃｋ）」、「上（ｕｐ）」、「下（ｄｏｗｎ）」、「上部（ｔｏｐ）」、「底（ｂｏｔｔｏｍ）」、「上（ｏｖｅｒ）」、「下（ｕｎｄｅｒ）」、「上（ａｂｏｖｅ）」、「下（ｂｅｌｏｗ）」などの用語は、存在する場合、相対的な位置の説明を目的として使用されており、必ずしも空間における永久的な位置を記述するために使用されてはいない。本明細書に記載されている実施形態がたとえば、本明細書において例示または他の様態で記載されている以外の向きで使用される場合があることが理解されるべきである。本明細書において使用される場合、「結合される（ｃｏｕｐｌｅｄ）」という用語は、電気的または非電気的な様式で直接的または間接的に接続されるものとして定義される。
本明細書に記載される本発明のさまざまな実施形態は、その導電型のデバイスまたは構造に適切なＰ型およびＮ型ドープ領域を有する特定の導電型のさまざまな半導体デバイスおよび構造によって示されている。しかし、これは説明を簡便にするためのものに過ぎず、限定であることは意図されていない。Ｐ型領域がＮ型領域になり、またはその逆もあるように、導電型を交換することによって逆の導電型のデバイスまたは構造が提供されてもよいことを当業者は理解するであろう。代替的には、下記に示される特定の領域は、より一般的に「第１の導電型」および「逆の第２の導電型」であるものとして参照される場合があり、第１の導電型はＮ型またはＰ型のいずれかであってよく、その場合、第２の逆の導電型はＰ型またはＮ型のいずれかである。さらに、限定であることは意図されず説明を簡便にするために、本発明のさまざまな実施形態はシリコン半導体に関して本明細書において説明されるが、本発明はシリコンには限定されず、広範な半導体材料に適用されることを当業者であれば理解するであろう。非限定的な例は、バルク形態もしくは層状形態もしくは薄膜形態もしくはセミコンダクタオンインシュレータ（ＳＯＩ）の形態またはそれらの組み合わせのいずれかであってもよく、他のＩＶ族半導体材料、ＩＩＩ〜ＶおよびＩＩ〜ＶＩ族半導体材料、有機半導体材料ならびにそれらの組み合わせである。このような材料は、単結晶、多結晶、非晶質またはそれらの組み合わせであってよい。
図１は、一実施形態に応じた、誘導性負荷１３２を含む外部回路１３０を駆動するように構成されるドライバ回路１１０を含む電子システム１００の簡略図である。システム１００は自動車または他の車両内に実装されてもよく、誘導性負荷１３２はモータの一部または車両の他の誘導性構成要素を表す。代替的には、システム１００またはこれから派生するシステムは、自動車または車両用途以外の用途に使用されてもよい。
一実施形態に応じて、ドライバ回路１１０はシステムオンチップ（ＳＯＣ）の一部であり、ドライバ回路１１０およびＳＯＣの他の部分は、単一の半導体基板（下記において「ＳＯＣ基板」と称する）に形成される。たとえば、ＳＯＣは、さまざまな処理構成要素、メモリアレイ（たとえば、フラッシュアレイ、スタティックランダムアクセスメモリ（ＳＲＡＭ）アレイなど）および他の回路を含んでもよい。単純にするために、ＳＯＣの他の部分は図１には示されない。下記により詳細に説明されるように、実施形態は、望ましくない電流が誘導性負荷１３２または他の発生源からＳＯＣ基板に注入されるのを低減するように構成されるシステムおよび半導体構成要素に関する。
ドライバ回路１１０およびＳＯＣの他の部分は、少なくとも「ハイサイドゲート」（ＨＧ）ピン１４０、「ハイサイドソース」（ＨＳ）ピン１４１、「ローサイドゲート」（ＬＧ）ピン１４２、「ローサイドソース」（ＬＳ）ピン１４３、およびグランドピン１４４を介して外部回路１３０と結合される。本明細書においては「ピン」と称するが、ピン１４０〜１４４は、ピン、リード線、バンプ、ボール、または他のタイプのコンタクトの任意の組み合わせを含んでもよい。図１において、ピン１４０〜１４４を通る垂直な破線は、ＳＯＣ（ドライバ回路１１０を含む）と外部回路１３０との間の境界を表す。
上述するように、外部回路１３０は、誘導性負荷１３２を含む。さらに一実施形態において、外部回路１３０は、第１の「ハイサイド」ＦＥＴ１３３と、第２の「ローサイド」ＦＥＴ１３４と、シャント抵抗１３６とを含む。後により詳細に説明されるように、特定の状況において、誘導性負荷１３２は注入電流の発生源として機能する場合があり、該誘導性負荷１３２はドライバ回路１１０に結合する。ハイサイドＦＥＴ１３３およびローサイドＦＥＴ１３４は各々、図１に示されるようにボディダイオードを含む。ＨＳピン１４１は、ノード１２０において誘導性負荷１３２の入力端子、ハイサイドＦＥＴ１３３のソースおよびローサイドＦＥＴ１３４のドレインに結合される。ローサイドＦＥＴ１３４のソースは、ＬＳピン１４３と、シャント抵抗１３６を介してグランドとに結合される。ハイサイドＦＥＴ１３３のゲートはＨＧピン１４０に結合されており、ハイサイドＦＥＴ１３３は、ドライバ回路１１０からＨＧピン１４０を通じて受信する信号に応答してオンおよびオフにされる。ローサイドＦＥＴ１３４のゲートはＬＧピン１４２に結合されており、ローサイドＦＥＴ１３４は、ドライバ回路１１０からＬＧピン１４２を通じて受信する信号に応答してオンおよびオフにされる。
一実施形態に応じて、ドライバ回路１１０は、第１の電流パスに沿って、少なくとも第１のＮ型ＬＤＭＯＳ電界効果トランジスタ（ＮＬＤＭＯＳＦＥＴ）１１２および少なくとも第１のＰ型ＬＤＭＯＳＦＥＴ（ＰＬＤＭＯＳＦＥＴ）１１６を含む。ノード１５０は、ＮＬＤＭＯＳＦＥＴ１１２のドレインと、ＰＬＤＭＯＳＦＥＴ１１６のソースおよびボディとをＨＧピン１４０に結合させる。ノード１５１は、ＮＬＤＭＯＳＦＥＴ１１２のソースおよびボディと、ＰＬＤＭＯＳＦＥＴ１１６のドレインとをＨＳピン１４１に結合させる。第２の電流パスに沿って、ドライバ回路１１０は、第２のＮＬＤＭＯＳＦＥＴ１１４および第２のＰＬＤＭＯＳＦＥＴ１１８を含んでもよい。ノード１５２は、ＮＬＤＭＯＳＦＥＴ１１４のドレインと、ＰＬＤＭＯＳＦＥＴ１１８のソースおよびボディとをＬＧピン１４２に結合させる。ノード１５３は、ＮＬＤＭＯＳＦＥＴ１１４のソースおよびボディと、ＰＬＤＭＯＳＦＥＴ１１８のドレインとをＬＳピン１４３に結合させる。ＳＯＣ基板は、グランドピン１４４を通じてシステムグランドに接続される。
他の図面とともに後により詳細に説明されるように、ＰＬＤＭＯＳＦＥＴ１１６および１１８のアクティブ領域は各々、分離構造体または分離「タブ」（たとえば、アクティブ領域を取り囲むＮ型埋め込み層およびＮ型シンカ領域）に形成されてもよい。加えて、ＮＬＤＭＯＳＦＥＴ１１２および１１４のアクティブ領域は各々、同様に分離構造体に形成されてもよい。分離構造体は、ＮＬＤＭＯＳＦＥＴ１１２および１１４ならびにＰＬＤＭＯＳＦＥＴ１１６および１１８のアクティブ領域をＳＯＣ基板の残りの部分から分離するように構成される。分離構造体は、ＮＬＤＭＯＳＦＥＴ１１２および１１４ならびにＰＬＤＭＯＳＦＥＴ１１６および１１８がボディバイアスによって動作することを可能にしてもよい。加えて、分離構造体は、通常の動作条件におけるＳＯＣ基板への電流注入を防止することを補助してもよい。たとえば、図１では、ダイオード１１３および１１５は、ＮＬＤＭＯＳＦＥＴ１１２および１１４に関連付けられる埋め込み層−基板ダイオードを表わし、ダイオード１１７および１１９は、ＰＬＤＭＯＳＦＥＴ１１６および１１８に関連付けられる埋め込み層−基板ダイオードを表わし、ダイオード１１３、１１５、１１７および１１９によって、ピン１４１〜１４３が、ＳＯＣ基板において短絡することなく正電位であることができる。
いくつかのシステムでは、ＰＬＤＭＯＳＦＥＴ１１６および１１８のソース領域ならびにそれらに関連する分離構造体は、金属化を通じて電気的に短絡されており、それによって、ソース領域および分離構造体は常に同じ電位にある。加えて、ＰＬＤＭＯＳＦＥＴ１１６および１１８において、ボディ領域は基板表面または基板表面より下で分離構造体と融合されてもよく、この場合、分離構造体（またはより具体的にはＮ型シンカ領域）は、ボディタイであるとみなされてもよい。ソース領域およびボディ領域は一般的に高電位（たとえば、Ｖｄｄ）に保持され、分離構造体およびボディ領域を融合するに際しソースを分離構造体に短絡することによって、基板における、ボディ領域とＮ型埋め込み層との間の部分がＶｄｄの最大値における全逆方向バイアスをより良く維持することができる。同様に、ＮＬＤＭＯＳＦＥＴ１１２および１１４のドレイン領域ならびにこれらに関連する分離構造体は、金属化を通じて電気的に短絡されてもよく、それによって、ドレイン領域および分離構造体は常に同じ電位にある。この構成が有益である理由は、ＮＬＤＭＯＳＦＥＴ１１２および１１４においてドリフト領域と各分離構造体の埋め込み層との間の基板材料が、ドリフト領域および埋め込み層の両方からの最大のＶｄｄ値における全逆方向バイアスを維持することが可能ではないからである。
電流搬送領域（たとえば、ＮＬＤＭＯＳＦＥＴ１１２および１１４のドレイン領域ならびにＰＬＤＭＯＳＦＥＴ１１６および１１８のソース領域）をともにそれぞれＮＬＤＭＯＳＦＥＴ１１２および１１４の分離構造体ならびにＰＬＤＭＯＳＦＥＴ１１６および１１８のボディに短絡することは多くの動作条件において良好に動作し得るが、この構成は、特定の他の動作条件において望ましくない電流がＳＯＣの基板に注入されることを可能にするおそれがある。たとえば、ドライバ回路１１０がハイサイドＦＥＴ１３３をオフにしたとき（たとえば、ＮＬＤＭＯＳＦＥＴ１１２をオンにすることによって）、ローサイドＦＥＴ１３４もオフになる（たとえば、ＮＬＤＭＯＳＦＥＴ１１４が導通している）。この状態において、誘導性負荷１３２における電流は、ローサイドＦＥＴ１３４のボディダイオードが順方向バイアスされるまでＨＳピン１４１を負にプッシュしてもよい。ドライバ回路１１０は、所定の時間の後、ローサイドＦＥＴ１３４の電力消費を低下させるべく、ローサイドＦＥＴ１３４をオンにするように制御されてもよい。次いで、ノード１２０およびＨＳピン１４１（ならびに、すなわち、ＮＬＤＭＯＳＦＥＴ１１２のソースおよびボディ）における負電位が、誘導性負荷電流に、シャント抵抗１３６およびローサイドＦＥＴ１３４のＲＤＳＯＮ抵抗の合計を乗算した値によって定義される。ＬＳピン１４３（ならびにＮＬＤＭＯＳＦＥＴ１１４のソースおよびボディ）において、より低い負電位が、誘導性負荷電流に、シャント抵抗１３６の抵抗値を乗算した値によって定義される。ハイサイドＦＥＴ１３３がオフになった後所定の期間、ＮＬＤＭＯＳＦＥＴ１１２および１１４は正のゲート−ソース電圧（Ｖｇｓ）を有し、したがって、ドレインがＮＬＤＭＯＳＦＥＴ１１２および１１４のソースと短絡される。ＮＬＤＭＯＳＦＥＴ１１２および１１４のドレイン電極および分離構造体が単に短絡されるシステムでは、ＨＳピン１４１およびＬＳピン１４３における負電位は次いで、ＮＬＤＭＯＳＦＥＴ１１２および１１４の導電性チャネルを通じて、ノード１５０、１５２およびＳＯＣ基板の少なくとも２つの注入位置（Ｎ型領域）に接近してもよい。ＨＳピン１４１における負電位は、ＬＳピン１４３における負電位よりも大きいため、ＨＳピン１４１における負電位に起因する電流注入に関する電位は、ＬＳピン１４３における負電位に起因する電流注入に関する電位よりも大きな問題である。長期間にわたるローサイドＦＥＴ１３４のボディダイオードにおける高い電力消費を回避するように、ハイサイドＦＥＴ１３３がオフになった直後にローサイドＦＥＴ１３４がオンにされる（すなわち、ＮＬＤＭＯＳＦＥＴ１１４をオフにすることによって）。しかしながら、ノード１２０（および、すなわちＨＳピン１４１）における電位は依然として負であり、電流注入の問題はより低い度合いであるにせよ、依然として存在し得る。
さまざまな実施形態に応じて、ドライバ回路１１０は、上記または他の動作条件におけるＳＯＣ基板への電流注入を低減するように構成される回路をさらに含む。より詳細には、一実施形態において、ドライバ回路１１０は、ＮＬＤＭＯＳＦＥＴ１１２のドレイン領域と分離構造体との間に結合される第１の抵抗回路１６０と、ＮＬＤＭＯＳＦＥＴ１１４のドレイン領域と分離構造体との間に結合される第２の抵抗回路１６１と、ＰＬＤＭＯＳＦＥＴ１１６のソース領域と分離構造体との間に結合される第３の抵抗回路１６２と、ＰＬＤＭＯＳＦＥＴ１１８のソース領域と分離構造体との間に結合される第４の抵抗回路１６３とを含む。抵抗回路１６０〜１６３をこれらの位置に挿入することによって、注入電流が低減されることができる。より具体的には、注入位置が抵抗回路１６０〜１６３の後段に移動され、したがって、ＨＳピン１４１および／またはＬＳピン１４３における所与の電位においてＳＯＣ基板に注入され得る電流が大幅に制限される。図１には示されないが、ドライバ回路１１０は、同様に、ＳＯＣ基板への電流注入を低減する目的でそれ自体のドレイン領域またはソース領域と分離構造体との間に結合される抵抗回路を含む追加のＮＬＤＭＯＳＦＥＴデバイスおよび／またはＰＬＤＭＯＳＦＥＴデバイスを含んでもよい。
本明細書において使用される場合、「抵抗回路」は、１つまたは複数の抵抗または抵抗ネットワークを含む回路である。本明細書において「抵抗ネットワーク」を参照する場合、この用語は単一の抵抗器または複数の抵抗器の直列もしくは並列の構成を含み得ることが理解されるであろう。後により詳細に説明されるように、本明細書において説明される「抵抗回路」の実施形態は少なくとも１つの抵抗ネットワークを含み、１つまたは複数の他の構成要素（たとえば、抵抗回路の抵抗ネットワーク（複数の場合もあり）と直列および／または並列の１つまたは複数のダイオードまたは他の構成要素）を含んでもよい。残りの図面に関連して後により詳細に説明されるように、抵抗回路の一部を形成する抵抗器は多結晶シリコンから形成されてよいが、抵抗器は他の材料から形成されてもよいことが理解されるであろう。「ダイオード」は、単一のダイオードまたは直列および／もしくは並列に相互接続される複数のダイオードを含んでもよい。さまざまな実施形態において、ダイオードは、ショットキーコンタクトおよびドープされた半導体領域、ＰＮ接合、多結晶シリコンダイオードならびにこれらのまたは他のダイオード構成要素の組み合わせから形成されてもよい。
ＮＬＤＭＯＳＦＥＴ（たとえば、ＮＬＤＭＯＳＦＥＴ１１２）、ＰＬＤＭＯＳＦＥＴ（たとえば、ＰＬＤＭＯＳＦＥＴ１１６）および関連する抵抗回路（たとえば、抵抗回路１６０および１６２）の実施形態を下記により詳細に説明する。より具体的には、図２〜図７はＮＬＤＭＯＳＦＥＴおよび関連する抵抗回路のさまざまな実施形態を示し、図８〜図１３はＰＬＤＭＯＳＦＥＴおよび関連する抵抗回路のさまざまな実施形態を示す。ＮＬＤＭＯＳＦＥＴおよびＰＬＤＭＯＳＦＥＴのさまざまな実施形態はシステム１００などのシステムに組み込まれてもよいことが理解されるであろう。
図２は、一実施形態に応じた、抵抗回路（たとえば、図１の抵抗回路１６０）がＮＬＤＭＯＳＦＥＴ２００（たとえば、図１のＮＬＤＭＯＳＦＥＴ１１２）のドレイン領域と分離構造体との間に結合されるＮＬＤＭＯＳＦＥＴ２００の断面図である。一実施形態に応じた、ＮＬＤＭＯＳＦＥＴ２００（および後述される図８のＰＬＤＭＯＳＦＥＴ８００）のさまざまな領域は、図２に示される断面に垂直な面に配向されるリング状構成を有する。本明細書における図面および記載は二重ゲートフィンガ構成に特に当てはまるが、本発明の主題の範囲はこのような構成には限定されない。本明細書における記載に基づいて、当業者であれば示され記載される実施形態を、隣接するゲートフィンガが一方ではドレイン（たとえば、ドレイン領域２３６）を共有し、他方ではボディコンタクト領域（たとえば、ボディコンタクト領域２４０）を共有し得る、複数（すなわち、＞２）のゲートフィンガを含む構成に適用させるように改変する方法を理解するであろう。このような実施形態では、ボディコンタクト領域は、図面に示されるよりも、シンカ領域（たとえば、シンカ領域２２２）からさらに横方向に分離されてもよい。
ＮＬＤＭＯＳＦＥＴ２００は、基板上面２１２を有する半導体基板２１０（たとえば、図１に関連して説明されるＳＯＣ基板）においておよびその上に形成される。一実施形態に応じて、ＮＬＤＭＯＳＦＥＴ２００は、基板において、ＮＬＤＭＯＳＦＥＴ２００のアクティブ領域２３０に関連付けられる部分２１６（すなわち、内部にアクティブデバイスが形成される基板２１０の領域）を実質的に取り囲む分離構造体を含む。言い換えれば、このアクティブデバイスは分離構造体によって収容されるとみなされてもよい。分離構造体は箱型構造であり、Ｎ型埋め込み層（ＮＢＬ）２２０（基板上面２１２の下の所定の深さに位置する）および基板上面２１２からＮＢＬ２２０の深さまで延びるＮ型シンカ領域２２２から形成される。シンカ領域２２２は、該シンカ領域２２２がＮＢＬ２２０まで延びることを可能にするための十分なインプラントエネルギーを有する一回のインプラント手順を用いて形成されてもよく、または、シンカ領域２２２は、異なるインプラントエネルギーを有する複数回のインプラント手順を用いて、したがって、異なる深さに直列に相互接続されるシンカ領域のサブ領域が形成されるように形成されてもよい。
ＮＬＤＭＯＳＦＥＴ２００は、アクティブ領域２３０に形成されるアクティブデバイスをさらに含む。一実施形態に応じて、アクティブデバイスは、Ｎ型ドリフト領域２３２と、Ｐ型ボディ領域２３４と、Ｎ型ドレイン領域２３６と、Ｎ型ソース領域２３８と、Ｐ型ボディコンタクト領域２４０（「ボディタイ」とも称す」）と、ゲート電極２４２（および対応するゲート絶縁体、参照符号なし）とを含む。ドレイン領域２３６およびソース領域２３８が本明細書において「電流搬送領域」と称す場合があるのは、これらの領域を電流搬送領域ではないＮＬＤＭＯＳＦＥＴ２００のゲートから区別するためである。ドレイン領域２３６およびソース領域２３８を参照して用語「電流搬送領域」を使用することは、ＮＬＤＭＯＳＦＥＴ２００の他の領域が電流を搬送しないことを意味するように意図されるものではない。ドリフト領域２３２は、アクティブ領域２３０の中央部分に形成され、基板上面２１２から、ＮＢＬ２２０の深さよりも浅い深さにまで基板２１０内に延びる。ドレイン領域２３６はドリフト領域２３２内に形成され、ドリフト領域２３２よりも高濃度にドープされる。ドレイン領域２３６は、基板上面２１２から、ドリフト領域２３２の深さよりも有意に浅い深さにまで基板２１０内において延びる。ボディ領域２３４はドリフト領域２３２とシンカ領域２２２との間に形成され、基板上面２１２から基板２１０内においてＮＢＬ２２０の深さよりも浅く、ドリフト領域２３２の深さよりも浅い深さにまで延びる（ただし、ボディ領域２３４はドリフト領域２３２の深さと実質的に等しいかまたはそれよりも深い深さにまで延びてもよい）。一実施形態では、ボディ領域２３４は図２に示すように、ドリフト領域２３２に当接し、シンカ領域２２２から横方向に分離される。代替の実施形態では、ボディ領域２３４はドリフト領域２３２から横方向に分離されてもよく、またはボディ領域２３４はドリフト領域２３２と重なってもよい（そのチャネルまたはドリフト領域２３２のドーパント特性とは異なるドーパント特性を有する領域が作成される）。ソース領域２３８およびボディコンタクト領域２４０はボディ領域２３４内に形成され、各々基板上面２１２から基板２１０内においてボディ領域２３４の深さよりも有意に浅い深さにまで延びる。ソース領域２３８はボディ領域２３４とは逆の導電型であり、ドリフト領域２３２よりも高濃度にドープされてもよく、ボディコンタクト領域２４０はボディ領域２３４よりも高濃度にドープされる。導電性相互接続によって、ボディコンタクト領域２４０はボディコンタクト端子２６０に電気的に結合され、追加の導電性相互接続によって、ソース領域２３８はソース端子２６２に電気的に結合される。概してドレイン領域２３６とソース領域２３８との間で、基板上面２１２において、ゲート酸化膜の上にゲート電極２４２が形成される。導電性相互接続はまた、ゲート電極２４２をゲート端子２６４に電気的に結合する。
一実施形態に応じて、ＮＬＤＭＯＳＦＥＴ２００は、図２に示すように、さまざまな浅溝分離（ＳＴＩ）構造体２５０、２５２、２５４をさらに含んでもよい。たとえば、基板上面２１２において、ＳＴＩ２５０はドリフト領域２３２内においてドレイン領域２３６に当接し、ＳＴＩ２５２は、ソース領域２３８とボディコンタクト領域２４０との間に位置付けられ、ＳＴＩ２５４はボディコンタクト領域２４０と分離構造体（またはより詳細には、シンカ領域２２２）との間に位置付けられる。代替の実施形態では、ＳＴＩ構造体２５０、２５２、および／または２５４のうちのいくつかまたはすべてが除外されてもよい。たとえば、ＳＴＩ２５２が除外されてもよく、ソース領域２３８とボディコンタクト領域２４０とがともに短絡されてもよい。加えて、ＳＴＩ２５０が除外されてもよく、それによってＮＬＤＭＯＳＦＥＴ２００が図２に示される「電界ドリフトデバイス」ではなく「アクティブドリフトデバイス」となる。ＳＴＩ２５０を含むことによってゲート−ドレイン電位を高くすることができ、一方でゲート酸化膜が破壊される危険性が低減される。また他の代替の実施形態では、ＳＴＩ構造体のうちのいくつかまたはすべてが、シリサイド遮断層に置き換えられてもよく、該シリサイド遮断層は、シリサイド形成を防止されることがなければその表面においてさまざまな領域をともに短絡することになるシリサイド形成を防止する。
一実施形態に応じて、ＮＬＤＭＯＳＦＥＴ２００は、ドレイン領域２３６とシンカ領域２２２において延びるＮ型領域２２４との間に接続される抵抗回路（たとえば、図１の抵抗回路１６０）をさらに含み、Ｎ型領域２２４はシンカ領域２２２にオーミックコンタクトを提供するようにシンカ領域２２２よりも高濃度にドープされる。たとえば、抵抗回路は、１つまたは複数の抵抗器２４６を有する抵抗ネットワークを含んでもよい。１つのみの抵抗器２４６が図２に示されるが、抵抗ネットワークは複数の抵抗器を含んでもよいことが理解されるであろう。抵抗ネットワークの抵抗器（複数の場合もあり）２４６は多結晶シリコンから形成されてもよく、基板の上面の１つまたは複数の分離された領域に（たとえば、ＳＴＩ２５４に）位置してもよい。代替的には、抵抗器２４６のうちの１つまたは複数は他の材料から形成されてもよく、かつ／または他の場所に位置してもよい。一実施形態に応じて、導電性相互接続によって、ドレイン領域２３６、抵抗ネットワークの第１の端子（たとえば、抵抗２４６の第１の端子）およびドレイン端子２６６は電気的に結合される。別の導電性相互接続によって、抵抗ネットワークの第２の端子（たとえば、抵抗器２４６の第２の端子）は分離構造体（たとえば、Ｎ型領域２２４）に電気的に結合される。一実施形態では、抵抗ネットワークは約１０〜約５００オームの範囲の抵抗を有するが、より小さいまたはより大きい抵抗が使用されてもよい。
図３は、一実施形態に応じた、図２のＮＬＤＭＯＳＦＥＴ２００の簡略化された回路図３００である。図２も参照すると、端子３６０（たとえば、端子２６０）はＰ型ボディ領域に結合され（たとえば、ボディコンタクト領域２４０を介してボディ領域２３４に結合され）、端子３６２（たとえば、端子２６２）はＮ型ソース領域（たとえば、ソース領域２３８）に結合され、端子３６４（たとえば、端子２６４）はゲート電極（たとえば、ゲート電極２４２）に結合され、端子３６６（たとえば、端子２６６）はドレイン領域（たとえば、ドレイン領域２３６）に結合される。
一実施形態に応じて、かつ上述するように、ＮＬＤＭＯＳＦＥＴはまた、ドレイン領域（たとえば、ドレイン領域２３６）とデバイスの分離構造体との間で電気的に結合される抵抗ネットワーク３４６も含む。図３において（および、図面に示される他の回路表現において）抵抗ネットワーク３４６を示すために単一の抵抗器が使用されているが、これは簡便にするためのものに過ぎず、抵抗ネットワークは既に説明されたように複数の抵抗器を含んでもよいことが理解されるであろう。一実施形態では、抵抗ネットワーク３４６の第１の端子はドレイン領域に結合され、抵抗ネットワーク３４６の第２の端子は分離構造体（たとえば、シンカ領域２２２とＮＢＬ２２０との組み合わせ）に結合される。ノード３２０において、ダイオード３１４は、分離構造体と、基板におけるデバイスのアクティブ領域内の部分（たとえば、基板２１０における分離構造体内の部分２１６）との間の接合部によって形成されるダイオードを表し、ダイオード３１６は、分離構造体と、基板における、該分離構造体の外側の残りの部分との間の接合部によって形成されるダイオードを表す。
ドレイン電位が上昇される通常動作の間、分離構造体の電位は、該分離構造体を通じて流れる電流の量に応じて決まる抵抗ネットワーク３４６にわたる電圧降下によってドレイン領域の電位に密接に応じる。他方、ドレイン電位が負電圧に遷移すると、分離構造体の電位は抵抗ネットワーク３４６にわたる電圧降下によって維持される。ドレイン電位が負になるときに分離構造体の電位を維持することによって、ドレイン電位が負でなければドレインおよび分離構造体が単に短絡された場合に発生し得る基板へのキャリア注入が低減されてもよく、したがって、隣接回路ブロックの破壊が回避される。
別の実施形態に応じて、抵抗回路（たとえば、図１の抵抗回路１６０）は、ショットキーダイオードと直列の抵抗ネットワークを含んでもよい。たとえば、図４は、代替の実施形態に応じた、ショットキーダイオード４１０と直列の抵抗ネットワーク４４６を含む抵抗回路を有する図２のＮＬＤＭＯＳＦＥＴ２００の簡略化された回路図４００である。図３の実施形態と同様に、端子４６０（たとえば、端子２６０）はＰ型ボディ領域に結合され（たとえば、ボディコンタクト領域２４０を介してボディ領域２３４に結合され）、端子４６２（たとえば、端子２６２）はＮ型ソース領域（たとえば、ソース領域２３８）に結合され、端子４６４（たとえば、端子２６４）はゲート電極（たとえば、ゲート電極２４２）に結合され、端子４６６（たとえば、端子２６６）はドレイン領域（たとえば、ドレイン領域２３６）に結合される。
ショットキーダイオード４１０および抵抗ネットワーク４４６は、ドレイン領域（たとえば、ドレイン領域２３６）とデバイスの分離構造体との間に電気的に直列に結合される。ショットキーダイオード４１０は、たとえば、分離構造体と（たとえば、シンカ領域２２２と）接しているショットキーコンタクト（図示なし）によって形成されてもよい。より詳細には、一実施形態に応じて、ショットキーダイオードは、ショットキーコンタクト（たとえば、基板上面においてシリサイド形成される）とシンカ領域２２２の上面との間の金属−半導体接合から形成されてもよい。代替の実施形態では、ショットキーコンタクトは、側壁または基板上面２１２と同一の平面上に存在しない他の表面において形成されてもよい。
動作中、ドレイン電位が負電圧に遷移するとき、分離構造体の電位はショットキーダイオード４１０の逆方向降伏電圧と直列の抵抗ネットワーク４４６にわたる電圧降下によって維持される。たとえば、再び図１を参照すると、通常の動作の文脈においてハイサイドがオフになっている間、ＮＬＤＭＯＳＦＥＴのドレインにおける電圧（たとえば、図１のＨＳピン１４１における電圧）は約−０．３ボルト〜−６．０ボルト（または他の通常動作値）の間で負電圧において変動してもよい。さまざまな実施形態に応じて、抵抗回路（たとえば、図１の抵抗回路１６０〜１６３）は、用途に応じた通常負動作電圧の最低値よりも低い、より高い、または等しい降伏電圧を有するダイオードを含んでもよく、それによって、当該ダイオードは過剰な負電圧がドレインにおいて発生するときにのみ降伏が起こる（たとえば、ショットキーダイオード４１０の逆方向降伏電圧は約−０．３ボルト〜約−１４．０ボルトであってもよいが、より小さいまたは大きい逆方向降伏電圧が達成されてもよい）。ショットキーダイオード４１０と抵抗ネットワーク４４６との組み合わせは、ショットキーダイオード４１０の構築においてより高い柔軟性をもたらしてもよい。加えて、ＮＬＤＭＯＳＦＥＴの完全性の維持において全体的に最適な結果を達成するために抵抗ネットワーク４４６の値を選択する際に、基板注入を低減しながら静電気放電（ＥＳＤ）のロバスト性が達成されてもよい。より具体的には、たとえば、ショットキーダイオード４１０の降伏が起きる状況において（たとえば、ＥＳＤストレス中に）、ショットキーダイオード４１０を通じて流れる電流は、抵抗ネットワーク４４６によって該抵抗ネットワーク４４６の容量の範囲に制限され、したがって、ＥＳＤ事象がショットキーダイオード４１０に損傷を与え得る可能性が低減される。
また別の実施形態に応じて、抵抗回路（たとえば、図１の抵抗回路１６０）は、ショットキーダイオードと並列の抵抗ネットワークを含んでもよい。たとえば、図５は、代替の実施形態に応じた、ショットキーダイオード５１０と並列の抵抗ネットワーク５４６を含む抵抗回路を有する図２のＮＬＤＭＯＳＦＥＴ２００の簡略化された回路図５００である。図２の実施形態と同様に、端子５６０（たとえば、端子２６０）はＰ型ボディ領域に結合され（たとえば、ボディコンタクト領域２４０を介してボディ領域２３４に結合され）、端子５６２（たとえば、端子２６２）はＮ型ソース領域（たとえば、ソース領域２３８）に結合され、端子５６４（たとえば、端子２６４）はゲート電極（たとえば、ゲート電極２４２）に結合され、端子５６６（たとえば、端子２６６）はドレイン領域（たとえば、ドレイン領域２３６）に結合される。
ショットキーダイオード５１０（たとえば、ショットキーコンタクト（図示なし）とシンカ領域２２２との間の接合部）および抵抗ネットワーク５４６は、ドレイン領域（たとえば、ドレイン領域２３６）とデバイスの分離構造体との間に電気的に並列に結合される。動作中、ドレイン電位が負電圧に遷移するとき、分離構造体の電位はショットキーダイオード５１０の逆方向降伏電圧と並列の抵抗ネットワーク５４６にわたる電圧降下によって維持される。図４に関連して説明される抵抗回路のように、ショットキーダイオード５１０と抵抗ネットワーク５４６との組み合わせは、ショットキーダイオード５１０の構築においてより高い柔軟性をもたらしてもよい。加えて、抵抗ネットワーク５４６は、特定の状況において、分離構造体の電位をＮＬＤＭＯＳＦＥＴのドレイン電位により近い電位に維持するように機能してもよい。たとえば、ドレイン電位が降下しているとき（まだ正であるが）、分離構造体の電位は、ショットキーダイオード５１０の容量のみによって引き下げられ、これは十分である場合もあり、または十分でない場合もある。このような場合、抵抗ネットワーク５４６は、分離構造体の電位をドレイン電位に向けて放電するのに役立ち得る。ドレイン電位が負に遷移すると所定の少数キャリアの注入が加えられてもよいが、抵抗ネットワーク５４６はキャリア注入の量を制限し得る。
図４および図５に関連して説明される実施形態において、抵抗回路（たとえば、図１の抵抗回路１６０）は、ショットキーダイオードと直列に（図４）または並列に（図５）結合される抵抗ネットワーク（たとえば、抵抗ネットワーク４４６、５４６）を含む。別の代替の実施形態では、抵抗回路は、直列結合抵抗ネットワーク構成および並列結合抵抗ネットワーク構成の両方によってもたらされ得る利点を実現するように、ショットキーダイオードと、該ショットキーダイオードと直列に結合される第１の抵抗ネットワークおよび並列に結合される第２の抵抗ネットワークの両方とを含んでもよい。
図４および図５に関連して説明される実施形態において、ＮＬＤＭＯＳＦＥＴの一実施形態（たとえば、図１のＮＬＤＭＯＳＦＥＴ１１２）のドレイン領域および分離構造体を結合する抵抗回路（たとえば、図１の抵抗回路１６０）は、ショットキーダイオードを含む。別の実施形態に応じて、抵抗回路（たとえば、図１の抵抗回路１６０）は、抵抗ネットワークおよびドレイン領域（たとえば、図２のドレイン領域２３６）と分離構造体との間に接続されるＰＮ接合ダイオード（図示なし）を含む。たとえば、再び図２を参照すると、Ｎ型領域２２４を含む代わりに、ＮＬＤＭＯＳＦＥＴ２００は、シンカ領域２２２において延びるＰ型領域（図示なし）を含んでもよい。Ｐ型領域とシンカ領域２２２との間のＰＮ接合は、抵抗回路において相互接続され得るＰＮ接合ダイオードを形成する。ＰＮ接合ダイオードは、用途に応じた所望の降伏電圧（たとえば、通常の負の動作電圧の最小値よりも大きい、小さいまたは等しい降伏電圧）を提供するように設計されることができる。たとえば、一実施形態では、ＰＮ接合ダイオードは、約−０．３ボルト〜約−１４．０ボルトの範囲の逆方向降伏電圧を提供するように設計されてもよいが、より小さいまたはより大きい降伏電圧が達成されてもよい。
また別の実施形態に応じて、抵抗回路（たとえば、図１の抵抗回路１６０）は、抵抗ネットワークおよびドレイン領域（たとえば、図２のドレイン領域２３６）と分離構造体との間に接続される多結晶シリコンダイオード（図示なし）を含んでもよい。たとえば、多結晶シリコンダイオードは、多結晶シリコンダイオードの降伏電圧を定義する中性スペーサ領域によって分離されるＰ型領域およびＮ型領域から形成されてもよい。多結晶シリコンダイオードは、基板の上面の分離された領域において（たとえば、ＳＴＩ２５４において）形成されてもよい。代替的には、多結晶シリコンダイオードは他の材料から形成されてもよく、かつ／または他の場所に位置してもよい。一実施形態では、多結晶シリコンダイオードは、通常の負の動作電圧の最小値よりも低い、高い、または等しい、用途に応じた所望の逆方向降伏電圧を提供するように設計されてもよい（たとえば、約−０．３ボルト〜約−１４．０ボルトであるが、より小さいまたはより大きい降伏電圧が達成されてもよい）。
図６は、代替の実施形態に応じた、ＰＮ接合ダイオード６１０（たとえば、Ｐ型領域とシンカ領域２２２との間のＰＮ接合から形成されるＰＮ接合ダイオードまたは多結晶シリコンダイオード）と直列の抵抗ネットワーク６４６を含む抵抗回路を有する図２のＮＬＤＭＯＳＦＥＴ２００の簡略化された回路図６００である。図２の実施形態と同様に、端子６６０（たとえば、端子２６０）はＰ型ボディ領域に結合され（たとえば、ボディコンタクト領域２４０を介してボディ領域２３４に結合され）、端子６６２（たとえば、端子２６２）はＮ型ソース領域（たとえば、ソース領域２３８）に結合され、端子６６４（たとえば、端子２６４）はゲート電極（たとえば、ゲート電極２４２）に結合され、端子６６６（たとえば、端子２６６）はドレイン領域（たとえば、ドレイン領域２３６）に結合される。
抵抗ネットワーク６４６およびＰＮ接合ダイオード６１０は、ドレイン領域（たとえば、ドレイン領域２３６）とデバイスの分離構造体との間に電気的に直列に結合される。動作中、ドレイン電位が負電圧に遷移するとき、分離構造体の電位はＰＮ接合ダイオード６１０の逆方向降伏電圧と直列の抵抗ネットワーク６４６にわたる電圧降下によって維持される。図４に関連して既に説明された実施形態のように、ＰＮ接合ダイオード６１０と抵抗ネットワーク６４６との組み合わせが、特定の有利な効果を提供してもよい。
また別の実施形態に応じて、抵抗回路（たとえば、図１の抵抗回路１６０）は、ＰＮ接合ダイオードと並列の抵抗ネットワークを含んでもよい。たとえば、図７は、代替の実施形態に応じた、ＰＮ接合ダイオード７１０と並列の抵抗ネットワーク７４６を含む抵抗回路を有する図２のＮＬＤＭＯＳＦＥＴ２００の簡略化された回路図７００である。図２の実施形態と同様に、端子７６０（たとえば、端子２６０）はＰ型ボディ領域と結合され（たとえば、ボディコンタクト領域２４０を介してボディ領域２３４に結合され）、端子７６２（たとえば、端子２６２）はＮ型ソース領域（たとえば、ソース領域２３８）に結合され、端子７６４（たとえば、端子２６４）はゲート電極（たとえば、ゲート電極２４２）に結合され、端子７６６（たとえば、端子２６６）はドレイン領域（たとえば、ドレイン領域２３６）に結合される。
抵抗ネットワーク７４６およびＰＮ接合ダイオード７１０は、ドレイン領域（たとえば、ドレイン領域２３６）とデバイスの分離構造体との間に電気的に並列に結合される。動作中、ドレイン電位が負電圧に遷移するとき、分離構造体の電位はＰＮ接合ダイオード７１０の逆方向降伏電圧と並列の抵抗ネットワーク７４６にわたる電圧降下によって維持される。図５に関連して既に説明された抵抗回路のように、ＰＮ接合ダイオード７１０と抵抗ネットワーク７４６との組み合わせが、特定の有利な効果を提供してもよい。
図６および図７に関連して説明される実施形態において、抵抗回路（たとえば、図１の抵抗回路１６０）は、ＰＮ接合ダイオード（たとえば、ＰＮ接合ダイオード６１０、７１０）と、ＰＮ接合ダイオードと直列に結合される抵抗ネットワーク（抵抗ネットワーク６４６）またはＰＮ接合ダイオードと並列に結合される抵抗ネットワーク（抵抗ネットワーク７４６）のいずれかとを含む。別の代替の実施形態では、抵抗回路は、直列結合抵抗ネットワーク構成および並列結合抵抗ネットワーク構成の両方によってもたらされ得る利点を実現するように、ＰＮ接合ダイオードと、ＰＮ接合ダイオードと直列に結合される第１の抵抗ネットワークおよび並列に結合される第２の抵抗ネットワークの両方とを含んでもよい。
図４〜図７に関連して説明された実施形態において、ＮＬＤＭＯＳＦＥＴの一実施形態（たとえば、図１のＮＬＤＭＯＳＦＥＴ１１２）のドレイン領域および分離構造体を結合する抵抗回路（たとえば、図１の抵抗回路１６０）は、ショットキーダイオードまたはＰＮ接合ダイオードのいずれかを含む。他の実施形態に応じて、ＮＬＤＭＯＳＦＥＴの一実施形態のドレイン領域および分離構造体を結合する抵抗回路は、代わりに、１つまたは複数のショットキーダイオードと１つまたは複数のＰＮ接合ダイオードとの組み合わせを含んでもよい。たとえば、ＮＬＤＭＯＳＦＥＴの一実施形態は、ドレイン領域と分離構造体との間に並列に接続されるショットキーダイオードと１つまたは複数のＰＮ接合ダイオードとの組み合わせを含んでもよい。より詳細には、抵抗回路は、各々がシンカ領域において延びるとともにシンカ領域を部分的に横断する１つまたは複数のＰ型領域とともに、ショットキーコンタクトと分離構造体（たとえば、シンカ領域２２２）との間の金属−半導体接合から形成されるショットキーダイオードを含んでもよい。ショットキーコンタクトは抵抗ネットワークに接続され（すなわち、ショットキーダイオードのアノードが抵抗ネットワークに接続され）、Ｐ型領域（複数の場合もあり）とシンカ領域との間のＰＮ接合（複数の場合もあり）が、抵抗回路のＰＮ接合ダイオード（複数の場合もあり）を形成する。一実施形態に応じて、ショットキーダイオードと並べてＰＮダイオード（複数の場合もあり）を置くことによって、ＰＮ接合（複数の場合もあり）がショットキーダイオードの下のシリコンを使い尽くし、したがって、ショットキーダイオードにおける逆方向バイアスの漏れが低減される。ショットキーダイオードおよびＰＮ接合ダイオード（複数の場合もあり）は、用途に応じた所望の降伏電圧（たとえば、通常の負の動作電圧の最小値よりも大きい、小さいまたは等しい降伏電圧）を提供するように設計されることができる。たとえば、一実施形態では、ショットキーダイオードおよびＰＮ接合ダイオード（複数の場合もあり）は各々、約−０．３ボルト〜約−１４．０ボルトの範囲の逆方向降伏電圧を提供するように設計されてもよいが、より小さいまたはより大きい降伏電圧が達成されてもよい。
上述の実施形態では、ＮＬＤＭＯＳＦＥＴ（たとえば、図１、２のＮＬＤＭＯＳＦＥＴ１１２、２００）のドレイン領域および分離構造体は抵抗回路を通じて電気的に結合される。他の実施形態では、ＰＬＤＭＯＳＦＥＴ（たとえば、図１のＰＬＤＭＯＳＦＥＴ１１６）のソース領域および分離構造体が抵抗回路を通じて電気的に結合される。たとえば、図８は、一実施形態に応じた、ＰＬＤＭＯＳＦＥＴのソース領域と分離構造体との間に結合される抵抗回路（たとえば、図１の抵抗回路１６２）を有するＰＬＤＭＯＳＦＥＴ８００（たとえば、図１のＰＬＤＭＯＳＦＥＴ１１６）の断面図である。一実施形態に応じて、ＰＬＤＭＯＳＦＥＴ８００のさまざまな領域は、図８に示される断面に垂直な面に配向されるリング状構成を有する。ここでも、本明細書における図面および記載は二重ゲートフィンガ構成に特に当てはまるが、本発明の主題の範囲はこのような構成には限定されない。本明細書における記載に基づいて、当業者であれば示され記載される実施形態を、隣接するゲートフィンガがドレイン（たとえば、ドレイン領域８３６）を共有し得る、複数（すなわち、＞２）のゲートフィンガを含む構成に適用させるように改変する方法を理解するであろう。
ＰＬＤＭＯＳＦＥＴ８００は、基板上面８１２を有するＰ型半導体基板８１０（たとえば、図１に関連して説明されるＳＯＣ基板）においておよびその上に形成される。一実施形態に応じて、ＰＬＤＭＯＳＦＥＴ８００は、基板において、ＰＬＤＭＯＳＦＥＴ８００のアクティブ領域８３０に関連付けられる部分８１６（すなわち、内部にアクティブデバイスが形成される基板８１０の領域）を実質的に取り囲む分離構造体を含む。言い換えれば、このアクティブデバイスは分離構造体によって収容されるとみなされてもよい。分離構造体は箱型構造であり、Ｎ型埋め込み層（ＮＢＬ）８２０（基板上面８１２の下の所定の深さに位置する）および基板上面８１２からＮＢＬ８２０の深さにまで延びるＮ型シンカ領域８２２から形成される。シンカ領域８２２は、該シンカ領域８２２がＮＢＬ８２０まで延びることを可能にするための十分なインプラントエネルギーを有する一回のインプラント手順を用いて形成されてもよく、または、シンカ領域８２２は、異なるインプラントエネルギーを有する複数回のインプラント手順を用いて、したがって、異なる深さに直列に相互接続されるシンカ領域のサブ領域が形成されるように形成されてもよい。
ＰＬＤＭＯＳＦＥＴ８００は、アクティブ領域８３０に形成されるアクティブデバイスをさらに含む。一実施形態に応じて、アクティブデバイスは、Ｐ型ドリフト領域８３２と、Ｎ型ボディ領域８３４と、Ｐ型ドレイン領域８３６と、Ｐ型ソース領域８３８と、ゲート電極８４２（および対応するゲート絶縁膜、参照番号なし）とを含む。ドリフト領域８３２は、アクティブ領域８３０の中央部分に形成され、基板上面８１２から、ＮＢＬ８２０の深さよりも浅い深さにまで基板８１０内において延びる。ドレイン領域８３６はドリフト領域８３２内に形成され、ドリフト領域８３２よりも高濃度にドープされる。ドレイン領域８３６は、基板上面８１２から、ドリフト領域８３２の深さよりも有意に浅い深さにまで基板８１０内に延びる。導電性相互接続によってドレイン領域８３６はドレイン端子８６６に電気的に結合される。
ボディ領域８３４はドリフト領域８３２とシンカ領域８２２との間に形成され、基板上面８１２から基板８１０内へＮＢＬ８２０の深さよりも浅く、ドリフト領域８３２の深さよりも深い深さにまで延びてもよい（しかしながら、ボディ領域８３４はドリフト領域８３２の深さよりも浅いか、または実質的に等しい深さにまで延びてもよい）。一実施形態では、ボディ領域８３４はドリフト領域８３２に当接する。加えて、ボディ領域８３４は、図８に示されるように一実施形態ではシンカ領域８２２と融合される。したがって、分離構造体（またはより具体的にはシンカ領域８２２）は、ボディタイであるとみなされてもよい。代替の実施形態では、ボディ領域８３４は、ドリフト領域８３２および／もしくはシンカ領域８２２から横方向に分離されてもよく（たとえば、図１５の実施形態に示すように）、またはボディ領域８３４は、ドリフト領域８３２および／もしくはシンカ領域８２２と重なってもよい（ドリフト領域８３２および／またはシンカ領域８２２のチャネルのドーパント特性とは異なるドーパント特性を有する領域が作成される）。ソース領域８３８はボディ領域８３４内に形成され、基板上面８１２から基板８１０内へボディ領域８３４の深さよりも有意に浅い深さにまで延びる。ソース領域８３８はドリフト領域８３２よりも高濃度にドープされる。概してドレイン領域８３６とソース領域８３８との間で、基板上面８１２において、ゲート酸化膜の上にゲート電極８４２が形成される。導電性相互接続によって、ゲート電極８４２はゲート端子８６４に電気的に結合される。
一実施形態に応じて、ＰＬＤＭＯＳＦＥＴ８００は、図８に示すようにさまざまなＳＴＩ領域８５０、８５２をさらに含んでもよい。たとえば、基板上面８１２において、ＳＴＩ８５０はドリフト領域８３２においてドレイン領域８３６に当接し、ＳＴＩ８５２はソース領域８３８と分離構造体（またはより具体的にはシンカ領域８２２）との間に位置付けられる。代替の実施形態では、ＳＴＩ構造体８５０および／または８５２のいずれかまたは両方が除外されてもよい。たとえば、ＳＴＩ８５２が除外されてもよく、ソース領域８３８とシンカ領域８２２とがともに短絡されてもよい。加えて、ＳＴＩ８５０が除外されてもよく、それによってＰＬＤＭＯＳＦＥＴ８００が図８に示される「電界ドリフトデバイス」ではなく「アクティブドリフトデバイス」となる。ＳＴＩ８５０を含むことによってゲート−ドレイン電位を高くすることができ、一方でゲート酸化膜が破壊される危険性が低減される。また他の代替の実施形態では、ＳＴＩ構造体のうちのいくつかまたはすべてが、シリサイド遮断層に置き換えられてもよい。
一実施形態に応じて、ＰＬＤＭＯＳＦＥＴ８００は、ソース領域８３８とシンカ領域８２２内に延びるＮ型領域８２４との間に接続される抵抗回路（たとえば、図１の抵抗回路１６２）をさらに含み、Ｎ型領域８２４はシンカ領域８２２にオーミックコンタクトを提供するようにシンカ領域８２２よりも高濃度にドープされる。たとえば、抵抗回路は、１つまたは複数の抵抗器８４６を有する抵抗ネットワークを含んでもよい。１つのみの抵抗器８４６が図８に示されるが、抵抗ネットワークは複数の抵抗器を含んでもよいことが理解されるであろう。抵抗ネットワークの抵抗器（複数の場合もあり）８４６は多結晶シリコンから形成されてよく、基板の上面の１つまたは複数の分離された領域に（たとえば、ＳＴＩ８５２に）位置してもよい。代替的には、抵抗器８４６のうちの１つまたは複数は他の材料から形成されてもよく、かつ／または他の場所に位置してもよい。一実施形態に応じて、導電性相互接続によって、ソース領域８３８、抵抗ネットワークの第１の端子（たとえば、抵抗器８４６の第１の端子）およびソース端子８６２は電気的に結合される。別の導電性相互接続によって、抵抗ネットワークの第２の端子（たとえば、抵抗器８４６の第２の端子）は分離構造体（たとえば、Ｎ型領域８２４）に電気的に結合される。一実施形態では、抵抗ネットワークは約１０〜約５００オームの範囲の抵抗を有するが、より小さいまたはより大きい抵抗が使用されてもよい。
上述するように、代替の実施形態に応じて、ボディ領域（たとえば、図１５のボディ領域１５３４）はシンカ領域（たとえば、図１５のシンカ領域１５２２）から横方向に分離されてもよく、それによって、ボディ領域とシンカ領域との間にＰ型間隙が存在する（たとえば、図１５の実施形態に示すように）。加えて、領域間の分離を保証するようにＳＴＩ構造体（たとえば、図１５のＳＴＩ構造体１５５４）またはシリサイド遮断層が基板表面に含まれてもよい。Ｐ型間隙は、Ｐ型基板（たとえば、図１５の基板１５１０の部分１５１６）における、分離構造体の部分（たとえば、図１５の部分１５３７）（ボディ領域とシンカ領域との間の基板上面へ延在する）からまたは基板上面から延びるとともにボディ領域とシンカ領域との間に位置するＰ型ウェル領域から形成されてもよい。このような実施形態では、ＰＬＤＭＯＳＦＥＴ（たとえば、図１５のＰＬＤＭＯＳＦＥＴ１５００）は、ボディ領域に形成されるＮ型ボディコンタクト領域（たとえば、図１５のボディコンタクト領域１５３５）をさらに含んでもよい（たとえば、ソース領域とシンカ領域との間に存在し、当該ボディコンタクト領域はＳＴＩ構造体またはシリサイド遮断層によってソース領域から分離されてもよい）。ボディコンタクト領域およびソース領域（たとえば、図１５のソース領域１５３８）は導電性相互接続を通じて電気的に結合（短絡）されてもよく、抵抗回路（たとえば、図１４の抵抗回路１４６２）は分離構造体（たとえば、図１５のシンカ領域１５２２）と短絡されたソースおよびボディ領域との間に電気的に結合されてもよい。通常動作中、ボディ領域、ソース領域および分離構造体はすべて高い電位にあり、分離構造体およびボディ領域は、いずれが先に起きるかにかかわらず、それらの間のＰ型間隙の横方向空乏層（たとえば、それらの間の降伏が起きる前に完全に使い尽くされてもよい）を通じて、またはＰ型基板における、ボディ領域とＮＢＬ（たとえば、図１５のＮＢＬ１５２０）との間の部分の縦方向空乏層を通じて実効的に短絡されることができる。
図９は、一実施形態に応じた、図８のＰＬＤＭＯＳＦＥＴ８００の簡略化された回路図９００である。図８も参照すると、端子９６２（たとえば、端子８６２）はソース領域（たとえば、ソース領域８３８）に結合され、端子９６４（たとえば、端子８６４）はゲート電極（たとえば、ゲート電極８４２）に結合され、端子９６６（たとえば、端子８６６）はドレイン領域（たとえば、ドレイン領域８３６）に結合される。
一実施形態に応じて、かつ上述するように、ＰＬＤＭＯＳＦＥＴはまた、ソース領域（たとえば、ソース領域８３８）とデバイスの分離構造体との間で電気的に結合される抵抗ネットワーク９４６も含む。図９において（および、図面に示される他の回路表現において）抵抗ネットワーク９４６を図示するように単一の抵抗器が使用されているが、これは簡便にするためのものに過ぎず、抵抗ネットワークは既に説明されたように複数の抵抗器を含んでもよいことが理解されるであろう。一実施形態では、抵抗ネットワーク９４６の第１の端子はソース領域に結合され、抵抗ネットワーク９４６の第２の端子は分離構造体（たとえば、シンカ領域８２２とＮＢＬ８２０との組み合わせ）に結合される。ノード９２０において、ダイオード９１４は、分離構造体と、該分離構造体の外側の基板の残りの部分との間の接合部によって形成されるダイオードを表す。
ソース電位が上昇される通常動作の間、分離構造体の電位は、ボディ領域を通じて流れる電流の量に応じて決まる抵抗ネットワーク９４６にわたる電圧降下によってソース領域の電位に密接に応じる。他方、ソース電位が負電圧に遷移すると、分離構造体の電位は抵抗ネットワーク９４６にわたる電圧降下によって維持される。ソース電位が負になるときに分離構造体の電位を維持することによって、そうでなければソースおよび分離構造体が単に短絡された場合に発生し得る基板へのキャリア注入が低減されてもよく、したがって、隣接回路ブロックの破壊が回避される。
別の実施形態に応じて、抵抗回路（たとえば、図１の抵抗回路１６２）は、ショットキーダイオードと直列の抵抗ネットワークを含んでもよい。たとえば、図１０は、代替の実施形態に応じた、ショットキーダイオード１０１０と直列の抵抗ネットワーク１０４６を含む抵抗回路を有する図８のＰＬＤＭＯＳＦＥＴ８００の簡略化された回路図１０００である。図８の実施形態と同様に、端子１０６２（たとえば、端子８６２）はソース領域（たとえば、ソース領域８３８）に結合され、端子１０６４（たとえば、端子８６４）はゲート電極（たとえば、ゲート電極８４２）に結合され、端子１０６６（たとえば、端子８６６）はドレイン領域（たとえば、ドレイン領域８３６）に結合される。
ショットキーダイオード１０１０および抵抗ネットワーク１０４６は、ソース領域（たとえば、ソース領域８３８）とデバイスの分離構造体との間に電気的に直列に結合される。ショットキーダイオード１０１０は、たとえば、分離構造体と（たとえば、シンカ領域８２２と）接しているショットキーコンタクト（図示なし）によって形成されてもよい。より詳細には、一実施形態に応じて、ショットキーダイオードは、ショットキーコンタクト（たとえば、基板上面においてシリサイド形成される）とシンカ領域８２２の上面との間の金属−半導体接合から形成されてもよい。代替の実施形態では、ショットキーコンタクトは側壁または基板上面８１２と同一の平面上に存在しない他の表面において形成されてもよい。
動作中、ソース電位が負電圧に遷移するとき、分離構造体の電位はショットキーダイオード１０１０の逆方向降伏電圧と直列の抵抗ネットワーク１０４６にわたる電圧降下によって維持される。ショットキーダイオード１０１０と抵抗ネットワーク１０４６との組み合わせは、ショットキーダイオード１０１０の構築において高い柔軟性をもたらしてもよい。加えて、ＰＬＤＭＯＳＦＥＴの完全性の維持において全体的に最適な結果を達成するために抵抗ネットワーク１０４６の値を選択する際に、基板注入を低減しながらＥＳＤのロバスト性が達成されてもよい。より具体的には、たとえば、ショットキーダイオード１０１０の降伏が起きる状況において（たとえば、ＥＳＤストレス中に）、ショットキーダイオード１０１０を通じて流れる電流は、抵抗ネットワーク１０４６によって該抵抗ネットワーク１０４６の容量の範囲に制限され、したがって、ＥＳＤ事象がショットキーダイオード１０１０に損傷を与え得る可能性が低減される。
また別の実施形態に応じて、抵抗回路（たとえば、図１の抵抗回路１６２）は、ショットキーダイオードと並列の抵抗ネットワークを含んでもよい。たとえば、図１１は、代替の実施形態に応じた、ショットキーダイオード１１１０と並列の抵抗ネットワーク１１４６を含む抵抗回路を有する図８のＰＬＤＭＯＳＦＥＴ８００の簡略化された回路図１１００である。図８の実施形態と同様に、端子１１６２（たとえば、端子８６２）はソース領域（たとえば、ソース領域８３８）に結合され、端子１１６４（たとえば、端子８６４）はゲート電極（たとえば、ゲート電極８４２）に結合され、端子１１６６（たとえば、端子８６６）はドレイン領域（たとえば、ドレイン領域８３６）に結合される。
ショットキーダイオード１１１０（たとえば、ショットキーコンタクト（図示なし）とシンカ領域８２２との間の接合部）および抵抗ネットワーク１１４６は、ソース領域（たとえば、ソース領域８３８）とデバイスの分離構造体との間に電気的に並列に結合される。動作中、ソース電位が負電圧に遷移するとき、分離構造体の電位はショットキーダイオード１１１０の逆方向降伏電圧と並列の抵抗ネットワーク１１４６にわたる電圧降下によって維持される。図１０に関連して説明される抵抗回路のように、ショットキーダイオード１１１０と抵抗ネットワーク１１４６との組み合わせは、ショットキーダイオード１１１０の構築においてより高い柔軟性をもたらしてもよい。加えて、抵抗ネットワーク１１４６は、特定の状況において、分離構造体の電位をＰＬＤＭＯＳＦＥＴのドレインにより近い電位に維持するように機能してもよい。たとえば、ソース電位が降下しているとき（まだ正であるが）、分離構造体の電位は、ショットキーダイオード１１１０の容量のみによって引き下げられ、これは十分である場合もあり、または十分でない場合もある。このような場合、抵抗ネットワーク１１４６は、分離構造体の電位をソース電位に向けて放電するのに役立ち得る。ソース電位が負に遷移すると所定の少数キャリアの注入が加えられてもよいが、抵抗ネットワーク１１４６はキャリア注入の量を制限し得る。
図１０および図１１に関連して説明される実施形態において、抵抗回路（たとえば、図１の抵抗回路１６２）は、ショットキーダイオードと直列に（図１０）または並列に（図１１）結合される抵抗ネットワーク（たとえば、抵抗ネットワーク１０４６、１１４６）を含む。別の代替の実施形態では、抵抗回路は、直列結合抵抗ネットワーク構成および並列結合抵抗ネットワーク構成の両方によってもたらされ得る利点を実現するように、ショットキーダイオードと、該ショットキーダイオードと直列に結合される第１の抵抗ネットワークおよび並列に結合される第２の抵抗ネットワークの両方とを含んでもよい。
図１０および図１１に関連して説明される実施形態において、ＰＬＤＭＯＳＦＥＴの一実施形態（たとえば、図１のＰＬＤＭＯＳＦＥＴ１１６）のソース領域および分離構造体を結合する抵抗回路（たとえば、図１の抵抗回路１６２）は、ショットキーダイオードを含む。別の実施形態に応じて、抵抗回路（たとえば、図１の抵抗回路１６２）は、抵抗ネットワークおよびソース領域（たとえば、図８のソース領域８３８）と分離構造体との間に接続されるＰＮ接合ダイオード（図示なし）を含む。たとえば、再び図８を参照すると、Ｎ型領域８２４を含む代わりに、ＰＬＤＭＯＳＦＥＴ８００は、シンカ領域８２２において延びるＰ型領域（図示なし）を含んでもよく、Ｐ型領域はＰ型ドリフト領域８３２よりも高濃度にドープされる。Ｐ型領域とシンカ領域８２２との間のＰＮ接合は、抵抗回路において相互接続され得るＰＮ接合ダイオードを形成する。ＰＮ接合ダイオードは、用途に応じた所望の降伏電圧（たとえば、通常の負の動作電圧の最小値よりも大きい、小さいまたは等しい降伏電圧）を提供するように設計されることができる。たとえば、一実施形態では、ＰＮ接合ダイオードは、約−０．３ボルト〜約−１４．０ボルトの範囲の逆方向降伏電圧を提供するように設計されてもよいが、より小さいまたはより大きい降伏電圧が達成されてもよい。
また別の実施形態に応じて、抵抗回路（たとえば、図１の抵抗回路１６２）は、抵抗ネットワークおよびソース領域（たとえば、図８のソース領域８３８）と分離構造体との間に接続される多結晶シリコンダイオード（図示なし）を含んでもよい。たとえば、多結晶シリコンダイオードは、多結晶シリコンダイオードの降伏電圧を定義する中性スペーサ領域によって分離されるＰ型領域およびＮ型領域から形成されてもよい。多結晶シリコンダイオードは、基板の上面の分離された領域において（たとえば、ＳＴＩ８５２において）形成されてもよい。代替的には、多結晶シリコンダイオードは他の材料から形成されてもよく、かつ／または他の場所に位置してもよい。一実施形態では、多結晶シリコンダイオードは、通常の負の動作電圧の最小値よりも低い、高いまたは等しい、用途に応じた所望の逆方向降伏電圧を提供するように設計されてもよい（たとえば、約−０．３ボルト〜約−１４．０ボルトであるが、より小さいまたはより大きい降伏電圧が達成されてもよい）。
図１２は、代替の実施形態に応じた、ＰＮ接合ダイオード１２１０（たとえば、Ｐ型領域とシンカ領域８２２との間のＰＮ接合から形成されるＰＮ接合ダイオードまたは多結晶シリコンダイオード）と直列の抵抗ネットワーク１２４６を含む抵抗回路を有する図８のＰＬＤＭＯＳＦＥＴ８００の簡略化された回路図１２００である。図８の実施形態と同様に、端子１２６２（たとえば、端子８６２）はソース領域（たとえば、ソース領域８３８）に結合され、端子１２６４（たとえば、端子８６４）はゲート電極（たとえば、ゲート電極８４２）に結合され、端子１２６６（たとえば、端子８６６）はドレイン領域（たとえば、ドレイン領域８３６）に結合される。
抵抗ネットワーク１２４６およびＰＮ接合ダイオード１２１０は、ソース領域（たとえば、ソース領域８３８）とデバイスの分離構造体との間に電気的に直列に結合される。動作中、ソース電位が負電圧に遷移するとき、分離構造体の電位はＰＮ接合ダイオード１２１０の逆方向降伏電圧と直列の抵抗ネットワーク１２４６にわたる電圧降下によって維持される。図１０に関連して既に説明された実施形態のように、ＰＮ接合ダイオード１２１０と抵抗ネットワーク１２４６との組み合わせが、特定の有利な効果を提供してもよい。
また別の実施形態に応じて、抵抗回路（たとえば、図１の抵抗回路１６２）は、ＰＮ接合ダイオードと並列の抵抗ネットワークを含んでもよい。たとえば、図１３は、代替の実施形態に応じた、ＰＮ接合ダイオード１３１０と並列の抵抗ネットワーク１３４６を含む抵抗回路を有する図８のＰＬＤＭＯＳＦＥＴ８００の簡略化された回路図１３００である。図８の実施形態と同様に、端子１３６２（たとえば、端子８６２）はソース領域（たとえば、ソース領域８３８）に結合され、端子１３６４（たとえば、端子８６４）はゲート電極（たとえば、ゲート電極８４２）に結合され、端子１３６６（たとえば、端子８６６）はドレイン領域（たとえば、ドレイン領域８３６）に結合される。
抵抗ネットワーク１３４６およびＰＮ接合ダイオード１３１０は、ソース領域（たとえば、ソース領域８３６）とデバイスの分離構造体との間に電気的に並列に結合される。動作中、ソース電位が負電圧に遷移するとき、分離構造体の電位はＰＮ接合ダイオード１３１０の逆方向降伏電圧と並列の抵抗ネットワーク１３４６にわたる電圧降下によって維持される。図１２に関連して既に説明された抵抗回路のように、ＰＮ接合ダイオード１３１０と抵抗ネットワーク１３４６との組み合わせが、特定の有利な効果を提供してもよい。
図１２および図１３に関連して説明された実施形態において、抵抗回路（たとえば、図１の抵抗回路１６２）は、ＰＮ接合ダイオード（たとえば、ＰＮ接合ダイオード１２１０、１３１０）と、ＰＮ接合ダイオードと直列に結合される抵抗ネットワーク（抵抗ネットワーク１２４６）またはＰＮ接合ダイオードと並列に結合される抵抗ネットワーク（抵抗ネットワーク１３４６）のいずれかとを含む。別の代替の実施形態では、抵抗回路は、直列結合抵抗ネットワーク構成および並列結合抵抗ネットワーク構成の両方によってもたらされ得る利点を実現するように、ＰＮ接合ダイオードと、ＰＮ接合ダイオードと直列に結合される第１の抵抗ネットワークおよび並列に結合される第２の抵抗ネットワークの両方とを含んでもよい。
図１０〜図１３に関連して説明された実施形態において、ＰＬＤＭＯＳＦＥＴの一実施形態（たとえば、図１のＰＬＤＭＯＳＦＥＴ１１６）のソース領域および分離構造体を結合する抵抗回路（たとえば、図１の抵抗回路１６２）は、ショットキーダイオードまたはＰＮ接合ダイオードのいずれかを含む。他の実施形態によれば、ＰＬＤＭＯＳＦＥＴの一実施形態のソース領域および分離構造体を結合する抵抗回路は、代わりに、１つまたは複数のショットキーダイオードと１つまたは複数のＰＮ接合ダイオードとの組み合わせを含んでもよい。たとえば、ＰＬＤＭＯＳＦＥＴの一実施形態は、ソース領域と分離構造体との間に並列に接続されるショットキーダイオードと１つまたは複数のＰＮ接合ダイオードとの組み合わせを含んでもよい。より詳細には、抵抗回路は、各々がシンカ領域において延びるとともにシンカ領域を部分的に横断する１つまたは複数のＰ型領域とともに、ショットキーコンタクトと分離構造体（たとえば、シンカ領域８２２）との間の金属−半導体接合から形成されるショットキーダイオードを含んでもよい。ショットキーコンタクトは抵抗ネットワークに接続され（すなわち、ショットキーダイオードのアノードが抵抗ネットワークに接続され）、Ｐ型領域（複数の場合もあり）とシンカ領域との間のＰＮ接合（複数の場合もあり）が、抵抗回路のＰＮ接合ダイオード（複数の場合もあり）を形成する。一実施形態に応じて、ショットキーダイオードと並べてＰＮダイオード（複数の場合もあり）を置くことによって、ＰＮ接合（複数の場合もあり）がショットキーダイオードの下のシリコンを使い尽くし、したがって、ショットキーダイオードにおける逆方向バイアスの漏れが低減される。ショットキーダイオードおよびＰＮ接合ダイオード（複数の場合もあり）は、用途に応じた所望の降伏電圧（たとえば、通常の負の動作電圧の最小値よりも大きい、小さいまたは等しい降伏電圧）を提供するように設計されることができる。たとえば、一実施形態では、ショットキーダイオードおよびＰＮ接合ダイオード（複数の場合もあり）は各々、約−０．３ボルト〜約−１４．０ボルトの範囲の逆方向降伏電圧を提供するように設計されてもよいが、より小さいまたはより大きい降伏電圧が達成されてもよい。
上述するＰＬＤＭＯＳＦＥＴの実施形態において、ボディ領域（たとえば、図８のボディ領域８３４）と分離構造体は融合し、分離構造体（またはより具体的にはシンカ領域（たとえば、図８のシンカ領域８２２））は、ボディタイであるとみなされてもよい。このような実施形態において、抵抗回路（たとえば、図１の抵抗回路１６２）がソース端子に結合されるとき、ソース−ボディ領域接合が順方向バイアスになり得るため、動作中にボディバイアスが生成され得る。図１４〜図２０に関連してより詳細に説明する代替の実施形態において、ボディ領域および分離構造体は、Ｐ型材料から形成される領域（たとえば、Ｐ型ウェルのアクティブ領域と関連付けられる基板の部分）によって分離されてもよく、ボディ領域に対する電気的アクセスを容易にするために別個のボディ端子が設けられてもよい。このような実施形態において、上述する抵抗回路と同様の抵抗回路が、上述する実施形態のようにソース領域と分離構造体との間に抵抗回路を結合するのではなく、ボディ領域と分離構造体との間に結合されてもよい。ボディ領域と分離構造体とが分離される実施形態において、ボディ領域とソース領域とがともに連結されてもよく（たとえば、それらは通常動作中に同じバイアスを有してもよい）、ソース／ボディ端子に負電位があるとき、分離構造体の電位は抵抗回路によって維持されてもよい。通常動作中、ボディ領域、ソース領域、および分離構造体がすべて高い電位にあるとき、分離構造体およびボディ領域は、いずれが先に起きるかにかかわらず、それらの間のＰ型材料から形成される側方空乏層（たとえば、それらの間の降伏が起きる前に完全に使い尽くされてもよい）を通じて、またはＰ型基板における、ボディ領域とＮＢＬとの間の部分の縦方向空乏層を通じて実効的に短絡されることができる。
たとえば、図１４は、別の実施形態に応じた、ドライバ回路１４１０を含む電子システム１４００の簡略化された図である。システム１４００の大部分は図１に示すシステム１００と同様であり、図１と図１４との間の同様の参照符号は類似のシステム要素を表わす。簡略にするために、それらの同様のシステム要素はここでは詳細には説明しないが、上述したそれらの説明が、図１４のシステムに等しく適用される。
システム１４００は、ドライバ回路１４１０が、（図１のＰＬＤＭＯＳＦＥＴ１１６に関してソース領域と分離構造体との間に結合される抵抗回路１６２ではなく）ＰＬＤＭＯＳＦＥＴ１４１６のボディ領域と分離構造体との間に結合される抵抗回路１４６２を含むという点において、システム１００と異なる。加えて、ドライバ回路１４１０は、（図１のＰＬＤＭＯＳＦＥＴ１１８に関してソース領域と分離構造体との間に結合される抵抗回路１６３ではなく）ＰＬＤＭＯＳＦＥＴ１４１８のボディ領域と分離構造体との間に結合される抵抗回路１４６３を含む。抵抗回路１４６２、１４６３は、上述する動作条件におけるＳＯＣ基板への電流注入を低減するかまたは除去するように構成される。
さまざまな実施形態において、ＰＬＤＭＯＳＦＥＴ１４１６、１４１８のボディ領域および分離構造体が融合されないため、ＰＬＤＭＯＳＦＥＴ１４１６、１４１８のボディ領域と分離構造体との間に抵抗回路１４６２、１４６３を挿入することが可能である。より具体的には、図１４のＰＬＤＭＯＳＦＥＴ１４１６、１４１８において、上述するように、また図１５〜図２０に関連してより詳細に説明するように、ボディ領域および分離構造体がＰ型材料から形成される領域によって分離される。ボディ領域および分離構造体を分離して、ソース領域とボディ領域とをともに連結（たとえば、短絡）し、ともに連結されている分離構造体とソース／ボディ領域との間に抵抗回路（たとえば、抵抗回路１４６２、１４６３）を配置することによって、ボディ領域および分離構造体が分離されなければ（たとえば、ボディ領域および分離構造体が融合される上述する実施形態において）動作中に生成され得るボディバイアスが回避される。加えて、上述する実施形態のように、ＰＬＤＭＯＳＦＥＴ１４１６、１４１８のボディ領域と分離構造体との間に抵抗回路１４６２、１４６３を挿入することによって、システム１４００における注入電流を低減するかまたは除去することができる。
ＰＬＤＭＯＳＦＥＴ（たとえば、ＰＬＤＭＯＳＦＥＴ１４１６）、および関連する抵抗回路（たとえば、抵抗回路１４６２）のさらなる実施形態を下記により詳細に説明する。たとえば、一実施形態に応じて、ＰＬＤＭＯＳＦＥＴ１４１６のボディ領域と分離構造体とを結合する抵抗回路１４６２は、抵抗ネットワークを含む。このような実施形態は、下記により詳細に説明する図１５などに示されており、図１５は、抵抗ネットワークを含む抵抗回路（たとえば、図１４の抵抗回路１４６２）を有するＰＬＤＭＯＳＦＥＴ１５００（たとえば、図１のＰＬＤＭＯＳＦＥＴ１４１６）の断面図である。本明細書における図面および記載は二重ゲートフィンガ構成に特に当てはまるが、本発明の主題の範囲はこのような構成に限定されない。本明細書における記載に基づいて、当業者は示され記載される実施形態を、隣接するゲートフィンガが一方ではドレイン（たとえば、ドレイン領域１５３６）を共有し、他方では（または極端な場合には、ソース領域１５３８において）ボディコンタクト領域（たとえば、ボディコンタクト領域１５３５）を共有し得る、複数（すなわち、＞２）のゲートフィンガを含む構成に適用させるように改変する方法を理解するであろう。このような実施形態では、ボディコンタクト領域は、図面に示すされるよりも、シンカ領域（たとえば、シンカ領域１５２２）からさらに横方向に分離されてもよい。
ＰＬＤＭＯＳＦＥＴ１５００は、基板上面１５１２を有する半導体基板１５１０（たとえば、図１に関連して説明されるＳＯＣ基板）においておよびその上に形成される。一実施形態に応じて、ＰＬＤＭＯＳＦＥＴ１５００は、基板において、ＰＬＤＭＯＳＦＥＴ１５００のアクティブ領域１５３０に関連付けられる部分１５１６（すなわち、内部にアクティブデバイスが形成される基板１５１０の領域）を実質的に取り囲む分離構造体を含む。言い換えれば、このアクティブデバイスは分離構造体によって収容されるとみなされてもよい。分離構造体は箱型構造であり、ＮＢＬ１５２０（基板上面１５１２の下の所定の深さに位置する）および基板上面１５１２からＮＢＬ１５２０の深さまで延びるＮ型シンカ領域１５２２から形成される。シンカ領域１５２２は、該シンカ領域１５２２がＮＢＬ１５２０まで延びることを可能にするための十分なインプラントエネルギーを有する一回のインプラント手順を用いて形成されてもよく、または、シンカ領域１５２２は、異なるインプラントエネルギーを有する複数回のインプラント手順を用いてし、したがって、異なる深さに直列に相互接続されるシンカ領域のサブ領域が形成されるように形成されてもよい。
ＰＬＤＭＯＳＦＥＴ１５００は、アクティブ領域１５３０に形成されるアクティブデバイスをさらに含む。一実施形態に応じて、アクティブデバイスは、Ｐ型ドリフト領域１５３２と、Ｎ型ボディ領域１５３４と、Ｐ型ドレイン領域１５３６と、Ｐ型ソース領域１５３８と、ゲート電極１５４２（および対応するゲート絶縁膜、参照符号なし）を含む。ドリフト領域１５３２は、アクティブ領域１５３０の中央部分に形成され、基板上面１５１２から、ＮＢＬ１５２０の深さよりも浅い深さにまで基板１５１０内に延びる。ドレイン領域１５３６はドリフト領域１５３２内に形成され、ドリフト領域１５３２よりも高濃度にドープされる。ドレイン領域１５３６は、基板上面１５１２から、ドリフト領域１５３２の深さよりも有意に浅い深さにまで基板１５１０内において延びる。導電性相互接続によって、ドレイン領域１５３６はドレイン端子１５６６に電気的に結合される。
ボディ領域１５３４はドリフト領域１５３２とシンカ領域１５２２との間に形成され、基板上面１５１２から基板１５１０内においてＮＢＬ１５２０の深さよりも浅く、ドリフト領域１５３２の深さよりも深い深さにまで延びる（ただし、ボディ領域１５３４はドリフト領域１５３２の深さと実質的に等しいかまたはそれよりも浅い深さにまで延びてもよい）。ソース領域１５３８とシンカ領域１５２２との間のボディ領域１５３４内にＮ型ボディコンタクト領域１５３５が形成される。ボディコンタクト領域１５３５は、ボディ領域１５３４よりも高濃度にドープされてもよい。一実施形態では、ボディ領域１５３４はドリフト領域１５３２に当接する。代替の実施形態では、ボディ領域１５３４はドリフト領域１５３２から横方向に分離されてもよく、またはボディ領域１５３４はドリフト領域１５３２と重なってもよい（そのチャネルまたはドリフト領域１５３２のドーパントプロファイル（特性）とは異なるドーパントプロファイルを有する領域が作成される）。
一実施形態に応じて、ボディ領域１５３４は本明細書において「Ｐ型間隙」と称する、Ｐ型材料から形成される領域１５３７によってシンカ領域１５２２から横方向に分離される。一実施形態に応じて、Ｐ型間隙１５３７は、分離構造体によって収容されるＰ型基板材料１５１６の部分から形成され、Ｐ型間隙１５３７は、ボディ領域１５３４とシンカ領域１５２２との間で基板上面１５１２に向かって延びる。代替の実施形態において、Ｐ型間隙１５３７は、ボディ領域１５３４とシンカ領域１５２２との間に形成されるＰ型ウェル（たとえば、高電圧Ｐウェルまたは低電圧Ｐウェル）から形成されてもよい。
概してドレイン領域１５３６とソース領域１５３８との間で、基板上面１５１２上のゲート酸化膜の上にゲート電極１５４２が形成される。導電性相互接続によって、ゲート電極１５４２はゲート端子１５６４に電気的に結合される。ソース領域１５３８がボディ領域１５３４内に形成され、基板上面１５１２から基板１５１０内へボディ領域１５３４の深さよりも有意に浅い深さにまで延びる。ソース領域１５３８はドリフト領域１５３２よりも高濃度にドープされてもよい。導電性相互接続によってソース領域１５３８はソース端子１５６２に電気的に結合される。
一実施形態に応じて、ＰＬＤＭＯＳＦＥＴ１５００は、図１５に示すようにさまざまなＳＴＩ領域１５５０、１５５２、１５５４をさらに含んでもよい。たとえば、基板上面１５１２において、ＳＴＩ１５５０はドリフト領域１５３２においてドレイン領域１５３６に当接し、ＳＴＩ１５５２はソース領域１５３８とボディコンタクト領域１５３５との間に位置付けられ、ＳＴＩ１５５４はボディ領域１５３４と分離構造体（またはより具体的には、シンカ領域１５２２）との間に位置付けられる。代替の実施形態では、ＳＴＩ構造１５５０、１５５２、および／または１５５４のいずれかまたは両方が除外されてもよい。また他の代替の実施形態では、ＳＴＩ構造のうちのいくつかまたはすべてが、シリサイド遮断層に置き換えられてもよく、該シリサイド遮断層は、シリサイド形成を防止されることがなければその表面においてさまざまな領域をともに短絡することになるシリサイド形成を防止する。
一実施形態に応じて、ＰＬＤＭＯＳＦＥＴ１５００は、ソース領域１５３８とシンカ領域１５２２において延びるＮ型領域１５２４との間に接続される抵抗回路（たとえば、図１４の抵抗回路１４６２）をさらに含み、Ｎ型領域１５２４はシンカ領域１５２２にオーミックコンタクトを提供するようにシンカ領域１５２２よりも高濃度にドープされる。たとえば、抵抗回路は、１つまたは複数の抵抗器１５４６を有する抵抗ネットワークを含んでもよい。１つのみの抵抗器１５４６が図１５に示されるが、抵抗ネットワークは複数の抵抗器を含んでもよいことが理解されるであろう。抵抗ネットワークの抵抗器（複数の場合もあり）１５４６は多結晶シリコンから形成されてもよく、基板の上面の１つまたは複数の分離された領域に（たとえば、ＳＴＩ１５５２または１５５４に）位置してもよい。代替的には、抵抗器１５４６のうちの１つまたは複数は他の材料から形成されてもよく、かつ／または他の場所に位置してもよい。一実施形態に応じて、導電性相互接続によって（ボディコンタクト領域１５３５を通じて）ボディ領域１５３４および抵抗ネットワークの第１の端子（たとえば、抵抗器１５４６の第１の端子）はボディ端子１５６８に電気的に結合される。他の導電性相互接続によって、抵抗ネットワークの第２の端子（たとえば、抵抗器１５４６の第２の端子）は分離構造体（たとえば、Ｎ型領域１５２４）に電気的に結合される。一実施形態では、抵抗ネットワークは約１０〜約２０，０００オームの範囲の抵抗を有するが、より小さいまたはより大きい抵抗が使用されてもよい。
上述するように、かつ図１４に示すように、ボディ領域１５３４およびソース領域１５３８は導電性相互接続（図１５に示されず）を通じて電気的に結合（短絡）されてもよく、抵抗回路（たとえば、図１４の抵抗回路１４６２）は分離構造体（たとえば、シンカ領域１５２２）と短絡されたソースおよびボディ領域との間に電気的に結合されてもよい。言い換えれば、ソース端子１５６２とボディ端子１５６８とがともに短絡されてもよい。通常動作中、ボディ領域１５３４、ソース領域１５３８、および分離構造体はすべて高い電位にあり、分離構造体およびボディ領域１５３４は、いずれが先に起きるかにかかわらず、それらの間のＰ型間隙１５３７の横方向空乏層（たとえば、それらの間の降伏が起きる前に完全に使い尽くされてもよい）を通じて、またはＰ型基板における、ボディ領域１５３４とＮＢＬ１５２０との間の部分の縦方向空乏層を通じて実効的に短絡されることができる。
図１６は、一実施形態に応じた、図１５のＰＬＤＭＯＳＦＥＴ１５００の簡略化された回路図１６００である。図１５も参照すると、端子１６６２（たとえば、端子１５６２）はソース領域（たとえば、ソース領域１５３８）に結合され、端子１６６４（たとえば、端子１５６４）はゲート電極（たとえば、ゲート電極１５４２）に結合され、端子１６６６（たとえば、端子１５６６）はドレイン領域（たとえば、ドレイン領域１５３６）に結合され、端子１６６８（たとえば、端子１５６８は（たとえば、ボディコンタクト領域１５３５を通じて）ボディ領域に結合される。
一実施形態に応じて、かつ上述するように、ＰＬＤＭＯＳＦＥＴはまた、ボディ領域（たとえば、ボディコンタクト領域１５３５を通じてボディ領域１５３４）とデバイスの分離構造体との間で電気的に結合される抵抗回路（たとえば、抵抗ネットワーク１６４６を含む）も含む。より具体的には、抵抗ネットワーク１６４６の第１の端子はボディ領域に結合され、抵抗ネットワーク１６４６の第２の端子は分離構造体（たとえば、シンカ領域１５２２とＮＢＬ１５２０との組み合わせ）に結合される。ノード１６２０において、ダイオード１６１４は、分離構造体と、該分離構造体の外側の基板の残りの部分との間の接合部によって形成されるダイオードを表す。
ボディ電位が基板の電圧レベルと同じであるかまたはそれ以上（たとえば、上昇される）である通常動作の間中、分離構造体の電位は、ボディ領域を通じて流れる電流の量に応じて決まる抵抗ネットワーク１６４６にわたる電圧降下によってボディ領域の電位に密接に応じる。他方、ボディ電位が負電圧に遷移すると、分離構造体の電位は抵抗ネットワーク１６４６にわたる電圧降下によって維持される。ボディ電位が負になるときに分離構造体の電位を維持することによって、ボディ電位が負でなければボディおよび分離構造体が単に短絡された場合に発生し得る基板へのキャリア注入が低減されるかまたは消滅してもよく、したがって、隣接回路ブロックの破壊が回避される。
別の実施形態に応じて、抵抗回路（たとえば、図１４の抵抗回路１４６２）は、ショットキーダイオードと直列の抵抗ネットワークを含んでもよい。たとえば、図１７は、代替の実施形態に応じた、ショットキーダイオード１７１０と直列の抵抗ネットワーク１７４６を含む抵抗回路を有する図１５のＰＬＤＭＯＳＦＥＴ１５００の簡略化された回路図１７００である。図１５も参照すると、端子１７６２（たとえば、端子１５６２）はソース領域（たとえば、ソース領域１５３８）に結合され、端子１７６４（たとえば、端子１５６４）はゲート電極（たとえば、ゲート電極１５４２）に結合され、端子１７６６（たとえば、端子１５６６）はドレイン領域（たとえば、ドレイン領域１５３６）に結合され、端子１７６８（たとえば、端子１５６８）は（たとえば、ボディコンタクト領域１５３５を通じて）ボディ領域に結合される。
ショットキーダイオード１７１０および抵抗ネットワーク１７４６は、ボディ領域（たとえば、ボディコンタクト１５３５を通じてボディ領域１５３４）とデバイスの分離構造体との間に電気的に直列に結合される。ショットキーダイオード１７１０は、たとえば、分離構造体と（たとえば、シンカ領域１５２２と）接しているショットキーコンタクト（図示せず）によって形成されてもよい。より詳細には、一実施形態において、ショットキーダイオードは、ショットキーコンタクト（たとえば、基板上面上においてシリサイド形成される）とシンカ領域１５２２の上面との間の金属−半導体接合から形成されてもよい。代替の実施形態では、ショットキーコンタクトは側壁または基板上面１５１２と同一の平面上に存在しない他の表面において形成されてもよい。
動作中、ボディ電位が負電圧に遷移するとき、分離構造体の電位はショットキーダイオード１７１０の逆方向降伏電圧と直列の抵抗ネットワーク１７４６にわたる電圧降下によって維持される。ショットキーダイオード１７１０と抵抗ネットワーク１７４６との組み合わせは、ショットキーダイオード１７１０の構築においてより高い柔軟性をもたらしてもよい。加えて、ＰＬＤＭＯＳＦＥＴの完全性の維持において全体的に最適な結果を達成するために抵抗ネットワーク１７４６の値を選択する際に、基板注入を低減しながらＥＳＤのロバスト性が達成されてもよい。より具体的には、たとえば、ショットキーダイオード１７１０の降伏が起きる状況において（たとえば、ＥＳＤストレス中に）、ショットキーダイオード１７１０を通じて流れる電流は、抵抗ネットワーク１７４６によって該抵抗ネットワークの容量の範囲に制限され、したがって、ＥＳＤ事象がショットキーダイオード１７１０に損傷を与え得る可能性が低減される。
また別の実施形態に応じて、抵抗回路（たとえば、図１４の抵抗回路１４６２）は、ショットキーダイオードと並列の抵抗ネットワークを含んでもよい。たとえば、図１８は、代替の実施形態に応じた、ショットキーダイオード１８１０と並列の抵抗ネットワーク１８４６を含む抵抗回路を有する図１５のＰＬＤＭＯＳＦＥＴ１５００の簡略化された回路図１８００である。図１５も参照すると、端子１８６２（たとえば、端子１５６２）はソース領域（たとえば、ソース領域１５３８）に結合され、端子１８６４（たとえば、端子１５６４）はゲート電極（たとえば、ゲート電極１５４２）に結合され、端子１８６６（たとえば、端子１５６６）はドレイン領域（たとえば、ドレイン領域１５３６）に結合され、端子１８６８（たとえば、端子１５６８）は（たとえば、ボディコンタクト領域１５３５を通じて）ボディ領域に結合される。
ショットキーダイオード１８１０（たとえば、ショットキーコンタクト（図示なし）とシンカ領域１５２２との間の接合部）および抵抗ネットワーク１８４６は、ボディ領域（たとえば、ボディコンタクト１５３５を通じてボディ領域１５３４）とデバイスの分離構造体との間に電気的に並列に結合される。動作中、ソース電位が負電圧に遷移するとき、分離構造体の電位はショットキーダイオード１８１０の逆方向降伏電圧と並列の抵抗ネットワーク１８４６にわたる電圧降下によって維持される。図１７に関連して説明されるダイオード回路のように、ショットキーダイオード１８１０と抵抗ネットワーク１８４６との組み合わせは、ショットキーダイオード１８１０の構築においてより高い柔軟性をもたらしてもよい。加えて、抵抗ネットワーク１８４６は、特定の状況において、分離構造体の電位をＰＬＤＭＯＳＦＥＴのボディ電位により近い電位に維持するように機能してもよい。たとえば、ボディ電位が降下しているとき（まだ正であるが）、分離構造体の電位は、ショットキーダイオード１８１０の容量のみによって引き下げられ、これは十分である場合もあり、または十分でない場合もある。このような場合、抵抗ネットワーク１８４６は、分離構造体の電位をボディ電位に向けて放電するのに役立ち得る。ボディ電位が負に遷移すると所定の少数キャリアの注入が加えられてもよいが、抵抗ネットワーク１８４６はキャリア注入の量を制限し得る。
図１７および図１８に関連して説明される実施形態において、抵抗回路（たとえば、図１４の抵抗回路１４６２）は、ショットキーダイオードと直列に（図１７）または並列に（図１８）結合される抵抗ネットワーク（たとえば、抵抗ネットワーク１７４６、１８４６）を含む。別の代替の実施形態では、抵抗回路は、直列結合抵抗ネットワーク構成および並列結合抵抗ネットワーク構成の両方によってもたらされ得る利点を実現するように、ショットキーダイオードと、該ショットキーダイオードと直列に結合される第１の抵抗ネットワークおよび並列に結合される第２の抵抗ネットワークの両方とを含んでもよい。
図１７および図１８に関連して説明される実施形態において、ＰＬＤＭＯＳＦＥＴの一実施形態（たとえば、図１４のＰＬＤＭＯＳＦＥＴ１４１６）のボディ領域および分離構造体を結合する抵抗回路（たとえば、図１４の抵抗回路１４６２）は、ショットキーダイオードを含む。別の実施形態に応じて、抵抗回路（たとえば、図１４の抵抗回路１４６２）は、ボディ領域（たとえば、図１５のボディコンタクト１５３５を介してボディ領域１５３４）と分離構造体との間に接続される、抵抗ネットワーク、およびＰＮ接合ダイオード（図示せず）を含む。たとえば、再び図１５を参照すると、Ｎ型領域１５２４を含む代わりに、ＰＬＤＭＯＳＦＥＴ１５００は、シンカ領域１５２２において延びるＰ型領域（図示なし）を含んでもよく、Ｐ型領域はＰ型ドリフト領域１５３２よりも高濃度にドープされる。Ｐ型領域とシンカ領域１５２２との間のＰＮ接合は、抵抗回路において相互接続され得るＰＮ接合ダイオードを形成する。ＰＮ接合ダイオードは、用途に応じた所望の降伏電圧（たとえば、通常の負の動作電圧の最小値よりも大きい、小さいまたは等しい降伏電圧）を提供するように設計されることができる。たとえば、一実施形態では、ＰＮ接合ダイオードは、約−０．３ボルト〜約−１４．０ボルトの範囲の逆方向降伏電圧を提供するように設計されてもよいが、より小さいまたはより大きい降伏電圧が達成されてもよい。
また別の実施形態に応じて、抵抗回路（たとえば、図１４の抵抗回路１４６２）は、ボディ領域（たとえば、図１５のボディコンタクト１５３５を通じてボディ領域１５３４）と分離構造体との間に接続される、抵抗ネットワーク、および多結晶シリコンダイオード（図示なし）を含んでもよい。たとえば、多結晶シリコンダイオードは、多結晶シリコンダイオードの降伏電圧を定義する中性スペーサ領域によって分離されるＰ型領域およびＮ型領域から形成されてもよい。多結晶シリコンダイオードは、基板の上面の分離された領域において（たとえば、ＳＴＩ１５５２または１５５４において）形成されてもよい。代替的には、多結晶シリコンダイオードは他の材料から形成されてもよく、かつ／または他の場所に位置してもよい。一実施形態では、多結晶シリコンダイオードは、通常の負の動作電圧の最小値よりも低い、高い、または等しい、用途に応じた所望の逆方向降伏電圧を提供するように設計されてもよい（たとえば、約−０．３ボルト〜約−１４．０ボルトの範囲であるが、より小さいまたはより大きい降伏電圧が達成されてもよい）。
図１９は、代替の実施形態に応じた、ＰＮ接合ダイオード１９１０（たとえば、Ｐ型領域とシンカ領域１５２２との間のＰＮ接合から形成されるＰＮ接合ダイオード、または多結晶シリコンダイオード）と直列の抵抗ネットワーク１９４６を含む抵抗回路を有する図１５のＰＬＤＭＯＳＦＥＴ１５００の簡略化された回路図１９００である。図１５も参照すると、端子１９６２（たとえば、端子１５６２）はソース領域（たとえば、ソース領域１５３８）に結合され、端子１９６４（たとえば、端子１５６４）はゲート電極（たとえば、ゲート電極１５４２）に結合され、端子１９６６（たとえば、端子１５６６）はドレイン領域（たとえば、ドレイン領域１５３６）に結合され、端子１９６８（たとえば、端子１５６８）は（たとえば、ボディコンタクト領域１５３５を通じて）はボディ領域に結合される。
抵抗ネットワーク１９４６およびＰＮ接合ダイオード１９１０は、ボディ領域（たとえば、ボディコンタクト１５３５を通じてボディ領域１５３４）とデバイスの分離構造体との間に電気的に直列に結合される。動作中、ボディ電位が負電圧に遷移すると、分離構造体の電位はＰＮ接合ダイオード１９１０の逆方向降伏電圧と直列の抵抗ネットワーク１９４６にわたる電圧降下によって維持される。図１７に関連して既に説明された実施形態のように、ＰＮ接合ダイオード１９１０と抵抗ネットワーク１９４６との組み合わせが、特定の有利な効果を提供してもよい。
また別の実施形態に応じて、抵抗回路（たとえば、図１４の抵抗回路１４６２）は、ＰＮ接合ダイオードと並列の抵抗ネットワークを含んでもよい。たとえば、図２０は、代替の実施形態に応じた、ショットキーダイオード２０１０と並列の抵抗ネットワーク２０４６を含む抵抗回路を有する図１５のＰＬＤＭＯＳＦＥＴ１５００の簡略化された回路図２０００である。図１５の実施形態と同様に、端子２０６２（たとえば、端子１５６２）はソース領域（たとえば、ソース領域１５３８）に結合され、端子２０６４（たとえば、端子１５６４）はゲート電極（たとえば、ゲート電極１５４２）に結合され、端子２０６６（たとえば、端子１５６６）はドレイン領域（たとえば、ドレイン領域１５３６）に結合され、端子２０６８（たとえば、端子１５６８は（たとえば、ボディコンタクト領域１５３５を通じて）ボディ領域に結合される。
抵抗ネットワーク２０４６およびＰＮ接合ダイオード２０１０は、ボディ領域（たとえば、ボディコンタクト１５３５を通じてボディ領域１５３４）とデバイスの分離構造体との間に電気的に並列に結合される。動作中、ボディ電位が負電圧に遷移すると、分離構造体の電位はＰＮ接合ダイオード２０１０の逆方向降伏電圧と並列の抵抗ネットワーク２０４６にわたる電圧降下によって維持される。図１９に関連して説明された抵抗回路のように、ＰＮ接合ダイオード２０１０と抵抗ネットワーク２０４６との組み合わせが、特定の有利な効果を提供してもよい。
図１９および図２０に関連して説明される実施形態において、抵抗回路（たとえば、図１４の抵抗回路１４６２）は、ＰＮ接合ダイオード（たとえば、ＰＮ接合ダイオード１９１０、２０１０）と、ＰＮ接合ダイオードと直列に結合される抵抗ネットワーク（抵抗ネットワーク１９４６）またはＰＮ接合ダイオードと並列に結合される抵抗ネットワーク（抵抗ネットワーク２０４６）のいずれかとを含む。別の代替の実施形態では、抵抗回路は、直列結合抵抗ネットワーク構成および並列結合抵抗ネットワーク構成の両方によってもたらされ得る利点を実現するように、ＰＮ接合ダイオードと、ＰＮ接合ダイオードと直列に結合される第１の抵抗ネットワークおよび並列に結合される第２の抵抗ネットワークの両方とを含んでもよい。
図１７〜図２０に関連して説明される実施形態において、ＰＬＤＭＯＳＦＥＴの一実施形態（たとえば、図１４のＰＬＤＭＯＳＦＥＴ１４１６）のボディ領域および分離構造体を結合する抵抗回路（たとえば、図１４の抵抗回路１４６２）は、ショットキーダイオードまたはＰＮ接合ダイオードのいずれかを含む。他の実施形態に応じて、ＰＬＤＭＯＳＦＥＴの一実施形態のボディ領域および分離構造体を結合する抵抗回路は、代わりに、１つまたは複数のショットキーダイオードと１つまたは複数のＰＮ接合ダイオードとの組み合わせを含んでもよい。たとえば、ＰＬＤＭＯＳＦＥＴの一実施形態は、ボディ領域と分離構造体との間に並列に接続されるショットキーダイオードと１つまたは複数のＰＮ接合ダイオードとの組み合わせを含んでもよい。より詳細には、抵抗回路は、各々がシンカ領域において延びるとともにシンカ領域を部分的に横断する１つまたは複数のＰ型領域とともに、ショットキーコンタクトと分離構造体（たとえば、シンカ領域１５２２）との間の金属−半導体接合から形成されるショットキーダイオードを含んでもよい。ショットキーコンタクトは抵抗ネットワークに接続され（すなわち、ショットキーダイオードのアノードが抵抗ネットワークに接続され）、Ｐ型領域（複数の場合もあり）とシンカ領域との間のＰＮ接合（複数の場合もあり）が、抵抗回路のＰＮ接合ダイオード（複数の場合もあり）を形成する。一実施形態に応じて、ショットキーダイオードと並べてＰＮダイオード（複数の場合もあり）を置くことによって、ＰＮ接合（複数の場合もあり）がショットキーダイオードの下でシリコンを使い尽くし、したがって、ショットキーダイオードにおける逆方向バイアスの漏れが低減される。ショットキーダイオードおよびＰＮ接合ダイオード（複数の場合もあり）は、用途に応じた所望の降伏電圧（たとえば、通常の負の動作電圧の最小値よりも大きい、小さい、または等しい降伏電圧）を提供するように設計されることができる。たとえば、一実施形態では、ショットキーダイオードおよびＰＮ接合ダイオード（複数の場合もあり）は各々、約−０．３ボルト〜約−１４．０ボルトの範囲の逆方向降伏電圧を提供するように設計されてもよいが、より小さいまたはより大きい降伏電圧が達成されてもよい。
図２１は、さまざまな実施形態に応じた、たとえば、図２、図８および図１５に示されるデバイスを形成するとともに、これらのデバイスをＳＯＣおよび誘導性負荷（たとえば、図１および図１４の誘導性負荷１３２）を有するシステム（たとえば、図１および図１４のシステム１００、１４００）に組み込むための方法を示す簡略化されたフローチャートである。ＳＯＣの製造に際し、標準的な半導体処理技法が採用されてもよく、簡潔にするために、それらの技法は本明細書において詳細に説明されない。
方法は、ブロック２１０２において、第１の導電型（たとえば、Ｐ型基板２１０、８１０、１５１０）を有する基板（たとえば、ＳＯＣ基板）を提供することによって開始する。基板は、たとえば、ベース基板と、当該ベース基板に成長されるエピタキシャル層とを含んでもよい。その後、（たとえば、ドライバ回路に関連付けられる）アクティブデバイスが形成されてもよい（ブロック２１０４、２１０６、２１０８）。たとえば、ブロック２１０４において、分離構造体が基板に形成されてもよい。既に詳細に説明されたように、分離構造体は、第２の導電型の埋め込み層（たとえば、ＮＢＬ２２０、８２０、１５２０）と、基板上面から埋め込み層まで延びる第２の導電型のシンカ領域（たとえば、シンカ領域２２２、８２２、１５２２）とを含んでもよい。埋め込み層とシンカ領域との組み合わせから形成される分離構造体は、デバイスのアクティブ領域（たとえば、アクティブ領域２３０、８３０、１５３０）を実質的に取り囲んでもよい。ブロック２１０６において、アクティブデバイスがアクティブ領域に形成されてもよい。アクティブ領域に形成されるアクティブデバイスは、既に説明されたように、たとえば、とりわけ、ドリフト領域と、ボディ領域と、ゲートと、デバイスのチャネル領域の対向する両端に隣接する電流搬送領域（たとえば、ドレイン領域およびソース領域）とを含んでもよい。
ブロック２１０８において、抵抗回路（たとえば、図１の抵抗回路１６２）が、アクティブデバイスと分離構造体（またはより具体的にはシンカ領域２２２、８２２、１５２２などのシンカ領域）との間に形成および相互接続されてもよい。たとえば、ＮＬＤＭＯＳＦＥＴ（たとえば、図２のＮＬＤＭＯＳＦＥＴ２００）を製造する場合、抵抗回路はデバイスのドレイン領域と分離構造体との間に相互接続されてもよい。逆に、ＰＬＤＭＯＳＦＥＴ（たとえば、図８および図１５のＰＬＤＭＯＳＦＥＴ８００、１５００）を製造する場合、抵抗回路はデバイスのソース領域（図８）またはボディ領域（図１５）と分離構造体との間に形成されてもよい。上記において詳細に説明されるように、抵抗回路の実施形態は、１つまたは複数抵抗ネットワーク、ショットキーダイオードおよび／またはＰＮ接合ダイオードを含んでもよい。
ブロック２１０４、２１０６および２１０８と並行して実行されてもよいブロック２１１０において、「他のデバイス」が基板においておよび基板上に形成されてもよく、これは、ドライバ回路（たとえば、図１のドライバ回路１１０）に関連付けられる追加のデバイスおよびシステムオンチップ（ＳＯＣ）に関連付けられる追加のデバイス（たとえば、処理構成要素、メモリアレイおよび他の回路）を形成することを含む。ドライバ回路および他のＳＯＣ構成要素はブロック２１１２において相互接続されてもよく、ＳＯＣ基板はパッケージされてもよく、したがってＳＯＣの作製が完了する。ブロック２１１４において、ＳＯＣは、パッケージされているか否かにかかわらず、誘導性負荷（たとえば、図１の誘導性負荷１３２）を含むシステムなどのより大きなシステムに組み込まれてもよく、方法は終了してもよい。
既に説明されたように、ブロック２１０４、２１０６および２１０８において形成されるデバイスは、さまざまな動作条件においてＳＯＣへの電流注入を低減するように構成される。より詳細には、ドライバ回路の少なくとも１つのアクティブデバイスの電流搬送領域（たとえば、ドレイン領域またはソース領域）と分離構造体との間に抵抗回路が結合される結果として、このような抵抗回路が存在しない他のシステム（たとえば、ソース領域、ボディ領域および分離構造体が単にともに短絡されるシステムにおける）と比較して、注入電流が低減されてもよい。したがって、さまざまな実施形態は、著しく有利な結果をもたらしてもよい。
上述する詳細な説明において、少なくとも１つの例示的な実施形態を提示してきたが、特にデバイスタイプ、材料およびドーピングの選択に関して、膨大な数の変形形態が存在することが理解されるべきである。１つまたは複数の例示的な実施形態は例に過ぎず、実施形態の範囲、適用性または構成を限定することは決して意図されていないことが理解されるべきである。そうではなく、上述する詳細な説明は、説明された１つまたは複数の例示的な実施形態を実行するための有意義な指針を当業者に提供するものである。添付の特許請求の範囲に記載される本発明の主題の範囲およびその適法な均等物から逸脱することなく、要素の機能および構成におけるさまざまな変更を行うことができることが理解されるべきである。

Claims (27)

  1. 半導体デバイスであって、
    第１の導電型および基板上面を有する半導体基板と、
    前記基板上面の下の埋め込み層であって、該埋め込み層は前記第１の導電型と異なる第２の導電型を有する、前記埋め込み層と、
    前記基板上面と前記埋め込み層との間のシンカ領域であって、該シンカ領域は前記第２の導電型を有し、該シンカ領域および前記埋め込み層によって分離構造体が形成される、シンカ領域と、
    前記半導体基板において、前記分離構造体によって収容される該半導体基板の第１の部分内に位置するアクティブデバイスであって、該アクティブデバイスは前記第２の導電型を有するボディ領域を含んでおり、該ボディ領域と前記分離構造体とが、前記第１の導電型を有する前記半導体基板の第２の部分によって分離される、前記アクティブデバイスと、
    前記分離構造体と前記ボディ領域との間に接続される抵抗回路とを備える、半導体デバイス。
  2. 前記抵抗回路は、多結晶シリコン抵抗器を含む、請求項１に記載の半導体デバイス。
  3. 前記抵抗回路は、
    第１の抵抗ネットワークと、
    前記第１の抵抗ネットワークに結合されるショットキーダイオードであって、該ショットキーダイオードは分離領域に結合されるショットキーコンタクトから形成される、前記ショットキーダイオードとを含む、請求項１に記載の半導体デバイス。
  4. 前記ショットキーダイオードは前記第１の抵抗ネットワークに直列に結合される、請求項３に記載の半導体デバイス。
  5. 前記ショットキーダイオードは前記第１の抵抗ネットワークに並列に結合される、請求項３に記載の半導体デバイス。
  6. 前記抵抗回路は、前記ショットキーダイオードに直列に結合される第２の抵抗ネットワークをさらに含む、請求項５に記載の半導体デバイス。
  7. 前記抵抗回路は、前記ショットキーダイオードに並列に結合されるＰＮ接合ダイオードをさらに含む、請求項３に記載の半導体デバイス。
  8. 前記抵抗回路は、
    第１の抵抗ネットワークと、
    前記第１の抵抗ネットワークに結合されるＰＮ接合ダイオードとを含む、請求項１に記載の半導体デバイス。
  9. 前記ＰＮ接合ダイオードは前記第１の抵抗ネットワークに直列に結合される、請求項８に記載の半導体デバイス。
  10. 前記ＰＮ接合ダイオードは前記第１の抵抗ネットワークに並列に結合される、請求項８に記載の半導体デバイス。
  11. 前記抵抗回路は、
    前記ＰＮ接合ダイオードに直列に結合される第２の抵抗ネットワークをさらに含む、請求項１０に記載の半導体デバイス。
  12. 前記シンカ領域に延びる前記第１の導電型のさらなる領域をさらに備え、前記ＰＮ接合ダイオードは、前記さらなる領域と前記シンカ領域との間に形成される、請求項８に記載の半導体デバイス。
  13. 前記ＰＮ接合ダイオードは多結晶シリコンダイオードを含む、請求項８に記載の半導体デバイス。
  14. 前記アクティブデバイスは、
    アクティブ領域の中央部分における前記第１の導電型のドリフト領域であって、前記基板上面から前記半導体基板内へ延びる、前記ドリフト領域と、
    前記基板上面から前記ドリフト領域内へ延びる前記第１の導電型のドレイン領域と、
    前記ドリフト領域と前記分離構造体との間において前記基板上面から前記半導体基板内へ延びるボディ領域と、
    前記基板上面から前記ボディ領域内へ延びるソース領域とを備える、請求項１に記載の半導体デバイス。
  15. ドライバ回路であって、
    第１の導電型および基板上面を有する半導体基板に形成される第１の横方向拡散金属酸化膜半導体電界効果トランジスタ（ＬＤＭＯＳＦＥＴ）であって、該第１のＬＤＭＯＳＦＥＴは、
    前記基板上面の下の埋め込み層であって、該埋め込み層は前記第１の導電型と異なる第２の導電型を有する、前記埋め込み層と、
    前記基板上面と前記埋め込み層との間のシンカ領域であって、該シンカ領域は前記第２の導電型を有し、該シンカ領域および前記埋め込み層によって分離構造体が形成される、シンカ領域と、
    前記半導体基板において、前記分離構造体によって収容される該半導体基板の第１の部分内に位置するアクティブデバイスであって、該アクティブデバイスは前記第２の導電型を有するボディ領域を含んでおり、該ボディ領域と前記分離構造体とが、前記第１の導電型を有する前記半導体基板の第２の部分によって分離される、前記アクティブデバイスと、
    前記分離構造体と前記ボディ領域との間に接続される抵抗回路とを備える、ドライバ回路。
  16. 前記抵抗回路は、多結晶シリコン抵抗器を含む、請求項１５に記載のドライバ回路。
  17. 前記抵抗回路は、
    第１の抵抗ネットワークと、
    前記第１の抵抗ネットワークに結合されるショットキーダイオードであって、該ショットキーダイオードは分離領域に結合されるショットキーコンタクトから形成される、前記ショットキーダイオードとを含む、請求項１５に記載のドライバ回路。
  18. 前記ショットキーダイオードは前記第１の抵抗ネットワークに並列に結合され、前記抵抗回路は、前記ショットキーダイオードに直列に結合される第２の抵抗ネットワークをさらに含む、請求項１７に記載のドライバ回路。
  19. 前記抵抗回路は、
    第１の抵抗ネットワークと、
    抵抗ネットワークに結合されるＰＮ接合ダイオードとを含む、請求項１５に記載のドライバ回路。
  20. 前記シンカ領域に延びる前記第１の導電型のさらなる領域をさらに備え、前記ＰＮ接合ダイオードは、前記さらなる領域と前記シンカ領域との間に形成される、請求項１９に記載のドライバ回路。
  21. 前記ＰＮ接合ダイオードは多結晶シリコンダイオードを含む、請求項１９に記載のドライバ回路。
  22. 前記ＰＮ接合ダイオードは前記第１の抵抗ネットワークに並列に結合され、前記抵抗回路は、前記ＰＮ接合ダイオードに直列に結合される第２の抵抗ネットワークをさらに含む、請求項１９に記載のドライバ回路。
  23. 半導体デバイスを形成するための方法であって、
    第１の導電型を有する半導体基板の基板上面の下に埋め込み層を形成する埋め込み層形成工程であって、該埋め込み層は前記第１の導電型と異なる第２の導電型を有する、前記埋め込み層形成工程と、
    前記基板上面と前記埋め込み層との間にシンカ領域を形成するシンカ領域形成工程であって、該シンカ領域は前記第２の導電型を有し、該シンカ領域および前記埋め込み層によって分離構造体が形成される、前記シンカ領域形成工程と、
    前記半導体基板において、前記分離構造体によって収容される該半導体基板の第１の部分内に位置するアクティブデバイスを形成するアクティブ領域形成工程であって、該アクティブデバイスは前記第２の導電型を有するボディ領域を含んでおり、該ボディ領域と前記分離構造体とが、前記第１の導電型を有する前記半導体基板の第２の部分によって分離される、前記アクティブ領域形成工程と、
    前記分離構造体と前記ボディ領域との間に接続される抵抗回路を形成する抵抗回路形成工程とを含む、方法。
  24. 前記抵抗回路形成工程は、
    前記抵抗回路の一部として多結晶シリコン抵抗を形成するとともに相互接続する工程を含む、請求項２３に記載の方法。
  25. 前記抵抗回路は抵抗ネットワークおよびショットキーダイオードを含み、前記抵抗回路形成工程は、
    前記抵抗ネットワークを形成する工程と、
    前記ショットキーダイオードを形成するショットキーダイオード形成工程であって、該ショットキーダイオードは分離領域に結合されるショットキーコンタクトを含む、前記ショットキーダイオード形成工程と、
    前記抵抗ネットワークを前記ショットキーコンタクトに結合する工程とを含む、請求項２３に記載の方法。
  26. 前記抵抗回路は抵抗ネットワークおよびＰＮ接合ダイオードを含み、前記抵抗回路形成工程は、
    前記抵抗ネットワークを形成する工程と、
    前記シンカ領域に延びる前記第１の導電型のさらなる領域を形成する工程であって、前記ＰＮ接合ダイオードは前記さらなる領域と前記シンカ領域との間に形成される、前記工程と、
    前記抵抗ネットワークを前記さらなる領域に結合する工程とを含む、請求項２３に記載の方法。
  27. 前記抵抗回路は抵抗ネットワークおよびＰＮ接合ダイオードを含み、前記抵抗回路形成工程は、
    前記抵抗ネットワークを形成する工程と、
    前記ＰＮ接合ダイオードを多結晶シリコンダイオードとして形成する工程と、
    前記抵抗ネットワークを前記多結晶シリコンダイオードに結合する工程とを含む、請求項２３に記載の方法。
JP2013214359A 2012-11-07 2013-10-15 抵抗回路を通じて相互接続されるアクティブデバイスおよび分離構造体を有する半導体デバイスおよびドライバ回路ならびにその製造方法 Expired - Fee Related JP6156841B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/671,506 2012-11-07
US13/671,506 US9704853B2 (en) 2012-06-29 2012-11-07 Semiconductor device and driver circuit with an active device and isolation structure interconnected through a resistor circuit, and method of manufacture thereof

Publications (3)

Publication Number Publication Date
JP2014096579A true JP2014096579A (ja) 2014-05-22
JP2014096579A5 JP2014096579A5 (ja) 2016-11-10
JP6156841B2 JP6156841B2 (ja) 2017-07-05

Family

ID=49955806

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013214359A Expired - Fee Related JP6156841B2 (ja) 2012-11-07 2013-10-15 抵抗回路を通じて相互接続されるアクティブデバイスおよび分離構造体を有する半導体デバイスおよびドライバ回路ならびにその製造方法

Country Status (3)

Country Link
EP (1) EP2731144B1 (ja)
JP (1) JP6156841B2 (ja)
CN (1) CN103811553B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015029456A1 (ja) * 2013-09-02 2015-03-05 富士電機株式会社 半導体装置

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9142554B2 (en) 2012-06-29 2015-09-22 Freescale Semiconductor, Inc. Semiconductor device and driver circuit with an active device and isolation structure interconnected through a diode circuit, and method of manufacture thereof
US9111767B2 (en) 2012-06-29 2015-08-18 Freescale Semiconductor, Inc. Semiconductor device and driver circuit with source and isolation structure interconnected through a diode circuit, and method of manufacture thereof
US20140001546A1 (en) 2012-06-29 2014-01-02 Hubert M. Bode Semiconductor device and driver circuit with a current carrying region and isolation structure interconnected through a resistor circuit, and method of manufacture thereof
US9129990B2 (en) 2012-06-29 2015-09-08 Freescale Semiconductor, Inc. Semiconductor device and driver circuit with drain and isolation structure interconnected through a diode circuit, and method of manufacture thereof
JP6222825B2 (ja) * 2012-11-07 2017-11-01 エヌエックスピー ユーエスエイ インコーポレイテッドＮＸＰ ＵＳＡ，Ｉｎｃ． ダイオード回路を通じて相互接続される能動素子および分離構造を有する半導体デバイスおよびドライバ回路、ならびにその製造方法
DE102015111479B4 (de) * 2015-07-15 2020-09-24 Infineon Technologies Austria Ag Halbleitervorrichtung mit einer klemmstruktur
CN112968060A (zh) * 2019-11-27 2021-06-15 上海积塔半导体有限公司 基于bcd工艺的全隔离ldnmos的制作方法及芯片

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5339087A (en) * 1976-09-22 1978-04-10 Nec Corp Integrated circuit
JPH1065018A (ja) * 1996-05-14 1998-03-06 Mitsubishi Electric Corp 半導体装置
US20030080381A1 (en) * 2001-10-31 2003-05-01 Vijay Parthasarathy Semiconductor component and method of operation
JP2003224244A (ja) * 2001-11-21 2003-08-08 Fuji Electric Co Ltd 半導体装置
JP2003338538A (ja) * 2002-05-22 2003-11-28 Fuji Electric Co Ltd 半導体集積回路装置
JP2012146978A (ja) * 2011-01-12 2012-08-02 Samsung Electronics Co Ltd 半導体装置及びその製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5156989A (en) * 1988-11-08 1992-10-20 Siliconix, Incorporated Complementary, isolated DMOS IC technology
US5834826A (en) * 1997-05-08 1998-11-10 Stmicroelectronics, Inc. Protection against adverse parasitic effects in junction-isolated integrated circuits
KR101153524B1 (ko) * 2010-02-01 2012-06-12 한국과학기술원 Ｒｆ 스위치 회로

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5339087A (en) * 1976-09-22 1978-04-10 Nec Corp Integrated circuit
JPH1065018A (ja) * 1996-05-14 1998-03-06 Mitsubishi Electric Corp 半導体装置
US20030080381A1 (en) * 2001-10-31 2003-05-01 Vijay Parthasarathy Semiconductor component and method of operation
JP2003224244A (ja) * 2001-11-21 2003-08-08 Fuji Electric Co Ltd 半導体装置
JP2003338538A (ja) * 2002-05-22 2003-11-28 Fuji Electric Co Ltd 半導体集積回路装置
JP2012146978A (ja) * 2011-01-12 2012-08-02 Samsung Electronics Co Ltd 半導体装置及びその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015029456A1 (ja) * 2013-09-02 2015-03-05 富士電機株式会社 半導体装置
JP5987991B2 (ja) * 2013-09-02 2016-09-07 富士電機株式会社 半導体装置
JPWO2015029456A1 (ja) * 2013-09-02 2017-03-02 富士電機株式会社 半導体装置
US9793886B2 (en) 2013-09-02 2017-10-17 Fuji Electric Co., Ltd. Semiconductor device for high-voltage circuit
US10396775B2 (en) 2013-09-02 2019-08-27 Fuji Electric Co., Ltd. Semiconductor device for high-voltage circuit

Also Published As

Publication number Publication date
CN103811553A (zh) 2014-05-21
EP2731144B1 (en) 2018-06-06
JP6156841B2 (ja) 2017-07-05
EP2731144A2 (en) 2014-05-14
CN103811553B (zh) 2019-02-26
EP2731144A3 (en) 2014-12-31

Similar Documents

Publication Publication Date Title
JP6253271B2 (ja) 抵抗回路を通じて相互接続される電流搬送領域および分離構造体を有する半導体デバイスおよびドライバ回路ならびにその製造方法
JP6156841B2 (ja) 抵抗回路を通じて相互接続されるアクティブデバイスおよび分離構造体を有する半導体デバイスおよびドライバ回路ならびにその製造方法
US9607981B2 (en) Semiconductor device and driver circuit with source and isolation structure interconnected through a diode circuit, and method of manufacture thereof
US9570440B2 (en) Semiconductor device and driver circuit with an active device and isolation structure interconnected through a diode circuit, and method of manufacture thereof
US9673188B2 (en) Integrated electrostatic discharge (ESD) clamping for an LDMOS transistor device having a bipolar transistor
KR101030923B1 (ko) Ｒｅｓｕｒｆ 트랜지스터를 포함하는 반도체 컴포넌트 및 이를 제조하는 방법
JP6222825B2 (ja) ダイオード回路を通じて相互接続される能動素子および分離構造を有する半導体デバイスおよびドライバ回路、ならびにその製造方法
JP6183996B2 (ja) ダイオード回路を通じて相互接続されるドレインおよび分離構造体を有する半導体デバイスおよびドライバ回路ならびにその製造方法
US11245002B2 (en) Superjunction transistor arrangement and method of producing thereof
CN104299997A (zh) 电荷补偿半导体器件
US10566423B2 (en) Semiconductor switch device and a method of making a semiconductor switch device
JP4839225B2 (ja) 絶縁耐力の高いｓｏｉ半導体素子
CN117594593A (zh) 结端区域电平转换器和升压二极管相结合的hvic器件
KR102546879B1 (ko) 필드 전극과 소스 전극 사이에 정류기 소자를 포함하는 트랜지스터 장치
CN111697056A (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160923

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160923

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170420

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170509

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170531

R150 Certificate of patent or registration of utility model

Ref document number: 6156841

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees