JP2014093509A - Semiconductor light-emitting element - Google Patents
Semiconductor light-emitting element Download PDFInfo
- Publication number
- JP2014093509A JP2014093509A JP2012245204A JP2012245204A JP2014093509A JP 2014093509 A JP2014093509 A JP 2014093509A JP 2012245204 A JP2012245204 A JP 2012245204A JP 2012245204 A JP2012245204 A JP 2012245204A JP 2014093509 A JP2014093509 A JP 2014093509A
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor
- layer
- electrode
- metal film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 309
- 229910052751 metal Inorganic materials 0.000 claims abstract description 112
- 239000002184 metal Substances 0.000 claims abstract description 112
- 230000002093 peripheral effect Effects 0.000 claims abstract description 20
- 238000000605 extraction Methods 0.000 abstract description 12
- 238000009413 insulation Methods 0.000 abstract 3
- 239000010408 film Substances 0.000 description 352
- 239000010410 layer Substances 0.000 description 323
- 230000001681 protective effect Effects 0.000 description 49
- 239000000463 material Substances 0.000 description 28
- 239000000758 substrate Substances 0.000 description 23
- 230000000052 comparative effect Effects 0.000 description 15
- 238000004519 manufacturing process Methods 0.000 description 15
- 229910045601 alloy Inorganic materials 0.000 description 14
- 239000000956 alloy Substances 0.000 description 14
- 229910004298 SiO 2 Inorganic materials 0.000 description 13
- 238000004544 sputter deposition Methods 0.000 description 12
- 238000000034 method Methods 0.000 description 10
- 229910052737 gold Inorganic materials 0.000 description 9
- 229910002601 GaN Inorganic materials 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 230000004048 modification Effects 0.000 description 7
- 238000012986 modification Methods 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 238000001020 plasma etching Methods 0.000 description 6
- 238000009751 slip forming Methods 0.000 description 6
- 229910052719 titanium Inorganic materials 0.000 description 6
- 230000018109 developmental process Effects 0.000 description 5
- 239000007772 electrode material Substances 0.000 description 5
- 229910052738 indium Inorganic materials 0.000 description 5
- 230000031700 light absorption Effects 0.000 description 5
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical group [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 5
- 229910052718 tin Inorganic materials 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 3
- 238000010894 electron beam technology Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 229910052732 germanium Inorganic materials 0.000 description 3
- 238000005304 joining Methods 0.000 description 3
- 238000010030 laminating Methods 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 229910052697 platinum Inorganic materials 0.000 description 3
- 229910052725 zinc Inorganic materials 0.000 description 3
- 239000011701 zinc Substances 0.000 description 3
- 229910002704 AlGaN Inorganic materials 0.000 description 2
- 229910010413 TiO 2 Inorganic materials 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000005253 cladding Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 229910017942 Ag—Ge Inorganic materials 0.000 description 1
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 229910000846 In alloy Inorganic materials 0.000 description 1
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- 229910006404 SnO 2 Inorganic materials 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- GEIAQOFPUVMAGM-UHFFFAOYSA-N ZrO Inorganic materials [Zr]=O GEIAQOFPUVMAGM-UHFFFAOYSA-N 0.000 description 1
- 239000012670 alkaline solution Substances 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000004132 cross linking Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000006023 eutectic alloy Substances 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- -1 gallium nitride compound Chemical class 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 229910003437 indium oxide Inorganic materials 0.000 description 1
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 239000011777 magnesium Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000001000 micrograph Methods 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 229910052596 spinel Inorganic materials 0.000 description 1
- 239000011029 spinel Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Landscapes
- Led Devices (AREA)
Abstract
Description
本発明は、半導体発光素子に関し、特に、フリップチップ実装される半導体発光素子に関する。 The present invention relates to a semiconductor light emitting device, and more particularly to a flip-chip mounted semiconductor light emitting device.
フリップチップ実装に用いられる半導体発光素子は、例えば、基板と、基板上に設けられた半導体層と、半導体層上にｐ側電極とｎ側電極との両方を備えた構造であり、電極が設けられた面（電極面）を下に向けて外部の実装基板に接合される。このとき、実装基板と半導体発光素子のｐ側電極及びｎ側電極とを接合する部材として、一般的には例えばバンプやはんだ等が用いられている。 A semiconductor light emitting device used for flip chip mounting has a structure including, for example, a substrate, a semiconductor layer provided on the substrate, and both a p-side electrode and an n-side electrode on the semiconductor layer. The formed surface (electrode surface) faces downward and is bonded to an external mounting substrate. At this time, as a member for joining the mounting substrate to the p-side electrode and the n-side electrode of the semiconductor light emitting device, generally, for example, bumps, solder, and the like are used.
ｐ側電極とｎ側電極との両方を一方の面に備える半導体発光素子は、ｐ側半導体層上に設けられたｐ側電極の表面位置と、ｐ側から削って露出させたｎ側半導体層上に設けられたｎ側電極の表面位置との段差が大きい場合が多い。 A semiconductor light emitting device having both a p-side electrode and an n-side electrode on one surface includes a surface position of a p-side electrode provided on the p-side semiconductor layer and an n-side semiconductor layer exposed by shaving from the p-side. In many cases, the level difference from the surface position of the n-side electrode provided above is large.
このため、ｐ側半導体層上にｐ側電極とｎ側電極との双方を配置した複雑な構造の半導体発光素子が種々提案されている。そのような複雑な構造の半導体発光素子は、ｐ側電極とｎ側電極との段差を減らすことができることにより、フリップチップの実装性を向上させることができる。 For this reason, various semiconductor light-emitting elements having a complicated structure in which both the p-side electrode and the n-side electrode are arranged on the p-side semiconductor layer have been proposed. The semiconductor light emitting device having such a complicated structure can reduce the step between the p-side electrode and the n-side electrode, thereby improving the flip chip mounting property.
また、フリップチップ実装に用いる半導体発光素子には、光取り出し効率を高めるために電極面側に反射膜を設ける工夫がなされている。例えば、開口部を備えた第１の反射層と、この開口部を通過した光を反射する第２の反射層とを備える半導体発光素子が知られている（特許文献１参照）。この半導体発光素子は、第１の反射層及び第２の反射層の配置関係から、第１の反射層の上下に透明配線電極層を設け、第１の反射層の開口部にて例えばｐ側の上下の透明配線電極層を接触させることで、ｐ側半導体層と最表面のｐ側電極とを導通させている。 In addition, a semiconductor light emitting device used for flip chip mounting has been devised to provide a reflective film on the electrode surface side in order to increase light extraction efficiency. For example, a semiconductor light-emitting element including a first reflective layer having an opening and a second reflective layer that reflects light that has passed through the opening is known (see Patent Document 1). In this semiconductor light emitting device, a transparent wiring electrode layer is provided above and below the first reflective layer due to the arrangement relationship of the first reflective layer and the second reflective layer, and the p-side, for example, is formed at the opening of the first reflective layer. By bringing the upper and lower transparent wiring electrode layers into contact with each other, the p-side semiconductor layer and the outermost p-side electrode are made conductive.
しかしながら、特許文献１に記載の半導体発光素子は、光取り出し効率を高めるために第１の反射層及び第２の反射層を必須とすることから、ｐ側半導体層上に２重に透明配線電極層を積層しなければならない。したがって、光取り出し効率を高めるための工夫によって素子構造が複雑になってしまう。 However, since the semiconductor light emitting device described in Patent Document 1 requires the first reflective layer and the second reflective layer in order to increase the light extraction efficiency, the transparent wiring electrode is doubled on the p-side semiconductor layer. Layers must be laminated. Therefore, the device structure is complicated by a device for increasing the light extraction efficiency.
本発明は、上述した問題に鑑みてなされたものであり、光取り出し効率を向上させることができる半導体発光素子を提供することを課題とする。 This invention is made | formed in view of the problem mentioned above, and makes it a subject to provide the semiconductor light-emitting device which can improve light extraction efficiency.
本発明に係る半導体発光素子は、第１半導体層と、前記第１半導体層上の一領域に設けられた第２半導体層とを備える半導体構造体と、前記第１半導体層上の他の領域に設けられた第１電極と、前記第２半導体層上に設けられた第２電極と、前記半導体構造体を覆う光反射膜と、を備える半導体発光素子であって、前記光反射膜は、前記半導体構造体上に設けられた絶縁膜と、前記絶縁膜上に設けられた金属膜と、を有し、前記第１電極は、その周縁部において前記光反射膜上に重なるように設けられており、前記金属膜に対向して重なる領域よりも、前記金属膜から露出した前記絶縁膜に対向して重なる領域の方が、前記半導体構造体に接近して配置されていることを特徴とする。 A semiconductor light emitting device according to the present invention includes a semiconductor structure including a first semiconductor layer and a second semiconductor layer provided in one region on the first semiconductor layer, and another region on the first semiconductor layer. A semiconductor light emitting device comprising: a first electrode provided on the second semiconductor layer; a second electrode provided on the second semiconductor layer; and a light reflecting film covering the semiconductor structure, wherein the light reflecting film comprises: An insulating film provided on the semiconductor structure and a metal film provided on the insulating film, and the first electrode is provided so as to overlap the light reflecting film at a peripheral portion thereof. And the region overlapping the insulating film exposed from the metal film is disposed closer to the semiconductor structure than the region overlapping the metal film. To do.
かかる構成によれば、半導体発光素子は、半導体構造体からの光が電極面側に漏れたり吸収されたりすることを軽減し、光取り出し効率を向上させることができる。 According to such a configuration, the semiconductor light emitting device can reduce the leakage or absorption of light from the semiconductor structure to the electrode surface side, and can improve the light extraction efficiency.
また、本発明に係る半導体発光素子は、前記第１電極が、前記金属膜に対向して重なる領域において端部ほど膜厚が薄くなるように形成されていることが好ましい。
かかる構成によれば、半導体発光素子は、第１電極の上に積まれる層において、金属膜による段差の影響を緩和することができる。これにより、第１電極の上に積まれる層において、層間の密着性を向上させると共に、亀裂の発生を抑制することができる。
In the semiconductor light emitting device according to the present invention, it is preferable that the first electrode is formed so that the film thickness becomes thinner toward the end in the region overlapping the metal film.
According to this configuration, the semiconductor light emitting device can reduce the influence of the step due to the metal film in the layer stacked on the first electrode. Thereby, in the layer stacked on the first electrode, the adhesion between the layers can be improved and the occurrence of cracks can be suppressed.
また、本発明に係る半導体発光素子は、前記第１電極が、前記金属膜に対向して重なる領域において前記金属膜に対向する面が凹面形状に湾曲していることが好ましい。
かかる構成によれば、金属膜と第１電極との間に積まれる層において、金属膜による段差の影響を緩和することができる。これにより、金属膜と第１電極との間に積まれる層において、層間の密着性を向上させることができる。
In the semiconductor light emitting device according to the present invention, it is preferable that a surface facing the metal film is curved in a concave shape in a region where the first electrode overlaps the metal film.
According to such a configuration, it is possible to mitigate the influence of the step due to the metal film in the layer stacked between the metal film and the first electrode. Thereby, in the layer stacked between the metal film and the first electrode, the adhesion between the layers can be improved.
また、本発明に係る半導体発光素子は、前記第２電極は、その半導体構造体の外周側の端部において前記光反射膜上に重なるように設けられており、前記金属膜に対向して重なる領域よりも、前記金属膜から露出した前記絶縁膜に対向して重なる領域の方が、前記半導体構造体に接近して配置されていることが好ましい。 In the semiconductor light emitting device according to the present invention, the second electrode is provided so as to overlap the light reflecting film at an outer peripheral end of the semiconductor structure, and overlaps the metal film. It is preferable that a region overlapping and facing the insulating film exposed from the metal film is disposed closer to the semiconductor structure than a region.
かかる構成によれば、半導体発光素子は、半導体構造体からの光が電極面側に漏れたり吸収されたりすることを軽減し、光取り出し効率を向上させることができる。 According to such a configuration, the semiconductor light emitting device can reduce the leakage or absorption of light from the semiconductor structure to the electrode surface side, and can improve the light extraction efficiency.
また、本発明に係る半導体発光素子は、前記絶縁膜が誘電体多層膜であることが好ましい。
かかる構成によれば、半導体発光素子は、半導体構造体からの光が光反射膜中の絶縁膜で反射することにより、基板側から光を効率よく取り出すことができる。
In the semiconductor light emitting device according to the present invention, the insulating film is preferably a dielectric multilayer film.
According to this configuration, the semiconductor light emitting device can efficiently extract light from the substrate side by reflecting light from the semiconductor structure by the insulating film in the light reflecting film.
また、本発明に係る半導体発光素子は、前記光反射膜が、前記半導体構造体の側から、前記絶縁膜である分布ブラッグ反射器と、該分布ブラッグ反射器に積層された前記金属膜と、前記金属膜に積層された第２絶縁膜と、を備え、前記第１電極は、前記第２絶縁膜を介して、前記金属膜の端部に重なるように延設されていることが好ましい。
かかる構成によれば、分布ブラッグ反射器は光反射による損失が少なく、金属膜は、反射可能な光の波長依存が小さい。よって、これらを組み合わせた光反射膜は、半導体構造体からの光を効率よく反射することができる。
Further, in the semiconductor light emitting device according to the present invention, the light reflecting film is a distributed Bragg reflector that is the insulating film from the semiconductor structure side, and the metal film laminated on the distributed Bragg reflector, And a second insulating film laminated on the metal film, wherein the first electrode extends so as to overlap an end portion of the metal film via the second insulating film.
According to this configuration, the distributed Bragg reflector has a small loss due to light reflection, and the metal film has a small wavelength dependency of the light that can be reflected. Therefore, the light reflecting film combining these can efficiently reflect the light from the semiconductor structure.
また、本発明に係る半導体発光素子は、金属膜の端部を分布ブラッグ反射器と第２絶縁膜とで被覆することで、第１電極及び第２電極への通電時に、金属膜に電流が流れることを防止することができる。 In addition, the semiconductor light emitting device according to the present invention covers the end portion of the metal film with the distributed Bragg reflector and the second insulating film, so that current flows through the metal film when the first electrode and the second electrode are energized. It can be prevented from flowing.
また、本発明に係る半導体発光素子は、前記光反射膜の前記金属膜が、前記絶縁膜と共に前記第２半導体層上の一領域から、前記第１半導体層上の他の領域の一部まで延設されていることが好ましい。
かかる構成によれば、半導体発光素子は、第１半導体層と第２半導体層の側面において、半導体構造体からの光が光反射膜中の金属膜で反射することにより、基板側から光を効率よく取り出すことができる。
Further, in the semiconductor light emitting device according to the present invention, the metal film of the light reflecting film, together with the insulating film, from one region on the second semiconductor layer to a part of another region on the first semiconductor layer. It is preferable that it is extended.
According to such a configuration, the semiconductor light emitting device efficiently transmits light from the substrate side by reflecting light from the semiconductor structure on the side surfaces of the first semiconductor layer and the second semiconductor layer by the metal film in the light reflecting film. Can be taken out well.
本発明に係る半導体発光素子は、光取り出し効率を向上させることができる。また、本発明に係る半導体発光素子は、構造を複雑にすることなく光取り出し効率を向上させることができる。 The semiconductor light emitting device according to the present invention can improve the light extraction efficiency. Further, the semiconductor light emitting device according to the present invention can improve the light extraction efficiency without complicating the structure.
以下、本発明に係る半導体発光素子を実施するための形態を、いくつかの具体例を示した図面と共に詳細に説明する。なお、ある部材が「層上に設けられ」といった場合、ある部材が層の上に直接設けられるか、または、介在する他の部材が存在しうることを意味し、ある部材が「層上に直接設けられ」といった場合、介在物は存在しないことを意味する。各図面が示す部材の大きさや位置関係等は、説明を明確にするため誇張していることがある。さらに以下の説明において、同一の名称、符号については、原則として同一もしくは同質の部材を示しており、詳細な説明を適宜省略する。 DESCRIPTION OF EMBODIMENTS Hereinafter, embodiments for implementing a semiconductor light emitting device according to the present invention will be described in detail with reference to drawings showing some specific examples. In addition, when a certain member is “provided on a layer”, it means that a certain member is directly provided on the layer or there may be another member interposed, and a certain member is “on the layer”. When it is “provided directly”, it means that there are no inclusions. The size, positional relationship, and the like of the members shown in each drawing may be exaggerated for clarity of explanation. Furthermore, in the following description, the same names and symbols indicate the same or the same members in principle, and detailed description will be omitted as appropriate.
（第１実施形態）
［半導体発光素子の構造の概要］
図１から図３を参照して、本発明の第１実施形態に係る半導体発光素子１の構造の概要について説明する。なお、図２〜８及び図２１では、分かり易くするために符号２，４，５，６，２５２には、断面を示すハッチングを記載していない。
(First embodiment)
[Outline of structure of semiconductor light emitting device]
With reference to FIGS. 1 to 3, an outline of the structure of the semiconductor light emitting device 1 according to the first embodiment of the present invention will be described. In FIGS. 2 to 8 and FIG. 21, hatching indicating a cross section is not described in reference numerals 2, 4, 5, 6 252 for easy understanding.
図１に示すように、半導体発光素子１の形状は、電極面側から見て矩形である。この半導体発光素子１は、主として基板側から光が取り出される素子であり、接合部材として合金を用いてフリップチップ実装されるものである。半導体発光素子１は、電極面側の最表面（実装面）に、ｎ側パッド電極（第１パッド電極）５１と、ｐ側パッド電極（第２パッド電極）５２と、が設けられている。半導体発光素子１の構造は、ｎ側パッド電極５１とｐ側パッド電極５２との双方をｐ側半導体層６（図２参照）上に配置した構造である。なお、図１では、分かり易くするために、紙面に垂直な方向において最も手前に存在するｎ側パッド電極５１とｐ側パッド電極５２を実線で記載し、符号７，８等で示す領域を破線で記載したが、これら破線の領域も実際には顕微鏡写真にて視認可能である。 As shown in FIG. 1, the shape of the semiconductor light emitting device 1 is a rectangle when viewed from the electrode surface side. The semiconductor light emitting element 1 is an element from which light is extracted mainly from the substrate side, and is flip-chip mounted using an alloy as a bonding member. The semiconductor light emitting device 1 is provided with an n-side pad electrode (first pad electrode) 51 and a p-side pad electrode (second pad electrode) 52 on the outermost surface (mounting surface) on the electrode surface side. The structure of the semiconductor light emitting device 1 is a structure in which both the n-side pad electrode 51 and the p-side pad electrode 52 are arranged on the p-side semiconductor layer 6 (see FIG. 2). In FIG. 1, for the sake of clarity, the n-side pad electrode 51 and the p-side pad electrode 52 that are present in the foremost direction in the direction perpendicular to the paper surface are indicated by solid lines, and the regions indicated by reference numerals 7, 8 and the like are broken lines. However, these broken line areas are actually visible in the micrograph.
図２に示すように、半導体発光素子１は、基板２と、半導体構造体３と、透光性導電膜１１，１２と、光反射膜２０と、ｎ側電極層（第１電極）３１と、ｐ側電極層（第２電極）３２と、保護膜４０と、ｎ側パッド電極５１と、ｐ側パッド電極５２とを、主に備えている。半導体構造体３は、基板２の上に形成され、ｎ側半導体層（第１半導体層）４と、ｎ側半導体層４上の一領域に設けられたｐ側半導体層（第２半導体層）６とを備える。ｎ側半導体層４上の一領域には、活性層５が積層され、その上にｐ側半導体層６が積層されている。なお、図２を含む各断面図において、電極側を上、基板側を下と呼ぶ。また、ｎ側半導体層４上の一領域は、図２の断面図において、上側が凹部７を挟んで左右に分かれているが下側は繋がっている。 As shown in FIG. 2, the semiconductor light emitting device 1 includes a substrate 2, a semiconductor structure 3, translucent conductive films 11 and 12, a light reflecting film 20, an n-side electrode layer (first electrode) 31, and The p-side electrode layer (second electrode) 32, the protective film 40, the n-side pad electrode 51, and the p-side pad electrode 52 are mainly provided. The semiconductor structure 3 is formed on the substrate 2, and includes an n-side semiconductor layer (first semiconductor layer) 4 and a p-side semiconductor layer (second semiconductor layer) provided in a region on the n-side semiconductor layer 4. 6. An active layer 5 is stacked in a region on the n-side semiconductor layer 4, and a p-side semiconductor layer 6 is stacked thereon. In each cross-sectional view including FIG. 2, the electrode side is referred to as the upper side, and the substrate side is referred to as the lower side. In addition, in the cross-sectional view of FIG. 2, one region on the n-side semiconductor layer 4 is divided into left and right sides with the recess 7 therebetween, but the lower side is connected.
図２に示すように、ｎ側半導体層４上の他の領域（中央の凹部７）には、ｎ側電極層３１が設けられている。ｐ側半導体層６上には、ｐ側電極層３２が設けられている。つまり、ｎ側電極層３１は、基板２に対してｐ側電極層３２と同じ面側に設けられている。光反射膜２０は半導体構造体３を直接、または透光性導電膜１１もしくは透光性導電膜１２を介して覆っている。光反射膜２０は、半導体構造体３上に設けられた絶縁膜２５（図３参照）と、この絶縁膜２５上に設けられた金属膜２６と、を少なくとも備える。図３は、図２においてＷで示す領域の拡大図である。本実施形態では、光反射膜２０は、図３に示すように、例えば透光性導電膜１２の側から、第１絶縁膜２４と、絶縁膜であるＤＢＲ（分布ブラッグ反射器）２５と、金属膜２６と、第２絶縁膜２７とを備える。ＤＢＲ２５は、低屈折率層２５１と高屈折率層２５２とを備えている。なお、これら各層の詳細については後記する。 As shown in FIG. 2, an n-side electrode layer 31 is provided in another region (the central recess 7) on the n-side semiconductor layer 4. A p-side electrode layer 32 is provided on the p-side semiconductor layer 6. That is, the n-side electrode layer 31 is provided on the same surface side as the p-side electrode layer 32 with respect to the substrate 2. The light reflecting film 20 covers the semiconductor structure 3 directly or through the light transmitting conductive film 11 or the light transmitting conductive film 12. The light reflecting film 20 includes at least an insulating film 25 (see FIG. 3) provided on the semiconductor structure 3 and a metal film 26 provided on the insulating film 25. FIG. 3 is an enlarged view of a region indicated by W in FIG. In the present embodiment, as shown in FIG. 3, the light reflecting film 20 includes, for example, a first insulating film 24, a DBR (distributed Bragg reflector) 25 that is an insulating film, from the transparent conductive film 12 side, A metal film 26 and a second insulating film 27 are provided. The DBR 25 includes a low refractive index layer 251 and a high refractive index layer 252. Details of these layers will be described later.
図２のＸ領域に示すように、ｎ側電極層３１は、その周縁部において光反射膜２０上に重なるように設けられている。本実施形態において、光反射膜２０は、金属膜２６と、金属膜２６と半導体構造体３との間において金属膜２６からはみ出して設けられた絶縁膜（ＤＢＲ２５）と、を備えている。金属膜２６が設けられた領域は、ＤＢＲ２５が設けられた領域よりも狭いため、光反射膜２０を上から見たときに金属膜２６の輪郭からＤＢＲ２５が露出した領域（はみでている領域）がある。断面を見たときの図２のＸ領域を拡大して図９（ｂ）に示す。図９（ｂ）に示すように、ｎ側電極層３１は、金属膜２６に対向して重なる領域１０１よりも、金属膜２６から露出したＤＢＲ２５の表面に対向して重なる領域１０２の方が、半導体構造体３に接近して配置されている。なお、詳細については後記する。 As shown in the X region of FIG. 2, the n-side electrode layer 31 is provided so as to overlap the light reflection film 20 at the peripheral edge thereof. In the present embodiment, the light reflecting film 20 includes a metal film 26 and an insulating film (DBR 25) provided so as to protrude from the metal film 26 between the metal film 26 and the semiconductor structure 3. Since the region where the metal film 26 is provided is narrower than the region where the DBR 25 is provided, a region where the DBR 25 is exposed from the outline of the metal film 26 when the light reflecting film 20 is viewed from above (a region that is visible). is there. FIG. 9B is an enlarged view of the X region in FIG. 2 when the cross section is viewed. As shown in FIG. 9B, the n-side electrode layer 31 has a region 102 that overlaps the surface of the DBR 25 exposed from the metal film 26, rather than a region 101 that overlaps the metal film 26. The semiconductor structure 3 is disposed close to the semiconductor structure 3. Details will be described later.
半導体発光素子１は、製造工程の過程において半導体構造体３が、ｐ側半導体層６の側から削られて一部が除去される。これにより、半導体構造体３は、ｐ側半導体層６からｎ側半導体層４が露出された領域として、ｐ側半導体層６に囲まれた凹部７と、半導体構造体３の外周の周縁に形成された周辺部８とを備えている（図１１参照）。
図２に示すように、光反射膜２０は、凹部７の底面からｐ側半導体層６上及び周辺部８に延在して半導体構造体３を覆っている。
In the semiconductor light emitting device 1, the semiconductor structure 3 is scraped from the p-side semiconductor layer 6 side in the course of the manufacturing process, and a part thereof is removed. As a result, the semiconductor structure 3 is formed as a region where the n-side semiconductor layer 4 is exposed from the p-side semiconductor layer 6 and on the periphery of the recess 7 surrounded by the p-side semiconductor layer 6 and the outer periphery of the semiconductor structure 3. Peripheral portion 8 (see FIG. 11).
As shown in FIG. 2, the light reflecting film 20 extends from the bottom surface of the recess 7 to the p-side semiconductor layer 6 and to the peripheral portion 8 to cover the semiconductor structure 3.
図２においてＺで示すように、ｐ側電極層３２は、その半導体構造体３の外周側の端部において光反射膜２０上に重なるように設けられている。図２においてＺで示す領域には、Ｘで示す領域と同様の構成が同様に積層されている。したがって、Ｚで示す領域の拡大図は、図９（ｂ）と同様である。つまり、ｐ側電極層３２は、金属膜２６に対向して重なる領域よりも、金属膜２６からはみだしたＤＢＲ２５の表面に対向して重なる領域の方が、半導体構造体３に接近して配置されている。 As indicated by Z in FIG. 2, the p-side electrode layer 32 is provided so as to overlap the light reflecting film 20 at the outer peripheral end of the semiconductor structure 3. In the region indicated by Z in FIG. 2, the same configuration as the region indicated by X is similarly stacked. Therefore, the enlarged view of the region indicated by Z is the same as FIG. 9B. That is, the p-side electrode layer 32 is disposed closer to the semiconductor structure 3 in the region overlapping the surface of the DBR 25 protruding from the metal film 26 than in the region overlapping the metal film 26. ing.
図１及び図２に示すように、本実施形態では、凹部７は、図１に示すＥ−Ｅ線に沿った方向に長く伸びた溝の形状となっている。この例では、半導体構造体３の中央に、凹部７の短手方向（図１に示すＣ−Ｃ線に沿った方向）に離間した２つの凹部７が形成されている。凹部７の底面は、ｎ側半導体層４で形成されており、凹部７の側面（内周面）は、ｎ側半導体層４、活性層５及びｐ側半導体層６で形成されている。本実施形態では、凹部７のｎ側半導体層４上に透光性導電膜１１が直接設けられている。ｎ側電極層３１は、透光性導電膜１１を介在させてｎ側半導体層４の上に設けられている。凹部７の底面は、底面の中央部が透光性導電膜１１で被覆され、底面の周辺部が光反射膜２０で被覆されている。凹部７の側面（内周面）は光反射膜２０で被覆されている。周辺部８は、半導体構造体３の実質的な発光部とダイシングラインとの間に形成されている。周辺部８は、光反射膜２０で被覆されており、光反射膜２０の上には保護膜４０が積層されている。 As shown in FIGS. 1 and 2, in the present embodiment, the recess 7 has a shape of a groove extending long in the direction along the line EE shown in FIG. In this example, two recesses 7 are formed in the center of the semiconductor structure 3 so as to be separated from each other in the short direction of the recess 7 (the direction along the line CC shown in FIG. 1). The bottom surface of the recess 7 is formed by the n-side semiconductor layer 4, and the side surface (inner peripheral surface) of the recess 7 is formed by the n-side semiconductor layer 4, the active layer 5, and the p-side semiconductor layer 6. In the present embodiment, the translucent conductive film 11 is directly provided on the n-side semiconductor layer 4 of the recess 7. The n-side electrode layer 31 is provided on the n-side semiconductor layer 4 with the translucent conductive film 11 interposed therebetween. The bottom surface of the concave portion 7 is covered with the translucent conductive film 11 at the center of the bottom surface and with the light reflecting film 20 at the periphery of the bottom surface. The side surface (inner peripheral surface) of the recess 7 is covered with the light reflecting film 20. The peripheral portion 8 is formed between the substantial light emitting portion of the semiconductor structure 3 and the dicing line. The peripheral portion 8 is covered with a light reflecting film 20, and a protective film 40 is laminated on the light reflecting film 20.
図２に示すように、ｐ側半導体層６上には、透光性導電膜１２が設けられている。透光性導電膜１２上には、光反射膜２０が設けられている。光反射膜２０は、透光性導電膜１２を露出する第１貫通孔２１及び第２貫通孔２２を有している。
光反射膜２０上には、ｐ側電極層３２が設けられている。ｐ側電極層３２は、第１貫通孔２１を介して透光性導電膜１２と電気的に接続されている。つまり、第１貫通孔２１内では電流が流れる。そのため、この領域を以下では導通部６１と呼ぶ。
光反射膜２０上には、保護膜４０が設けられ、ｐ側電極層３２の一部を被覆している。保護膜４０は、第２貫通孔２２を介して透光性導電膜１２と接触している。つまり、第２貫通孔２２内では電流が流れない。そのため、この領域を以下では非導通部６２と呼ぶ。
As shown in FIG. 2, a translucent conductive film 12 is provided on the p-side semiconductor layer 6. A light reflecting film 20 is provided on the translucent conductive film 12. The light reflecting film 20 has a first through hole 21 and a second through hole 22 that expose the translucent conductive film 12.
A p-side electrode layer 32 is provided on the light reflecting film 20. The p-side electrode layer 32 is electrically connected to the translucent conductive film 12 through the first through hole 21. That is, a current flows in the first through hole 21. Therefore, this region is hereinafter referred to as a conduction part 61.
A protective film 40 is provided on the light reflecting film 20 and covers a part of the p-side electrode layer 32. The protective film 40 is in contact with the translucent conductive film 12 through the second through hole 22. That is, no current flows in the second through hole 22. For this reason, this region is hereinafter referred to as a non-conductive portion 62.
本実施形態では、ｐ側電極層３２は、アンカー用開口部（貫通孔）３３を有している。保護膜４０は、アンカー用開口部３３に充填されており、アンカー用開口部３３及び第２貫通孔２２を介して透光性導電膜１２と接触し、透光性導電膜１２に対してアンカーとして機能する。 In the present embodiment, the p-side electrode layer 32 has an anchor opening (through hole) 33. The protective film 40 is filled in the anchor opening 33, contacts the translucent conductive film 12 through the anchor opening 33 and the second through-hole 22, and anchors the translucent conductive film 12. Function as.
第２貫通孔２２は、半導体発光素子１の隅部に設けられている。電流が流れない第２貫通孔２２を隅部に設けることで、半導体構造体３における電流の拡散を阻害しないようにすることができる。第２貫通孔２２は、一例として、ｐ側パッド電極５２の下に当たる位置に設けられている。第２貫通孔２２の個数は、１個または複数である。一例として、２個の第２貫通孔２２が設けられている。 The second through hole 22 is provided at the corner of the semiconductor light emitting element 1. By providing the second through hole 22 in which no current flows in the corner, it is possible to prevent the current diffusion in the semiconductor structure 3 from being hindered. The 2nd through-hole 22 is provided in the position which hits under the p side pad electrode 52 as an example. The number of second through holes 22 is one or more. As an example, two second through holes 22 are provided.
ｎ側電極層３１の上には、ｎ側パッド電極５１が設けられている。ｎ側パッド電極５１は、保護膜４０のｎ側開口部（貫通孔）４１を介して、ｎ側電極層３１に電気的に接続されている。ｎ側パッド電極５１は、保護膜４０を介してｐ側電極層３２上に延在している。 An n-side pad electrode 51 is provided on the n-side electrode layer 31. The n-side pad electrode 51 is electrically connected to the n-side electrode layer 31 through the n-side opening (through hole) 41 of the protective film 40. The n-side pad electrode 51 extends on the p-side electrode layer 32 through the protective film 40.
図２において左側に示すように、ｐ側半導体層６の上方には、ｐ側パッド電極５２が設けられている。ｐ側パッド電極５２は、保護膜４０のｐ側開口部（貫通孔）４２を介して、ｐ側電極層３２に電気的に接続されている。ｐ側パッド電極５２は、保護膜４０を介在させて第２貫通孔２２上に設けられている。 As shown on the left side in FIG. 2, a p-side pad electrode 52 is provided above the p-side semiconductor layer 6. The p-side pad electrode 52 is electrically connected to the p-side electrode layer 32 through the p-side opening (through hole) 42 of the protective film 40. The p-side pad electrode 52 is provided on the second through hole 22 with the protective film 40 interposed therebetween.
［半導体発光素子の構造の詳細］
本発明の第１実施形態に係る半導体発光素子１について、図４から図１０を順次参照（適宜図１参照）して詳細に説明する。
[Details of structure of semiconductor light emitting device]
The semiconductor light emitting device 1 according to the first embodiment of the present invention will be described in detail with reference to FIGS. 4 to 10 in order (refer to FIG. 1 as appropriate).
図４は、図１のＢ−Ｂ線矢視における模式的な断面図である。図４に示すように、ｐ側パッド電極５２は、ｐ側半導体層６の上方で連続している。光反射膜２０は、ｐ側半導体層６の上面で透光性導電膜１２が被覆していない領域と、透光性導電膜１２の上と、半導体構造体３の周縁（側面及びｎ側半導体層４の上面）とに連続的に形成されているが、透光性導電膜１２上において複数の開口部を有している。
具体的には、第２貫通孔２２において、ｐ側半導体層６の側から、透光性導電膜１２／保護膜４０／ｐ側パッド電極５２、の順番に積層されている。つまり、光反射膜２０の第２貫通孔２２が設けられた領域において、透光性導電膜１２とｐ側パッド電極５２とは保護膜４０によって絶縁されているため、非導通部６２（図２参照）になっている。
また、第１貫通孔２１において、ｐ側半導体層６の側から、透光性導電膜１２／ｐ側電極層３２／保護膜４０／ｐ側パッド電極５２、の順番に積層されている。つまり、導通部６１（図２参照）において、ｐ側電極層３２が透光性導電膜１２と導通するために、光反射膜２０が貫通した状態となっている。
光反射膜２０に含まれる金属膜２６は、ｐ側半導体層６の表面の一部から、半導体構造体３の周縁（側面及びｎ側半導体層４の上面）まで延設されている。
FIG. 4 is a schematic cross-sectional view taken along line BB in FIG. As shown in FIG. 4, the p-side pad electrode 52 is continuous above the p-side semiconductor layer 6. The light reflecting film 20 includes a region where the upper surface of the p-side semiconductor layer 6 is not covered with the translucent conductive film 12, the upper surface of the translucent conductive film 12, and the periphery (side surface and n-side semiconductor of the semiconductor structure 3. The upper surface of the layer 4 is continuously formed, and has a plurality of openings on the translucent conductive film 12.
Specifically, in the second through-hole 22, the light-transmitting conductive film 12 / the protective film 40 / p-side pad electrode 52 are stacked in this order from the p-side semiconductor layer 6 side. That is, in the region where the second through hole 22 of the light reflecting film 20 is provided, the translucent conductive film 12 and the p-side pad electrode 52 are insulated from each other by the protective film 40, so that the non-conductive portion 62 (FIG. 2). See).
Further, in the first through hole 21, the transparent conductive film 12 / p-side electrode layer 32 / protective film 40 / p-side pad electrode 52 are stacked in this order from the p-side semiconductor layer 6 side. That is, in the conducting part 61 (see FIG. 2), the light reflecting film 20 is penetrated because the p-side electrode layer 32 is conducted with the translucent conductive film 12.
The metal film 26 included in the light reflecting film 20 extends from a part of the surface of the p-side semiconductor layer 6 to the periphery of the semiconductor structure 3 (side surfaces and the upper surface of the n-side semiconductor layer 4).
図４に示すように、ｐ側電極層３２は、ｐ側半導体層６の上方、かつ光反射膜２０の上で連続している。ただし、光反射膜２０の第２貫通孔２２において、保護膜４０が透光性導電膜１２と接触するために、ｐ側電極層３２のアンカー用開口部３３が貫通した状態となっている。
保護膜４０は、光反射膜２０の上面でｐ側電極層３２が被覆していない領域と、ｐ側電極層３２の上面とに連続的に形成されているが、ｐ側半導体層６上に開口部を有している。具体的には、ｐ側開口部４２の箇所において、ｐ側パッド電極５２がｐ側電極層３２と導通するために、保護膜４０が貫通した状態となっている。
As shown in FIG. 4, the p-side electrode layer 32 is continuous above the p-side semiconductor layer 6 and on the light reflecting film 20. However, since the protective film 40 is in contact with the translucent conductive film 12 in the second through hole 22 of the light reflecting film 20, the anchor opening 33 of the p-side electrode layer 32 is in a through state.
The protective film 40 is continuously formed on a region of the upper surface of the light reflecting film 20 that is not covered by the p-side electrode layer 32 and an upper surface of the p-side electrode layer 32, but on the p-side semiconductor layer 6. Has an opening. Specifically, the protective film 40 is penetrated at the location of the p-side opening 42 because the p-side pad electrode 52 is electrically connected to the p-side electrode layer 32.
図５は、図１のＣ−Ｃ線矢視における模式的な断面図である。図５に示すように、ｎ側パッド電極５１は、ｐ側半導体層６の上方で連続している。光反射膜２０は、図４に示した積層状態と同様に設けられている。ただし、Ｃ−Ｃ断面には、第２貫通孔２２が形成されていない。
ｐ側電極層３２は、図４に示した積層状態と同様に設けられている。ただし、Ｃ−Ｃ断面には、アンカー用開口部３３が形成されていない。
保護膜４０は、光反射膜２０の上面でｐ側電極層３２が被覆していない領域と、ｐ側電極層３２の上面とに連続的に形成されている。
FIG. 5 is a schematic cross-sectional view taken along the line CC in FIG. As shown in FIG. 5, the n-side pad electrode 51 is continuous above the p-side semiconductor layer 6. The light reflecting film 20 is provided in the same manner as the laminated state shown in FIG. However, the 2nd through-hole 22 is not formed in CC cross section.
The p-side electrode layer 32 is provided similarly to the stacked state shown in FIG. However, the anchor opening 33 is not formed in the CC cross section.
The protective film 40 is continuously formed on a region where the p-side electrode layer 32 is not covered with the upper surface of the light reflecting film 20 and the upper surface of the p-side electrode layer 32.
図６は、図１のＤ−Ｄ線矢視における模式的な断面図である。図６に示すように、ｐ側半導体層６の上方の実装面の位置において、ｐ側パッド電極５２とｎ側パッド電極５１とが離間して設けられている。光反射膜２０、ｐ側電極層３２、保護膜４０は、図４に示した積層状態と同様に設けられている。 6 is a schematic cross-sectional view taken along line DD in FIG. As shown in FIG. 6, the p-side pad electrode 52 and the n-side pad electrode 51 are provided apart from each other at the position of the mounting surface above the p-side semiconductor layer 6. The light reflecting film 20, the p-side electrode layer 32, and the protective film 40 are provided in the same manner as in the stacked state shown in FIG.
図７は、図１のＥ−Ｅ線矢視における模式的な断面図である。図７に示すように、ｐ側パッド電極５２とｎ側パッド電極５１とは凹部７を介して離間して設けられている。光反射膜２０は、ｐ側半導体層６の上と半導体構造体３の周縁では、図４と同様の積層状態となっている。ただし、Ｅ−Ｅ断面には、第２貫通孔２２が形成されていない。ｐ側半導体層６の上では、透光性導電膜１２とｐ側電極層３２との間には、光反射膜２０が介在しているが、図４に示すように、光反射膜２０は、ｐ側電極層３２が透光性導電膜１２と導通するために、貫通した状態となっている。さらに、光反射膜２０は、凹部７の内面の一部を被覆している。具体的には、光反射膜２０は、凹部７において、ｎ側半導体層４の上面で透光性導電膜１１が被覆していない領域と、透光性導電膜１１の一部の上面と、半導体構造体３の側面と、に連続的に形成されている。ただし、光反射膜２０は、透光性導電膜１１上に、凹部７の長手方向（Ｅ−Ｅ線に沿った方向）に長く伸びた溝状の第３貫通孔２３を有している。つまり、凹部７において、ｎ側電極層３１が透光性導電膜１１と導通するために、光反射膜２０が貫通した状態となっている。 7 is a schematic cross-sectional view taken along line EE in FIG. As shown in FIG. 7, the p-side pad electrode 52 and the n-side pad electrode 51 are provided so as to be separated from each other via the recess 7. The light reflection film 20 is in the same stacked state as in FIG. 4 on the p-side semiconductor layer 6 and on the periphery of the semiconductor structure 3. However, the 2nd through-hole 22 is not formed in the EE cross section. On the p-side semiconductor layer 6, the light reflecting film 20 is interposed between the translucent conductive film 12 and the p-side electrode layer 32, but as shown in FIG. Since the p-side electrode layer 32 is electrically connected to the translucent conductive film 12, the p-side electrode layer 32 is penetrated. Further, the light reflecting film 20 covers a part of the inner surface of the recess 7. Specifically, the light reflection film 20 includes, in the recess 7, a region that is not covered with the light-transmitting conductive film 11 on the upper surface of the n-side semiconductor layer 4, a partial upper surface of the light-transmitting conductive film 11, It is continuously formed on the side surface of the semiconductor structure 3. However, the light reflecting film 20 has a groove-like third through hole 23 extending on the translucent conductive film 11 and extending in the longitudinal direction of the recess 7 (the direction along the line EE). That is, in the recess 7, the n-side electrode layer 31 is electrically connected to the translucent conductive film 11, so that the light reflecting film 20 is penetrated.
図７に示すように、第３貫通孔２３内では、位置によって積層されている部材が異なっている。例えば、図７において左側の位置では、ｎ側半導体層４の側から、透光性導電膜１１／ｎ側電極層３１／保護膜４０／ｐ側パッド電極５２の順番に積層されている領域が存在する。また、図７において右側の位置では、ｎ側半導体層４の側から、透光性導電膜１１／ｎ側電極層３１／ｎ側パッド電極５１の順番に積層されている領域が存在する。また、これら２つの領域に挟まれた領域では、ｎ側半導体層４の側から、透光性導電膜１１／ｎ側電極層３１／保護膜４０の順番に積層されている。 As shown in FIG. 7, the stacked members differ depending on the position in the third through hole 23. For example, in the position on the left side in FIG. 7, there is a region where the transparent conductive film 11 / n-side electrode layer 31 / protective film 40 / p-side pad electrode 52 are stacked in this order from the n-side semiconductor layer 4 side. Exists. Further, in the right position in FIG. 7, there is a region where the light-transmitting conductive film 11 / n-side electrode layer 31 / n-side pad electrode 51 are stacked in this order from the n-side semiconductor layer 4 side. In the region sandwiched between these two regions, the transparent conductive film 11 / n-side electrode layer 31 / protective film 40 are stacked in this order from the n-side semiconductor layer 4 side.
図７に示すように、光反射膜２０に含まれる金属膜２６は、ＤＢＲ２５と共にｐ側半導体層６上の一領域から、凹部７の底面の一部まで延設されている。凹部７において金属膜２６及びＤＢＲ２５（図９（ｂ）参照）は、透光性導電膜１１とｎ側電極層３１との間に位置している。図７に示すように、ｐ側半導体層６上では、金属膜２６及びＤＢＲ２５（図９（ｂ）参照）は、透光性導電膜１２とｐ側電極層３２との間に位置している。 As shown in FIG. 7, the metal film 26 included in the light reflection film 20 extends from one region on the p-side semiconductor layer 6 to a part of the bottom surface of the recess 7 together with the DBR 25. In the recess 7, the metal film 26 and the DBR 25 (see FIG. 9B) are located between the translucent conductive film 11 and the n-side electrode layer 31. As shown in FIG. 7, on the p-side semiconductor layer 6, the metal film 26 and the DBR 25 (see FIG. 9B) are located between the translucent conductive film 12 and the p-side electrode layer 32. .
図７に示すように、保護膜４０は、ｐ側半導体層６の上と半導体構造体３の周縁では、図４と同様の積層状態となっている。さらに、保護膜４０は、凹部７の内面の一部を被覆している。具体的には、保護膜４０は、凹部７の底面及び内周面に設けられた光反射膜２０において、ｎ側電極層３１が被覆していない領域と、ｎ側電極層３１の一部の上面と、に連続的に形成されている。ただし、保護膜４０は、ｎ側電極層３１上に、ｎ側開口部４１を有している。つまり、保護膜４０のｎ側開口部４１において、ｎ側パッド電極５１がｎ側電極層３１と導通するために、保護膜４０は貫通した状態となっている。ｎ側パッド電極５１は、ｎ側開口部４１からｐ側半導体層６（図７中右側）にかけて延在している。ｐ側パッド電極５２は、ｐ側半導体層６（図７中左側）から凹部７の底面にかけて延在している。 As shown in FIG. 7, the protective film 40 is in the same stacked state as in FIG. 4 on the p-side semiconductor layer 6 and on the periphery of the semiconductor structure 3. Further, the protective film 40 covers a part of the inner surface of the recess 7. Specifically, the protective film 40 includes a region that is not covered by the n-side electrode layer 31 and a part of the n-side electrode layer 31 in the light reflecting film 20 provided on the bottom surface and the inner peripheral surface of the recess 7. And the upper surface. However, the protective film 40 has an n-side opening 41 on the n-side electrode layer 31. That is, in the n-side opening 41 of the protective film 40, the protective film 40 is penetrated because the n-side pad electrode 51 is electrically connected to the n-side electrode layer 31. The n-side pad electrode 51 extends from the n-side opening 41 to the p-side semiconductor layer 6 (right side in FIG. 7). The p-side pad electrode 52 extends from the p-side semiconductor layer 6 (left side in FIG. 7) to the bottom surface of the recess 7.
図８は、図１のＦ−Ｆ線矢視における模式的な断面図である。図８に示すように、ｐ側半導体層６の上方の実装面の位置において、ｐ側パッド電極５２とｎ側パッド電極５１とが離間して設けられている。光反射膜２０は、ｐ側半導体層６の上面で透光性導電膜１２が被覆していない領域と、透光性導電膜１２の上と、半導体構造体３の周縁とに連続的に形成されている。光反射膜２０に含まれる金属膜２６は、半導体構造体３の一方の周縁（側面及びｎ側半導体層４の上面）から、ｐ側半導体層６の表面及び半導体構造体３の他方の周縁（側面及びｎ側半導体層４の上面）まで延設されている。
ｐ側電極層３２は、ｐ側半導体層６の上方、かつ光反射膜２０の上で連続している。透光性導電膜１２とｐ側電極層３２との間には、光反射膜２０が介在しているが、図４に示すように、光反射膜２０は、ｐ側電極層３２が透光性導電膜１２と導通するために、貫通した状態となっている。
保護膜４０は、光反射膜２０の上面でｐ側電極層３２が被覆していない領域と、ｐ側電極層３２の上面とに連続的に形成されているが、ｐ側半導体層６上に開口部を有している。具体的には、ｐ側開口部４２の箇所において、ｐ側パッド電極５２がｐ側電極層３２と導通するために、保護膜４０が貫通した状態となっている。
FIG. 8 is a schematic cross-sectional view taken along the line F-F in FIG. 1. As shown in FIG. 8, the p-side pad electrode 52 and the n-side pad electrode 51 are provided apart from each other at the position of the mounting surface above the p-side semiconductor layer 6. The light reflecting film 20 is continuously formed on the upper surface of the p-side semiconductor layer 6 in a region not covered with the light-transmitting conductive film 12, on the light-transmitting conductive film 12, and on the periphery of the semiconductor structure 3. Has been. The metal film 26 included in the light reflecting film 20 extends from one peripheral edge (side surface and top surface of the n-side semiconductor layer 4) of the semiconductor structure 3 to the surface of the p-side semiconductor layer 6 and the other peripheral edge of the semiconductor structure 3 ( Side surfaces and the upper surface of the n-side semiconductor layer 4).
The p-side electrode layer 32 is continuous above the p-side semiconductor layer 6 and on the light reflecting film 20. The light reflecting film 20 is interposed between the translucent conductive film 12 and the p-side electrode layer 32. However, as shown in FIG. In order to conduct with the conductive film 12, the conductive film 12 is penetrated.
The protective film 40 is continuously formed on a region of the upper surface of the light reflecting film 20 that is not covered by the p-side electrode layer 32 and an upper surface of the p-side electrode layer 32, but on the p-side semiconductor layer 6. Has an opening. Specifically, the protective film 40 is penetrated at the location of the p-side opening 42 because the p-side pad electrode 52 is electrically connected to the p-side electrode layer 32.
図９は、図２の領域Ｘを拡大した図に相当する断面図であって、（ａ）は第１比較例、（ｂ）は本発明の第１実施形態に係る半導体発光素子を示している。
図９（ａ）に示す第１比較例は、ｎ側電極層１３１を備え、図９（ｂ）に示す本発明の第１実施形態に係る半導体発光素子は、ｎ側電極層３１を備えている。図９（ａ）に示す第１比較例は、図９（ｂ）に示す本発明の第１実施形態に係る半導体発光素子と同様の光反射膜２０（第１絶縁膜２４、ＤＢＲ２５、金属膜２６、第２絶縁膜２７）を備えている。
FIG. 9 is a cross-sectional view corresponding to an enlarged view of the region X of FIG. 2, wherein (a) shows a first comparative example, and (b) shows a semiconductor light emitting device according to the first embodiment of the present invention. Yes.
The first comparative example shown in FIG. 9A includes an n-side electrode layer 131, and the semiconductor light emitting device according to the first embodiment of the present invention illustrated in FIG. 9B includes an n-side electrode layer 31. Yes. The first comparative example shown in FIG. 9A is the same light reflecting film 20 (first insulating film 24, DBR 25, metal film) as the semiconductor light emitting device according to the first embodiment of the present invention shown in FIG. 9B. 26, a second insulating film 27).
図９（ａ），（ｂ）に示すように、ｎ側電極層１３１，３１は光反射膜２０上に重なるように設けられている。よって、図９（ａ），（ｂ）にて白抜き矢印で示す半導体構造体３からの光が、光反射膜２０とｎ側電極層１３１，３１との間から抜けることを軽減できると共に、ｎ側電極層１３１，３１と光反射膜２０との重なり部分において光反射膜２０から漏れた光をｎ側電極層１３１，３１で反射することができる。 As shown in FIGS. 9A and 9B, the n-side electrode layers 131 and 31 are provided so as to overlap the light reflecting film 20. Therefore, the light from the semiconductor structure 3 indicated by the white arrow in FIGS. 9A and 9B can be reduced from passing between the light reflecting film 20 and the n-side electrode layers 131 and 31, Light leaking from the light reflection film 20 at the overlapping portion of the n-side electrode layers 131 and 31 and the light reflection film 20 can be reflected by the n-side electrode layers 131 and 31.
ただし、図９（ａ）に示すｎ側電極層１３１と、図９（ｂ）に示すｎ側電極層３１とは形状が相違している。具体的には、図９（ａ）に示すｎ側電極層１３１は、第２絶縁膜２７の平らな表面に積層されており、金属膜２６に対向して重なる領域１０１と、金属膜２６からはみだしたＤＢＲ２５の表面に対向して重なる領域１０２とが、光反射膜２０から同じ高さに位置している。つまり、ｎ側電極層１３１の領域１０１と領域１０２とは、ＤＢＲ２５の最上面から距離αだけ離間した同じ高さに位置している。なお、金属膜２６からはみだしたＤＢＲ２５の表面とは、ＤＢＲ２５の上面が金属膜２６に被覆されていない領域を指す。 However, the n-side electrode layer 131 shown in FIG. 9A and the n-side electrode layer 31 shown in FIG. 9B are different in shape. Specifically, the n-side electrode layer 131 illustrated in FIG. 9A is stacked on the flat surface of the second insulating film 27, and includes a region 101 that is opposed to the metal film 26 and the metal film 26. The region 102 that overlaps the surface of the protruding DBR 25 is located at the same height from the light reflecting film 20. That is, the region 101 and the region 102 of the n-side electrode layer 131 are located at the same height separated from the uppermost surface of the DBR 25 by the distance α. Note that the surface of the DBR 25 protruding from the metal film 26 refers to a region where the upper surface of the DBR 25 is not covered with the metal film 26.
それに対して、図９（ｂ）に示すｎ側電極層３１は、第２絶縁膜２７の段差のある表面に積層されており、金属膜２６に対向して重なる領域１０１よりも、金属膜２６からはみだしたＤＢＲ２５の表面に対向して重なる領域１０２の方が、半導体構造体３に接近して配置されている。つまり、ｎ側電極層３１の領域１０１は、ＤＢＲ２５の最上面から距離αだけ離間した高さに位置しているのに対して、ｎ側電極層３１の領域１０２は、ＤＢＲ２５の最上面から距離β（β＜α）だけ離間した高さに位置している。これにより、図９（ｂ）に示すｎ側電極層３１は、領域１０２において、半導体構造体３からｎ側電極層３１に入射した光を、図９（ａ）に示すｎ側電極層１３１に比べて効果的に反射できる。よって、図９（ｂ）に示すｎ側電極層３１は、図９（ａ）に示すｎ側電極層１３１に比べて、光の吸収を軽減し、光取り出し効率を向上させることができる。 On the other hand, the n-side electrode layer 31 shown in FIG. 9B is laminated on the stepped surface of the second insulating film 27, and the metal film 26 rather than the region 101 that overlaps the metal film 26. The region 102 that faces the surface of the DBR 25 that protrudes from and overlaps with the semiconductor structure 3 is disposed. That is, the region 101 of the n-side electrode layer 31 is located at a height that is separated from the top surface of the DBR 25 by a distance α, whereas the region 102 of the n-side electrode layer 31 is a distance from the top surface of the DBR 25. It is located at a height separated by β (β <α). Accordingly, in the n-side electrode layer 31 shown in FIG. 9B, in the region 102, the light incident on the n-side electrode layer 31 from the semiconductor structure 3 is applied to the n-side electrode layer 131 shown in FIG. Compared to effective reflection. Therefore, the n-side electrode layer 31 shown in FIG. 9B can reduce light absorption and improve the light extraction efficiency compared to the n-side electrode layer 131 shown in FIG. 9A.
また、ＤＢＲ２５の低屈折率層２５１及び高屈折率層２５２のそれぞれの膜厚をγとしたときに、ｎ側電極層３１の領域１０２とＤＢＲ２５の最上面との距離βの値を、膜厚γの数倍程度の値とすることができる。特に、距離βの値をＤＢＲ２５の膜厚（この場合、６×γ）と同じ値にすると、領域１０２において、第２絶縁膜２７が誘電多層膜の一部として機能して光の吸収を軽減するので好ましい。この場合、第２絶縁膜２７を構成する材料と、ＤＢＲ２５の最上層から２番目の層（この場合、高屈折率層２５２）を構成する絶縁層の材料とを同一にしてもよい。 Further, when the film thicknesses of the low refractive index layer 251 and the high refractive index layer 252 of the DBR 25 are γ, the value of the distance β between the region 102 of the n-side electrode layer 31 and the uppermost surface of the DBR 25 is set to The value can be several times as large as γ. In particular, when the value of the distance β is set to the same value as the film thickness of the DBR 25 (in this case, 6 × γ), the second insulating film 27 functions as a part of the dielectric multilayer film in the region 102 to reduce light absorption. This is preferable. In this case, the material forming the second insulating film 27 may be the same as the material of the insulating layer forming the second layer from the uppermost layer of the DBR 25 (in this case, the high refractive index layer 252).
図１０は、図２の領域Ｘを拡大した断面図であって、（ａ）は本発明の第１実施形態に係る半導体発光素子の第１変形例、（ｂ）は第２変形例を示している。図１０（ａ）に示すｎ側電極層３１ａは、金属膜２６に対向して重なる領域１０１において端部ほど膜厚が薄くなるように形成されている点が図９（ｂ）に示すｎ側電極層３１と相違している。これにより、ｎ側電極層３１ａの上に積まれる層（保護膜４０やｎ側パッド電極５１）において、金属膜２６による段差の影響を緩和することができる。したがって、半導体発光素子の第１変形例は、ｎ側電極層３１ａの上に積まれる層において、層間の密着性を向上させると共に、亀裂の発生を抑制することができる。 FIG. 10 is an enlarged cross-sectional view of the region X of FIG. 2, wherein (a) shows a first modification of the semiconductor light emitting device according to the first embodiment of the present invention, and (b) shows a second modification. ing. The n-side electrode layer 31a shown in FIG. 10A is formed so that the film thickness becomes thinner toward the end in the region 101 facing and overlapping the metal film 26, as shown in FIG. 9B. This is different from the electrode layer 31. Thereby, in the layer (the protective film 40 and the n-side pad electrode 51) stacked on the n-side electrode layer 31a, the influence of the step due to the metal film 26 can be reduced. Therefore, the first modification of the semiconductor light emitting device can improve the adhesion between layers and suppress the occurrence of cracks in the layer stacked on the n-side electrode layer 31a.
図１０（ｂ）に示すｎ側電極層３１ｂは、金属膜２６に対向して重なる領域１０１において金属膜２６に対向する面１０３が凹面形状に湾曲している点が図９（ｂ）に示すｎ側電極層３１と相違している。これにより、金属膜２６とｎ側電極層３１ｂとの間に積まれる層（第２絶縁膜２７）において、金属膜２６による段差の影響を緩和することができる。したがって、半導体発光素子の第２変形例は、金属膜２６とｎ側電極層３１ｂとの間に積まれる層において、層間の密着性を向上させることができる。
なお、図２の領域Ｚにおいて、ｐ側電極層３２の端部は、例えば図９（ｂ）に示すｎ側電極層３１の端部と同様に形成されている。
The n-side electrode layer 31b shown in FIG. 10B is shown in FIG. 9B in that the surface 103 facing the metal film 26 is curved in a concave shape in the region 101 facing and overlapping the metal film 26. This is different from the n-side electrode layer 31. Thereby, in the layer (second insulating film 27) stacked between the metal film 26 and the n-side electrode layer 31b, the influence of the step due to the metal film 26 can be reduced. Therefore, the second modification of the semiconductor light emitting device can improve the interlayer adhesion in the layer stacked between the metal film 26 and the n-side electrode layer 31b.
In the region Z of FIG. 2, the end portion of the p-side electrode layer 32 is formed in the same manner as the end portion of the n-side electrode layer 31 shown in FIG. 9B, for example.
［半導体発光素子の構成部材の詳細］
以下、図２に示す半導体発光素子１における各構成部材について詳述する。
[Details of Components of Semiconductor Light Emitting Element]
Hereinafter, each component in the semiconductor light emitting device 1 shown in FIG. 2 will be described in detail.
（基板２）
基板２の材料には、半導体構造体３に例えば窒化ガリウム系化合物半導体を使用した場合に好適な材料が用いられる。このような基板材料としては、サファイア、スピネル、ＳｉＣ、Ｓｉ、ＺｎＯやＧａＮ単結晶等が挙げられる。中でも結晶性の良い窒化ガリウムを量産性良く形成させるためにはサファイア基板を用いることが好ましい。基板２には、半導体構造体３が積層される面（電極側の面）に凹凸が形成されている。この凹凸により半導体構造体３からの光を散乱または回折させて光取り出し効率を高めることができる。
(Substrate 2)
As the material of the substrate 2, a material suitable when, for example, a gallium nitride compound semiconductor is used for the semiconductor structure 3 is used. Examples of such a substrate material include sapphire, spinel, SiC, Si, ZnO, and GaN single crystal. In particular, it is preferable to use a sapphire substrate in order to form gallium nitride with good crystallinity with high productivity. On the substrate 2, irregularities are formed on the surface on which the semiconductor structure 3 is laminated (surface on the electrode side). The unevenness can scatter or diffract light from the semiconductor structure 3 to increase light extraction efficiency.
（半導体構造体３）
半導体構造体３において、第１半導体層であるｎ側半導体層４と、第２半導体層であるｐ側半導体層６とのうちの一方または双方を複数の半導体層で構成することもできる。また、活性層５も単層であっても多層であってもよい。したがって、例えば、ｎ側半導体層４及びｐ側半導体層６をそれぞれ、コンタクト層、クラッド層等の必要な機能に対応させた複数の層で構成することができ、用途に応じた発光特性を実現することができる。
(Semiconductor structure 3)
In the semiconductor structure 3, one or both of the n-side semiconductor layer 4 that is the first semiconductor layer and the p-side semiconductor layer 6 that is the second semiconductor layer may be formed of a plurality of semiconductor layers. The active layer 5 may be a single layer or a multilayer. Therefore, for example, each of the n-side semiconductor layer 4 and the p-side semiconductor layer 6 can be composed of a plurality of layers corresponding to necessary functions such as a contact layer and a clad layer, thereby realizing light emission characteristics according to applications. can do.
＜ｎ側半導体層４＞
ｎ側半導体層４のコンタクト層としては、例えば、Ｓｉドープのｎ型ＧａＮ層が挙げられる。ｎ側半導体層４のクラッド層としては、例えば、Ｓｉドープのｎ型ＡｌＧａＮ層が挙げられる。
<N-side semiconductor layer 4>
Examples of the contact layer of the n-side semiconductor layer 4 include a Si-doped n-type GaN layer. Examples of the cladding layer of the n-side semiconductor layer 4 include a Si-doped n-type AlGaN layer.
＜ｐ側半導体層６＞
ｐ側半導体層６のコンタクト層としては、例えば、Ｍｇドープのｐ型ＧａＮ層が挙げられる。ｐ側半導体層６のクラッド層としては、例えば、Ｍｇドープのｐ型ＡｌＧａＮ層が挙げられる。
<P-side semiconductor layer 6>
Examples of the contact layer of the p-side semiconductor layer 6 include an Mg-doped p-type GaN layer. Examples of the cladding layer of the p-side semiconductor layer 6 include an Mg-doped p-type AlGaN layer.
＜活性層５＞
活性層５は、ＩｎＧａＮ層、ＧａＮとＩｎＧａＮとの単一又は多重量子井戸層、ＩｎＧａＮ障壁層とその層とは組成比の異なるＩｎＧａＮ井戸層からなる単一又は多重量子井戸層等である。
<Active layer 5>
The active layer 5 is an InGaN layer, a single or multiple quantum well layer of GaN and InGaN, a single or multiple quantum well layer composed of an InGaN barrier layer and an InGaN well layer having a different composition ratio.
なお、ｎ側半導体層４及びｐ側半導体層６は、アンドープの半導体層をさらに含んでいてもよい。なおまた、ｎ側半導体層４、活性層５及びｐ側半導体層６は、半導体発光素子として機能する構成であれば、例えば、第１半導体層をｐ側半導体層とし、第２半導体層をｎ側半導体層とする構成を採用してもよい。 Note that the n-side semiconductor layer 4 and the p-side semiconductor layer 6 may further include an undoped semiconductor layer. In addition, if the n-side semiconductor layer 4, the active layer 5, and the p-side semiconductor layer 6 function as a semiconductor light emitting device, for example, the first semiconductor layer is a p-side semiconductor layer and the second semiconductor layer is an n-type semiconductor layer. You may employ | adopt the structure used as a side semiconductor layer.
（透光性導電膜１１）
透光性導電膜１１は、ｎ側半導体層４の上に設けられ、オーミック電極として機能する。透光性導電膜１１は、金属、合金または導電性の金属酸化物からなる薄膜で形成されている。例えば、ｎ側半導体層４側から順にＮｉ、Ａｕを積層した金属薄膜、Ｎｉ、Ａｕの合金の薄膜等を用いることができる。金属層や合金層の場合、薄膜で形成することにより透光性を確保することができる。
導電性の金属酸化物（酸化物半導体）としては、亜鉛、インジウム、スズ、ガリウム及びマグネシウムからなる群から選択される少なくとも１種の元素を含む導電性の酸化物膜が挙げられる。具体的には、錫を含む酸化インジウム（Indium Tin Oxide；ＩＴＯ）、ＺｎＯ、Ｉｎ2Ｏ3またはＳｎＯ2等が挙げられる。特に導電性の金属酸化物については、導電性と透光性の観点からＩＴＯが最も好ましい。
(Translucent conductive film 11)
The translucent conductive film 11 is provided on the n-side semiconductor layer 4 and functions as an ohmic electrode. The translucent conductive film 11 is formed of a thin film made of a metal, an alloy, or a conductive metal oxide. For example, a metal thin film in which Ni and Au are stacked in order from the n-side semiconductor layer 4 side, a thin film of an alloy of Ni and Au, and the like can be used. In the case of a metal layer or an alloy layer, translucency can be ensured by forming it as a thin film.
Examples of the conductive metal oxide (oxide semiconductor) include a conductive oxide film containing at least one element selected from the group consisting of zinc, indium, tin, gallium, and magnesium. Specifically, indium oxide containing tin (Indium Tin Oxide; ITO), ZnO, In 2 O 3, SnO 2 or the like can be given. Particularly for conductive metal oxides, ITO is most preferable from the viewpoints of conductivity and translucency.
（透光性導電膜１２）
透光性導電膜１２は、ｐ側半導体層６の上に設けられ、オーミック電極として機能する。透光性導電膜１２の材料は、透光性導電膜１１と同様である。透光性導電膜１２は、例えばＩＴＯ等で形成されている。
(Translucent conductive film 12)
The translucent conductive film 12 is provided on the p-side semiconductor layer 6 and functions as an ohmic electrode. The material of the translucent conductive film 12 is the same as that of the translucent conductive film 11. The translucent conductive film 12 is made of, for example, ITO.
（光反射膜２０）
＜第１絶縁膜２４＞
第１絶縁膜２４は、ＤＢＲ２５の下地となる層である。第１絶縁膜２４は、特に酸化膜からなるものが好ましい。酸化膜としては、Ｎｂ2Ｏ5、ＴｉＯ2、ＳｉＯ2、Ａｌ2Ｏ3、ＺｒＯ2等が挙げられる。このような第１絶縁膜は、例えば、スパッタリング法、ＥＣＲ（Electron Cyclotron Resonance：電子サイクロトロン共鳴）スパッタリング法、ＣＶＤ（Chemical Vapor Deposition：化学気相成長）法、ＥＣＲ−ＣＶＤ法、ＥＣＲ−プラズマＣＶＤ法、蒸着法、ＥＢ法（Electron Beam：電子ビーム蒸着法）等の公知の方法で形成することができる。
(Light reflecting film 20)
<First insulating film 24>
The first insulating film 24 is a layer that becomes a base of the DBR 25. The first insulating film 24 is particularly preferably made of an oxide film. Examples of the oxide film include Nb 2 O 5 , TiO 2 , SiO 2 , Al 2 O 3 , ZrO 2 and the like. Such a first insulating film is, for example, a sputtering method, an ECR (Electron Cyclotron Resonance) sputtering method, a CVD (Chemical Vapor Deposition) method, an ECR-CVD method, or an ECR-plasma CVD method. It can be formed by a known method such as vapor deposition or EB (Electron Beam).
＜ＤＢＲ２５＞
ＤＢＲ２５は、図３に示すように、低屈折率層２５１と高屈折率層２５２とからなる１組の誘電体を、複数組にわたって積層させた誘電体多層膜であり、所定の波長光を選択的に反射するものである。具体的には屈折率の異なる膜を１／４波長の厚みで交互に積層し、所定の波長を高効率に反射できる。材料膜としては、Ｓｉ、Ｔｉ、Ｚｒ、Ｎｂ、Ｔａ、Ａｌからなる群より選択された少なくとも一種の酸化物または窒化物から選択されたものが好ましい。
<DBR25>
As shown in FIG. 3, the DBR 25 is a dielectric multilayer film in which a set of dielectrics composed of a low-refractive index layer 251 and a high-refractive index layer 252 is laminated over a plurality of sets, and selects light of a predetermined wavelength. Is reflective. Specifically, films having different refractive indexes can be alternately stacked with a thickness of ¼ wavelength, and a predetermined wavelength can be reflected with high efficiency. The material film is preferably selected from at least one oxide or nitride selected from the group consisting of Si, Ti, Zr, Nb, Ta, and Al.
ＤＢＲ２５を酸化膜で形成した場合、低屈折率層２５１は、例えばＳｉＯ2で形成される。このとき、高屈折率層２５２は、例えば、Ｎｂ2Ｏ5、ＴｉＯ2、ＺｒＯ2、Ｔａ2Ｏ5等で形成される。ＤＢＲ２５は、第１絶縁膜２４の側から順番に例えば（Ｎｂ2Ｏ5／ＳｉＯ2）n（ただしｎは自然数）で構成される。また、ＤＢＲ２５は、自然数ｎを２〜５、好ましくは３〜４として構成されることが好ましい。また、ＤＢＲ２５の総膜厚は０．２〜１μｍが好ましく、０．３〜０．６μｍがより好ましい。なお、図３には、ｎ＝３の場合を例示した。 When the DBR 25 is formed of an oxide film, the low refractive index layer 251 is formed of, for example, SiO 2 . At this time, the high refractive index layer 252 is formed of, for example, Nb 2 O 5 , TiO 2 , ZrO 2 , Ta 2 O 5 or the like. The DBR 25 is composed of, for example, (Nb 2 O 5 / SiO 2 ) n (where n is a natural number) in order from the first insulating film 24 side. The DBR 25 is preferably configured so that the natural number n is 2 to 5, preferably 3 to 4. The total film thickness of DBR25 is preferably 0.2 to 1 μm, and more preferably 0.3 to 0.6 μm. FIG. 3 illustrates the case where n = 3.
＜金属膜２６＞
金属膜２６は、光反射膜２０の中に含まれており、電流を流さないことを前提としている。金属膜２６は、例えば、ＡｌやＡｇ等の反射率の高い金属や合金で形成される。Ａｌ単体の場合、高出力の素子とすることができる。Ａｌ合金の場合、Ａｌと、例えばＣｕ、Ａｇ、Ｐｔ等の白金族系の金属との合金を用いることができる。中でもＡｌとＣｕの合金（ＡｌＣｕ）は、高信頼性の素子とすることができる。このような金属膜２６は、例えば、スパッタリング法等の公知の方法で形成することができる。
金属膜２６は、複数層で構成することもできる。金属膜２６が２層の場合、例えば、ＤＢＲ２５の側からＡｌＣｕ／Ｔｉの順に積層された構造などが挙げられる。この場合、ＡｌＣｕの上に積層される材料は、その上に形成される第２絶縁膜２７の材料との密着性を考慮して設けられる。例えば、第２絶縁膜２７の材料がＳｉＯ2の場合、ＡｌＣｕの上に積層される材料はＴｉが好ましい。
<Metal film 26>
The metal film 26 is included in the light reflecting film 20 and is based on the premise that no current flows. The metal film 26 is formed of, for example, a highly reflective metal or alloy such as Al or Ag. In the case of Al alone, a high output element can be obtained. In the case of an Al alloy, an alloy of Al and a platinum group metal such as Cu, Ag, or Pt can be used. Among them, an alloy of Al and Cu (AlCu) can be a highly reliable element. Such a metal film 26 can be formed by a known method such as sputtering.
The metal film 26 can also be composed of a plurality of layers. In the case where the metal film 26 has two layers, for example, a structure in which AlCu / Ti is laminated in this order from the DBR 25 side is exemplified. In this case, the material laminated on the AlCu is provided in consideration of adhesion with the material of the second insulating film 27 formed thereon. For example, when the material of the second insulating film 27 is SiO 2 , the material laminated on the AlCu is preferably Ti.
金属膜２６は、ＤＢＲ２５の上に形成されているので、半導体構造体３からＤＢＲ２５を透過した光を反射することができる。ＤＢＲ２５は、所定入射角の光を全反射するため反射による損失が少ないという利点があるが、光の入射角が大きいと反射率が低下するという欠点がある。一方、金属膜２６は、光を反射可能な入射角度範囲が大きく、また反射可能な光の波長範囲が大きいという利点がある。このようなＤＢＲ２５と金属膜２６とを組み合わせることで、入射光を効率よく反射することができる。 Since the metal film 26 is formed on the DBR 25, the light transmitted from the semiconductor structure 3 through the DBR 25 can be reflected. The DBR 25 has an advantage that there is little loss due to reflection because it totally reflects light at a predetermined incident angle, but there is a disadvantage that the reflectivity decreases when the incident angle of light is large. On the other hand, the metal film 26 has an advantage that the incident angle range in which light can be reflected is large, and the wavelength range of light that can be reflected is large. By combining such DBR 25 and metal film 26, incident light can be efficiently reflected.
＜第２絶縁膜２７＞
第２絶縁膜２７は、金属膜２６を覆って保護する層である。ｎ側電極層３１は、この第２絶縁膜２７を介して金属膜２６の端部に重なるように延設されている。また、金属膜２６の端部は、ＤＢＲ２５と第２絶縁膜２７とで被覆されている。第２絶縁膜２７は、第１絶縁膜２４と同様に例えばＳｉＯ2等の酸化膜からなる。なお、第２絶縁膜２７の材料は、第１絶縁膜２４の材料と同じであってもよいし、異なっていてもよい。
<Second insulating film 27>
The second insulating film 27 is a layer that covers and protects the metal film 26. The n-side electrode layer 31 extends so as to overlap the end portion of the metal film 26 with the second insulating film 27 interposed therebetween. The end of the metal film 26 is covered with the DBR 25 and the second insulating film 27. Similarly to the first insulating film 24, the second insulating film 27 is made of an oxide film such as SiO 2 . Note that the material of the second insulating film 27 may be the same as or different from the material of the first insulating film 24.
＜光反射膜２０の貫通孔＞
光反射膜２０は、第１貫通孔２１、第２貫通孔２２、第３貫通孔２３を備えている（図１４参照）。図１４には、第１貫通孔２１を、一例として８行１０列の格子状に設けた。このうち、左上と左下の２箇所は、第２貫通孔２２に置き換えている。第１貫通孔２１及び第２貫通孔２２の個数や配置は、これに限定されるものではない。第３貫通孔２３は、凹部７の長手方向に沿った溝であり、凹部７の底面よりも狭小に形成されている。
<Through hole of light reflecting film 20>
The light reflecting film 20 includes a first through hole 21, a second through hole 22, and a third through hole 23 (see FIG. 14). In FIG. 14, the first through holes 21 are provided in an 8 × 10 grid as an example. Among these, the upper left and the lower left are replaced with the second through holes 22. The number and arrangement of the first through holes 21 and the second through holes 22 are not limited to this. The third through hole 23 is a groove along the longitudinal direction of the recess 7 and is formed narrower than the bottom surface of the recess 7.
第２貫通孔２２の平均直径は、予め定められた範囲の大きさに設定されている。ここで、平均直径とは、第２貫通孔２２の平面形状が円形ではない場合、例えば、楕円である場合には長径と短径の平均値をいい、正方形である場合には、正方形の面積と同じ面積を有する円の直径をいう。この平均直径が５μｍ未満の大きさの場合、エッチング用のレジストパターンがつぶれて第２貫通孔２２を製造することが困難になる。また、この平均直径が１５μｍを超える大きさの場合、第２貫通孔２２が電流拡散を阻害する場合がある。したがって、第２貫通孔２２の平均直径は、５μｍ以上１５μｍ以下であることが好ましい。なお、電流が流れる第１貫通孔２１の場合、電流特性を良好にするためには平均直径が１０μｍ以上であることが好ましい。 The average diameter of the second through hole 22 is set to a predetermined range size. Here, the average diameter means the average value of the major axis and the minor axis when the planar shape of the second through hole 22 is not circular, for example, when it is an ellipse, and when it is a square, the area of the square Is the diameter of a circle with the same area. When the average diameter is less than 5 μm, the resist pattern for etching is crushed and it is difficult to manufacture the second through hole 22. Further, when the average diameter exceeds 15 μm, the second through hole 22 may inhibit current diffusion. Therefore, the average diameter of the second through holes 22 is preferably 5 μm or more and 15 μm or less. In the case of the first through hole 21 through which a current flows, the average diameter is preferably 10 μm or more in order to improve the current characteristics.
（ｎ側電極層３１）
ｎ側電極層３１は、透光性導電膜１１とｎ側パッド電極５１との間に設けられた電極層である。ｎ側電極層３１は、透光性導電膜１１側から順に、例えばＴｉ、Ｒｈ、Ｔｉが積層されてなる。ｎ側電極層３１を構成する材料は、ｎ側半導体層４とオーミック接触することができる材料であれば、他の金属を組み合わせた積層物、合金等、他の材料を用いることもできる。なお、変形例として、透光性導電膜１１を介在させずにｎ側電極層３１をｎ側半導体層４に直接接触させるようにしてもよい。
(N-side electrode layer 31)
The n-side electrode layer 31 is an electrode layer provided between the translucent conductive film 11 and the n-side pad electrode 51. The n-side electrode layer 31 is formed by stacking, for example, Ti, Rh, and Ti in order from the translucent conductive film 11 side. If the material which comprises the n side electrode layer 31 is a material which can be in ohmic contact with the n side semiconductor layer 4, other materials, such as a laminated body and an alloy which combined another metal, can also be used. As a modification, the n-side electrode layer 31 may be in direct contact with the n-side semiconductor layer 4 without the light-transmitting conductive film 11 interposed.
（ｐ側電極層３２）
ｐ側電極層３２は、透光性導電膜１２とｐ側パッド電極５２との間に設けられた電極層である。ｐ側電極層３２は、透光性導電膜１２の上に設けられている。ｐ側電極層３２の材料は、ｎ側電極層３１と同様である。ｐ側電極層３２は、透光性導電膜１２側から順に、例えばＴｉ、Ｒｈ、Ｔｉが積層されてなる。
(P-side electrode layer 32)
The p-side electrode layer 32 is an electrode layer provided between the translucent conductive film 12 and the p-side pad electrode 52. The p-side electrode layer 32 is provided on the translucent conductive film 12. The material of the p-side electrode layer 32 is the same as that of the n-side electrode layer 31. The p-side electrode layer 32 is formed by laminating, for example, Ti, Rh, and Ti in order from the translucent conductive film 12 side.
（保護膜４０）
保護膜４０は、半導体発光素子１の表面を覆って保護するものである。保護膜４０は、絶縁膜からなるものであって、特に酸化膜からなるものが好ましい。保護膜４０は、例えば、ＳｉＯ2やＺｒ酸化膜（ＺｒＯ2）等からなる。保護膜４０は、例えば、スパッタリング法、ＥＣＲスパッタリング法、ＣＶＤ法、ＥＣＲ−ＣＶＤ法、ＥＣＲ−プラズマＣＶＤ法、蒸着法、ＥＢ法等の公知の方法で形成することができる。例えば、ＳｉＯ２で保護膜４０を製膜する場合、ＴＥＯＳ（Tetra Ethyl Ortho Silicate）を原料としたＣＶＤ膜（CVD-TEOS）を用いることができる。
(Protective film 40)
The protective film 40 covers and protects the surface of the semiconductor light emitting element 1. The protective film 40 is made of an insulating film, and is particularly preferably made of an oxide film. The protective film 40 is made of, for example, SiO 2 or a Zr oxide film (ZrO 2 ). The protective film 40 can be formed by a known method such as sputtering, ECR sputtering, CVD, ECR-CVD, ECR-plasma CVD, vapor deposition, or EB. For example, when forming the protective film 40 with SiO 2 , a CVD film (CVD-TEOS) using TEOS (Tetra Ethyl Ortho Silicate) as a raw material can be used.
＜保護膜４０の貫通孔＞
保護膜４０は、貫通孔４１，４２を備えている（図２及び図１６参照）。保護膜４０のｎ側開口部（貫通孔）４１は、その上のｎ側パッド電極５１が形成される位置において、凹部７に設けられたｎ側電極層３１の一部分を露出できる程度に小さく作製されている。
保護膜４０のｐ側開口部（貫通孔）４２は、その上のｐ側パッド電極５２が形成される位置において、ｎ側電極層３１に近い部分（素子中央に近い部分）に設けられている。このような位置に形成することで、半導体構造体３における電流の拡散を阻害しないようにすることができる。ｐ側開口部４２は、抵抗が小さくなるようにできるだけ大きく作製されている。図１６に示したｐ側開口部４２の大きさは一例であり、図示した半分以下の大きさでも構わない。
<Through hole of protective film 40>
The protective film 40 includes through holes 41 and 42 (see FIGS. 2 and 16). The n-side opening (through hole) 41 of the protective film 40 is made small enough to expose a portion of the n-side electrode layer 31 provided in the recess 7 at the position where the n-side pad electrode 51 is formed. Has been.
The p-side opening (through hole) 42 of the protective film 40 is provided in a portion close to the n-side electrode layer 31 (portion close to the element center) at a position where the p-side pad electrode 52 is formed. . By forming at such a position, current diffusion in the semiconductor structure 3 can be prevented from being hindered. The p-side opening 42 is made as large as possible so as to reduce the resistance. The size of the p-side opening 42 shown in FIG. 16 is merely an example, and may be less than half the size shown.
（ｎ側パッド電極５１）
ｎ側パッド電極５１は、半導体発光素子１を実装するときのｎ側の最表面となる電極層であり、ｎ側電極層３１と電気的に接続されている。ｎ側パッド電極５１は、例えば、ｎ側電極層３１側から順にＴｉ、Ｐｔ、Ａｕが積層されてなる。または、ｎ側パッド電極５１は、例えば、ｎ側電極層３１側から順にＴｉ、Ｎｉ、Ａｕを積層するようにしてもよい。
ｎ側パッド電極５１とｐ側パッド電極５２は、図１に示すように、縦長の矩形の形状であるが、ｎ側パッド電極５１には切欠部５３が形成されている。切欠部５３は、カソード（ｎ側電極）のマークの役割を果たしている。
(N-side pad electrode 51)
The n-side pad electrode 51 is an electrode layer that becomes the n-side outermost surface when the semiconductor light emitting element 1 is mounted, and is electrically connected to the n-side electrode layer 31. For example, the n-side pad electrode 51 is formed by laminating Ti, Pt, and Au sequentially from the n-side electrode layer 31 side. Alternatively, for example, the n-side pad electrode 51 may be formed by stacking Ti, Ni, and Au sequentially from the n-side electrode layer 31 side.
As shown in FIG. 1, the n-side pad electrode 51 and the p-side pad electrode 52 have a vertically long rectangular shape, but the n-side pad electrode 51 has a notch 53 formed therein. The notch 53 serves as a mark for the cathode (n-side electrode).
（ｐ側パッド電極５２）
ｐ側パッド電極５２は、半導体発光素子１を実装するときのｐ側の最表面となる電極層であり、ｐ側電極層３２と電気的に接続されている。ｐ側パッド電極５２は、ｎ側パッド電極５１と同様に、例えば、ｐ側電極層３２側から順にＴｉ、Ｐｔ、Ａｕ等が積層されてなる。
(P-side pad electrode 52)
The p-side pad electrode 52 is an electrode layer that is the outermost surface on the p side when the semiconductor light emitting element 1 is mounted, and is electrically connected to the p-side electrode layer 32. Similar to the n-side pad electrode 51, for example, the p-side pad electrode 52 is formed by laminating Ti, Pt, Au, and the like in this order from the p-side electrode layer 32 side.
［半導体発光素子の製造方法］
本発明に係る半導体発光素子１を製造する方法について図１１ないし図１７を参照（適宜図１ないし図３参照）して説明する。実際に大量生産する際には、大判の基板の上に多数の半導体発光素子１をマトリクス状に配列して製造し、大判の基板をダイシングラインで切断して各素子に個片化する。図１１ないし図１７は、説明のため１つの半導体発光素子１に着目して本発明に係る素子の製造工程を示す模式的な平面図である。
[Method for Manufacturing Semiconductor Light-Emitting Element]
A method of manufacturing the semiconductor light emitting device 1 according to the present invention will be described with reference to FIGS. 11 to 17 (refer to FIGS. 1 to 3 as appropriate). In actual mass production, a large number of semiconductor light emitting elements 1 are arranged in a matrix on a large substrate, and the large substrate is cut by a dicing line to be separated into individual elements. FIGS. 11 to 17 are schematic plan views showing a manufacturing process of an element according to the present invention, focusing on one semiconductor light emitting element 1 for the sake of explanation.
まず、図２に示すように、基板２の上に、ｎ側半導体層４、活性層５、ｐ側半導体層６をこの順番に積層し、半導体構造体３を形成する。そして、半導体構造体３の一部を、例えばＲＩＥ（Reactive Ion Etching反応性イオンエッチング）によって、図１１に示すようにエッチングする。このとき、例えば、凹部７や周辺部８に対応した形状のマスクパターンを用いて、ｐ側半導体層６の側からｎ側半導体層４の表面が露出されるようにエッチングする。 First, as shown in FIG. 2, the n-side semiconductor layer 4, the active layer 5, and the p-side semiconductor layer 6 are stacked in this order on the substrate 2 to form the semiconductor structure 3. Then, a part of the semiconductor structure 3 is etched by, for example, RIE (Reactive Ion Etching reactive ion etching) as shown in FIG. At this time, for example, etching is performed using the mask pattern having a shape corresponding to the concave portion 7 and the peripheral portion 8 so that the surface of the n-side semiconductor layer 4 is exposed from the p-side semiconductor layer 6 side.
次に、スパッタリング法を用いて、半導体構造体３の表面に透光性電極材料を積層する。これにより、図１２に示すように、凹部７にてｐ側半導体層６から露出されたｎ側半導体層４上面に、透光性導電膜１１を形成し、ｐ側半導体層６上面に、透光性導電膜１２を形成する。 Next, a translucent electrode material is laminated on the surface of the semiconductor structure 3 using a sputtering method. As a result, as shown in FIG. 12, a translucent conductive film 11 is formed on the upper surface of the n-side semiconductor layer 4 exposed from the p-side semiconductor layer 6 in the recess 7, and the upper surface of the p-side semiconductor layer 6 is transparent. A photoconductive film 12 is formed.
次に、透光性導電膜１１，１２の上から、全面（ｐ側半導体層６上、凹部７、半導体構造体３の周縁）に、スパッタリング法によって、光反射膜２０の第１絶縁膜２４及びＤＢＲ２５（高屈折率層２５２／低屈折率層２５１の３ペア）を形成する。続いて、ＤＢＲ２５上に金属膜２６をパターン形成する。具体的には、金属膜を積層しない領域にレジストを形成した後、スパッタリング法を用いて、Ａｌ等の金属材料を製膜し、その後、リフトオフにより、レジストとレジスト上の金属膜とを除去することで金属膜２６をパターン形成した。これにより、図１３に示すように、多数の開口部を有する金属膜２６が形成される。 Next, the first insulating film 24 of the light reflecting film 20 is formed on the entire surface (on the p-side semiconductor layer 6, the recess 7, and the periphery of the semiconductor structure 3) from above the translucent conductive films 11 and 12 by sputtering. And DBR 25 (three pairs of high refractive index layer 252 / low refractive index layer 251). Subsequently, a metal film 26 is patterned on the DBR 25. Specifically, after forming a resist in a region where the metal film is not laminated, a metal material such as Al is formed by sputtering, and then the resist and the metal film on the resist are removed by lift-off. As a result, the metal film 26 was patterned. Thereby, as shown in FIG. 13, a metal film 26 having a large number of openings is formed.
次に、パターン形成された金属膜２６の上から、全面（ｐ側半導体層６上、凹部７、半導体構造体３の周縁）に、スパッタリング法によって、第２絶縁膜２７を積層する。その後、ドライエッチング（例えばＲＩＥ）により、第１貫通孔２１、第２貫通孔２２、第３貫通孔２３をパターン形成する。これにより、図１４に示すように、第１貫通孔２１、第２貫通孔２２及び第３貫通孔２３を有する光反射膜２０を形成する。 Next, the second insulating film 27 is laminated on the entire surface of the patterned metal film 26 (on the p-side semiconductor layer 6, the recess 7, and the periphery of the semiconductor structure 3) by sputtering. Thereafter, the first through hole 21, the second through hole 22, and the third through hole 23 are pattern-formed by dry etching (for example, RIE). Thereby, as shown in FIG. 14, the light reflecting film 20 having the first through hole 21, the second through hole 22, and the third through hole 23 is formed.
続いて、光反射膜２０の上に、アンカー用開口部（貫通孔）３３となる部分を除いて、ｎ側電極層３１及びｐ側電極層３２をパターン形成する。具体的には、光反射膜２０の上において第２貫通孔２２を含むアンカー用開口部３３となる部分にレジストを形成した後、スパッタリング法を用いて、Ｒｈ等の電極材料を製膜し、その後、リフトオフにより、レジストとレジスト上の電極材料とを除去した。これにより、図１５に示すように、凹部７にｎ側電極層３１を形成し、ｐ側半導体層６上面に、ｐ側電極層３２を形成する。このとき、ｐ側電極層３２には、第２貫通孔２２よりも大きなアンカー用開口部（貫通孔）３３が形成される。また、ｎ側電極層３１は、光反射膜２０の第３貫通孔２３に充填され、透光性導電膜１１の上に積層される。ｐ側電極層３２は、光反射膜２０の第１貫通孔２１に充填され、透光性導電膜１２の上に積層される。 Subsequently, the n-side electrode layer 31 and the p-side electrode layer 32 are patterned on the light reflecting film 20 except for the portion that becomes the anchor opening (through hole) 33. Specifically, after a resist is formed on the light reflection film 20 in a portion that becomes the anchor opening 33 including the second through-hole 22, an electrode material such as Rh is formed using a sputtering method, Thereafter, the resist and the electrode material on the resist were removed by lift-off. Thereby, as shown in FIG. 15, the n-side electrode layer 31 is formed in the recess 7, and the p-side electrode layer 32 is formed on the upper surface of the p-side semiconductor layer 6. At this time, an anchor opening (through hole) 33 larger than the second through hole 22 is formed in the p-side electrode layer 32. The n-side electrode layer 31 is filled in the third through hole 23 of the light reflecting film 20 and is laminated on the translucent conductive film 11. The p-side electrode layer 32 is filled in the first through hole 21 of the light reflecting film 20 and is laminated on the translucent conductive film 12.
次に、ｎ側電極層３１及びｐ側電極層３２の上から全面（ｐ側半導体層６上、凹部７、半導体構造体３の周縁）に、スパッタリング法によって、図１６に示すように、ＳｉＯ2等の保護膜４０を形成する。このとき、アンカー用開口部３３には、保護膜４０が充填され、第２貫通孔２２を介して、保護膜４０が透光性導電膜１２の上に積層される。その後、保護膜４０をドライエッチング（例えばＲＩＥ）して、電極接続部分としてのｎ側開口部（貫通孔）４１及びｐ側開口部（貫通孔）４２をパターン形成する。このとき、ｎ側開口部４１は、第３貫通孔２３のうち、ｎ側パッド電極５１となる側（図１６において右側）の一部に形成される。また、ｐ側開口部４２は、凹部７を挟んでｐ側パッド電極５２となる側（図１６において左側）において複数の第１貫通孔２１を含むように形成される。 Next, on the entire surface (on the p-side semiconductor layer 6, the recess 7 and the periphery of the semiconductor structure 3) from above the n-side electrode layer 31 and the p-side electrode layer 32, as shown in FIG. A protective film 40 such as 2 is formed. At this time, the anchor opening 33 is filled with the protective film 40, and the protective film 40 is laminated on the translucent conductive film 12 through the second through hole 22. Thereafter, the protective film 40 is dry-etched (for example, RIE) to form an n-side opening (through hole) 41 and a p-side opening (through hole) 42 as electrode connection portions. At this time, the n-side opening 41 is formed in a part of the third through hole 23 on the side (the right side in FIG. 16) that becomes the n-side pad electrode 51. The p-side opening 42 is formed so as to include the plurality of first through holes 21 on the side (left side in FIG. 16) that becomes the p-side pad electrode 52 with the recess 7 interposed therebetween.
続いて、保護膜４０の上に、ｎ側パッド電極５１及びｐ側パッド電極５２をパターン形成する。具体的には、電極を形成しない領域にレジストを形成した後、スパッタリング法を用いて、ｐ側半導体層６上及び凹部７の一部を被覆するように、Ｐｔ、Ａｕ等の電極材料を製膜し、その後、リフトオフにより、レジストとレジスト上の電極材料とを除去する。これにより、図１７に示すように、ｎ側パッド電極５１と、ｐ側パッド電極５２とを形成する。続いて、大判の基板をダイシングラインで切断して各素子に個片化する。なお、個片化された素子は、接合部材として合金を用いて、発光装置の基板に直接、または、サブマウント基板を介して間接的に接合され、発光装置を製造するために利用される。 Subsequently, an n-side pad electrode 51 and a p-side pad electrode 52 are patterned on the protective film 40. Specifically, after forming a resist in a region where an electrode is not formed, an electrode material such as Pt or Au is manufactured by sputtering so as to cover a part of the p-side semiconductor layer 6 and the recess 7. Then, the resist and the electrode material on the resist are removed by lift-off. Thereby, as shown in FIG. 17, an n-side pad electrode 51 and a p-side pad electrode 52 are formed. Subsequently, the large-sized substrate is cut by a dicing line and separated into individual elements. Note that the separated element is used to manufacture the light emitting device by being bonded directly to the substrate of the light emitting device or indirectly through the submount substrate using an alloy as a bonding member.
なお、接合部材の具体的な材料としては、Ｉｎ、Ｐｂ−Ｐｄ系、Ａｕ−Ｇａ系、ＡｕとＧｅ，Ｓｉ，Ｉｎ，Ｚｎ，Ｓｎとの系、ＡｌとＺｎ，Ｇｅ，Ｍｇ，Ｓｉ，Ｉｎとの系、ＣｕとＧｅ，Ｉｎとの系、Ａｇ−Ｇｅ系、Ｃｕ−Ｉｎ系の合金を挙げることができる。好ましくは、共晶合金膜が挙げられ、例えば、ＡｕとＳｎとを主成分とする合金、ＡｕとＳｉとを主成分とする合金、ＡｕとＧｅとを主成分とする合金、ＳｎとＣｕとを主成分とする合金等が挙げられる。 Specific materials for the bonding member include In, Pb—Pd, Au—Ga, Au and Ge, Si, In, Zn, and Sn, Al and Zn, Ge, Mg, Si, and In. , Cu and Ge, In, Ag—Ge, and Cu—In alloys. Preferably, a eutectic alloy film is used. For example, an alloy containing Au and Sn as main components, an alloy containing Au and Si as main components, an alloy containing Au and Ge as main components, Sn and Cu, and the like. And the like.
第１実施形態の半導体発光素子１によれば、ｎ側電極層３１が、金属膜２６からはみだしたＤＢＲ２５の表面に対向して重なる領域１０２において、半導体構造体３からｎ側電極層３１に入射した光を、効果的に反射できるので、光の吸収を軽減し、光取り出し効率を向上させることができる。
また、半導体発光素子１によれば、光反射膜２０に設けた第２貫通孔２２を介して保護膜４０が透光性導電膜１２に密着してアンカーとして機能する。この第２貫通孔２２を介して保護膜４０と接触する透光性導電膜１２は、保護膜４０がｐ側電極層３２から剥離することを防止する。したがって、半導体発光素子１は、ｐ側電極層３２と保護膜４０との密着性を高めることができる。
さらに、半導体発光素子１は、ｐ側半導体層６上に、ｎ側パッド電極５１とｐ側パッド電極５２との双方が配置された構造であり、従来の単純構造に比べて、フリップチップ実装される際の接合領域が大きいため、接合強度・精度、放熱性を向上させることができる。
According to the semiconductor light emitting device 1 of the first embodiment, the n-side electrode layer 31 is incident on the n-side electrode layer 31 from the semiconductor structure 3 in the region 102 that overlaps the surface of the DBR 25 protruding from the metal film 26. Since the reflected light can be reflected effectively, light absorption can be reduced and light extraction efficiency can be improved.
In addition, according to the semiconductor light emitting device 1, the protective film 40 is in close contact with the translucent conductive film 12 via the second through hole 22 provided in the light reflecting film 20 and functions as an anchor. The translucent conductive film 12 that is in contact with the protective film 40 through the second through-hole 22 prevents the protective film 40 from peeling off from the p-side electrode layer 32. Therefore, the semiconductor light emitting device 1 can improve the adhesion between the p-side electrode layer 32 and the protective film 40.
Furthermore, the semiconductor light emitting device 1 has a structure in which both the n-side pad electrode 51 and the p-side pad electrode 52 are arranged on the p-side semiconductor layer 6 and is flip-chip mounted as compared with the conventional simple structure. Since the joining area is large, the joining strength / accuracy and heat dissipation can be improved.
以下、第２〜第４実施形態について図１８〜図２１を参照（適宜図１及び図２参照）して説明する。 The second to fourth embodiments will be described below with reference to FIGS. 18 to 21 (see FIGS. 1 and 2 as appropriate).
（第２実施形態）
図１８は、本発明の第２実施形態に係る半導体発光素子を電極面側から見た平面図である。図１８に示すように、半導体発光素子１Ａは、ｎ側パッド電極５１と、ｐ側パッド電極５２Ａとを備えている。ｐ側パッド電極５２Ａは、ｐ側半導体層６上にだけ形成されており、凹部７には形成されていない点が図１及び図２に示した半導体発光素子１とは異なっている。この場合、パッド電極用の材料を低減しつつ第１実施形態の半導体発光素子１と同様の効果を奏することができる。
(Second Embodiment)
FIG. 18 is a plan view of the semiconductor light emitting device according to the second embodiment of the present invention as viewed from the electrode surface side. As shown in FIG. 18, the semiconductor light emitting element 1A includes an n-side pad electrode 51 and a p-side pad electrode 52A. The p-side pad electrode 52A is different from the semiconductor light emitting device 1 shown in FIGS. 1 and 2 in that the p-side pad electrode 52A is formed only on the p-side semiconductor layer 6 and is not formed in the recess 7. In this case, the same effects as those of the semiconductor light emitting device 1 of the first embodiment can be achieved while reducing the material for the pad electrode.
第２実施形態に係る半導体発光素子１Ａを下記の主な製膜条件により製造し、発光性能を調べた。
［製膜条件］
ＧａＮからなる半導体構造体３の一部をＲＩＥによってエッチングすることで凹部７を形成し、深さ１．２μｍの位置のｎ側半導体層４を露出させた。
＜透光性導電膜１１，１２＞
ＩＴＯを１２０ｎｍの膜厚で積層した。
＜光反射膜２０＞
第１絶縁膜２４は、ＳｉＯ2を材料として５００ｎｍの膜厚で積層した。
ＤＢＲ２５は、第１絶縁膜２４の側から高屈折率層２５２／低屈折率層２５１として順番に（Ｎｂ2Ｏ5／ＳｉＯ2）3で構成した。
ＤＢＲ２５の総膜厚は１０６０ｎｍ（膜厚γ＝１７７ｎｍ）とした。
金属膜２６は、ＤＢＲ２５側からＡｌＣｕ／Ｔｉの２層構造とし、ＡｌＣｕの膜厚を２００ｎｍ、Ｔｉの膜厚を１０ｎｍとした。なお、ＡｌＣｕ中のＣｕの含有率を３％とした。金属膜２６は、図１３で示す範囲に積層した。
第２絶縁膜２７は、ＳｉＯ2を材料として２００ｎｍの膜厚で積層した。
＜ｎ側電極層３１，ｐ側電極層３２＞
半導体構造体３側から順に、Ｔｉ（０．１５ｎｍ）／Ｒｈ（２５０ｎｍ）／Ｔｉ（１０ｎｍ）を積層して構成した。
＜保護膜４０＞
ＴＥＯＳを原料としたＣＶＤ膜（CVD-TEOS）を用い７００ｎｍのＳｉＯ２を製膜した。
＜ｎ側パッド電極５１，ｐ側パッド電極５２＞
半導体構造体３側から順に、Ｔｉ（２００ｎｍ）／Ｎｉ（１００ｎｍ）／Ａｕ（５０ｎｍ）を積層して構成した。
A semiconductor light emitting device 1A according to the second embodiment was manufactured under the following main film forming conditions, and the light emission performance was examined.
[Film forming conditions]
A recess 7 was formed by etching a part of the semiconductor structure 3 made of GaN by RIE to expose the n-side semiconductor layer 4 at a depth of 1.2 μm.
<Translucent conductive films 11, 12>
ITO was laminated with a film thickness of 120 nm.
<Light Reflecting Film 20>
The first insulating film 24 was laminated with a film thickness of 500 nm using SiO 2 as a material.
The DBR 25 is composed of (Nb 2 O 5 / SiO 2 ) 3 in order as a high refractive index layer 252 / low refractive index layer 251 from the first insulating film 24 side.
The total film thickness of DBR25 was 1060 nm (film thickness γ = 177 nm).
The metal film 26 has a two-layer structure of AlCu / Ti from the DBR 25 side, the film thickness of AlCu is 200 nm, and the film thickness of Ti is 10 nm. The Cu content in AlCu was 3%. The metal film 26 was laminated in the range shown in FIG.
The second insulating film 27 was laminated with a thickness of 200 nm using SiO 2 as a material.
<N-side electrode layer 31, p-side electrode layer 32>
Ti (0.15 nm) / Rh (250 nm) / Ti (10 nm) were laminated in order from the semiconductor structure 3 side.
<Protective film 40>
A 700 nm SiO 2 film was formed using a CVD film (CVD-TEOS) using TEOS as a raw material.
<N-side pad electrode 51, p-side pad electrode 52>
Ti (200 nm) / Ni (100 nm) / Au (50 nm) were laminated in order from the semiconductor structure 3 side.
［性能比較実験］
実施例として、前記製膜条件で製膜した半導体発光素子１Ａを製造した。比較例として、光反射膜２０中の金属膜を形成する範囲を縮小した半導体発光素子を製造した。
図１９に、比較例の金属膜２２６の範囲を示す。比較例では、図１９に示すように、半導体構造体３のｐ側半導体層６上にのみ金属膜２２６を製膜した。この上に第２絶縁膜２７を積層して光反射膜２０とし、比較例の半導体発光素子を完成させた。つまり、比較例の半導体発光素子は、ｎ側電極層３１が金属膜２２６上に重なってはいない。
[Performance comparison experiment]
As an example, a semiconductor light emitting device 1A formed under the above film forming conditions was manufactured. As a comparative example, a semiconductor light emitting device with a reduced range of forming the metal film in the light reflecting film 20 was manufactured.
FIG. 19 shows the range of the metal film 226 of the comparative example. In the comparative example, as shown in FIG. 19, the metal film 226 was formed only on the p-side semiconductor layer 6 of the semiconductor structure 3. A second insulating film 27 was laminated thereon to form a light reflecting film 20, and a semiconductor light emitting device of a comparative example was completed. That is, in the semiconductor light emitting device of the comparative example, the n-side electrode layer 31 does not overlap the metal film 226.
実施例では、図１３に示すように、半導体構造体３のｐ側半導体層６上に加え、ｎ側半導体層４上にも金属膜２６を製膜した。具体的には、実施例では、ｐ側半導体層６上と、半導体構造体３の凹部７の底面の一部及び側面と、周辺部８とに対してＡｌＣｕ合金を製膜した。実施例の半導体発光素子は、ｎ側電極層３１が金属膜２６上に重なっており、ｎ側電極層３１は図９（ｂ）に示すように形成されている。 In the example, as shown in FIG. 13, a metal film 26 was formed on the n-side semiconductor layer 4 in addition to the p-side semiconductor layer 6 of the semiconductor structure 3. Specifically, in the example, an AlCu alloy was formed on the p-side semiconductor layer 6, a part and side surfaces of the bottom surface of the recess 7 of the semiconductor structure 3, and the peripheral portion 8. In the semiconductor light emitting device of the example, the n-side electrode layer 31 overlaps the metal film 26, and the n-side electrode layer 31 is formed as shown in FIG.
比較例において、電極面側に透過した光の像を観測した結果を図２０（ａ）に示す。同様に、実施例の結果を図２０（ｂ）に示す。
図２０（ａ）に示すように、比較例では、凹部７の側面（内周面）から光が漏れていることが分かる。なお、図２０（ａ）において右側では光が漏れていない。これは、凹部７の右側の一部をｎ側パッド電極５１が被覆しているからである。
実施例では、半導体構造体３の凹部７の底面の一部及び側面を金属膜２６が被覆しているため、図２０（ｂ）に示すように、凹部７の側面（内周面）から光が漏れていないことが分かる。
比較例及び実施例の半導体発光素子の発光出力（ｍＷ）を測定したところ、実施例の出力は比較例の出力よりも２％向上した。なお、発光素子に対して順方向に電流を流すために必要な電圧、すなわち発光素子が光を発光するために必要な電圧（順方向降下電圧）は同等であった。
FIG. 20A shows the result of observation of an image of light transmitted to the electrode surface side in the comparative example. Similarly, the results of the example are shown in FIG.
As shown in FIG. 20A, it can be seen that light leaks from the side surface (inner peripheral surface) of the recess 7 in the comparative example. In FIG. 20A, no light leaks on the right side. This is because the n-side pad electrode 51 covers a part on the right side of the recess 7.
In the embodiment, since the metal film 26 covers a part of the bottom surface and the side surface of the recess 7 of the semiconductor structure 3, as shown in FIG. 20B, light is emitted from the side surface (inner peripheral surface) of the recess 7. It can be seen that is not leaking.
When the light emission output (mW) of the semiconductor light emitting device of the comparative example and the example was measured, the output of the example was improved by 2% from the output of the comparative example. Note that the voltage necessary for flowing a current in the forward direction to the light emitting element, that is, the voltage necessary for the light emitting element to emit light (forward voltage drop) was the same.
（第３実施形態）
本発明の第３実施形態に係る半導体発光素子は、光反射膜２０内に備えるＤＢＲが、図３に示したＤＢＲ２５ではなく、図２１（ａ）に示すＤＢＲ２５ａに置き換えた点が異なる。その他の構成は、前記した第１または第２実施形態に係る半導体発光素子と同様なので平面図を省略する。図２１（ａ）に示すＤＢＲ２５ａは、低屈折率層２５１と高屈折率層２５２との積層順序を入れ替えた点が、図３に示したＤＢＲ２５とは異なる。例えば、低屈折率層２５１をＳｉＯ2で形成し、高屈折率層２５２をＮｂ2Ｏ5で形成した場合、ＤＢＲ２５ａは、光反射膜２０の第１絶縁膜２４側から順番に例えば（ＳｉＯ2／Ｎｂ2Ｏ5）n（ただしｎは自然数）で構成される。なお、図２１（ａ）には、ｎ＝３の場合を例示した。
(Third embodiment)
The semiconductor light emitting device according to the third embodiment of the present invention is different in that the DBR provided in the light reflecting film 20 is replaced with the DBR 25a shown in FIG. 21A instead of the DBR 25 shown in FIG. Since other configurations are the same as those of the semiconductor light emitting device according to the first or second embodiment, a plan view is omitted. The DBR 25a shown in FIG. 21A is different from the DBR 25 shown in FIG. 3 in that the stacking order of the low refractive index layer 251 and the high refractive index layer 252 is changed. For example, when the low-refractive index layer 251 is formed of SiO 2 and the high-refractive index layer 252 is formed of Nb 2 O 5 , the DBR 25a is, for example, (SiO 2 / Nb 2 O 5 ) n (where n is a natural number). FIG. 21A illustrates the case where n = 3.
図２１を参照（適宜図１３参照）して、光反射膜２０中に金属膜２６を形成する方法の一例について説明する。以下のステップＳ１０，Ｓ２０，Ｓ３０により、金属膜２６を形成することができる。 An example of a method for forming the metal film 26 in the light reflecting film 20 will be described with reference to FIG. The metal film 26 can be formed by the following steps S10, S20, and S30.
ステップＳ１０において、図２１（ａ）に示すように、ＤＢＲ２５ａの表面の一部に、レジスト３１０を形成する。レジスト３１０は、庇部（オーバーハング）３１１を有している。庇部３１１は、従来公知の方法で作製される。例えば反転ネガレジストを用いて次のステップＳ１１，Ｓ１２，Ｓ１３により作製することができる。ここで、反転ネガレジストは、露光された箇所が溶解する性質を有している。また、反転ネガレジストは、現像の前に反転工程を行うと、光の当たった部分に、熱処理による組成変化（クロスリンク）が起こって、光の当たった部分が現像により残るという性質を有している。 In step S10, as shown in FIG. 21A, a resist 310 is formed on a part of the surface of the DBR 25a. The resist 310 has a collar portion (overhang) 311. The collar part 311 is produced by a conventionally known method. For example, it can be manufactured by the following steps S11, S12, and S13 using an inverted negative resist. Here, the reverse negative resist has a property that the exposed portion is dissolved. Also, the reversal negative resist has the property that, when the reversal process is performed before development, composition change (cross-linking) due to heat treatment occurs in the lighted part, and the lighted part remains by development. ing.
（Ｓ１１）ＤＢＲ２５ａの表面に反転ネガレジストを形成し、現像後にレジストを残さない部分をマスクするパターンを用いて初期露光を行う。このときＤＢＲ２５ａの表面からの反射光が、反転ネガレジストのマスク部分に当たる。
（Ｓ１２）反転工程を行う。すなわち、反転ベーク（リバーサルベーク）を行う。これにより、反転ネガレジストのマスクされていなかった部分の性質が反転する。
（Ｓ１３）全面露光を行う。現像により、反転ネガレジストのマスク部分が除去され、マスクされていなかった部分が残る。また、現像により、ステップＳ１１にてＤＢＲ２５ａの表面からの反射光が当たった部分は除去され、庇部３１１が作製される。
(S11) An inverted negative resist is formed on the surface of the DBR 25a, and initial exposure is performed using a pattern that masks a portion that does not leave the resist after development. At this time, the reflected light from the surface of the DBR 25a hits the mask portion of the inverted negative resist.
(S12) An inversion process is performed. That is, reverse baking (reversal baking) is performed. This inverts the properties of the portion of the inverted negative resist that was not masked.
(S13) Whole surface exposure is performed. By development, the mask portion of the reverse negative resist is removed, and the unmasked portion remains. In addition, the portion exposed to the reflected light from the surface of the DBR 25a in step S11 is removed by the development, and the collar portion 311 is produced.
ここで、庇部３１１の逆テーパの度合いは、レジスト３１０を形成する表面の材料の屈折率に依存する。ＤＢＲ２５ａは、最終層が高屈折率層２５２であり、最終層を低屈折率層２５１とする場合に比べて、庇部３１１を作りやすくなり好ましい。 Here, the degree of reverse taper of the flange 311 depends on the refractive index of the surface material forming the resist 310. The DBR 25 a is preferable because the final layer is the high refractive index layer 252 and the flange 311 can be easily formed as compared with the case where the final layer is the low refractive index layer 251.
ステップＳ１０に続いて、ステップＳ２０では、図２１（ｂ）に示すように、レジスト３１０の上から、ＤＢＲ２５ａの表面に、スパッタリング方法を用いて、金属膜材料（例えばＡｌＣｕ合金）３２０を形成する。このとき、レジスト３１０の下には、金属膜材料３２０が付着しない。ただし、庇部３１１の下には、金属膜材料３２０が付着し、金属膜となる部分の先端部が先細りの形状となる。
ステップＳ３０において、強アルカリ溶液を用いた洗浄やレジスト剥離装置による剥離といった従来公知の除去方法によって、図２１（ｃ）に示すように、レジスト３１０を除去する。
Subsequent to step S10, in step S20, as shown in FIG. 21B, a metal film material (for example, AlCu alloy) 320 is formed on the surface of the DBR 25a from the top of the resist 310 using a sputtering method. At this time, the metal film material 320 does not adhere under the resist 310. However, the metal film material 320 adheres under the flange 311 and the tip of the portion that becomes the metal film has a tapered shape.
In step S30, as shown in FIG. 21C, the resist 310 is removed by a conventionally known removal method such as cleaning with a strong alkaline solution or peeling with a resist peeling device.
仮に、庇部３１１が形成されていないレジストを用いて金属膜を形成すると、金属膜材料の付着後に、厚膜のレジストを除去することによりバリが発生する。これに対して、庇部３１１を有するレジスト３１０を用いる場合、金属膜材料の付着後に、レジスト３１０を除去したときにバリの発生を抑えることができる。 If the metal film is formed using a resist in which the flange portion 311 is not formed, burrs are generated by removing the thick resist after the metal film material is attached. On the other hand, when the resist 310 having the flange 311 is used, generation of burrs can be suppressed when the resist 310 is removed after the metal film material is attached.
（第４実施形態）
本発明の第４実施形態に係る半導体発光素子は、図２に示した第２貫通孔２２の位置を変更した点が異なり、その他の構成は、前記した第１〜第３実施形態に係る半導体発光素子と同様なので平面図を省略する。図２には、ｐ側パッド電極５２の下に、第２貫通孔２２を備える半導体発光素子１を例示したが、ｎ側パッド電極５１の下に設けてもよい。半導体発光素子１の形状が、電極面側から見て矩形である場合、第２貫通孔２２は、矩形の周辺に、複数個設けてもよい。矩形の周辺は、ｎ側パッド電極５１の側であってもよい。第２貫通孔２２を矩形の周辺及び隅部に設けてもよい。電極面側から見た素子形状が矩形以外の円または多角形の場合、素子の周辺とは、円または多角形の外側の線を表し、この位置に第２貫通孔２２が設けられる。第２貫通孔２２の位置は、凹部７から離れて電流拡散に実質的に影響を与えない位置であれば、素子の周辺や隅部の位置でなくてもよい。
(Fourth embodiment)
The semiconductor light emitting device according to the fourth embodiment of the present invention is different in that the position of the second through hole 22 shown in FIG. 2 is changed, and other configurations are the semiconductors according to the first to third embodiments described above. Since it is the same as a light emitting element, a plan view is omitted. In FIG. 2, the semiconductor light emitting device 1 including the second through-hole 22 under the p-side pad electrode 52 is illustrated, but may be provided under the n-side pad electrode 51. When the shape of the semiconductor light emitting element 1 is a rectangle when viewed from the electrode surface side, a plurality of the second through holes 22 may be provided around the rectangle. The periphery of the rectangle may be on the n-side pad electrode 51 side. You may provide the 2nd through-hole 22 in a rectangular periphery and a corner. When the element shape viewed from the electrode surface side is a circle or polygon other than a rectangle, the periphery of the element represents a line outside the circle or polygon, and the second through hole 22 is provided at this position. The position of the second through hole 22 may not be the position of the periphery or corner of the element as long as it is away from the recess 7 and does not substantially affect current diffusion.
以上説明した前記各実施形態は、本発明の技術思想を具体化するための半導体発光素子を例示したものであって、本発明はこれらに限定されるものではない。また、本明細書は特許請求の範囲に示される部材を、各実施形態の部材に特定するものでは決してない。各実施形態に記載されている構成部品の寸法、材質、形状、その相対的配置等は、特定的な記載がない限りは、本発明の範囲をそれのみに限定する趣旨ではなく、単なる説明例にすぎない。さらに、本発明を構成する各要素は、複数の要素を同一の部材で構成して一の部材で複数の要素を兼用する態様としてもよいし、逆に一の部材の機能を複数の部材で分担して実現することもできる。 Each of the embodiments described above exemplifies a semiconductor light emitting element for embodying the technical idea of the present invention, and the present invention is not limited to these. Moreover, this specification does not specify the member shown by the claim as the member of each embodiment at all. The dimensions, materials, shapes, relative arrangements, and the like of the components described in each embodiment are not intended to limit the scope of the present invention only to specific examples unless otherwise specified. Only. Furthermore, each element constituting the present invention may be configured such that a plurality of elements are constituted by the same member and the plurality of elements are shared by one member, and conversely, the function of one member is constituted by a plurality of members. It can also be realized by sharing.
１，１Ａ 半導体発光素子
２ 基板
３ 半導体構造体
４ ｎ側半導体層（第１半導体層）
５ 活性層
６ ｐ側半導体層（第２半導体層）
７ 凹部
１１，１２ 透光性導電膜
２０ 光反射膜
２１ 第１貫通孔
２２ 第２貫通孔
２３ 第３貫通孔
２４ 第１絶縁膜
２５ ＤＢＲ（分布ブラッグ反射器）
２５１ 低屈折率層
２５２ 高屈折率層
２６ 金属膜
２７ 第２絶縁膜
３１，３１ａ，３１ｂ ｎ側電極層（第１電極）
３２ ｐ側電極層（第２電極）
３３ アンカー用開口部（貫通孔）
４０ 保護膜
４１ ｎ側開口部（貫通孔）
４２ ｐ側開口部（貫通孔）
５１ ｎ側パッド電極（第１パッド電極）
５２，５２Ａ ｐ側パッド電極（第２パッド電極）
５３ 切欠部
６１ 導通部
６２ 非導通部
１０１ 第１領域
１０２ 第２領域
１０３ 湾曲面
1, 1A Semiconductor light emitting device 2 Substrate 3 Semiconductor structure 4 N-side semiconductor layer (first semiconductor layer)
5 active layer 6 p-side semiconductor layer (second semiconductor layer)
7 Concave 11, 12 Translucent conductive film 20 Light reflective film 21 First through hole 22 Second through hole 23 Third through hole 24 First insulating film 25 DBR (distributed Bragg reflector)
251 Low refractive index layer 252 High refractive index layer 26 Metal film 27 Second insulating film 31, 31a, 31b N-side electrode layer (first electrode)
32 p-side electrode layer (second electrode)
33 Anchor opening (through hole)
40 protective film 41 n-side opening (through hole)
42 p-side opening (through hole)
51 n-side pad electrode (first pad electrode)
52, 52A p-side pad electrode (second pad electrode)
53 cutout portion 61 conducting portion 62 non-conducting portion 101 first region 102 second region 103 curved surface
Claims (8)
前記第１半導体層上の他の領域に設けられた第１電極と、
前記第２半導体層上に設けられた第２電極と、
前記半導体構造体を覆う光反射膜と、を備える半導体発光素子であって、
前記光反射膜は、前記半導体構造体上に設けられた絶縁膜と、前記絶縁膜上に設けられた金属膜と、を有し、
前記第１電極は、その周縁部において前記光反射膜上に重なるように設けられており、前記金属膜に対向して重なる領域よりも、前記金属膜から露出した前記絶縁膜に対向して重なる領域の方が、前記半導体構造体に接近して配置されていることを特徴とする半導体発光素子。 A semiconductor structure comprising a first semiconductor layer and a second semiconductor layer provided in a region on the first semiconductor layer;
A first electrode provided in another region on the first semiconductor layer;
A second electrode provided on the second semiconductor layer;
A semiconductor light emitting device comprising a light reflecting film covering the semiconductor structure,
The light reflecting film has an insulating film provided on the semiconductor structure, and a metal film provided on the insulating film,
The first electrode is provided so as to overlap the light reflection film at a peripheral portion thereof, and overlaps the insulating film exposed from the metal film rather than a region overlapping the metal film. A semiconductor light emitting element, wherein a region is disposed closer to the semiconductor structure.
前記半導体構造体の側から、
前記絶縁膜である分布ブラッグ反射器と、
該分布ブラッグ反射器に積層された前記金属膜と、
前記金属膜に積層された第２絶縁膜と、を備え、
前記第１電極は、前記第２絶縁膜を介して、前記金属膜の端部に重なるように延設されていることを特徴とする請求項１乃至４のいずれか一項に記載の半導体発光素子。 The light reflecting film is
From the semiconductor structure side,
A distributed Bragg reflector as the insulating film;
The metal film laminated on the distributed Bragg reflector;
A second insulating film laminated on the metal film,
5. The semiconductor light emitting device according to claim 1, wherein the first electrode is extended through the second insulating film so as to overlap an end portion of the metal film. 6. element.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012245204A JP5929714B2 (en) | 2012-11-07 | 2012-11-07 | Semiconductor light emitting device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012245204A JP5929714B2 (en) | 2012-11-07 | 2012-11-07 | Semiconductor light emitting device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2014093509A true JP2014093509A (en) | 2014-05-19 |
| JP5929714B2 JP5929714B2 (en) | 2016-06-08 |
Family
ID=50937362
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012245204A Active JP5929714B2 (en) | 2012-11-07 | 2012-11-07 | Semiconductor light emitting device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5929714B2 (en) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016032009A (en) * | 2014-07-29 | 2016-03-07 | 晶元光電股▲ふん▼有限公司 | Photoelectric component |
| JP6134420B1 (en) * | 2016-03-09 | 2017-05-24 | テ ギョン ユ， | Semiconductor light emitting device |
| JP2017118080A (en) * | 2015-12-26 | 2017-06-29 | 日亜化学工業株式会社 | Light emitting device and manufacturing method of the same |
| JP2017135224A (en) * | 2016-01-27 | 2017-08-03 | 日亜化学工業株式会社 | Light-emitting device |
| WO2018143525A1 (en) * | 2017-02-02 | 2018-08-09 | 순천대학교 산학협력단 | Method for manufacturing micro array light emitting diode and lighting device |
| CN109545917A (en) * | 2018-11-30 | 2019-03-29 | 扬州乾照光电有限公司 | A kind of quaternary crystal covering type LED structure and production method |
| WO2019145431A1 (en) * | 2018-01-25 | 2019-08-01 | Osram Opto Semiconductors Gmbh | Optoelectronic semiconductor component, and method for producing an optoelectronic semiconductor component |
| US10396248B2 (en) | 2017-04-17 | 2019-08-27 | Lumens Co., Ltd. | Semiconductor light emitting diode |
| US10529893B2 (en) | 2014-07-03 | 2020-01-07 | Epistar Corporation | Optoelectronic device and method for manufacturing the same |
| US11024770B2 (en) | 2017-09-25 | 2021-06-01 | Nichia Corporation | Light emitting element and light emitting device |
| CN113644180A (en) * | 2021-08-05 | 2021-11-12 | 厦门士兰明镓化合物半导体有限公司 | Flip LED chip and preparation method thereof |
| JP2022044493A (en) * | 2020-09-07 | 2022-03-17 | 日亜化学工業株式会社 | Light emitting element |
| JP2022140613A (en) * | 2019-12-18 | 2022-09-26 | 晶元光電股▲ふん▼有限公司 | Photoelectric component |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6252123B2 (en) * | 2013-11-14 | 2017-12-27 | 日亜化学工業株式会社 | Method for manufacturing light emitting device |
| KR101888608B1 (en) | 2014-10-17 | 2018-09-20 | 엘지이노텍 주식회사 | Light emitting device package and lighting apparatus |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11150298A (en) * | 1997-11-14 | 1999-06-02 | Nichia Chem Ind Ltd | Gallium nitride semiconductor light-emitting element and light-receiving element |
| JP2006120913A (en) * | 2004-10-22 | 2006-05-11 | Toyoda Gosei Co Ltd | Semiconductor light emitting element |
| JP2009164423A (en) * | 2008-01-08 | 2009-07-23 | Nichia Corp | Light-emitting element |
| US20120043567A1 (en) * | 2010-08-18 | 2012-02-23 | Liang-Jyi Yan | Led structure with bragg film and metal layer |
| JP2012182276A (en) * | 2011-03-01 | 2012-09-20 | Sony Corp | Light emitting unit and display device |
| US20120256221A1 (en) * | 2011-04-08 | 2012-10-11 | Nichia Corporation | Life-improved semiconductor light emitting device |
-
2012
- 2012-11-07 JP JP2012245204A patent/JP5929714B2/en active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11150298A (en) * | 1997-11-14 | 1999-06-02 | Nichia Chem Ind Ltd | Gallium nitride semiconductor light-emitting element and light-receiving element |
| JP2006120913A (en) * | 2004-10-22 | 2006-05-11 | Toyoda Gosei Co Ltd | Semiconductor light emitting element |
| JP2009164423A (en) * | 2008-01-08 | 2009-07-23 | Nichia Corp | Light-emitting element |
| US20120043567A1 (en) * | 2010-08-18 | 2012-02-23 | Liang-Jyi Yan | Led structure with bragg film and metal layer |
| JP2012182276A (en) * | 2011-03-01 | 2012-09-20 | Sony Corp | Light emitting unit and display device |
| US20120256221A1 (en) * | 2011-04-08 | 2012-10-11 | Nichia Corporation | Life-improved semiconductor light emitting device |
Cited By (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11908975B2 (en) | 2014-07-03 | 2024-02-20 | Epistar Corporation | Optoelectronic device and method for manufacturing the same |
| US11011679B2 (en) | 2014-07-03 | 2021-05-18 | Epistar Corporation | Optoelectronic device and method for manufacturing the same |
| US10529893B2 (en) | 2014-07-03 | 2020-01-07 | Epistar Corporation | Optoelectronic device and method for manufacturing the same |
| JP2016032009A (en) * | 2014-07-29 | 2016-03-07 | 晶元光電股▲ふん▼有限公司 | Photoelectric component |
| US10134955B2 (en) | 2015-12-26 | 2018-11-20 | Nichia Corporation | Light emitting element and method of manufacturing the same |
| JP2017118080A (en) * | 2015-12-26 | 2017-06-29 | 日亜化学工業株式会社 | Light emitting device and manufacturing method of the same |
| US10411178B2 (en) | 2016-01-27 | 2019-09-10 | Nichia Corporation | Light emitting device |
| US10069056B2 (en) | 2016-01-27 | 2018-09-04 | Nichia Corporation | Light emitting device |
| JP2017135224A (en) * | 2016-01-27 | 2017-08-03 | 日亜化学工業株式会社 | Light-emitting device |
| KR101890691B1 (en) | 2016-03-09 | 2018-09-28 | 유태경 | Semiconductor light emitting element |
| JP6134420B1 (en) * | 2016-03-09 | 2017-05-24 | テ ギョン ユ， | Semiconductor light emitting device |
| JP2017163123A (en) * | 2016-03-09 | 2017-09-14 | テ ギョン ユ， | Semiconductor light-emitting element |
| US11121170B2 (en) | 2017-02-02 | 2021-09-14 | Industry-Academic Cooperation Foundation Of Sunchon National University | Method for manufacturing micro array light emitting diode and lighting device |
| WO2018143525A1 (en) * | 2017-02-02 | 2018-08-09 | 순천대학교 산학협력단 | Method for manufacturing micro array light emitting diode and lighting device |
| US10396248B2 (en) | 2017-04-17 | 2019-08-27 | Lumens Co., Ltd. | Semiconductor light emitting diode |
| US11024770B2 (en) | 2017-09-25 | 2021-06-01 | Nichia Corporation | Light emitting element and light emitting device |
| WO2019145431A1 (en) * | 2018-01-25 | 2019-08-01 | Osram Opto Semiconductors Gmbh | Optoelectronic semiconductor component, and method for producing an optoelectronic semiconductor component |
| US11342485B2 (en) | 2018-01-25 | 2022-05-24 | Osram Oled Gmbh | Optoelectronic semiconductor component, and method for producing an optoelectronic semiconductor component |
| CN109545917A (en) * | 2018-11-30 | 2019-03-29 | 扬州乾照光电有限公司 | A kind of quaternary crystal covering type LED structure and production method |
| JP2022140613A (en) * | 2019-12-18 | 2022-09-26 | 晶元光電股▲ふん▼有限公司 | Photoelectric component |
| JP7361168B2 (en) | 2019-12-18 | 2023-10-13 | 晶元光電股▲ふん▼有限公司 | photoelectric parts |
| JP2022044493A (en) * | 2020-09-07 | 2022-03-17 | 日亜化学工業株式会社 | Light emitting element |
| CN113644180A (en) * | 2021-08-05 | 2021-11-12 | 厦门士兰明镓化合物半导体有限公司 | Flip LED chip and preparation method thereof |
| CN113644180B (en) * | 2021-08-05 | 2023-01-06 | 厦门士兰明镓化合物半导体有限公司 | Flip LED chip and preparation method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5929714B2 (en) | 2016-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5929714B2 (en) | Semiconductor light emitting device | |
| JP5915504B2 (en) | Semiconductor light emitting device | |
| KR101627010B1 (en) | Semiconductor light emitting device including metal reflecting layer | |
| JP5048960B2 (en) | Semiconductor light emitting device | |
| TWI795205B (en) | Light-emitting device | |
| JP6485019B2 (en) | Semiconductor light emitting device | |
| JP5541261B2 (en) | Group III nitride semiconductor light emitting device | |
| TW201818562A (en) | Light-emitting element and manufacturing method thereof | |
| JP2013232541A (en) | Semiconductor light-emitting element | |
| US9601657B2 (en) | Light-emitting device | |
| JP2014086574A (en) | Light-emitting element | |
| JP5743806B2 (en) | Nitride semiconductor light emitting device, nitride semiconductor light emitting device, and method of manufacturing nitride semiconductor light emitting device | |
| WO2013051326A1 (en) | Nitride semiconductor light emitting element and method for manufacturing nitride semiconductor light emitting element | |
| JP2012138479A (en) | Light-emitting device and method of manufacturing the same | |
| CN106159043B (en) | Flip LED chip and forming method thereof | |
| TW201637240A (en) | Semiconductor light emitting element and method of manufacturing the same | |
| WO2015141166A1 (en) | Semiconductor light-emitting device and method for manufacturing same | |
| JP2018032820A (en) | Semiconductor light emitting element | |
| JP5378131B2 (en) | Nitride semiconductor light emitting diode device | |
| TW201637241A (en) | Semiconductor light-emitting element, light emitting device, and method of manufacturing semiconductor light-emitting element | |
| JP6248604B2 (en) | Semiconductor light emitting device and electrode forming method thereof | |
| JP6252123B2 (en) | Method for manufacturing light emitting device | |
| JP5745250B2 (en) | Light emitting device | |
| JP2007329151A (en) | Light-emitting element | |
| JP6747353B2 (en) | Semiconductor light emitting device and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150610 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160210 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160405 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160418 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5929714 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |