JP2014092693A - Method for manufacturing electro-optic device, electro-optic device, and electronic equipment - Google Patents

Abstract

PROBLEM TO BE SOLVED: To provide a method for manufacturing a liquid crystal device 100 by which display qualities can be improved, and to provide the liquid crystal device 100 and electronic equipment.SOLUTION: The method for manufacturing a liquid crystal device includes steps of: forming a first insulating film 12a on a first substrate 10a; polishing an upper surface of the first insulating film 12a to form a first flattening film 12a; forming a second insulating film 12a having higher fluidity than the fluidity of the first flattening film 12a during forming, on the first flattening film 12a; and forming a pixel electrode 27 on the second insulating film 12b.

Description

本発明は、電気光学装置の製造方法、電気光学装置、及び電子機器に関する。   The present invention relates to a method for manufacturing an electro-optical device, an electro-optical device, and an electronic apparatus.

上記電気光学装置の一つとして、例えば、画素電極をスイッチング制御する素子として
トランジスターを画素ごとに備えたアクティブ駆動方式の液晶装置が知られている。液晶
装置は、例えば、直視型ディスプレイやライトバルブなどにおいて用いられている。 As one of the electro-optical devices, for example, an active drive type liquid crystal device including a transistor for each pixel as an element for switching control of a pixel electrode is known. Liquid crystal devices are used in, for example, direct view displays and light valves.

また、液晶装置には、画素電極に反射性の材料を用いて、入射した光を反射させる反射
型の液晶装置がある。この液晶装置は、反射率を向上させるために、画素電極の下層に設
けられた絶縁膜の表面が平坦化されていることが重要である。 As a liquid crystal device, there is a reflective liquid crystal device that reflects incident light by using a reflective material for a pixel electrode. In this liquid crystal device, in order to improve the reflectance, it is important that the surface of the insulating film provided under the pixel electrode is flattened.

例えば、特許文献１には、画素電極の下層に形成された絶縁膜に研磨処理を施し、絶縁
膜の表面を平坦化する技術が開示されている。また、特許文献２には、ＢＰＳＧに熱処理
を施して表面を平坦化させた後、ＣＭＰ処理を施して平坦化する技術が開示されている。 For example, Patent Document 1 discloses a technique in which a polishing process is performed on an insulating film formed under a pixel electrode to flatten the surface of the insulating film. Patent Document 2 discloses a technique in which a BPSG is subjected to a heat treatment to planarize the surface, and then subjected to a CMP process for planarization.

特開２０１０−７２６６１号公報JP 2010-72661 A 特開２００１−１４４０９３号公報JP 2001-144093 A

しかしながら、特許文献１に記載の方法では、絶縁膜の表面に研磨処理を施した際、絶
縁膜の表面に研磨傷（スクラッチ傷）がつくことがあり、この傷に起因して画素電極の平
坦性が悪くなり、反射率の向上が不十分という課題がある。 However, in the method described in Patent Document 1, when the surface of the insulating film is subjected to a polishing treatment, a polishing scratch (scratch scratch) may be formed on the surface of the insulating film, and the pixel electrode is flattened due to the scratch. There is a problem that the property is deteriorated and the reflectance is not sufficiently improved.

また、特許文献２に記載の方法では、表面を平坦化できるほどの熱（７００℃〜８００
℃程度）を加えると、ＢＰＳＧの下層に設けられたアルミニウム配線がダメージを受ける
恐れがある。 In the method described in Patent Document 2, heat (700 ° C. to 800 ° C.) that can flatten the surface.
If applied, the aluminum wiring provided in the lower layer of BPSG may be damaged.

本発明の態様は、上記課題の少なくとも一部を解決するためになされたものであり、以
下の形態又は適用例として実現することが可能である。 An aspect of the present invention has been made to solve at least a part of the above problems, and can be realized as the following forms or application examples.

［適用例１］本適用例に係る電気光学装置の製造方法は、画素に対応するスイッチング
素子を形成するスイッチング素子形成工程と、前記スイッチング素子の上方に、第１絶縁
膜を形成する第１絶縁膜形成工程と、前記第１絶縁膜の上面に研磨処理を施して第１平坦
化膜を形成する第１平坦化膜形成工程と、前記第１平坦化膜上に、前記第１絶縁膜の形成
時の流動性より高い第２絶縁膜を形成する第２絶縁膜形成工程と、前記第２絶縁膜上に反
射膜を形成する反射膜形成工程と、を有することを特徴とする。 Application Example 1 A method of manufacturing an electro-optical device according to this application example includes a switching element forming step for forming a switching element corresponding to a pixel, and a first insulation film for forming a first insulating film above the switching element. Forming a first planarizing film by polishing the upper surface of the first insulating film; forming a first planarizing film on the first planarizing film; It has a 2nd insulating film formation process which forms the 2nd insulating film higher than the fluidity | liquidity at the time of formation, and a reflective film formation process which forms a reflective film on the said 2nd insulating film, It is characterized by the above-mentioned.

本適用例によれば、第１平坦化膜上に流動性の高い第２絶縁膜を形成するので、第１絶
縁膜に研磨処理を施した際に研磨傷（スクラッチ傷）が発生した場合でも、第１絶縁膜の
形成工程と比べて、成膜時の流動性（埋め込み性）の高い膜、すなわち埋め込み性の高い
材料又は埋め込み性の高い成膜方法で第２絶縁膜を形成することによって、研磨傷を埋め
ることができる。更に、第２絶縁膜は流動性が高いので、第２絶縁膜の上面も研磨傷をそ
のまま反映せずに第１平坦化膜の上面より平坦化することができる。よって、第２絶縁膜
上に形成された反射膜の平坦性を確保することが可能となり、乱反射を低減して正反射率
を向上させることができる。 According to this application example, since the second insulating film with high fluidity is formed on the first planarizing film, even when a polishing scratch (scratch scratch) occurs when the first insulating film is subjected to the polishing process. By forming a second insulating film by a film having a high fluidity (embedding property) at the time of film formation, that is, a material having a high embedding property or a film forming method having a high embedding property as compared with the step of forming the first insulating film. Can fill the polishing scratches. Furthermore, since the second insulating film has high fluidity, the upper surface of the second insulating film can also be planarized from the upper surface of the first planarizing film without reflecting polishing scratches as they are. Therefore, the flatness of the reflective film formed on the second insulating film can be ensured, and irregular reflection can be reduced and regular reflectance can be improved.

［適用例２］上記適用例に係る電気光学装置の製造方法において、前記第２絶縁膜と前
記反射膜との間における前記第２絶縁膜の上面に、前記第２絶縁膜より透湿性の低い第３
絶縁膜を形成する第３絶縁膜形成工程を有することが好ましい。 Application Example 2 In the electro-optical device manufacturing method according to the application example described above, the upper surface of the second insulating film between the second insulating film and the reflective film has lower moisture permeability than the second insulating film. Third
It is preferable to have a third insulating film forming step for forming an insulating film.

本適用例によれば、第２絶縁膜上に透湿性の低い第３絶縁膜を形成するので、例えば、
第２絶縁膜からの水分が反射膜を腐蝕させたり、例えば、電気光学層（液晶層）に影響を
及ぼしたりすることを抑えることができる。 According to this application example, the third insulating film having low moisture permeability is formed on the second insulating film.
It is possible to prevent moisture from the second insulating film from corroding the reflective film or affecting the electro-optic layer (liquid crystal layer), for example.

［適用例３］上記適用例に係る電気光学装置の製造方法において、前記反射膜が設けら
れた前記第３絶縁膜上の全体に、第４絶縁膜を形成する第４絶縁膜形成工程と、前記第４
絶縁膜上に、前記第４絶縁膜より透湿性の低い第５絶縁膜を形成する第５絶縁膜形成工程
と、を有することが好ましい。 Application Example 3 In the method of manufacturing the electro-optical device according to the application example, a fourth insulating film forming step of forming a fourth insulating film on the third insulating film provided with the reflective film; The fourth
It is preferable that a fifth insulating film forming step of forming a fifth insulating film having a moisture permeability lower than that of the fourth insulating film on the insulating film.

本適用例によれば、反射膜が設けられた第３絶縁膜上の全体に第４絶縁膜及び第５絶縁
膜を形成するので、例えば、反射膜の下層に反射膜と接続されるコンタクトホールを形成
した場合でも、コンタクトホールを埋めるように第４絶縁膜及び第５絶縁膜を積層するの
で、コンタクトホールを介して水分が外部に出ることを抑えることができる。加えて、第
４絶縁膜及び第５絶縁膜によって増反射膜を構成することが可能となり、反射性能を向上
させることができる。 According to this application example, the fourth insulating film and the fifth insulating film are formed on the entire third insulating film provided with the reflective film. For example, the contact hole connected to the reflective film below the reflective film. Even when the film is formed, the fourth insulating film and the fifth insulating film are stacked so as to fill the contact hole, so that moisture can be prevented from being discharged to the outside through the contact hole. In addition, the fourth reflection film and the fifth insulation film can form a reflection enhancing film, and the reflection performance can be improved.

［適用例４］上記適用例に係る電気光学装置の製造方法において、前記第１絶縁膜は、
ＮＳＧであり、前記第２絶縁膜は、ＢＰＳＧであり、前記第３絶縁膜は、ＮＳＧであり、
前記第４絶縁膜は、ＳｉＯ₂であり、前記第５絶縁膜は、ＳｉＮであることが好ましい。 Application Example 4 In the method of manufacturing the electro-optical device according to the application example, the first insulating film includes:
NSG, the second insulating film is BPSG, the third insulating film is NSG,
Preferably, the fourth insulating film is SiO ₂ and the fifth insulating film is SiN.

本適用例によれば、水分を含みやすいＢＰＳＧをＮＳＧで覆うことで電気光学層（液晶
層）への悪影響を抑制でき、更にＳｉＯ₂とＳｉＮとによって、増反射構造を形成するこ
とができる。 According to this application example, the adverse effect on the electro-optic layer (liquid crystal layer) can be suppressed by covering BPSG that easily contains moisture with NSG, and further, an enhanced reflection structure can be formed with SiO ₂ and SiN.

［適用例５］本適用例に係る電気光学装置は、基板上に設けられた第１絶縁膜と、前記
第１絶縁膜上に設けられ、前記第１絶縁膜の上面に形成された研磨傷を埋めると共に、上
面が平坦になった第２絶縁膜と、前記第２絶縁膜上に設けられた反射膜と、を備えること
を特徴とする。 Application Example 5 An electro-optical device according to this application example includes a first insulating film provided on a substrate and a polishing flaw provided on the first insulating film and formed on an upper surface of the first insulating film. And a second insulating film having a flat upper surface and a reflective film provided on the second insulating film.

本適用例によれば、第１平坦化膜に形成された研磨傷が第２絶縁膜によって埋められ、
更に第２絶縁膜の上面が平坦になっているので、第２絶縁膜上に形成された反射膜の平坦
性を確保することが可能となり、反射率を向上させることができる。 According to this application example, the polishing scratch formed in the first planarization film is filled with the second insulating film,
Furthermore, since the upper surface of the second insulating film is flat, it is possible to ensure the flatness of the reflective film formed on the second insulating film and improve the reflectivity.

［適用例６］上記適用例に係る電気光学装置において、前記第２絶縁膜と前記反射膜と
の間における前記第２絶縁膜の上面に、前記第２絶縁膜より透湿性の低い第３絶縁膜が設
けられていることが好ましい。 Application Example 6 In the electro-optical device according to the application example described above, the third insulation having a lower moisture permeability than the second insulation film is formed on the upper surface of the second insulation film between the second insulation film and the reflective film. A film is preferably provided.

本適用例によれば、水分を通しやすい第２絶縁膜上に、第２絶縁膜より水分を通しにく
い第３絶縁膜が設けられているので、例えば、第２絶縁膜からの水分が反射膜を腐蝕させ
たり、液晶層に悪影響を及ぼしたりすることを抑えることができる。 According to this application example, since the third insulating film that is less likely to pass moisture than the second insulating film is provided on the second insulating film that easily allows moisture to pass therethrough, for example, moisture from the second insulating film is reflected by the reflective film. Can be prevented from being corroded or adversely affecting the liquid crystal layer.

［適用例７］上記適用例に係る電気光学装置において、前記反射膜が設けられた前記第
３絶縁膜上の全体に設けられた第４絶縁膜と、前記第４絶縁膜上に設けられた、前記第４
絶縁膜より透湿性の低い第５絶縁膜と、を備えることが好ましい。 Application Example 7 In the electro-optical device according to the application example described above, the fourth insulating film provided over the third insulating film provided with the reflective film and the fourth insulating film provided over the fourth insulating film. , The fourth
And a fifth insulating film having a lower moisture permeability than the insulating film.

本適用例によれば、反射膜が設けられた第３絶縁膜上の全体に第４絶縁膜及び第５絶縁
膜を設けるので、例えば、反射膜の下層に反射膜と接続されるコンタクトホールを形成し
た場合でも、コンタクトホールを埋めるように第４絶縁膜及び第５絶縁膜を設けるので、
コンタクトホールを介して水分が外部に出ることを抑えることができる。加えて、第４絶
縁膜及び第５絶縁膜によって増反射膜を構成することが可能となり、反射性能を向上させ
ることができる。 According to this application example, since the fourth insulating film and the fifth insulating film are provided on the entire third insulating film provided with the reflective film, for example, a contact hole connected to the reflective film is formed in the lower layer of the reflective film. Even when formed, since the fourth insulating film and the fifth insulating film are provided so as to fill the contact hole,
It is possible to suppress moisture from coming out through the contact hole. In addition, the fourth reflection film and the fifth insulation film can form a reflection enhancing film, and the reflection performance can be improved.

［適用例８］本適用例に係る電子機器は、上記に記載の電気光学装置を備えることを特
徴とする。 Application Example 8 An electronic apparatus according to this application example includes the electro-optical device described above.

本適用例によれば、上記した電気光学装置を備えているので、輝度やコントラストなど
の表示特性を向上させることが可能な電子機器を提供することができる。 According to this application example, since the above-described electro-optical device is provided, it is possible to provide an electronic apparatus capable of improving display characteristics such as luminance and contrast.

第１実施形態の液晶装置の構成を示す模式平面図。1 is a schematic plan view illustrating a configuration of a liquid crystal device according to a first embodiment. 図１に示す液晶装置のＨ−Ｈ’線に沿う模式断面図。FIG. 2 is a schematic cross-sectional view taken along the line H-H ′ of the liquid crystal device illustrated in FIG. 1. 液晶装置の電気的な構成を示す等価回路図。FIG. 3 is an equivalent circuit diagram illustrating an electrical configuration of the liquid crystal device. 液晶装置の構造を示す模式断面図。FIG. 3 is a schematic cross-sectional view illustrating a structure of a liquid crystal device. 液晶装置の製造方法を工程順に示すフローチャート。5 is a flowchart showing a method for manufacturing a liquid crystal device in the order of steps. 液晶装置の製造方法のうち一部の製造方法を示す模式断面図。FIG. 5 is a schematic cross-sectional view illustrating a part of the manufacturing method of the liquid crystal device. 液晶装置の製造方法のうち一部の製造方法を示す模式断面図。FIG. 5 is a schematic cross-sectional view illustrating a part of the manufacturing method of the liquid crystal device. 液晶装置を備えた電子機器の構成を示す模式図。FIG. 11 is a schematic diagram illustrating a configuration of an electronic device including a liquid crystal device. 第２実施形態の液晶装置の構成を示す模式断面図。FIG. 6 is a schematic cross-sectional view illustrating a configuration of a liquid crystal device according to a second embodiment. 図９に示す液晶装置のＡ部を拡大して示す拡大断面図。The expanded sectional view which expands and shows the A section of the liquid crystal device shown in FIG.

以下、本発明を具体化した実施形態について図面に従って説明する。なお、使用する図
面は、説明する部分が認識可能な状態となるように、適宜拡大または縮小して表示してい
る。 DESCRIPTION OF EXEMPLARY EMBODIMENTS Hereinafter, embodiments of the invention will be described with reference to the drawings. Note that the drawings to be used are appropriately enlarged or reduced so that the part to be described can be recognized.

なお、以下の形態において、例えば「基板上に」と記載された場合、基板の上に接する
ように配置される場合、または基板の上に他の構成物を介して配置される場合、または基
板の上に一部が接するように配置され、一部が他の構成物を介して配置される場合を表す
ものとする。 In the following embodiments, for example, when “on the substrate” is described, the substrate is disposed so as to be in contact with the substrate, or is disposed on the substrate via another component, or the substrate. It is assumed that a part is arranged so as to be in contact with each other and a part is arranged via another component.

本実施形態では、電気光学装置として、薄膜トランジスター（ＴＦＴ：Thin Film Tran
sistor）を画素のスイッチング素子として備えたアクティブマトリックス型の液晶装置を
例に挙げて説明する。この液晶装置は、例えば、投射型表示装置（液晶プロジェクター）
の光変調素子（液晶ライトバルブ）として好適に用いることができるものである。 In the present embodiment, a thin film transistor (TFT) is used as the electro-optical device.
An active matrix type liquid crystal device having a sistor) as a pixel switching element will be described as an example. This liquid crystal device is, for example, a projection display device (liquid crystal projector)
It can be suitably used as a light modulation element (liquid crystal light valve).

（第１実施形態）
＜電気光学装置としての液晶装置の構成＞
図１は、液晶装置の構成を示す模式平面図である。図２は、図１に示す液晶装置のＨ−
Ｈ’線に沿う模式断面図である。図３は、液晶装置の電気的な構成を示す等価回路図であ
る。以下、液晶装置の構成を、図１〜図３を参照しながら説明する。 (First embodiment)
<Configuration of liquid crystal device as electro-optical device>
FIG. 1 is a schematic plan view showing the configuration of the liquid crystal device. FIG. 2 shows the H-of the liquid crystal device shown in FIG.
It is a schematic cross section along a H 'line. FIG. 3 is an equivalent circuit diagram showing an electrical configuration of the liquid crystal device. Hereinafter, the configuration of the liquid crystal device will be described with reference to FIGS.

図１及び図２に示すように、本実施形態の液晶装置１００は、対向配置された素子基板
１０および対向基板２０と、これら一対の基板によって挟持された液晶層１５とを有する
。素子基板１０を構成する第１基材１０ａ（基板）、および対向基板２０を構成する第２
基材２０ａは、例えば、ガラス基板、石英基板などの透明基板、又はシリコン基板が用い
られている。 As shown in FIGS. 1 and 2, the liquid crystal device 100 according to the present embodiment includes an element substrate 10 and a counter substrate 20 that are disposed to face each other, and a liquid crystal layer 15 that is sandwiched between the pair of substrates. A first base material 10a (substrate) constituting the element substrate 10 and a second material constituting the counter substrate 20
As the base material 20a, for example, a transparent substrate such as a glass substrate or a quartz substrate, or a silicon substrate is used.

素子基板１０は対向基板２０よりも大きく、両基板は、対向基板２０の外周に沿って配
置されたシール材１４を介して接合されている。その隙間に正または負の誘電異方性を有
する液晶が封入されて液晶層１５を構成している。シール材１４は、例えば熱硬化性又は
紫外線硬化性のエポキシ樹脂などの接着剤が採用されている。シール材１４には、一対の
基板の間隔を一定に保持するためのスペーサー（図示省略）が混入されている。 The element substrate 10 is larger than the counter substrate 20, and both the substrates are bonded via a sealing material 14 disposed along the outer periphery of the counter substrate 20. Liquid crystal layer 15 is configured by sealing liquid crystal having positive or negative dielectric anisotropy in the gap. For the sealing material 14, for example, an adhesive such as a thermosetting or ultraviolet curable epoxy resin is employed. Spacers (not shown) are mixed in the sealing material 14 to keep the distance between the pair of substrates constant.

シール材１４の内側には、複数の画素Ｐが配列した画素領域Ｅ（表示領域）が設けられ
ている。画素領域Ｅは、表示に寄与する複数の画素Ｐに加えて、複数の画素Ｐを囲むよう
に配置されたダミー画素を含むとしてもよい。また、図１及び図２では図示を省略したが
、画素領域Ｅにおいて複数の画素Ｐをそれぞれ平面的に区分する遮光部（ブラックマトリ
ックス；ＢＭ）が対向基板２０に設けられている。 A pixel region E (display region) in which a plurality of pixels P are arranged is provided inside the sealing material 14. The pixel region E may include dummy pixels arranged so as to surround the plurality of pixels P in addition to the plurality of pixels P contributing to display. Although not shown in FIGS. 1 and 2, a light shielding portion (black matrix; BM) that divides a plurality of pixels P in the pixel area E in a plane is provided on the counter substrate 20.

素子基板１０の１辺部に沿ったシール材１４と該１辺部との間に、データ線駆動回路２
２が設けられている。また、該１辺部に対向する他の１辺部に沿ったシール材１４と画素
領域Ｅとの間に、検査回路２５が設けられている。さらに、該１辺部と直交し互いに対向
する他の２辺部に沿ったシール材１４と画素領域Ｅとの間に走査線駆動回路２４が設けら
れている。該１辺部と対向する他の１辺部に沿ったシール材１４と検査回路２５との間に
は、２つの走査線駆動回路２４を繋ぐ複数の配線２９が設けられている。 Between the sealing material 14 along one side of the element substrate 10 and the one side, the data line driving circuit 2
2 is provided. In addition, an inspection circuit 25 is provided between the sealing material 14 and the pixel region E along the other one side facing the one side. Further, a scanning line driving circuit 24 is provided between the sealing material 14 and the pixel region E along the other two sides orthogonal to the one side and facing each other. A plurality of wirings 29 connecting the two scanning line driving circuits 24 are provided between the sealing material 14 and the inspection circuit 25 along the other one side facing the one side.

対向基板２０側における額縁状に配置されたシール材１４の内側には、同じく額縁状に
遮光部１８（見切り部）が設けられている。遮光部１８は、例えば、遮光性の金属あるい
は金属酸化物などからなり、遮光部１８の内側が複数の画素Ｐを有する画素領域Ｅとなっ
ている。なお、図１では図示を省略したが、画素領域Ｅにおいても複数の画素Ｐを平面的
に区分する遮光部が設けられている。 Inside the sealing material 14 arranged in a frame shape on the counter substrate 20 side, a light shielding portion 18 (parting portion) is also provided in the same frame shape. The light shielding portion 18 is made of, for example, a light shielding metal or metal oxide, and the inside of the light shielding portion 18 is a pixel region E having a plurality of pixels P. Although not shown in FIG. 1, the pixel region E is also provided with a light-shielding portion that divides a plurality of pixels P in a plane.

これらデータ線駆動回路２２、走査線駆動回路２４に繋がる配線は、該１辺部に沿って
配列した複数の外部接続用端子６１に接続されている。以降、該１辺部に沿った方向をＸ
方向とし、該１辺部と直交し互いに対向する他の２辺部に沿った方向をＹ方向として説明
する。なお、検査回路２５の配置はこれに限定されず、データ線駆動回路２２に沿ったシ
ール材１４と画素領域Ｅとの間に設けてもよい。 Wirings connected to the data line driving circuit 22 and the scanning line driving circuit 24 are connected to a plurality of external connection terminals 61 arranged along the one side. Hereinafter, the direction along the one side is X
The direction along the other two sides that are orthogonal to the one side and face each other will be described as the Y direction. The arrangement of the inspection circuit 25 is not limited to this, and the inspection circuit 25 may be provided between the sealing material 14 along the data line driving circuit 22 and the pixel region E.

図２に示すように、第１基材１０ａの液晶層１５側の表面には、画素Ｐごとに設けられ
た光反射性を有する画素電極２７（反射膜）およびスイッチング素子である薄膜トランジ
スター（ＴＦＴ：Thin Film Transistor、以降、「ＴＦＴ３０」と呼称する）と、信号配
線と、これらを覆う配向膜２８とが形成されている。 As shown in FIG. 2, on the surface of the first base material 10a on the liquid crystal layer 15 side, a light-reflective pixel electrode 27 (reflective film) provided for each pixel P and a thin film transistor (TFT) as a switching element are provided. : Thin Film Transistor, hereinafter referred to as “TFT 30”), signal wirings, and an alignment film 28 covering them.

画素電極２７は、光反射性の例えばＡｌ（アルミニウム）やＡｇ（銀）またはこれらの
金属の合金や酸化物などの化合物を用いて形成することができる。また、ＴＦＴ３０にお
ける半導体層に光が入射してスイッチング動作が不安定になることを防ぐ遮光構造が採用
されている。本発明における素子基板１０は、少なくとも画素電極２７、ＴＦＴ３０、信
号配線、配向膜２８を含むものである。 The pixel electrode 27 can be formed using a light reflective compound such as Al (aluminum) or Ag (silver) or an alloy or oxide of these metals. In addition, a light shielding structure is employed that prevents light from entering the semiconductor layer in the TFT 30 to make the switching operation unstable. The element substrate 10 in the present invention includes at least the pixel electrode 27, the TFT 30, the signal wiring, and the alignment film 28.

対向基板２０の液晶層１５側の表面には、遮光部１８と、これを覆うように成膜された
平坦化層３３と、平坦化層３３を覆うように設けられた対向電極３１と、対向電極３１を
覆う配向膜３２とが設けられている。本発明における対向基板２０は、少なくとも遮光部
１８、対向電極３１、配向膜３２を含むものである。 On the surface of the counter substrate 20 on the liquid crystal layer 15 side, a light shielding portion 18, a planarizing layer 33 formed so as to cover the light shielding portion 18, a counter electrode 31 provided so as to cover the planarizing layer 33, An alignment film 32 that covers the electrode 31 is provided. The counter substrate 20 in the present invention includes at least the light shielding portion 18, the counter electrode 31, and the alignment film 32.

遮光部１８は、図１に示すように、画素領域Ｅを取り囲むと共に、平面的に走査線駆動
回路２４、検査回路２５と重なる位置に設けられている（図示簡略）。これにより対向基
板２０側からこれらの駆動回路を含む周辺回路に入射する光を遮蔽して、周辺回路が光に
よって誤動作することを防止する役目を果たしている。また、不必要な迷光が画素領域Ｅ
に入射しないように遮蔽して、画素領域Ｅの表示における高いコントラストを確保してい
る。 As shown in FIG. 1, the light shielding unit 18 surrounds the pixel region E and is provided at a position that overlaps the scanning line driving circuit 24 and the inspection circuit 25 in a plan view (illustration is simplified). Thus, the light incident on the peripheral circuit including these drive circuits from the counter substrate 20 side is shielded, and the peripheral circuit is prevented from malfunctioning due to the light. In addition, unnecessary stray light is generated in the pixel region E.
In order to prevent the light from being incident on the pixel region E, a high contrast in the display of the pixel region E is ensured.

平坦化層３３は、例えば酸化シリコンなどの無機材料からなり、光透過性を有して遮光
部１８を覆うように設けられている。このような平坦化層３３の形成方法としては、例え
ばプラズマＣＶＤ（Chemical Vapor Deposition）法などを用いて成膜する方法が挙げら
れる。 The planarization layer 33 is made of, for example, an inorganic material such as silicon oxide, and is provided so as to cover the light shielding portion 18 with light transmittance. As a method for forming such a planarization layer 33, for example, a method of forming a film by using a plasma CVD (Chemical Vapor Deposition) method or the like can be cited.

対向電極３１は、例えばＩＴＯ（Indium Tin Oxide）などの透明導電膜からなり、平坦
化層３３を覆うと共に、図１に示すように対向基板２０の四隅に設けられた上下導通部２
６により素子基板１０側の配線に電気的に接続している。 The counter electrode 31 is made of a transparent conductive film such as ITO (Indium Tin Oxide), for example, covers the planarization layer 33 and is provided with vertical conduction portions 2 provided at the four corners of the counter substrate 20 as shown in FIG.
6 is electrically connected to the wiring on the element substrate 10 side.

画素電極２７を覆う配向膜２８および対向電極３１を覆う配向膜３２は、液晶装置１０
０の光学設計に基づいて選定される。例えば、ポリイミドなどの有機材料を成膜して、そ
の表面をラビングすることにより、正の誘電異方性を有する液晶分子に対して略水平配向
処理が施された有機配向膜や、気相成長法を用いてＳｉＯｘ（酸化シリコン）などの無機
材料を成膜して、負の誘電異方性を有する液晶分子に対して略垂直配向させた無機配向膜
が挙げられる。本実施形態では、配向膜２８，３２として上記無機配向膜が採用されてい
る。 The alignment film 28 covering the pixel electrode 27 and the alignment film 32 covering the counter electrode 31 are provided in the liquid crystal device 10.
Selected based on zero optical design. For example, by depositing an organic material such as polyimide and rubbing the surface, an organic alignment film obtained by subjecting liquid crystal molecules having positive dielectric anisotropy to a substantially horizontal alignment process, or vapor phase growth Examples thereof include an inorganic alignment film formed by depositing an inorganic material such as SiOx (silicon oxide) using a method and substantially vertically aligning liquid crystal molecules having negative dielectric anisotropy. In the present embodiment, the inorganic alignment film is employed as the alignment films 28 and 32.

このような液晶装置１００は反射型であって、画素Ｐが非駆動時に暗表示となるノーマ
リーブラックモードや、非駆動時に明表示となるノーマリーホワイトモードの光学設計が
採用される。光学設計に応じて、光の入射側（射出側）に偏光素子が配置されて用いられ
る。 Such a liquid crystal device 100 is of a reflective type, and adopts an optical design of a normally black mode in which the pixel P is darkly displayed when not driven or a normally white mode in which the pixel P is brightly displayed when not driven. Depending on the optical design, a polarizing element is arranged on the light incident side (emission side).

図３に示すように、液晶装置１００は、少なくとも画素領域Ｅにおいて互いに絶縁され
て直交する複数の走査線３ａおよび複数のデータ線６ａと、容量線３ｂとを有する。走査
線３ａが延在する方向がＸ方向であり、データ線６ａが延在する方向がＹ方向である。 As shown in FIG. 3, the liquid crystal device 100 includes a plurality of scanning lines 3 a and a plurality of data lines 6 a that are insulated and orthogonal to each other at least in the pixel region E, and a capacitor line 3 b. The direction in which the scanning line 3a extends is the X direction, and the direction in which the data line 6a extends is the Y direction.

走査線３ａとデータ線６ａならびに容量線３ｂと、これらの信号線類により区分された
領域に、画素電極２７と、ＴＦＴ３０と、容量素子１６とが設けられ、これらが画素Ｐの
画素回路を構成している。 A pixel electrode 27, a TFT 30, and a capacitive element 16 are provided in a region divided by the scanning line 3a, the data line 6a, the capacitive line 3b, and these signal lines, and these constitute a pixel circuit of the pixel P. doing.

走査線３ａはＴＦＴ３０のゲートに電気的に接続され、データ線６ａはＴＦＴ３０のデ
ータ線側ソースドレイン領域（ソース領域）に電気的に接続されている。画素電極２７は
、ＴＦＴ３０の画素電極側ソースドレイン領域（ドレイン領域）に電気的に接続されてい
る。 The scanning line 3 a is electrically connected to the gate of the TFT 30, and the data line 6 a is electrically connected to the data line side source / drain region (source region) of the TFT 30. The pixel electrode 27 is electrically connected to the pixel electrode side source / drain region (drain region) of the TFT 30.

データ線６ａは、データ線駆動回路２２（図１参照）に接続されており、データ線駆動
回路２２から供給される画像信号Ｄ１，Ｄ２，…，Ｄｎを画素Ｐに供給する。走査線３ａ
は、走査線駆動回路２４（図１参照）に接続されており、走査線駆動回路２４から供給さ
れる走査信号ＳＣ１，ＳＣ２，…，ＳＣｍを各画素Ｐに供給する。 The data line 6a is connected to the data line driving circuit 22 (see FIG. 1), and supplies image signals D1, D2,..., Dn supplied from the data line driving circuit 22 to the pixels P. Scan line 3a
Are connected to a scanning line driving circuit 24 (see FIG. 1), and supply scanning signals SC1, SC2,..., SCm supplied from the scanning line driving circuit 24 to each pixel P.

データ線駆動回路２２からデータ線６ａに供給される画像信号Ｄ１〜Ｄｎは、この順に
線順次で供給してもよく、互いに隣り合う複数のデータ線６ａ同士に対してグループごと
に供給してもよい。走査線駆動回路２４は、走査線３ａに対して、走査信号ＳＣ１〜ＳＣ
ｍを所定のタイミングで供給する。 The image signals D1 to Dn supplied from the data line driving circuit 22 to the data lines 6a may be supplied line-sequentially in this order, or may be supplied for each of a plurality of adjacent data lines 6a for each group. Good. The scanning line driving circuit 24 scans the scanning signals SC1 to SC with respect to the scanning line 3a.
m is supplied at a predetermined timing.

液晶装置１００は、スイッチング素子であるＴＦＴ３０が走査信号ＳＣ１〜ＳＣｍの入
力により一定期間だけオン状態とされることで、データ線６ａから供給される画像信号Ｄ
１〜Ｄｎが所定のタイミングで画素電極２７に書き込まれる構成となっている。そして、
画素電極２７を介して液晶層１５に書き込まれた所定レベルの画像信号Ｄ１〜Ｄｎは、画
素電極２７と液晶層１５を介して対向配置された対向電極３１との間で一定期間保持され
る。 In the liquid crystal device 100, the image signal D supplied from the data line 6a is turned on when the TFT 30, which is a switching element, is turned on for a certain period by the input of the scanning signals SC1 to SCm.
1 to Dn are written to the pixel electrode 27 at a predetermined timing. And
Image signals D1 to Dn of a predetermined level written to the liquid crystal layer 15 through the pixel electrode 27 are held for a certain period between the pixel electrode 27 and the counter electrode 31 arranged to face each other through the liquid crystal layer 15.

保持された画像信号Ｄ１〜Ｄｎがリークするのを防止するため、画素電極２７と対向電
極３１との間に形成される液晶容量と並列に容量素子１６が接続されている。容量素子１
６は、ＴＦＴ３０の画素電極側ソースドレイン領域と容量線３ｂとの間に設けられている
。容量素子１６は、２つの容量電極の間に誘電体層を有するものである。 In order to prevent the held image signals D1 to Dn from leaking, the capacitive element 16 is connected in parallel with the liquid crystal capacitance formed between the pixel electrode 27 and the counter electrode 31. Capacitance element 1
6 is provided between the pixel electrode side source / drain region of the TFT 30 and the capacitor line 3b. The capacitive element 16 has a dielectric layer between two capacitive electrodes.

図４は、液晶装置の構造を示す模式断面図である。以下、液晶装置の構造を、図４を参
照しながら説明する。なお、図４は、各構成要素の断面的な位置関係を示すものであり、
明示可能な尺度で表されている。 FIG. 4 is a schematic cross-sectional view showing the structure of the liquid crystal device. Hereinafter, the structure of the liquid crystal device will be described with reference to FIG. In addition, FIG. 4 shows the cross-sectional positional relationship of each component,
Expressed on an explicit scale.

図４に示すように、液晶装置１００は、一対の基板のうち一方の素子基板１０と、これ
に対向配置される他方の対向基板２０とを備えている。素子基板１０を構成する第１基材
１０ａ、及び対向基板２０を構成する第２基材２０ａは、上記したように、例えば、石英
基板等によって構成されている。 As shown in FIG. 4, the liquid crystal device 100 includes one element substrate 10 out of a pair of substrates and the other counter substrate 20 disposed to face the element substrate 10. As described above, the first base material 10a configuring the element substrate 10 and the second base material 20a configuring the counter substrate 20 are configured by, for example, a quartz substrate or the like.

第１基材１０ａ上には、チタン（Ｔｉ）やクロム（Ｃｒ）等からなる下側遮光膜３ｃが
形成されている。下側遮光膜３ｃは、平面的に格子状にパターニングされており、各画素
の開口領域を規定している。なお、下側遮光膜３ｃは、走査線３ａの一部として機能する
ようにしてもよい。第１基材１０ａ及び下側遮光膜３ｃ上には、シリコン酸化膜等からな
る下地絶縁層１１ａが形成されている。 A lower light-shielding film 3c made of titanium (Ti), chromium (Cr), or the like is formed on the first base material 10a. The lower light-shielding film 3c is planarly patterned in a lattice shape and defines an opening area of each pixel. The lower light shielding film 3c may function as a part of the scanning line 3a. A base insulating layer 11a made of a silicon oxide film or the like is formed on the first base material 10a and the lower light shielding film 3c.

下地絶縁層１１ａ上には、ＴＦＴ３０及び走査線３ａ等が形成されている。ＴＦＴ３０
は、例えば、ＬＤＤ（Lightly Doped Drain）構造を有しており、ポリシリコン等からな
る半導体層３０ａと、半導体層３０ａ上に形成されたゲート絶縁膜１１ｇと、ゲート絶縁
膜１１ｇ上に形成されたポリシリコン膜等からなるゲート電極３０ｇとを有する。上記し
たように、走査線３ａは、ゲート電極３０ｇとしても機能する。 On the base insulating layer 11a, the TFT 30, the scanning line 3a, and the like are formed. TFT30
Has, for example, an LDD (Lightly Doped Drain) structure, and is formed on the semiconductor layer 30a made of polysilicon, the gate insulating film 11g formed on the semiconductor layer 30a, and the gate insulating film 11g. A gate electrode 30g made of a polysilicon film or the like. As described above, the scanning line 3a also functions as the gate electrode 30g.

半導体層３０ａは、例えば、リン（Ｐ）イオン等のＮ型の不純物イオンが注入されるこ
とにより、Ｎ型のＴＦＴ３０として形成されている。具体的には、半導体層３０ａは、チ
ャネル領域３０ｃと、データ線側ＬＤＤ領域３０ｓ１と、データ線側ソースドレイン領域
３０ｓと、画素電極側ＬＤＤ領域３０ｄ１と、画素電極側ソースドレイン領域３０ｄとを
備えている。 The semiconductor layer 30a is formed as an N-type TFT 30 by implanting N-type impurity ions such as phosphorus (P) ions. Specifically, the semiconductor layer 30a includes a channel region 30c, a data line side LDD region 30s1, a data line side source / drain region 30s, a pixel electrode side LDD region 30d1, and a pixel electrode side source / drain region 30d. ing.

チャネル領域３０ｃには、ボロン（Ｂ）イオン等のＰ型の不純物イオンがドープされて
いる。その他の領域（３０ｓ１，３０ｓ，３０ｄ１，３０ｄ）には、リン（Ｐ）イオン等
のＮ型の不純物イオンがドープされている。このように、ＴＦＴ３０は、Ｎ型のＴＦＴと
して形成されている。 The channel region 30c is doped with P-type impurity ions such as boron (B) ions. The other regions (30s1, 30s, 30d1, 30d) are doped with N-type impurity ions such as phosphorus (P) ions. Thus, the TFT 30 is formed as an N-type TFT.

ゲート電極３０ｇ、下地絶縁層１１ａ、及び走査線３ａ上には、シリコン酸化膜等から
なる第１層間絶縁層１１ｂが形成されている。第１層間絶縁層１１ｂ上には、容量素子１
６が設けられている。具体的には、ＴＦＴ３０の画素電極側ソースドレイン領域３０ｄ及
び画素電極２７に電気的に接続された画素電位側容量電極としての第１容量電極１６ａと
、固定電位側容量電極としての容量線３ｂ（第２容量電極１６ｂ）の一部とが、誘電体膜
１６ｃを介して対向配置されることにより、容量素子１６が形成されている。 A first interlayer insulating layer 11b made of a silicon oxide film or the like is formed on the gate electrode 30g, the base insulating layer 11a, and the scanning line 3a. On the first interlayer insulating layer 11b, the capacitive element 1
6 is provided. Specifically, the first capacitor electrode 16a as the pixel potential side capacitor electrode electrically connected to the pixel electrode side source / drain region 30d and the pixel electrode 27 of the TFT 30, and the capacitor line 3b (as the fixed potential side capacitor electrode). A part of the second capacitor electrode 16b) is disposed to face the dielectric film 16c, whereby the capacitor element 16 is formed.

容量線３ｂ（第２容量電極１６ｂ）は、例えば、Ｔｉ（チタン）、Ｃｒ（クロム）、Ｗ
（タングステン）、Ｔａ（タンタル）、Ｍｏ（モリブデン）等の高融点金属のうち少なく
とも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層した
もの等からなる。或いは、Ａｌ（アルミニウム）膜から形成することも可能である。 The capacitor line 3b (second capacitor electrode 16b) is made of, for example, Ti (titanium), Cr (chromium), W
It consists of a single metal, an alloy, a metal silicide, a polysilicide, or a laminate of these, including at least one of refractory metals such as (tungsten), Ta (tantalum), and Mo (molybdenum). Alternatively, it can be formed from an Al (aluminum) film.

第１容量電極１６ａは、例えば、導電性のポリシリコン膜からなり容量素子１６の画素
電位側容量電極として機能する。ただし、第１容量電極１６ａは、容量線３ｂと同様に、
金属又は合金を含む単一層膜又は多層膜から構成してもよい。第１容量電極１６ａは、画
素電位側容量電極としての機能のほか、コンタクトホールＣＮＴ５２、中継配線５５、コ
ンタクトホールＣＮＴ５３、ＣＮＴ５１を介して、画素電極２７とＴＦＴ３０の画素電極
側ソースドレイン領域３０ｄ（ドレイン領域）とを中継接続する機能を有する。 The first capacitor electrode 16 a is made of, for example, a conductive polysilicon film and functions as a pixel potential side capacitor electrode of the capacitor element 16. However, the first capacitor electrode 16a is similar to the capacitor line 3b.
You may comprise from the single | mono layer film | membrane or multilayer film containing a metal or an alloy. In addition to the function as the pixel potential side capacitor electrode, the first capacitor electrode 16a is connected to the pixel electrode 27 and the pixel electrode side source / drain region 30d (drain) via the contact hole CNT52, the relay wiring 55, and the contact holes CNT53 and CNT51. A region).

容量素子１６上には、第２層間絶縁層１１ｃを介してデータ線６ａが形成されている。
データ線６ａは、第１層間絶縁層１１ｂ及び第２層間絶縁層１１ｃに開孔されたコンタク
トホールＣＮＴ５４を介して、半導体層３０ａのデータ線側ソースドレイン領域３０ｓ（
ソース領域）に電気的に接続されている。 A data line 6a is formed on the capacitive element 16 via the second interlayer insulating layer 11c.
The data line 6a is connected to the data line side source / drain region 30s (s) of the semiconductor layer 30a through the contact hole CNT54 formed in the first interlayer insulating layer 11b and the second interlayer insulating layer 11c.
Electrically connected to the source region).

データ線６ａ上には、第１平坦化膜１２ａ（第１絶縁膜）、第２絶縁膜１２ｂ、及び第
３絶縁膜１２ｃが順に積層されている。なお、これら３つの絶縁膜をまとめて平坦化膜１
２と称する。第１平坦化膜１２ａの材料は、例えば、ＮＳＧ（Nondoped Silicate Glass
）である。第２絶縁膜１２ｂの材料は、例えば、ＢＰＳＧ（Boron Phosphorus Silicon G
lass）である。第３絶縁膜１２ｃの材料は、例えば、ＮＳＧである。 On the data line 6a, a first planarizing film 12a (first insulating film), a second insulating film 12b, and a third insulating film 12c are sequentially stacked. Note that these three insulating films are combined into a planarizing film 1.
2 is called. The material of the first planarizing film 12a is, for example, NSG (Nondoped Silicate Glass
). The material of the second insulating film 12b is, for example, BPSG (Boron Phosphorus Silicon G
lass). The material of the third insulating film 12c is, for example, NSG.

ＢＰＳＧにおけるボロン（Ｂ）の含有量は、例えば、１〜５ｗｔ％である。ＢＰＳＧに
おけるリン（Ｐ）の含有量は、例えば、３〜６ｗｔ％である。 The content of boron (B) in BPSG is, for example, 1 to 5 wt%. The content of phosphorus (P) in BPSG is, for example, 3 to 6 wt%.

第３絶縁膜１２ｃ上には、画素電極２７が形成されている。画素電極２７は、平坦化膜
１２及び第２層間絶縁層１１ｃに開孔されたコンタクトホールＣＮＴ５２、ＣＮＴ５３、
中継配線５５を介して第１容量電極１６ａに接続されることにより、半導体層３０ａの画
素電極側ソースドレイン領域３０ｄ（ドレイン領域）に電気的に接続されている。なお、
画素電極２７の材料は、上記したように、光反射性を有するアルミニウムで構成されてい
る。 A pixel electrode 27 is formed on the third insulating film 12c. The pixel electrode 27 has contact holes CNT52, CNT53, CNT53 opened in the planarizing film 12 and the second interlayer insulating layer 11c.
By being connected to the first capacitor electrode 16a via the relay wiring 55, it is electrically connected to the pixel electrode side source / drain region 30d (drain region) of the semiconductor layer 30a. In addition,
As described above, the material of the pixel electrode 27 is made of aluminum having light reflectivity.

画素電極２７が設けられた第３絶縁膜１２ｃ上には、酸化シリコン（ＳｉＯ₂）などの
無機材料を斜方蒸着した配向膜２８が設けられている。配向膜２８上には、シール材１４
（図１及び図２参照）により囲まれた空間に液晶等が封入された液晶層１５が設けられて
いる。 On the third insulating film 12c on which the pixel electrode 27 is provided, an alignment film 28 obtained by oblique deposition of an inorganic material such as silicon oxide (SiO ₂ ) is provided. On the alignment film 28, the sealing material 14
A liquid crystal layer 15 in which liquid crystal or the like is sealed is provided in a space surrounded by (see FIGS. 1 and 2).

一方、第２基材２０ａ上には、その全面に渡って対向電極３１が設けられている。対向
電極３１上（図４では下側）には、酸化シリコン（ＳｉＯ₂）などの無機材料を斜方蒸着
した配向膜３２が設けられている。対向電極３１は、例えばＩＴＯ膜等の透明導電性膜か
らなる。 On the other hand, the counter electrode 31 is provided on the entire surface of the second base material 20a. On the counter electrode 31 (on the lower side in FIG. 4), an alignment film 32 obtained by obliquely depositing an inorganic material such as silicon oxide (SiO ₂ ) is provided. The counter electrode 31 is made of a transparent conductive film such as an ITO film.

液晶層１５は、画素電極２７からの電界が印加されていない状態で配向膜２８，３２に
よって所定の配向状態をとる。シール材１４は、素子基板１０及び対向基板２０をそれら
の周辺で貼り合わせるための、例えば光硬化性樹脂や熱硬化性樹脂からなる接着剤であり
、両基板間の距離を所定値とするためのグラスファイバー或いはガラスビーズ等のスペー
サーが混入されている。 The liquid crystal layer 15 takes a predetermined alignment state by the alignment films 28 and 32 in a state where an electric field from the pixel electrode 27 is not applied. The sealing material 14 is an adhesive made of, for example, a photocurable resin or a thermosetting resin, for bonding the element substrate 10 and the counter substrate 20 around them, and a distance between the two substrates is set to a predetermined value. Spacers such as glass fiber or glass beads are mixed.

＜液晶装置の製造方法＞
図５は、液晶装置の製造方法を工程順に示すフローチャートである。図６及び図７は、
液晶装置の製造方法のうち一部の製造方法を示す模式断面図である。以下、液晶装置の製
造方法を、図５〜図７を参照しながら説明する。なお、説明の便宜上、第１基材１０ａか
ら第２層間絶縁層１１ｃまでを第１基材１０ａと称して説明する。 <Method for manufacturing liquid crystal device>
FIG. 5 is a flowchart showing a manufacturing method of the liquid crystal device in the order of steps. 6 and 7
It is a schematic cross section which shows some manufacturing methods among the manufacturing methods of a liquid crystal device. Hereinafter, a method for manufacturing the liquid crystal device will be described with reference to FIGS. For convenience of explanation, the first base material 10a to the second interlayer insulating layer 11c will be referred to as the first base material 10a.

最初に、素子基板１０側の製造方法を説明する。ステップＳ１１では、ガラス基板など
からなる第１基材１０ａ上にＴＦＴ３０等を形成する。具体的には、周知の成膜技術、フ
ォトリソグラフィ技術及びエッチング技術を用いて、第１基材１０ａ上にＴＦＴ３０など
を形成する。 First, a manufacturing method on the element substrate 10 side will be described. In step S11, the TFT 30 and the like are formed on the first base material 10a made of a glass substrate or the like. Specifically, the TFT 30 and the like are formed on the first base material 10a by using a well-known film formation technique, photolithography technique, and etching technique.

ステップＳ１２では、ＴＦＴ３０上に平坦化膜１２を形成する。具体的には、図６を参
照しながら説明する。まず、図６（ａ）に示す工程（第１絶縁膜形成工程）では、ＴＦＴ
３０などが設けられた第１基材１０ａ上の全体に第１絶縁膜１２ａを成膜する。第１絶縁
膜１２ａとしては、ＮＳＧである。第１絶縁膜１２ａは、例えば、テトラエトキシシラン
と酸素ガスとを用いた常圧ＣＶＤ法や減圧ＣＶＤ法、プラズマＣＶＤ法等、或いは、シラ
ンガスと亜酸化窒素ガスとを用いた常圧ＣＶＤ法や減圧ＣＶＤ法、プラズマＣＶＤ法等、
により形成される。第１絶縁膜１２ａの厚みは、例えば、１０００ｎｍ〜１５００ｎｍで
ある。第１絶縁膜１２ａの表面は、下層に形成されたＴＦＴ３０、配線層などに起因して
凹凸になっている。凹部の表面高さと凸部の表面高さの差さは、例えば、５００ｎｍであ
る。 In step S <b> 12, the planarizing film 12 is formed on the TFT 30. Specifically, this will be described with reference to FIG. First, in the process (first insulating film forming process) shown in FIG.
A first insulating film 12a is formed on the entire first base material 10a provided with 30 or the like. The first insulating film 12a is NSG. The first insulating film 12a is formed by, for example, an atmospheric pressure CVD method using tetraethoxysilane and oxygen gas, a low pressure CVD method, a plasma CVD method, or an atmospheric pressure CVD method using silane gas and nitrous oxide gas. Low pressure CVD method, plasma CVD method, etc.
It is formed by. The thickness of the first insulating film 12a is, for example, 1000 nm to 1500 nm. The surface of the first insulating film 12a is uneven due to the TFT 30 and the wiring layer formed in the lower layer. The difference between the surface height of the concave portion and the surface height of the convex portion is, for example, 500 nm.

次に、図６（ｂ）に示す工程（平坦化工程）では、第１絶縁膜１２ａの表面に研磨処理
を施す。研磨処理としては、ＣＭＰ（Chemical Mechanical Polishing）処理が挙げられ
る。なお、平坦化処理後の第１絶縁膜１２ａを第１平坦化膜１２ａと称する。第１平坦化
膜１２ａの厚みは、例えば、５００ｎｍ〜７００ｎｍである。これにより、第１平坦化膜
１２ａの表面が平坦化される。しかし、ＴＦＴ３０などに起因した凹凸やウエハ全体での
膜厚ばらつきは軽減されるものの、第１平坦化膜１２ａの表面には、研磨処理のときに用
いた研磨剤などによって、ひっかき傷のような窪み（スクラッチ傷４１）が形成される場
合がある。スクラッチ傷４１の深さは、例えば、２０ｎｍ〜３０ｎｍであり、ＴＦＴ３０
などに起因した凹凸より小さい。 Next, in the step (planarization step) shown in FIG. 6B, the surface of the first insulating film 12a is polished. An example of the polishing process is a CMP (Chemical Mechanical Polishing) process. The first insulating film 12a after the planarization process is referred to as a first planarization film 12a. The thickness of the first planarizing film 12a is, for example, 500 nm to 700 nm. Thereby, the surface of the first planarization film 12a is planarized. However, although the unevenness due to the TFT 30 and the like and the film thickness variation in the entire wafer are reduced, the surface of the first planarization film 12a is scratched by the abrasive used in the polishing process. A depression (scratch scratch 41) may be formed. The depth of the scratches 41 is, for example, 20 nm to 30 nm, and the TFT 30
It is smaller than the unevenness due to such as.

次に、図６（ｃ）に示す工程（第２絶縁膜形成工程）では、第１平坦化膜１２ａ上に第
２絶縁膜１２ｂを成膜する。第２絶縁膜１２ｂの材料は、例えば、ＢＰＳＧである。成膜
方法としては、例えば、テトラエトキシシランとＴＥＢ（テトラ・エチル・ボートレート
）とＴＭＯＰ（テトラ・メチル・オキシ・フォスレート）と酸素ガスとを用いた常圧ＣＶ
Ｄ法や減圧ＣＶＤ法、プラズマＣＶＤ法等、或いは、シランガスとジボランガスとフォス
ヒンガスと亜酸化窒素ガスとを用いた常圧ＣＶＤ法や減圧ＣＶＤ法、プラズマＣＶＤ法等
、により形成される。第２絶縁膜１２ｂの厚みとしては、例えば、１００ｎｍ〜２００ｎ
ｍである。第２絶縁膜１２ｂの成膜温度は、例えば、４００℃である。成膜時のＢＰＳＧ
は、成膜時のＮＳＧと比較して流動性が高い材料なので、前工程で生じたＣＭＰ研磨によ
るスクラッチ傷４１を埋めることができ、その結果、表面を平坦化することができる。 Next, in a step (second insulating film forming step) shown in FIG. 6C, a second insulating film 12b is formed on the first planarizing film 12a. The material of the second insulating film 12b is, for example, BPSG. As a film forming method, for example, atmospheric pressure CV using tetraethoxysilane, TEB (tetra-ethyl-boatate), TMOP (tetra-methyl-oxy-phosphate) and oxygen gas is used.
It is formed by a D method, a low pressure CVD method, a plasma CVD method, or the like, or an atmospheric pressure CVD method, a low pressure CVD method, a plasma CVD method or the like using silane gas, diborane gas, phosphine gas, and nitrous oxide gas. The thickness of the second insulating film 12b is, for example, 100 nm to 200 n
m. The film formation temperature of the second insulating film 12b is, for example, 400 ° C. BPSG during film formation
Is a material having higher fluidity than NSG at the time of film formation, so that scratch scratches 41 caused by CMP polishing generated in the previous process can be filled, and as a result, the surface can be flattened.

次に、図７（ｄ）に示す工程（第３絶縁膜形成工程）では、第２絶縁膜１２ｂ上に第３
絶縁膜１２ｃを成膜する。第３絶縁膜１２ｃとしては、第２絶縁膜１２ｂより透湿性の低
い材料、例えば、ＮＳＧが用いられる。第３絶縁膜１２ｃの厚みとしては、例えば、３５
ｎｍ〜５０ｎｍである。ここで用いるＮＳＧからなる第３絶縁膜１２ｃは、ＢＰＳＧによ
って吸収された水分が外部に放出されることを防ぐ（及び、水分の浸入を防止する）、キ
ャップ層の役割を果たす。なお、ＮＳＧは、ＢＰＳＧより流動性が低いが、既に平坦化さ
れたＢＰＳＧ上に下地のＮＳＧより薄く積んでいるので、平坦性の観点で問題ない。 Next, in the step (third insulating film forming step) shown in FIG. 7D, the third insulating film 12b is subjected to the third step.
An insulating film 12c is formed. As the third insulating film 12c, a material having a moisture permeability lower than that of the second insulating film 12b, for example, NSG is used. The thickness of the third insulating film 12c is, for example, 35
nm to 50 nm. The third insulating film 12c made of NSG used here serves as a cap layer that prevents moisture absorbed by BPSG from being released to the outside (and prevents moisture from entering). Note that NSG has lower fluidity than BPSG, but is thinner than the underlying NSG on the already planarized BPSG, so there is no problem in terms of flatness.

次に、ステップＳ１３（図７（ｅ））では、第３絶縁膜１２ｃ上に画素電極２７を形成
する（反射膜形成工程）。具体的には、公知の成膜技術、フォトリソグラフィ技術及びエ
ッチング技術を用いて、第３絶縁膜１２ｃ上に画素電極２７を形成する。このように、第
１平坦化膜１２ａから第３絶縁膜１２ｃを形成することにより、画素電極２７の下層の表
面を平坦化できるので、画素電極２７の平坦性を確保することが可能となり、反射率を向
上させることができる。なお、反射率は、乱反射を含まない。また、第３絶縁膜１２ｃは
、図７（ｅ）に示すように、オーバーエッチされても、防湿性が保たれる膜厚となってい
る。 Next, in step S13 (FIG. 7E), the pixel electrode 27 is formed on the third insulating film 12c (reflection film forming step). Specifically, the pixel electrode 27 is formed on the third insulating film 12c by using a known film formation technique, photolithography technique, and etching technique. In this way, by forming the third insulating film 12c from the first planarizing film 12a, the surface of the lower layer of the pixel electrode 27 can be planarized, so that the planarity of the pixel electrode 27 can be ensured and the reflection is achieved. The rate can be improved. The reflectance does not include irregular reflection. Further, as shown in FIG. 7E, the third insulating film 12c has a film thickness that maintains moisture resistance even when over-etched.

ステップＳ１４では、画素電極２７が設けられた第３絶縁膜１２ｃ上の全体に配向膜２
８を形成する。具体的には、酸化シリコン（ＳｉＯ₂）などの無機材料を斜方蒸着法を用
いて形成する。以上により、素子基板１０側が完成する。 In step S14, the alignment film 2 is entirely formed on the third insulating film 12c on which the pixel electrode 27 is provided.
8 is formed. Specifically, an inorganic material such as silicon oxide (SiO ₂ ) is formed using an oblique deposition method. Thus, the element substrate 10 side is completed.

次に、対向基板２０側の製造方法を説明する。まず、ステップＳ２１では、ガラス基板
等の透光性材料からなる第２基材２０ａ上に、周知の成膜技術、フォトリソグラフィ技術
及びエッチング技術を用いて、対向電極３１（共通電極）を形成する。 Next, a manufacturing method on the counter substrate 20 side will be described. First, in step S21, the counter electrode 31 (common electrode) is formed on the second base material 20a made of a light-transmitting material such as a glass substrate, using a known film forming technique, photolithography technique, and etching technique. .

ステップＳ２２では、対向電極３１上に配向膜３２を形成する。配向膜３２の製造方法
は、例えば、素子基板１０側の配向膜２８と同様の方法を用いて形成する。以上により、
対向基板２０側が完成する。次に、素子基板１０と対向基板２０とを貼り合わせる方法を
説明する。 In step S <b> 22, the alignment film 32 is formed on the counter electrode 31. For example, the alignment film 32 is formed using the same method as the alignment film 28 on the element substrate 10 side. With the above,
The counter substrate 20 side is completed. Next, a method for bonding the element substrate 10 and the counter substrate 20 will be described.

ステップＳ３１では、素子基板１０上にシール材１４を塗布する。具体的には、例えば
、素子基板１０とディスペンサー（吐出装置でも可能）との相対的な位置関係を変化させ
て、素子基板１０における画素領域Ｅの周縁部に（画素領域Ｅを囲むように）、一筆書き
で切れ目なくシール材１４を塗布する。 In step S <b> 31, the sealing material 14 is applied on the element substrate 10. Specifically, for example, the relative positional relationship between the element substrate 10 and a dispenser (also possible with a discharge device) is changed, so that the peripheral area of the pixel area E in the element substrate 10 is set (so as to surround the pixel area E). The sealing material 14 is applied without any breaks with a single stroke.

シール材１４としては、例えば、紫外線硬化型エポキシ樹脂が挙げられる。なお、紫外
線などの光硬化型樹脂に限定されず、熱硬化型樹脂などを用いるようにしてもよい。また
、シール材１４には、素子基板１０と対向基板２０との間隔（ギャップ或いはセルギャッ
プ）を所定値とするためのグラスファイバー或いはガラスビーズ等のギャップ材が含まれ
ている。 Examples of the sealing material 14 include an ultraviolet curable epoxy resin. In addition, it is not limited to photocurable resins, such as an ultraviolet-ray, You may make it use a thermosetting resin. Further, the sealing material 14 includes a gap material such as glass fiber or glass bead for setting the distance (gap or cell gap) between the element substrate 10 and the counter substrate 20 to a predetermined value.

ステップＳ３２では、シール材１４で囲まれた中に液晶を滴下する。具体的には、各シ
ール材１４で囲まれた領域に液晶を滴下する（ＯＤＦ（One Drop Fill）方式）。滴下す
る方法としては、例えば、インクジェットヘッドなどを用いることができる。また、液晶
は、シール材１４によって囲まれた領域（表示領域Ｅ）の中央部に滴下することが望まし
い。 In step S <b> 32, the liquid crystal is dropped inside the seal material 14. Specifically, the liquid crystal is dropped into an area surrounded by each sealing material 14 (ODF (One Drop Fill) method). As a dropping method, for example, an ink jet head can be used. Further, it is desirable that the liquid crystal is dropped on the central portion of the region (display region E) surrounded by the sealing material 14.

ステップＳ３３では、素子基板１０と対向基板２０とを貼り合わせる。具体的には、素
子基板１０に塗布されたシール材１４を介して素子基板１０と対向基板２０とを貼り合わ
せる。より具体的には、互いの基板１０，２０の平面的な縦方向や横方向の位置精度を確
保しながら行う。以上により、液晶装置１００が完成する。 In step S33, the element substrate 10 and the counter substrate 20 are bonded together. Specifically, the element substrate 10 and the counter substrate 20 are bonded together via the sealing material 14 applied to the element substrate 10. More specifically, it is performed while ensuring the positional accuracy in the vertical and horizontal directions of the substrates 10 and 20. Thus, the liquid crystal device 100 is completed.

＜電子機器の構成＞
図８は、上記した液晶装置を備えた電子機器（反射型の投射型表示装置：液晶プロジェ
クター）の構成を示す模式図である。以下、電子機器の構成について、図８を参照しなが
ら説明する。 <Configuration of electronic equipment>
FIG. 8 is a schematic diagram showing a configuration of an electronic apparatus (reflection type projection display device: liquid crystal projector) provided with the liquid crystal device described above. Hereinafter, the configuration of the electronic device will be described with reference to FIG.

図８に示すように、本実施形態の電子機器としての液晶プロジェクター１５００は、シ
ステム光軸Ｌに沿って配置された偏光照明装置１１００と、３つのダイクロイックミラー
１１１１，１１１２，１１１５と、２つの反射ミラー１１１３，１１１４と、３つの光変
調素子としての反射型の液晶ライトバルブ１２５０，１２６０，１２７０と、クロスダイ
クロイックプリズム１２０６と、投射レンズ１２０７とを備えている。 As shown in FIG. 8, a liquid crystal projector 1500 as an electronic apparatus according to the present embodiment includes a polarization illumination device 1100 arranged along the system optical axis L, three dichroic mirrors 1111, 1112 and 1115, and two reflections. Mirrors 1113, 1114, reflection type liquid crystal light valves 1250, 1260, 1270 as three light modulation elements, a cross dichroic prism 1206, and a projection lens 1207 are provided.

偏光照明装置１１００は、ハロゲンランプなどの白色光源からなる光源としてのランプ
ユニット１１０１と、インテグレーターレンズ１１０２と、偏光変換素子１１０３とから
概略構成されている。 The polarized light illumination device 1100 is generally configured by a lamp unit 1101 as a light source composed of a white light source such as a halogen lamp, an integrator lens 1102, and a polarization conversion element 1103.

偏光照明装置１１００から射出された偏光光束は、互いに直交して配置されたダイクロ
イックミラー１１１１とダイクロイックミラー１１１２とに入射する。光分離素子として
のダイクロイックミラー１１１１は、入射した偏光光束のうち赤色光（Ｒ）を反射する。
もう一方の光分離素子としてのダイクロイックミラー１１１２は、入射した偏光光束のう
ち緑色光（Ｇ）と青色光（Ｂ）とを反射する。 The polarized light beam emitted from the polarization illumination device 1100 is incident on the dichroic mirror 1111 and the dichroic mirror 1112 which are arranged orthogonal to each other. A dichroic mirror 1111 serving as a light separation element reflects red light (R) in the incident polarized light flux.
The dichroic mirror 1112 as the other light separation element reflects green light (G) and blue light (B) in the incident polarized light flux.

反射した赤色光（Ｒ）は反射ミラー１１１３により再び反射され、液晶ライトバルブ１
２５０に入射する。一方、反射した緑色光（Ｇ）と青色光（Ｂ）とは反射ミラー１１１４
により再び反射して光分離素子としてのダイクロイックミラー１１１５に入射する。ダイ
クロイックミラー１１１５は緑色光（Ｇ）を反射し、青色光（Ｂ）を透過する。反射した
緑色光（Ｇ）は液晶ライトバルブ１２６０に入射する。透過した青色光（Ｂ）は液晶ライ
トバルブ１２７０に入射する。 The reflected red light (R) is reflected again by the reflection mirror 1113, and the liquid crystal light valve 1
250 is incident. On the other hand, the reflected green light (G) and blue light (B) are reflected mirror 1114.
Then, the light is reflected again and enters a dichroic mirror 1115 as a light separation element. The dichroic mirror 1115 reflects green light (G) and transmits blue light (B). The reflected green light (G) enters the liquid crystal light valve 1260. The transmitted blue light (B) enters the liquid crystal light valve 1270.

液晶ライトバルブ１２５０は、反射型の液晶パネル１２５１と、反射型偏光素子として
のワイヤーグリッド偏光板１２５３とを備えている。 The liquid crystal light valve 1250 includes a reflective liquid crystal panel 1251 and a wire grid polarizer 1253 as a reflective polarizing element.

液晶ライトバルブ１２５０は、ワイヤーグリッド偏光板１２５３によって反射した赤色
光（Ｒ）がクロスダイクロイックプリズム１２０６の入射面に垂直に入射するように配置
されている。また、ワイヤーグリッド偏光板１２５３の偏光度を補う補助偏光板１２５４
が液晶ライトバルブ１２５０における赤色光（Ｒ）の入射側に配置され、もう１つの補助
偏光板１２５５が赤色光（Ｒ）の射出側においてクロスダイクロイックプリズム１２０６
の入射面に沿って配置されている。なお、反射型偏光素子として偏光ビームスプリッター
を用いた場合には、一対の補助偏光板１２５４，１２５５を省略することも可能である。 The liquid crystal light valve 1250 is arranged so that the red light (R) reflected by the wire grid polarizer 1253 is perpendicularly incident on the incident surface of the cross dichroic prism 1206. Also, an auxiliary polarizing plate 1254 that compensates for the degree of polarization of the wire grid polarizing plate 1253.
Is arranged on the red light (R) incident side in the liquid crystal light valve 1250, and another auxiliary polarizing plate 1255 is arranged on the red light (R) emission side on the cross dichroic prism 1206.
It is arranged along the incident surface. In the case where a polarizing beam splitter is used as the reflective polarizing element, the pair of auxiliary polarizing plates 1254 and 1255 can be omitted.

このような反射型の液晶ライトバルブ１２５０の構成と各構成の配置は、他の反射型の
液晶ライトバルブ１２６０，１２７０においても同じである。 The configuration of the reflective liquid crystal light valve 1250 and the arrangement of the components are the same in the other reflective liquid crystal light valves 1260 and 1270.

液晶ライトバルブ１２５０，１２６０，１２７０に入射した各色光は、画像情報に基づ
いて変調され、再びワイヤーグリッド偏光板１２５３，１２６３，１２７３を経由してク
ロスダイクロイックプリズム１２０６に入射する。クロスダイクロイックプリズム１２０
６では、各色光が合成され、合成された光は投射レンズ１２０７によってスクリーン１３
００上に投射され、画像が拡大されて表示される。 Each color light incident on the liquid crystal light valves 1250, 1260, 1270 is modulated based on the image information, and again enters the cross dichroic prism 1206 via the wire grid polarizers 1253, 1263, 1273. Cross dichroic prism 120
6, the respective color lights are combined, and the combined light is projected onto the screen 13 by the projection lens 1207.
The image is projected onto 00 and the image is enlarged and displayed.

本実施形態では、液晶ライトバルブ１２５０，１２６０，１２７０における反射型の液
晶パネル１２５１，１２６１，１２７１として上記実施形態における液晶装置１００が適
用されている。 In the present embodiment, the liquid crystal device 100 in the above embodiment is applied as the reflective liquid crystal panels 1251, 1261, 1271 in the liquid crystal light valves 1250, 1260, 1270.

このような液晶プロジェクター１５００によれば、反射型の液晶装置１００を液晶ライ
トバルブ１２５０，１２６０，１２７０に用いているので、輝度やコントラストを向上さ
せることが可能な反射型の液晶プロジェクター１５００を提供できる。 According to such a liquid crystal projector 1500, since the reflective liquid crystal device 100 is used for the liquid crystal light valves 1250, 1260, and 1270, it is possible to provide the reflective liquid crystal projector 1500 capable of improving luminance and contrast. .

なお、液晶装置１００が搭載される電子機器としては、投射型表示装置１０００の他、
ＤＬＰ方式のプロジェクター、ヘッドアップディスプレイ、スマートフォン、ＥＶＦ（El
ectrical View Finder）、モバイルミニプロジェクター、携帯電話、モバイルコンピュー
ター、デジタルカメラ、デジタルビデオカメラ、ディスプレイ、車載機器、オーディオ機
器、露光装置や照明機器など各種電子機器に用いることができる。 In addition, as an electronic device in which the liquid crystal device 100 is mounted, in addition to the projection display device 1000,
DLP projectors, head-up displays, smartphones, EVF (El
ectrical View Finder), mobile mini projectors, mobile phones, mobile computers, digital cameras, digital video cameras, displays, in-vehicle devices, audio devices, exposure devices and lighting devices.

以上詳述したように、第１実施形態の液晶装置１００、液晶装置１００の製造方法、及
び電子機器によれば、以下に示す効果が得られる。 As described above in detail, according to the liquid crystal device 100, the method for manufacturing the liquid crystal device 100, and the electronic apparatus of the first embodiment, the following effects can be obtained.

（１）第１実施形態の液晶装置１００の製造方法、及び液晶装置１００によれば、第１
平坦化膜１２ａ上に成膜時の流動性が高い第２絶縁膜１２ｂを形成するので、第１平坦化
膜１２ａにＣＭＰ研磨処理を施した際に研磨傷（スクラッチ傷４１）が発生した場合でも
、流動性の高い第２絶縁膜１２ｂによって、研磨傷を埋めることができる。更に、第２絶
縁膜１２ｂは成膜時の流動性が高いので、第２絶縁膜１２ｂの上面も平坦化することがで
きる。よって、第２絶縁膜１２ｂ上に形成された画素電極２７の平坦性を確保することが
可能となり、反射率を向上させることができる。加えて、輝度やコントラストを向上させ
ることができる。 (1) According to the method of manufacturing the liquid crystal device 100 of the first embodiment and the liquid crystal device 100, the first
Since the second insulating film 12b having high fluidity during film formation is formed on the flattening film 12a, a polishing flaw (scratch flaw 41) occurs when the first flattening film 12a is subjected to the CMP polishing process. However, the polishing flaw can be filled with the second insulating film 12b having high fluidity. Furthermore, since the second insulating film 12b has high fluidity during film formation, the upper surface of the second insulating film 12b can also be planarized. Therefore, the flatness of the pixel electrode 27 formed on the second insulating film 12b can be ensured, and the reflectance can be improved. In addition, brightness and contrast can be improved.

（２）第１実施形態の液晶装置１００の製造方法、及び液晶装置１００によれば、第２
絶縁膜１２ｂ上に透湿性の低い第３絶縁膜１２ｃを形成するので、例えば、第２絶縁膜１
２ｂからの水分が、画素電極２７を腐蝕させたり、液晶層１５に悪影響を及ぼしたりする
ことを抑えることができる。 (2) According to the method of manufacturing the liquid crystal device 100 of the first embodiment and the liquid crystal device 100, the second
Since the third insulating film 12c having low moisture permeability is formed on the insulating film 12b, for example, the second insulating film 1
It is possible to suppress the moisture from 2b from corroding the pixel electrode 27 and adversely affecting the liquid crystal layer 15.

（３）第１実施形態の電子機器によれば、上記に記載の液晶装置１００を備えるので、
輝度やコントラストなどの表示特性を向上させることが可能な電子機器を提供することが
できる。 (3) Since the electronic apparatus according to the first embodiment includes the liquid crystal device 100 described above,
An electronic device capable of improving display characteristics such as luminance and contrast can be provided.

（第２実施形態）
＜液晶装置の構成＞
図９は、第２実施形態の液晶装置の構成を示す模式断面図である。図１０は、図９に示
す液晶装置のＡ部を拡大して示す拡大断面図である。以下、第２実施形態の液晶装置の構
成について、図９及び図１０を参照しながら説明する。 (Second Embodiment)
<Configuration of liquid crystal device>
FIG. 9 is a schematic cross-sectional view showing the configuration of the liquid crystal device of the second embodiment. FIG. 10 is an enlarged cross-sectional view showing a portion A of the liquid crystal device shown in FIG. Hereinafter, the configuration of the liquid crystal device of the second embodiment will be described with reference to FIGS. 9 and 10.

第２実施形態の液晶装置２００は、第１実施形態のように第２層間絶縁層１１ｃ上に３
層からなる平坦化膜１２が設けられていることに加えて、コンタクトホールＣＮＴ５２，
５３を介して水分が液晶層１５に侵入することを防止するために、画素電極２７上に２層
の絶縁膜４５，４６を設けている部分が異なっている。その他の構成については概ね同様
である。このため第２実施形態では、第１実施形態と異なる部分について詳細に説明し、
その他の重複する部分については適宜説明を省略する。 The liquid crystal device 200 according to the second embodiment has three layers on the second interlayer insulating layer 11c as in the first embodiment.
In addition to the planarization film 12 made of layers, the contact holes CNT52,
In order to prevent moisture from entering the liquid crystal layer 15 through 53, the portions where the two insulating films 45 and 46 are provided on the pixel electrode 27 are different. Other configurations are generally the same. Therefore, in the second embodiment, portions different from the first embodiment will be described in detail,
Description of other overlapping parts is omitted as appropriate.

第２実施形態の液晶装置２００は、第１実施形態と同様に、第２層間絶縁層１１ｃ上に
、第１平坦化膜１２ａ、第２絶縁膜１２ｂ、及び第３絶縁膜１２ｃが設けられている。ま
た、第３絶縁膜１２ｃ上には、反射性を有する画素電極２７が設けられている。第２実施
形態の特徴として、この画素電極２７上に２層の絶縁膜４５，４６が設けられている。こ
れら２層の絶縁膜４５，４６及び第３絶縁膜１２ｃ上には、配向膜２８が設けられている
。 As in the first embodiment, the liquid crystal device 200 according to the second embodiment includes the first planarizing film 12a, the second insulating film 12b, and the third insulating film 12c provided on the second interlayer insulating layer 11c. Yes. A reflective pixel electrode 27 is provided on the third insulating film 12c. As a feature of the second embodiment, two layers of insulating films 45 and 46 are provided on the pixel electrode 27. An alignment film 28 is provided on the two insulating films 45 and 46 and the third insulating film 12c.

具体的には、図１０に示すように、第１平坦化膜１２ａ、第２絶縁膜１２ｂ、及び第３
絶縁膜１２ｃを貫通するようにコンタクトホールＣＮＴ５３が設けられている。画素電極
２７は、コンタクトホールＣＮＴ５３を介して中継配線５５と電気的に接続されている。 Specifically, as shown in FIG. 10, the first planarizing film 12a, the second insulating film 12b, and the third
A contact hole CNT53 is provided so as to penetrate the insulating film 12c. The pixel electrode 27 is electrically connected to the relay wiring 55 through the contact hole CNT53.

画素電極２７を構成するアルミニウム膜は、平坦化膜１２（１２ａ，１２ｂ，１２ｃ）
を貫通するコンタクトホールＣＮＴ５３の内壁に沿うように、更に中継配線５５の表面を
沿うように形成されている。 The aluminum film constituting the pixel electrode 27 is the planarizing film 12 (12a, 12b, 12c).
The contact hole CNT 53 is formed so as to extend along the inner wall of the contact hole CNT 53 and further along the surface of the relay wiring 55.

更に、アルミニウム膜を覆うように、酸化シリコン（ＳｉＯ₂）からなる第４絶縁膜４
５、及び窒化シリコン（ＳｉＮ）からなる第５絶縁膜４６が積層された絶縁膜４７を形成
する（第４絶縁膜形成工程、第５絶縁膜形成工程）。なお、第５絶縁膜４６（窒化シリコ
ン）は、第４絶縁膜４５（酸化シリコン）より透湿性が低い。第４絶縁膜４５及び第５絶
縁膜４６の厚みとしては、例えば、６５ｎｍ〜９５ｎｍである。なお、第５絶縁膜４６上
には、図示しない酸化シリコンからなる絶縁膜が形成されている。 Further, a fourth insulating film 4 made of silicon oxide (SiO ₂ ) so as to cover the aluminum film.
5 and an insulating film 47 in which a fifth insulating film 46 made of silicon nitride (SiN) is stacked is formed (fourth insulating film forming step, fifth insulating film forming step). Note that the fifth insulating film 46 (silicon nitride) has lower moisture permeability than the fourth insulating film 45 (silicon oxide). The thickness of the fourth insulating film 45 and the fifth insulating film 46 is, for example, 65 nm to 95 nm. Note that an insulating film made of silicon oxide (not shown) is formed on the fifth insulating film 46.

このように、コンタクトホールＣＮＴ５３を形成すると、ＢＰＳＧからなる第２絶縁膜
１２ｂがむき出しになる。これにより、ＢＰＳＧからなる第２絶縁膜１２ｂから水分が染
み出し、コンタクトホールＣＮＴ５３を介して水分が液晶層１５に浸入する恐れがある。
しかし、画素電極２７上及びコンタクトホールＣＮＴ５３内に絶縁膜４７を積層する。そ
の結果、コンタクトホールＣＮＴ５３内に露出する第２絶縁膜１２ｂを２層の絶縁膜４５
，４６で覆うので、水分が液晶層１５に浸入することを抑えることができる。 Thus, when the contact hole CNT53 is formed, the second insulating film 12b made of BPSG is exposed. As a result, moisture may ooze out from the second insulating film 12b made of BPSG, and moisture may enter the liquid crystal layer 15 through the contact holes CNT53.
However, the insulating film 47 is stacked on the pixel electrode 27 and in the contact hole CNT53. As a result, the second insulating film 12b exposed in the contact hole CNT53 is changed into a two-layer insulating film 45.
, 46 so that moisture can be prevented from entering the liquid crystal layer 15.

更に、反射性を有する画素電極２７上に酸化シリコンからなる第４絶縁膜４５と窒化シ
リコンからなる第５絶縁膜４６とを積層させることにより、特定の波長域で反射率を上げ
ることが可能となり、その結果、反射性を向上させることができる（増反射効果）。なお
、１００ｎｍより厚くすると、増反射する部分、及び減反射する部分が出てくるので、１
００ｎｍを超えない程度の膜厚であることが好ましい。 Further, by laminating the fourth insulating film 45 made of silicon oxide and the fifth insulating film 46 made of silicon nitride on the reflective pixel electrode 27, it becomes possible to increase the reflectance in a specific wavelength region. As a result, the reflectivity can be improved (increased reflection effect). When the thickness is greater than 100 nm, a portion that increases reflection and a portion that decreases reflection appear.
The film thickness is preferably not more than 00 nm.

以上詳述したように、第２実施形態の液晶装置２００の製造方法、及び液晶装置２００
によれば、上記に記載の（１）〜（３）の効果に加えて、以下に示す効果が得られる。 As described above in detail, the method for manufacturing the liquid crystal device 200 according to the second embodiment, and the liquid crystal device 200.
According to the above, in addition to the effects (1) to (3) described above, the following effects can be obtained.

（４）第２実施形態の液晶装置２００の製造方法、及び液晶装置２００によれば、画素
電極２７が設けられた第３絶縁膜１２ｃ上の全体に第４絶縁膜４５及び第５絶縁膜４６を
形成するので、例えば、画素電極２７の下層に画素電極２７と接続されるコンタクトホー
ルＣＮＴ５３を形成した場合でも、コンタクトホールＣＮＴ５３を埋めるように第４絶縁
膜４５及び第５絶縁膜４６を積層するので（特に、ＳｉＮからなる第５絶縁膜４６）、コ
ンタクトホールＣＮＴ５３を介して水分が液晶層１５に出ることを抑えることができる。
加えて、第４絶縁膜４５及び第５絶縁膜４６によって増反射膜を構成することが可能とな
り、反射性能を向上させることができる。 (4) According to the method of manufacturing the liquid crystal device 200 of the second embodiment and the liquid crystal device 200, the fourth insulating film 45 and the fifth insulating film 46 are entirely formed on the third insulating film 12c on which the pixel electrode 27 is provided. For example, even when the contact hole CNT53 connected to the pixel electrode 27 is formed under the pixel electrode 27, the fourth insulating film 45 and the fifth insulating film 46 are stacked so as to fill the contact hole CNT53. Therefore (especially, the fifth insulating film 46 made of SiN), it is possible to prevent moisture from coming out to the liquid crystal layer 15 through the contact hole CNT53.
In addition, the fourth reflection film 45 and the fifth insulation film 46 can form a reflection-enhancing film, and the reflection performance can be improved.

なお、本発明の態様は、上記した実施形態に限られるものではなく、請求の範囲及び明
細書全体から読み取れる発明の要旨あるいは思想に反しない範囲で適宜変更可能であり、
本発明の態様の技術範囲に含まれるものである。また、以下のような形態で実施すること
もできる。 The aspect of the present invention is not limited to the above-described embodiment, and can be appropriately changed without departing from the spirit or idea of the invention that can be read from the claims and the entire specification.
It is included in the technical scope of the embodiment of the present invention. Moreover, it can also implement with the following forms.

（変形例１）
上記したように、反射型の液晶装置１００，２００に本発明を適用することに限定され
ず、例えば、半透過半反射型の液晶装置に適用するようにしてもよい。 (Modification 1)
As described above, the present invention is not limited to application to the reflective liquid crystal devices 100 and 200, and may be applied to, for example, a transflective liquid crystal device.

３ａ…走査線、３ｂ…容量線、３ｃ…下側遮光膜、６ａ…データ線、１０…素子基板、
１０ａ…第１基材、１１ａ…下地絶縁層、１１ｂ…第１層間絶縁層、１１ｃ…第２層間絶
縁層、１１ｇ…ゲート絶縁膜、１２…平坦化膜、１２ａ…第１平坦化膜（第１絶縁膜）、
１２ｂ…第２絶縁膜、１２ｃ…第３絶縁膜、１４…シール材、１５…液晶層、１６…容量
素子、１６ａ…第１容量電極、１６ｂ…第２容量電極、１６ｃ…誘電体膜、１８…遮光部
、２０…対向基板、２０ａ…第２基材、２２…データ線駆動回路、２４…走査線駆動回路
、２５…検査回路、２６…上下導通部、２７…反射膜としての画素電極、２８，３２…配
向膜、２９…配線、３０…ＴＦＴ、３０ａ…半導体層、３０ｃ…チャネル領域、３０ｄ…
画素電極側ソースドレイン領域、３０ｄ１…画素電極側ＬＤＤ領域、３０ｇ…ゲート電極
、３０ｓ…データ線側ソースドレイン領域、３０ｓ１…データ線側ＬＤＤ領域、３１…対
向電極、３３…平坦化層、４１…スクラッチ傷、４５…第４絶縁膜、４６…第５絶縁膜、
４７…絶縁膜、ＣＮＴ５１，５２，５３，５４…コンタクトホール、５５…中継配線、６
１…外部接続用端子、１００，２００…液晶装置、１０００…投射型表示装置、１１００
…偏光照明装置、１１０１…ランプユニット、１１０２…インテグレーターレンズ、１１
０３…偏光変換素子、１１１１，１１１２，１１１５…ダイクロイックミラー、１１１３
，１１１４…反射ミラー、１２０６…クロスダイクロイックプリズム、１２０７…投射レ
ンズ、１２５０，１２６０，１２７０…液晶ライトバルブ、１２５１，１２６１，１２７
１…液晶パネル、１２５３，１２６３，１２７３…ワイヤーグリッド偏光板、１２５４，
１２５５…補助偏光板、１３００…スクリーン、１５００…液晶プロジェクター。 3a ... scanning line, 3b ... capacitance line, 3c ... lower light shielding film, 6a ... data line, 10 ... element substrate,
DESCRIPTION OF SYMBOLS 10a ... 1st base material, 11a ... Base insulation layer, 11b ... 1st interlayer insulation layer, 11c ... 2nd interlayer insulation layer, 11g ... Gate insulation film, 12 ... Planarization film, 12a ... 1st planarization film (1st 1 insulating film),
12b ... second insulating film, 12c ... third insulating film, 14 ... sealing material, 15 ... liquid crystal layer, 16 ... capacitor element, 16a ... first capacitor electrode, 16b ... second capacitor electrode, 16c ... dielectric film, 18 DESCRIPTION OF SYMBOLS ... Shading part, 20 ... Opposite substrate, 20a ... 2nd base material, 22 ... Data line drive circuit, 24 ... Scanning line drive circuit, 25 ... Inspection circuit, 26 ... Vertical conduction part, 27 ... Pixel electrode as reflection film, 28, 32 ... Alignment film, 29 ... Wiring, 30 ... TFT, 30a ... Semiconductor layer, 30c ... Channel region, 30d ...
Pixel electrode side source / drain region, 30d1 ... Pixel electrode side LDD region, 30g ... Gate electrode, 30s ... Data line side source / drain region, 30s1 ... Data line side LDD region, 31 ... Counter electrode, 33 ... Flattening layer, 41 ... Scratch scratch, 45 ... fourth insulating film, 46 ... fifth insulating film,
47: insulating film, CNT 51, 52, 53, 54 ... contact hole, 55 ... relay wiring, 6
DESCRIPTION OF SYMBOLS 1 ... External connection terminal, 100, 200 ... Liquid crystal device, 1000 ... Projection type display device, 1100
... Polarized illumination device, 1101 ... lamp unit, 1102 ... integrator lens, 11
03: Polarization conversion element, 1111, 1112, 1115 ... Dichroic mirror, 1113
, 1114 ... reflection mirror, 1206 ... cross dichroic prism, 1207 ... projection lens, 1250, 1260, 1270 ... liquid crystal light valve, 1251, 1261, 127
DESCRIPTION OF SYMBOLS 1 ... Liquid crystal panel, 1253, 1263, 1273 ... Wire grid polarizing plate, 1254
1255 ... auxiliary polarizing plate, 1300 ... screen, 1500 ... liquid crystal projector.

Claims (8)

画素に対応するスイッチング素子を形成するスイッチング素子形成工程と、
前記スイッチング素子の上方に、第１絶縁膜を形成する第１絶縁膜形成工程と、
前記第１絶縁膜の上面に研磨処理を施して第１平坦化膜を形成する第１平坦化膜形成工
程と、
前記第１平坦化膜上に、前記第１絶縁膜の形成時の流動性より高い第２絶縁膜を形成す
る第２絶縁膜形成工程と、
前記第２絶縁膜上に反射膜を形成する反射膜形成工程と、
を有することを特徴とする電気光学装置の製造方法。 A switching element forming step of forming a switching element corresponding to the pixel;
A first insulating film forming step of forming a first insulating film above the switching element;
A first planarization film forming step of forming a first planarization film by polishing the upper surface of the first insulating film;
Forming a second insulating film on the first planarizing film, the second insulating film having a higher fluidity than the fluidity at the time of forming the first insulating film;
A reflective film forming step of forming a reflective film on the second insulating film;
A method for manufacturing an electro-optical device. 請求項１に記載の電気光学装置の製造方法であって、
前記第２絶縁膜と前記反射膜との間における前記第２絶縁膜の上面に、前記第２絶縁膜
より透湿性の低い第３絶縁膜を形成する第３絶縁膜形成工程を有することを特徴とする電
気光学装置の製造方法。 A method of manufacturing the electro-optical device according to claim 1,
A third insulating film forming step of forming a third insulating film having a lower moisture permeability than the second insulating film on the upper surface of the second insulating film between the second insulating film and the reflective film; A method for manufacturing an electro-optical device. 請求項２に記載の電気光学装置の製造方法であって、
前記反射膜が設けられた前記第３絶縁膜上の全体に、第４絶縁膜を形成する第４絶縁膜
形成工程と、
前記第４絶縁膜上に、前記第４絶縁膜より透湿性の低い第５絶縁膜を形成する第５絶縁
膜形成工程と、
を有することを特徴とする電気光学装置の製造方法。 A method of manufacturing the electro-optical device according to claim 2,
A fourth insulating film forming step of forming a fourth insulating film over the third insulating film provided with the reflective film;
A fifth insulating film forming step of forming a fifth insulating film having lower moisture permeability than the fourth insulating film on the fourth insulating film;
A method for manufacturing an electro-optical device. 請求項１乃至請求項３のいずれか一項に記載の電気光学装置の製造方法であって、
前記第１絶縁膜は、ＮＳＧであり、
前記第２絶縁膜は、ＢＰＳＧであり、
前記第３絶縁膜は、ＮＳＧであり、
前記第４絶縁膜は、ＳｉＯ₂であり、
前記第５絶縁膜は、ＳｉＮであることを特徴とする電気光学装置の製造方法。 A method for manufacturing an electro-optical device according to any one of claims 1 to 3,
The first insulating film is NSG;
The second insulating film is BPSG;
The third insulating film is NSG;
The fourth insulating film is SiO ₂ ;
The method of manufacturing an electro-optical device, wherein the fifth insulating film is SiN. 基板上に設けられた第１絶縁膜と、
前記第１絶縁膜上に設けられ、前記第１絶縁膜の上面に形成された研磨傷を埋めると共
に、上面が平坦になった第２絶縁膜と、
前記第２絶縁膜上に設けられた反射膜と、
を備えることを特徴とする電気光学装置。 A first insulating film provided on the substrate;
A second insulating film provided on the first insulating film, filling a polishing flaw formed on the upper surface of the first insulating film and having a flat upper surface;
A reflective film provided on the second insulating film;
An electro-optical device comprising: 請求項５に記載の電気光学装置であって、
前記第２絶縁膜と前記反射膜との間における前記第２絶縁膜の上面に、前記第２絶縁膜
より透湿性の低い第３絶縁膜が設けられていることを特徴とする電気光学装置。 The electro-optical device according to claim 5,
An electro-optical device, wherein a third insulating film having a moisture permeability lower than that of the second insulating film is provided on an upper surface of the second insulating film between the second insulating film and the reflective film. 請求項６に記載の電気光学装置であって、
前記反射膜が設けられた前記第３絶縁膜上の全体に設けられた第４絶縁膜と、
前記第４絶縁膜上に設けられた、前記第４絶縁膜より透湿性の低い第５絶縁膜と、
を備えることを特徴とする電気光学装置。 The electro-optical device according to claim 6,
A fourth insulating film provided entirely on the third insulating film provided with the reflective film;
A fifth insulating film provided on the fourth insulating film and having a moisture permeability lower than that of the fourth insulating film;
An electro-optical device comprising: 請求項５乃至請求項７のいずれか一項に記載の電気光学装置を備えることを特徴とする
電子機器。 An electronic apparatus comprising the electro-optical device according to claim 5.

Images