JP2014090127A - Chip forming method - Google Patents

Chip forming method Download PDF

Info

Publication number
JP2014090127A
JP2014090127A JP2012240396A JP2012240396A JP2014090127A JP 2014090127 A JP2014090127 A JP 2014090127A JP 2012240396 A JP2012240396 A JP 2012240396A JP 2012240396 A JP2012240396 A JP 2012240396A JP 2014090127 A JP2014090127 A JP 2014090127A
Authority
JP
Japan
Prior art keywords
wafer
groove
filler
protection member
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012240396A
Other languages
Japanese (ja)
Inventor
Takeshi Sugawara
武 菅原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Abrasive Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Abrasive Systems Ltd filed Critical Disco Abrasive Systems Ltd
Priority to JP2012240396A priority Critical patent/JP2014090127A/en
Publication of JP2014090127A publication Critical patent/JP2014090127A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Mechanical Treatment Of Semiconductor (AREA)
  • Dicing (AREA)

Abstract

PROBLEM TO BE SOLVED: To reduce possibility of damaging a wafer or a cutting blade in a process of forming individual chips from a wafer.SOLUTION: A chip forming method includes a groove forming step for forming a groove 1 having a depth of a finishing thickness H1 on a front surface Wa of a wafer W, a groove filling step for filling the groove 1 with a filler 2, a surface protection member arrangement step for arranging a surface protection member 3 on the front surface Wa of the wafer W, a grinding step for grinding a rear surface Wb of the wafer W, a deposition step for forming a metal film 4 on the rear surface Wb, and a removing step for removing the surface protection member 3 and the filler 2 from the wafer W, thereby, the possibility of causing cracks on side faces of chips 9 when the chips 9 hit each other while grinding can be eliminated. Also, as the metal film 4 is not cut with the cutting blade 12, the possibility of damaging the wafer W or the cutting blade 12 can be reduced.

Description

本発明は、表面にデバイスを有するとともに裏面に金属膜を有したチップを形成するチップ形成方法に関する。   The present invention relates to a chip forming method for forming a chip having a device on the front surface and a metal film on the back surface.

ＩＣ、ＬＳＩ等のデバイスが分割予定ラインによって区画され表面に形成されたウェーハは、裏面が研削され所定の厚みに形成された後、切削装置などによって個々のデバイスチップに分割され、携帯電話、パソコン等の電気機器に利用される。   A wafer on which a device such as an IC or LSI is partitioned and formed on the front surface by dividing lines, the back surface is ground and formed to a predetermined thickness, and then divided into individual device chips by a cutting machine or the like. It is used for electrical equipment.

半導体デバイスチップとして、下記の特許文献１には、表面に形成されたデバイスを電気回路等に接続するためのドレイン電極がウェーハの裏面に形成された縦型半導体デバイスチップが開示されている。   As a semiconductor device chip, Patent Document 1 below discloses a vertical semiconductor device chip in which a drain electrode for connecting a device formed on the surface to an electric circuit or the like is formed on the back surface of the wafer.

通常、このような縦型半導体デバイスチップを形成するためには、ウェーハを仕上げ厚みに薄化した後、ウェーハの裏面に電極となる金属膜を形成する。そして、例えば下記の特許文献２に開示されるような切削ブレードを備える切削装置を用いて、ウェーハを個々の半導体デバイスチップに分割する。   Usually, in order to form such a vertical semiconductor device chip, after the wafer is thinned to a finished thickness, a metal film to be an electrode is formed on the back surface of the wafer. For example, the wafer is divided into individual semiconductor device chips using a cutting apparatus having a cutting blade as disclosed in Patent Document 2 below.

特開２０１１−１５１４２８号公報JP 2011-151428 A 特開２００１−００７０５８号公報JP 2001-007058 A

しかしながら、切削ブレードで金属膜を切削すると、切削ブレードには目詰まりが生じ、この状態のまま継続してウェーハを切削すると、ウェーハにはチッピングと呼ばれる欠けが多量に発生したり、ウェーハや切削ブレードが破損したりしてしまうおそれがある。   However, when the metal film is cut with the cutting blade, the cutting blade is clogged. If the wafer is continuously cut in this state, a large amount of chipping called chipping occurs in the wafer, or the wafer or the cutting blade. May be damaged.

また、ウェーハを研削して、例えば５０μｍ以下に薄化すると、ウェーハには反りが生じやすくなるため、ウェーハの裏面に金属膜を成膜する際のハンドリング時にウェーハを破損させてしまうおそれがある。   Further, when the wafer is ground and thinned to, for example, 50 μm or less, the wafer is likely to be warped, so that the wafer may be damaged during handling when a metal film is formed on the back surface of the wafer.

本発明は、上記の事情にかんがみてなされたものであり、ウェーハを個々のチップに形成する過程において、ウェーハや切削ブレードを破損させるおそれを低減できるようにすることに発明の解決すべき課題を有している。   The present invention has been made in view of the above circumstances, and it is an object of the present invention to reduce the possibility of damaging the wafer and the cutting blade in the process of forming the wafer into individual chips. Have.

本発明は、表面にデバイスを有するとともに裏面に金属膜が成膜されたチップを形成するチップ形成方法であって、交差する複数の分割予定ラインによって区画された表面の各領域にデバイスをそれぞれ有するウェーハの表面から該分割予定ラインに沿ってチップの仕上げ厚みに至る深さの溝を形成する溝形成ステップと、該溝形成ステップを実施した後、該溝に充填材を充填する溝充填ステップと、該溝充填ステップを実施した後、ウェーハの表面に表面保護部材を配設する表面保護部材配設ステップと、該表面保護部材配設ステップを実施した後、該表面保護部材を介してウェーハの表面側を保持テーブルで保持した状態でウェーハの裏面を研削してチップの該仕上げ厚みへと薄化するとともに該溝をウェーハの裏面に露出させ、ウェーハを個々のチップに分割する研削ステップと、該研削ステップを実施した後、ウェーハの裏面に金属膜を成膜する成膜ステップと、該成膜ステップを実施した後、該表面保護部材と該充填材とを個々のチップに分割されたウェーハから除去することによって裏面に金属膜が成膜された複数のチップを形成する除去ステップと、を備える。   The present invention relates to a chip forming method for forming a chip having a device on the front surface and a metal film formed on the back surface, each having a device in each region of the surface defined by a plurality of intersecting division lines. A groove forming step for forming a groove having a depth from the surface of the wafer to the finished thickness of the chip along the division line, and a groove filling step for filling the groove with a filler after performing the groove forming step; After performing the groove filling step, a surface protective member disposing step for disposing a surface protective member on the surface of the wafer; and after performing the surface protective member disposing step, the wafer is passed through the surface protective member. With the front side held by a holding table, the back side of the wafer is ground to reduce the finished thickness of the chip, and the groove is exposed on the back side of the wafer. A grinding step for dividing the wafer into individual chips, a film forming step for forming a metal film on the back surface of the wafer after performing the grinding step, and a surface protection member and the filling after performing the film forming step. Removing a material from the wafer divided into individual chips to form a plurality of chips having a metal film formed on the back surface.

上記溝充填ステップで上記溝に充填材を充填するとともに充填材によってウェーハの表面を被覆した後、該充填材が硬化され該充填材が上記表面保護部材を兼用することにより該溝充填ステップと該表面保護部材配設ステップとが同時に実施されることが望ましい。   After filling the groove with the filler in the groove filling step and covering the surface of the wafer with the filler, the filler is cured and the filler also serves as the surface protection member. It is desirable that the surface protection member disposing step is performed simultaneously.

上記ウェーハとしては、例えば炭化珪素により形成されているものがあるが、これには限定されない。   Examples of the wafer include those formed of silicon carbide, but are not limited thereto.

本発明にかかるチップ形成方法では、溝形成ステップ及び溝充填ステップを実施することにより、切削ブレードがウェーハの表面に仕上げ厚みに至る深さの溝を形成した後、溝に充填材を充填するため、研削ステップでウェーハを個々のチップに分割する際には、複数のチップ間の間隔（溝）に充填材が充填された状態となっており、研削中にチップ同士が接触してチップの側面に欠けが生じるおそれがない。
また、研削ステップでウェーハを研削して個々のチップに分割した後に成膜ステップでウェーハの裏面に金属膜を成膜するため、金属膜を切削ブレードで切削することがない。したがって、切削ブレードに目詰まりが生じることを防止でき、ウェーハにチッピングが多量に発生することもなくなり、ウェーハや切削ブレードを破損させるおそれを低減できる。
さらに、研削後のウェーハは、個々のチップに分割されているため、反りが発生しにくくなり、ウェーハを破損させるおそれを低減することができる。 In the chip forming method according to the present invention, the groove forming step and the groove filling step are performed so that the cutting blade forms a groove having a depth reaching the finished thickness on the surface of the wafer, and then the groove is filled with the filler. When the wafer is divided into individual chips in the grinding step, the gap (groove) between the chips is filled with a filler, and the chips come into contact with each other during grinding. There is no risk of chipping.
In addition, since the metal film is formed on the back surface of the wafer in the film forming step after the wafer is ground and divided into individual chips in the grinding step, the metal film is not cut with a cutting blade. Therefore, clogging of the cutting blade can be prevented, a large amount of chipping does not occur on the wafer, and the possibility of damaging the wafer and the cutting blade can be reduced.
Furthermore, since the ground wafer is divided into individual chips, warpage is unlikely to occur, and the possibility of damaging the wafer can be reduced.

上記の溝充填ステップにおいて、ウェーハの表面に充填材を被覆し、この充填材を硬化することによって、充填材が表面保護部材を兼ねることとなるため、溝充填ステップと表面保護部材配設ステップとが同時に実施されて効率的にチップを分割することができる。   In the groove filling step, the filler is coated on the surface of the wafer, and the filler is cured, so that the filler also serves as a surface protection member. Are implemented simultaneously to efficiently divide the chip.

本発明にかかるチップ形成方法では、ウェーハが炭化珪素からなる難研削材であっても、チッピングの発生を抑えつつ、ウェーハを個々のチップに容易に分割することができる。   In the chip formation method according to the present invention, even if the wafer is a difficult-to-grind material made of silicon carbide, the wafer can be easily divided into individual chips while suppressing the occurrence of chipping.

溝形成ステップを示す斜視図である。It is a perspective view which shows a groove | channel formation step. 表面に溝が形成されたウェーハの構成を示す断面図である。It is sectional drawing which shows the structure of the wafer in which the groove | channel was formed in the surface. 溝充填ステップを示す断面図である。It is sectional drawing which shows a groove | channel filling step. 表面保護部材配設ステップを示す断面図である。It is sectional drawing which shows a surface protection member arrangement | positioning step. 溝充填ステップと表面保護部材配設ステップとを同時に行う状態を示す断面図である。It is sectional drawing which shows the state which performs a groove | channel filling step and a surface protection member arrangement | positioning step simultaneously. 充填材がＵＶ硬化されることにより、表面保護部材を兼用する状態を示す断面図である。It is sectional drawing which shows the state which also serves as a surface protection member, when a filler is UV-cured. 研削ステップを示す斜視図である。It is a perspective view which shows a grinding step. 研削により仕上げ厚みに薄化されたウェーハを示す断面図である。It is sectional drawing which shows the wafer thinned by the finishing thickness by grinding. 成膜ステップを示す断面図である。It is sectional drawing which shows a film-forming step. 除去ステップの第１例を示す断面図である。It is sectional drawing which shows the 1st example of a removal step. 除去ステップの第２例を示す断面図である。It is sectional drawing which shows the 2nd example of a removal step.

以下では、被加工物であるウェーハの表面にデバイスを有するとともに、ウェーハの裏面に金属膜を有するチップを個々に形成する加工ステップについて説明する。   In the following, processing steps for individually forming chips having a device on the surface of a wafer that is a workpiece and having a metal film on the back surface of the wafer will be described.

（１）溝形成ステップ
図１に示すように、ウェーハＷに切削を施す切削手段１０によってウェーハＷの表面Ｗａに溝１を形成する。ウェーハＷは、交差する複数の分割予定ラインＳによって区画された表面Ｗａの各領域にデバイスＤをそれぞれ有している。デバイスＤが形成された表面Ｗａと反対側にある面が裏面Ｗｂとなっている。切削手段１０は、Ｙ軸方向に軸心を有するスピンドル１１と、スピンドル１１に装着された切削ブレード１２とを少なくとも備えており、スピンドル１１の回転によって切削ブレード１２も回転する構成となっている。 (1) Groove Formation Step As shown in FIG. 1, the groove 1 is formed on the surface Wa of the wafer W by the cutting means 10 for cutting the wafer W. The wafer W has a device D in each region of the surface Wa defined by a plurality of intersecting scheduled lines S. The surface on the opposite side to the front surface Wa on which the device D is formed is a back surface Wb. The cutting means 10 includes at least a spindle 11 having an axis in the Y-axis direction and a cutting blade 12 attached to the spindle 11, and the cutting blade 12 is also rotated by the rotation of the spindle 11.

ウェーハＷの表面Ｗａに溝１を形成する際には、スピンドル１１の回転により切削ブレード１２を例えば矢印Ａ方向に回転させながら切削手段１０をＺ軸方向に下降させるとともに、ウェーハＷをＸ軸方向の矢印Ｂ方向に切削送りする。   When the groove 1 is formed on the surface Wa of the wafer W, the cutting means 10 is lowered in the Z-axis direction while rotating the cutting blade 12 in the direction of arrow A by the rotation of the spindle 11, and the wafer W is moved in the X-axis direction. Cutting feed in the direction of arrow B.

切削ブレード１２がＸ軸方向に向く一本の分割予定ラインＳを切削する毎に、切削手段１０をＹ軸方向にインデックス送りし、Ｘ軸方向に向くすべての分割予定ラインＳに沿って切削を行う。   Each time the cutting blade 12 cuts one division planned line S oriented in the X-axis direction, the cutting means 10 is indexed in the Y-axis direction, and cutting is performed along all the planned division lines S oriented in the X-axis direction. Do.

Ｘ軸方向に向く全ての分割予定ラインＳを切削した後、ウェーハＷを９０度回転させることによりＹ軸方向に向く分割予定ラインＳをＸ軸方向に向かせて上記同様の切削を行い、ウェーハＷの表面Ｗａにおいて縦横に交差する全ての分割予定ラインＳに溝１を形成する。   After cutting all the planned division lines S facing in the X-axis direction, the wafer W is rotated 90 degrees so that the planned division lines S oriented in the Y-axis direction are directed in the X-axis direction and the same cutting is performed. Grooves 1 are formed in all the division lines S that intersect in the vertical and horizontal directions on the surface Wa of W.

図２に示す溝形成ステップ後のウェーハＷの表面Ｗａには、部分拡大図に示す仕上げ厚みＨ１の深さに至る溝１が形成されている。仕上げ厚みＨ１は、例えば３０μｍであり、この場合における溝１の深さＨ２は、仕上げ厚みＨ１の深さに至るように形成すればよく、例えば５０μｍに形成する。   Grooves 1 are formed on the surface Wa of the wafer W after the groove forming step shown in FIG. 2 to reach the depth of the finished thickness H1 shown in the partial enlarged view. The finishing thickness H1 is, for example, 30 μm, and the depth H2 of the groove 1 in this case may be formed so as to reach the finishing thickness H1, for example, 50 μm.

上記溝形成ステップでは、切削手段１０によりウェーハＷの表面Ｗａに溝１を形成することとしたが、例えば、レーザー照射によってウェーハＷの表面Ｗａにレーザー加工溝を形成してもよい。   In the groove forming step, the groove 1 is formed on the surface Wa of the wafer W by the cutting means 10. However, for example, a laser processed groove may be formed on the surface Wa of the wafer W by laser irradiation.

（２）溝充填ステップ
溝形成ステップを実施した後、図３に示すように、ウェーハＷの表面Ｗａに形成された溝１のそれぞれに充填材２を充填する。溝１に充填材２が充填されることにより、ウェーハＷの研削時において分割されるチップの動きが抑制される。なお、充填材２としては、例えば液体樹脂を使用することができる。 (2) Groove Filling Step After performing the groove forming step, the filling material 2 is filled in each of the grooves 1 formed on the surface Wa of the wafer W as shown in FIG. By filling the groove 1 with the filler 2, the movement of the chips divided when the wafer W is ground is suppressed. As the filler 2, for example, a liquid resin can be used.

（３）表面保護部材配設ステップ
溝充填ステップを実施した後、図４に示すように、ウェーハＷの表面Ｗａを保護するための表面保護部材３をウェーハＷの表面Ｗａに配設する。これにより、ウェーハＷの表面Ｗａに形成されたデバイスＤが表面保護部材３によって被覆される。表面保護部材３は、特に限定されるものではない。したがって、ガラスやシリコンなどのハードプレートのほか、保護テープを使用してもよい。 (3) Surface Protection Member Arrangement Step After performing the groove filling step, the surface protection member 3 for protecting the surface Wa of the wafer W is disposed on the surface Wa of the wafer W as shown in FIG. Thereby, the device D formed on the surface Wa of the wafer W is covered with the surface protection member 3. The surface protection member 3 is not particularly limited. Therefore, a protective tape may be used in addition to a hard plate such as glass or silicon.

上記の溝充填ステップでは、溝１のそれぞれに充填材２を充填することとしたが、この方法には限定されない。例えば、図５に示すように、ウェーハＷの表面Ｗａに形成された溝１に充填材６を充填するとともに、表面Ｗａの全面に充填材６を被覆する。充填材６としては、ＵＶ硬化性を有する液体樹脂を使用することが望ましい。   In the above-described groove filling step, each groove 1 is filled with the filler 2, but the present invention is not limited to this method. For example, as shown in FIG. 5, the groove 6 formed on the surface Wa of the wafer W is filled with the filler 6 and the entire surface Wa is covered with the filler 6. As the filler 6, it is desirable to use a liquid resin having UV curability.

次いで、図６に示すように、紫外線を照射する紫外線照射手段８によって、充填材６にむけて紫外線を照射する。これにより、充填材６がウェーハＷの表面ＷａにおいてＵＶ硬化されるため、上記した表面保護部材３と同様の部材として兼用することが可能となり、溝充填ステップと表面保護部材配設ステップとを同時に実施することができる。   Next, as shown in FIG. 6, the ultraviolet rays are irradiated toward the filler 6 by the ultraviolet irradiation means 8 that irradiates the ultraviolet rays. Thereby, since the filler 6 is UV-cured on the surface Wa of the wafer W, it can be used as the same member as the surface protection member 3 described above, and the groove filling step and the surface protection member disposing step are simultaneously performed. Can be implemented.

（４）研削ステップ
表面保護部材配設ステップを実施した後、図７に示すように、ウェーハＷに研削を施す研削手段２０によってウェーハＷの裏面Ｗｂを研削する。研削手段２０は、鉛直方向の軸心を有するスピンドル２１と、スピンドル２１の下端に装着された研削ホイール２２と、研削ホイール２２の下部に環状に固着された研削砥石２３と、を備えている。研削手段２０は、研削ホイール２２を回転させつつ、研削ホイール２２を鉛直方向に昇降させることができる。 (4) Grinding Step After performing the surface protection member disposing step, the back surface Wb of the wafer W is ground by the grinding means 20 for grinding the wafer W as shown in FIG. The grinding means 20 includes a spindle 21 having a vertical axis, a grinding wheel 22 attached to the lower end of the spindle 21, and a grinding wheel 23 that is annularly fixed to the lower portion of the grinding wheel 22. The grinding means 20 can raise and lower the grinding wheel 22 in the vertical direction while rotating the grinding wheel 22.

まず、図７に示すように、ウェーハＷを保持し回転可能な保持テーブル７にウェーハＷの裏面Ｗｂが上向きになるように表面保護部材３を介して表面Ｗａ側を載置する。次いで、保持テーブル７はウェーハＷを保持するとともに、例えば矢印Ｃ方向に回転する。これと同時に、研削手段２０は、研削ホイール２２を例えば矢印Ｃ方向に回転させながら、研削砥石２３がウェーハＷの裏面Ｗｂに接触するまで下降させる。そして、研削砥石２３がウェーハＷの裏面Ｗｂを押圧しながら、仕上げ厚みに達するまでウェーハＷを研削する。   First, as shown in FIG. 7, the surface Wa side is placed on the holding table 7 that holds and rotates the wafer W through the surface protection member 3 so that the back surface Wb of the wafer W faces upward. Next, the holding table 7 holds the wafer W and rotates in the direction of arrow C, for example. At the same time, the grinding means 20 lowers the grinding wheel 22 until it contacts the back surface Wb of the wafer W while rotating the grinding wheel 22 in the direction of arrow C, for example. Then, the grinding wheel 23 grinds the wafer W until it reaches the finished thickness while pressing the back surface Wb of the wafer W.

図８の部分拡大図に示すように、ウェーハＷが仕上げ厚みＨ１に薄化されると、ウェーハＷは、その裏面Ｗｂ側から充填材２が露出するとともに、表面ＷａにデバイスＤを有する個々のチップ９に分割される。図７に示したように、裏面Ｗｂの研削中は、研削砥石２３が水平方向に回転するため、チップ９には水平方向に研削負荷がかかるが、隣り合うチップ９の間隔（溝１）に充填材２が充填されていることにより、チップ９に分割された後も研削負荷によってチップ９が動くのを抑止することができるため、チップ９同士が接触することはなくチップ９の側面に欠けが生じることはない。   As shown in the partially enlarged view of FIG. 8, when the wafer W is thinned to the finished thickness H1, the wafer W is exposed to the individual material having the device D on the front surface Wa while the filler 2 is exposed from the back surface Wb side. Divided into chips 9. As shown in FIG. 7, during grinding of the back surface Wb, the grinding wheel 23 rotates in the horizontal direction, so that the grinding load is applied to the chip 9 in the horizontal direction, but the interval between the adjacent chips 9 (groove 1). Since the filler 2 is filled, it is possible to prevent the chips 9 from being moved by the grinding load even after being divided into the chips 9, so that the chips 9 do not come into contact with each other and the side surfaces of the chips 9 are chipped. Will not occur.

（５）成膜ステップ
研削ステップを実施した後、図９に示すように、ウェーハＷの裏面Ｗｂに金属膜４を形成する。金属膜４の成膜は、例えば、スパッタリングや蒸着により行うことができる。また、ＣＶＤによる化学的蒸着によってウェーハＷの裏面Ｗｂに金属膜４を成膜することもできる。 (5) Film Forming Step After performing the grinding step, the metal film 4 is formed on the back surface Wb of the wafer W as shown in FIG. The metal film 4 can be formed, for example, by sputtering or vapor deposition. Further, the metal film 4 can be formed on the back surface Wb of the wafer W by chemical vapor deposition by CVD.

（６）除去ステップ
成膜ステップを実施した後、表面保護部材３と充填材２とを個々のチップに分割されたウェーハＷから除去する。除去ステップの第１例として、図１０に示すテープ５を用いて表面保護部材３及び充填材２をウェーハＷから除去する方法がある。具体的には、図１０（ａ）に示すように、ウェーハＷの裏面Ｗｂ側をテープ５に向け、図１０（ｂ）に示すように、ウェーハＷの裏面Ｗｂに成膜された金属膜４をテープ５に貼着する。 (6) Removal Step After performing the film formation step, the surface protection member 3 and the filler 2 are removed from the wafer W divided into individual chips. As a first example of the removal step, there is a method of removing the surface protection member 3 and the filler 2 from the wafer W using the tape 5 shown in FIG. Specifically, the metal film 4 formed on the back surface Wb of the wafer W as shown in FIG. 10B, with the back surface Wb side of the wafer W facing the tape 5 as shown in FIG. Is attached to tape 5.

次に、図１０（ｃ）に示すように、表面保護部材３と充填材２とを引き上げてウェーハＷから除去する。そうすると、裏面Ｗｂに金属膜４が成膜された複数のチップ９が形成される。このように表面保護部材３が貼着され隣り合うチップの間隔（溝１）に充填材２が充填され個々のチップ９に分割されたウェーハＷにテープ５を貼着した後、表面保護部材３及び充填材２をチップ９に分割されたウェーハＷから除去することで、表面保護部材３の除去後の薄化された個々のチップ９のハンドリングが容易になる上、チップ９を破損させるおそれを低減できる。   Next, as shown in FIG. 10C, the surface protection member 3 and the filler 2 are pulled up and removed from the wafer W. Then, a plurality of chips 9 having the metal film 4 formed on the back surface Wb are formed. After the surface protection member 3 is thus bonded and the tape 5 is bonded to the wafer W which is filled with the filler 2 in the interval (groove 1) between adjacent chips and divided into individual chips 9, the surface protection member 3 is then applied. In addition, by removing the filler 2 from the wafer W divided into chips 9, handling of the thinned individual chips 9 after the removal of the surface protection member 3 is facilitated, and there is a possibility that the chips 9 may be damaged. Can be reduced.

また、除去ステップの第２例として、図１１（ａ）及び図１１（ｂ）に示すように、ウェーハＷの裏面Ｗｂに金属膜４が成膜された状態から、チップ９を表面保護部材３からピックアップする方法がある。この方法では、ウェーハＷを面方向に引っ張った後に、すべてのチップ９を表面保護部材３からピックアップすることによって、裏面Ｗｂに金属膜４が成膜された複数のチップ９が形成される。   Further, as a second example of the removal step, the chip 9 is attached to the surface protection member 3 from the state in which the metal film 4 is formed on the back surface Wb of the wafer W as shown in FIGS. 11A and 11B. There is a way to pick up from. In this method, after pulling the wafer W in the surface direction, all the chips 9 are picked up from the surface protection member 3, thereby forming a plurality of chips 9 having the metal film 4 formed on the back surface Wb.

本発明は、例えば炭化珪素（ＳｉＣ）のような難削材により構成されているウェーハを対象とする場合に特に有効であるが、炭化珪素等の難削材以外の材料により構成されているウェーハにも本発明を適用することができる。   The present invention is particularly effective when a wafer made of a difficult-to-cut material such as silicon carbide (SiC) is used, but a wafer made of a material other than the hard-to-cut material such as silicon carbide. The present invention can also be applied to.

以上のように、溝形成ステップ及び溝充填ステップでは、切削ブレード１２がウェーハＷの表面Ｗａに仕上げ厚みＨ１に至る深さの溝１を形成した後、溝１に充填材２を充填する。そのため、研削ステップでウェーハＷを個々のチップ９に分割する際には、複数のチップ９間の間隔（溝１）に充填材２が充填されているため、研削中にチップ９同士が接触してチップ９の側面に欠けが生じるおそれがない。
また、研削ステップでウェーハＷを研削して個々のチップ９に分割した後に成膜ステップでウェーハＷの裏面Ｗｂに金属膜４を成膜するため、金属膜４を切削ブレード１２で切削することがない。したがって、切削ブレード１２に目詰まりが生じることを防止でき、ウェーハＷにチッピングが多量に発生することもなくなり、ウェーハＷや切削ブレード１２を破損させるおそれを低減できる。
さらに、研削後のウェーハＷは、個々のチップ９に分割されているため、反りが発生しにくくなり、反りを原因とするウェーハＷの破損のおそれを低減することができる。 As described above, in the groove forming step and the groove filling step, after the cutting blade 12 forms the groove 1 having a depth reaching the finished thickness H1 on the surface Wa of the wafer W, the groove 1 is filled with the filler 2. Therefore, when the wafer W is divided into individual chips 9 in the grinding step, since the filler 2 is filled in the interval (groove 1) between the plurality of chips 9, the chips 9 come into contact with each other during grinding. Thus, there is no possibility that the chip 9 is chipped.
In addition, after the wafer W is ground and divided into individual chips 9 in the grinding step, the metal film 4 is formed on the back surface Wb of the wafer W in the film formation step. Absent. Therefore, clogging of the cutting blade 12 can be prevented, a large amount of chipping is not generated on the wafer W, and the possibility of damaging the wafer W or the cutting blade 12 can be reduced.
Furthermore, since the wafer W after grinding is divided into individual chips 9, warpage is unlikely to occur, and the risk of damage to the wafer W due to warpage can be reduced.

１：溝
２：充填材
３：表面保護部材
４：金属膜
５：テープ
６：充填材
７：保持テーブル
８：紫外線照射手段
９：チップ
１０：切削手段 １１：スピンドル １２：切削ブレード
２０：研削手段 ２１：スピンドル ２２：研削ホイール ２３：研削砥石
Ｗ：ウェーハ Ｗａ：表面 Ｗｂ：裏面 Ｄ：デバイス Ｓ：分割予定ライン 1: Groove 2: Filler 3: Surface protection member 4: Metal film 5: Tape 6: Filler 7: Holding table 8: Ultraviolet irradiation means 9: Chip 10: Cutting means 11: Spindle 12: Cutting blade 20: Grinding means 21: Spindle 22: Grinding wheel 23: Grinding wheel W: Wafer Wa: Front surface Wb: Back surface D: Device S: Line to be divided

Claims (3)

表面にデバイスを有するとともに裏面に金属膜が成膜されたチップを形成するチップ形成方法であって、
交差する複数の分割予定ラインを有し該分割予定ラインによって区画された表面の各領域にデバイスをそれぞれ有するウェーハの表面から該分割予定ラインに沿ってチップの仕上げ厚みに至る深さの溝を形成する溝形成ステップと、
該溝形成ステップを実施した後、該溝に充填材を充填する溝充填ステップと、
該溝充填ステップを実施した後、ウェーハの表面に表面保護部材を配設する表面保護部材配設ステップと、
該表面保護部材配設ステップを実施した後、該表面保護部材を介してウェーハの表面側を保持テーブルで保持した状態でウェーハの裏面を研削してチップの該仕上げ厚みへと薄化するとともに該溝をウェーハの裏面に露出させ、ウェーハを個々のチップに分割する研削ステップと、
該研削ステップを実施した後、ウェーハの裏面に金属膜を成膜する成膜ステップと、
該成膜ステップを実施した後、該表面保護部材と該充填材とを個々のチップに分割されたウェーハから除去することによって裏面に金属膜が成膜された複数のチップを形成する除去ステップと、を備えたチップ形成方法。 A chip forming method for forming a chip having a device on the front surface and a metal film formed on the back surface,
A groove having a plurality of intersecting scheduled lines and a groove having a depth from the surface of the wafer having a device to the finished thickness of the chip along the scheduled dividing lines is formed in each region of the surface defined by the scheduled dividing lines. A groove forming step,
A groove filling step of filling the groove with a filler after performing the groove forming step;
After performing the groove filling step, a surface protection member disposing step of disposing a surface protection member on the surface of the wafer;
After performing the surface protection member disposing step, the back surface of the wafer is ground with the holding surface holding the front surface side of the wafer via the surface protection member to reduce the thickness to the finished thickness of the chip. A grinding step in which the grooves are exposed on the backside of the wafer and the wafer is divided into individual chips;
A film forming step of forming a metal film on the back surface of the wafer after performing the grinding step;
A removal step of forming a plurality of chips having a metal film formed on the back surface by removing the surface protection member and the filler from the wafer divided into individual chips after performing the film forming step; And a chip forming method. 前記溝充填ステップで前記溝に充填材を充填するとともに該充填材によってウェーハの表面を被覆した後、該充填材が硬化され、該充填材が前記表面保護部材を兼用することにより溝充填ステップと表面保護部材配設ステップとが同時に実施される、請求項１に記載のチップ形成方法。   After filling the groove with the filler in the groove filling step and covering the surface of the wafer with the filler, the filler is cured, and the filler also serves as the surface protection member, thereby filling the groove. The chip | tip formation method of Claim 1 with which a surface protection member arrangement | positioning step is implemented simultaneously. 前記ウェーハは炭化珪素からなる、請求項１または請求項２に記載のチップ形成方法。   The chip forming method according to claim 1, wherein the wafer is made of silicon carbide.
JP2012240396A 2012-10-31 2012-10-31 Chip forming method Pending JP2014090127A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012240396A JP2014090127A (en) 2012-10-31 2012-10-31 Chip forming method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012240396A JP2014090127A (en) 2012-10-31 2012-10-31 Chip forming method

Publications (1)

Publication Number Publication Date
JP2014090127A true JP2014090127A (en) 2014-05-15

Family

ID=50791797

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012240396A Pending JP2014090127A (en) 2012-10-31 2012-10-31 Chip forming method

Country Status (1)

Country Link
JP (1) JP2014090127A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9627259B2 (en) 2014-11-14 2017-04-18 Kabushiki Kaisha Toshiba Device manufacturing method and device
US9633903B2 (en) 2015-01-28 2017-04-25 Kabushiki Kaisha Toshiba Device manufacturing method of processing cut portions of semiconductor substrate using carbon dioxide particles
US9947571B2 (en) 2014-11-14 2018-04-17 Kabushiki Kaisha Toshiba Processing apparatus, nozzle, and dicing apparatus
KR20180051394A (en) * 2016-11-08 2018-05-16 가부시기가이샤 디스코 Wafer processing method
US10332759B2 (en) 2015-04-10 2019-06-25 Kabushiki Kaisha Toshiba Processing apparatus

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07106285A (en) * 1993-10-08 1995-04-21 Oki Electric Ind Co Ltd Manufacture of semiconductor device
JP2004119472A (en) * 2002-09-24 2004-04-15 Seiko Epson Corp Semiconductor device, its manufacturing method, circuit board, and electronic apparatus
JP2006344816A (en) * 2005-06-09 2006-12-21 Matsushita Electric Ind Co Ltd Method of manufacturing semiconductor chip
JP2009194287A (en) * 2008-02-18 2009-08-27 Denki Kagaku Kogyo Kk Method for grinding electronic component assembly, method for dividing electronic component assembly using same, and adhesive resin used for same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07106285A (en) * 1993-10-08 1995-04-21 Oki Electric Ind Co Ltd Manufacture of semiconductor device
JP2004119472A (en) * 2002-09-24 2004-04-15 Seiko Epson Corp Semiconductor device, its manufacturing method, circuit board, and electronic apparatus
JP2006344816A (en) * 2005-06-09 2006-12-21 Matsushita Electric Ind Co Ltd Method of manufacturing semiconductor chip
JP2009194287A (en) * 2008-02-18 2009-08-27 Denki Kagaku Kogyo Kk Method for grinding electronic component assembly, method for dividing electronic component assembly using same, and adhesive resin used for same

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9627259B2 (en) 2014-11-14 2017-04-18 Kabushiki Kaisha Toshiba Device manufacturing method and device
US9947571B2 (en) 2014-11-14 2018-04-17 Kabushiki Kaisha Toshiba Processing apparatus, nozzle, and dicing apparatus
US9633903B2 (en) 2015-01-28 2017-04-25 Kabushiki Kaisha Toshiba Device manufacturing method of processing cut portions of semiconductor substrate using carbon dioxide particles
US10332759B2 (en) 2015-04-10 2019-06-25 Kabushiki Kaisha Toshiba Processing apparatus
KR20180051394A (en) * 2016-11-08 2018-05-16 가부시기가이샤 디스코 Wafer processing method
JP2018078162A (en) * 2016-11-08 2018-05-17 株式会社ディスコ Processing method for wafer
KR102336955B1 (en) 2016-11-08 2021-12-09 가부시기가이샤 디스코 Wafer processing method

Similar Documents

Publication Publication Date Title
JP6230422B2 (en) Wafer processing method
TWI645464B (en) Wafer processing method
TWI732949B (en) Wafer processing method
TWI811317B (en) Processing method of plate
US9595463B2 (en) Wafer processing method
TWI749188B (en) Manufacturing method of semiconductor package
JP2014090127A (en) Chip forming method
JP5654810B2 (en) Wafer processing method
KR102429205B1 (en) Wafer processing method
JP2007096115A (en) Manufacturing method of semiconductor device
JP2010225976A (en) Method of dividing laminated wafer
JP2010182753A (en) Method for dividing wafer
US9676114B2 (en) Wafer edge trim blade with slots
JP2015138857A (en) Wafer processing method
JP3539934B2 (en) Wafer dividing method and wafer dividing apparatus
CN109285771A (en) The processing method of chip
JP6129029B2 (en) Wafer processing method
JP2012222310A (en) Method for processing wafer
JP2016219757A (en) Method of dividing workpiece
JP2013211409A (en) Method for processing wafer
JP7175628B2 (en) chuck table
JP2015082627A (en) Package substrate processing method
JP2014165324A (en) Method of working package substrate
JP7084718B2 (en) Processing method of work piece
JP6185792B2 (en) Semiconductor wafer cutting method

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20150428

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150917

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160908

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160907

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161025

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20161129