以下に添付図面を参照して、実施形態に係る固体撮像装置および固体撮像装置の製造方法を詳細に説明する。なお、この実施形態により本発明が限定されるものではない。
本実施形態では、固体撮像装置の一例として、入射光を光電変換する光電変換素子の入射光が入射する面とは逆の面側に配線層が形成される所謂裏面照射型CMOS(Complementary Metal Oxide Semiconductor)イメージセンサを例に挙げて説明する。
なお、本実施形態に係る固体撮像装置は、裏面照射型CMOSイメージセンサに限定するものではなく、表面照射型CMOSイメージセンサや、CCD(Charge Coupled Device)イメージセンサ等といった任意のイメージセンサであってもよい。
図1は、実施形態に係る裏面照射型CMOSイメージセンサ(以下、「CMOSセンサ1」と記載する)の上面視による説明図である。図1に示すように、CMOSセンサ1は、ピクセル部2と、ロジック部3とを備える。
ピクセル部2は、マトリックス状に設けられた複数の光電変換素子を備える。かかる各光電変換素子は、入射光を受光量(受光強度)に応じた量の電荷へ光電変換して電荷蓄積領域に蓄積する。なお、光電変換素子の構成については、図2を参照して後述する。
ロジック部3は、タイミングジェネレータ31、垂直選択回路32、サンプリング回路33、水平選択回路34、ゲインコントロール回路35、A/D(アナログ/デジタル)変換回路36、増幅回路37等を備える。
タイミングジェネレータ31は、ピクセル部2、垂直選択回路32、サンプリング回路33、水平選択回路34、ゲインコントロール回路35、A/D変換回路36、増幅回路37等に対して動作タイミングの基準となるパルス信号を出力する処理部である。
垂直選択回路32は、マトリックス(行列)状に配置された複数の光電変換素子の中から電荷を読み出す光電変換素子を行単位で順次選択する処理部である。かかる垂直選択回路32は、行単位で選択した各光電変換素子に蓄積された電荷を、各画素の輝度を示す画素信号として光電変換素子からサンプリング回路33へ出力させる。
サンプリング回路33は、垂直選択回路32によって行単位で選択された各光電変換素子から入力される画素信号から、CDS(Correlated Double Sampling:相関2重サンプリング)によってノイズを除去して一時的に保持する処理部である。
水平選択回路34は、サンプリング回路33によって保持されている画素信号を列毎に順次選択して読み出し、ゲインコントロール回路35へ出力する処理部である。ゲインコントロール回路35は、水平選択回路34から入力される画素信号のゲインを調整してA/D変換回路36へ出力する処理部である。
A/D変換回路36は、ゲインコントロール回路35から入力されるアナログの画素信号をデジタルの画素信号へ変換して増幅回路37へ出力する処理部である。増幅回路37は、A/D変換回路36から入力されるデジタルの信号を増幅して所定のDSP(Digital Signal Processor(図示略))へ出力する処理部である。
このように、CMOSセンサ1では、ピクセル部2に配置される複数の光電変換素子が入射光を受光量に応じた量の電荷へ光電変換して蓄積し、ロジック部3が各光電変化素子に蓄積された電荷を画素信号として読み出すことによって撮像を行う。
かかるCMOSセンサ1では、光電変換素子の入射光が入射される側の端面(以下、「受光面」と記載する)に結晶欠陥に起因した界面準位や、汚染物質の付着が生じた場合、入射光を受光していない光電変換素子に電荷が蓄積されることがある。
かかる電荷は、ロジック部3によって画素信号が読み出される際に、暗電流となってピクセル部2からロジック部3へ流れ込み、撮像画像中に白傷となって現れることがある。そこで、実施形態に係るCMOSセンサ1では、暗電流を抑制するようにピクセル部2が構成される。次に、図2を参照し、実施形態に係るピクセル部2の構成について説明する。
図2は、実施形態に係るピクセル部2の一部を示す断面視による説明図である。なお、図2には、ピクセル部2における1画素の断面を模式的に示している。
図2に示すように、ピクセル部2は、支持基板11上に接着層12を介して設けられる多層配線層15と、光電変換素子18とを備える。多層配線層15は、例えば、酸化Si(シリコン)等によって形成される層間絶縁膜14と、層間絶縁膜14の内部に埋設され、光電変換された負の電荷の読出しや、各回路素子への駆動信号等の伝送に用いられる多層配線13とを備える。
光電変換素子18は、例えば、P(リン)等のN型の不純物がドープされたN型のSi領域17と、B(ボロン)等のP型の不純物がドープされたP型のSi領域16とを含む。ここで、P型のSi領域16は、上面視においてN型のSi領域17を囲むように設けられる。
かかる光電変換素子18は、P型のSi領域16とN型のSi領域17とのPN接合によって形成されるフォトダイオードである。そして、光電変換素子18は、多層配線層15との界面とは逆側の端面から入射する入射光を受光量に応じた量の負(−)の電荷へ光電変換してN型のSi領域17に蓄積する。
また、ピクセル部2は、光電変換素子18の受光面上に、膜厚が3nm以下に形成される第1のSi酸化膜19を備える。これにより、ピクセル部2では、N型のSi領域17の受光面側端面に生じるダングリングボンドを低減することができるので、ダングリングボンドによる界面準位の増加を抑制することができる。
したがって、ピクセル部2によれば、界面準位に起因して入射光の有無とは無関係に生じる負の電荷がN型のSi領域17に蓄積されることを抑制することにより、暗電流を低減することができる。
また、ピクセル部2は、第1のSi酸化膜19における入射光が入射する側の面(受光面)上に、負の固定電荷を保持する厚さが10nm以下の固定電荷層20を備える。かかる固定電荷層20は、例えば、HfO(酸化ハフニウム)によって形成される。
なお、固定電荷層20の材料は、HfOに限定されるものではなく、Al(アルミニウム)、Ti(チタン)、Zr(ジルコニウム)、Mg(マグネシウム)の酸化物等のように、負の固定電荷を保持可能な任意の金属酸化物であってもよい。また、固定電荷層20の材料は、HfO、AlO、TiO、ZrO、MgOから選択されたいずれかの材料を組み合わせたものであってもよい。また固定電荷層20は、安定した薄膜を形成するのに有効なALD(Atomic Layer Deposition)法によって形成される。
このように、ピクセル部2は、光電変換素子18におけるN型のSi領域17の受光面側に、第1のSi酸化膜19を介して負の固定電荷を保持する固定電荷層20を備える。これにより、ピクセル部2では、固定電荷層20に保持される負の固定電荷によって、N型のSi領域17内に存在する正の電荷(正孔)が引き寄せられ、N型のSi領域17における受光面近傍に正孔蓄積領域25が形成される。
かかる正孔蓄積領域25に蓄積される正の電荷は、N型のSi領域17における受光面近傍で生じる界面準位に起因した負の電荷と再結合することで、入射光の有無とは無関係に生じて暗電流の原因となる負の電荷を低減することができる。したがって、ピクセル部2によれば、暗電流をより効果的に低減することができる。
さらに、ピクセル部2は、固定電荷層20における入射光が入射する側の面(受光面)上に順次積層される厚さが5nm以下の第2のSi酸化膜21、Si窒化膜22、カラーフィルタ23、マイクロレンズ24を備える。
マイクロレンズ24は、平凸レンズであり、ピクセル部2へ入射する入射光を光電変換素子18へ集光する。また、カラーフィルタ23は、例えば、赤、緑、青の3原色のうち、いずれか一色の入射光を透過させる。また、Si窒化膜22は、カラーフィルタ23を透過する入射光の反射を防止する反射防止膜として機能する。
ここで、固定電荷層20とSi窒化膜22とを接するように形成した場合、固定電荷層20中に窒素が混入していき、固定電荷層20の組成が変化し、発生させられる固定電荷量が減少してしまう。これによりN型のSi領域17表面の正孔蓄積領域25の正電荷濃度が低下し、暗電流抑制効果が減少してしまう。
ここで、固定電荷層20への窒素の影響を小さくする為には固定電荷層20を十分厚くすることが考えられるが、固定電荷層20はALD法によって形成する為、厚膜の形成は製造負荷が大きくなってしまう。
そこで、固定電荷層20とSi窒化膜22との間を物理的に隔てる遮蔽膜を形成する。この膜は電気特性的に安定しているSi酸化膜21が有効である。このSi酸化膜21の厚さについては、固定電荷層20へ窒素の影響を十分小さくすることができればよく、例えば、5nm以下で十分である。
また、このSi酸化膜21は、薄膜を安定に形成するのに有効なALD法によって形成される。これにより、固定電荷層20へ窒素が混入することが抑止され、固定電荷層20の膜の組成が変化することが無くなる為、暗電流抑制効果の減少を回避できる。
また、ピクセル部2では、第1のSi酸化膜19の膜厚が3nm以下であり、第2のSi酸化膜21の膜厚が5nm以下であるため、第1のSi酸化膜19および第2のSi酸化膜21による入射光の反射および屈折を無視できる程度にまで抑えることができる。
しかも、ピクセル部2では、固定電荷層20の厚さが10nm以下であるため、必要な量の負の電荷を固定電荷層20に保持させつつ、固定電荷層20による入射光の反射および屈折を無視できる程度にまで抑えることができる。
次に、図3〜図5を参照し、実施形態に係るCMOSセンサ1の製造方法について説明する。なお、CMOSセンサ1におけるロジック部3の製造方法は、従来の一般的なCMOSセンサと同様である。このため、以下では、CMOSセンサ1におけるピクセル部2の製造方法について説明し、ロジック部3の製造方法については、その説明を省略する。
図3〜図5は、実施形態に係るCMOSセンサ1の製造工程を示す断面視による説明図である。なお、図3〜図5には、ピクセル部2における1画素部分の製造工程を模式的に示している。
図3の(a)に示すように、CMOSセンサ1を製造する場合には、Siウェハ等の半導体基板10上にP型のSi領域16を形成する。このとき、例えば、半導体基板10上にB等のP型の不純物がドープされたSi層をエピタキシャル成長させることにより、P型のSi領域16を形成する。なお、かかるP型のSi領域16は、Siウェハの内部へP型の不純物をイオン注入してアニール処理を行うことにより形成されてもよい。
続いて、図3の(b)に示すように、P型のSi領域16の所定領域に上面から半導体基板10へ向けて開口を形成し、その後、開口の内部へN型のSi領域17を形成する。このとき、例えば、開口の内部にP等のN型の不純物がドープされたSi層をエピタキシャル成長させることによってN型のSi領域17を形成する。
なお、かかるN型のSi領域17は、P型のSi領域16の上面側からP型のSi領域16内部へN型の不純物をイオン注入してアニール処理を行うことにより形成されてもよい。かかるN型のSi領域17は、上面視においてマトリックス状(行列状)に複数配置される。
こうして、P型のSi領域16の内部へN型のSi領域17が埋め込まれることにより、PN接合が形成されてフォトダイオードである光電変換素子18が形成される。なお、ここで、N型のSi領域17は、光電変換された負の電荷を蓄積する電荷蓄積領域となり、半導体基板10との接合面側が後に露出されて入射光の受光面となる。
続いて、図3の(c)に示すように、光電変換素子18の上面に多層配線層15を形成する。このとき、例えば、Si酸化膜等の層間絶縁膜14を成膜する工程と、層間絶縁膜14に所定の配線パターンを形成する工程と、配線パターン内にCu等を埋め込んで多層配線13を形成する工程とを繰り返すことで多層配線層15が形成される。その後、図3の(d)に示すように、多層配線層15の上面に接着剤を塗布して接着層12を設け、接着層12の上面に、例えば、Siウェハ等の支持基板11を貼着する。
続いて、図4の(a)に示すように、図3の(d)に示す構造体の天地を反転させた後、グラインダ等の研磨装置4によって半導体基板10を裏面側(ここでは、上面側)から研磨し、半導体基板10を所定の厚さになるまで薄化する。
その後、例えば、CMP(Chemical Mechanical Polishing)によって半導体基板10の裏面側をさらに研磨し、図4の(b)に示すように、N型のSi領域17の裏面(ここでは、上面)を露出させる。このとき、N型のSi領域17の研磨面である上面にはダングリングボンドが発生して界面準位が生じる。
ここで、前述したように、かかるN型のSi領域17は、光電変換された負の電荷が蓄積される電荷蓄積領域であり、その露出した上面が光電変換素子18の受光面となる。そして、光電変換素子18の受光面に界面準位が生じると、界面準位に起因して入射光の有無とは無関係に生じる負の電荷がN型のSi領域17に蓄積され、暗電流の原因となり好ましくない。
そこで、実施形態に係るCMOSセンサ1の製造方法では、図4の(c)に示すように、光電変換素子18の受光面上に厚さが3nm以下の第1のSi酸化膜19を形成する。
ここで、第1のSi酸化膜19の形成にはALD法を用いる。これには、例えば、400℃程度で成膜することが可能である為、Si酸化膜19の成膜時にすでに形成されている多層配線13にCuを用いた場合でも溶出するといった問題が回避できることや、プラズマCVD(Chemical Vapor Deposition)法など他の低温成膜法に比べ安定したSi界面を形成できることや、薄膜形成時の膜厚制御性が優れているという特徴があり、Si酸化膜19の形成に適している。
このように、光電変換素子18の受光面上に第1のSi酸化膜19を設けることにより、N型のSi領域17の上面に界面準位が生じることを抑制することができる為、暗電流を低減することができる。また、第1のSi酸化膜19は、膜厚が3nm以下であるため、入射光の反射および屈折を無視できる程度にまで抑えることができる。
なお、ここでは、N型のSi領域17の上面、および、P型のSi領域16の上面に第1のSi酸化膜19が形成される場合について説明したが、第1のSi酸化膜19は、少なくともN型のSi領域17の上面に設けられれば、暗電流の原因となる負の電荷の発生を抑制することができる。
続いて、図5の(a)に示すように、第1のSi酸化膜19の上面に、負の固定電荷を保持する固定電荷層20を形成する。この固定電荷層20は、例えば厚さ10nm以下のHfO膜を形成する。
ここで、固定電荷層20の形成にはALD法を用いる。これには、例えば、400℃以下で成膜することが可能である為、Si酸化膜19の成膜時にすでに形成されている多層配線13にCuを用いた場合でも溶出するといった問題が回避できることや、薄膜形成時の膜厚制御性が優れているという特徴があり、固定電荷層20の形成に適している。
さらに、成膜中の処理温度もしくはその後の形成工程の処理温度によって、HfOの少なくとも一部を結晶化させることによって負の固定電荷が発生させられ、これに引き付けられてN型のSi領域17の光照射界面側に正孔蓄積領域25が形成される。これより、暗電流の原因となる界面付近に存在する結晶欠陥や重金属元素によって発生した電子は正孔と再結合される。したがって、CMOSセンサ1によれば、暗電流をさらに低減することができる。
なお、ここでは、固定電荷層20の材料がHfOである場合について説明したが、固定電荷層20の材料は、Hf、Ti、Al、Zr、Mgを1種類以上含んだ材料であってもよい。
その後、図5の(b)に示すように、固定電荷層20の入射光が入射する面(受光面)に第2のSi酸化膜21を形成し、図5の(c)に示すように、第2のSi酸化膜21の入射光が入射する面(受光面)に反射防止膜となるSi窒化膜22を形成する。
このとき、第2のSi酸化膜21は、第1のSi酸化膜19と同様、ALD法によって形成される。そして、Si窒化膜22は、一般的なCVD法によって形成される。なお、固定電荷層20であるHfOなどは、高屈折率膜の為単体でも反射防止膜の機能を果たせるが、安定した固定電荷を発生させる為にはALD法で成膜する必要があり、これは成膜時間がかかり、厚膜を形成するには生産性への負担が大きくなってしまう。これより、固定電荷層20を用いた場合でも反射防止膜にはCVD法で形成が可能なSi窒化膜22を用いることで生産性に対する負荷を軽減できる。
このように、実施形態に係るCMOSセンサ1の製造方法では、固定電荷層20とSi窒化膜22との間に第2のSi酸化膜21を形成することで、固定電荷層20の組成の変化を抑え、安定した固定電荷層20を形成することが可能となり、さらに反射防止層はSi窒化膜をCVD法で形成することで生産性の負荷を軽減することが可能となる。
これにより、CMOSセンサ1の製造方法では、N型のSi領域17における正孔蓄積領域25(図2参照)内に蓄積される正の電量が低減されることを抑制することができるので、暗電流をより大幅に低減可能なCMOSセンサ1を製造することができる。
また、第1のSi酸化膜19と第2のSi酸化膜21の膜厚を揃えれば、まったく同一条件となる為、形成する際の装置の稼働効率が上がり、生産性の負荷をさらに低減することが可能となる。
その後、CMOSセンサ1の製造方法では、Si窒化膜22の上面に、カラーフィルタ23およびマイクロレンズ24を順次形成して、図2に示すピクセル部2を備えたCMOSセンサ1が製造される。
なお、本実施形態では、第1のSi酸化膜19、固定電荷層20、第2のSi酸化膜21を全てALD法によって形成する場合について説明したが、これらのうち、少なくともいずれか一つをALD法によって形成してもよい。
上述したように、実施形態に係る固体撮像装置は、光電変換素子と、固定電荷層と、シリコン窒化膜と、シリコン酸化膜とを備える。光電変換素子は、入射光を受光量に応じた量の電荷へ光電変換して蓄積する。固定電荷層は、光電変換素子の受光面側に設けられ、負の固定電荷を保持する。シリコン窒化膜は、固定電荷層の受光面側に設けられる。シリコン酸化膜は、固定電荷層とシリコン窒化膜との間に設けられる。
かかる固体撮像装置によれば、固定電荷層とシリコン窒化膜との間に設けられるシリコン酸化膜によって、固定電荷層内の負の電荷がシリコン窒化膜内の正の電荷と再結合して減少することを防止することで、暗電流をより大幅に低減することができる。
また、実施形態に係る固体撮像装置は、光電変換素子の受光面に設けられるシリコン酸化膜をさらに備える。これにより、実施形態に係る固体撮像装置は、光電変換素子の受光面に生じる界面準位の増加を抑制することで、暗電流をさらに低減することができる。
また、実施形態に係るシリコン酸化膜および固定電荷層は、ALD法を用いて形成される。かかるALD法によれば、例えば、固体撮像装置の多層配線に用いられる金属の融点よりも低い処理温度でシリコン酸化膜および固定電荷層を形成することができる。したがって、実施形態に係る固体撮像装置によれば、シリコン酸化膜および固定電荷層の形成によって多層配線へ悪影響が及ぶことを防止することができる。
また、実施形態に係る固定電荷層と記シリコン窒化膜との間に設けられるシリコン酸化膜は、厚さが5nm以下であり、光電変換素子の受光面に設けられるシリコン酸化膜は、厚さが3nm以下である。かかるシリコン酸化膜によれば、光電変換素子へ入射する入射光の反射および屈折を無視できる程度にまで抑えることができる。
また、実施形態に係る固定電荷層は、厚さが10nm以下である。この膜厚は、暗電流を低減させる負の固定電荷の発生に必要な最低限の膜厚とし、反射防止膜は生産負荷の小さいCVD法で形成可能なSi窒化膜で形成する。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。