JP2014082526A - Method for manufacturing electronic apparatus - Google Patents

Method for manufacturing electronic apparatus Download PDF

Info

Publication number
JP2014082526A
JP2014082526A JP2014013949A JP2014013949A JP2014082526A JP 2014082526 A JP2014082526 A JP 2014082526A JP 2014013949 A JP2014013949 A JP 2014013949A JP 2014013949 A JP2014013949 A JP 2014013949A JP 2014082526 A JP2014082526 A JP 2014082526A
Authority
JP
Japan
Prior art keywords
solder
metal core
substrate
electrode pad
connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014013949A
Other languages
Japanese (ja)
Other versions
JP5812123B2 (en
Inventor
Shinichi Fujiwara
伸一 藤原
Nobuhiko Chiwata
伸彦 千綿
Masaru Fujiyoshi
優 藤吉
Motoki Wakano
基樹 若野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Proterial Ltd
Original Assignee
Hitachi Metals Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Metals Ltd filed Critical Hitachi Metals Ltd
Priority to JP2014013949A priority Critical patent/JP5812123B2/en
Publication of JP2014082526A publication Critical patent/JP2014082526A/en
Application granted granted Critical
Publication of JP5812123B2 publication Critical patent/JP5812123B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

PROBLEM TO BE SOLVED: To increase long-term connection reliability to improve electro-migration resistance in a semiconductor package.SOLUTION: An electrode pad of a semiconductor element 1 is connected with an electrode pad 20 on a substrate 21 with a solder ball. The solder ball comprises: a metal core part 11; and a solder part 10 which is disposed around the metal core part 11 and is lower than the core part 11 in rigidity and a melting point. The solder ball is connected with the semiconductor element 1 by reflow. Then, the semiconductor element 1 attached with the solder ball is ultrasonic-connected with the substrate 21, and the metal core part 11 is directly connected with the electrode pad 20 on the substrate 21 side, thereby connection with reduced thermal stress and reduced resistance can be attained.

Description

本発明は家電用や民生機器用、産業用に用いられる半導体装置に係り、特に信頼性の高い
はんだ接続に関する。 The present invention relates to a semiconductor device used for home appliances, consumer products, and industrial use, and more particularly, to a highly reliable solder connection.

携帯電子機器を中心として高機能化・高性能化の要求が年々増加しており、これに伴い
高速、大容量な半導体デバイスが必要となってきている。一方で、機器の小型化も大きな
ニーズとなっており、これらを両立させた半導体パッケージの開発が行われている。これ
を実現するキーテクノロジーとして、半導体素子を突起バンプで接続するフリップチップ
実装が注目を浴びており、既に様々なパッケージに使用されている。 The demand for higher functionality and higher performance is increasing year by year mainly in portable electronic devices, and accordingly, high-speed and large-capacity semiconductor devices are required. On the other hand, downsizing of equipment has become a great need, and development of a semiconductor package that balances these has been carried out. As a key technology for realizing this, flip chip mounting in which semiconductor elements are connected by protruding bumps has been attracting attention and has already been used in various packages.

フリップチップ実装はパッド上にバンプを形成したチップを基板の電極上にフェイスダ
ウンにより接続する実装方式である。フリップチップ実装方式は、従来のワイヤボンディ
ング接続方式に比べて、接続長が短くなることにより信号伝播の遅延を抑えることができ
高速伝送が可能であること、チップサイズがパッケージサイズとなるため小型化が可能で
あることなどの利点が挙げられる。 Flip chip mounting is a mounting method in which a chip having bumps formed on pads is connected face-down on a substrate electrode. The flip chip mounting method is smaller than the conventional wire bonding connection method, because the connection length is shortened so that signal propagation delay can be suppressed and high-speed transmission is possible, and the chip size becomes the package size. There are advantages such as being possible.

主なフリップチップ実装方式として、図１８に示すように、チップ１と基板２１間をは
んだバンプ１３で接続するはんだバンプ接続方式、チップ側に金スタッドバンプを形成し
たのちスタッドバンプと基板側配線をはんだにて接続するAuバンプ／はんだ接続方式、チ
ップ側に金スタッドバンプを形成したのちスタッドバンプと基板側配線を超音波接続によ
り接続する超音波接続方式、チップ側にスタッドバンプを形成したのちスタッドバンプと
基板側配線を銀ペーストやACF（Anisotropic Conductive Film）などの樹脂材を主とした
材料で接続する接触接続方式などが主流となっている。 As a main flip chip mounting method, as shown in FIG. 18, a solder bump connection method in which a chip 1 and a substrate 21 are connected by a solder bump 13, and after forming a gold stud bump on the chip side, a stud bump and a substrate side wiring are connected. Solder-connected Au bump / solder connection method, after forming gold stud bump on the chip side, ultrasonic connection method to connect stud bump and substrate side wiring by ultrasonic connection, stud after forming stud bump on chip side such contact connection method for connecting the bump and the substrate side wiring silver paste or ACF (a nisotropic C onductive F ilm ) mainly as the material of resin material such as has become mainstream.

この中でもはんだバンプ接続方式は接続部のはんだ材が変形することにより、温度変化
や落下衝撃などの実使用環境下で発生する接続部へのストレスを緩和する機構を備えた有
力な接続方法である。従来は微細なはんだバンプを形成することが困難であることから、
バンプ径100μm以下が主流となる半導体素子と基板間の接続にはスタッドバンプが広く使
われている。しかし、昨今100μm以下のはんだボールも量産されており、今後はんだボー
ルもますます微細ピッチ接続へ適用されていくものと推定される。 Among them, the solder bump connection method is a powerful connection method with a mechanism to relieve stress on the connection part that occurs under actual use environment such as temperature change and drop impact by deforming the solder material of the connection part. . Conventionally, it is difficult to form fine solder bumps.
Stud bumps are widely used for connection between a semiconductor element and a substrate whose bump diameter is 100 μm or less. However, solder balls of 100 μm or less have been mass-produced recently, and it is estimated that solder balls will be applied to fine pitch connections in the future.

はんだボール接続は上記の通り応力緩和機構を持つ接続であるが、ボール径が100μm以
下となると接続面積も小さくなる。はんだ接続部の歪み発生の主な原因はチップと基板間
の線膨張係数差に起因する環境温度変化時のせん断歪みである。せん断歪みはチップ中心
からの距離に比例し接続部高さに反比例するので、中心から同一距離にあるはんだボール
の径を小さくすると増大する。 The solder ball connection is a connection having a stress relaxation mechanism as described above. However, when the ball diameter is 100 μm or less, the connection area is also reduced. The main cause of distortion at the solder joint is shear strain when the environmental temperature changes due to the difference in linear expansion coefficient between the chip and the substrate. Since the shear strain is proportional to the distance from the center of the chip and inversely proportional to the height of the connection portion, it increases when the diameter of the solder ball at the same distance from the center is reduced.

また、はんだボールの接続部高さは初期はんだボール径の50から70％ほどになることが
多いため、100μmのはんだボールの場合接続部高さは50から70μm程度になる。これに伴
いせん断歪みが増大することが類推できる。更に昨今のチップの高性能化に伴い電流量も
増大しているが、接続部はますます微細化が進んでいる。このような背景から接続部の電
流密度が上昇しており、この電流密度の上昇ははんだボール内のエレクトロマイグレーシ
ョンによる断線不良を引き起こすことが懸念されている。 Further, since the connection height of the solder ball is often about 50 to 70% of the initial solder ball diameter, the connection height is about 50 to 70 μm in the case of a 100 μm solder ball. Along with this, it can be inferred that the shear strain increases. Furthermore, the amount of current has increased with the recent high performance of chips, but the connection portion has been further miniaturized. From such a background, the current density of the connection portion has increased, and it is feared that this increase in current density causes disconnection failure due to electromigration in the solder balls.

このような想定される課題を解決する手段として、せん断歪みの低下と耐エレクトロマ
イグレーション性を実現できるはんだボール材として、金属コアはんだボールが提案され
ている。金属コアはんだボールとは任意の粒径の金属をはんだでコーティングすることに
より形成したはんだボールであり、コアが介在することにより接続部の高さをコア粒径以
上に保つことができる。また、コアにはんだよりも電気伝導性の高い金属を用いることに
よりエレクトロマイグレーション耐性も向上することができる。 As a means for solving such an assumed problem, a metal core solder ball has been proposed as a solder ball material capable of realizing reduction in shear strain and electromigration resistance. The metal core solder ball is a solder ball formed by coating a metal having an arbitrary particle size with solder, and the height of the connecting portion can be kept equal to or larger than the core particle size by interposing the core. Further, by using a metal having higher electrical conductivity than solder for the core, electromigration resistance can be improved.

「特許文献１」では、金属コアボールはんだの金属コア外周に窪みを形成し、その窪み
にはんだを充填させることによりボール外周部のはんだ量を増加させる金属コアはんだボ
ール形状が記載されている。また「特許文献２」では金属コアのない通常のはんだボール
を超音波にて接続し、ボールを溶融させることなく低温で接続できる製造プロセスを提示
している。 “Patent Document 1” describes a metal core solder ball shape in which a recess is formed in the outer periphery of a metal core of the metal core ball solder, and the solder amount in the outer periphery of the ball is increased by filling the recess with solder. Further, “Patent Document 2” presents a manufacturing process in which a normal solder ball without a metal core is connected with ultrasonic waves and can be connected at a low temperature without melting the ball.

特開２００３−１０１２０７JP2003-101207A 特開２００５−２６５７９JP 2005-26579 A

上記の通り金属コアはんだは、はんだボールが微細化した際も一定の接続高さを確保でき
るため、接続部に発生するひずみを低減することができる。しかし、他の懸念事項である
エレクトロマイグレーション性向上についてはまだ明確な対策がなされていない。電気伝
導性ははんだよりも金属コアの方が良好であるため、従来のはんだボールよりもエレクト
ロマイグレーション耐性も向上することが推定される。しかし、チップ側電極とコアボー
ル、コアボールと基板側電極いずれにもはんだが介在する構造であるため、微細化に向け
てエレクトロマイグレーション耐性を更に高めることが課題となる。また、特許文献１な
どをはじめとする微細なはんだボールを用いた接続では、はんだを溶融させて接続するた
め約260℃の熱負荷を半導体部品に与える必要がある。更に260℃から室温に冷却する際に
、チップと基板の線膨張係数差によりはんだ接続部にひずみが発生する。このように、リ
フローによる熱プロセスを用いるため、パッケージ形成時に環境に負荷を与えることが懸
念される。 As described above, the metal core solder can secure a constant connection height even when the solder balls are miniaturized, and thus can reduce strain generated in the connection portion. However, no clear measures have yet been taken to improve electromigration, which is another concern. Since the metal core is better in electrical conductivity than the solder, it is estimated that the electromigration resistance is improved as compared with the conventional solder ball. However, since the structure is such that solder is interposed between the chip-side electrode and the core ball and between the core ball and the substrate-side electrode, it becomes a problem to further increase the electromigration resistance toward miniaturization. Further, in the connection using fine solder balls such as Patent Document 1, it is necessary to apply a heat load of about 260 ° C. to the semiconductor component in order to melt and connect the solder. Further, when cooling from 260 ° C. to room temperature, distortion occurs in the solder joint due to the difference in linear expansion coefficient between the chip and the substrate. As described above, since a thermal process by reflow is used, there is a concern that the environment may be burdened when the package is formed.

本発明の特徴は、第一の部材上の第一の電極パッドと第二の部材上の第二の電極パッドと
をはんだボールによって接続する半導体装置において、前記はんだボールは、金属製のコ
ア部と、前記コア部の周囲に設けられ、前記コア部よりも硬度が低く融点が低いはんだ部
とを有し、前記金属製のコア部が前記第一の部材上の第一の電極パッドもしくは前記第二
の部材上の第二の電極パッドの一部もしくは全部が直接接続されていることを特徴とする
半導体装置である。 A feature of the present invention is that in the semiconductor device in which the first electrode pad on the first member and the second electrode pad on the second member are connected by a solder ball, the solder ball has a metal core portion. And a solder part that is provided around the core part and has a lower hardness and a lower melting point than the core part, and the metal core part is the first electrode pad on the first member or the A part or all of the second electrode pad on the second member is directly connected.

また、本発明の特徴は、前記はんだボールは、金属製のコア部と、前記コア部の周囲に
設けられ、前記コア部よりも硬度が低く融点が低いはんだ部とを有し、加熱により前記は
んだ部を溶融させることにより、前記はんだボールを前記第一の電極パッドへ接続する工
程と、前記第一の電極パッドに接続されたはんだボールを前記第二の電極パッドに接触さ
せた状態で、前記はんだボール及び前記第二の電極パッドに超音波を印加することにより
、前記第二の電極パッドと前記はんだボールのコア部とを超音波接合する工程とを含む電
子機器の製造方法である。 Further, the present invention is characterized in that the solder ball has a metal core part and a solder part provided around the core part and having a lower hardness and a lower melting point than the core part. By melting the solder portion, connecting the solder ball to the first electrode pad, and in a state where the solder ball connected to the first electrode pad is in contact with the second electrode pad, The manufacturing method of an electronic device includes a step of ultrasonically bonding the second electrode pad and a core portion of the solder ball by applying ultrasonic waves to the solder ball and the second electrode pad.

本発明によれば、金属コアを介在することにより接続高さを確保し接続部の歪みを低減
できること、金属コアとチップ側電極もしくは基板側電極を直接接続することにより接続
部の電気抵抗を低減し耐エレクトロマイグレーション性を向上できる。また、本発明によ
れば、接続温度がはんだ溶融温度よりも低いため接続時に発生する接続部の剪断歪みを低
減できること、超音波接続プロセスにより室温にて接続が完了できるため部品に対する熱
負荷や環境に対する負荷を回避することができる。 According to the present invention, the connection height can be secured by interposing the metal core and the distortion of the connection portion can be reduced, and the electrical resistance of the connection portion can be reduced by directly connecting the metal core and the chip side electrode or the substrate side electrode. And electromigration resistance can be improved. Further, according to the present invention, since the connection temperature is lower than the solder melting temperature, it is possible to reduce the shear strain of the connection portion generated at the time of connection, and since the connection can be completed at room temperature by the ultrasonic connection process, the thermal load on the component and the environment Can be avoided.

本発明における金属コアはんだ接続部の断面図である。It is sectional drawing of the metal core solder connection part in this invention. 実施例１および実施例２における超音波接続前の金属コアはんだの断面図である。It is sectional drawing of the metal core solder before the ultrasonic connection in Example 1 and Example 2. FIG. 実施例１の超音波接続後の金属コアはんだ接続部の断面図である。It is sectional drawing of the metal core solder connection part after the ultrasonic connection of Example 1. FIG. 実施例１の接続部の詳細断面模式図である。FIG. 3 is a detailed schematic cross-sectional view of a connecting portion of Example 1. 実施例１による接続部の時間経過後の金属コアはんだ接続部の断面図である。It is sectional drawing of the metal core solder connection part after the time passage of the connection part by Example 1. FIG. 実施例２の超音波接続後の金属コアはんだ接続部の断面図である。It is sectional drawing of the metal core solder connection part after the ultrasonic connection of Example 2. FIG. 実施例２の接続部の他の断面模式図である。6 is another schematic cross-sectional view of the connecting portion of Example 2. FIG. 実施例２による接続部の時間経過後の金属コアはんだ接続部の断面図である。It is sectional drawing of the metal core solder connection part after the time passage of the connection part by Example 2. FIG. 実施例３における超音波接続前の金属コアはんだの断面図である。6 is a cross-sectional view of a metal core solder before ultrasonic connection in Example 3. FIG. 実施例３の超音波接続後の金属コアはんだ接続部の断面図である。It is sectional drawing of the metal core solder connection part after the ultrasonic connection of Example 3. FIG. 実施例３による接続部の時間経過後の金属コアはんだ接続部の断面図である。It is sectional drawing of the metal core solder connection part after the time passage of the connection part by Example 3. FIG. 実施例４による半導体素子上への金属コアはんだ形成プロセスの一例を示す断面図である。It is sectional drawing which shows an example of the metal core solder formation process on the semiconductor element by Example 4. 図１２に対応する組み立てプロセスの一例を示す断面図である。It is sectional drawing which shows an example of the assembly process corresponding to FIG. 実施例５による基板上への金属コアはんだ形成プロセス一例の断面図である。It is sectional drawing of an example of the metal core solder formation process on the board | substrate by Example 5. FIG. 図１４に対応する組み立てプロセスの一例を示す断面図である。It is sectional drawing which shows an example of the assembly process corresponding to FIG. 実施例６におけるはんだ接続の例を示す断面図である。10 is a cross-sectional view showing an example of solder connection in Example 6. FIG. 実施例６におけるはんだ接続の他の例を示す断面図である。FIG. 10 is a cross-sectional view showing another example of solder connection in Example 6. はんだバンプを用いた従来接続部の模式図である。It is a schematic diagram of the conventional connection part using a solder bump.

以下、実施例を用いて本発明の内容を詳細に説明する。   Hereinafter, the contents of the present invention will be described in detail using examples.

図１は本発明の接続部断面模式図である。１は半導体素子、１０ははんだ、１１は金属
コア、２０は基板側電極、２１は基板である。１は半導体素子を一例として記載したが、
半導体素子上で再配線を施したウェハレベルパッケージや基板上にチップを実装してモー
ルドした半導体パッケージなどでもよい。図１では、半導体素子１の電極（図示せず）に
はんだ１０と金属コア１１を有する金属コアはんだボールを形成した一例を示す。 FIG. 1 is a schematic cross-sectional view of a connecting portion of the present invention. 1 is a semiconductor element, 10 is solder, 11 is a metal core, 20 is a substrate side electrode, and 21 is a substrate. 1 describes a semiconductor element as an example,
A wafer level package in which rewiring is performed on a semiconductor element, a semiconductor package in which a chip is mounted on a substrate and molded may be used. FIG. 1 shows an example in which a metal core solder ball having a solder 10 and a metal core 11 is formed on an electrode (not shown) of a semiconductor element 1.

まず、金属コア１０を有するはんだボールをリフローによって半導体素子１に接続する
。その後、半導体素子１を冷却すると、半導体素子１の電極に金属コアはんだボールがは
んだによって接続されることになる。 First, a solder ball having a metal core 10 is connected to the semiconductor element 1 by reflow. Thereafter, when the semiconductor element 1 is cooled, the metal core solder balls are connected to the electrodes of the semiconductor element 1 by solder.

その後、金属コアはんだボールを有する半導体素子１の電極と、基板２１上の基板側電
極２０を位置あわせを行う。位置あわせ後、半導体素子１の電極上に形成した金属コアは
んだボールと、基板２１上の基板側電極２０とを接触させ、加圧を行いながら超音波を印
加する。この超音波印加により金属コアはんだボールを介して半導体素子１の電極と、基
板２１上の基板側電極２０との電気的接続を得る構造となる。 Thereafter, the electrode of the semiconductor element 1 having a metal core solder ball and the substrate side electrode 20 on the substrate 21 are aligned. After alignment, the metal core solder ball formed on the electrode of the semiconductor element 1 is brought into contact with the substrate-side electrode 20 on the substrate 21 and ultrasonic waves are applied while applying pressure. By applying this ultrasonic wave, an electrical connection between the electrode of the semiconductor element 1 and the substrate-side electrode 20 on the substrate 21 is obtained via the metal core solder ball.

図１では図示していないが、基板側電極２０上にはんだを形成してもよい。ここで、基
板２１はセラミック基板、プリント基板、シリコン基板、ガラス基板、フレキシブル基板
、金属ベース基板などである。図１では半導体素子１の電極に金属コアはんだボールを形
成した例を示したが、半導体素子１の電極上に金属コアはんだボールを形成せずに、基板
側電極２０上に金属コアボールをあらかじめ形成しておいてもよい。半導体素子１の形状
は立方体、直方体、円柱、多角柱など特に規定はしないが、最長辺の長さが20mm以下であ
ることが望ましい。 Although not shown in FIG. 1, solder may be formed on the substrate-side electrode 20. Here, the substrate 21 is a ceramic substrate, a printed substrate, a silicon substrate, a glass substrate, a flexible substrate, a metal base substrate, or the like. Although FIG. 1 shows an example in which the metal core solder balls are formed on the electrodes of the semiconductor element 1, the metal core solder balls are not formed on the electrodes of the semiconductor element 1 and the metal core balls are previously formed on the substrate-side electrode 20. You may form. The shape of the semiconductor element 1 is not particularly defined as a cube, a rectangular parallelepiped, a cylinder, a polygonal column, or the like, but the length of the longest side is preferably 20 mm or less.

図２は第一および第二の実施例における接続前金属コアはんだボールの断面図である。
１は半導体素子、２はチップ側電極、３はチップ側金属間化合物、１０ははんだ、１１は
金属コア、１２は金属間化合物、２０は基板側電極、２１は基板である。図２に示すよう
に、超音波接続前にあらかじめ金属コアボールをチップ側電極２に接続する。 FIG. 2 is a cross-sectional view of the pre-connection metal core solder balls in the first and second embodiments.
1 is a semiconductor element, 2 is a chip side electrode, 3 is a chip side intermetallic compound, 10 is solder, 11 is a metal core, 12 is an intermetallic compound, 20 is a substrate side electrode, and 21 is a substrate. As shown in FIG. 2, the metal core ball is connected to the chip-side electrode 2 in advance before ultrasonic connection.

接続時はリフロー炉などで金属コアはんだボールのはんだ１０を溶融させて接続するた
め、チップ側電極２とはんだ１０が反応し、チップ側電極２とはんだ１０の界面にチップ
側金属間化合物３が形成される。同様に金属コア１１とはんだ１０の界面でも金属間化合
物１２が形成される。 At the time of connection, since the metal core solder ball solder 10 is melted and connected in a reflow furnace or the like, the chip side electrode 2 and the solder 10 react, and the chip side intermetallic compound 3 is formed at the interface between the chip side electrode 2 and the solder 10. It is formed. Similarly, an intermetallic compound 12 is also formed at the interface between the metal core 11 and the solder 10.

はんだ１０は錫、インジウム、亜鉛、鉛の少なくとも一種の元素を主成分とするはんだ
であればよい。ここで金属コア１１は、はんだよりも硬い材料、例えば銅、ニッケル、ア
ルミニウム、タングステン、金、銀、もしくはこれらのうち少なくともひとつの金属を主
成分とする合金であればよい。 The solder 10 may be a solder mainly composed of at least one element selected from tin, indium, zinc, and lead. Here, the metal core 11 may be a material harder than solder, for example, copper, nickel, aluminum, tungsten, gold, silver, or an alloy containing at least one metal as a main component.

また金属コア１１は、二種類以上の金属の複合体、もしくは積層体、例えば銅コアの周
囲をニッケルで覆ったもの、ニッケルのコアの周囲を銅で覆ったものなどでもよい。更に
、金属コア１１は最外周部が金属であれば樹脂コアの周囲を金属で覆ったもの、例えば樹
脂ボールの周囲に銅をコーティングしたものでもよい。超音波接続前の状態ではチップ側
電極２とはんだ１０、および金属コア１１とはんだ１０の界面に、各々チップ側金属間化
合物３と金属間化合物１２が形成されている。 The metal core 11 may be a composite of two or more kinds of metals or a laminate, for example, a copper core covered with nickel, or a nickel core covered with copper. Further, the metal core 11 may be one in which the outermost peripheral portion is a metal and the resin core is covered with a metal, for example, a resin ball is coated with copper. Before the ultrasonic connection, chip-side intermetallic compound 3 and intermetallic compound 12 are formed at the interface between chip-side electrode 2 and solder 10, and metal core 11 and solder 10, respectively.

チップ側電極２は、銅、アルミニウム、ニッケル、金、もしくはこれらのうち少なくと
もひとつの金属を主成分とする材料であればよい。また、基板側電極２０は銅、アルミニ
ウム、ニッケル、金、もしくはこれらのうち少なくともひとつの金属を主成分とする材料
であればよい。超音波接続は室温で行うものとするが、半導体素子１もしくは基板２１の
少なくとも一方をヒータなどで200℃以下に加熱することにより、接続性を向上すること
ができる。 The chip side electrode 2 may be made of copper, aluminum, nickel, gold, or a material mainly composed of at least one of these metals. Further, the substrate-side electrode 20 may be copper, aluminum, nickel, gold, or a material mainly composed of at least one of these metals. The ultrasonic connection is performed at room temperature, but the connectivity can be improved by heating at least one of the semiconductor element 1 and the substrate 21 to 200 ° C. or less with a heater or the like.

図３は第一の実施例における超音波接続直後の金属コアはんだボールの断面図である。
１は半導体素子、２はチップ側電極、３はチップ側金属間化合物、１０ははんだ、１１は
金属コア、１２は金属間化合物、２０は基板側電極、２１は基板である。図２の状態から
、半導体素子１に加圧して金属コアはんだボールと基板側電極２０を接触させる。本実施
例においては、金属間化合物１２と基板側電極２０を部分的に接触させたのち、超音波を
印加する。 FIG. 3 is a cross-sectional view of the metal core solder ball immediately after ultrasonic connection in the first embodiment.
1 is a semiconductor element, 2 is a chip side electrode, 3 is a chip side intermetallic compound, 10 is solder, 11 is a metal core, 12 is an intermetallic compound, 20 is a substrate side electrode, and 21 is a substrate. From the state of FIG. 2, the metal core solder ball and the substrate-side electrode 20 are brought into contact with each other by applying pressure to the semiconductor element 1. In the present embodiment, ultrasonic waves are applied after the intermetallic compound 12 and the substrate-side electrode 20 are brought into partial contact.

加圧と超音波印加により、金属コア１１が変形しながら金属間化合物１２と基板側電極
２０が擦りあわされるため、金属間化合物１２と基板側電極２０の間に介在するはんだ１
０は金属間化合物１２と基板側電極２０の界面からほとんど排出される。接続後は図３に
示すように、金属間化合物１２と基板側電極２０が部分的に界面にはんだ１０を残存させ
た接続が得られる。 Since the metal core 11 is deformed by pressurization and ultrasonic application, the intermetallic compound 12 and the substrate-side electrode 20 are rubbed together. Therefore, the solder 1 interposed between the intermetallic compound 12 and the substrate-side electrode 20.
0 is almost discharged from the interface between the intermetallic compound 12 and the substrate-side electrode 20. After the connection, as shown in FIG. 3, a connection in which the intermetallic compound 12 and the substrate-side electrode 20 partially leave the solder 10 at the interface is obtained.

なお、図３において、金属間化合物１２と基板側電極２０が直接接触している箇所にお
いても、はんだがわずかに残存している箇所もある。図４はこの様子を示す拡大模式図で
ある。図４において、金属間化合物と基板側電極が接触している部分において、はんだが
完全に除去されなかった部分１０１が存在している。 In FIG. 3, there is a portion where the solder remains slightly even in the portion where the intermetallic compound 12 and the substrate-side electrode 20 are in direct contact. FIG. 4 is an enlarged schematic view showing this state. In FIG. 4, there is a portion 101 where the solder has not been completely removed in the portion where the intermetallic compound and the substrate side electrode are in contact.

図２と図３を用いて説明した接続プロセスは図１のプロセスにて行うことが可能である
。また、図２および図３に示した金属コアはんだボール断面図は図１に示した接続プロセ
スにおけるはんだボール接続部の一部を取り出したものである。なお金属コア１１の形状
は、球、楕円、円柱、立方体、多角柱などであればよい。また半導体素子１と基板２１の
接続高さを確保するためには、金属コア１１のサイズをはんだボール径の50%以上とする
ことが望ましい。 The connection process described with reference to FIGS. 2 and 3 can be performed by the process of FIG. Further, the metal core solder ball cross-sectional views shown in FIGS. 2 and 3 are obtained by extracting a part of the solder ball connection portion in the connection process shown in FIG. The shape of the metal core 11 may be a sphere, an ellipse, a cylinder, a cube, a polygonal column, or the like. In order to secure the connection height between the semiconductor element 1 and the substrate 21, it is desirable that the size of the metal core 11 is 50% or more of the solder ball diameter.

このように、超音波により金属コア１１の金属間化合物１２と基板側電極２０を直接接
続させた形状を形成することができる。この構造により、半導体素子１と基板２１の接続
部に金属コア１１を介在することにより接続高さを確保し接続部の歪みを低減できる。ま
た、金属コア１１とチップ側電極２もしくは基板側電極２０を直接接続することにより接
続部の電気抵抗を低減し耐エレクトロマイグレーション性を向上できる。さらに、接続温
度がはんだ溶融温度よりも低いため接続時に発生する接続部の剪断歪みを低減できる。ま
たさらに、超音波接続プロセスにより低温にて接続が完了できるため部品に対する熱負荷
や環境に対する負荷を回避することができることが可能となる。なお、環境に対する負荷
を軽減できるとは、超音波接続を使用することによって、はんだリフロー装置を省略でき
るので、使用エネルギーを低減できるということである。 In this way, it is possible to form a shape in which the intermetallic compound 12 of the metal core 11 and the substrate-side electrode 20 are directly connected by ultrasonic waves. With this structure, the metal core 11 is interposed in the connection portion between the semiconductor element 1 and the substrate 21, so that the connection height can be secured and the distortion of the connection portion can be reduced. Further, by directly connecting the metal core 11 and the chip-side electrode 2 or the substrate-side electrode 20, the electrical resistance of the connection portion can be reduced and the electromigration resistance can be improved. Furthermore, since the connection temperature is lower than the solder melting temperature, it is possible to reduce the shear strain of the connection portion that occurs during connection. Furthermore, since the connection can be completed at a low temperature by the ultrasonic connection process, it is possible to avoid the thermal load on the components and the load on the environment. It should be noted that the fact that the load on the environment can be reduced means that the energy used can be reduced because the solder reflow device can be omitted by using the ultrasonic connection.

図５は第一の実施例における超音波接続後時間経過した金属コアはんだボールの断面図
である。１は半導体素子、２はチップ側電極、３はチップ側金属間化合物、１０ははんだ
、１１は金属コア、１２は金属間化合物、２０は基板側電極、２１は基板、２２は基板側
金属間化合物である。図５は図３の状態から実使用環境などの時間経過後の金属コアはん
だボールの断面図であり、はんだ１０と基板側電極２０の界面に基板側金属間化合物２２
が成長した様子を示している。超音波接続時にはんだ１０と基板側電極２０が接続した箇
所において、時間経過に伴い反応が進行することにより化合物が形成される。 FIG. 5 is a cross-sectional view of the metal core solder ball after a lapse of time after ultrasonic connection in the first embodiment. 1 is a semiconductor element, 2 is a chip side electrode, 3 is a chip side intermetallic compound, 10 is a solder, 11 is a metal core, 12 is an intermetallic compound, 20 is a substrate side electrode, 21 is a substrate, 22 is a substrate side metal A compound. FIG. 5 is a cross-sectional view of the metal core solder ball after a lapse of time such as the actual use environment from the state of FIG.
Shows how it grew. A compound is formed by the reaction proceeding with time at a location where the solder 10 and the substrate-side electrode 20 are connected during ultrasonic connection.

図６は第二の実施例における超音波接続直後の金属コアはんだボールの断面図である。
１は半導体素子、２はチップ側電極、３はチップ側金属間化合物、１０ははんだ、１１は
金属コア、１２は金属間化合物、２０は基板側電極、２１は基板である。図２の状態から
、半導体素子１に加圧して金属コアはんだボールと基板側電極２０を接触させる。 FIG. 6 is a cross-sectional view of the metal core solder ball immediately after ultrasonic connection in the second embodiment.
1 is a semiconductor element, 2 is a chip side electrode, 3 is a chip side intermetallic compound, 10 is solder, 11 is a metal core, 12 is an intermetallic compound, 20 is a substrate side electrode, and 21 is a substrate. From the state of FIG. 2, the metal core solder ball and the substrate-side electrode 20 are brought into contact with each other by applying pressure to the semiconductor element 1.

本実施例においては、第一の実施例よりも高い荷重を負荷することにより、金属間化合
物１２もしくは金属コア１１と基板側電極２０を部分的に接触させたのち、超音波を印加
する。加圧と超音波印加により、金属コア１１と金属間化合物１２が変形しながら、金属
間化合物１２および金属コア１１と基板側電極２０が擦りあわされるため、金属間化合物
１２と基板側電極２０の間に介在するはんだ１０は金属間化合物１２と基板側電極２０の
界面からほとんど排出される。 In this embodiment, an ultrasonic wave is applied after the intermetallic compound 12 or the metal core 11 and the substrate-side electrode 20 are partially brought into contact with each other by applying a higher load than in the first embodiment. As the metal core 11 and the intermetallic compound 12 are deformed by pressurization and application of ultrasonic waves, the intermetallic compound 12 and the metal core 11 and the substrate side electrode 20 are rubbed together. The intervening solder 10 is almost discharged from the interface between the intermetallic compound 12 and the substrate-side electrode 20.

また、第一の実施例よりも高い加圧と超音波印加により、金属間化合物１２も破壊され
、接続後は図６に示すように、金属コア１１と基板側電極２０を直接接続した構造が得ら
れる。 Further, the intermetallic compound 12 is also destroyed by pressurization and ultrasonic wave application higher than in the first embodiment, and after the connection, as shown in FIG. 6, a structure in which the metal core 11 and the substrate side electrode 20 are directly connected is obtained. can get.

ただし、接続界面に局所的に金属間化合物１２、あるいは、はんだ１０が残存すること
もある。この様子を図７に示す、図７は金属間金属コア１１と基板側電極２０との界面に
金属間化合物１２１およびはんだ１０１が取り残された状態を示す断面模式図である。 However, the intermetallic compound 12 or the solder 10 may remain locally at the connection interface. This state is shown in FIG. 7, and FIG. 7 is a schematic cross-sectional view showing a state in which the intermetallic compound 121 and the solder 101 are left behind at the interface between the intermetallic metal core 11 and the substrate-side electrode 20.

図２と図６を用いて説明した接続プロセスは図１のプロセスにて行うことが可能である
。また、図２および図６に示した金属コアはんだボール断面図は図１に示した接続プロセ
スにおけるはんだボール接続部の一部を取り出したものである。なお金属コア１１の形状
は、球、楕円、円柱、立方体、多角柱などであればよい。また半導体素子１と基板２１の
接続高さを確保するためには、金属コア１１のサイズをはんだボール径の50%以上とする
ことが望ましい。 The connection process described with reference to FIGS. 2 and 6 can be performed by the process of FIG. Further, the metal core solder ball cross-sectional views shown in FIGS. 2 and 6 are obtained by extracting a part of the solder ball connection portion in the connection process shown in FIG. The shape of the metal core 11 may be a sphere, an ellipse, a cylinder, a cube, a polygonal column, or the like. In order to secure the connection height between the semiconductor element 1 and the substrate 21, it is desirable that the size of the metal core 11 is 50% or more of the solder ball diameter.

このように、超音波により金属コア１１と基板側電極２０を直接接続させた形状を形成
することができる。この構造により、半導体素子１と基板２１の接続部に金属コア１１を
介在することにより接続高さを確保し接続部の歪みを低減できること、金属コア１１とチ
ップ側電極２もしくは基板側電極２０を直接接続することにより接続部の電気抵抗を低減
し耐エレクトロマイグレーション性を向上できること、接続温度がはんだ溶融温度よりも
低いため接続時に発生する接続部の剪断歪みを低減できること、超音波接続プロセスによ
り低温にて接続が完了できるため部品に対する熱負荷や環境に対する負荷を回避すること
ができることが可能となる。更に、第二の実施例では金属コア１１が配線側電極２０に直
接接続されるため、第一の実施例に比べて接続部の電気抵抗が低下し、耐エレクトロマイ
グレーション性は向上する。 In this way, it is possible to form a shape in which the metal core 11 and the substrate-side electrode 20 are directly connected by ultrasonic waves. With this structure, the metal core 11 is interposed in the connection portion between the semiconductor element 1 and the substrate 21 so that the connection height can be secured and distortion of the connection portion can be reduced, and the metal core 11 and the chip side electrode 2 or the substrate side electrode 20 can be reduced. Direct connection can reduce the electrical resistance of the connection part and improve electromigration resistance, the connection temperature is lower than the solder melting temperature, the shear distortion of the connection part that occurs during connection can be reduced, and the ultrasonic connection process can reduce the temperature Therefore, it is possible to avoid the thermal load on the parts and the load on the environment. Furthermore, since the metal core 11 is directly connected to the wiring side electrode 20 in the second embodiment, the electrical resistance of the connection portion is reduced as compared with the first embodiment, and the electromigration resistance is improved.

図８は第二の実施例における超音波接続後時間経過した金属コアはんだボールの断面図
である。１は半導体素子、２はチップ側電極、３はチップ側金属間化合物、１０ははんだ
、１１は金属コア、１２は金属間化合物、２０は基板側電極、２１は基板、２２は基板側
金属間化合物である。図８は図６の状態から実使用環境などの時間経過後の金属コアはん
だボールの断面図であり、はんだ１０と基板側電極２０の界面に基板側金属間化合物２２
が成長した様子を示している。超音波接続時にはんだ１０と基板側電極２０が接続した箇
所において、時間経過に伴い反応が進行することにより化合物が形成される。 FIG. 8 is a cross-sectional view of the metal core solder ball after a lapse of time after ultrasonic connection in the second embodiment. 1 is a semiconductor element, 2 is a chip side electrode, 3 is a chip side intermetallic compound, 10 is a solder, 11 is a metal core, 12 is an intermetallic compound, 20 is a substrate side electrode, 21 is a substrate, 22 is a substrate side metal A compound. FIG. 8 is a cross-sectional view of the metal core solder ball after a lapse of time such as the actual use environment from the state of FIG.
Shows how it grew. A compound is formed by the reaction proceeding with time at a location where the solder 10 and the substrate-side electrode 20 are connected during ultrasonic connection.

図９は第三の実施例における接続前金属コアはんだボールの断面図である。１は半導体
素子、２はチップ側電極、１０ははんだ、１１は金属コア、１２は金属間化合物、２０は
基板側電極、２１は基板、２２は基板側金属間化合物である。図９に示すように、超音波
接続前にあらかじめ金属コアボールを基板側電極２０に接続する。 FIG. 9 is a cross-sectional view of the pre-connection metal core solder balls in the third embodiment. 1 is a semiconductor element, 2 is a chip side electrode, 10 is solder, 11 is a metal core, 12 is an intermetallic compound, 20 is a substrate side electrode, 21 is a substrate, and 22 is a substrate side intermetallic compound. As shown in FIG. 9, the metal core ball is connected to the substrate-side electrode 20 in advance before ultrasonic connection.

接続時はリフロー炉などで金属コアはんだボールのはんだ１０を溶融させて接続するた
め、基板側電極２０とはんだ１０が反応し、基板側電極２０とはんだ１０の界面に基板側
金属間化合物２２が形成される。同様に金属コア１１とはんだ１０の界面でも金属間化合
物１２が形成される。はんだ１０は錫、インジウム、亜鉛、鉛の少なくとも一種の元素を
主成分とするはんだであればよい。 At the time of connection, since the metal core solder ball solder 10 is melted and connected in a reflow furnace or the like, the substrate-side electrode 20 and the solder 10 react, and the substrate-side intermetallic compound 22 is formed at the interface between the substrate-side electrode 20 and the solder 10. It is formed. Similarly, an intermetallic compound 12 is also formed at the interface between the metal core 11 and the solder 10. The solder 10 may be a solder mainly composed of at least one element selected from tin, indium, zinc, and lead.

ここで金属コア１１は、はんだよりも硬い材料、例えば銅、ニッケル、アルミニウム、
タングステン、金、銀、もしくはこれらのうち少なくともひとつの金属を主成分とする合
金であればよい。また金属コア１１は、二種類以上の金属の複合体、もしくは積層体、例
えば銅コアの周囲をニッケルで覆ったもの、ニッケルのコアの周囲を銅で覆ったものなど
でもよい。更に、金属コア１１は最外周部が金属であれば樹脂コアの周囲を金属で覆った
もの、例えば樹脂ボールの周囲に銅をコーティングしたものでもよい。 Here, the metal core 11 is made of a material harder than solder, such as copper, nickel, aluminum,
Tungsten, gold, silver, or an alloy containing at least one of these metals as a main component may be used. The metal core 11 may be a composite of two or more kinds of metals or a laminate, for example, a copper core covered with nickel, or a nickel core covered with copper. Further, the metal core 11 may be one in which the outermost peripheral portion is a metal and the resin core is covered with a metal, for example, a resin ball is coated with copper.

このように、超音波接続前の状態では基板側電極２０とはんだ１０、および金属コア１
１とはんだ１０の界面に、各々基板側金属間化合物２２と金属間化合物１２が形成されて
いる。基板側電極２０は、銅、アルミニウム、ニッケル、金、もしくはこれらのうち少な
くともひとつの金属を主成分とする材料であればよい。また、基板側電極２０は銅、アル
ミニウム、ニッケル、金、もしくはこれらのうち少なくともひとつの金属を主成分とする
材料であればよい。超音波接続は室温で行うものとするが、半導体素子１もしくは基板２
１の少なくとも一方をヒータなどで200℃以下に加熱することにより、接続性を向上する
ことができる。 Thus, in the state before ultrasonic connection, the board | substrate side electrode 20, the solder 10, and the metal core 1
A substrate-side intermetallic compound 22 and an intermetallic compound 12 are formed at the interface between 1 and the solder 10, respectively. The substrate side electrode 20 may be made of copper, aluminum, nickel, gold, or a material mainly containing at least one of these metals. Further, the substrate-side electrode 20 may be copper, aluminum, nickel, gold, or a material mainly composed of at least one of these metals. The ultrasonic connection is performed at room temperature, but the semiconductor element 1 or the substrate 2
The connectivity can be improved by heating at least one of 1 to 200 ° C. or less with a heater or the like.

図１０は第三の実施例における超音波接続直後の金属コアはんだボールの断面図である
。１は半導体素子、２はチップ側電極、１０ははんだ、１１は金属コア、１２は金属間化
合物、２０は基板側電極、２１は基板、２２は基板側金属間化合物である。図９の状態か
ら、加圧して金属コアはんだボールとチップ側電極２を接触させる。本実施例においては
、金属間化合物１２もしくは金属コア１１とチップ側電極２を部分的に接触させたのち、
超音波を印加する。 FIG. 10 is a cross-sectional view of the metal core solder ball immediately after ultrasonic connection in the third embodiment. 1 is a semiconductor element, 2 is a chip side electrode, 10 is solder, 11 is a metal core, 12 is an intermetallic compound, 20 is a substrate side electrode, 21 is a substrate, and 22 is a substrate side intermetallic compound. From the state of FIG. 9, the metal core solder ball and the chip-side electrode 2 are brought into contact with each other by applying pressure. In this example, after the intermetallic compound 12 or the metal core 11 and the chip side electrode 2 are partially contacted,
Apply ultrasonic waves.

加圧と超音波印加により、金属コア１１と金属間化合物１２が変形しながら、金属間化
合物１２および金属コア１１とチップ側電極２が擦りあわされるため、金属間化合物１２
とチップ側電極２の間に介在するはんだ１０は金属間化合物１２とチップ側電極２の界面
からほとんど排出される。 Since the metal core 11 and the intermetallic compound 12 are deformed by pressurization and application of ultrasonic waves, the intermetallic compound 12 and the metal core 11 and the chip-side electrode 2 are rubbed together.
And the solder 10 interposed between the chip-side electrode 2 are almost discharged from the interface between the intermetallic compound 12 and the chip-side electrode 2.

また、高い加圧と超音波印加により、金属間化合物１２も破壊され、接続後は図１０に
示すように、金属コア１１とチップ側電極２を直接接続した構造が得られる。ただし、接
続界面に局所的に金属間化合物あるいははんだが残存することもある。これは実施例１あ
るいは実施例２で述べた金属コア１１と基板側電極２０の界面を示す図４あるいは図７と
同様である。 Moreover, the intermetallic compound 12 is also destroyed by high pressurization and application of ultrasonic waves, and after connection, a structure in which the metal core 11 and the chip-side electrode 2 are directly connected is obtained as shown in FIG. However, an intermetallic compound or solder may remain locally at the connection interface. This is the same as FIG. 4 or FIG. 7 showing the interface between the metal core 11 and the substrate-side electrode 20 described in the first or second embodiment.

このように、超音波により金属コア１１とチップ側電極２を直接接続させた形状を形成
することができる。なお金属コア１１の形状は、球、楕円、円柱、立方体、多角柱などで
あればよい。また半導体素子１と基板２１の接続高さを確保するためには、金属コア１１
のサイズをはんだボール径の50%以上とすることが望ましい。 Thus, a shape in which the metal core 11 and the chip-side electrode 2 are directly connected can be formed by ultrasonic waves. The shape of the metal core 11 may be a sphere, an ellipse, a cylinder, a cube, a polygonal column, or the like. In order to secure the connection height between the semiconductor element 1 and the substrate 21, the metal core 11
It is desirable that the size of the solder be 50% or more of the solder ball diameter.

この構造により、半導体素子１と基板２１の接続部に金属コア１１を介在することによ
り接続高さを確保し接続部の歪みを低減できること、金属コア１１とチップ側電極２もし
くは基板側電極２０を直接接続することにより接続部の電気抵抗を低減し耐エレクトロマ
イグレーション性を向上できること、接続温度がはんだ溶融温度よりも低いため接続時に
発生する接続部の剪断歪みを低減できること、超音波接続プロセスにより低温にて接続が
完了できるため部品に対する熱負荷や環境に対する負荷を回避することができることが可
能となる。 With this structure, the metal core 11 is interposed in the connection portion between the semiconductor element 1 and the substrate 21 so that the connection height can be secured and distortion of the connection portion can be reduced, and the metal core 11 and the chip side electrode 2 or the substrate side electrode 20 can be reduced. Direct connection can reduce the electrical resistance of the connection part and improve electromigration resistance, the connection temperature is lower than the solder melting temperature, the shear distortion of the connection part that occurs during connection can be reduced, and the ultrasonic connection process can reduce the temperature Therefore, it is possible to avoid the thermal load on the parts and the load on the environment.

更に、第三の実施例では金属コア１１がチップ側電極２に直接接続されるため、第一の
実施例に比べて接続部の電気抵抗が低下し、耐エレクトロマイグレーション性は向上する
。 Furthermore, since the metal core 11 is directly connected to the chip-side electrode 2 in the third embodiment, the electrical resistance of the connection portion is reduced as compared with the first embodiment, and the electromigration resistance is improved.

図１１は第三の実施例における超音波接続後時間経過した金属コアはんだボールの断面
図である。１は半導体素子、２はチップ側電極、３はチップ側金属間化合物、１０ははん
だ、１１は金属コア、１２は金属間化合物、２０は基板側電極、２１は基板、２２は基板
側金属間化合物である。図１１は図１０の状態から実使用環境などの時間経過後の金属コ
アはんだボールの断面図であり、はんだ１０とチップ側電極２の界面にチップ側金属間化
合物３が成長した様子を示している。超音波接続時にはんだ１０とチップ側電極２が接続
した箇所において、時間経過に伴い反応が進行することにより化合物が形成する。 FIG. 11 is a cross-sectional view of a metal core solder ball after a lapse of time after ultrasonic connection in the third embodiment. 1 is a semiconductor element, 2 is a chip side electrode, 3 is a chip side intermetallic compound, 10 is a solder, 11 is a metal core, 12 is an intermetallic compound, 20 is a substrate side electrode, 21 is a substrate, 22 is a substrate side metal A compound. FIG. 11 is a cross-sectional view of the metal core solder ball after a lapse of time such as the actual use environment from the state of FIG. 10, showing a state in which the chip-side intermetallic compound 3 has grown on the interface between the solder 10 and the chip-side electrode 2. Yes. At the location where the solder 10 and the chip-side electrode 2 are connected at the time of ultrasonic connection, the compound is formed as the reaction proceeds with time.

図１２に第一および第二の実施例に関する半導体素子上電極への金属コアはんだボール
形成方法を示す。３０はチップ側電極、３１は半導体素子、４０はフラックス印刷用マス
ク、４１はスキージ、４２はフラックス、４３ははんだ振込み用マスク、５０は金属コア
はんだである。 FIG. 12 shows a method for forming a metal core solder ball on an electrode on a semiconductor element according to the first and second embodiments. 30 is a chip side electrode, 31 is a semiconductor element, 40 is a flux printing mask, 41 is a squeegee, 42 is a flux, 43 is a solder transfer mask, and 50 is a metal core solder.

図１２(a)はチップ電極３０を有する半導体素子３１である。図１２(b)に示すように、
金属コアはんだボールを搭載する箇所に開口部を持つフラックス印刷用マスク４０の位置
あわせを行う。フラックス印刷用マスク４０の厚さは転写したいフラックス厚さであれば
よく、例えば直径100μmの金属コアはんだボールを搭載したい場合は10-40μm厚程度が望
ましい。 FIG. 12A shows a semiconductor element 31 having a chip electrode 30. As shown in FIG.
The flux printing mask 40 having an opening at the place where the metal core solder ball is mounted is aligned. The thickness of the flux printing mask 40 may be any flux thickness that is desired to be transferred. For example, when a metal core solder ball having a diameter of 100 μm is to be mounted, a thickness of about 10-40 μm is desirable.

位置あわせ後、フラックス印刷用マスク４０上の任意の箇所にフラックス４２を塗布し
、スキージ４１で印刷することによりフラックス印刷用マスク４０に形成している開口部
にフラックスを形成する（図１２(c)）。印刷後、フラックス印刷用マスク４０を取り外
すことにより、金属コアはんだボール搭載箇所にフラックス４２を印刷した半導体素子１
が完成する。 After alignment, the flux 42 is applied to an arbitrary location on the flux printing mask 40, and printing is performed with the squeegee 41, thereby forming the flux in the opening formed in the flux printing mask 40 (FIG. 12 (c)). )). After printing, by removing the flux printing mask 40, the semiconductor element 1 in which the flux 42 is printed on the metal core solder ball mounting portion.
Is completed.

次にはんだ振込み用マスク４３をフラックス４２を印刷済みの半導体素子１に位置あわ
せし、そののち、金属コアはんだ５０を振り込む（図１２(d)）。はんだ振込み用マスク
４３の厚さは金属コアはんだ５０の直径に近い方が望ましい。はんだ振込み用マスク４３
を搭載した状態で、金属コアはんだ５０を配置した半導体素子１をリフロー炉にて熱処理
を行い、金属コアはんだ５０のはんだ部を溶融させることにより金属コアはんだ５０と半
導体素子１上のチップ側電極３０とを接続する（図１２(e)）。 Next, the solder transfer mask 43 is aligned with the semiconductor element 1 on which the flux 42 has been printed, and then the metal core solder 50 is transferred (FIG. 12D). The thickness of the solder transfer mask 43 is preferably close to the diameter of the metal core solder 50. Solder transfer mask 43
The semiconductor element 1 in which the metal core solder 50 is disposed is heat-treated in a reflow furnace in a state where the metal core solder 50 is mounted, and the solder portion of the metal core solder 50 is melted to thereby chip-side electrodes on the semiconductor element 1. 30 is connected (FIG. 12 (e)).

例えば金属コアはんだ５０としてSn-Cu系の材料を使用した場合は、リフロー時の接続
部の最大温度を250℃から260℃とする。最後にはんだ振込み用マスク４３を取り除くこと
により、金属コアはんだボールを形成した半導体素子が完成する（図１２(f)）。 For example, when a Sn-Cu-based material is used as the metal core solder 50, the maximum temperature of the connection part during reflow is set to 250 ° C to 260 ° C. Finally, by removing the solder transfer mask 43, a semiconductor element in which a metal core solder ball is formed is completed (FIG. 12 (f)).

ここでは個片に分割した素子を用いて説明したが、ウェハ状態で図１０のプロセスでは
んだボールを形成したのちに、ダイシングもしくはサンドブラストなどで個片に分割して
もかまわない。また、ここでははんだ振込みでボールを形成する方法を示したが、ボール
を吸着させたのちに転写する転写方法などで形成してもよい。また、第一および第二の実
施例に関するボール形成方法は上記方法に限るものではない。 Although the description has been made using the elements divided into pieces, the solder balls may be divided into pieces by dicing or sandblasting after forming the solder balls by the process of FIG. 10 in the wafer state. Although the method of forming the ball by solder transfer is shown here, the ball may be formed by a transfer method in which the ball is transferred after being attracted. Further, the ball forming method relating to the first and second embodiments is not limited to the above method.

図１３に第一および第二の実施例に関する半導体素子上電極と基板の組み立てプロセス
を示す。６０は基板、６１は基板側電極、７０はアンダーフィルである。例えば図１２の
プロセスで形成した金属コアはんだボールを有する半導体素子の電極と、基板６０上の基
板側電極６１の位置あわせを行う（図１３(a)）。 FIG. 13 shows a process for assembling the electrode on the semiconductor element and the substrate according to the first and second embodiments. Reference numeral 60 denotes a substrate, 61 denotes a substrate side electrode, and 70 denotes an underfill. For example, the electrode of the semiconductor element having the metal core solder ball formed by the process of FIG. 12 and the substrate side electrode 61 on the substrate 60 are aligned (FIG. 13A).

位置あわせ後、半導体素子の電極上に形成した金属コアはんだボールと、基板６０上の
基板側電極６１とを接触させ、加圧を行いながら超音波を印加する（図１３(b)）。この
超音波印加により金属コアはんだボールを介して半導体素子の電極と、基板６０上の基板
側電極６１との電気的接続を得る。図１３では図示していないが、基板側電極６１上には
んだを形成してもよい。 After alignment, the metal core solder ball formed on the electrode of the semiconductor element is brought into contact with the substrate-side electrode 61 on the substrate 60, and ultrasonic waves are applied while applying pressure (FIG. 13 (b)). By applying this ultrasonic wave, an electrical connection between the electrode of the semiconductor element and the substrate-side electrode 61 on the substrate 60 is obtained through the metal core solder ball. Although not shown in FIG. 13, solder may be formed on the substrate-side electrode 61.

最後に接続部の長期接続信頼性を向上させるためにアンダーフィル７０を注入し、硬化
させる（図１３(c)）。これにより、金属コアはんだボールにて半導体素子上の電極と基
板上電極の電気的導通を確保した半導体装置が完成する。なおアンダーフィル７０は必要
に応じて形成すればよい。ここで、基板６０はセラミック基板、プリント基板、シリコン
基板、ガラス基板、フレキシブル基板、金属ベース基板などである。 Finally, in order to improve the long-term connection reliability of the connecting portion, an underfill 70 is injected and cured (FIG. 13 (c)). As a result, a semiconductor device in which electrical conduction between the electrode on the semiconductor element and the electrode on the substrate is secured by the metal core solder ball is completed. The underfill 70 may be formed as necessary. Here, the substrate 60 is a ceramic substrate, a printed substrate, a silicon substrate, a glass substrate, a flexible substrate, a metal base substrate, or the like.

ここでは個片に分割した素子および基板を用いて説明したが、ウェハ状態で図１０のプ
ロセスではんだボールを形成したのちに、基板６０にウェハ状態で接続を行い、その後ダ
イシングもしくはサンドブラストなどでウェハおよび基板を個片に分割してもかまわない
。 Here, the description has been given using the element and the substrate divided into individual pieces, but after forming the solder balls in the wafer state by the process of FIG. 10, the wafer 60 is connected to the substrate 60 in the wafer state, and then the wafer is diced or sandblasted or the like. Also, the substrate may be divided into pieces.

図１３では半導体素子と基板６０のサイズを同等として記したが、個片に分割した半導
体素子を基板６０に搭載する際は、半導体素子のサイズが基板サイズより小さくてもかま
わない。また、第一および第二の実施例に関する組み立てプロセスは上記方法に限るもの
ではない。 In FIG. 13, the sizes of the semiconductor element and the substrate 60 are described as being equal. However, when the semiconductor element divided into individual pieces is mounted on the substrate 60, the size of the semiconductor element may be smaller than the substrate size. Moreover, the assembly process regarding the first and second embodiments is not limited to the above method.

このプロセスで形成した構造により、半導体素子と基板の接続部に金属コアを介在する
ことにより接続高さを確保し接続部の歪みを低減できること、金属コアとチップ側電極も
しくは基板側電極を直接接続することにより接続部の電気抵抗を低減し耐エレクトロマイ
グレーション性を向上できること、接続温度がはんだ溶融温度よりも低いため接続時に発
生する接続部の剪断歪みを低減できること、超音波接続プロセスにより低温にて接続が完
了できるため部品に対する熱負荷や環境に対する負荷を回避することができることが可能
となる。 The structure formed by this process ensures a connection height by interposing a metal core at the connection between the semiconductor element and the substrate and reduces distortion of the connection, and connects the metal core and the chip side electrode or substrate side electrode directly. By reducing the electrical resistance of the connection part and improving the electromigration resistance, the connection temperature is lower than the solder melting temperature, so that the shear strain of the connection part generated at the time of connection can be reduced. Since the connection can be completed, it is possible to avoid the thermal load on the components and the load on the environment.

図１４に第三の実施例に関する基板上電極への金属コアはんだボール形成方法を示す。４
０はフラックス印刷用マスク、４１はスキージ、４２はフラックス、４３ははんだ振込み
用マスク、５０は金属コアはんだ、６０は基板、６１は基板上電極である。 FIG. 14 shows a method for forming a metal core solder ball on an electrode on a substrate according to the third embodiment. 4
0 is a flux printing mask, 41 is a squeegee, 42 is a flux, 43 is a solder transfer mask, 50 is a metal core solder, 60 is a substrate, and 61 is an electrode on the substrate.

図１４(a)は基板上電極６１を有する基板６０である。図１４(b)に示すように、金属コ
アはんだボールを搭載する箇所に開口部を持つフラックス印刷用マスク４０の位置あわせ
を行う。フラックス印刷用マスク４０の厚さは転写したいフラックス厚さであればよく、
例えば直径100μmの金属コアはんだボールを搭載したい場合は10-40μm厚程度が望ましい
。 FIG. 14A shows a substrate 60 having an on-substrate electrode 61. As shown in FIG. 14 (b), the flux printing mask 40 having an opening at the place where the metal core solder ball is mounted is aligned. The thickness of the flux printing mask 40 may be any flux thickness that is desired to be transferred.
For example, when a metal core solder ball having a diameter of 100 μm is to be mounted, a thickness of about 10-40 μm is desirable.

位置あわせ後、フラックス印刷用マスク４０上の任意の箇所にフラックス４２を塗布し
、スキージ４１で印刷することによりフラックス印刷用マスク４０に形成している開口部
にフラックスを形成する（図１４(c)）。印刷後、フラックス印刷用マスク４０を取り外
すことにより、金属コアはんだボール搭載箇所にフラックス４２を印刷した基板６０が完
成する。 After alignment, the flux 42 is applied to an arbitrary location on the flux printing mask 40, and printing is performed with the squeegee 41, thereby forming the flux in the opening formed in the flux printing mask 40 (FIG. 14 (c)). )). After printing, the flux printing mask 40 is removed to complete the substrate 60 on which the flux 42 is printed on the metal core solder ball mounting portion.

次にはんだ振込み用マスク４３をフラックス４２印刷済みの基板６０に位置あわせし、
そののち、金属コアはんだ５０を振り込む（図１４(d)）。はんだ振込み用マスク４３の
厚さは金属コアはんだ５０の直径に近い方が望ましい。はんだ振込み用マスク４３を搭載
した状態で、金属コアはんだ５０を配置した基板６０をリフロー炉にて熱処理を行い、金
属コアはんだ５０のはんだ部を溶融させることにより金属コアはんだ５０と基板６０上の
基板側電極６１とを接続する（図１４(e)）。 Next, the solder transfer mask 43 is aligned with the substrate 60 on which the flux 42 is printed,
After that, the metal core solder 50 is transferred (FIG. 14 (d)). The thickness of the solder transfer mask 43 is preferably close to the diameter of the metal core solder 50. In a state where the solder transfer mask 43 is mounted, the substrate 60 on which the metal core solder 50 is disposed is heat-treated in a reflow furnace, and the solder portion of the metal core solder 50 is melted to thereby melt the metal core solder 50 and the substrate 60 on the substrate 60. The substrate side electrode 61 is connected (FIG. 14 (e)).

例えば金属コアはんだ５０としてSn-Cu系の材料を使用した場合は、リフロー時の接続
部の最大温度を250℃から260℃とする。最後にはんだ振込み用マスク４３を取り除くこと
により、金属コアはんだボールを形成した基板が完成する（図１４(f)）。 For example, when a Sn-Cu-based material is used as the metal core solder 50, the maximum temperature of the connection part during reflow is set to 250 ° C to 260 ° C. Finally, by removing the solder transfer mask 43, the substrate on which the metal core solder balls are formed is completed (FIG. 14 (f)).

ここでは個片に分割した基板を用いて説明したが、個片分割前状態で図１４のプロセス
ではんだボールを形成したのちに、ダイシングもしくはサンドブラストなどで基板６０を
個片に分割してもかまわない。ここでははんだ振込みでボールを形成する方法を示したが
、ボールを吸着させたのちに転写する転写方法などで形成してもよい。また、第三の実施
例に関するボール形成方法は上記方法に限るものではない。 Here, the description is given using the substrate divided into pieces, but it is also possible to divide the substrate 60 into pieces by dicing or sandblasting after forming solder balls by the process of FIG. Absent. Although the method of forming the ball by solder transfer is shown here, the ball may be formed by a transfer method in which the ball is transferred after being attracted. Further, the ball forming method related to the third embodiment is not limited to the above method.

図１５に第三の実施例に関する半導体素子上電極と基板の組み立てプロセスを示す。図
１５において、３０はチップ側電極、３１は半導体素子、６０は基板、６１は基板側電極
、７０はアンダーフィルである。例えば図１４のプロセスで形成した金属コアはんだボー
ルを有する基板側電極６１と、半導体素子３１上のチップ側電極３０の位置あわせを行う
（図１５(a)）。 FIG. 15 shows a process for assembling the electrode on the semiconductor element and the substrate according to the third embodiment. In FIG. 15, 30 is a chip side electrode, 31 is a semiconductor element, 60 is a substrate, 61 is a substrate side electrode, and 70 is an underfill. For example, the substrate side electrode 61 having a metal core solder ball formed by the process of FIG. 14 and the chip side electrode 30 on the semiconductor element 31 are aligned (FIG. 15A).

位置あわせ後、半導体素子３１のチップ側電極３０と、基板６０上の基板側電極６１上
に形成した金属コアはんだボールとを接触させ、加圧を行いながら超音波を印加する（図
１５(b)）。この超音波印加により金属コアはんだボールを介して半導体素子３１のチッ
プ側電極３０と、基板６０上の基板側電極６１との電気的接続を得る。図１３では図示し
ていないが、チップ側電極３０上にはんだを形成してもよい。 After alignment, the chip-side electrode 30 of the semiconductor element 31 is brought into contact with the metal core solder ball formed on the substrate-side electrode 61 on the substrate 60, and ultrasonic waves are applied while applying pressure (FIG. 15 (b)). )). This ultrasonic application obtains electrical connection between the chip-side electrode 30 of the semiconductor element 31 and the substrate-side electrode 61 on the substrate 60 via the metal core solder balls. Although not shown in FIG. 13, solder may be formed on the chip-side electrode 30.

最後に接続部の長期接続信頼性を向上させるためにアンダーフィル７０を注入し、硬化
させる（図１５(c)）。これにより、金属コアはんだボールにて半導体素子上の電極と基
板上電極の電気的導通を確保した半導体装置が完成する。なおアンダーフィル７０は必要
に応じて形成すればよい。 Finally, in order to improve the long-term connection reliability of the connecting portion, an underfill 70 is injected and cured (FIG. 15 (c)). As a result, a semiconductor device in which electrical conduction between the electrode on the semiconductor element and the electrode on the substrate is secured by the metal core solder ball is completed. The underfill 70 may be formed as necessary.

ここで、基板６０はセラミック基板、プリント基板、シリコン基板、ガラス基板、フレ
キシブル基板、金属ベース基板などである。ここでは個片に分割した素子および基板を用
いて説明したが、個片分割前の状態で図１４のプロセスではんだボールを基板上に形成し
たのちに、半導体ウェハに個片分割前状態で接続を行い、その後ダイシングもしくはサン
ドブラストなどでウェハおよび基板を個片に分割してもかまわない。また、第三の実施例
に関する組み立てプロセスは上記方法に限るものではない。 Here, the substrate 60 is a ceramic substrate, a printed substrate, a silicon substrate, a glass substrate, a flexible substrate, a metal base substrate, or the like. Here, the description has been given using the element and the substrate divided into individual pieces. However, after the solder balls are formed on the substrate by the process of FIG. 14 in the state before the individual pieces are divided, they are connected to the semiconductor wafer in the state before the individual pieces are divided. Then, the wafer and the substrate may be divided into individual pieces by dicing or sand blasting. Moreover, the assembly process regarding the third embodiment is not limited to the above method.

このプロセスで形成した構造により、半導体素子と基板の接続部に金属コアを介在する
ことにより接続高さを確保し接続部の歪みを低減できること、金属コアとチップ側電極も
しくは基板側電極を直接接続することにより接続部の電気抵抗を低減し耐エレクトロマイ
グレーション性を向上できること、接続温度がはんだ溶融温度よりも低いため接続時に発
生する接続部の剪断歪みを低減できること、超音波接続プロセスにより低温にて接続が完
了できるため部品に対する熱負荷や環境に対する負荷を回避することができることが可能
となる。 The structure formed by this process ensures a connection height by interposing a metal core at the connection between the semiconductor element and the substrate and reduces distortion of the connection, and connects the metal core and the chip side electrode or substrate side electrode directly. By reducing the electrical resistance of the connection part and improving the electromigration resistance, the connection temperature is lower than the solder melting temperature, so that the shear strain of the connection part generated at the time of connection can be reduced. Since the connection can be completed, it is possible to avoid the thermal load on the components and the load on the environment.

また、このプロセスにより超音波による接続面が超音波を印加する半導体素子側である
ことから、第一および第二の実施例に比べて低いパワーで超音波接続を行うことができる
。すなわち、超音波を半導体素子側から加えるとすると、はんだボールとの接続部分は、
チップ側の電極のほうが基板側の電極よりも超音波源に近いからである。 Moreover, since the connection surface by ultrasonic waves is on the semiconductor element side to which ultrasonic waves are applied by this process, ultrasonic connection can be performed with lower power than in the first and second embodiments. That is, when applying ultrasonic waves from the semiconductor element side, the connection part with the solder ball is
This is because the chip-side electrode is closer to the ultrasonic source than the substrate-side electrode.

本実施例では、実施例２あるいは実施例３よりも基板と半導体チップ間の接続部の電気
抵抗をさらに小さくすることが可能な構成を開示する。 In the present embodiment, a configuration capable of further reducing the electrical resistance of the connection portion between the substrate and the semiconductor chip as compared with the second or third embodiment is disclosed.

実施例２では、半導体素子と基板との間に強い荷重を加えて超音波を印加することによ
って、はんだボールの金属コア１１と基板側電極２０を直接接続している。実施例２の構
成において、半導体素子と基板との間にさらに強い荷重を加えて超音波を印加すると、リ
フローによって接続している側のはんだあるいは金属間化合物も破壊されて、半導体素子
側においても、チップ側電極２と金属コア１１が直接接続するようになる。この状態を図
１６に示す。このような構成によれば、接続部の抵抗をさらに小さくすることが出来、エ
レクトロマイグレーションの危険はさらに減少する。 In the second embodiment, the solder ball metal core 11 and the substrate-side electrode 20 are directly connected by applying a strong load between the semiconductor element and the substrate and applying ultrasonic waves. In the configuration of Example 2, when a stronger load is applied between the semiconductor element and the substrate and an ultrasonic wave is applied, the connected solder or intermetallic compound is also destroyed by reflow, and the semiconductor element side is also damaged. The chip side electrode 2 and the metal core 11 are directly connected. This state is shown in FIG. According to such a configuration, the resistance of the connection portion can be further reduced, and the risk of electromigration is further reduced.

実施例３では、半導体素子と基板との間に強い荷重を加えて超音波を印加することによ
って、はんだボールの金属コア１１とチップ側電極２を直接接続している。実施例３の構
成において、半導体素子と基板との間にさらに強い荷重を加えて超音波を印加すると、リ
フローによって接続している側のはんだあるいは金属間化合物も破壊されて、基板側にお
いても、基板側電極２０と金属コア１１が直接接続するようになる。この状態を図１７に
示す。このような構成によれば、接続部の抵抗をさらに小さくすることが出来、エレクト
ロマイグレーションの危険はさらに減少する。 In Example 3, the metal core 11 of the solder ball and the chip-side electrode 2 are directly connected by applying a strong load between the semiconductor element and the substrate and applying ultrasonic waves. In the configuration of Example 3, when an ultrasonic wave is applied by applying a stronger load between the semiconductor element and the substrate, the solder or intermetallic compound on the side connected by reflow is also destroyed, and even on the substrate side, The substrate side electrode 20 and the metal core 11 are directly connected. This state is shown in FIG. According to such a configuration, the resistance of the connection portion can be further reduced, and the risk of electromigration is further reduced.

１ 半導体素子
２ チップ側電極
３ チップ側金属間化合物
１０ はんだ
１１ 金属コア
１２ 金属間化合物
１３ はんだバンプ
２０ 基板側電極
２１ 基板
２２ 基板側金属間化合物
３０ チップ側電極
３１ 半導体素子
４０ フラックス印刷用マスク
４１ スキージ
４２ フラックス
４３ はんだ振込み用マスク
５０ 金属コアはんだ
６０ 基板
６１ 基板側配線
７０ アンダーフィル
１０１ はんだの残存部
１２１ 金属間化合物の残存部。 DESCRIPTION OF SYMBOLS 1 Semiconductor element 2 Chip side electrode 3 Chip side intermetallic compound 10 Solder 11 Metal core 12 Intermetallic compound 13 Solder bump 20 Substrate side electrode 21 Substrate 22 Substrate side intermetallic compound 30 Chip side electrode 31 Semiconductor element 40 Flux printing mask 41 Squeegee 42 Flux 43 Solder transfer mask 50 Metal core solder 60 Substrate 61 Substrate side wiring 70 Underfill 101 Residual portion of solder 121 Remaining portion of intermetallic compound.

また、本発明の特徴は、第一の部材上の第一の電極パッドと第二の部材上の第二の電極パッドとをはんだボールによって接続する電子機器の製造方法において、前記はんだボールは、金属製のコア部と、前記コア部の周囲に設けられ、前記コア部よりも硬度が低く融点が低いはんだ部とを有し、加熱により前記はんだ部を溶融させることにより、前記はんだボールを前記第一の電極パッドへ接続する工程と、前記第一の電極パッドに接続されたはんだボールを前記第二の電極パッドに接触させた状態で、前記はんだボール及び前記第二の電極パッドに室温にて超音波を印加することにより、前記第二の電極パッドと前記はんだボールのコア部とを直接接合する超音波接合する工程とを含むみ、前記接合する工程によって前記金属製のコア部と前記はんだとの間には金属間化合物が形成され、前記超音波接合する工程によって前記金属製のコア部が前記第一の部材上の第一の電極パッドもしくは前記第二の部材上の第二の電極パッドと直接接続している界面には、前記はんだあるいは前記金属間化合物が残存している部分が存在することを特徴とする電子機器の製造方法である。
Further, the present invention is characterized in that in the method of manufacturing an electronic device in which the first electrode pad on the first member and the second electrode pad on the second member are connected by a solder ball, the solder ball includes: A metal core part, and a solder part that is provided around the core part and has a lower hardness and a lower melting point than the core part, and by melting the solder part by heating, the solder ball is The step of connecting to the first electrode pad and the solder ball connected to the first electrode pad in contact with the second electrode pad, the solder ball and the second electrode pad being brought to room temperature. Te by applying ultrasonic waves, and the second body comprising an electrode pad and bonding ultrasonic bonding directly the core portion of the solder ball, the core portion made of the metal by the step of the bonding An intermetallic compound is formed between the solder and the ultrasonic core joining process, so that the metal core portion is a first electrode pad on the first member or a second electrode on the second member. In the electronic device manufacturing method, the solder or the intermetallic compound remains at an interface directly connected to the electrode pad .

Claims (9)

第一の部材上の第一の電極パッドと第二の部材上の第二の電極パッドとをはんだボール
によって接続している半導体装置において、
前記はんだボールは、金属製コア部と、前記金属製コア部の周囲に設けられ、前記金属
性コア部よりも硬度が低く融点が低いはんだ部とを有し、
前記金属製のコア部が前記第一の部材上の第一の電極パッドもしくは前記第二の部材上
の第二の電極パッドと直接接続していることを特徴とする半導体装置。 In the semiconductor device in which the first electrode pad on the first member and the second electrode pad on the second member are connected by solder balls,
The solder ball has a metal core part and a solder part provided around the metal core part, having a lower hardness and a lower melting point than the metallic core part,
The semiconductor device, wherein the metal core portion is directly connected to a first electrode pad on the first member or a second electrode pad on the second member. 請求項１に記載の半導体装置において、
前記金属製コア部と前記はんだの間には金属間化合物が形成され、前記金属製のコア部が
前記第一の部材上の第一の電極パッドもしくは前記第二の部材上の第二の電極パッドと直
接接続している界面には、前記はんだあるいは前記金属間化合物が残存している部分が存
在していることを特徴とする半導体装置。 The semiconductor device according to claim 1,
An intermetallic compound is formed between the metal core portion and the solder, and the metal core portion is a first electrode pad on the first member or a second electrode on the second member. A semiconductor device characterized in that a portion where the solder or the intermetallic compound remains is present at an interface directly connected to the pad. 第一の部材上の第一の電極パッドと第二の部材上の第二の電極パッドとをはんだボール
によって接続している半導体装置において、
前記はんだボールは、金属製コア部と、前記金属製コア部の周囲に設けられ、前記金属
製コア部よりも硬度が低く融点が低いはんだ部とを有し、
前記金属製コア部と前記はんだとの間には金属間化合物が形成され、
前記金属間化合物が前記第一の部材上の第一の電極パッドもしくは前記第二の部材上の
第二の電極パッドと直接接続していることを特徴とする半導体装置。 In the semiconductor device in which the first electrode pad on the first member and the second electrode pad on the second member are connected by solder balls,
The solder ball has a metal core part and a solder part provided around the metal core part, having a lower hardness and a lower melting point than the metal core part,
An intermetallic compound is formed between the metal core and the solder,
The semiconductor device, wherein the intermetallic compound is directly connected to a first electrode pad on the first member or a second electrode pad on the second member. 請求項３に記載の半導体装置において、
前記金属製コア部が前記第一の部材上の第一の電極パッドもしくは前記第二の部材上の
第二の電極パッドと直接接続している界面には、前記はんだが残存している部分が存在し
ていることを特徴とする半導体装置。 The semiconductor device according to claim 3.
At the interface where the metal core portion is directly connected to the first electrode pad on the first member or the second electrode pad on the second member, there is a portion where the solder remains. A semiconductor device which exists. 請求項１乃至４のいずれか１項に記載の半導体装置において、
前記金属製コア部と前記第一の電極あるいは前記第二の電極が超音波接続にて接続され
ていることを特徴とする半導体装置。 The semiconductor device according to any one of claims 1 to 4,
The semiconductor device, wherein the metal core portion and the first electrode or the second electrode are connected by ultrasonic connection. 請求項１乃至４のいずれか１項に記載の半導体装置において、
前記金属製コア部の材質が銅、ニッケル、金または銀を主成分とする金属からなる半導
体装置。 The semiconductor device according to any one of claims 1 to 4,
A semiconductor device in which a material of the metal core portion is made of a metal whose main component is copper, nickel, gold, or silver. 請求項１乃至４のいずれか１項に記載の半導体装置において、
前記金属製コア部の外周の材質が銅、ニッケル、金または銀を主成分とする金属で覆わ
れていることを特徴とする半導体装置。 The semiconductor device according to any one of claims 1 to 4,
A semiconductor device, wherein a material of an outer periphery of the metal core portion is covered with a metal mainly composed of copper, nickel, gold, or silver. 第一の部材上の第一の電極パッドと第二の部材上の第二の電極パッドとをはんだボール
によって接続している半導体装置において、
前記はんだボールは、金属製コア部と、前記金属製コア部の周囲に設けられ、前記コア
部よりも硬度が低く融点が低いはんだ部とを有し、
前記金属製コア部が前記第一の部材上の第一の電極パッドおよび前記第二の部材上の第
二の電極パッドと直接接続していることを特徴とする半導体装置。 In the semiconductor device in which the first electrode pad on the first member and the second electrode pad on the second member are connected by solder balls,
The solder ball has a metal core part and a solder part provided around the metal core part, having a lower hardness and a lower melting point than the core part,
The semiconductor device, wherein the metal core portion is directly connected to a first electrode pad on the first member and a second electrode pad on the second member. 第一の部材上の第一の電極パッドと第二の部材上の第二の電極パッドとをはんだボール
によって接続する電子機器の製造方法において、
前記はんだボールは、金属製のコア部と、前記コア部の周囲に設けられ、前記コア部よ
りも硬度が低く融点が低いはんだ部とを有し、
加熱により前記はんだ部を溶融させることにより、前記はんだボールを前記第一の電極
パッドへ接続する工程と、
前記第一の電極パッドに接続されたはんだボールを前記第二の電極パッドに接触させた
状態で、前記はんだボール及び前記第二の電極パッドに超音波を印加することにより、前
記第二の電極パッドと前記はんだボールのコア部とを超音波接合する工程と、を含む電子
機器の製造方法。 In a method for manufacturing an electronic device in which a first electrode pad on a first member and a second electrode pad on a second member are connected by a solder ball,
The solder ball has a metal core part and a solder part provided around the core part, having a lower hardness and a lower melting point than the core part,
Connecting the solder ball to the first electrode pad by melting the solder portion by heating; and
By applying an ultrasonic wave to the solder ball and the second electrode pad in a state where the solder ball connected to the first electrode pad is in contact with the second electrode pad, the second electrode And a step of ultrasonically bonding the pad and the core portion of the solder ball.
JP2014013949A 2014-01-29 2014-01-29 Manufacturing method of electronic equipment Expired - Fee Related JP5812123B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014013949A JP5812123B2 (en) 2014-01-29 2014-01-29 Manufacturing method of electronic equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014013949A JP5812123B2 (en) 2014-01-29 2014-01-29 Manufacturing method of electronic equipment

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2010050615A Division JP2011187635A (en) 2010-03-08 2010-03-08 Semiconductor device, and method of manufacturing the same

Publications (2)

Publication Number Publication Date
JP2014082526A true JP2014082526A (en) 2014-05-08
JP5812123B2 JP5812123B2 (en) 2015-11-11

Family

ID=50786366

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014013949A Expired - Fee Related JP5812123B2 (en) 2014-01-29 2014-01-29 Manufacturing method of electronic equipment

Country Status (1)

Country Link
JP (1) JP5812123B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017179574A1 (en) * 2016-04-11 2017-10-19 株式会社村田製作所 Elastic wave element and elastic wave device
WO2024048371A1 (en) * 2022-09-02 2024-03-07 株式会社デンソー Semiconductor device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11111774A (en) * 1997-10-03 1999-04-23 Ricoh Co Ltd Method for connecting electrodes through solder bumps and method for forming solder bumps
JP2002313838A (en) * 2001-04-18 2002-10-25 Murata Mfg Co Ltd Method for manufacturing electronic component and communications device
JP2004006705A (en) * 2002-04-08 2004-01-08 Seiko Instruments Inc Mounting structure of semiconductor device and circuit board

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11111774A (en) * 1997-10-03 1999-04-23 Ricoh Co Ltd Method for connecting electrodes through solder bumps and method for forming solder bumps
JP2002313838A (en) * 2001-04-18 2002-10-25 Murata Mfg Co Ltd Method for manufacturing electronic component and communications device
JP2004006705A (en) * 2002-04-08 2004-01-08 Seiko Instruments Inc Mounting structure of semiconductor device and circuit board

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017179574A1 (en) * 2016-04-11 2017-10-19 株式会社村田製作所 Elastic wave element and elastic wave device
JPWO2017179574A1 (en) * 2016-04-11 2018-10-11 株式会社村田製作所 Elastic wave device and elastic wave device
CN108886353A (en) * 2016-04-11 2018-11-23 株式会社村田制作所 Elastic wave device and acoustic wave device
US10586778B2 (en) 2016-04-11 2020-03-10 Murata Manufacturing Co., Ltd. Elastic wave element and elastic wave apparatus
WO2024048371A1 (en) * 2022-09-02 2024-03-07 株式会社デンソー Semiconductor device

Also Published As

Publication number Publication date
JP5812123B2 (en) 2015-11-11

Similar Documents

Publication Publication Date Title
KR100531393B1 (en) Semiconductor device and manufacturing method of the same
WO2002007219A1 (en) Semiconductor device and its manufacturing method
JP6004441B2 (en) Substrate bonding method, bump forming method, and semiconductor device
JP2012204631A (en) Semiconductor device, semiconductor device manufacturing method and electronic apparatus
CN111095508A (en) Mounting structure of semiconductor element and combination of semiconductor element and substrate
JP7176048B2 (en) Apparatus and method for forming a thermal interface bond between a semiconductor die and a passive heat exchanger
JP2009099669A (en) Mounting structure of electronic component, and mounting method thereof
US7994638B2 (en) Semiconductor chip and semiconductor device
JP2011187635A (en) Semiconductor device, and method of manufacturing the same
JP2010157693A (en) Semiconductor package substrate with metal bumps
JP5812123B2 (en) Manufacturing method of electronic equipment
JP2013031864A (en) Solder ball and semiconductor device using solder ball
JP2018037520A (en) Semiconductor device, electronic device, method for manufacturing semiconductor device, and method for manufacturing electronic device
JP4479582B2 (en) Manufacturing method of electronic component mounting body
KR101753066B1 (en) A film comprising conductive particle and the manufacturing method of flip chip package using the same
JP5333220B2 (en) Semiconductor device mounting structure and semiconductor device mounting method
JP5065657B2 (en) Electronic device and manufacturing method thereof
JP2008244277A (en) Semiconductor device and manufacturing method therefor
JP2000223534A (en) Apparatus for mounting semiconductor and method of mounting semiconductor chip
JP2015186826A (en) Solder ball and semiconductor device
WO2023153163A1 (en) Flip-chip mounting structure and flip-chip mounting method
US20070166875A1 (en) Method of forming a microelectronic package and microelectronic package formed according to the method
JP2004253598A (en) Method for packaging electronic component
JP2008021712A (en) Semiconductor module, and manufacturing method thereof
JP3598058B2 (en) Circuit board

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140129

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140129

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141211

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141216

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150616

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150803

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150825

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150907

R150 Certificate of patent or registration of utility model

Ref document number: 5812123

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees