JP2014072742A - Synchronization system and receiving device including the same, communication system including the receiving device and synchronization method - Google Patents

Synchronization system and receiving device including the same, communication system including the receiving device and synchronization method Download PDF

Info

Publication number
JP2014072742A
JP2014072742A JP2012217804A JP2012217804A JP2014072742A JP 2014072742 A JP2014072742 A JP 2014072742A JP 2012217804 A JP2012217804 A JP 2012217804A JP 2012217804 A JP2012217804 A JP 2012217804A JP 2014072742 A JP2014072742 A JP 2014072742A
Authority
JP
Japan
Prior art keywords
synchronization
value
correlation value
timing
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012217804A
Other languages
Japanese (ja)
Other versions
JP5962987B2 (en
Inventor
Gen Mozumi
厳 茂住
Ikuo Tsujimoto
郁夫 辻本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2012217804A priority Critical patent/JP5962987B2/en
Publication of JP2014072742A publication Critical patent/JP2014072742A/en
Application granted granted Critical
Publication of JP5962987B2 publication Critical patent/JP5962987B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a synchronization system capable of precisely establishing synchronization with a small size circuit even under multipath fading circumstances.SOLUTION: A synchronization system 32 performs sampling and quantizing a baseband signal at plural sampling timings per symbol and detects the signal. The synchronization system 32 calculates a correlation value between a sample value sequence at plural sampling timings and a unique word at sampling timing without converting the quantized value into a binary value with respect to the detected sample value sequence and sets the symbol synchronization timing and the frame synchronization timing based on the correlation value. Unlike conventional manners, since the correlation value is calculated without performing binarization on a sample value, even when the waveform of the received baseband signal is distorted due to multipath fading, little rounding error is generated in the correlation value, which is caused by a binarization; thus the synchronization is accurately established. Also, compared to OFDM method etc., since a simpler processing is necessary for increasing the accuracy, the circuit size can be reduced.

Description

本発明は、通信におけるベースバンド信号の同期確立を行う同期システムとそれを備えた受信装置、同装置を備えた通信システム、及び同期方法に関する。   The present invention relates to a synchronization system that establishes synchronization of baseband signals in communication, a receiving apparatus including the same, a communication system including the apparatus, and a synchronization method.

一般的な無線通信は、送信器と受信器が互いに異なるクロックで動作しているため、非同期通信となる。そのため、受信器は、送信器からの信号をどのタイミングで受信した場合でも対応可能なように、受信したベースバンド信号の1シンボルに対して複数のサンプリングを行うオーバサンプリングをし、シンボルを検出できる最適なタイミングを抽出する必要がある。そのような抽出処理は、シンボル同期処理と称される。また、通信に使用される信号の基本単位はフレームであり、フレーム中のヘッダ又はデータ等の始まりを識別する必要がある。そのような識別処理は、フレーム同期処理と称される。一般的な無線通信用の受信装置は、少なくとも、上記のシンボル同期及びフレーム同期を確立する同期システムを有している。   General wireless communication is asynchronous communication because the transmitter and the receiver operate with different clocks. Therefore, the receiver can detect symbols by performing oversampling that performs a plurality of samplings on one symbol of the received baseband signal so as to be able to cope with any timing when the signal from the transmitter is received. It is necessary to extract the optimal timing. Such extraction processing is called symbol synchronization processing. The basic unit of a signal used for communication is a frame, and it is necessary to identify the beginning of a header or data in the frame. Such identification processing is called frame synchronization processing. A general wireless communication receiver has at least a synchronization system that establishes the symbol synchronization and frame synchronization.

従来のシンボル同期確立の手法としては、ゼロクロス検出方法が広く知られている。このゼロクロス検出方法においては、ベースバンド信号の先頭に、1と0とを交互に繰り返す信号(101010…と続く信号)が配置されている。受信装置において、このベースバンド信号はオーバサンプリングされ、1と0とを繰り返す信号の符号反転タイミング、すなわち、ゼロクロスのタイミングが読み取られる。そして、その読み取られたゼロクロスのタイミングを基に、シンボルの正確な検出が可能なサンプリングタイミングが求められ、そのサンプリングタイミングがシンボル同期タイミングに設定される。例えば、ゼロクロスと次のゼロクロスの中間に最も近いサンプリングタイミングがシンボル同期タイミングに設定される。   As a conventional technique for establishing symbol synchronization, a zero cross detection method is widely known. In this zero-cross detection method, a signal that repeats 1 and 0 alternately (a signal following 101010...) Is arranged at the head of the baseband signal. In the receiving apparatus, the baseband signal is oversampled, and the sign inversion timing of the signal repeating 1 and 0, that is, the zero cross timing is read. Then, based on the read zero-cross timing, a sampling timing capable of accurately detecting the symbol is obtained, and the sampling timing is set as the symbol synchronization timing. For example, the sampling timing closest to the middle between the zero cross and the next zero cross is set as the symbol synchronization timing.

次に、シンボル同期の取れたベースバンド信号について、従来のフレーム同期を確立する手法を図30に示す。元々、シンボル同期確立処理において、ベースバンド信号をオーバサンプリングして得た値、すなわち、ベースバンド信号のサンプル値は量子化されている。従来のフレーム同期を確立する手法では、シンボル同期タイミングに設定されたサンプリングタイミングのサンプル値列について、上記のように量子化された値が、2値化閾値を基準に弁別され、2値に置き換えられる(S101)。そして、そのサンプル値列と、同じく2値である既知のフレーム同期用ビット列との相関値が算出される(S102)。そして、その算出された相関値が予め設定された相関閾値以上であれば(S103でYes)、上記サンプル値列とフレーム同期用ビット列とが一致したと判断され、それらが一致したタイミングがフレーム同期タイミングに設定される。そのようにしてフレーム同期が確立される(S104)。   Next, FIG. 30 shows a conventional technique for establishing frame synchronization for a baseband signal with symbol synchronization. Originally, in the symbol synchronization establishment process, the value obtained by oversampling the baseband signal, that is, the sample value of the baseband signal is quantized. In the conventional method of establishing frame synchronization, the value quantized as described above is discriminated based on the binarization threshold value and replaced with the binary value for the sample value sequence at the sampling timing set at the symbol synchronization timing. (S101). Then, a correlation value between the sample value sequence and a known bit synchronization bit sequence that is also binary is calculated (S102). If the calculated correlation value is equal to or greater than a preset correlation threshold value (Yes in S103), it is determined that the sample value sequence matches the frame synchronization bit sequence, and the timing at which they match is determined by frame synchronization. Set to timing. In this way, frame synchronization is established (S104).

ところで、無線通信システムにおいては、マルチパスフェージングに起因した受信信号波形の歪みが課題の一つとして挙げられる。この波形歪みの現象は、送信信号が、複数の異なる経路(マルチパス)を経て各々異なる遅延時間を持って受信アンテナに到来し、それらが受信アンテナで足し合わされることに因る。マルチパス環境では、送信アンテナから直接到来する直接波と障害物や地表で反射された間接波とが受信アンテナに入力されたり、直接波が無く複数の経路を経た複数の間接波のみが受信アンテナに伝わったりする。   Incidentally, in a wireless communication system, distortion of a received signal waveform caused by multipath fading is one of the problems. This phenomenon of waveform distortion is due to the fact that the transmitted signal arrives at the receiving antenna through different paths (multipaths) with different delay times, and these are added together by the receiving antenna. In a multipath environment, direct waves coming directly from the transmitting antenna and indirect waves reflected by obstacles or the ground surface are input to the receiving antenna, or only indirect waves that have passed through multiple paths without direct waves are received by the receiving antenna. It is transmitted to.

このような現象が生じた場合、受信信号波形が歪んでしまうことがある。受信信号波形は、信号の伝送速度が速いほど、歪み易い傾向にある。その理由について、図31を用いて説明する。同図に示されるように、信号の伝送速度が速いと、信号のシンボル長が短くなることから、シンボル長に対する上記遅延時間の相対的な比率は高くなる。そのため、例えば、異なる経路を経た2つ信号があり、一方の信号に対し他方の信号がマルチパスに因り遅延し、信号のシンボル長がその遅延時間に近い場合、一方の信号の1番目のシンボルと他方の信号の0番目のシンボルとの重なり部分が長くなる。その結果、シンボル長に対する受信信号波形の歪みが相対的に大きくなってしまう。同図では、2つの信号だけを取り上げたが、実際には、遅延量の異なる多数のマルチパルス信号が足し合わされるので、上記の歪みはさらに大きくなり得る。このように歪みが大きくなると、上記のシンボル同期確立処理において、本来のゼロクロスのタイミングを検出できず、従って、安定したシンボル同期が得られないという問題が生じ、その結果、上記のフレーム同期確立処理の同期精度にも影響が及ぶことがある。   When such a phenomenon occurs, the received signal waveform may be distorted. The received signal waveform tends to be more easily distorted as the signal transmission speed is higher. The reason will be described with reference to FIG. As shown in the figure, when the signal transmission rate is high, the symbol length of the signal is shortened, so that the relative ratio of the delay time to the symbol length is high. Therefore, for example, when there are two signals that have passed through different paths, the other signal is delayed due to multipath with respect to one signal, and the symbol length of the signal is close to the delay time, the first symbol of one signal And the overlapping portion of the other signal with the 0th symbol becomes longer. As a result, the distortion of the received signal waveform with respect to the symbol length becomes relatively large. In the figure, only two signals are taken up. However, in practice, a large number of multi-pulse signals having different delay amounts are added, so that the distortion can be further increased. When the distortion becomes large in this way, in the above symbol synchronization establishment process, the original zero cross timing cannot be detected, and thus there is a problem that stable symbol synchronization cannot be obtained. As a result, the above frame synchronization establishment process The synchronization accuracy may also be affected.

また、仮に、受信信号波形の歪みが大きい状態で、シンボル同期を正確に確立できたとしても、フレーム同期確立処理の同期精度に影響が及ぶことがある。その理由について、図32(a)〜(c)を参照して説明する。図32(a)〜(c)はそれぞれ、理想的なフレーム同期用ビット列の信号波形と、検波後でかつ2値化される前の受信信号波形と、2値化後のフレーム同期用ビット列の信号波形とを例示する。図示のように、受信信号波形の歪みにより信号波形が歪んでしまうと、フレーム同期用ビット列中の1つのビットの理想値が例えば1であっても、その値であるはずの信号値S1が2値化閾値St未満になり、2値化時に誤って0に丸められることがある。その結果、2値化後のフレーム同期用ビット列は送信時とは異なったビット列となることがある。そうなると、フレーム同期用ビット列の相関値が本来とは異なる値になってしまい、フレーム同期用ビット列の相関値と、その他のビット列の相関値との間で、差が少なくなって、誤同期が生じ、雑音に弱くなる虞がある。   Even if the symbol synchronization can be established accurately in a state where the distortion of the received signal waveform is large, the synchronization accuracy of the frame synchronization establishment process may be affected. The reason will be described with reference to FIGS. 32A to 32C respectively show an ideal signal waveform of a frame synchronization bit string, a received signal waveform after detection and before binarization, and a frame synchronization bit string after binarization. The signal waveform is illustrated. As shown in the figure, when the signal waveform is distorted due to the distortion of the received signal waveform, even if the ideal value of one bit in the frame string for frame synchronization is 1, for example, the signal value S1 that should be the value is 2 It may be less than the threshold value St, and may be rounded to 0 by mistake during binarization. As a result, the bit string for frame synchronization after binarization may be a bit string different from that at the time of transmission. As a result, the correlation value of the frame synchronization bit string becomes different from the original value, and the difference between the correlation value of the frame synchronization bit string and the correlation value of the other bit strings decreases, resulting in false synchronization. There is a risk that it will be vulnerable to noise.

そこで、マルチパスフェージングの影響を解消する代表的な方策としては、OFDM(Orthogonal Frequency Division Multiplexing)等のマルチキャリア伝送技術(例えば、特許文献1参照)がある。これは、伝送する情報を分割して複数のキャリア(サブキャリア)で並列に送信し各キャリアの伝送速度を落とすことにより、通信速度を維持しつつもマルチパスフェージングの影響を低減することを可能にした技術である。この技術では、各キャリアの伝送速度を遅くすることによりシンボル長が長くされ、図33に示されるように、マルチパスに起因するシンボルあたりの遅延がシンボル長よりも相対的に十分に短くされる。従って、マルチパスフェージングの影響を受けたとしても、シンボル長に対する受信信号波形の歪みが相対的に小さくなり、従って、シンボル同期が確立し易くなり、また、フレーム同期も安定して確立することができる。   Thus, as a typical measure for eliminating the influence of multipath fading, there is a multicarrier transmission technique such as OFDM (Orthogonal Frequency Division Multiplexing) (see, for example, Patent Document 1). It is possible to reduce the influence of multipath fading while maintaining the communication speed by dividing the information to be transmitted and transmitting in parallel on multiple carriers (subcarriers) and reducing the transmission speed of each carrier. Technology. In this technique, the symbol length is lengthened by slowing the transmission rate of each carrier, and as shown in FIG. 33, the delay per symbol due to multipath is relatively sufficiently shorter than the symbol length. Therefore, even if affected by multipath fading, the distortion of the received signal waveform with respect to the symbol length becomes relatively small. Therefore, symbol synchronization can be easily established, and frame synchronization can be established stably. it can.

特開2010−103900号公報JP 2010-103900 A

しかしながら、マルチキャリア伝送では、フーリエ逆変換及びフーリエ変換により周波数軸と時間軸とを変換して処理する複雑な構成が必要になり、回路規模が増大してしまうので、回路の小型化が困難であるという欠点がある。   However, multi-carrier transmission requires a complicated configuration for processing by transforming the frequency axis and the time axis by inverse Fourier transform and Fourier transform, which increases the circuit scale and makes it difficult to reduce the size of the circuit. There is a drawback of being.

本発明は、この問題を解決するためになされたものである。本発明は、受信装置に設けられた場合、マルチパスフェージング環境下においても、伝送速度を落とすことなく小規模回路で同期を高精度に確立できる同期システムとそれを備えた受信装置、同装置を備えた通信システム、及び同期方法を提供することを目的とする。   The present invention has been made to solve this problem. The present invention provides a synchronization system capable of establishing synchronization with high accuracy in a small-scale circuit without reducing the transmission speed even in a multipath fading environment when provided in a receiving apparatus, and a receiving apparatus and the apparatus including the same. It is an object of the present invention to provide a communication system and a synchronization method.

上記目的を達成するために本発明の同期システムは、ベースバンド信号を1シンボルにつき複数のサンプリングタイミングでサンプリングして検波し、その検波されたままの値の前記ベースバンド信号のサンプル値列と所定の同期用ビット列との相関値を前記サンプリングタイミング毎に算出し、その算出された相関値を基にシンボル同期とフレーム同期とを確立することを特徴とする。   In order to achieve the above object, the synchronization system of the present invention samples and detects a baseband signal at a plurality of sampling timings per symbol and detects a sample value sequence of the baseband signal as it is and a predetermined value. A correlation value with the synchronization bit string is calculated at each sampling timing, and symbol synchronization and frame synchronization are established based on the calculated correlation value.

この発明において、ベースバンド信号を1シンボルにつき複数のサンプリングタイミングでサンプリングし、かつM(M:2以上の整数)ビットで量子化するオーバサンプリング部と、前記オーバサンプリング部により量子化されたサンプル値列を検波する検波部と、前記検波部により検波されたサンプル値列について、量子化されたサンプル値を2値に置き換えることなく、そのままの値で用いて、前記複数のサンプリングタイミングのサンプル値列と所定の同期用ビット列との相関値をサンプリングタイミング毎に算出し、その算出された相関値に基づいてシンボル同期とフレーム同期とを確立する同期確立部と、を備えることが好ましい。   In the present invention, an oversampling unit that samples a baseband signal at a plurality of sampling timings per symbol and quantizes with M (M: integer of 2 or more) bits, and a sample value quantized by the oversampling unit A detection unit for detecting a sequence, and a sample value sequence detected by the detection unit, the quantized sample values are used as they are without being replaced with binary values, and sample value sequences of the plurality of sampling timings are used. And a synchronization establishing unit that establishes symbol synchronization and frame synchronization based on the calculated correlation value for each sampling timing.

この発明において、前記同期確立部は、前記算出された相関値が相関閾値以上であれば、その相関値のサンプリングタイミングをシンボル同期タイミングに設定し、該相関値が相関閾値以上となったタイミングをフレーム同期タイミングに設定することが好ましい。   In the present invention, if the calculated correlation value is equal to or greater than the correlation threshold, the synchronization establishing unit sets the sampling timing of the correlation value as the symbol synchronization timing, and sets the timing when the correlation value is equal to or greater than the correlation threshold. It is preferable to set the frame synchronization timing.

この発明において、前記同期確立部は、前記複数のサンプリングタイミングのうち、全てのサンプリングタイミングのサンプル値列について前記相関値を算出することが好ましい。   In this invention, it is preferable that the synchronization establishing unit calculates the correlation value for sample value sequences of all sampling timings among the plurality of sampling timings.

この発明において、前記同期確立部は、前記相関閾値以上である相関値を抽出する相関値抽出部と、その抽出された相関値の中から最大相関値を抽出する最大相関値抽出部と、を有し、その抽出された最大相関値のサンプリングタイミングをシンボル同期タイミングに設定し、該相関値が最大相関値となったタイミングをフレーム同期タイミングに設定することが好ましい。   In this invention, the synchronization establishment unit includes: a correlation value extraction unit that extracts a correlation value that is equal to or greater than the correlation threshold; and a maximum correlation value extraction unit that extracts a maximum correlation value from the extracted correlation values. Preferably, the sampling timing of the extracted maximum correlation value is set as the symbol synchronization timing, and the timing when the correlation value becomes the maximum correlation value is preferably set as the frame synchronization timing.

この発明において、前記同期システムに入力される入力信号のレベルを正規化する正規化部をさらに備えることが好ましい。   In the present invention, it is preferable to further include a normalization unit that normalizes the level of an input signal input to the synchronization system.

この発明において、前記同期確立部は、前記同期システムに入力される入力信号の移動平均値を算出する平均値算出部を有し、その算出された移動平均値を基に前記相関閾値を設定することが好ましい。   In this invention, the synchronization establishment unit has an average value calculation unit that calculates a moving average value of an input signal input to the synchronization system, and sets the correlation threshold based on the calculated moving average value. It is preferable.

また、本発明の受信装置は、前記同期システムを備える。   The receiving device of the present invention includes the synchronization system.

また、本発明の通信システムは、前記受信装置と、前記受信装置にベースバンド信号をアップコンバートして得られたRF信号を送信する送信装置と、を備え、前記受信装置は、前記送信装置から送信されたRF信号を受信する受信部と、前記受信部により受信されたRF信号をダウンコンバートしてベースバンド信号を得るダウンコンバート部と、をさらに有することを特徴とする。   The communication system of the present invention includes the receiving device and a transmitting device that transmits an RF signal obtained by up-converting a baseband signal to the receiving device, and the receiving device includes: The apparatus further includes a receiving unit that receives the transmitted RF signal, and a down-converting unit that obtains a baseband signal by down-converting the RF signal received by the receiving unit.

この発明において、前記送信装置は、前記同期用ビット列であるユニークワードを定期的に送信し、前記同期確立部は、前記ユニークワードの最後のシンボルを検出した時からの経過時間をカウントする第1のカウンタを有し、前記第1のカウンタによるカウント時間が前記ユニークワードの最後のシンボルが検出される時から次のユニークワード入力時までの既知期間以内である間は、前記シンボル同期及びフレーム同期の確立動作を停止することが好ましい。   In the present invention, the transmitting device periodically transmits a unique word that is the synchronization bit string, and the synchronization establishing unit counts an elapsed time from when the last symbol of the unique word is detected. The counter of the symbol synchronization and the frame synchronization are within a known period from when the last symbol of the unique word is detected to when the next unique word is input. It is preferable to stop the establishing operation.

この発明において、前記同期確立部は、前記ユニークワードの最後のシンボルを検出した時からの経過時間をカウントし、その最大カウント時間が前記既知期間と前記ユニークワードの長さとの合計よりも長く設定された第2のカウンタを有し、前記第2のカウンタによるカウント時間が前記最大カウント時間に達したとき、前記同期確立停止機能を強制的にオフすることが好ましい。   In the present invention, the synchronization establishment unit counts an elapsed time from when the last symbol of the unique word is detected, and the maximum count time is set longer than the sum of the known period and the length of the unique word. It is preferable that the synchronization establishment stop function is forcibly turned off when the count time by the second counter reaches the maximum count time.

この発明において、前記送信装置は、前記同期用ビット列であるユニークワードを、前記サンプリングタイミングの数のm(m:整数)倍だけ連続して送信し、前記同期システムは、前記相関値を算出するサンプリングタイミングを、1ユニークワードのm倍の長さ毎に切り替えるタイミング設定部をさらに備えることが好ましい。   In this invention, the transmission device continuously transmits the unique word, which is the synchronization bit string, by m (m: integer) times the number of sampling timings, and the synchronization system calculates the correlation value. It is preferable to further include a timing setting unit that switches the sampling timing every m times the length of one unique word.

また、本発明の同期方法は、ベースバンド信号を1シンボルにつき複数のサンプリングタイミングでサンプリングして検波し、その検波されたままの値の前記ベースバンド信号のサンプル値列と所定の同期用ビット列との相関値を前記サンプリングタイミング毎に算出し、その算出された相関値を基にシンボル同期とフレーム同期とを確立することを特徴とする。   In the synchronization method of the present invention, a baseband signal is sampled and detected at a plurality of sampling timings per symbol, and a sample value sequence of the baseband signal having the detected value and a predetermined synchronization bit sequence are detected. The correlation value is calculated for each sampling timing, and symbol synchronization and frame synchronization are established based on the calculated correlation value.

この発明において、ベースバンド信号を1シンボルにつき複数のサンプリングタイミングでオーバサンプリングし、かつMビットで量子化するサンプリングステップと、前記サンプリングステップにより量子化されたサンプル値列を検波する検波ステップとを備え、前記検波ステップにより検波されたサンプル値列について、量子化されたサンプル値を2値に置き換えることなく、そのままの値で用いて、前記複数のサンプリングタイミングのサンプル値列と所定の同期用ビット列との相関値をサンプリングタイミング毎に算出し、その算出された相関値に基づいてシンボル同期とフレーム同期とを確立する同期確立ステップと、を有することが好ましい。   The present invention comprises a sampling step of oversampling a baseband signal at a plurality of sampling timings per symbol and quantizing with M bits, and a detection step of detecting a sample value sequence quantized by the sampling step. The sample value sequence detected by the detection step is used as it is without replacing the quantized sample value with a binary value, and the sample value sequence of the plurality of sampling timings and a predetermined synchronization bit sequence It is preferable to include a synchronization establishing step of calculating the correlation value of each at each sampling timing and establishing symbol synchronization and frame synchronization based on the calculated correlation value.

本発明によれば、検波後のベースバンド信号のサンプル値列について、サンプル値はそのままの値で用いられ、相関値が算出される。従って、受信装置に設けられた場合、マルチパスフェージングの影響により受信ベースバンド信号波形が歪んだとしても、従来のようにサンプル値を2値化してから相関値を算出する場合と比べ2値化時の丸め込みによる相関値の誤差が無くなる。そのため、その相関値に基づいてなされる同期確立の精度を向上することができる。また、同期確立の精度向上に必要な処理は、OFDM方式等のマルチキャリア技術と比べて簡単で済み、従って、回路規模を小さくすることができる。   According to the present invention, for the sample value sequence of the baseband signal after detection, the sample value is used as it is, and the correlation value is calculated. Therefore, when provided in the receiving apparatus, even if the received baseband signal waveform is distorted due to the influence of multipath fading, it is binarized compared to the case where the correlation value is calculated after binarizing the sample value as in the prior art. The error of the correlation value due to rounding of time is eliminated. Therefore, the accuracy of synchronization establishment based on the correlation value can be improved. Further, the processing necessary for improving the accuracy of establishment of synchronization is simpler than multi-carrier techniques such as OFDM, and therefore the circuit scale can be reduced.

本発明の一実施形態に係る通信システムのブロック図。1 is a block diagram of a communication system according to an embodiment of the present invention. 上記通信システムにおける通信信号の構成を示す図。The figure which shows the structure of the communication signal in the said communication system. 上記通信システムの受信装置に設けられた同期システムによるサンプリングタイミングを示す図。The figure which shows the sampling timing by the synchronous system provided in the receiver of the said communication system. 上記同期システムによる同期処理のフローチャート。The flowchart of the synchronous process by the said synchronous system. (a)乃至(d)は本実施形態の相関値演算手法について説明するための図。(A) thru | or (d) is a figure for demonstrating the correlation value calculation method of this embodiment. (a)乃至(d)は本実施形態の相関値演算手法について説明するための図。(A) thru | or (d) is a figure for demonstrating the correlation value calculation method of this embodiment. 第1の変形例に係る同期システムの同期確立回路のブロック図。The block diagram of the synchronization establishment circuit of the synchronous system which concerns on a 1st modification. 上記同期システムによる同期処理のフローチャート。The flowchart of the synchronous process by the said synchronous system. 第2の変形例に係る同期システムの同期確立回路のブロック図。The block diagram of the synchronization establishment circuit of the synchronous system which concerns on a 2nd modification. 上記同期システムによる同期処理のフローチャート。The flowchart of the synchronous process by the said synchronous system. 第3の変形例に係る同期システムの同期確立回路のブロック図。The block diagram of the synchronization establishment circuit of the synchronous system which concerns on a 3rd modification. 上記同期システムによる同期処理のフローチャート。The flowchart of the synchronous process by the said synchronous system. 第4の変形例に係る受信装置のブロック図。The block diagram of the receiver which concerns on a 4th modification. 上記受信装置の同期システムによる同期処理のフローチャート。The flowchart of the synchronous process by the synchronous system of the said receiver. 第5の変形例に係る同期システムの同期確立回路のブロック図。The block diagram of the synchronization establishment circuit of the synchronous system which concerns on a 5th modification. 上記同期システムによる同期処理のフローチャート。The flowchart of the synchronous process by the said synchronous system. 第6の変形例に係る同期システムの同期確立回路のブロック図。The block diagram of the synchronization establishment circuit of the synchronous system which concerns on a 6th modification. 上記変形例に係る通信システムの送信装置による送信信号の構成を示す図。The figure which shows the structure of the transmission signal by the transmitter of the communication system which concerns on the said modification. 上記同期システムによる同期処理のフローチャート。The flowchart of the synchronous process by the said synchronous system. 上記同期システムにおける同期検出禁止期間と同期検出許可期間とを示す図。The figure which shows the synchronous detection prohibition period and synchronous detection permission period in the said synchronous system. 上記変形例の課題を説明するための図。The figure for demonstrating the subject of the said modification. 第7の変形例に係る同期システムの同期確立回路のブロック図。The block diagram of the synchronization establishment circuit of the synchronous system which concerns on a 7th modification. 上記同期システムによる同期処理のフローチャート。The flowchart of the synchronous process by the said synchronous system. 上記同期システムにおける同期検出禁止期間と同期検出許可期間とを示す図。The figure which shows the synchronous detection prohibition period and synchronous detection permission period in the said synchronous system. 第8の変形例に係る通信システムのブロック図。The block diagram of the communication system which concerns on an 8th modification. 上記通信システムの送信装置による送信信号の構成を示す図。The figure which shows the structure of the transmission signal by the transmitter of the said communication system. 上記通信システムの同期システムによる同期処理のフローチャート。The flowchart of the synchronous process by the synchronous system of the said communication system. 第9の変形例に係る送信装置による送信信号の構成と受信装置の同期システムによる同期処理とについて説明するための図。The figure for demonstrating the structure of the transmission signal by the transmitter which concerns on a 9th modification, and the synchronous process by the synchronous system of a receiver. 上記変形例の作用を説明するための図。The figure for demonstrating the effect | action of the said modification. 従来のフレーム同期処理のフローチャート。10 is a flowchart of conventional frame synchronization processing. 伝送速度の速い送信信号がマルチパスに起因して遅延したときの受信信号を示す図。The figure which shows a received signal when a transmission signal with a high transmission rate is delayed due to multipath. (a)はフレーム同期用ビット列の理想信号波形図、(b)は検波後のフレーム同期用ビット列の信号波形図、(c)そのフレーム同期用ビット列から復号された信号波形図。(A) is an ideal signal waveform diagram of a frame synchronization bit string, (b) is a signal waveform diagram of a frame synchronization bit string after detection, and (c) a signal waveform diagram decoded from the frame synchronization bit string. 伝送速度の遅い信号がマルチパスに起因して遅延したときの受信信号を示す図。The figure which shows a received signal when a signal with a slow transmission rate is delayed due to multipath.

図1は、本発明の一実施形態に係る通信システムの構成を示す。その通信システム1は、無線方式で通信する送信装置2と受信装置3とで構成される。送信装置2は、ベースバンド信号をアップコンバートして得られたRF信号を無線送信する。ベースバンド信号は、通信データを変調して成るシンボル列であり、所定データ長のフレーム単位で伝送される。フレームのデータ長は、複数パターンあってもよい。受信装置3は、送信装置2から送信されたRF信号を受信し、その受信されたRF信号をダウンコンバートしてベースバンド信号を得る。   FIG. 1 shows a configuration of a communication system according to an embodiment of the present invention. The communication system 1 includes a transmission device 2 and a reception device 3 that communicate with each other in a wireless manner. The transmission apparatus 2 wirelessly transmits an RF signal obtained by up-converting the baseband signal. The baseband signal is a symbol string formed by modulating communication data, and is transmitted in units of frames having a predetermined data length. The data length of the frame may be a plurality of patterns. The receiving device 3 receives the RF signal transmitted from the transmitting device 2, and down-converts the received RF signal to obtain a baseband signal.

無線式である通信システム1において、当初、受信装置3は、送信装置2から送信されるタイミングを知得できていないので、非同期の状態にある。そのため、上記ベースバンド信号から通信データを読み取るためには、ベースバンド信号を検波するだけでなく、送信装置2と受信装置3との間でシンボル同期及びフレーム同期を確立する必要がある。そこで、図2に示されるように、フレーム21の先頭には、シンボル同期確立及びフレーム同期確立のためのユニークワード22が付加されており、その後ろに、通信データ23が含められている。ユニークワード22は、所定の同期用ビット列であり、この同期用ビット列を用いてシンボル同期もフレーム同期も確立される。本実施形態では、ベースバンド信号がオーバサンプリングされ、複数のサンプリングタイミング(図3参照)の中から、シンボル値を正確に捉え得るサンプリングタイミングが検出されてシンボル同期タイミングに設定され、それにより、シンボル同期が確立される。   In the wireless communication system 1, initially, the receiving device 3 is in an asynchronous state because it does not know the timing of transmission from the transmitting device 2. Therefore, in order to read communication data from the baseband signal, it is necessary not only to detect the baseband signal but also to establish symbol synchronization and frame synchronization between the transmission device 2 and the reception device 3. Therefore, as shown in FIG. 2, a unique word 22 for establishing symbol synchronization and frame synchronization is added to the head of the frame 21, and communication data 23 is included after that. The unique word 22 is a predetermined synchronization bit string, and symbol synchronization and frame synchronization are established using this synchronization bit string. In the present embodiment, the baseband signal is oversampled, and from among a plurality of sampling timings (see FIG. 3), a sampling timing at which a symbol value can be accurately captured is detected and set as a symbol synchronization timing. Synchronization is established.

受信装置3は、RF信号を受信アンテナ30を介して受信してダウンコンバートする受信回路31(受信部、ダウンコンバート部)と、RF信号をダウンコンバートして得られたベースバンド信号との間で同期を確立する同期システム32とを備える。また、受信装置3は、同期システム32により同期が確立されたベースバンド信号の誤り訂正を行う誤り訂正回路36を備える。誤り訂正回路36は、受信装置3に必ずしも設けられていなくてもよい。   The receiving device 3 receives a RF signal via the receiving antenna 30 and down-converts it between a receiving circuit 31 (receiving unit and down-converting unit) and a baseband signal obtained by down-converting the RF signal. And a synchronization system 32 for establishing synchronization. In addition, the reception device 3 includes an error correction circuit 36 that performs error correction of a baseband signal whose synchronization is established by the synchronization system 32. The error correction circuit 36 is not necessarily provided in the receiving device 3.

同期システム32は、ADコンバータ回路33、フィルタ回路34、及び同期確立回路35を有する。ADコンバータ回路33(オーバサンプリング部)は、受信回路31から出力されたベースバンド信号をAD変換し、シンボル周波数以上のサンプリング周波数でオーバサンプリングする。シンボル周波数は、1秒間に伝送されるシンボルの数のことである。また、ADコンバータ回路33は、そのサンプリング処理により得られたベースバンド信号のサンプル値を、M(M:2以上の整数)ビットで量子化する。フィルタ回路34は、ADコンバータ回路33から出力された信号のうち、ベースバンド信号の成分だけを通過させ、ノイズ成分を除去する。同期確立回路35(同期確立部)は、フィルタ回路34を通過したベースバンド信号を検波し、シンボル同期及びフレーム同期を確立する。以下、単に同期と称する場合は、シンボル同期及びフレーム同期を総じて指すものとする。   The synchronization system 32 includes an AD converter circuit 33, a filter circuit 34, and a synchronization establishment circuit 35. The AD converter circuit 33 (oversampling unit) AD-converts the baseband signal output from the receiving circuit 31 and performs oversampling at a sampling frequency equal to or higher than the symbol frequency. The symbol frequency is the number of symbols transmitted per second. In addition, the AD converter circuit 33 quantizes the sample value of the baseband signal obtained by the sampling processing with M (M: integer of 2 or more) bits. The filter circuit 34 passes only the baseband signal component out of the signal output from the AD converter circuit 33 and removes the noise component. The synchronization establishment circuit 35 (synchronization establishment unit) detects the baseband signal that has passed through the filter circuit 34, and establishes symbol synchronization and frame synchronization. Hereinafter, when simply referred to as synchronization, symbol synchronization and frame synchronization are collectively indicated.

図3に示すように、ADコンバータ回路33は、ベースバンド信号を1シンボルSbにつき複数のサンプリングタイミングでサンプリング(オーバサンプリング)する。ADコンバータ回路33は、ベースバンド信号の信号値を、1シンボルSbにつき、例えば4つのサンプリングタイミング(0)〜(3)でサンプリングする(4倍サンプリング)。それらのサンプリングタイミング(0)〜(3)は時間的に等間隔にずれており、4倍サンプリングの場合、その間隔はシンボル周期の1/4であり、すなわち、シンボル周波数の4倍の周波数でサンプリングが実施される。サンプリングタイミングの数は、上記4つに限定されず、複数であればよい。   As shown in FIG. 3, the AD converter circuit 33 samples (oversamples) the baseband signal at a plurality of sampling timings per symbol Sb. The AD converter circuit 33 samples the signal value of the baseband signal, for example, at four sampling timings (0) to (3) per symbol Sb (four times sampling). The sampling timings (0) to (3) are shifted at equal intervals in time, and in the case of quadruple sampling, the interval is 1/4 of the symbol period, that is, at a frequency four times the symbol frequency. Sampling is performed. The number of sampling timings is not limited to the above four, and may be plural.

同期確立回路35は、検波回路35a、ビット列抽出回路(以下、抽出回路という)35b、同期用ビット列記憶回路(以下、記憶回路という)35c、相関値算出回路(以下、算出回路という)35d、閾値設定回路35e、及び比較回路35fを有する。検波回路35a(検波部)は、ADコンバータ回路33により量子化されフィルタ回路34を通過した、ベースバンド信号のサンプル値列を遅延検波等により検波(復号)する。抽出回路35bは、検波回路35aにより検波されたサンプル値列から、各サンプリングタイミング(0)〜(3)のサンプル値列をサンプリングタイミング毎に抽出する。抽出されるサンプル値列のサンプル値の数は、記憶回路35cに記憶されているユニークワード22(図2参照)のビット数に相当する。記憶回路35cは、既知のユニークワード22を予め記憶している。算出回路35dは、抽出回路35bにより抽出されたサンプル値列と、記憶回路35cに予め記憶されているユニークワード22との相関値をサンプリングタイミング毎に算出する。このとき、算出回路35dは、抽出回路35bにより抽出されたサンプル値列について、Mビットで量子化されたサンプル値を0又は1の2値に置き換えることなく、そのままの値で用いて、相関値を算出する。この算出処理では、量子化されたサンプル値がそのまま用いられることから、検波されたベースバンド信号を軟判定した結果、すなわち、当該信号が上記2値のいずれであるかについての確かさがそのまま用いられる。相関値は、サンプル値列がユニークワード22のビット列に近づくほど、高くなる。閾値設定回路35eは、同期確立の判断基準となる相関閾値を予め設定する。比較回路35fは、その設定された相関閾値と、上記算出された複数のサンプリングタイミングでの相関値とをサンプリングタイミング毎に比較し、算出された相関値が相関閾値以上であるか否かを判断する。   The synchronization establishment circuit 35 includes a detection circuit 35a, a bit string extraction circuit (hereinafter referred to as an extraction circuit) 35b, a synchronization bit string storage circuit (hereinafter referred to as a storage circuit) 35c, a correlation value calculation circuit (hereinafter referred to as a calculation circuit) 35d, a threshold value A setting circuit 35e and a comparison circuit 35f are included. The detection circuit 35a (detection unit) detects (decodes) the sample value sequence of the baseband signal, which has been quantized by the AD converter circuit 33 and passed through the filter circuit 34, by delay detection or the like. The extraction circuit 35b extracts the sample value sequence at each sampling timing (0) to (3) from the sample value sequence detected by the detection circuit 35a at each sampling timing. The number of sample values in the extracted sample value sequence corresponds to the number of bits of the unique word 22 (see FIG. 2) stored in the storage circuit 35c. The storage circuit 35c stores a known unique word 22 in advance. The calculation circuit 35d calculates a correlation value between the sample value sequence extracted by the extraction circuit 35b and the unique word 22 stored in advance in the storage circuit 35c at each sampling timing. At this time, the calculation circuit 35d uses the sample value sequence extracted by the extraction circuit 35b as it is without replacing the M-bit quantized sample value with the binary value of 0 or 1, and uses the correlation value as it is. Is calculated. In this calculation process, since the quantized sample value is used as it is, the result of soft-decision of the detected baseband signal, that is, the certainty as to which of the above binary values is used as it is. It is done. The correlation value increases as the sample value string approaches the bit string of the unique word 22. The threshold setting circuit 35e sets in advance a correlation threshold that is a criterion for establishing synchronization. The comparison circuit 35f compares the set correlation threshold value with the calculated correlation values at a plurality of sampling timings for each sampling timing, and determines whether or not the calculated correlation value is equal to or greater than the correlation threshold value. To do.

記憶回路35cに記憶されているユニークワード22の各ビットの値は、0又は1の2値で構成される理想値である。この2値の0と1とは、それぞれ、算出回路35dにおける所定の信号処理にて、絶対値が同じで正負の符号が異なる2値、例えば−1と+1と同じ扱いになるように変換される。この変換処理のなされた値がビットの値として算出回路35dによる相関値算出処理に用いられる。   The value of each bit of the unique word 22 stored in the storage circuit 35c is an ideal value composed of binary values of 0 or 1. The binary values 0 and 1 are converted so as to be treated in the same manner as binary values having the same absolute value but different signs, for example, -1 and +1, in predetermined signal processing in the calculation circuit 35d. The The value subjected to the conversion processing is used as a bit value for the correlation value calculation processing by the calculation circuit 35d.

算出回路35dは、抽出回路35bにより抽出されたサンプル値列と、記憶回路35cに記憶されているユニークワード22とにおいて、時系列順で同じ順番のサンプル値とビットの値とを乗算し、それらの乗算結果の総和を算出し相関値とする。このとき、実際の演算においては、上記サンプル値列と上記ユニークワード22との乗算に相当する信号処理が実行される。   The calculation circuit 35d multiplies the sample value string extracted by the extraction circuit 35b and the unique word 22 stored in the storage circuit 35c by the sample value and the bit value in the same order in time series order, The sum of the multiplication results is calculated as a correlation value. At this time, in actual calculation, signal processing corresponding to multiplication of the sample value sequence and the unique word 22 is executed.

閾値設定回路35eは、不図示の操作部又はインタフェース部からの入力に基づき、相関閾値を予め設定している。その相関閾値は、取り得る最大の相関値(理想相関値)の絶対値に1以下の係数、例えば0.7を乗じた値となるように信号処理で制御される。相関閾値をそのような値とする理由は、受信信号波形が歪んで相関値が小さくなったとしても、相関閾値は、受信信号中のユニークワード22の相関値とノイズの相関値との区別が可能なレベルであれば、理想相関値と完全に一致していなくてもよいからである。   The threshold setting circuit 35e presets a correlation threshold based on an input from an operation unit or an interface unit (not shown). The correlation threshold is controlled by signal processing so as to be a value obtained by multiplying the absolute value of the maximum possible correlation value (ideal correlation value) by a coefficient of 1 or less, for example, 0.7. The reason why the correlation threshold is set to such a value is that, even if the waveform of the received signal is distorted and the correlation value becomes small, the correlation threshold can be distinguished from the correlation value of the unique word 22 and the noise correlation value in the received signal. This is because it is not necessary to completely match the ideal correlation value if possible.

また、同期確立回路35は、同期検出回路35g及び同期設定回路35hをさらに有する。同期検出回路35gは、算出回路35dにより算出された各サンプリングタイミングの相関値のいずれかが、比較回路35fにより、相関閾値以上であると判断されれば、その相関値のサンプリングタイミングをシンボル同期タイミングとして検出する。また、同期検出回路35gは、相関値が相関閾値以上と判断されたタイミングをフレーム同期タイミングとして検出する。同期設定回路35hは、同期検出回路35gによりシンボル同期タイミングとして検出されたサンプリングタイミングを、検波回路35aにより検波されたベースバンド信号のシンボル同期タイミングに設定する。また、同期設定回路35hは、同期検出回路35gによりフレーム同期タイミングとして検出されたタイミングを、検波回路35aにより検波されたベースバンド信号のフレーム同期タイミングに設定する。このようにして、同期設定回路35hは、算出回路35dにより算出された各サンプリングタイミングの相関値に基づいてシンボル同期タイミング及びフレーム同期タイミングを設定し、同期を確立する。   The synchronization establishment circuit 35 further includes a synchronization detection circuit 35g and a synchronization setting circuit 35h. If the comparison circuit 35f determines that the correlation value of each sampling timing calculated by the calculation circuit 35d is equal to or greater than the correlation threshold, the synchronization detection circuit 35g converts the sampling timing of the correlation value to the symbol synchronization timing. Detect as. Further, the synchronization detection circuit 35g detects the timing at which the correlation value is determined to be equal to or greater than the correlation threshold as the frame synchronization timing. The synchronization setting circuit 35h sets the sampling timing detected as the symbol synchronization timing by the synchronization detection circuit 35g to the symbol synchronization timing of the baseband signal detected by the detection circuit 35a. The synchronization setting circuit 35h sets the timing detected as the frame synchronization timing by the synchronization detection circuit 35g to the frame synchronization timing of the baseband signal detected by the detection circuit 35a. In this way, the synchronization setting circuit 35h sets the symbol synchronization timing and the frame synchronization timing based on the correlation value of each sampling timing calculated by the calculation circuit 35d, and establishes synchronization.

同期設定回路35hは、同期確立後、シンボル同期タイミングに設定されたサンプリングタイミングのサンプル値(例:0.5、−0.7、0.9)を、検波後のベースバンド信号の各シンボル値(例:1、−1、1)として抜き出し、出力する。例えば、サンプリングタイミング(0)〜(3)のうち、サンプリングタイミング(1)がシンボル同期タイミングに設定された場合、同期設定回路35hは、サンプリングタイミング(1)でサンプリングされるサンプル値を、各シンボル値として出力する。従って、同期設定回路35hから出力される信号は、検波後のベースバンド信号をシンボル周波数の1倍の周波数でサンプリングしたサンプル値列(ベースバンド信号を1倍サンプリングしたサンプル値列)となる。同期設定回路35hは、他のサンプリングタイミングのサンプル値列、上記の例においてはサンプリングタイミング(0)、(2)、(3)のサンプル値列については出力しない。   The synchronization setting circuit 35h uses the sampling timing sample values (for example, 0.5, -0.7, 0.9) set as the symbol synchronization timing after the synchronization is established, and the symbol values of the detected baseband signals. (Example: 1, -1, 1) is extracted and output. For example, when the sampling timing (1) among the sampling timings (0) to (3) is set to the symbol synchronization timing, the synchronization setting circuit 35h sets the sample value sampled at the sampling timing (1) to each symbol. Output as a value. Therefore, the signal output from the synchronization setting circuit 35h is a sample value sequence obtained by sampling the baseband signal after detection at a frequency that is one time the symbol frequency (a sample value sequence obtained by sampling the baseband signal by one time). The synchronization setting circuit 35h does not output the sample value sequence at other sampling timings, that is, the sample value sequence at the sampling timings (0), (2), and (3) in the above example.

次に、同期システム32の各回路の連携による同期処理の手順について、図1と図3に加えて図4を参照して説明する。ここで、ユニークワード22のビット数をNとする。   Next, the procedure of synchronization processing by cooperation of each circuit of the synchronization system 32 will be described with reference to FIG. 4 in addition to FIG. 1 and FIG. Here, the number of bits of the unique word 22 is N.

受信回路31は、RF信号が入力されたとき、そのRF信号をダウンコンバートしてベースバンド信号に変換する(S1)。ADコンバータ回路33は、ベースバンド信号をサンプリングタイミング(0)〜(3)でサンプリングし(S2;オーバサンプリングステップ)、かつ量子化する。検波回路35aは、そのサンプリングされ、かつ量子化されたベースバンド信号がフィルタ回路34を通過した後、そのベースバンド信号を検波する(S3;検波ステップ)。   When an RF signal is input, the receiving circuit 31 down-converts the RF signal and converts it into a baseband signal (S1). The AD converter circuit 33 samples the baseband signal at sampling timings (0) to (3) (S2; oversampling step) and quantizes the baseband signal. After the sampled and quantized baseband signal has passed through the filter circuit 34, the detection circuit 35a detects the baseband signal (S3; detection step).

抽出回路35bは、検波後のベースバンド信号B1から、各サンプリングタイミング(0)〜(3)につき、Nビットのサンプル値列を順次抽出する(S4)。算出回路35dは、抽出回路35bにより抽出されたサンプル値列と、記憶回路35cに記憶されているユニークワード22との相関値を算出する(S5)。相関値の算出はサンプリングタイミング毎になされる。   The extraction circuit 35b sequentially extracts an N-bit sample value sequence for each sampling timing (0) to (3) from the detected baseband signal B1 (S4). The calculation circuit 35d calculates a correlation value between the sample value string extracted by the extraction circuit 35b and the unique word 22 stored in the storage circuit 35c (S5). The correlation value is calculated at every sampling timing.

比較回路35fは、S5で算出された相関値と、閾値設定回路35eにより予め設定された相関閾値とを比較し(S6)、その算出された相関値が相関閾値以上であるか否かをサンプリングタイミング毎に判断する。   The comparison circuit 35f compares the correlation value calculated in S5 with the correlation threshold set in advance by the threshold setting circuit 35e (S6), and samples whether or not the calculated correlation value is greater than or equal to the correlation threshold. Judge at each timing.

S5で算出された相関値が相関閾値以上と判断されたとき(S7でYes)、同期検出回路35gは、その相関値のサンプリングタイミングをシンボル同期タイミングとして検出する。また同時に、同期検出回路35gは、相関値が相関閾値以上と判断されたタイミングをフレーム同期タイミングとして検出する(S8)。同期設定回路35hは、検波回路35aにより検波されたベースバンド信号B1に対して、S8で検出された同期タイミングを設定する(S9;同期確立ステップ)。S5で算出された相関値が相関閾値未満と判断されたときには(S7でNo)、S1の処理に戻る。   When it is determined that the correlation value calculated in S5 is equal to or greater than the correlation threshold (Yes in S7), the synchronization detection circuit 35g detects the sampling timing of the correlation value as the symbol synchronization timing. At the same time, the synchronization detection circuit 35g detects the timing at which the correlation value is determined to be greater than or equal to the correlation threshold as the frame synchronization timing (S8). The synchronization setting circuit 35h sets the synchronization timing detected in S8 for the baseband signal B1 detected by the detection circuit 35a (S9; synchronization establishment step). When it is determined that the correlation value calculated in S5 is less than the correlation threshold (No in S7), the process returns to S1.

本実施形態における算出回路35dの演算手法を説明する。この演算手法では、抽出されたサンプル値列について、Mビットで量子化されたサンプル値を2値に置き換えることなく、そのままの値で用いて、サンプル値列とユニークワード22との相関値が算出される。   A calculation method of the calculation circuit 35d in the present embodiment will be described. In this calculation technique, the extracted sample value sequence is used as it is without replacing the sample value quantized with M bits with the binary value, and the correlation value between the sample value sequence and the unique word 22 is calculated. Is done.

ここで、上記演算手法の比較対象として、従来のようにサンプル値を、2値化閾値を0として1又は−1の2値に置き換えてから算出した相関値の例を2つ、図5(a)(b)に示す。これらの例において、ユニークワード22は1、−1、1の3ビットとする。ユニークワード22の各ビットの値及びビット数はこれに限定されない。以下、サンプル値を2値に置き換えて相関値を算出する方法を2値化演算手法と呼ぶこととする。   Here, as an object to be compared with the above calculation method, two examples of correlation values calculated after replacing a sample value with a binary threshold value of 0 or 1 or -1 as in the past are shown in FIG. a) Shown in (b). In these examples, the unique word 22 has three bits of 1, -1, and 1. The value and the number of bits of each bit of the unique word 22 are not limited to this. Hereinafter, a method of calculating a correlation value by replacing a sample value with a binary value is referred to as a binarization calculation method.

図5(a)は、抽出されたサンプル値列がユニークワード22を示す受信信号のサンプル値列であって、例えば0.8、−0.3、−0.1であった場合を示す。この場合において、上記サンプル値−0.1は、理想値が1であり、理想値と比べて符号が反転しているが、2値化閾値との差は0.1だけである。しかしながら、サンプル値−0.1は、0を2値化閾値とした−1もしくは1への2値化により−1に丸め込まれて、2値化閾値との差は1と見なされる。その結果、抽出されたサンプル値列の相関値は1.0になる。   FIG. 5A shows a case where the extracted sample value sequence is a sample value sequence of the received signal indicating the unique word 22 and is, for example, 0.8, −0.3, and −0.1. In this case, the sample value −0.1 has an ideal value of 1 and the sign is inverted as compared with the ideal value, but the difference from the binarization threshold is only 0.1. However, the sample value -0.1 is rounded to -1 by binarization to -1 or 1 with 0 being the binarization threshold, and the difference from the binarization threshold is considered to be 1. As a result, the correlation value of the extracted sample value sequence is 1.0.

一方、図5(b)は、抽出されたサンプル値列がユニークワード22ではない他のビット列を示す受信信号のサンプル値であって、例えば0.8、−0.3、−0.7であった場合を示す。この場合の相関値も1.0になる。   On the other hand, FIG. 5B is a sample value of a received signal indicating another bit string whose extracted sample value string is not the unique word 22, for example, 0.8, −0.3, −0.7. Indicates the case where there was. The correlation value in this case is also 1.0.

これらの結果に示されるように、2値化演算手法では、ユニークワード22を示す信号を受信したときの相関値と、他のビット列を示す信号を受信したときの相関値との差が小さくなることがあり、上記の例が示す通り、時には0になる。従って、受信信号においてユニークワード22と他のビット列とを識別し難いことがあり、誤同期の生じる虞がある。   As shown in these results, in the binarization calculation method, the difference between the correlation value when the signal indicating the unique word 22 is received and the correlation value when the signal indicating another bit string is received is small. Sometimes, as the above example shows, it is sometimes zero. Therefore, it may be difficult to distinguish the unique word 22 from other bit strings in the received signal, and there is a possibility that erroneous synchronization will occur.

これに対して、本実施形態の演算手法では、図5(a)(b)と同じ条件であっても、図5(c)(d)に示されるように、相関値は、それぞれ、1.0、0.4となり、それぞれの場合の相関値の差が0.6になる。この結果に表されるように、本実施形態の演算手法では、ユニークワード22を示す信号を受信したときの相関値と、他のビット列を示す信号を受信したときの相関値との差が大きくなる。そのため、受信信号においてユニークワード22と他のビット列とを識別し易くなり、同期精度が高くなる。   On the other hand, in the calculation method of the present embodiment, even if the conditions are the same as those in FIGS. 5A and 5B, the correlation values are 1 as shown in FIGS. 0.0 and 0.4, and the difference between the correlation values in each case is 0.6. As shown in this result, in the calculation method of the present embodiment, the difference between the correlation value when the signal indicating the unique word 22 is received and the correlation value when the signal indicating another bit string is received is large. Become. For this reason, the unique word 22 and other bit strings can be easily identified in the received signal, and the synchronization accuracy is increased.

ところで、2値化演算手法においては、図6(a)(b)に示されるように、サンプル値が例えば0.8、−0.3、0.1であっても、又は0.9、−0.9、0.9であっても、相関値は3.0になり、同じになる。相関閾値を例えば2.0とした場合、図6(a)(b)のサンプリングタイミングでは共に相関値が相関閾値以上となることから、いずれのサンプリングタイミングが良いかを判断できない。後者のサンプリングタイミングのサンプル値列の方がユニークワード22に近いので、そのサンプル値列が抽出されたタイミングを同期タイミングに設定する方がより適切である。しかしながら、両者のサンプル値列の相関値が等しいので、それは難しい。   By the way, in the binarization calculation method, as shown in FIGS. 6A and 6B, even if the sample value is 0.8, −0.3, 0.1, or 0.9, Even if −0.9 and 0.9, the correlation value is 3.0, which is the same. For example, when the correlation threshold value is 2.0, the correlation value is equal to or greater than the correlation threshold value at the sampling timings in FIGS. 6A and 6B, and therefore it cannot be determined which sampling timing is good. Since the sample value sequence at the latter sampling timing is closer to the unique word 22, it is more appropriate to set the timing at which the sample value sequence is extracted as the synchronization timing. However, it is difficult because the correlation values of both sample value sequences are equal.

一方、本実施形態の演算手法においては、図6(c)(d)に示されるように、上記2例の場合の相関値はそれぞれ、1.2、2.7になり、いずれのサンプリングタイミングを選択すれば良いかを判断することができる。このように、本実施形態の演算手法では、サンプル値列に応じて、細かく相関値が算出されるので、その相関値を基に、より適切なタイミングを同期タイミングとして設定でき、従って、同期精度がさらに高くなる。   On the other hand, in the calculation method of the present embodiment, as shown in FIGS. 6C and 6D, the correlation values in the above two examples are 1.2 and 2.7, respectively. Can be determined. As described above, in the calculation method according to the present embodiment, since the correlation value is calculated in detail according to the sample value string, it is possible to set a more appropriate timing as the synchronization timing based on the correlation value. Is even higher.

なお、上記の図6(a)(c)はそれぞれ、図5(a)(c)において−0.1のサンプル値が、代わりに、0.1であって、より理想値1に近かった場合を示している。図6(a)に示されるように、2値化演算手法の場合、サンプル値が0.2だけしか理想値に近づいていないにも係らず、相関値は、2.0(=3.0−1.0)も増える。一方、図6(c)に示されるように、本実施形態の演算手法の場合には、相関値が1.2になり、相関値の増加分は0.2(=1.2−1.0)にとどまる。   Note that in FIGS. 6A and 6C, the sample value of −0.1 in FIGS. 5A and 5C is 0.1 instead of 0.1, which is closer to the ideal value 1. Shows the case. As shown in FIG. 6A, in the case of the binarization calculation method, the correlation value is 2.0 (= 3.0 even though the sample value is only 0.2 close to the ideal value. -1.0) also increases. On the other hand, as shown in FIG. 6C, in the case of the calculation method of the present embodiment, the correlation value is 1.2, and the increase in the correlation value is 0.2 (= 1.2-1. Stay 0).

この2例を比べて分かるように、2値化演算手法では、サンプル値が2値化閾値付近で少し変わるだけで、相関値が大幅に上昇することがあり、そのため、それほど適切でないタイミングが同期タイミングに設定されてしまい、同期精度が低下する虞がある。一方、本実施形態の演算手法では、サンプル値に応じて適正に相関値が算出されることから、より適切なタイミングを同期タイミングに設定することができ、同期精度がさらに向上する。   As can be seen from the comparison between the two examples, in the binarization calculation method, the correlation value may increase significantly even if the sample value changes slightly in the vicinity of the binarization threshold. The timing may be set, and the synchronization accuracy may be reduced. On the other hand, in the calculation method of the present embodiment, since the correlation value is appropriately calculated according to the sample value, a more appropriate timing can be set as the synchronization timing, and the synchronization accuracy is further improved.

本実施形態においては、検波後のベースバンド信号のサンプル値列について、Mビットで量子化されたサンプル値は2値化されずにそのままの値で用いられ、相関値が算出される。従って、マルチパスフェージングに起因して受信ベースバンド信号波形が歪んだとしても、従来のように量子化されたサンプル値を2値に変換してから相関値を算出する場合と比べ、2値化時の丸め込みによる相関値の誤差が無くなる。従って、相関値に基づいてなされる同期確立の精度を向上することができる。また、同期確立の精度向上に必要な処理は、OFDM方式等のマルチキャリア技術と比べて簡単で済み、従って、回路規模を小さくすることができ、また、回路の低コスト化を図ることができる。   In the present embodiment, for the sample value sequence of the baseband signal after detection, the sample value quantized with M bits is used as it is without being binarized, and the correlation value is calculated. Therefore, even if the received baseband signal waveform is distorted due to multipath fading, it is binarized compared to the case where the correlation value is calculated after converting the quantized sample value to binary as in the prior art. The error of the correlation value due to rounding of time is eliminated. Therefore, it is possible to improve the accuracy of establishing synchronization based on the correlation value. Further, the processing necessary for improving the accuracy of establishing synchronization is simpler than multi-carrier techniques such as OFDM, and therefore the circuit scale can be reduced and the cost of the circuit can be reduced. .

また、シンボル同期を確立するのに、ベースバンド信号の先頭に、1と0とを交互に繰り返す信号を配置してゼロクロスを検出する必要がなくなる。従って、1と0とを交互に繰り返す信号が不要になると共に、ゼロクロス検出回路を設けなくて済む。   Further, in order to establish symbol synchronization, it is not necessary to detect a zero cross by arranging a signal that repeats 1 and 0 alternately at the head of the baseband signal. Therefore, a signal that repeats 1 and 0 alternately becomes unnecessary and a zero-cross detection circuit is not required.

また、サンプリングタイミング(0)〜(3)のうち、いずれかのサンプリングタイミングの相関値が相関閾値以上になれば、そのサンプリングタイミングがシンボル同期タイミングに設定される。また、相関値が相関閾値以上になったタイミングがフレーム同期タイミングに設定される。従って、シンボル同期もフレーム同期も同時に確立することができ、それらの同期確立に必要な時間を短縮することができ、処理を高速化することができる。   Also, if the correlation value at any of the sampling timings (0) to (3) is equal to or greater than the correlation threshold, the sampling timing is set as the symbol synchronization timing. Also, the timing at which the correlation value is equal to or greater than the correlation threshold is set as the frame synchronization timing. Therefore, both symbol synchronization and frame synchronization can be established at the same time, the time required for establishing these synchronizations can be shortened, and the processing speed can be increased.

次に、上記実施形態の各種変形例について図面を参照して説明する。なお、上記実施形態と相違する構成及び処理についてのみ説明し、他は省略する。
(第1の変形例)
図7は、第1の変形例の同期確立回路の構成を示す。その同期確立回路35を構成する算出回路35dは、全サンプリングタイミング選択回路(以下、選択回路という)35iを有し、選択回路35iは、サンプリングタイミング(0)〜(3)(図3参照)のうち、全てのサンプリングタイミングのサンプル値を選択する。
Next, various modifications of the above embodiment will be described with reference to the drawings. Only the configuration and processing different from the above embodiment will be described, and the others will be omitted.
(First modification)
FIG. 7 shows the configuration of the synchronization establishment circuit of the first modification. The calculation circuit 35d constituting the synchronization establishment circuit 35 includes an all sampling timing selection circuit (hereinafter referred to as a selection circuit) 35i. Among them, sample values at all sampling timings are selected.

図8は、本変形例の同期システムによる同期処理の手順を示す。その同期処理は、図4に示した同期処理において、S5の処理をS21、S22の処理に変更し、他の処理は同じとしたものである。上記同期処理においては、選択回路35iが、全サンプリングタイミング(0)〜(3)を選択する(S21)。その後、算出回路35dが、上記選択された全サンプリングタイミング(0)〜(3)のサンプル値と、ユニークワード22の理想値列との相関値を、サンプリングタイミング毎に算出する(S22)。   FIG. 8 shows a procedure of synchronization processing by the synchronization system of the present modification. In the synchronization process shown in FIG. 4, the process of S5 is changed to the processes of S21 and S22, and the other processes are the same. In the synchronization process, the selection circuit 35i selects all sampling timings (0) to (3) (S21). Thereafter, the calculation circuit 35d calculates a correlation value between the sample values of all the selected sampling timings (0) to (3) and the ideal value sequence of the unique word 22 for each sampling timing (S22).

本変形例においては、全サンプリングタイミング(0)〜(3)について相関値が算出される。そのため、サンプリングタイミング(0)〜(3)のうちの一部についてだけ相関値を算出する場合と比べて、算出された相関値を基に、より正確にシンボル値を検出できるサンプリングタイミングを検出することが可能になる。従って、シンボル同期精度をさらに向上することができ、シンボル同期精度に依存するフレーム同期精度をさらに高精度にすることができる。   In this modification, correlation values are calculated for all sampling timings (0) to (3). Therefore, compared to the case where the correlation value is calculated only for a part of the sampling timings (0) to (3), the sampling timing that can detect the symbol value more accurately is detected based on the calculated correlation value. It becomes possible. Therefore, the symbol synchronization accuracy can be further improved, and the frame synchronization accuracy depending on the symbol synchronization accuracy can be further increased.

(第2の変形例)
図9は、第2の変形例の同期確立回路の構成を示す。その同期確立回路35は、サンプリングタイミング(0)〜(3)(図3参照)にそれぞれ対応付けられた4つのタイミング別相関値算出回路(以下、算出回路という)35jを有する。算出回路35jは、互いに並列に配置されており、各算出回路35jは、抽出回路35b、記憶回路35c及び算出回路35dにより構成される。抽出回路35bは、サンプリングタイミング(0)〜(3)のうち、算出回路35jに対応付けられたサンプリングタイミングのサンプル値列だけを抽出する。算出回路35jは、その抽出されたサンプル値列と、ユニークワード22の理想値列との相関値を算出する。この理想値列は、記憶回路35cに記憶されたユニークワード22に所定の信号処理を施して得られるビット列である。記憶回路35cは、図示のように、各算出回路35jにそれぞれ設けられていてもよいし、1つの記憶回路35cをそれらの算出回路35jで共用されていてもよい。
(Second modification)
FIG. 9 shows the configuration of the synchronization establishment circuit of the second modification. The synchronization establishment circuit 35 includes four timing-specific correlation value calculation circuits (hereinafter referred to as calculation circuits) 35j respectively associated with the sampling timings (0) to (3) (see FIG. 3). The calculation circuits 35j are arranged in parallel with each other, and each calculation circuit 35j includes an extraction circuit 35b, a storage circuit 35c, and a calculation circuit 35d. The extraction circuit 35b extracts only the sample value string of the sampling timing associated with the calculation circuit 35j from the sampling timings (0) to (3). The calculation circuit 35j calculates a correlation value between the extracted sample value sequence and the ideal value sequence of the unique word 22. This ideal value sequence is a bit sequence obtained by performing predetermined signal processing on the unique word 22 stored in the storage circuit 35c. As shown in the figure, the storage circuit 35c may be provided in each calculation circuit 35j, or one storage circuit 35c may be shared by the calculation circuits 35j.

図10は、本変形例の同期システムによる同期処理の手順を示す。その同期処理は、図4に示した同期処理において、S4、S5の処理をS31、S32の処理に変更し、他の処理は同じとしたものである。上記同期処理においては、4つの抽出回路35bが、サンプリングタイミング(0)〜(3)について並列的に、Nビットのサンプル値列を順次抽出する(S31)。そして、4つの算出回路35dが、各サンプリングタイミングのサンプル値とユニークワード22の理想値列との相関値をサンプリングタイミング毎に並列的に算出する(S32)。   FIG. 10 shows a procedure of synchronization processing by the synchronization system of this modification. In the synchronization process shown in FIG. 4, the processes of S4 and S5 are changed to the processes of S31 and S32, and the other processes are the same. In the synchronization process, the four extraction circuits 35b sequentially extract N-bit sample value strings in parallel with respect to the sampling timings (0) to (3) (S31). Then, the four calculation circuits 35d calculate the correlation value between the sample value at each sampling timing and the ideal value sequence of the unique word 22 in parallel for each sampling timing (S32).

本変形例においては、相関値算出処理が各サンプリングタイミング毎に独立してなされるので、処理のアルゴリズムをシンプル化することができ、開発が容易になる。また、相関値算出処理が各サンプリングタイミング毎に並列的になされるので、全サンプリングタイミングの相関値算出に要する時間を短縮することができ、処理全体の高速化を図ることができる。   In this modification, the correlation value calculation process is performed independently for each sampling timing, so that the processing algorithm can be simplified and development is facilitated. Further, since the correlation value calculation process is performed in parallel at each sampling timing, the time required for calculating the correlation value at all sampling timings can be shortened, and the entire process can be speeded up.

(第3の変形例)
図11は、第3の変形例の受信装置の構成を示す。その受信装置3の同期確立回路35は、図9に示された上記第2の変形例の構成に、相関値抽出回路35kと、最大相関値抽出回路35lとを追加した回路である。相関値抽出回路35k(相関値抽出部)は、算出回路35jにより算出されたサンプリングタイミング(0)〜(3)(図3参照)の相関値の中から、比較回路35fにより相関閾値以上と判定された相関値を抽出する。最大相関値抽出回路35l(最大相関値抽出部)は、相関値抽出回路35kにより抽出された相関値の中から最大相関値を抽出する。この抽出処理においては、相関値が相関閾値以上と判定されたときから所定の期間内で最大の相関値が抽出される。
(Third Modification)
FIG. 11 shows the configuration of the receiving apparatus of the third modification. The synchronization establishment circuit 35 of the receiving device 3 is a circuit in which a correlation value extraction circuit 35k and a maximum correlation value extraction circuit 351 are added to the configuration of the second modification shown in FIG. The correlation value extraction circuit 35k (correlation value extraction unit) determines from the correlation values of the sampling timings (0) to (3) (see FIG. 3) calculated by the calculation circuit 35j that the correlation circuit 35f is greater than or equal to the correlation threshold value. Extracted correlation values. The maximum correlation value extraction circuit 35l (maximum correlation value extraction unit) extracts the maximum correlation value from the correlation values extracted by the correlation value extraction circuit 35k. In this extraction process, the maximum correlation value is extracted within a predetermined period from when the correlation value is determined to be equal to or greater than the correlation threshold.

図12は、本変形例の同期システムによる同期処理の手順を示す。その同期処理は、図10に示された上記第2の変形例の処理において、S7とS8の処理との間にS41、S42の処理を追加し、他の処理は同じとしたものである。上記同期処理においては、相関値抽出回路35kが、サンプリングタイミング(0)〜(3)の相関値のうち、S7の処理で相関閾値以上と判定された相関値を抽出してメモリに一時的に記憶する(S41)。そして、最大相関値抽出回路35lが、その抽出された相関値のうち最大の相関値を抽出する(S42)。その後、S8の処理において、同期検出回路35gは、その抽出された最大相関値のサンプリングタイミングをシンボル同期タイミングとして検出し、相関値が最大相関値となったタイミングをフレーム同期タイミングとして検出する。   FIG. 12 shows a procedure of synchronization processing by the synchronization system of the present modification. The synchronization process is the same as the process of the second modification shown in FIG. 10 except that the processes of S41 and S42 are added between the processes of S7 and S8. In the synchronization process, the correlation value extraction circuit 35k extracts the correlation value determined to be equal to or higher than the correlation threshold value in the process of S7 from the correlation values at the sampling timings (0) to (3), and temporarily stores it in the memory. Store (S41). Then, the maximum correlation value extraction circuit 351 extracts the maximum correlation value from the extracted correlation values (S42). Thereafter, in the process of S8, the synchronization detection circuit 35g detects the sampling timing of the extracted maximum correlation value as the symbol synchronization timing, and detects the timing when the correlation value becomes the maximum correlation value as the frame synchronization timing.

本変形例においては、サンプリングタイミング(0)〜(3)のうち、複数のサンプリングタイミングで相関値が相関閾値以上になった場合、シンボル値検出精度が最も高いサンプリングタイミングがシンボル同期タイミングに設定される。そのため、同期確立精度の向上を図ることができる。   In the present modification, when the correlation value is equal to or higher than the correlation threshold at a plurality of sampling timings among the sampling timings (0) to (3), the sampling timing with the highest symbol value detection accuracy is set as the symbol synchronization timing. The As a result, the synchronization establishment accuracy can be improved.

(第4の変形例)
図13は、第4の変形例の同期システムの構成を示す。その同期システム32は、当該システムに入力される入力信号を正規化する正規化回路37(正規化部)をさらに備える。正規化回路37は、いわゆるノーマライザであり、フィルタ回路34と同期確立回路35との間に挿入されているが、その他の箇所に設けられていてもよい。正規化回路37は、上記入力信号、詳しくは、同期システム32にRF信号として入力されフィルタ回路34を通過したベースバンド信号の受信レベルを調整して正規化し、同期確立回路35に送出する。つまり、正規化回路37は、同期確立回路35の入力信号のレベルを一定化し、安定化させる。
(Fourth modification)
FIG. 13 shows the configuration of the synchronization system of the fourth modification. The synchronization system 32 further includes a normalization circuit 37 (normalization unit) that normalizes an input signal input to the system. The normalization circuit 37 is a so-called normalizer, and is inserted between the filter circuit 34 and the synchronization establishment circuit 35, but may be provided at other locations. The normalization circuit 37 adjusts and normalizes the reception level of the input signal, specifically, the baseband signal that has been input to the synchronization system 32 as an RF signal and passed through the filter circuit 34, and sends it to the synchronization establishment circuit 35. That is, the normalization circuit 37 makes the level of the input signal of the synchronization establishment circuit 35 constant and stabilizes it.

図14は、本変形例の同期システム32による同期処理の手順を示す。その同期処理は、図12に示された上記第3の変形例の処理において、S2とS3の処理との間にS51の処理を追加し、他の処理は同じとしたものである。上記同期処理においては、正規化回路37が、S2の処理でサンプリングされたバースバンド信号を正規化する(S51)。   FIG. 14 shows a procedure of synchronization processing by the synchronization system 32 of the present modification. The synchronization process is the same as the process of the third modification shown in FIG. 12 except that the process of S51 is added between the processes of S2 and S3. In the synchronization process, the normalization circuit 37 normalizes the burst band signal sampled in the process of S2 (S51).

本変形例においては、通信環境等の変化に起因して入力信号のレベルが激しく変動するときであっても、同期確立前に信号が正規化されて信号のレベル変動が抑制されるので、安定して同期を確立することができる。   In this modification, even when the level of the input signal fluctuates significantly due to changes in the communication environment, etc., the signal is normalized before the synchronization is established and the signal level fluctuation is suppressed. And synchronization can be established.

(第5の変形例)
図15は、第5の変形例の同期確立回路の構成を示す。その同期確立回路35は、図11に示された上記第3の変形例の構成に、同期確立回路35(同期システムを構成)に入力される入力信号の移動平均値を算出する平均値算出回路35m(平均値算出部)を追加したものである。本変形例の閾値設定回路35eは、その算出された移動平均値を基に、相関閾値を設定する。本変形例の同期確立回路35においては、平均値算出回路35m、閾値設定回路35e及び比較回路35fが4つの算出回路35jの各々に設けられている。4つの平均値算出回路35mは、同じ入力信号について移動平均値を算出し、算出結果は同じになる。4つの閾値設定回路35eも互いに、同じ算出移動平均値を基に同じアルゴリズムで相関閾値を求める。
(Fifth modification)
FIG. 15 shows the configuration of the synchronization establishment circuit of the fifth modification. The synchronization establishment circuit 35 has an average value calculation circuit for calculating a moving average value of an input signal input to the synchronization establishment circuit 35 (which constitutes a synchronization system) in the configuration of the third modification shown in FIG. 35m (average value calculation unit) is added. The threshold setting circuit 35e of the present modification sets the correlation threshold based on the calculated moving average value. In the synchronization establishment circuit 35 of this modification, an average value calculation circuit 35m, a threshold setting circuit 35e, and a comparison circuit 35f are provided in each of the four calculation circuits 35j. The four average value calculation circuits 35m calculate moving average values for the same input signal, and the calculation results are the same. The four threshold setting circuits 35e also obtain correlation thresholds with the same algorithm based on the same calculated moving average value.

平均値算出回路35mは、上記入力信号、詳しくは、同期確立回路35にベースバンド信号として入力され検波回路35aにより検波された信号の移動平均値を算出する。平均値算出回路35mは各算出回路35jに設けられている。平均値算出回路35mは、4つの算出回路35jで共用されていてもよい。   The average value calculation circuit 35m calculates a moving average value of the input signal, specifically, a signal input to the synchronization establishment circuit 35 as a baseband signal and detected by the detection circuit 35a. The average value calculation circuit 35m is provided in each calculation circuit 35j. The average value calculation circuit 35m may be shared by the four calculation circuits 35j.

閾値設定回路35eは、例えば、算出された移動平均値が小さくなれば相関閾値を連続的又は段階的に下げ、移動平均値が上がれば相関閾値を連続的又は段階的に上げる。移動平均値が所定値よりも低くなったときには、誤同期をより起こり難くするため、閾値設定回路35eは、相関閾値を下げず、特定の値に維持してもよい。   For example, the threshold setting circuit 35e decreases the correlation threshold continuously or stepwise when the calculated moving average value decreases, and increases the correlation threshold continuously or stepwise when the moving average value increases. When the moving average value becomes lower than the predetermined value, the threshold value setting circuit 35e may maintain the correlation threshold value at a specific value without lowering the correlation threshold value in order to make erroneous synchronization less likely to occur.

図16は、本変形例の同期システムによる同期処理の手順を示す。その同期処理は、図12に示された上記第3の変形例の処理において、S3とS31の処理との間にS61の処理を追加し、さらに、S6の処理をS62、S63の処理に変更し、他の処理は同じとしたものである。上記同期処理においては、平均値算出回路35mが、S3の処理で検波されたベースバンド信号の移動平均値を算出する(S61)。そして、閾値設定回路35eが、その算出された移動平均値を基に相関閾値を設定する(S62)。その後、4つの算出回路35jにおいて、比較回路35fが、その設定された相関閾値と算出回路35dにより算出された相関値とを比較し、それにより相関閾値と各サンプリングタイミング(0)〜(3)(図3参照)の相関値とが並列的に比較される(S63)。   FIG. 16 shows a procedure of synchronization processing by the synchronization system of this modification. The synchronization process is the same as the process of the third modification shown in FIG. 12, except that the process of S61 is added between the processes of S3 and S31, and the process of S6 is changed to the processes of S62 and S63. The other processes are the same. In the synchronization process, the average value calculation circuit 35m calculates the moving average value of the baseband signal detected in the process of S3 (S61). Then, the threshold setting circuit 35e sets a correlation threshold based on the calculated moving average value (S62). Thereafter, in the four calculation circuits 35j, the comparison circuit 35f compares the set correlation threshold value with the correlation value calculated by the calculation circuit 35d, whereby the correlation threshold value and each sampling timing (0) to (3). The correlation values (see FIG. 3) are compared in parallel (S63).

本変形例においては、通信環境等の変化に起因して入力信号のレベルが激しく変動したとしても、入力信号の移動平均値を基に算出された相関閾値はその変動に連動する。従って、相関値と相関閾値との比較結果に基づくシンボル同期確立は通信環境変化等に対応したものになる。そのため、安定したシンボル同期、延いては安定したフレーム同期を確立することができる。しかも、入力信号のレベル変動の対応に必要な回路は、上記第4の変形例の正規化回路37のように複雑な構成の回路ではなく、検波されたベースバンド信号の移動平均値を算出する平均算出回路だけで済むので、上記第4の変形例と比べ、規模が小さくて済む。   In this modification, even if the level of the input signal fluctuates significantly due to a change in the communication environment or the like, the correlation threshold calculated based on the moving average value of the input signal is linked to the fluctuation. Therefore, the symbol synchronization establishment based on the comparison result between the correlation value and the correlation threshold corresponds to the communication environment change or the like. Therefore, it is possible to establish stable symbol synchronization, and thus stable frame synchronization. In addition, the circuit necessary for dealing with the level fluctuation of the input signal is not a circuit having a complicated configuration like the normalization circuit 37 of the fourth modified example, but calculates a moving average value of the detected baseband signal. Since only the average calculation circuit is required, the scale can be reduced as compared with the fourth modification.

(第6の変形例)
図17は、第6の変形例に係る通信システムの構成を示す。その通信システム1の同期確立回路35は、図11に示された上記第3の変形例の構成に、第1カウンタ35nを追加したものである。
(Sixth Modification)
FIG. 17 shows a configuration of a communication system according to a sixth modification. The synchronization establishment circuit 35 of the communication system 1 is obtained by adding a first counter 35n to the configuration of the third modification shown in FIG.

送信装置2は、図18に示す構成の信号を送信する。送信装置2は、フレーム21を定期的に送信する。各フレーム21はユニークワード22を含む。フレーム21のフレーム長は予め設定されている。   The transmission apparatus 2 transmits a signal having the configuration shown in FIG. The transmission device 2 periodically transmits the frame 21. Each frame 21 includes a unique word 22. The frame length of the frame 21 is set in advance.

同期検出回路35gは、ユニークワード22の最後のシンボルを検出した時からの経過時間を第1カウンタ35nにカウントさせる。同期検出回路35gは、シンボル同期タイミング及びフレーム同期タイミングを検出したとき、ユニークワード22の最後のシンボルを検出したとみなす。同期検出回路35gは、第1カウンタ35nによるカウント時間が上記ユニークワード22の最後のシンボルが検出される時から次のユニークワード22入力時までの既知期間以内である間は、誤同期を防ぐため、同期検出動作を停止する。この同期検出動作とは、シンボル同期タイミング及びフレーム同期タイミングを検出する動作のことである。この同期検出動作の停止により、同期設定回路35hの同期確立動作は停止する。同期検出回路35gは、電源投入後、最初のユニークワード22の最後のシンボルを検出した時を、シンボル同期タイミング及びフレーム同期タイミングの検出を基に検知し、その検知をトリガとして、第1カウンタ35nに上記動作を開始させる。以下、上記の既知期間を同期検出禁止期間と呼ぶこととし、同期検出が可能とされるユニークワード22の入力期間(長さ)を同期検出許可期間と呼ぶこととする。   The synchronization detection circuit 35g causes the first counter 35n to count the elapsed time from when the last symbol of the unique word 22 is detected. When detecting the symbol synchronization timing and the frame synchronization timing, the synchronization detection circuit 35g considers that the last symbol of the unique word 22 has been detected. The synchronization detection circuit 35g prevents erroneous synchronization while the count time by the first counter 35n is within a known period from when the last symbol of the unique word 22 is detected to when the next unique word 22 is input. The synchronization detection operation is stopped. This synchronization detection operation is an operation for detecting symbol synchronization timing and frame synchronization timing. By stopping the synchronization detection operation, the synchronization establishment operation of the synchronization setting circuit 35h is stopped. The synchronization detection circuit 35g detects the time when the last symbol of the first unique word 22 is detected after power-on based on the detection of the symbol synchronization timing and the frame synchronization timing, and using the detection as a trigger, the first counter 35n The above operation is started. Hereinafter, the known period is referred to as a synchronization detection prohibition period, and the input period (length) of the unique word 22 in which synchronization detection is possible is referred to as a synchronization detection permission period.

図19は、本変形例の同期システムによる同期処理の手順を示し、図20は、その同期システムにおける同期検出禁止期間及び同期検出許可期間を示す。図20に示されるように、同期検出禁止期間は、ユニークワード22を受信し終えた時から次のユニークワード22の先頭を受信するまでの既知期間である。ここで、その期間を第1カウンタ35nによりタイムカウントしたときのカウント値をAとする。また、上記既知期間にユニークワード22の入力期間を足した期間のタイムカウント値をB(B>A)とする。この期間は、同期検出禁止期間と同期検出許可期間とを足し合わせた期間である。この期間には、さらに、例えば数ビットの伝送期間がマージンとして足されていてもよい。   FIG. 19 shows the procedure of the synchronization processing by the synchronization system of this modification, and FIG. 20 shows the synchronization detection prohibition period and the synchronization detection permission period in the synchronization system. As shown in FIG. 20, the synchronization detection prohibition period is a known period from when the unique word 22 is received until the beginning of the next unique word 22 is received. Here, the count value when the time is counted by the first counter 35n is A. A time count value of a period obtained by adding the input period of the unique word 22 to the known period is assumed to be B (B> A). This period is a period obtained by adding the synchronization detection prohibition period and the synchronization detection permission period. In this period, for example, a transmission period of several bits may be added as a margin.

本変形例の同期処理(図19参照)は、図16に示された上記第5の変形例の処理において、S10の処理以後にS71〜S76の処理を追加し、他の処理は同じとしたものである。S10以前の処理については図示を省略する。上記同期処理においては、電源投入後の最初のユニークワード22を基にS10までの処理が初めて実行されたとき、それをトリガとして、第1カウンタ35nはカウント値を一旦リセットし(S71)、タイムカウントを開始する(S72)。カウント値がA以上B以下である間に(S73でYes;図20の同期検出許可期間)、同期検出回路35gは、同期検出処理を実行する。その同期検出処理において、シンボル同期タイミング及びフレーム同期タイミングが検出されたとする(S74でYes)。すなわち、ユニークワード22の最後のシンボルが検出されたとする。このとき、同期設定回路35hは、検出されたシンボル同期タイミング及びフレーム同期タイミングを、検波回路35aにより検波されたベースバンド信号のシンボル同期タイミング及びフレーム同期タイミングを設定し(S75)、処理はS71に戻る。カウント値がA以上B以下である間にシンボル同期タイミング及びフレーム同期タイミングが検出されない場合(S74でNo)、処理はS73に戻る。   The synchronization process of this modification (see FIG. 19) is the same as the process of the fifth modification shown in FIG. 16 except that the processes of S71 to S76 are added after the process of S10. Is. The illustration of the processes before S10 is omitted. In the synchronous processing, when the processing up to S10 is executed for the first time based on the first unique word 22 after power-on, the first counter 35n once resets the count value as a trigger (S71), Counting is started (S72). While the count value is not less than A and not more than B (Yes in S73; synchronization detection permission period in FIG. 20), the synchronization detection circuit 35g executes synchronization detection processing. It is assumed that symbol synchronization timing and frame synchronization timing are detected in the synchronization detection process (Yes in S74). That is, assume that the last symbol of the unique word 22 is detected. At this time, the synchronization setting circuit 35h sets the detected symbol synchronization timing and frame synchronization timing to the symbol synchronization timing and frame synchronization timing of the baseband signal detected by the detection circuit 35a (S75), and the process goes to S71. Return. If the symbol synchronization timing and the frame synchronization timing are not detected while the count value is not less than A and not more than B (No in S74), the process returns to S73.

カウント値がA未満である間(S73でNo、S76でNo;図20の同期検出禁止期間)、同期検出回路35gは、同期検出処理を停止し、処理はS73に戻り、カウントが継続される。カウント値がBよりも多い場合(S73でNo、S76でYes)、処理はS71に戻る。   While the count value is less than A (No in S73, No in S76; synchronization detection prohibition period in FIG. 20), the synchronization detection circuit 35g stops the synchronization detection process, the process returns to S73, and the count is continued. . If the count value is greater than B (No in S73, Yes in S76), the process returns to S71.

本変形例においては、ユニークワード22以外の受信信号を基に同期が確立されることはない。従って、ユニークワード22の受信からその次のユニークワード22の受信までの間にユニークワード22と一致し又は近似する信号が偶発的に発生したとしても、その信号を基に同期は確立されない。そのため、誤同期を防いで同期エラーの発生を抑制することができる。   In this modification, synchronization is not established based on received signals other than the unique word 22. Therefore, even if a signal that coincides with or approximates to the unique word 22 is accidentally generated between the reception of the unique word 22 and the reception of the next unique word 22, synchronization is not established based on the signal. Therefore, erroneous synchronization can be prevented and occurrence of synchronization errors can be suppressed.

(第7の変形例)
第7の変形例に係る通信システムは、上記第6の変形例が持つ課題を解決するように構成されている。まず、その課題について図21を参照して説明する。図21は、上記第6の変形例の同期システムにおいて、正規のタイミングからずれてしまった同期検出禁止期間及び同期検出許可期間を示す。そのずれは、同図に示すように、例えば電源投入後の最初のユニークワード22で同期を確立しそこない、次のユニークワード22の受信前にデータや雑音によって同期が誤って確立された場合等に生じ得る。上記第6の変形例では、正規のタイミングで同期が確立されるか確立されないかに係らず、電源投入後の最初のユニークワード22での同期確立をトリガとして、同期検出禁止期間と同期検出許可期間とが一定周期で繰り返される。従って、上記のように最初に正規のタイミングで同期が確立されないと、誤ったタイミングで同期検出禁止期間と同期検出許可期間とが繰り返される。そして、例えば、同期検出禁止期間中にユニークワード22が受信されて同期検出許可期間中に通信データ23を受信することになり、いつまでも同期を確立できない。
(Seventh Modification)
The communication system according to the seventh modification is configured to solve the problems of the sixth modification. First, the problem will be described with reference to FIG. FIG. 21 shows a synchronization detection prohibition period and a synchronization detection permission period that deviate from the regular timing in the synchronization system of the sixth modified example. As shown in the figure, for example, when the first unique word 22 after power-on does not establish synchronization and the synchronization is erroneously established by data or noise before receiving the next unique word 22, as shown in FIG. Etc. In the sixth modification, the synchronization detection prohibition period and the synchronization detection permission are triggered by the establishment of synchronization in the first unique word 22 after power-on, regardless of whether synchronization is established at regular timing or not. The period is repeated at regular intervals. Therefore, if synchronization is not first established at regular timing as described above, the synchronization detection prohibition period and the synchronization detection permission period are repeated at incorrect timing. For example, the unique word 22 is received during the synchronization detection prohibition period and the communication data 23 is received during the synchronization detection permission period, and synchronization cannot be established indefinitely.

そこで、この課題を解決可能とした第7の変形例に係る通信システムの構成を図22に示す。その通信システム1の同期確立回路35の構成は、上記第6の変形例の構成に、第2カウンタ35oを追加したものである。本変形例の送信装置2は、上記第6の変形例と同様に、フレーム21(図20参照)を定期的に送信しており、同期検出回路35gは、ユニークワード22の最後のシンボルを検出した時からの経過時間を第2カウンタ35oにカウントさせる。その最大カウント時間、すなわち、カウント可能な最長限度の期間は、同期検出禁止期間(既知期間)と同期検出許可期間(ユニークワード22の入力期間)との合計よりも長く設定されている。最大カウント時間は、例えば、上記合計の期間の整数倍とする。第2カウンタ35oによるカウント時間が上記最大カウント時間に達したとき、同期検出回路35gは、第1カウンタ35nのカウント値をAに固定し、同期確立停止機能を強制的にオフして、その後の期間を同期検出許可期間とする。   Therefore, FIG. 22 shows a configuration of a communication system according to a seventh modification that can solve this problem. The configuration of the synchronization establishing circuit 35 of the communication system 1 is obtained by adding a second counter 35o to the configuration of the sixth modified example. As in the sixth modification example, the transmission device 2 of this modification example periodically transmits the frame 21 (see FIG. 20), and the synchronization detection circuit 35g detects the last symbol of the unique word 22. The second counter 35o is made to count the elapsed time from the time when it was performed. The maximum count time, that is, the maximum countable period is set longer than the sum of the synchronization detection prohibition period (known period) and the synchronization detection permission period (unique word 22 input period). For example, the maximum count time is an integral multiple of the total period. When the count time of the second counter 35o reaches the maximum count time, the synchronization detection circuit 35g fixes the count value of the first counter 35n to A, forcibly turns off the synchronization establishment stop function, and thereafter The period is a synchronization detection permission period.

図23は、本変形例の同期システムによる同期処理の手順を示し、図24は、その同期システムにおける同期検出禁止期間及び同期検出許可期間を示す。本変形例の同期処理は、図16に示された上記第5の変形例の処理において、S10の処理以後にS81〜S85の処理を追加し、他の処理は同じとしたものである。S10以前の処理については図示を省略する。   FIG. 23 shows the procedure of the synchronization processing by the synchronization system of this modification, and FIG. 24 shows the synchronization detection prohibition period and the synchronization detection permission period in the synchronization system. In the synchronization process of this modification, the processes of S81 to S85 are added after the process of S10 in the process of the fifth modification shown in FIG. 16, and the other processes are the same. The illustration of the processes before S10 is omitted.

上記同期処理においては、電源投入後、ユニークワードを基にS10までの処理が初めて実行されたとき、それをトリガとして、第2カウンタ35oは動作を開始し、タイムカウントを行う(S81)。第2カウンタ35oによるカウント値が最大カウント時間C(C>B)未満で(S82でYes)、同期タイミングが検出されない間は(S83でNo)、S81の処理が継続され、カウントが続く。他方、上記カウント値が最大カウント時間C未満の間に、同期タイミングが検出された場合(S83でYes)、同期検出回路35gは、第2カウンタのカウント値をリセットし(S84)、処理はS81に戻る。   In the synchronous process, when the process up to S10 is executed for the first time based on the unique word after the power is turned on, the second counter 35o starts the operation and counts the time (S81). While the count value by the second counter 35o is less than the maximum count time C (C> B) (Yes in S82) and the synchronization timing is not detected (No in S83), the process of S81 is continued and the count continues. On the other hand, when the synchronization timing is detected while the count value is less than the maximum count time C (Yes in S83), the synchronization detection circuit 35g resets the count value of the second counter (S84), and the process is S81. Return to.

そして、第2カウンタ35oによるカウント値が最大カウント時間Cを超えたとき(S82でNo)、同期検出回路35gは、第1カウンタのカウント値をAに固定する(S85)。それにより、同期検出回路35gは、以後の時間を同期検出許可期間とする。   When the count value by the second counter 35o exceeds the maximum count time C (No in S82), the synchronization detection circuit 35g fixes the count value of the first counter to A (S85). Accordingly, the synchronization detection circuit 35g sets the subsequent time as the synchronization detection permission period.

本変形例においては、上記第6の変形例で電源投入後、最初に、誤ったタイミングで同期が確立されてしまったとしても、その後の同期検出禁止期間はなくなる。そのため、正規のタイミングからずれた同期検出禁止期間が本来同期を確立すべきユニークワード22を受信するタイミングと重なることがなくなる。従って、同期確立可能な状態に復旧することができ、信頼性の向上を図ることができる。しかも、復旧を容易にすることができる。   In this modification, even if synchronization is first established at an incorrect timing after the power is turned on in the sixth modification, the subsequent synchronization detection prohibition period is eliminated. For this reason, the synchronization detection prohibition period deviated from the regular timing does not overlap with the timing of receiving the unique word 22 that should originally establish synchronization. Therefore, it is possible to recover to a state in which synchronization can be established, and to improve reliability. Moreover, recovery can be facilitated.

(第8の変形例)
図25は、第8の変形例に係る通信システムの構成を示す。その通信システム1の同期確立回路35は、図1に示された上記実施形態の構成に、タイミング設定回路(以下、設定回路という)35p(タイミング設定部)を追加した構成を有する。その設定回路35pは、本変形例の送信装置2から送信される信号に関係して動作する。
(Eighth modification)
FIG. 25 shows a configuration of a communication system according to an eighth modification. The synchronization establishment circuit 35 of the communication system 1 has a configuration in which a timing setting circuit (hereinafter referred to as a setting circuit) 35p (timing setting unit) is added to the configuration of the embodiment shown in FIG. The setting circuit 35p operates in relation to a signal transmitted from the transmission device 2 of the present modification.

送信装置2は、図26に示す構成の信号を送信する。その送信装置2は、1フレーム21につき、ユニークワード22をサンプリングタイミング(0)〜(3)(図3参照)の数だけフレーム21に挿入し、それらのユニークワード22を連続して送信する。1シンボルSbあたりのサンプリングタイミングの数をn(n:2以上の整数)とすると、n個のユニークワード22が1つのフレーム21に挿入される。   The transmission apparatus 2 transmits a signal having the configuration shown in FIG. The transmission device 2 inserts unique words 22 into the frame 21 by the number of sampling timings (0) to (3) (see FIG. 3) per frame 21, and transmits these unique words 22 continuously. If the number of sampling timings per symbol Sb is n (n: an integer of 2 or more), n unique words 22 are inserted into one frame 21.

設定回路35pは、サンプリングタイミング(0)〜(3)のうち、抽出回路35bによりサンプル値を抽出するサンプリングタイミングを、1ユニークワード22の長さ毎に順に切り替える。この長さは、1ユニークワード22の送信に掛かる期間である。また、設定回路35pは、算出回路35dにより相関値を算出するサンプリングタイミングを上記長さ毎に切り替える。   The setting circuit 35p sequentially switches the sampling timing for extracting the sample value by the extraction circuit 35b among the sampling timings (0) to (3) for each unique word 22 length. This length is a period required for transmission of one unique word 22. The setting circuit 35p switches the sampling timing for calculating the correlation value by the calculation circuit 35d for each of the lengths.

図27は、本変形例の同期システムによる同期処理の手順を示す。その同期処理は、図4に示された上記実施形態の処理において、S1の処理の前にS91の処理を追加し、S4〜S7の処理をそれぞれS92〜S95の処理に変更し、さらに、S9の処理後にS96、S97の処理を加えたものである。   FIG. 27 shows a procedure of synchronization processing by the synchronization system of the present modification. The synchronization process is the same as the process of the above embodiment shown in FIG. 4 except that the process of S91 is added before the process of S1, the processes of S4 to S7 are changed to the processes of S92 to S95, respectively, and S9 The processes of S96 and S97 are added after the above process.

設定回路35pは、サンプリングタイミングを変数iとし、i=0に設定する(S91)。抽出回路35bは、サンプリングタイミング(i)のNビットのサンプル値列を順次抽出する(S92)。算出回路35dは、その抽出したサンプリングタイミング(i)のサンプル値列と理想的なユニークワード22との相関値を算出する(S93)。比較回路35fは、そのサンプリングタイミング(i)の相関値と相関閾値とを比較し(S94)、その相関値が相関閾値以上であれば(S95でYes)、処理はS9に移行する。他方、上記相関値が相関閾値未満であり(S95でNo)、かつ変数iが2以下であれば(S96でYes)、設定回路35pは、変数iをインクリメントし(S97)、処理はS1に戻る。変数iが3になれば、S91の処理に戻り、変数iはゼロクリアされる。サンプリングタイミングの数をnとすると、変数iが(n−2)以下のとき、S97の処理が実行され、その後、処理はS1に戻り、変数iが(n−1)になれば、処理はS91に戻る。   The setting circuit 35p sets the sampling timing as a variable i and sets i = 0 (S91). The extraction circuit 35b sequentially extracts an N-bit sample value sequence at the sampling timing (i) (S92). The calculation circuit 35d calculates a correlation value between the sample value sequence extracted at the sampling timing (i) and the ideal unique word 22 (S93). The comparison circuit 35f compares the correlation value at the sampling timing (i) with the correlation threshold value (S94), and if the correlation value is equal to or greater than the correlation threshold value (Yes in S95), the process proceeds to S9. On the other hand, if the correlation value is less than the correlation threshold (No in S95) and the variable i is 2 or less (Yes in S96), the setting circuit 35p increments the variable i (S97), and the process proceeds to S1. Return. If the variable i becomes 3, the process returns to S91 and the variable i is cleared to zero. When the number of sampling timings is n, when the variable i is (n−2) or less, the process of S97 is executed. Thereafter, the process returns to S1, and when the variable i becomes (n−1), the process is Return to S91.

本変形例においては、サンプリングタイミング(0)〜(3)と同じ数だけ受信するユニークワード22から、それぞれ、異なるサンプリングタイミング(0)〜(3)のサンプル値列を抽出することができる。従って、抽出されたサンプル値列から同期確立に必要な相関値を算出する算出回路35dは、サンプリングタイミングの数だけ設ける必要はなく、1つで済む。そのため、回路規模を小さくすることができ、また、製造コストの低減を図ることができる。   In this modification, sample value sequences having different sampling timings (0) to (3) can be extracted from the unique words 22 received in the same number as the sampling timings (0) to (3), respectively. Accordingly, it is not necessary to provide as many calculation circuits 35d as the number of sampling timings to calculate the correlation value necessary for establishing synchronization from the extracted sample value sequence. Therefore, the circuit scale can be reduced and the manufacturing cost can be reduced.

(第9の変形例)
第9の変形例の通信システムは、図26に示される上記第8の変形例と同じ構成部材を有しており、本変形例の通信システムの構成については図26を流用して説明する。
(Ninth Modification)
The communication system according to the ninth modification has the same components as those of the eighth modification shown in FIG. 26, and the configuration of the communication system according to this modification will be described with reference to FIG.

図28は、本変形例の送信装置2から送信される信号の構成を示す。送信装置2は、1フレーム21につき、ユニークワード22をサンプリングタイミング(0)〜(3)(図3参照)の数のm(m:整数、例えば2)倍だけフレーム21に挿入し、それらのユニークワード22を連続して送信する。   FIG. 28 shows a configuration of a signal transmitted from the transmission apparatus 2 of the present modification. The transmission device 2 inserts the unique word 22 per frame 21 into the frame 21 by m (m: integer, for example, 2) times the number of sampling timings (0) to (3) (see FIG. 3). The unique word 22 is transmitted continuously.

本変形例の設定回路35pは、サンプリングタイミング(0)〜(3)のうち、抽出回路35bによりサンプル値を抽出するサンプリングタイミングを、1ユニークワード22のm倍の長さ毎に順に切り替える。また、設定回路35pは、算出回路35dにより相関値を算出するサンプリングタイミングを上記長さ毎に切り替える。   The setting circuit 35p of the present modification sequentially switches the sampling timing at which the sample value is extracted by the extraction circuit 35b among the sampling timings (0) to (3) every m times the length of one unique word 22. The setting circuit 35p switches the sampling timing for calculating the correlation value by the calculation circuit 35d for each of the lengths.

本変形例においては、上記第8の変形例と同様に、回路規模を縮小し、製造コストを低減する効果が得られる。さらに、図29に示されるように、ユニークワード22の受信タイミングがずれても、少なくとも1つのユニークワード22を、サンプリングタイミング毎に確実に検出することができる。従って、同期確立の精度向上を図ることができる。   In the present modification, as in the eighth modification, an effect of reducing the circuit scale and reducing the manufacturing cost can be obtained. Furthermore, as shown in FIG. 29, even if the reception timing of the unique word 22 is shifted, at least one unique word 22 can be reliably detected at each sampling timing. Therefore, the accuracy of establishment of synchronization can be improved.

なお、本発明は、上記実施形態及び各種変形例の構成に限定されるものでなく、使用目的に応じ、様々な変形が可能である。例えば、上記各種変形例のうちのいずれかの特徴的な構成を他のいずれかの構成と組み合わせてもよい。   In addition, this invention is not limited to the structure of the said embodiment and various modifications, A various deformation | transformation is possible according to the intended purpose. For example, any characteristic configuration of the above-described various modifications may be combined with any other configuration.

1 通信システム
2 送信装置
23 フレーム
3 受信装置
31 受信回路(受信部、ダウンコンバート部)
32 同期システム(同期部)
33 ADコンバータ回路(オーバサンプリング部)
35 同期確立回路(同期確立部)
35a 検波回路(検波部)
35k 相関値抽出回路(相関値抽出部)
35l 最大相関値抽出回路(最大相関値抽出部)
35m 平均値算出回路(平均値算出部)
35n 第1カウンタ
35o 第2カウンタ
35p タイミング設定回路(タイミング設定部)
37 正規化回路(正規化部)
DESCRIPTION OF SYMBOLS 1 Communication system 2 Transmission apparatus 23 Frame 3 Reception apparatus 31 Reception circuit (reception part, down-conversion part)
32 Synchronization system (synchronization unit)
33 AD converter circuit (oversampling unit)
35 Synchronization establishment circuit (synchronization establishment unit)
35a Detection circuit (detection unit)
35k correlation value extraction circuit (correlation value extraction unit)
35l Maximum correlation value extraction circuit (maximum correlation value extraction unit)
35m average value calculation circuit (average value calculation unit)
35n First counter 35o Second counter 35p Timing setting circuit (timing setting unit)
37 Normalization circuit (normalization part)

Claims (14)

ベースバンド信号を1シンボルにつき複数のサンプリングタイミングでサンプリングして検波し、その検波されたままの値の前記ベースバンド信号のサンプル値列と所定の同期用ビット列との相関値を前記サンプリングタイミング毎に算出し、その算出された相関値を基にシンボル同期とフレーム同期とを確立することを特徴とする同期システム。   A baseband signal is sampled and detected at a plurality of sampling timings per symbol, and a correlation value between a sample value sequence of the baseband signal and a predetermined bit sequence for synchronization is detected at each sampling timing. A synchronization system that calculates and establishes symbol synchronization and frame synchronization based on the calculated correlation value. ベースバンド信号を1シンボルにつき複数のサンプリングタイミングでサンプリングし、かつM(M:2以上の整数)ビットで量子化するオーバサンプリング部と、前記オーバサンプリング部により量子化されたサンプル値列を検波する検波部と、前記検波部により検波されたサンプル値列について、量子化されたサンプル値を2値に置き換えることなく、そのままの値で用いて、前記複数のサンプリングタイミングのサンプル値列と所定の同期用ビット列との相関値をサンプリングタイミング毎に算出し、その算出された相関値に基づいてシンボル同期とフレーム同期とを確立する同期確立部と、を備えることを特徴とする請求項1に記載の同期システム。   The baseband signal is sampled at a plurality of sampling timings per symbol and is quantized with M (M: integer of 2 or more) bits, and the sample value sequence quantized by the oversampling unit is detected. The detection unit and the sample value sequence detected by the detection unit are used as they are without replacing the quantized sample value with a binary value, and the sample value sequence of the plurality of sampling timings and a predetermined synchronization are used. The synchronization establishment part which calculates a correlation value with a bit sequence for every time of sampling timing, and establishes symbol synchronization and frame synchronization based on the calculated correlation value is provided. Synchronous system. 前記同期確立部は、前記算出された相関値が相関閾値以上であれば、その相関値のサンプリングタイミングをシンボル同期タイミングに設定し、該相関値が相関閾値以上となったタイミングをフレーム同期タイミングに設定することを特徴とする請求項2に記載の同期システム。   If the calculated correlation value is equal to or greater than the correlation threshold, the synchronization establishing unit sets the sampling timing of the correlation value as the symbol synchronization timing, and sets the timing when the correlation value is equal to or greater than the correlation threshold as the frame synchronization timing. The synchronization system according to claim 2, wherein the synchronization system is set. 前記同期確立部は、前記複数のサンプリングタイミングのうち、全てのサンプリングタイミングのサンプル値列について前記相関値を算出することを特徴とする請求項2又は請求項3に記載の同期システム。   4. The synchronization system according to claim 2, wherein the synchronization establishment unit calculates the correlation value for sample value sequences of all sampling timings among the plurality of sampling timings. 5. 前記同期確立部は、前記相関閾値以上である相関値を抽出する相関値抽出部と、その抽出された相関値の中から最大相関値を抽出する最大相関値抽出部と、を有し、その抽出された最大相関値のサンプリングタイミングをシンボル同期タイミングに設定し、該相関値が最大相関値となったタイミングをフレーム同期タイミングに設定することを特徴とする請求項3に記載の同期システム。   The synchronization establishment unit includes a correlation value extraction unit that extracts a correlation value that is equal to or greater than the correlation threshold, and a maximum correlation value extraction unit that extracts a maximum correlation value from the extracted correlation values. 4. The synchronization system according to claim 3, wherein the sampling timing of the extracted maximum correlation value is set as symbol synchronization timing, and the timing when the correlation value becomes the maximum correlation value is set as frame synchronization timing. 前記同期システムに入力される入力信号のレベルを正規化する正規化部をさらに備えることを特徴とする請求項2乃至請求項5のいずれか一項に記載の同期システム。   The synchronization system according to claim 2, further comprising a normalization unit that normalizes a level of an input signal input to the synchronization system. 前記同期確立部は、前記同期システムに入力される入力信号の移動平均値を算出する平均値算出部を有し、その算出された移動平均値を基に前記相関閾値を設定することを特徴とする請求項3又は請求項5に記載の同期システム。   The synchronization establishment unit includes an average value calculation unit that calculates a moving average value of an input signal input to the synchronization system, and sets the correlation threshold based on the calculated moving average value. The synchronization system according to claim 3 or 5. 請求項2乃至請求項7のいずれか一項に記載の同期システムを備えた受信装置。   A receiving device comprising the synchronization system according to any one of claims 2 to 7. 請求項8に記載の受信装置と、
前記受信装置に、ベースバンド信号をアップコンバートして得られたRF信号を送信する送信装置と、を備え、
前記受信装置は、前記送信装置から送信されたRF信号を受信する受信部と、前記受信部により受信されたRF信号をダウンコンバートしてベースバンド信号を得るダウンコンバート部と、をさらに有することを特徴とする通信システム。
A receiving device according to claim 8;
A transmitter for transmitting an RF signal obtained by up-converting a baseband signal to the receiver;
The receiving device further includes a receiving unit that receives an RF signal transmitted from the transmitting device, and a down-converting unit that obtains a baseband signal by down-converting the RF signal received by the receiving unit. A featured communication system.
前記送信装置は、前記同期用ビット列であるユニークワードを定期的に送信し、
前記同期確立部は、前記ユニークワードの最後のシンボルを検出した時からの経過時間をカウントする第1のカウンタを有し、前記第1のカウンタによるカウント時間が前記ユニークワードの最後のシンボルが検出される時から次のユニークワード入力時までの既知期間以内である間は、前記シンボル同期及びフレーム同期の確立動作を停止することを特徴とする請求項9に記載の通信システム。
The transmitter periodically transmits a unique word that is the synchronization bit string,
The synchronization establishing unit has a first counter that counts an elapsed time from when the last symbol of the unique word is detected, and the count time by the first counter is detected by the last symbol of the unique word 10. The communication system according to claim 9, wherein the symbol synchronization and frame synchronization establishment operation is stopped during a known period from the time when the next unique word is input until the next unique word is input.
前記同期確立部は、前記ユニークワードの最後のシンボルを検出した時からの経過時間をカウントし、その最大カウント時間を前記既知期間と前記ユニークワードの長さとの合計よりも長く設定した第2のカウンタを有し、前記第2のカウンタによるカウント時間が前記最大カウント時間に達したとき、前記同期確立停止機能を強制的にオフすることを特徴とする請求項10に記載の通信システム。   The synchronization establishment unit counts an elapsed time from when the last symbol of the unique word is detected, and sets a maximum count time longer than a sum of the known period and the length of the unique word. The communication system according to claim 10, further comprising a counter, wherein the synchronization establishment stop function is forcibly turned off when a count time by the second counter reaches the maximum count time. 前記送信装置は、前記同期用ビット列であるユニークワードを、前記サンプリングタイミングの数のm(m:整数)倍だけ連続して送信し、
前記同期システムは、前記相関値を算出するサンプリングタイミングを、1ユニークワードのm倍の長さ毎に切り替えるタイミング設定部をさらに備えることを特徴とする請求項9に記載の通信システム。
The transmitter continuously transmits a unique word that is the synchronization bit string by m (m: integer) times the number of the sampling timings,
The communication system according to claim 9, wherein the synchronization system further includes a timing setting unit that switches a sampling timing for calculating the correlation value every m times the length of one unique word.
ベースバンド信号を1シンボルにつき複数のサンプリングタイミングでサンプリングして検波し、その検波されたままの値の前記ベースバンド信号のサンプル値列と所定の同期用ビット列との相関値を前記サンプリングタイミング毎に算出し、その算出された相関値を基にシンボル同期とフレーム同期とを確立することを特徴とする同期方法。   A baseband signal is sampled and detected at a plurality of sampling timings per symbol, and a correlation value between a sample value sequence of the baseband signal and a predetermined bit sequence for synchronization is detected at each sampling timing. A synchronization method characterized by calculating and establishing symbol synchronization and frame synchronization based on the calculated correlation value. ベースバンド信号を1シンボルにつき複数のサンプリングタイミングでオーバサンプリングし、かつM(M:2以上の整数)ビットで量子化するオーバサンプリングステップと、
前記オーバサンプリングステップにより量子化されたサンプル値列を検波する検波ステップと、
前記検波ステップにより検波されたサンプル値列について、量子化されたサンプル値を2値に置き換えることなく、そのままの値で用いて、前記複数のサンプリングタイミングのサンプル値列と所定の同期用ビット列との相関値をサンプリングタイミング毎に算出し、その算出された相関値に基づいてシンボル同期とフレーム同期とを確立する同期確立ステップと、を有することを特徴とする請求項13に記載の同期方法。
An oversampling step of oversampling the baseband signal at a plurality of sampling timings per symbol and quantizing with M (M: an integer of 2 or more) bits;
A detection step of detecting the sample value sequence quantized by the oversampling step;
For the sample value sequence detected by the detection step, the quantized sample value is used as it is without replacing it with a binary value, and the sample value sequence of the plurality of sampling timings and a predetermined synchronization bit sequence are used. The synchronization method according to claim 13, further comprising: a synchronization establishing step of calculating a correlation value at each sampling timing and establishing symbol synchronization and frame synchronization based on the calculated correlation value.
JP2012217804A 2012-09-28 2012-09-28 Synchronization system, receiving device including the same, communication system including the same, and synchronization method Expired - Fee Related JP5962987B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012217804A JP5962987B2 (en) 2012-09-28 2012-09-28 Synchronization system, receiving device including the same, communication system including the same, and synchronization method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012217804A JP5962987B2 (en) 2012-09-28 2012-09-28 Synchronization system, receiving device including the same, communication system including the same, and synchronization method

Publications (2)

Publication Number Publication Date
JP2014072742A true JP2014072742A (en) 2014-04-21
JP5962987B2 JP5962987B2 (en) 2016-08-03

Family

ID=50747559

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012217804A Expired - Fee Related JP5962987B2 (en) 2012-09-28 2012-09-28 Synchronization system, receiving device including the same, communication system including the same, and synchronization method

Country Status (1)

Country Link
JP (1) JP5962987B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190127508A (en) * 2018-05-04 2019-11-13 주식회사 에치에프알 Apparatus and method for detecting transmission and reception timing synchronous signal in tdd wireless communication system
CN114422062A (en) * 2021-11-30 2022-04-29 中国电子科技集团公司第五十三研究所 Communication synchronization method and device of FPGA-based inter-satellite laser communication system

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06252966A (en) * 1993-02-26 1994-09-09 Matsushita Electric Ind Co Ltd Frame signal processor
JPH07321762A (en) * 1994-05-26 1995-12-08 Nec Corp Automatic clock frequency control system and transmitter and receiver used for the system
JP2001223684A (en) * 2000-02-08 2001-08-17 Sony Corp Synchronization detector, receiver and its method
JP2003169042A (en) * 2001-11-30 2003-06-13 Fujitsu General Ltd Method for synchronously detecting multi-valued qam signal, decoding decision threshold setting method, and synchronous detecting device
JP2009177341A (en) * 2008-01-22 2009-08-06 Nippon Telegr & Teleph Corp <Ntt> Radio receiver, and radio reception method
US20100317358A1 (en) * 2009-06-16 2010-12-16 Fujitsu Limited Receiving apparatus, base station apparatus, and synchronization timing detection method

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06252966A (en) * 1993-02-26 1994-09-09 Matsushita Electric Ind Co Ltd Frame signal processor
JPH07321762A (en) * 1994-05-26 1995-12-08 Nec Corp Automatic clock frequency control system and transmitter and receiver used for the system
JP2001223684A (en) * 2000-02-08 2001-08-17 Sony Corp Synchronization detector, receiver and its method
JP2003169042A (en) * 2001-11-30 2003-06-13 Fujitsu General Ltd Method for synchronously detecting multi-valued qam signal, decoding decision threshold setting method, and synchronous detecting device
JP2009177341A (en) * 2008-01-22 2009-08-06 Nippon Telegr & Teleph Corp <Ntt> Radio receiver, and radio reception method
US20100317358A1 (en) * 2009-06-16 2010-12-16 Fujitsu Limited Receiving apparatus, base station apparatus, and synchronization timing detection method

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190127508A (en) * 2018-05-04 2019-11-13 주식회사 에치에프알 Apparatus and method for detecting transmission and reception timing synchronous signal in tdd wireless communication system
KR102104912B1 (en) * 2018-05-04 2020-05-29 주식회사 에치에프알 Apparatus and method for detecting transmission and reception timing synchronous signal in tdd wireless communication system
CN114422062A (en) * 2021-11-30 2022-04-29 中国电子科技集团公司第五十三研究所 Communication synchronization method and device of FPGA-based inter-satellite laser communication system
CN114422062B (en) * 2021-11-30 2024-01-09 中国电子科技集团公司第五十三研究所 Communication synchronization method and device of inter-satellite laser communication system based on FPGA

Also Published As

Publication number Publication date
JP5962987B2 (en) 2016-08-03

Similar Documents

Publication Publication Date Title
CN107113129B (en) Method and apparatus for detecting inter-cell interference in mobile communication system
US7742547B2 (en) Method and system for reading RFID tags
EP2190157A2 (en) Communication apparatus and signal processing method
US9509344B1 (en) Communication method based on bi-level binary digital baseband symbols
EP3549269B1 (en) Digital radio communication
US9106499B2 (en) Frequency-domain frame synchronization in multi-carrier systems
JP5962987B2 (en) Synchronization system, receiving device including the same, communication system including the same, and synchronization method
US20100215135A1 (en) Synchronous processing apparatus, receiving apparatus and synchronous processing method
EP3258609B1 (en) Clear channel assessment
US9859931B2 (en) Receiving apparatus and signal processing method thereof
US9240816B2 (en) Timing synchronization system and method of super regenerative receiver based on ultra low power communication
WO2015092365A1 (en) Using multiple correlators to determine signal sent and frequency offset
CN107005516B (en) Inter-block interference suppression using null guard intervals
JP4964006B2 (en) Pulse signal receiving device, pulsed QPSK signal receiving device, and pulse signal receiving method
US10419261B2 (en) Decoding method and apparatus, and system therefor
US10939468B2 (en) Clear channel assessment
JP5942226B2 (en) Communication system, transmitter and receiver used therefor, and communication method
CN105323055A (en) Sequence detection method and device
EP3145143B1 (en) Differential detector
KR101602624B1 (en) Method for obtaining an optimum set of value of rate in zigbee and method thereof
JP2012109894A (en) Receiver circuit
KR102129285B1 (en) Method for simultaneously performing carrier frequency offset estimation and packet detection using binary correlator and segment sum feedback, and receiver using the method
JP5237665B2 (en) Synchronization establishment method, orthogonal frequency division multiplex modulation method, communication apparatus
EP3439256A1 (en) Synchronization device and method
JP3679356B2 (en) Detection circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150310

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20150312

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20150320

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160223

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160517

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160615

R151 Written notification of patent or utility model registration

Ref document number: 5962987

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees