JP2014068448A

JP2014068448A - 入力過電圧防止回路、及び電源装置

Info

Publication number: JP2014068448A
Application number: JP2012211256A
Authority: JP
Inventors: Yoshinori Aizawa; 吉範相沢
Original assignee: NEC Computertechno Ltd
Current assignee: NEC Computertechno Ltd
Priority date: 2012-09-25
Filing date: 2012-09-25
Publication date: 2014-04-17

Abstract

【課題】不必要な電力損失を発生することなく入力過電圧時に回路内の素子や電源装置を保護できる回路を提供する。
【解決手段】本発明の入力過電圧防止回路は、電源部の入力側に並列接続し、少なくともコンデンサとスイッチ素子を含み、スイッチ素子がＯＮ状態の場合のみ導通するバイパス部と、電源部および直流電源との間に並列接続し、直流電源からの入力電圧の上昇を検知して、バイパス部のスイッチ素子をＯＮ状態にし、正常動作時に前記スイッチ素子をＯＦＦにする検出部とを含む。
【選択図】図１

Description

本発明は、入力電圧が過電圧の時に回路内の素子や電源部を保護する回路、及び電源装置に関する。

直流入力のスイッチング電源装置において、入力過電圧を防止する回路が知られている。一方、スイッチング電源装置での電源遮断時、電源装置の入力源の回路内あるいはケーブルなど、入力源内に起因するインダクタンス成分から自己誘導作用により高圧の逆起電力が発生する。この逆起電力が、入力源からスイッチング電源装置の本体電源回路に入力すると、入力電圧が上昇し入力過電圧状態となる。その結果、本体電源回路内の素子に障害が発生する。入力過電圧防止回路は、入力過電圧から回路内の素子や電源装置（本体電源回路）を保護する。

入力過電圧を防止する回路の一例が特許文献１に記載されている。特許文献１に記載された回路は、入力電圧が所定の電圧以上に上昇した場合には、定電圧設定回路を作動させ、ＤＣ／ＤＣコンバータの一次入力側に所定の電圧以上の電圧が印加されないようにする。

また、特許文献２に記載された回路は、定電流源および基準電圧発生回路によって作成された基準電圧と、入力電圧から分圧されて得られたフィードバック電圧をコンパレータによって相互に比較し、両者の差に対応した誤差信号を、制御トランジスタを介して、電源に直列に挿入された出力トランジスタのベースに与えることで、出力トランジスタのベース電流を調整し、定電圧動作が行われる。

また、入力過電圧を防止する回路の他の例として、電源装置の入力源に、その電源装置に並列にバリスタを接続して入力過電圧から回路内の素子や電源装置を保護することも考えられる。

特開２００１−０９５２４０号公報特開２００１−１０９５３１号公報

しかしながら、上述した特許文献１に記載された技術は、直流電源に直列に限流抵抗を挿入しており、定常状態に到達するまで限流抵抗に電流が流れる。また、ＤＣ／ＤＣコンバータに対して並列にコンデンサが挿入されており、コンデンサ側回路には常時電流が流れる。また、特許文献２に記載された技術は、直流電源に直列に出力トランジスタを挿入しており、出力トランジスタには常に電流が流れる。また、特許文献１と同じく負荷に対して並列に出力コンデンサが挿入されており、出力コンデンサ側回路には常時電流が流れる。したがって、特許文献１および２に記載された技術は、不必要な電力損失が発生するという問題点がある。

また、入力源にバリスタを使用する場合、次のような問題点がある。すなわち、バリスタは、電流量に応じてバリスタ電圧が上昇していく特性を持っているため、精度良く入力電圧を抑えることができないという問題点がある。

本発明の目的の一例は、上述した問題点を解決できる入力過電圧防止回路および電源装置を提供することにある。

本発明の一形態における入力過電圧防止回路は、電源部の入力側に並列接続し、少なくともコンデンサとスイッチ素子を含み、前記スイッチ素子がＯＮ状態の場合に導通するバイパス部と、前記電源部および入力電源との間に並列接続し、前記入力電源からの入力電圧の上昇を検知して、前記バイパス部のスイッチ素子をＯＮ状態にし、正常動作時に前記スイッチ素子をＯＦＦにする検出部とを含む。

本発明の一形態における電源装置は、前述の入力過電圧防止回路と、それに並列に接続された電源部とを含む。

本発明によれば、不必要な電力損失を発生することなく入力過電圧時に回路内の素子や電源装置を保護できるという効果が得られる。

図１は、本発明の第一の実施形態の構成を示す回路図である。図２は、本発明の第二の実施形態の構成を示す回路図である。

次に、本発明の実施形態について図面を参照して詳細に説明する。

［第一の実施の形態］
図１は、本発明の第一の実施の形態における電源装置の回路図である。図１を参照すると、入力電源としての直流電源１が電源装置２の入力側に接続され、電源装置２の出力側には負荷３が接続される。直流電源１による入力電圧はＶｉｎ１とする。また、直流電源内やケーブルなど、電源装置２の入力源内に起因するインダクタンス成分４が発生する。

電源装置２は、電源部１３と、検出部１１と、バイパス部１２とを有する。電源部１３は、直流電源１からの直流電圧を負荷３に応じた直流電圧に変換する。検出部１１と、バイパス部１２とは、入力過電圧防止回路を構成する。電源装置２内において、電源部１３の入力電圧をＶｉｎ２とする。

入力過電圧防止回路の検出部１１は、直流電源１とバイパス部１２との間に並列に接続されている。検出部１１は、直流電源１に並列な抵抗２２及び抵抗２３の直列回路と、各抵抗の接続点に片方の入力が接続されるコンパレータ２５を含む。入力過電圧防止回路のバイパス部１２は、コンデンサ２６と抵抗２７とスイッチ素子としての半導体スイッチ２８の直列回路で構成される。バイパス部１２は、電源部１３の入力側に並列接続されている。ここで、半導体スイッチとはトランジスタのことであり、スイッチング作用を利用し、ベース電流によりエミッタ−コレクタ間の導通（以降ＯＮ状態と記載する）と遮断（以降ＯＦＦ状態と記載する）を制御する。

また、半導体スイッチ２８のベースはコンパレータ２５の出力に接続されている。コンパレータ２５の入力は、抵抗２３に掛かる電圧（入力電圧とも言う）Ｖ１１と基準電圧Ｖｒｅｆである。ここで、入力電圧Ｖ１１は直流電源１から電源装置２に入力される入力電圧Ｖｉｎ１を抵抗２２、２３で分圧した際の、抵抗２３の両端にかかる電圧である。基準電圧Ｖｒｅｆは定電圧源２４により発生する電圧である。また、抵抗２２、２３、定電圧源２４、コンパレータ２５で構成される、電圧の上昇を検知して半導体スイッチ２８のベースに出力する部分を検出部とする。

次に、第一の実施の形態における電源装置の動作について説明する。

本電源装置の正常動作時、つまりインダクタンス成分４の影響を無視できる場合、抵抗２２、２３の抵抗値比を調整し、コンパレータ２５の入力電圧Ｖ１１は基準電圧Ｖｒｅｆよりも下回るように設定する。この時、コンパレータ２５の出力はＯＦＦ状態となり、半導体スイッチ２８のベースにはコンパレータ２５からベース電流は供給されない。したがって半導体スイッチ２８はＯＦＦ状態となる。つまりバイパス部には電流は流れない。

入力過電圧状態時、例えば電源装置２が電源断となった場合、電源装置２の入力電流が急峻に減少し、エネルギーを蓄積させたインダクタンス成分４が、自己誘導作用により無視できない逆起電圧を発生させる。この結果、電源部１３の入力電圧Ｖｉｎ２が上昇し、入力電圧Ｖ１１は基準電圧Ｖｒｅｆを上回る。この時、コンパレータ２５の出力はＯＮ状態となり、半導体スイッチ２８のベースにはコンパレータ２５からベース電流が供給される。したがって半導体スイッチ２８はＯＮ状態となり、バイパス部１２に電流が流れる。このようにして、インダクタンス成分４に蓄積されたエネルギーは、導通したバイパス部１２のコンデンサ２６に吸収される。このため、Ｖｉｎ２は電圧上昇が抑えられる。

［第二の実施形態］
次に、本発明の第二の実施形態について図面を参照して詳細に説明する。以下、本実施形態の説明が不明確にならない範囲で、前述の説明と重複する内容については説明を省略する。

図２は、本発明の第二の実施の形態における回路図である。
電源装置２０は、電源部１３と、検出部２１と、バイパス部１２とを有する。検出部２１と、バイパス部１２とは、入力過電圧防止回路を構成する。電源装置２０内において、電源部１３の入力電圧をＶｉｎ２とする。

図２を参照すると、本実施形態における検出部２１は、第一の実施形態の検出部１１と比べて、抵抗２２、２３と定電圧源２４とコンパレータ２５の代わりに、ツェナーダイオード２９と抵抗２３との直列回路で検出部は構成される。バイパス部１２の半導体スイッチ２８のベースは、ツェナーダイオード２９のアノード側に接続する。

次に、第二の実施の形態における本回路の動作について説明する。

本回路の正常動作時、つまりインダクタンス成分４の影響を無視できる場合、ツェナーダイオード２９は、ツェナー電圧Ｖｚが電源部の入力電圧Ｖｉｎ２よりも上回るように選択する。この時、ツェナーダイオード２９はツェナー効果を発生させないので、ツェナーダイオード２９は導通せず、半導体スイッチ２８のベースにはツェナーダイオード２９からベース電流は供給されない。したがって半導体スイッチ２８はＯＦＦ状態となる。つまりバイパス部には電流は流れない。

入力過電圧状態時、例えば電源装置２が電源断となった場合、電源装置の入力電流が急峻に減少し、エネルギーを蓄積させたインダクタンス成分４が、自己誘導作用により無視できない逆起電圧を発生させる。この結果、電源部１３の入力電圧Ｖｉｎ２が上昇し、Ｖｉｎ２はツェナー電圧Ｖｚを上回る。ツェナーダイオード２９はツェナー効果を発生させるので、ツェナーダイオード２９は導通し、半導体スイッチ２８のベースにはツェナーダイオード２９からベース電流が供給される。したがって半導体スイッチ２８はＯＮ状態となりバイパス部１２に電流が流れる。このようにして、インダクタンス成分４に蓄積されたエネルギーは、導通したバイパス部１２のコンデンサ２６に吸収される。このため、Ｖｉｎ２は電圧上昇が抑えられる。

次に、本発明の第一の実施の形態および第二の実施の形態の効果について説明する。

上述した第一の実施の形態および第二の実施の形態における電源装置および入力過電圧防止回路は、不必要な電力損失を発生することなく入力過電圧時に電源装置内の素子や電源装置を保護できる。

その理由は、以下のような構成を含むからである。即ち、第一にバイパス部は電源部の入力側に並列接続し、少なくともコンデンサとスイッチ素子を含み、前記スイッチ素子がＯＮ状態の場合に導通する。そして、第二に、検出部は、電源部および入力電源との間に並列接続し、前記入力電源からの入力電圧の上昇を検知して、前記バイパス部のスイッチ素子をＯＮ状態にし、正常動作時に前記スイッチ素子をＯＦＦにする。このようにバイパス部は、電源装置の正常動作時には、スイッチ素子がＯＦＦになることで電流が流れない。また、正常動作時、直流電源と電源部の間に損失を発生させる素子が直列接続されない構成である。したがって、電源装置の正常動作時は入力過電圧防止回路による損失を抑えることができるため、不必要な電力損失を発生することなく入力過電圧時に回路内の素子や電源装置を保護できるという効果が得られる。

１直流電源
２、２０電源装置
３負荷
４インダクタンス成分
１１、２１検出部
１２バイパス部
１３電源部
２２、２３、２７抵抗
２４定電圧源
２５コンパレータ
２６コンデンサ
２８半導体スイッチ
２９ツェナーダイオード

Claims

電源部の入力側に並列接続し、少なくともコンデンサとスイッチ素子を含み、前記スイッチ素子がＯＮ状態の場合に導通するバイパス部と、
前記電源部および入力電源との間に並列接続し、前記入力電源からの入力電圧の上昇を検知して、前記バイパス部のスイッチ素子をＯＮ状態にし、正常動作時に前記スイッチ素子をＯＦＦにする検出部と
を含む入力過電圧防止回路。
前記検出部は、コンパレータを含み、
前記コンパレータは、前記入力電圧と基準電圧とを比較し、
前記入力電圧が前記基準電圧を上回った場合に、前記コンパレータが前記バイパス部の前記スイッチ素子をＯＮ状態にする請求項１記載の入力過電圧防止回路。
前記検出部の構成にツェナーダイオードを含み、
前記ツェナーダイオードは、入力電圧がツェナー電圧を上回った場合に導通し、
前記バイパス部の前記スイッチ素子をＯＮ状態にする請求項１記載の入力過電圧防止回路。
前記バイパス部のコンデンサは、電源遮断時発生する逆起電力を蓄積する請求項１ないし３のいずれか一項に記載の入力過電圧防止回路。
請求項１ないし４のいずれか一項に記載の入力過電圧防止回路と、
前記入力過電圧防止回路と並列に接続された電源部とを含む電源装置。