JP2014067994A - 窒化物半導体ウェーハ、窒化物半導体素子及び窒化物半導体ウェーハの製造方法 - Google Patents
窒化物半導体ウェーハ、窒化物半導体素子及び窒化物半導体ウェーハの製造方法 Download PDFInfo
- Publication number
- JP2014067994A JP2014067994A JP2013143234A JP2013143234A JP2014067994A JP 2014067994 A JP2014067994 A JP 2014067994A JP 2013143234 A JP2013143234 A JP 2013143234A JP 2013143234 A JP2013143234 A JP 2013143234A JP 2014067994 A JP2014067994 A JP 2014067994A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- buffer
- nitride semiconductor
- buffer layer
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
- Led Devices (AREA)
Abstract
【解決手段】シリコン基板40、第1バッファ部51、シリコン含有部55及び上層部15を備えた窒化物半導体ウェーハ110において、第1バッファ部51は、シリコン基板40の上に設けられ、窒化物半導体を含む第1〜第nバッファ層BF1〜BFnを有する。第1〜第nバッファ層BF1〜BFnのうちの第iバッファ層BFiは、格子長Wiを有し、第iバッファ層BFi上の第(i+1)バッファ層BF(i+1)は、格子長W(i+1)を有し、第iバッファ層BFi及び第(i+1)バッファ層BF(i+1)は、0.003≦(W(i+1)−Wi)/Wi≦0.008の関係を満たす。シリコン含有部55は、第1バッファ部51の上に設けられる。上層部15は、窒化物半導体を含み、シリコン含有部55の上に設けられる。
【選択図】図1
Description
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
本実施形態に係る窒化物半導体ウェーハ110は、例えば、半導体発光素子、半導体受光素子、または、電子デバイスなどの窒化物半導体素子の製造に用いられる。半導体発光素子は、例えば、発光ダイオード(LED)及びレーザダイオード(LD)などを含む。半導体受光素子は、例えば、フォトダイオード(PD)などを含む。電子デバイスは、例えば、高電子移動度トランジスタ(HEMT)、ヘテロ接合バイポーラトランジスタ(HBT)、電界トランジスタ(FET)及びショットキーバリアダイオード(SBD)などを含む。
図1に表したように、本実施形態に係る窒化物半導体ウェーハ110は、シリコン基板40と、第1バッファ部51と、シリコン含有部55と、上層部15と、を備える。
第1バッファ部51は、シリコン基板40の上に設けられる。シリコン含有部55は、第1バッファ部51の上に設けられる。シリコン含有部55は、シリコンを含む。上層部15は、シリコン含有部55の上に設けられる。上層部15は、窒化物半導体を含む。上層部15は、第2バッファ部52と機能層10sとの少なくともいずれかを含む。第2バッファ部52は、シリコン含有部55の上に設けられる。第2バッファ部52は、窒化物半導体を含む。機能層10sは、第2バッファ部52の上に設けられる。機能層10sは、窒化物半導体を含む。機能層10sは、不純物を含む不純物含有層ILを含む。不純物含有層ILの不純物の濃度は、第2バッファ部52の不純物の濃度よりも高い。
本願明細書において、「積層」とは、互いに接して重ねられる場合の他に、間に他の層が挿入されて重ねられる場合も含む。また、「上に設けられる」とは、直接接して設けられる場合の他に、間に他の層が挿入されて設けられる場合も含む。
[数1]
LM=(W(i+1)−Wi)/Wi ×100(%) … (1)
以下では、AlN層とGaN層との物性値から得られるa軸方向の格子不整合率をLMc、AlN層とGaN層との実験値から得られるa軸方向の格子不整合率をLMt、第1バッファ層BF1〜第nバッファ層BFnにおいて、隣接する2つのバッファ層のa軸方向の格子不整合率をLMxと表記して説明する。
例えば、第1バッファ層BF1〜第nバッファ層BFnにおいて、隣接する2つのバッファ層のa軸方向の格子不整合率LMxは、全て0.3%≦LMx≦0.8%の関係を満たす。
すなわち、第1バッファ部51は、第1バッファ層BF1〜第5バッファ層BF5を有する。第1バッファ層BF1は、シリコン基板40の上に設けられる。第2バッファ層BF2は、第1バッファ層BF1の上に設けられる。第3バッファ層BF3は、第2バッファ層BF2の上に設けられる。第4バッファ層BF4は、第3バッファ層BF3の上に設けられる。第5バッファ層BF5は、第4バッファ層BF4の上に設けられる。この例においては、第5バッファ層BF5が、第nバッファ層BFnである。
図2の横軸は、<11−20>方向の格子定数の逆数Qxであり、縦軸は、<0004>方向の格子定数の逆数Qzである。
図2は、窒化物半導体ウェーハ110(x0=0、x1=1、x2=0.5、x3=0.3、x4=0.15、及び、x5=0)の逆格子空間マッピングの測定結果を表す。
図2に表したように、隣接する2つのバッファ層において、a軸方向の格子不整合率LMxは、0.46%、0.66%、0.34%及び0.63%である。このように、窒化物半導体ウェーハ110においては、隣接する2つのバッファ層におけるa軸方向の格子不整合率LMxが、全て0.3%≦LMx≦0.8%の関係を満たしている。
図3は、以下の参考例における逆格子マッピングの測定結果を示す。参考例においては、AlN層とGaN層との間に、複数のAlGaN層が設けられており、複数のAlGaN層において、Alの組成比を均等に分けている。
図3に表したように、参考例では、隣接する2つのバッファ層のa軸方向の格子不整合率LMxは、0.12%、0.55%、0.47%及び0.96%である。このように、第1バッファ層BF1と第2バッファ層BF2とのa軸方向の格子不整合率LMxが、0.12%であり、0.3%以下である。そして、第4バッファ層BF4と第5バッファ層BF5とのa軸方向の格子不整合率LMxが、0.96%であり、0.8%以上である。
図4(a)〜図4(d)は、第1バッファ部51の上にシリコン含有層55を形成し、その後シリコン含有層55の上に第2バッファ部52の一部となるGaNを形成した試料のSEM(Scanning Electron Microscope:走査型電子顕微鏡)顕微鏡写真である。
図4(b)は、図4(a)と同じ試料を倍率を拡大させて撮影した拡大写真である。
すなわち、図4(c)の試料のシリコン含有部55の厚さは、図4(a)の試料のシリコン含有部55の厚さよりも厚い。
図4(d)は、図4(c)と同じ試料を倍率を拡大させて撮影した拡大写真である。
図5は、第1の実施形態に係る窒化物半導体ウェーハの特性を例示する表である。
図5は、第1試料SP01〜第3試料SP03の3つの試料の第1バッファ層BF1〜第5バッファ層BF5の成長条件を表す。実験では、図5に表す成長条件に基づいて第1試料SP01〜第3試料SP03を作製し、第1試料SP01〜第3試料SP03の特性が評価される。
・シリコン基板40の厚さt0(μm)及び第1〜第5バッファ層BF1〜BF5のそれぞれの厚さt1(nm)、t2(nm)、t3(nm)、t4(nm)及びt5(nm)、
・第1〜第5バッファ層BF1〜BF5を成膜するときの、それぞれの成長温度GT1(℃)、成長温度GT2(℃)、成長温度GT3(℃)、成長温度GT4(℃)及び成長温度GT5(℃)、
・第1〜第5バッファ層BF1〜BF5を成膜するときの、それぞれのトリメチルアルミニウム(TMA)ガスの流量TMA1(ccm:cc/minute)、TMA2(ccm)、TMA3(ccm)、TMA4(ccm)及びTMA5(ccm)、
・第1〜第5バッファ層BF1〜BF5を成膜するときの、それぞれのアンモニア(NH3)ガスの流量N1(lm:liter/minute)、流量N2(lm)、流量N3(lm)、流量N4(lm)、及び流量N5(lm)、
・第1〜第5バッファ層BF1〜BF5を成膜するときの成長速度GR1(nm/minute)、成長速度GR2(nm/minute)、成長速度GR3(nm/minute)、成長速度GR4(nm/minute)及び成長速度GR5(nm/minute)、
・第2〜第5バッファ層BF2〜BF5のそれぞれのAlの組成比x2、x3及びx4。
なお、この実験では、第1バッファ層BF1におけるAl組成比x1は1であり、第5バッファ層BF5におけるAl組成比x5は0である。
成長速度GR1〜成長速度GR5は、膜厚を成長時間で割ることで求められる。
図6は、第1試料SP01〜第3試料SP03において、第1バッファ層BF1〜第5バッファ層BF5を順次成膜したときのシリコン基板40の曲率の変化を表す。
図6の縦軸は、窒化物半導体ウェーハの曲率CF(km−1)であり、横軸は、第1バッファ部51の厚さT(nm)である。厚さTの0nmは、シリコン基板40と第1バッファ層BF1との界面に相当する。
(2)式においては、シリコン基板40の曲率Kと、シリコン基板40の曲率半径Rと、シリコン基板40の弾性係数Msと、窒化物半導体層(例えば第1バッファ層BF1〜第5バッファ層BF5)の薄膜応力σfと、窒化物半導体層の薄膜厚さhfと、シリコン基板40の厚さhsと、が示される。
図7は、第1試料SP01〜第3試料SP03の特性及びシリコン基板40の曲率の変化の測定結果を表す。
・第2バッファ層BF2のa軸方向の緩和率SR2、第3バッファ層BF3のa軸方向の緩和率SR3、第4バッファ層BF4のa軸方向の緩和率SR4、第5バッファ層BF5のa軸方向の緩和率SR5、
・第2〜第5バッファ層BF2〜BF5をそれぞれ100nmの厚さまで成膜したことにともなうシリコン基板40の曲率の変化量CF2a(km−1)、CF3a(km−1)、CF4a(km−1)及びCF5a(km−1)、
・第2〜第5バッファ層BF2〜BF5の成膜にともなうシリコン基板40の曲率の変化量CF2(km−1)、CF3(km−1)、CF4(km−1)及びCF5(km−1)、
・CF2a、CF3a、CF4a及びCF5aの合計の曲率の変化量CFa(km−1)、及び、
・CF2、CF3、CF4及びCF5の合計の曲率の変化量CFt(km−1)、
が示されている。
(3)式においては、第iバッファ層BFiのa軸方向の格子長a1、第(i+1)バッファ層BF(i+1)のa軸方向の格子長a2、及び、第(i+1)バッファ層BF(i+1)の完全に緩和したa軸方向の格子長a2Rが示される。第(i+1)バッファ層BF(i+1)のa軸方向の格子長a2が第iバッファ層BFiのa軸方向の格子長a1に一致する場合(完全に歪んでいる場合)に、第(i+1)バッファ層BF(i+1)のa軸方向の緩和率SRiは、0になる。また、第(i+1)バッファ層BF(i+1)のa軸方向の格子長a2が第(i+1)バッファ層BF(i+1)の完全に緩和したa軸方向の格子長a2Rに一致する場合(完全に緩和している場合)に、第(i+1)バッファ層BF(i+1)のa軸方向の緩和率SRiは、1になる。第(i+1)バッファ層BF(i+1)のa軸方向の格子長a2と第iバッファ層BFiのa軸方向の格子長a1とのa軸方向の格子不整合率が小さく、第(i+1)バッファ層BF(i+1)の膜厚が薄いほど、第(i+1)バッファ層BF(i+1)のa軸方向の緩和率SRiは、0に近づく。
図8は、第1の実施形態に係る窒化物半導体ウェーハの特性を例示するグラフ図である。
図8は、第1試料SP01〜第3試料SP03の曲率の変化量CF2a、CF3a、CF4a及びCF5aをプロットしたグラフ図である。図8の縦軸は、シリコン基板40の曲率の変化量CF(km−1)であり、横軸は、隣接する2つのバッファ層のa軸方向の格子不整合率LMx(%)である。図8は、100nmの厚さの窒化物半導体層を形成した場合の、格子不整合率LMxと、曲率の変化量CFと、の関係の一例である。
図9の縦軸は、刃状転位密度EDD(cm−2)であり、横軸は、シリコン含有部55の成長時間TSi(minute)である。図9は、窒化物半導体ウェーハ110の構成において、シリコン含有部55の成長時間TSiを変化させた複数の試料を作製し、これら複数の試料の刃状転位密度EDDを測定した実験の結果を表す。この実験においては、SiH4が、シリコンの原料ガスとして用いられる。この実験において、シリコン含有部55の成長温度は1040℃であり、SiH4の流量は、350lmである。また、バッファ部52の成長温度は、1090℃である。なお、刃状転位密度EDD(cm−2)は、例えば、X線回折法のロッキングカーブの半値幅から求めることができる。
図10の縦軸は、刃状転位密度EDD(cm−2)であり、横軸は、第2バッファ部52の成長開始から5分間のNH3ガスの流量FRN(lm)である。図10は、窒化物半導体ウェーハ110の構成において、NH3ガスの流量FRNを変化させて第2バッファ部52を形成した複数の試料を作製し、これら複数の試料の刃状転位密度EDDを測定した実験の結果を表す。この実験において、シリコン含有部55の成長時間TSiは、3分であり、成長温度は1040℃である。シリコンの原料ガスは、SiH4であり、SiH4の流量は、350lmである。また、第2バッファ部52の成長温度は1090℃であり、TMGaの流量は、56.4ccmである。第2バッファ部52の成長においては、成長開始から5分後に、NH3ガスの流量を40lmとしている。
図11に表したように、窒化物半導体ウェーハ111において、第1バッファ部51は、第1バッファ層BF1〜第4バッファ層BF4の4層の窒化物半導体層を含む。
この例において、第4バッファ層BF4は、Alx4Ga1−x4N(0≦x4<x3)を含む。この例において、第4バッファ層BF4は、例えば、AlGaNを含む。第4バッファ部BF4のAl組成比x4は、例えば、0.15である。
図12に表したように、窒化物半導体ウェーハ112において、機能層10sは、第1半導体層10と、第2半導体層20と、発光層30と、積層部32と、を含む。すなわち、窒化物半導体ウェーハ112は、半導体発光素子を窒化物半導体素子として製造するためのウェーハである。
図13に表したように、発光層30は、複数の障壁層33と、複数の障壁層33どうしの間に設けられた井戸層34と、を含む。例えば、複数の障壁層33と複数の井戸層34とが、Z軸方向に沿って交互に積層される。
図14に表したように、積層部32は、交互に積層された複数の高バンドギャップエネルギー層35と複数の低バンドギャップエネルギー層36とを含む。複数の高バンドギャップエネルギー層35は、窒化物半導体を含む。複数の低バンドギャップエネルギー層36は、窒化物半導体を含む。複数の低バンドギャップエネルギー層36のそれぞれのバンドギャップエネルギーは、複数の高バンドギャップエネルギー層35のそれぞれのバンドギャップエネルギーよりも低い。複数の低バンドギャップエネルギー層36のそれぞれのバンドギャップエネルギーは、複数の井戸層34のそれぞれのバンドギャップエネルギーよりも高い。
積層部32は、例えば、超格子層である。
中間層60は、第2バッファ部52と機能層10sとの間に設けられる。中間層60は、第1層61と、第2層62と、第3層63とを含む。第2層62は、第1層61の上に設けられる。第3層63は、第1層61の上において、第1層61と第2層62との間に設けられる。例えば、第1層61と第3層63と第2層62との順に積層されたセットが、Z軸方向に沿って複数積層される。
下地層70は、第2バッファ部52と機能層10sとの間に設けられる。この例において、下地層70は、中間層60と機能層10sとの間に設けられる。下地層70は、窒化物半導体を含む。下地層70に含まれる不純物の濃度は、機能層10sに含まれる不純物の濃度よりも低い。下地層70に含まれる不純物の濃度は、第1半導体層10に含まれる不純物の濃度よりも低い。下地層70には、例えば、ノンドープのGaN層(i−GaN層)が用いられる。下地層70の厚さは、例えば、1000nm以上である。
図15の縦軸は、刃状転位密度(cm−2)であり、横軸は、シリコン含有部55の成長時間TSi(minute)である。図15は、窒化物半導体ウェーハ112の構成において、シリコン含有部55の成長時間TSiを変化させた複数の試料を作製し、これら複数の試料の刃状転位密度を測定した実験の結果を表す。この実験においては、シリコン含有部55の成長温度は1040℃である。この実験においては、SiH4が、シリコンの原料ガスとして用いられ、SiH4の流量は、350lmである。
このように、窒化物半導体ウェーハ112においても、クラックを抑制し、転位密度を低減させることができる。
図16に表したように、窒化物半導体ウェーハ113において、機能層10sは、第2バッファ部52の上に設けられた第3半導体層83と、第3半導体層83の上に設けられ、第3半導体層83よりも大きいバンドギャップを有する第4半導体層84と、を含む。この窒化物半導体ウェーハ114は、例えば、GaN系HEMTを窒化物半導体素子として製造するためのウェーハである。
この窒化物半導体ウェーハ113においても、クラックを抑制し、転位密度を低減させることができる。
図17は、第2の実施形態に係る窒化物半導体素子の構成を例示する模式的断面図である。
図17に表したように、本実施形態に係る窒化物半導体素子210は、第1バッファ部51と、シリコン含有部55と、上層部15と、を備える。上層部15は、第2バッファ部52と機能層10sとを含む。
窒化物半導体素子210は、窒化物半導体ウェーハ110によって製造される。第1バッファ部51は、シリコン基板40の上に形成される。窒化物半導体素子210において、シリコン基板40は、省略可能である。第1バッファ部51、シリコン含有部55、第2バッファ部52及び機能層10sに関しては、第1の実施形態に関して説明した構成を適用することができる。
これにより、クラックを抑制し、転位密度を低減させた窒化物半導体素子210が提供される。
本実施形態は、窒化物半導体ウェーハの製造方法に係る。本実施形態は、窒化物半導体素子の製造方法の一部に対応する。
図18(a)〜図18(e)は、第3の実施形態に係る窒化物半導体ウェーハの製造方法を例示する工程順模式的断面図である。
図18(a)に表したように、シリコン基板40の上に第1バッファ層BF1を形成する。例えば、120nmの厚さのAlN層を第1バッファ層BF1として形成する。第1バッファ層BF1の上に、第2バッファ層BF2を形成する。例えば、厚さ100nm、Al組成比50%のAlGaN層を第2バッファ層BF2として形成する。第2バッファ層BF2の上に、第3バッファ層BF3を形成する。例えば、厚さ200nm、Al組成比30%のAlGaN層を第3バッファ層BF3として形成する。第3バッファ層BF3の上に、第4バッファ層BF4を形成する。例えば、厚さ250nm、Al組成比15%のAlGaN層を第4バッファ層BF4として形成する。第4バッファ層BF4の上に、第5バッファ層BF5を形成する。例えば、360nmの厚さのGaN層を第5バッファ層BF5として形成する。これにより、シリコン基板40の上に、第1バッファ部51を形成する。
以上により、窒化物半導体ウェーハ113が完成する。
図19に表したように、実施形態に係る窒化物半導体ウェーハの製造方法は、第1バッファ部51を形成するステップS110と、シリコン含有部55を形成するステップS120と、上層部15を形成するステップS130と、を含む。
これにより、クラックを抑制し、転位密度を低減させた窒化物半導体ウェーハが製造される。
また、各具体例のいずれか2つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
Claims (5)
- シリコン基板と、
前記シリコン基板の上に設けられ、窒化物半導体を含む第1〜第nバッファ層(nは、2以上9以下の整数)を有する第1バッファ部であって、前記第1〜第nバッファ層のうちの第iバッファ層(iは、1以上n未満の整数)は、前記第1バッファ層の主面に対して平行な第1方向の格子長Wiを有し、前記第iバッファ層の上に設けられた第(i+1)バッファ層は、前記第1方向の格子長W(i+1)を有し、前記第1〜第nバッファ層において、前記第iバッファ層及び前記第(i+1)バッファ層が、0.003≦(W(i+1)−Wi)/Wi≦0.008の関係を満たす第1バッファ部と、
前記第1バッファ部の上に設けられ、シリコンを含むシリコン含有部と、
前記シリコン含有部の上に設けられ、窒化物半導体を含む上層部と、
を備え、
前記上層部の転位密度は、前記第1バッファ部の転位密度よりも少ない窒化物半導体ウェーハ。 - 前記第1バッファ部は、前記第1〜第nバッファ層の全てにおいて、前記第iバッファ層及び前記第(i+1)バッファ層が、0.003≦(W(i+1)−Wi)/Wi≦0.008の関係を満たす請求項1記載の窒化物半導体ウェーハ。
- 前記上層部は、
前記シリコン含有部の上に設けられ、窒化物半導体を含む第2バッファ部と、
前記第2バッファ部の上に設けられ、窒化物半導体を含む機能層と、
を含み、
前記機能層は、不純物を含む不純物含有層を含み、
前記不純物含有層の不純物の濃度は、前記第2バッファ部の不純物の濃度よりも高い請求項1または2に記載の窒化物半導体ウェーハ。 - シリコン基板の上に形成され、窒化物半導体を含む第1〜第nバッファ層(nは、2以上9以下の整数)を有する第1バッファ部であって、前記第1〜第nバッファ層のうちの第iバッファ層(iは、1以上n未満の整数)は、前記第1バッファ層の主面に対して平行な第1方向の格子長Wiを有し、前記第iバッファ層の上に設けられた第(i+1)バッファ層は、前記第1方向の格子長W(i+1)を有し、前記第1〜第nバッファ層において、前記第iバッファ層及び前記第(i+1)バッファ層が、0.003≦(W(i+1)−Wi)/Wi≦0.008の関係を満たす第1バッファ部と、
前記第1バッファ部の上に設けられ、シリコンを含むシリコン含有部と、
前記シリコン含有部の上に設けられ、窒化物半導体を含む上層部と、
を備え、
前記上層部は、
前記シリコン含有部の上に設けられ、窒化物半導体を含む第2バッファ部と、
前記第2バッファ部の上に設けられ、窒化物半導体を含む機能層と、
を含み、
前記上層部の転位密度は、前記第1バッファ部の転位密度よりも少ない窒化物半導体素子。 - 窒化物半導体を含む第1〜第nバッファ層(nは、2以上9以下の整数)を有する第1バッファ部であって、前記第1〜第nバッファ層のうちの第iバッファ層(iは、1以上n未満の整数)は、前記第1バッファ層の主面に対して平行な第1方向の格子長Wiを有し、前記第iバッファ層の上に設けられた第(i+1)バッファ層は、前記第1方向の格子長W(i+1)を有し、前記第1〜第nバッファ層において、前記第iバッファ層及び前記第(i+1)バッファ層が、0.003≦(W(i+1)−Wi)/Wi≦0.008の関係を満たす第1バッファ部を、シリコン基板の上に形成する工程と、
前記第1バッファ部の上に、シリコンを含むシリコン含有部を形成する工程と、
前記シリコン含有部の上に、窒化物半導体を含み、転位密度が前記第1バッファ部の転位密度よりも少ない上層部を形成する工程と、
を備えた窒化物半導体ウェーハの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013143234A JP5996489B2 (ja) | 2013-07-09 | 2013-07-09 | 窒化物半導体ウェーハ、窒化物半導体素子及び窒化物半導体ウェーハの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013143234A JP5996489B2 (ja) | 2013-07-09 | 2013-07-09 | 窒化物半導体ウェーハ、窒化物半導体素子及び窒化物半導体ウェーハの製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012212884A Division JP5421442B1 (ja) | 2012-09-26 | 2012-09-26 | 窒化物半導体ウェーハ、窒化物半導体素子及び窒化物半導体ウェーハの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014067994A true JP2014067994A (ja) | 2014-04-17 |
JP5996489B2 JP5996489B2 (ja) | 2016-09-21 |
Family
ID=50744061
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013143234A Active JP5996489B2 (ja) | 2013-07-09 | 2013-07-09 | 窒化物半導体ウェーハ、窒化物半導体素子及び窒化物半導体ウェーハの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5996489B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018041786A (ja) * | 2016-09-06 | 2018-03-15 | 富士通株式会社 | 半導体結晶基板、半導体装置、半導体結晶基板の製造方法及び半導体装置の製造方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10151092A1 (de) * | 2001-10-13 | 2003-05-08 | Armin Dadgar | Verfahren zur Herstellung von planaren und rißfreien Gruppe-III-Nitrid-basierten Lichtemitterstrukturen auf Silizium Substrat |
WO2011039181A1 (de) * | 2009-09-30 | 2011-04-07 | Osram Opto Semiconductors Gmbh | Verfahren zur herstellung einer leuchtdiode |
WO2011055774A1 (ja) * | 2009-11-06 | 2011-05-12 | 日本碍子株式会社 | 半導体素子用エピタキシャル基板、半導体素子、および半導体素子用エピタキシャル基板の製造方法 |
US20120074385A1 (en) * | 2010-09-28 | 2012-03-29 | Samsung Electronics Co., Ltd. | Semiconductor Devices And Methods of Manufacturing The Same |
JP2012109345A (ja) * | 2010-11-16 | 2012-06-07 | Rohm Co Ltd | 窒化物半導体素子および窒化物半導体パッケージ |
WO2012089703A1 (en) * | 2010-12-26 | 2012-07-05 | Azzurro Semiconductors Ag | Group-iii-nitride based layer structure and semiconductor device |
-
2013
- 2013-07-09 JP JP2013143234A patent/JP5996489B2/ja active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10151092A1 (de) * | 2001-10-13 | 2003-05-08 | Armin Dadgar | Verfahren zur Herstellung von planaren und rißfreien Gruppe-III-Nitrid-basierten Lichtemitterstrukturen auf Silizium Substrat |
WO2011039181A1 (de) * | 2009-09-30 | 2011-04-07 | Osram Opto Semiconductors Gmbh | Verfahren zur herstellung einer leuchtdiode |
WO2011055774A1 (ja) * | 2009-11-06 | 2011-05-12 | 日本碍子株式会社 | 半導体素子用エピタキシャル基板、半導体素子、および半導体素子用エピタキシャル基板の製造方法 |
US20120074385A1 (en) * | 2010-09-28 | 2012-03-29 | Samsung Electronics Co., Ltd. | Semiconductor Devices And Methods of Manufacturing The Same |
JP2012109345A (ja) * | 2010-11-16 | 2012-06-07 | Rohm Co Ltd | 窒化物半導体素子および窒化物半導体パッケージ |
WO2012089703A1 (en) * | 2010-12-26 | 2012-07-05 | Azzurro Semiconductors Ag | Group-iii-nitride based layer structure and semiconductor device |
JP2014509445A (ja) * | 2010-12-26 | 2014-04-17 | アズッロ セミコンダクターズ アクチエンゲゼルシャフト | Iii族元素の窒化物に基づく層構造および半導体素子 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018041786A (ja) * | 2016-09-06 | 2018-03-15 | 富士通株式会社 | 半導体結晶基板、半導体装置、半導体結晶基板の製造方法及び半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5996489B2 (ja) | 2016-09-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5362085B1 (ja) | 窒化物半導体ウェーハ、窒化物半導体素子及び窒化物半導体ウェーハの製造方法 | |
JP5421442B1 (ja) | 窒化物半導体ウェーハ、窒化物半導体素子及び窒化物半導体ウェーハの製造方法 | |
US9349590B2 (en) | Method for manufacturing nitride semiconductor layer | |
JP5228122B1 (ja) | 窒化物半導体素子及び窒化物半導体ウェーハ | |
US10008571B2 (en) | Semiconductor wafer, semiconductor device, and method for manufacturing nitride semiconductor layer | |
US8692287B2 (en) | Nitride semiconductor device, nitride semiconductor wafer, and method for manufacturing nitride semiconductor layer | |
US9679974B2 (en) | Nitride semiconductor element, nitride semiconductor wafer, and method for forming nitride semiconductor layer | |
JP6302254B2 (ja) | 窒化物半導体素子、窒化物半導体ウェーハ、及び、窒化物半導体素子の製造方法 | |
JP5996489B2 (ja) | 窒化物半導体ウェーハ、窒化物半導体素子及び窒化物半導体ウェーハの製造方法 | |
JP2014068018A (ja) | 半導体発光素子及び半導体発光素子の製造方法 | |
JP5996499B2 (ja) | 半導体発光素子及び半導体発光素子の製造方法 | |
JP5925708B2 (ja) | 窒化物半導体素子及びウェーハ | |
JP6437083B2 (ja) | 半導体ウェーハ及び半導体素子 | |
US8779437B2 (en) | Wafer, crystal growth method, and semiconductor device | |
JP6264628B2 (ja) | 半導体ウェーハ、半導体素子及び窒化物半導体層の製造方法 | |
JP5833202B2 (ja) | 窒化物半導体素子及びウェーハ | |
JP2014063988A (ja) | 半導体ウェーハ、半導体素子及び窒化物半導体層の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150603 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160127 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160203 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160307 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160727 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160824 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5996489 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |