JP2014060851A - Dc-dc converter - Google Patents
Dc-dc converter Download PDFInfo
- Publication number
- JP2014060851A JP2014060851A JP2012204346A JP2012204346A JP2014060851A JP 2014060851 A JP2014060851 A JP 2014060851A JP 2012204346 A JP2012204346 A JP 2012204346A JP 2012204346 A JP2012204346 A JP 2012204346A JP 2014060851 A JP2014060851 A JP 2014060851A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- current
- pwm signal
- pwm
- command value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Abstract
Description
本発明の実施形態は、ブリッジ回路を構成する複数のスイッチング素子をスイッチング制御することで、入力される直流電源電圧を変圧して出力するDCDCコンバータに関する。 Embodiments described herein relate generally to a DCDC converter that transforms and outputs an input DC power supply voltage by switching control of a plurality of switching elements that form a bridge circuit.
バッテリなどの直流電圧を昇圧して出力するDCDCコンバータには、複数個のチョッパ回路部(ブリッジ回路の各相アーム部)を備えたものがある。そして、各チョッパ回路部におけるスイッチング素子のオン状態からオフ状態への切り替えタイミングを、チョッパ回路部間で互いにずらすことで、スイッチングの状態を切り替えるタイミングを等間隔とするものが提案されている(例えば特許文献1,非特許文献1参照)。
Some DCDC converters that boost and output a DC voltage such as a battery include a plurality of chopper circuit sections (each phase arm section of a bridge circuit). And the thing which makes the timing which switches a switching state equal intervals by shifting the switching timing from the ON state of the switching element in each chopper circuit part to an OFF state mutually between chopper circuit parts (for example, is proposed) (See
このように、スイッチング状態の切り替えタイミングが等間隔になると、チョッパ回路部のコイルを流れる電流の増加及び減少の周期が互いに同一で、且つ、この電流の周期的な増加及び減少が等間隔に生じるようになる。また、前記電流がピークとなるタイミングも等間隔で生じるようになる。これにより、DCDCコンバータ内のリップル電流を低減することが可能となり、リアクトルや平滑コンデンサを小型にしてコンバータ全体の小型化を図ることができる。 As described above, when the switching timing of the switching state is equally spaced, the increase and decrease periods of the current flowing through the coil of the chopper circuit unit are the same, and the periodic increase and decrease of this current occur at equal intervals. It becomes like this. Further, the timing when the current peaks is generated at equal intervals. As a result, the ripple current in the DCDC converter can be reduced, and the reactor and the smoothing capacitor can be downsized to reduce the size of the entire converter.
しかしながら、上記のような多相構成のコンバータについては、各相毎の素子のばらつき等によって通電する電流が均等にならないという問題がある。そのため、制御精度を向上させるには、各相毎に電流センサを配置し、検出した相電流に基づき各相を個別に制御する必要がある。すると、その分だけ回路が大型化することになり、コンバータを多相構成にすることのメリットを十分に享受できなくなってしまう。
そこで、1個の電流センサにより検出された電流に基づいて変圧動作を行うことができるDCDCコンバータを提供する。
However, the converter having the multi-phase configuration as described above has a problem that currents to be supplied are not uniform due to variations in elements for each phase. Therefore, in order to improve the control accuracy, it is necessary to arrange a current sensor for each phase and control each phase individually based on the detected phase current. As a result, the circuit becomes larger by that amount, and the advantage of having a multi-phase converter cannot be fully enjoyed.
Therefore, a DCDC converter capable of performing a transformation operation based on a current detected by one current sensor is provided.
実施形態によれば、N(≧2)相ブリッジ回路を備えるDCDCコンバータにおいて、N相ブリッジ回路の出力端子の何れか一方と平滑コンデンサとの間に単一の電流センサを配置する。PWM信号生成手段は、PWM制御周波数のN倍の周波数となるキャリアを用い、制御周期をN等分した区間の中心位相を、各相PWM信号のパルスを発生させる起点とし、前記パルスの幅をそれぞれの起点より両位相方向に増加させてN相PWM信号を生成し、N相ブリッジ回路を構成する各スイッチング素子に出力する。 According to the embodiment, in a DCDC converter including an N (≧ 2) phase bridge circuit, a single current sensor is disposed between any one of the output terminals of the N phase bridge circuit and the smoothing capacitor. The PWM signal generation means uses a carrier having a frequency N times the PWM control frequency, uses the central phase of the section obtained by equally dividing the control period as N as a starting point for generating a pulse of each phase PWM signal, and sets the width of the pulse to An N-phase PWM signal is generated by increasing in both phase directions from the respective starting points, and is output to each switching element constituting the N-phase bridge circuit.
電流分離抽出手段は、電流センサによって検出される電流を、PWM信号の1制御周期内に、前記キャリアに同期したタイミングで複数回サンプリングして得られた値から、N相リアクトルのそれぞれに個別に流れる電流を分離して抽出する。そして、PWM指令値生成手段は、電流指令値と電流分離抽出手段によって抽出された各相リアクトル電流とに基づいて、PWM信号生成手段に出力するPWM指令値を生成する。 The current separation / extraction means individually detects each of the N-phase reactors from a value obtained by sampling the current detected by the current sensor a plurality of times at a timing synchronized with the carrier within one control cycle of the PWM signal. The current that flows is separated and extracted. The PWM command value generation unit generates a PWM command value to be output to the PWM signal generation unit based on the current command value and each phase reactor current extracted by the current separation extraction unit.
(第1実施形態)
以下、第1実施形態について図1ないし図17を参照して説明する。図1は、DCDCコンバータの構成を示すものである。バッテリ電源1(直流電源)の正側端子は、一端が共通に接続された3相リアクトル2U,2V,2Wを介して、スイッチング回路(3相ブリッジ回路,N=3)3の各相入力端子4U,4V,4Wにそれぞれ接続されている。スイッチング回路3は、6個のIGBT(スイッチング素子)5U,5V,5W及び5X,5Y,5Zを3相ブリッジ接続して構成されており、IGBT5U,5V,5Wのエミッタが各相入力端子4U,4V,4Wとなっている。また、IGBTのコレクタ,エミッタ間にはフリーホイールダイオードが接続されている。
(First embodiment)
Hereinafter, a first embodiment will be described with reference to FIGS. FIG. 1 shows the configuration of a DCDC converter. The positive side terminal of the battery power source 1 (DC power source) is an input terminal for each phase of the switching circuit (three-phase bridge circuit, N = 3) 3 via the three-
バッテリ電源1の負側端子は、基準電源線6を介してIGBT5X,5Y,5Zのエミッタに接続されている。また、IGBT5U,5V,5Wのコレクタは、出力電源線7に接続されている。そして、出力電源線7と基準電源線6との間には、平滑コンデンサ8及び負荷9の並列回路が接続されている。負荷9については抵抗素子のシンボルで示しているが、負荷9は、例えばインバータ回路を介して駆動されるモータ等である。
The negative terminal of the
IGBT5Wのコレクタと平滑コンデンサ8との間を接続する出力電源線7の部分には電流センサ10(例えば、電流トランス等)が介挿されており、平滑コンデンサ8と負荷9との間を接続する出力電源線7の部分には電圧センサ11が配置されている。そして、電流センサ10及び電圧センサ11の出力端子は、それぞれ制御部12の異なる入力端子に接続されている。制御部12は、電流センサ信号と、電圧センサ信号から各相のスイッチング信号,すなわち3相PWM信号を生成して、スイッチング回路3を構成する各IGBT5のゲートに出力する。
A current sensor 10 (for example, a current transformer) is inserted in the portion of the output
図2は、制御部12の内部機能を示すブロック図であり、制御部12は、電圧制御部13,電流制御部14(PWM指令値生成手段),DUTYリミット部15(PWM指令値制限手段),PWM生成部16(PWM信号生成手段),電流抽出部17(電流分離抽出手段)等で構成されている。
FIG. 2 is a block diagram showing internal functions of the
電圧制御部13は、電圧センサ11により検出されたDCDCコンバータの出力電圧と、負荷9の運転状態等に応じて決定される電圧指令値とに基づいてPI(Proportional Integral)制御を行い、電流指令値を算出する。電流制御部14は、電圧制御部13で生成された電流指令値と電流抽出部17で検出された各相電流値(各相リアクトル電流)に基づいて各相毎にPI制御を行い、各相のDUTY(デューティ)指令値を算出する。尚、各相の電流指令値は、電流を均一化する場合には、入力される電流指令値の1/3に設定する。
The
DUTYリミット部15は、電流制御部14において生成された各相DUTY指令値に所定の制限を加えて出力するが、その詳細については後述する。PWM生成部16は、DUTYリミット部15を介して入力されたDUTY指令値から各相のPWM信号を生成する。このとき、各相毎に出力するPWM信号に所定の位相差を付与するが、3相PWM信号の場合は位相差を120度とする。電流抽出部17は、電流センサ10により検出された電流値を、PWM生成部16より入力されるPWMキャリア及びDUTYリミット部15より入力されるリミット後の各相DUTY指令値に基づいて、U,V,Wの各相電流を分離抽出する。以上が、DCDCコンバータ20を構成している。
The
次に、本実施形態の作用について、図3ないし図16を参照して説明する。図13ないし図16は、制御部12により実行される処理内容を示すフローチャートである。図13は、PWM制御周期毎に実行される処理であり、図2に示す機能ブロックによる処理の流れに対応している。先ず、電流抽出部17が電流抽出処理を行い(S1)、電圧制御部13がPI制御を行うことで電流指令値を生成する(S2)。次に、電流制御部14がPI制御を行うことで各相のPWMDUTY指令を生成すると(S3)、DUTYリミット部15においてDUTY制限処理が行われる(S4)。
Next, the operation of the present embodiment will be described with reference to FIGS. FIG. 13 to FIG. 16 are flowcharts showing processing contents executed by the
<電流抽出処理>
先ず、ステップS1の電流抽出処理、すなわち単一の電流センサ10を用いて、3相のリアクトル2U,2V,2Vにそれぞれ流れる電流を個別に検出する手法について説明する。図3は、単相のDCDCコンバータ(昇圧)の回路構成であり、2つのスイッチング素子のオンオフにより出力電圧が変化する。昇圧回路として動作させる場合、上アーム側(上側)のスイッチング素子は、フリーホイールダイオードがあるので原理的にスイッチングは不要だが、スイッチング素子をオンすればダイオードに通電することで損失が発生することを回避できる(いわゆる同期整流方式)。
<Current extraction process>
First, the current extraction process in step S1, that is, a method of individually detecting currents flowing through the three-
この昇圧回路の出力電圧Vout及びリアクトル電流ILは,下アーム側(下側)スイッチング素子のDUTYをD(<1),入力側のバッテリ電圧をVin,出力側の負荷抵抗をRとすると、(1)式で表される。したがって、リアクトル電流を検出し、下側スイッチング素子のオンDUTY_Dを調整すれば所望の出力電圧を得ることができる。 The output voltage Vout and the reactor current IL of this booster circuit are expressed as follows, assuming that the DUTY of the lower arm side (lower side) switching element is D (<1), the battery voltage on the input side is Vin, and the load resistance on the output side is R. 1) It is represented by the formula. Therefore, a desired output voltage can be obtained by detecting the reactor current and adjusting the ON DUTY_D of the lower switching element.
Vout=Vin×1/(1−D)
=R・(1−D)・IL …(1)
スイッチング回路がスイッチングを行っている場合、図3中のリアクトルに流れる電流は連続するため、図4に示すように下側スイッチング素子のオン時には下降し、上側スイッチング素子のオン時には上昇する波形を繰り返す。これに対して、スイッチング回路と出力部のコンデンサ間に設けられた電流センサにおいては、同図に示すように、リアクトル電流が流れる期間と電流がゼロになる期間とが周期的に繰り返される。
Vout = Vin × 1 / (1-D)
= R. (1-D) .IL (1)
When the switching circuit is switching, since the current flowing through the reactor in FIG. 3 is continuous, the waveform decreases when the lower switching element is on and rises when the upper switching element is on as shown in FIG. . On the other hand, in the current sensor provided between the switching circuit and the capacitor of the output unit, as shown in the figure, the period in which the reactor current flows and the period in which the current becomes zero are periodically repeated.
つまり、電流センサには、上側スイッチング素子がオンしている期間のみリアクトルの電流が流れる。このため、上側スイッチング素子のオンタイミングに同期して電流センサの信号をサンプリングすれば、波形振幅が下降中のリアクトル電流が得られる。制御として必要なリアクトル電流は、上昇と下降とを繰り返す状態の平均値であるため、この方式でも問題なく制御可能である。 That is, the reactor current flows through the current sensor only during the period when the upper switching element is on. For this reason, if the signal of the current sensor is sampled in synchronization with the on-timing of the upper switching element, a reactor current whose waveform amplitude is decreasing can be obtained. Since the reactor current necessary for control is an average value in a state where the rise and fall are repeated, control can be performed without any problem even with this method.
次に、この回路を図1に示す3相構成のDCDCコンバータ20に拡張する。尚、電流抽出処理の詳細を示すフローチャートは図14である。図5は、PWM制御の1周期期間であり、各相の上側DUTYが30%程度の場合のスイッチング状態と、電流センサ10により検出される電流を示している。尚、説明を簡単にするため下側の信号は省略している。また、本実施形態における各相PWM信号のPWMパルス(ハイレベルDUTYパルス)は、PWM制御周期を3つの区間に分けて、各区間の中間位相を各相パルスの発生起点としている。
Next, this circuit is extended to a
図5では、1周期を6等分したタイミングを電流検出タイミングI1〜I6としており、U,V,W各相パルスの発生起点はそれぞれI2,I4,I6となっている。そして、各相パルスは、それぞれの発生起点を中心として両位相方向にパルス幅を拡げるようにして生成される。このような各相パルスの生成方式については後述する。 In FIG. 5, timings obtained by dividing one cycle into six equal parts are current detection timings I1 to I6, and the generation start points of the U, V, and W phase pulses are I2, I4, and I6, respectively. Each phase pulse is generated in such a manner that the pulse width is expanded in both phase directions centering on the respective generation starting points. A method for generating each phase pulse will be described later.
<電流検出パターン1>
図5に示すPWM信号の発生パターンでは、各相のPWMパルスが重複しない発生パターンとなっている。したがって、各相の上側IGBT5がオンしているときに、出力電流センサ10には、スイッチングしている相と同じ相のリアクトル2の電流が流れる。よって、図中の検出タイミングI2,I4,I6で電流センサ信号をサンプリングすれば、各相電流Iu,Iv,Iwが抽出できる(S12)。
<
The PWM signal generation pattern shown in FIG. 5 is a generation pattern in which the PWM pulses of each phase do not overlap. Therefore, when the
<電流検出パターン2>
図6は、上側のDUTYがより大きく80%程度である場合を示すが、各相のPWMパルスがオーバーラップするため、単一の相のみがオンしている期間はない。この場合は、2相が同時にオンしている状態に着目する。2相がオンしている状態では、電流センサ10にはそれら2相の合計電流が流れている。したがって、2相の合計電流を3種類サンプリングすれば各相電流を抽出できる。図中の検出タイミングI1,I3,I5の検出値から、次式により3相電流を演算する(S14)。
Iu2=(I3−I5+I1)/2 …(2)
Iv2=(I5−I1+I3)/2 …(3)
Iw2=(I1−I3+I5)/2 …(4)
<
FIG. 6 shows a case where the upper DUTY is larger and about 80%, but since the PWM pulses of each phase overlap, there is no period in which only a single phase is on. In this case, attention is paid to a state in which two phases are simultaneously turned on. In the state where the two phases are on, the current of the two phases flows through the current sensor 10. Therefore, each phase current can be extracted by sampling three kinds of two-phase total currents. From the detected values of detection timings I1, I3, and I5 in the figure, a three-phase current is calculated by the following equation (S14).
Iu2 = (I3-I5 + I1) / 2 (2)
Iv2 = (I5-I1 + I3) / 2 (3)
Iw2 = (I1-I3 + I5) / 2 (4)
(2)式の右辺は、I1,I3,I5を図中の2相合計値に置き換えると次式となり、Iuが抽出できることが判る。
(I3−I5+I1)/2=(Iu+Iv−Iv−Iw+Iu+Iw)/2
=Iu …(5)
同様に(3),(4)式からは、それぞれIv,Iwが抽出できる。
(I5−I1+I3)/2=(Iv+Iw−Iu−Iw+Iu+Iv)/2
=Iv …(6)
(I1−I3+I5)/2=(Iu+Iw−Iu−Iv+Iv+Iw)/2
=Iw …(7)
このように検出方法を変えることで、PWMパルスがオーバーラップする状態でも3相電流が検出できる。
The right side of equation (2) becomes the following equation when I1, I3, and I5 are replaced with the two-phase total values in the figure, and it can be seen that Iu can be extracted.
(I3-I5 + I1) / 2 = (Iu + Iv-Iv-Iw + Iu + Iw) / 2
= Iu (5)
Similarly, Iv and Iw can be extracted from the equations (3) and (4), respectively.
(I5-I1 + I3) / 2 = (Iv + Iw-Iu-Iw + Iu + Iv) / 2
= Iv (6)
(I1-I3 + I5) / 2 = (Iu + Iw-Iu-Iv + Iv + Iw) / 2
= Iw (7)
By changing the detection method in this way, a three-phase current can be detected even when the PWM pulses overlap.
<電流検出パターン3>
図6はDUTYが80%程度の場合であるが、DUTYが100%になると、3相の合計電流のみが電流センサ10の検出値に現れるため各相電流は抽出できない。しかし、DCDCコンバータとして考えると、上側DUTYが100%すなわち、下側DUTYが0%の時は(入力電圧)=(出力電圧)であり、昇圧制御していない状態となる。しかし、制御の連続性の面から各相電流を保持しておきたい場合、DUTYが100%付近の場合は、次式のように3相電流が均一であるとして近似的に求める(S16)。
Iu3=(I2+I4+I6)/9 …(8)
Iv3=Iu3 …(9)
Iw3=Iu3 …(10)
また、上側DUTYが0%付近の場合は、検出できる電流が無くなってしまうため、後述するDUTYリミット部15の動作によって電流検出が可能となる状態を確保する。
<
FIG. 6 shows a case where the DUTY is about 80%. However, when the DUTY is 100%, only the total current of the three phases appears in the detection value of the current sensor 10, so that each phase current cannot be extracted. However, when considered as a DCDC converter, when the upper DUTY is 100%, that is, when the lower DUTY is 0%, (input voltage) = (output voltage), and the boost control is not performed. However, when it is desired to maintain each phase current from the viewpoint of control continuity, when DUTY is near 100%, the three-phase current is approximately determined as shown in the following equation (S16).
Iu3 = (I2 + I4 + I6) / 9 (8)
Iv3 = Iu3 (9)
Iw3 = Iu3 (10)
Further, when the upper DUTY is close to 0%, there is no current that can be detected, so a state in which current detection is possible is ensured by the operation of the
図7は、上述した3つの電流検出パターンでそれぞれ検出可能なDUTY領域を示したもので、各パターンに対応する領域は以下のようになる(但し、33%≒100/3%,66%≒200/3%)。
パターン1:DUTY<66%(各相の電流を即値で検出)
パターン2:33%<DUTY<100%(2相合計値×3から算出)
パターン3:66%<DUTY(3相合計値から算出)
尚、実際には、IGBT5におけるスイッチングの遅れやデッドタイムの関係から、上記33%,66%の数値は多少増減する。
FIG. 7 shows DUTY areas that can be detected by the three current detection patterns described above. The areas corresponding to the patterns are as follows (however, 33% ≈100 / 3%, 66% ≈ 200/3%).
Pattern 1: DUTY <66% (current of each phase is detected as an immediate value)
Pattern 2: 33% <DUTY <100% (calculated from 2 phase total value × 3)
Pattern 3: 66% <DUTY (calculated from the total value of the three phases)
Actually, the values of 33% and 66% slightly increase or decrease due to switching delay and dead time in the
検出パターン1,2から得られた検出電流をそれぞれIu1,Iu2とすると、制御に用いる検出電流Iuは、次式のように算出する(S19)。
Iu=Iu1×α+Iu2×(1−α) …(11)
α:0〜1(DUTYに応じて変化させる)
つまり、パターン1,2で得られた検出値の加重平均として求める。理論的には、パターン1,2で得られた検出値は一致するはずだが、実際には上述したスイッチングの遅れやデッドタイムの影響を受けるため、一致しない場合がある。そこで、このように演算することでスムーズな検出値の切替えが行われ、制御の連続性が維持される。αは、DUTYに応じて「0」から「1」まで線形に変化させる(図8参照,S18)。DUTY_SとDUTY_Eは、図7に示すように検出パターン1,2の両方で検出できるDUTY区間(猶予領域)に設定する(例えば40%,60%など)。
Assuming that the detection currents obtained from the
Iu = Iu1 × α + Iu2 × (1−α) (11)
α: 0 to 1 (change according to DUTY)
That is, it is obtained as a weighted average of detection values obtained in
ここで、図14に示すステップS17において、「パターン1OK」,「パターン2OK」となっているのは、ステップS12,S14においてパターン1検出フラグ,パターン2検出フラグが「1」にセットされたことを「OK」としている。そして、パターン1で検出できたが、パターン2で検出できなかった(NG)場合は(S20:YES)、各相電流をパターン1で得られたIu1,Iv1,Iw1とする(S21)。また、パターン1では検出できず、パターン2で検出できた場合は(S22:YES)、各相電流をパターン2で得られたIu2,Iv2,Iw2とする(S23)。
Here, in Step S17 shown in FIG. 14, “Pattern 1OK” and “Pattern 2OK” indicate that the
更に、パターン1,2では検出できず、パターン3で検出できた場合は(S25:YES)、各相電流をパターン3で得られたIu3,Iv3,Iw3とする(S26)。また、ステップS25で「NO」と判断された場合はステップS4に移行して、以下に説明するDUTYリミット処理を行うことになる。
Furthermore, if the
<DUTYリミット処理>
次にDUTYリミット部15の動作について説明する。対応するフローチャートを図15に示す。DUTYリミット部15は、各相の電流制御の結果であるDUTY指令値に制限を付加する。DUTYを制限する目的は2つあり、(A)DCDCコンバータ20の制御を安定させるためと、(B)電流の検出率を向上させるためである。例えば昇圧回路として動作する場合、出力電圧は(1)式で示したようにDUTYに応じて変化する。このため、電流制御部14の出力を下側DUTY指令とすることで、フィードバックループが機能する。
<DUTY limit processing>
Next, the operation of the
しかし、下側DUTYが大きくなり過ぎ100%になると(1)式が成立せず、入力電圧がリアクトル2でグランドに短絡された状態となってしまう。このため、下側DUTYが100%に達しないようリミットを設ける。それに伴い、上側DUTYも0%にならないようリミットがかかる(S31〜S34)。このリミットを0%以上とすることで、パターン1の電流検出方法が完全に機能する。つまり、上側DUTYの最小リミットは、上記(A),(B)双方の要求によるリミットとなる。最小リミットの具体数値例はDCDCコンバータの出力規模にもよるが、例えば10kW〜100kW程度の比較的大規模なものについては、例えば15%〜25%程度が妥当と思われる。
However, if the lower DUTY becomes too large and reaches 100%, the expression (1) is not satisfied, and the input voltage is shorted to the ground by the
次に、(B)のみに寄与するリミットとして「相差リミット」(制限値)を定義する。これは、3相の各相間のDUTY差を最大X%に制限するものである。例えば、3相の上側DUTYがU:20%,V:50%,W:70%である場合を考える。このとき、図7の条件から、パターン1の条件は3相DUTYが66%未満、パターン2は3相DUTYが33%以上であるため、どちらのパターンでも検出ができなくなってしまう。
Next, a “phase difference limit” (limit value) is defined as a limit that contributes only to (B). This limits the DUTY difference between each of the three phases to a maximum of X%. For example, consider a case where the upper DUTY of the three phases is U: 20%, V: 50%, W: 70%. At this time, from the condition of FIG. 7, the
このような状況を回避するために各相毎のDUTY差を演算し、相差リミットとの大小関係を比較した結果に応じて制限をかける。先ず、3相のDUTYについて最大,中間,最小となる相を決定する(S35)。そして、最大,中間のDUTYの差が相差リミットを超えていれば(S36:YES)、
(最大DUTY)=(中間DUTY)+(相差リミット)…(12)
で制限する(S37)。
また、中間,最小のDUTYの差が相差リミットを超えていれば(S38:YES)、
(最小DUTY)=(中間DUTY)−(相差リミット)…(13)
で制限する(S39)。
相差リミットは、例えば33%/2である16%程度、或いはそれ未満が妥当である。例えば16%とした場合、上記の具体数値例では上側DUTYがU:34%,V:50%,W:66%に制限される。
In order to avoid such a situation, the DUTY difference for each phase is calculated, and the restriction is applied according to the result of comparing the magnitude relationship with the phase difference limit. First, the maximum, middle, and minimum phases of the three-phase DUTY are determined (S35). If the difference between the maximum and intermediate DUTY exceeds the phase difference limit (S36: YES),
(Maximum DUTY) = (intermediate DUTY) + (phase difference limit) (12)
(S37).
If the difference between the middle and minimum DUTY exceeds the phase difference limit (S38: YES),
(Minimum DUTY) = (Intermediate DUTY) − (Phase difference limit) (13)
(S39).
The phase difference limit is, for example, about 16%, which is 33% / 2, or less. For example, in the case of 16%, the upper DUTY is limited to U: 34%, V: 50%, and W: 66% in the above specific numerical example.
本実施形態のようなマルチフェーズ型のDCDCコンバータ20では、3相のばらつき(要因は、リアクトルのインダクタンス成分,抵抗成分,スイッチング素子のオンオフ遅れの特性など)がゼロであれば、各相の電流を均一に制御するための各相DUTYは完全に同じ値となるため、上記のような制限を設けても実際の運用上で問題となることは少ない。
In the
<PWM信号生成処理>
次に、PWM生成部16で生成される図5,図6に示すような位相差をもつ各相のPWMパルスを生成する方法について説明する。対応するフローチャートを図16及び図17に示す。説明のため、各相PWMの制御周期を100μsとする。先ず、生成するPWM信号の制御周波数の3倍となる周波数の三角波キャリアを設定する。図9〜図11にタイミングチャートを示すが、3倍キャリア振幅の山,谷に区切られた区間によって制御周期は6つの区間に分割される。例えば、V相PWM信号については、区間3,4の境界(キャリア振幅の谷)をパルス発生の起点とする。
<PWM signal generation processing>
Next, a method for generating PWM pulses of each phase having a phase difference as shown in FIGS. 5 and 6 generated by the
尚、図16に示すステップS41〜S44に示す処理では「周期カウンタ」を使用しているが、この周期カウンタは、上記の6つの区間の何れに対応するかを判定するために使用される。すなわち、図16に示す処理は、3倍キャリア振幅の山,谷のタイミングで実行される。 In the process shown in steps S41 to S44 shown in FIG. 16, a “period counter” is used. This period counter is used to determine which of the above six sections corresponds. That is, the process shown in FIG. 16 is executed at the timing of the peak and valley of the triple carrier amplitude.
<DUTY指令値が33%未満の場合(図9)>
区間1,2,5,6ではPWMパルスをフルオフとする(S461,S462,S465,S466)。区間3,4ではDUTY指令値を三角波と比較し、(DUTY指令値)>(三角波)の場合にハイレベルのパルスを出力する(S463,S464)。
<When DUTY command value is less than 33% (FIG. 9)>
In
<DUTY指令値が33%以上66%未満の場合(図10)>
区間1,6はフルオフとして(S481,S486)、区間3,4はフルオンし(S483,S484)、区間2,5は(14)式により決定する。
(出力DUTY)=100―{(DUTY指令値)−33)}…(14)
そして、(出力DUTY)<(三角波)の場合にハイパルスを出力する(S482,S485)。
<When DUTY command value is 33% or more and less than 66% (FIG. 10)>
The
(Output DUTY) = 100 − {(DUTY command value) −33)} (14)
When (output DUTY) <(triangular wave), a high pulse is output (S482, S485).
<出力DUTYが66%以上の場合(図11)>
区間2〜5はフルオン(S492〜S495)。区間1,6は、
(出力DUTY)=(DUTY指令値)−66 …(15)
そして、(出力DUTY)>(三角波)の場合にハイパルスを出力する(S491,S496)。
<When output DUTY is 66% or more (FIG. 11)>
(Output DUTY) = (DUTY command value) −66 (15)
A high pulse is output when (output DUTY)> (triangular wave) (S491, S496).
以上はV相についてPWM信号の生成方法を述べたが、V相に対して120度、240度位相がシフトしたW,U相は、PWMの始点位置を区間5,6の中間、区間1,2の中間とすることで生成可能である(S501〜S506,S511〜S516)。この結果、3相の位相を120度シフトさせたPWM信号が生成できる。また、電流抽出部で述べたI1〜I6の検出タイミングは、図9〜11で述べた区間1〜6の各境界に対応する。
The method for generating the PWM signal for the V phase has been described above. The W and U phases whose phases are shifted by 120 degrees and 240 degrees with respect to the V phase have the PWM start point positions in the middle of the
図12は、昇圧動作において上側DUTYが50%付近となる場合の、実際のDCDCコンバータの動作波形を示す。3相の位相シフトさせたPWM信号に応じて、3相電流のリップルが観測できる(電流センサの波形は正負逆転しているため、下側のスイッチング素子がオンしている状態で上昇している)。中央の電流センサ検出値では、各相のPWM信号パターンに応じて、単一の電流が発生する区間と2相合計値が発生する区間が切り替わっており、これらをサンプリングすることで各相電流が抽出できる。 FIG. 12 shows an actual operation waveform of the DCDC converter when the upper DUTY is close to 50% in the step-up operation. Ripple of three-phase current can be observed according to the PWM signal shifted in phase by three phases (since the waveform of the current sensor is reversed between positive and negative, it rises with the lower switching element turned on. ). In the current sensor detection value in the center, the section in which a single current is generated and the section in which a two-phase total value is generated are switched according to the PWM signal pattern of each phase. Can be extracted.
以上のように本実施形態によれば、3相のスイッチング回路3を備えるDCDCコンバータ20において、スイッチング回路3の出力端子と平滑コンデンサ8との間に単一の電流センサ10を配置する。PWM信号生成部16は、PWM制御周波数の3倍の周波数となるキャリアを用い、制御周期を3等分した区間の中心位相を、各相PWM信号のパルスを発生させる起点する。そして、前記パルスの幅をそれぞれの起点より両位相方向に増加させて3相PWM信号を生成すると、スイッチング回路3を構成する各IGBT5に出力する。
As described above, according to the present embodiment, in the
電流抽出部17は、電流センサ10によって検出される電流を、PWM信号の1制御周期内に、前記キャリアに同期したタイミングで3回サンプリングして得られた値から、3相リアクトル2U,2V,2Wのそれぞれに流れる電流Iu,Iv,Iwを分離して抽出する。そして、電流制御部14は、電流指令値と電流抽出部17によって抽出された各相電流Iu,Iv,Iwとに基づいて、PWM生成部16に出力するDUTY指令値を生成するようにした。したがって、必要となる電流センサの数を削減してDCDCコンバータ20を小型に構成できる。
The
また、電流抽出部17は、各相PWM信号のDUTYが66%に達する直前までは、前記各相PWM信号パルスの発生起点をトリガとするタイミングでそれぞれ検出電流をサンプリングして、各相電流Iu,Iv,Iwを即値で取得する。したがって、各相電流Iu,Iv,Iwを容易に取得できる。
また、電流抽出部17は、DUTYが33%を超えて、且つ100%に達する直前までは、各相PWM信号の起点間の中間位相のそれぞれで検出電流をサンプリングし、サンプリングした電流値を演算することで、各相電流Iu,Iv,Iwを取得する。したがって、各相のPWM信号パルスがオーバーラップする期間がある場合でも、各相電流を演算により取得できる。
Further, the
Further, the
この場合、電流抽出部17は、DUTYが33%を超えて、且つ66%に達する直前の範囲よりも狭い範囲内に、各相電流を即値で取得する第1パターンより、演算して取得する第2パターンに移行するDUTY区間を設定し、そのDUTY区間内では、第1パターンで取得した各相リアクトル電流と、第2パターンで取得した各相リアクトル電流との加重平均値を求めるようにした。したがって、スイッチングの遅れやデッドタイム,回路定数などのばらつきの影響により、第1,第2夫々のパターンで取得される電流値にずれがある場合でも、制御の信頼性を向上させることができる。
また、電流抽出部17は、DUTYが66%を超えて、且つ100%に達するまでは、各相PWM信号の起点をトリガとするタイミングでそれぞれ検出電流をサンプリングし、サンプリングした電流値の合計を、1/9を乗じた値を各相電流とする。したがって、DUTYが大きい領域での各相電流を簡単に取得できる。
In this case, the
Further, the
そして、DUTYリミット部15は、電流制御部14により生成された各相のPWM指令値について、最大,中間,最小となる指令値を特定し、最大指令値,最小指令値と前記中間指令値との差をそれぞれ得ると、前記差の値が、予め定めた相差リミットを超えていれば、中間指令値に相差リミットを加算及び/又は減算した値にPWM指令値を制限してPWM生成部16に出力する。これにより、3相電流が確実に検出可能となる。
また、スイッチング回路3により昇圧制御を行うため、平均的なオンDUTYについては、上側IGBT5の方が下側IGBT5よりも大きくなっている。したがって、電流センサ10を出力電源線7側に配置することで、電流を検出するための機会をより多くすることができる。
Then, the
Further, since the boosting control is performed by the switching
(第2実施形態)
図18ないし図22は第2実施形態であり、第1実施形態と同一部分には同一符号を付して説明を省略し、以下異な部分について説明する。第2実施形態では、スイッチング回路が2相構成である場合を示す。すなわち、第2実施形態のDCDCコンバータ21は、DCDCコンバータ20における3相のスイッチング回路3を2相のスイッチング回路22(2相ブリッジ回路)に置き換え、3相リアクトル2U,2V,2Wを2相リアクトル2U,2Vにしている。また、制御部23は制御部12に替わるものである。
(Second Embodiment)
18 to 22 show a second embodiment. The same parts as those of the first embodiment are denoted by the same reference numerals, and the description thereof is omitted. Hereinafter, different parts will be described. The second embodiment shows a case where the switching circuit has a two-phase configuration. That is, the
図19に示す制御部23の内部構成については、電圧制御部13を除いて、各信号を2相で扱う電流制御部24(PWM指令値生成手段),DUTYリミット部25,PWM生成部26(PWM信号生成手段),電流抽出部27(電流分離抽出手段)に置き換えられている。
As for the internal configuration of the
次に、第2実施形態の作用について図20ないし図22を参照して説明する。単一の電流センサ10によって2相電流Iu,Ivを抽出する場合は、図20のタイミングチャートに示すように、生成するPWM信号の制御周波数の2倍となる周波数の三角波キャリアを設定する。そして、2倍キャリア振幅の山,谷に区切られた区間により、制御周期は4つの区間に分割される。また、上記の山,谷に同期した4つの電流検出タイミングI1〜I4で検出電流をサンプリングする。U,V各相のPWMパルスの発生起点は、上記タイミングI2,I4となる。 Next, the operation of the second embodiment will be described with reference to FIGS. When the two-phase currents Iu and Iv are extracted by the single current sensor 10, a triangular wave carrier having a frequency that is twice the control frequency of the PWM signal to be generated is set as shown in the timing chart of FIG. The control cycle is divided into four sections by sections divided into peaks and valleys of double carrier amplitude. Further, the detection current is sampled at the four current detection timings I1 to I4 synchronized with the peaks and valleys. The generation start points of the PWM pulses of the U and V phases are the timings I2 and I4.
図20に示すように、各相のDUTYが50%未満であれば、2相PWMパルスの発生起点,すなわちタイミングI2,I4でそれぞれ検出電流をサンプリングすれば(1制御周期で2回)、各相の電流を抽出できる。図21は、DUTYがより大きい場合のタイミングチャートである。2相の場合は、DUTYが100%未満であれば、各相の電流が即値で検出できるため、検出方式を図20の場合と変える必要はない。尚、2相の合計電流は、各相DUTYが50%以上の場合は、タイミングI1,I3での電流をサンプリングすることで検出可能である。 As shown in FIG. 20, if the DUTY of each phase is less than 50%, the detection current is sampled at the starting point of the two-phase PWM pulse, that is, the timings I2 and I4 (twice in one control cycle). Phase current can be extracted. FIG. 21 is a timing chart when DUTY is larger. In the case of two phases, if the DUTY is less than 100%, the current of each phase can be detected as an immediate value, and therefore the detection method does not need to be changed from the case of FIG. The total current of the two phases can be detected by sampling the currents at the timings I1 and I3 when each phase DUTY is 50% or more.
このような検出ルールに基づく場合、DUTYによる検出方法をまとめると図22となり、単独電流を検出する方式をDUTY100%未満まで採用するとともに、100%付近のみ2相合計電流を検出する方式を加えることが望ましい。すなわち、第2実施形態のようにスイッチング回路22が2相構成の場合は、第1実施形態における<電流検出パターン1,3>に対応する2パターンのみとなる。
Based on such a detection rule, the detection method by DUTY is summarized as shown in FIG. 22, and a method of detecting a single current is used up to less than 100% and a method of detecting a two-phase total current only in the vicinity of 100% is added. Is desirable. That is, when the switching
DUTYリミット部25の動作であるが、3相DCDCコンバータ20の際に説明した“相差リミット”は不要となる。単独電流の検出がDUTY100%未満まで可能であるため、2相間にDUTY差があっても、それぞれが100%未満であれば各相電流を個別に検出できるからである。このため、DUTYリミット部25の動作としては、下側DUTYを100%以下(上側DUTYを0%以上)とする最小リミット動作のみとなる。
Although the operation of the
PWMのシフトについては、2相の場合は、図20,図21で示したように180度位相差を持たせる必要があるが、この場合は、3相の場合と同様に出力するPWM周波数の2倍の周波数の三角波キャリアに基づきDUTYを設定すれば良い。
以上のように第2実施形態によれば、2相構成のDCDCコンバータ21についても、1つの電流センサで各相の電流を検出できる。
As for the PWM shift, in the case of two phases, it is necessary to have a phase difference of 180 degrees as shown in FIGS. 20 and 21. In this case, the output PWM frequency is the same as in the case of three phases. DUTY may be set based on a triangular wave carrier having a double frequency.
As described above, according to the second embodiment, the current of each phase can be detected by one current sensor even for the
本発明のいくつかの実施形態を説明したが、これらの実施形態は例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。 Although several embodiments of the present invention have been described, these embodiments have been presented by way of example and are not intended to limit the scope of the invention. These novel embodiments can be implemented in various other forms, and various omissions, replacements, and changes can be made without departing from the scope of the invention. These embodiments and modifications thereof are included in the scope and gist of the invention, and are included in the invention described in the claims and the equivalents thereof.
IGBT5と平滑コンデンサ8との間の出力電源線7側に電流センサを設けたが、これに替えて基準電源線6側に電流センサを設けても良い。
電流検出パターン1,2の切り替えについては、必ずしも加重平均を求める必要はなく、例えば双方の検出パターンが重複している領域内に設定した閾値に応じてパターン1からパターン2に切り替えても良い。
スイッチング素子は、IGBTに限ることなく、バイポーラトランジスタやMOSFETを用いても良い。
PWM生成部をハードロジックで構成しても良い。
DUTYを制限する構成については、必要に応じて設ければ良い。
4相以上のブリッジ回路を備えるDCDCコンバータに適用しても良い。
Although a current sensor is provided on the output
Regarding the switching of the
The switching element is not limited to the IGBT, and a bipolar transistor or a MOSFET may be used.
The PWM generator may be configured with hard logic.
What is necessary is just to provide the structure which restrict | limits DUTY as needed.
You may apply to a DCDC converter provided with a bridge circuit of four phases or more.
図面中、1はバッテリ電源(直流電源)、2はリアクトル、3はスイッチング回路(N相ブリッジ回路)、5はIGBT(スイッチング素子)、8は平滑コンデンサ、10は電流センサ、14は電流制御部(PWM指令値生成手段)、15はDUTYリミット部(PWM指令値制限手段)、16はPWM生成部(PWM信号生成手段)、17は電流抽出部(電流分離抽出手段)、20,21はDCDCコンバータ、22はスイッチング回路(2相ブリッジ回路)、24は電流制御部(PWM指令値生成手段)、26はPWM生成部(PWM信号生成手段)、27は電流抽出部(電流分離抽出手段)を示す。 In the drawings, 1 is a battery power supply (DC power supply), 2 is a reactor, 3 is a switching circuit (N-phase bridge circuit), 5 is an IGBT (switching element), 8 is a smoothing capacitor, 10 is a current sensor, and 14 is a current control unit. (PWM command value generating means), 15 is a DUTY limit section (PWM command value limiting means), 16 is a PWM generating section (PWM signal generating means), 17 is a current extracting section (current separation extracting means), and 20 and 21 are DCDC. Converter, 22 is a switching circuit (two-phase bridge circuit), 24 is a current control unit (PWM command value generation unit), 26 is a PWM generation unit (PWM signal generation unit), and 27 is a current extraction unit (current separation extraction unit). Show.
Claims (10)
前記直流電源と、前記N相ブリッジ回路の各相入力端子との間に接続されるN相リアクトルと、
前記N相ブリッジ回路の出力端子間に接続される平滑コンデンサと、
前記N相ブリッジ回路の出力端子の何れか一方と前記平滑コンデンサとの間に配置される単一の電流センサと、
前記N相ブリッジ回路を構成する各スイッチング素子に、N相PWM(Pulse Width Modulation)信号を出力するため、前記PWM信号の制御周波数のN倍の周波数となるキャリアを用い、前記PWM信号の制御周期をN等分した区間の中心位相を、各相PWM信号のパルスを発生させる起点とし、前記パルスの幅をそれぞれの起点より両位相方向に増加させて前記N相PWM信号を生成するPWM信号生成手段と、
前記電流センサによって検出される電流(以下、検出電流と称す)を、前記PWM信号の1制御周期内に、前記キャリアに同期したタイミングで複数回サンプリングして得られた値から、前記N相リアクトルのそれぞれに個別に流れる電流を分離して抽出する電流分離抽出手段と、
電流指令値と、前記電流分離抽出手段によって抽出された各相リアクトル電流とに基づいて、前記PWM信号生成手段に出力するPWM指令値を生成するPWM指令値生成手段とを備えることを特徴とするDCDCコンバータ。 An N-phase bridge circuit configured by connecting a plurality of switching elements to N (N is a natural number of 3 or more) phase bridge, and transforming a DC power supply voltage input by switching the plurality of switching elements. In the output DCDC converter,
An N-phase reactor connected between the DC power source and each phase input terminal of the N-phase bridge circuit;
A smoothing capacitor connected between output terminals of the N-phase bridge circuit;
A single current sensor disposed between any one of the output terminals of the N-phase bridge circuit and the smoothing capacitor;
In order to output an N-phase PWM (Pulse Width Modulation) signal to each switching element constituting the N-phase bridge circuit, a carrier having a frequency N times the control frequency of the PWM signal is used, and a control cycle of the PWM signal PWM signal generation for generating the N-phase PWM signal by setting the center phase of the section divided into N equal to N as a starting point for generating a pulse of each phase PWM signal and increasing the width of the pulse in both phase directions from each starting point Means,
From the value obtained by sampling a current detected by the current sensor (hereinafter referred to as a detected current) a plurality of times at a timing synchronized with the carrier within one control period of the PWM signal, the N-phase reactor is obtained. Current separation and extraction means for separating and extracting the current flowing individually in each of
PWM command value generating means for generating a PWM command value to be output to the PWM signal generating means based on a current command value and each phase reactor current extracted by the current separation extracting means. DCDC converter.
前記猶予領域内では、前記第1パターンで取得した各相リアクトル電流と、前記第2パターンで取得した各相リアクトル電流との加重平均値を求めることを特徴とする請求項3記載のDCDCコンバータ。 From the first pattern, the current separation and extraction means acquires the phase reactor currents as immediate values within a range narrower than the range immediately before the DUTY exceeds 100 / N% and reaches 200 / N%. Set the grace area to move to the second pattern obtained by calculation,
4. The DCDC converter according to claim 3, wherein a weighted average value of each phase reactor current acquired in the first pattern and each phase reactor current acquired in the second pattern is obtained in the grace region.
前記最大指令値,前記最小指令値と前記中間指令値との差をそれぞれ得ると、前記差の値が、予め定めた制限値を超えていれば、前記中間指令値に前記制限値を加算及び/又は減算した値に前記PWM指令値を制限して前記PWM信号生成手段に出力するPWM指令値制限手段を備えることを特徴とする請求項1ないし5の何れかに記載のDCDCコンバータ。 For the PWM command value of each phase generated by the PWM command value generating means, the maximum, middle and minimum command values are specified (hereinafter referred to as the maximum command value, the intermediate command value and the minimum command value, respectively)
When the difference between the maximum command value, the minimum command value, and the intermediate command value is obtained, if the difference value exceeds a predetermined limit value, the limit value is added to the intermediate command value and 6. The DCDC converter according to claim 1, further comprising: a PWM command value limiting unit that limits the PWM command value to a subtracted value and outputs the PWM command value to the PWM signal generation unit.
前記直流電源と、前記2相ブリッジ回路の各相入力端子との間に接続される2相リアクトルと、
前記2相ブリッジ回路の出力端子間に接続される平滑コンデンサと、
前記2相ブリッジ回路の出力端子の何れか一方と前記平滑コンデンサとの間に配置される単一の電流センサと、
前記2相ブリッジ回路を構成する各スイッチング素子に、2相PWM(Pulse Width Modulation)信号を出力するため、前記PWM信号の制御周波数の2倍の周波数となるキャリアを用い、前記PWM信号の制御周期を2等分した区間の中心位相を、各相PWM信号のパルスを発生させる起点とし、前記パルスの幅をそれぞれの起点より両位相方向に増加させて前記2相PWM信号を生成するPWM信号生成手段と、
前記電流センサによって検出される電流(以下、検出電流と称す)を、前記PWM信号の1制御周期内に、前記キャリアに同期したタイミングで複数回サンプリングして得られた値から、前記2相リアクトルのそれぞれに個別に流れる電流を分離して抽出する電流分離抽出手段と、
電流指令値と、前記電流分離抽出手段によって抽出された各相リアクトル電流とに基づいて、前記PWM信号生成手段に出力するPWM指令値を生成するPWM指令値生成手段とを備えることを特徴とするDCDCコンバータ。 In a DCDC converter comprising a two-phase bridge circuit configured by connecting four switching elements in a two-phase bridge, boosting and outputting a DC power supply voltage input by switching control of the four switching elements,
A two-phase reactor connected between the DC power source and each phase input terminal of the two-phase bridge circuit;
A smoothing capacitor connected between output terminals of the two-phase bridge circuit;
A single current sensor disposed between any one of the output terminals of the two-phase bridge circuit and the smoothing capacitor;
In order to output a two-phase PWM (Pulse Width Modulation) signal to each switching element constituting the two-phase bridge circuit, a carrier having a frequency twice the control frequency of the PWM signal is used, and the control cycle of the PWM signal PWM signal generation for generating the two-phase PWM signal by setting the center phase of the section divided into two as the starting point for generating the pulse of each phase PWM signal and increasing the width of the pulse in both phase directions from each starting point Means,
From the value obtained by sampling a current detected by the current sensor (hereinafter referred to as a detected current) a plurality of times at a timing synchronized with the carrier within one control period of the PWM signal, the two-phase reactor is obtained. Current separation and extraction means for separating and extracting the current flowing individually in each of
PWM command value generating means for generating a PWM command value to be output to the PWM signal generating means based on a current command value and each phase reactor current extracted by the current separation extracting means. DCDC converter.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012204346A JP2014060851A (en) | 2012-09-18 | 2012-09-18 | Dc-dc converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012204346A JP2014060851A (en) | 2012-09-18 | 2012-09-18 | Dc-dc converter |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014060851A true JP2014060851A (en) | 2014-04-03 |
Family
ID=50616817
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012204346A Pending JP2014060851A (en) | 2012-09-18 | 2012-09-18 | Dc-dc converter |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2014060851A (en) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105480098A (en) * | 2016-01-19 | 2016-04-13 | 重庆邮电大学 | Braking energy recovery system for electric vehicle |
WO2017169062A1 (en) * | 2016-03-31 | 2017-10-05 | 住友電気工業株式会社 | Chopper circuit |
WO2017217022A1 (en) * | 2016-06-14 | 2017-12-21 | 住友電気工業株式会社 | Multi-phase dc/dc converter, computer program, and control method for multi-phase dc/dc converter |
WO2018123082A1 (en) * | 2016-12-27 | 2018-07-05 | 株式会社京三製作所 | Power supply device and method for controlling power supply device |
JP2018107968A (en) * | 2016-12-27 | 2018-07-05 | 株式会社京三製作所 | Power supply device and control method of power supply device |
JPWO2019244614A1 (en) * | 2018-06-18 | 2021-02-15 | 株式会社ケーヒン | Power converter |
CN112740532A (en) * | 2018-09-28 | 2021-04-30 | 三菱电机株式会社 | Power conversion device |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008042983A (en) * | 2006-08-02 | 2008-02-21 | Toyota Motor Corp | Power supply unit and vehicle equipped with the power supply unit |
JP2012029487A (en) * | 2010-07-26 | 2012-02-09 | Mitsubishi Electric Corp | Multiple-chopper device |
JP2013240133A (en) * | 2012-05-11 | 2013-11-28 | Tokyo Univ Of Science | Polyphase power conversion circuit |
-
2012
- 2012-09-18 JP JP2012204346A patent/JP2014060851A/en active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008042983A (en) * | 2006-08-02 | 2008-02-21 | Toyota Motor Corp | Power supply unit and vehicle equipped with the power supply unit |
JP2012029487A (en) * | 2010-07-26 | 2012-02-09 | Mitsubishi Electric Corp | Multiple-chopper device |
JP2013240133A (en) * | 2012-05-11 | 2013-11-28 | Tokyo Univ Of Science | Polyphase power conversion circuit |
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105480098A (en) * | 2016-01-19 | 2016-04-13 | 重庆邮电大学 | Braking energy recovery system for electric vehicle |
WO2017169062A1 (en) * | 2016-03-31 | 2017-10-05 | 住友電気工業株式会社 | Chopper circuit |
WO2017217022A1 (en) * | 2016-06-14 | 2017-12-21 | 住友電気工業株式会社 | Multi-phase dc/dc converter, computer program, and control method for multi-phase dc/dc converter |
CN109314463A (en) * | 2016-06-14 | 2019-02-05 | 住友电气工业株式会社 | The control method of multiphase DC/DC converter, computer program and multiphase DC/DC converter |
WO2018123081A1 (en) * | 2016-12-27 | 2018-07-05 | 株式会社京三製作所 | Power supply device and method for controlling power supply device |
JP2018107969A (en) * | 2016-12-27 | 2018-07-05 | 株式会社京三製作所 | Power supply device and control method of power supply device |
JP2018107968A (en) * | 2016-12-27 | 2018-07-05 | 株式会社京三製作所 | Power supply device and control method of power supply device |
WO2018123082A1 (en) * | 2016-12-27 | 2018-07-05 | 株式会社京三製作所 | Power supply device and method for controlling power supply device |
US10886850B2 (en) | 2016-12-27 | 2021-01-05 | Kyosan Electric Mfg. Co., Ltd. | Power supply device and method for controlling power supply device |
US10924007B2 (en) | 2016-12-27 | 2021-02-16 | Kyosan Electric Mfg. Co., Ltd. | Power supply device and method for controlling the multi-phase interleaving operation of the power supply device |
JPWO2019244614A1 (en) * | 2018-06-18 | 2021-02-15 | 株式会社ケーヒン | Power converter |
US11735995B2 (en) | 2018-06-18 | 2023-08-22 | Hitachi Astemo, Ltd. | Multi-phase power converter with drift current |
CN112740532A (en) * | 2018-09-28 | 2021-04-30 | 三菱电机株式会社 | Power conversion device |
CN112740532B (en) * | 2018-09-28 | 2023-11-07 | 三菱电机株式会社 | power conversion device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2014060851A (en) | Dc-dc converter | |
CN105932897B (en) | Inverter phase current reconstruction device and method | |
CN105576991B (en) | Turnable pulse width modulator approach | |
JP5381970B2 (en) | Control signal generator, direct power converter, control method thereof, operation method thereof and design method thereof | |
CN103683918B (en) | Switching power unit | |
JP5626435B2 (en) | Direct AC power converter | |
TWI581547B (en) | A device, a modulator, and a method for limiting current in a converter | |
JP5291627B2 (en) | PWM signal generation device and inverter device provided with the PWM signal generation device | |
CN106464150B (en) | Power inverter | |
US20140226369A1 (en) | Power converter with dead-time control function | |
KR20120020080A (en) | Method and apparatus for bridgeless power factor correction | |
JP5939342B2 (en) | Direct AC power converter | |
CN105122620B (en) | Power inverter | |
CN105322792A (en) | Power converter using hysteretic boost architecture and method therefor | |
JP6702209B2 (en) | Power converter | |
JP5493783B2 (en) | Three-phase inverter device | |
US11368103B2 (en) | Hybrid-current-mode switching-cycle control | |
Kumar et al. | Startup procedure for DSP-controlled three-phase six-switch boost PFC rectifier | |
JP2015208203A (en) | Switching controller | |
CN104335447A (en) | Power supply control | |
TW201223095A (en) | Switching power converter | |
CN106537750B (en) | Power inverter | |
Kumar et al. | Start-up procedure for three-phase six-switch boost PFC rectifier | |
JP6717117B2 (en) | Charge/discharge control method, battery system and storage battery system | |
JP5987192B2 (en) | Power conversion apparatus and grid interconnection system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150407 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160229 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160301 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20160913 |