JP2014060241A - Semiconductor device manufacturing method - Google Patents
Semiconductor device manufacturing method Download PDFInfo
- Publication number
- JP2014060241A JP2014060241A JP2012203901A JP2012203901A JP2014060241A JP 2014060241 A JP2014060241 A JP 2014060241A JP 2012203901 A JP2012203901 A JP 2012203901A JP 2012203901 A JP2012203901 A JP 2012203901A JP 2014060241 A JP2014060241 A JP 2014060241A
- Authority
- JP
- Japan
- Prior art keywords
- adhesive film
- thermosetting adhesive
- semiconductor chip
- substrate
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/731—Location prior to the connecting process
- H01L2224/73101—Location prior to the connecting process on the same surface
- H01L2224/73103—Bump and layer connectors
- H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1301—Thyristor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
Description
本発明は、パソコンや携帯端末に使用される半導体装置の製造方法に関する。より詳しくは、本発明は、ＩＣ、ＬＳＩ等半導体チップをフレキシブル基板、ガラスエポキシ基板、ガラス基板、セラミックス基板、シリコンインターポーザー、シリコン基板などの回路基板に接着あるいは直接電気的接合したもの、半導体チップ同士を接合したもの、３次元実装などの半導体チップ積層体などの半導体装置の製造方法に関する。 The present invention relates to a method for manufacturing a semiconductor device used for a personal computer or a portable terminal. More specifically, the present invention relates to a semiconductor chip such as a semiconductor chip such as an IC or LSI that is bonded or directly electrically bonded to a circuit board such as a flexible substrate, a glass epoxy substrate, a glass substrate, a ceramic substrate, a silicon interposer, or a silicon substrate. The present invention relates to a method for manufacturing a semiconductor device such as a semiconductor chip laminated body such as a semiconductor chip laminated body in which the two are joined together.
近年、半導体装置の小型化と高密度化に伴い、半導体チップを回路基板に実装する方法としてフリップチップ実装、さらにはチップを貫通する電極によって３次元的に積層し、電気的に接続する３次元積層実装が急速に広まってきている。半導体チップの接合部分の接続信頼性を確保するための方法としては、半導体チップ上に形成されたバンプと回路基板の電極パッドを接合した後に、半導体チップと回路基板との隙間に液状封止接着剤を注入し硬化させることが一般的な方法として採られていた。 In recent years, with the miniaturization and high density of semiconductor devices, flip chip mounting as a method of mounting a semiconductor chip on a circuit board, and further three-dimensional stacking and electrical connection by three-dimensionally using electrodes penetrating the chip. Stacked packaging is spreading rapidly. As a method for ensuring the connection reliability of the joining portion of the semiconductor chip, after bonding the bump formed on the semiconductor chip and the electrode pad of the circuit board, the liquid sealing adhesion is performed in the gap between the semiconductor chip and the circuit board. It has been a common method to inject and cure the agent.
最近ではバンプ付き半導体ウェハに樹脂フィルムを仮接着した後、ダイシングにより半導体ウェハを個別半導体チップとし、次に、半導体チップを回路基板にフリップチップ接続し、電気的接合と樹脂封止を同時に行う方法およびそれに使用する接着剤フィルムが提案されている（例えば、特許文献１〜３参照）。この方法によれば、接着剤フィルムと半導体チップの接着面積をほぼ同じにすることができ、液状封止接着剤を用いた場合に比べ、半導体チップに対する接着剤のはみ出しが非常に少なくなる。 Recently, after temporarily bonding a resin film to a bumped semiconductor wafer, the semiconductor wafer is made into individual semiconductor chips by dicing, and then the semiconductor chip is flip-chip connected to the circuit board to perform electrical bonding and resin sealing simultaneously. And the adhesive film used for it is proposed (for example, refer patent documents 1-3). According to this method, the adhesive area between the adhesive film and the semiconductor chip can be made substantially the same, and the protrusion of the adhesive to the semiconductor chip is very small compared to the case where the liquid sealing adhesive is used.
接着剤フィルムを用いた実装方法において、ボイドの発生を防止するために、仮接着体を真空中で加熱する方法が提案されている（特許文献４参照）。また、弾性部材を用いてチップを押圧することでチップ厚さやバンプ高さの偏りを補正し、製造装置の平行度の管理などを不要とする技術が開発されている（特許文献５参照）。 In the mounting method using an adhesive film, in order to prevent the generation of voids, a method of heating a temporary adhesive body in a vacuum has been proposed (see Patent Document 4). In addition, a technique has been developed in which deviation of the chip thickness and bump height is corrected by pressing the chip using an elastic member, and management of the parallelism of the manufacturing apparatus is not required (see Patent Document 5).
しかしながら、小型化のために半導体チップの薄型化が進んでおり、それにつれてチップは変形しやすくなってきている。このため、従来技術では、チップに反りが生じて半導体が割れたり、機能に影響が生じたりする問題があった。 However, the semiconductor chip is becoming thinner for miniaturization, and the chip is easily deformed accordingly. For this reason, in the prior art, there is a problem that the chip is warped and the semiconductor is broken or the function is affected.
本発明では、熱硬化性接着剤フィルムを介したフリップチップ実装及び３次元実装により、ボイド無く、良好な電気的接続を有し、チップの反りが少ない半導体装置の製造方法を提供することを目的とする。 An object of the present invention is to provide a manufacturing method of a semiconductor device having good electrical connection without voids and less warping of a chip by flip chip mounting and three-dimensional mounting through a thermosetting adhesive film. And
本発明の第１の半導体装置の製造方法は、バンプを有する半導体チップを、該バンプに対応した電極を有する基板に、熱硬化性接着剤フィルムを介してはんだ接続する半導体装置の製造方法であって、
（Ａ）半導体チップのバンプを有する面または基板の電極パッドを有する面に、あらかじめ熱硬化性接着剤フィルムをラミネートする工程、
（Ｂ）ヒートツールを用いて、熱硬化性接着剤フィルムがラミネートされた半導体チップの熱硬化性接着剤フィルム側の面と基板の電極パッドを有する面または半導体チップのバンプを有する面と熱硬化性接着剤フィルムがラミネートされた基板の熱硬化性接着剤フィルム側の面を合わせて仮圧着積層体とする工程、
（Ｃ）仮圧着積層体の基板側に弾性部材を、半導体チップ側に高剛性部材を接触させ、減圧下で押圧する工程、
（Ｄ）仮圧着積層体をヒートツールで加熱することにより、半導体チップと基板との間のはんだを溶融させ熱硬化性接着剤フィルムを硬化させる工程、
をこの順に有することを特徴とする半導体装置の製造方法、である。
A first method for manufacturing a semiconductor device according to the present invention is a method for manufacturing a semiconductor device in which a semiconductor chip having a bump is solder-connected to a substrate having an electrode corresponding to the bump via a thermosetting adhesive film. And
(A) A step of laminating a thermosetting adhesive film in advance on a surface having a bump of a semiconductor chip or a surface having an electrode pad of a substrate,
(B) Using a heat tool, the thermosetting adhesive film side surface of the semiconductor chip laminated with the thermosetting adhesive film, the surface having the electrode pads of the substrate, or the surface having bumps of the semiconductor chip and thermosetting A step of combining the surface on the thermosetting adhesive film side of the substrate laminated with the adhesive adhesive film to form a temporary pressure-bonded laminate,
(C) a step of contacting an elastic member on the substrate side of the temporary press-bonded laminate and a highly rigid member on the semiconductor chip side, and pressing under reduced pressure;
(D) The step of melting the solder between the semiconductor chip and the substrate and curing the thermosetting adhesive film by heating the temporary press-bonded laminate with a heat tool,
In this order, the method for manufacturing a semiconductor device.
本発明の第２の半導体装置の製造方法は、バンプおよび貫通電極を有する複数の半導体チップならびに該バンプに対応した電極を有する基板を、熱硬化性接着剤フィルムを介してはんだ接続する半導体装置の製造方法であって、
（Ａ’）複数の半導体チップそれぞれのバンプを有する面に、あらかじめ熱硬化性接着剤フィルムをラミネートして、熱硬化性接着剤フィルムがラミネートされた半導体チップを複数得る工程、
（Ｂ’）熱硬化性接着剤フィルムがラミネートされた１つの半導体チップの熱硬化性接着剤フィルム側の面と基板の電極パッドを有する面を合わせ、さらに熱硬化性接着剤フィルムがラミネートされた１つの半導体チップの半導体チップ側の面と熱硬化性接着剤フィルムがラミネートされた他の半導体チップの熱硬化性接着剤フィルム側の面を合わせることが繰り返されたものを、ヒートツールを用いて多段仮圧着積層体とする工程、
（Ｃ’）多段仮圧着積層体の基板側に弾性部材を、半導体チップ側に高剛性部材を接触させ、減圧下で押圧する工程、
（Ｄ’）多段仮圧着積層体をヒートツールで加熱することにより、複数の半導体チップの間および半導体チップと基板との間のはんだを溶融させ熱硬化性接着剤フィルムを硬化させる工程、
をこの順に有することを特徴とする半導体装置の製造方法、である。
According to a second method of manufacturing a semiconductor device of the present invention, a semiconductor device in which a plurality of semiconductor chips having bumps and through electrodes and a substrate having electrodes corresponding to the bumps are solder-connected via a thermosetting adhesive film. A manufacturing method comprising:
(A ′) a step of laminating a thermosetting adhesive film in advance on a surface having a bump of each of a plurality of semiconductor chips to obtain a plurality of semiconductor chips laminated with the thermosetting adhesive film;
(B ′) The surface of one semiconductor chip on which the thermosetting adhesive film is laminated is aligned with the surface of the substrate having the electrode pads, and the thermosetting adhesive film is further laminated. Using a heat tool, a semiconductor chip side surface of one semiconductor chip and a thermosetting adhesive film side surface of another semiconductor chip on which a thermosetting adhesive film is laminated are repeated. The step of making a multi-stage temporary compression laminate,
(C ′) a step of contacting an elastic member on the substrate side of the multi-stage temporary press-bonded laminate and a high-rigidity member on the semiconductor chip side, and pressing under reduced pressure;
(D ′) a step of heating the thermosetting adhesive film by melting the solder between the plurality of semiconductor chips and between the semiconductor chips and the substrate by heating the multistage temporary press-bonded laminate with a heat tool;
In this order, the method for manufacturing a semiconductor device.
本発明の製造方法によれば、接着剤フィルムを介したフリップチップ実装及び３次元実装においてボイドの発生を抑制することができ、高い信頼性の半導体装置を製造することが可能となる。 According to the manufacturing method of the present invention, generation of voids can be suppressed in flip chip mounting and three-dimensional mounting via an adhesive film, and a highly reliable semiconductor device can be manufactured.
本発明の製造方法によれば、熱硬化性接着剤フィルムを介したフリップチップ実装及び３次元実装により、ボイド無く、良好な電気的接続を有し、チップの反りが少ない半導体装置の製造方法を提供することを目的とする。 According to the manufacturing method of the present invention, there is provided a manufacturing method of a semiconductor device having good electrical connection without voids and less warping of a chip by flip chip mounting and three-dimensional mounting through a thermosetting adhesive film. The purpose is to provide.
本発明の第１の半導体装置の製造方法は、バンプを有する半導体チップを、該バンプに対応した電極を有する基板に、熱硬化性接着剤フィルムを介してはんだ接続する半導体装置の製造方法であって、
（Ａ）半導体チップのバンプを有する面または基板の電極パッドを有する面に、あらかじめ熱硬化性接着剤フィルムをラミネートする工程、
（Ｂ）ヒートツールを用いて、熱硬化性接着剤フィルムがラミネートされた半導体チップの熱硬化性接着剤フィルム側の面と基板の電極パッドを有する面または半導体チップのバンプを有する面と熱硬化性接着剤フィルムがラミネートされた基板の熱硬化性接着剤フィルム側の面を合わせて仮圧着積層体とする工程、
（Ｃ）仮圧着積層体の基板側に弾性部材を、半導体チップ側に高剛性部材を接触させ、減圧下で押圧する工程、
（Ｄ）仮圧着積層体をヒートツールで加熱することにより、半導体チップと基板との間のはんだを溶融させ熱硬化性接着剤フィルムを硬化させる工程、
をこの順に有することを特徴とする半導体装置の製造方法、である。
A first method for manufacturing a semiconductor device according to the present invention is a method for manufacturing a semiconductor device in which a semiconductor chip having a bump is solder-connected to a substrate having an electrode corresponding to the bump via a thermosetting adhesive film. And
(A) A step of laminating a thermosetting adhesive film in advance on a surface having a bump of a semiconductor chip or a surface having an electrode pad of a substrate,
(B) Using a heat tool, the thermosetting adhesive film side surface of the semiconductor chip laminated with the thermosetting adhesive film, the surface having the electrode pads of the substrate, or the surface having bumps of the semiconductor chip and thermosetting A step of combining the surface on the thermosetting adhesive film side of the substrate laminated with the adhesive adhesive film to form a temporary pressure-bonded laminate,
(C) a step of contacting an elastic member on the substrate side of the temporary press-bonded laminate and a highly rigid member on the semiconductor chip side, and pressing under reduced pressure;
(D) The step of melting the solder between the semiconductor chip and the substrate and curing the thermosetting adhesive film by heating the temporary press-bonded laminate with a heat tool,
In this order, the method for manufacturing a semiconductor device.
本発明の第２の半導体装置の製造方法は、バンプおよび貫通電極を有する複数の半導体チップならびに該バンプに対応した電極を有する基板を、熱硬化性接着剤フィルムを介してはんだ接続する半導体装置の製造方法であって、
（Ａ’）複数の半導体チップそれぞれのバンプを有する面に、あらかじめ熱硬化性接着剤フィルムをラミネートして、熱硬化性接着剤フィルムがラミネートされた半導体チップを複数得る工程、
（Ｂ’）熱硬化性接着剤フィルムがラミネートされた１つの半導体チップの熱硬化性接着剤フィルム側の面と基板の電極パッドを有する面を合わせ、さらに熱硬化性接着剤フィルムがラミネートされた１つの半導体チップの半導体チップ側の面と熱硬化性接着剤フィルムがラミネートされた他の半導体チップの熱硬化性接着剤フィルム側の面を合わせることが繰り返されたものを、ヒートツールを用いて多段仮圧着積層体とする工程、
（Ｃ’）多段仮圧着積層体の基板側に弾性部材を、半導体チップ側に高剛性部材を接触させ、減圧下で押圧する工程、
（Ｄ’）多段仮圧着積層体をヒートツールで加熱することにより、複数の半導体チップの間および半導体チップと基板との間のはんだを溶融させ熱硬化性接着剤フィルムを硬化させる工程、
をこの順に有することを特徴とする半導体装置の製造方法、である。
According to a second method of manufacturing a semiconductor device of the present invention, a semiconductor device in which a plurality of semiconductor chips having bumps and through electrodes and a substrate having electrodes corresponding to the bumps are solder-connected via a thermosetting adhesive film. A manufacturing method comprising:
(A ′) a step of laminating a thermosetting adhesive film in advance on a surface having a bump of each of a plurality of semiconductor chips to obtain a plurality of semiconductor chips laminated with the thermosetting adhesive film;
(B ′) The surface of one semiconductor chip on which the thermosetting adhesive film is laminated is aligned with the surface of the substrate having the electrode pads, and the thermosetting adhesive film is further laminated. Using a heat tool, a semiconductor chip side surface of one semiconductor chip and a thermosetting adhesive film side surface of another semiconductor chip on which a thermosetting adhesive film is laminated are repeated. The step of making a multi-stage temporary compression laminate,
(C ′) a step of contacting an elastic member on the substrate side of the multi-stage temporary press-bonded laminate and a high-rigidity member on the semiconductor chip side, and pressing under reduced pressure;
(D ′) a step of heating the thermosetting adhesive film by melting the solder between the plurality of semiconductor chips and between the semiconductor chips and the substrate by heating the multistage temporary press-bonded laminate with a heat tool;
In this order, the method for manufacturing a semiconductor device.
本発明でいう半導体装置とは、半導体素子の特性を利用することで機能し得る装置全般を指し、半導体チップを基板に接続した電気光学装置、半導体回路基板及びこれらを含む電子部品は全て半導体装置に含まれる。また、貫通電極ＴＳＶ（スルーシリコンビア）を有するシリコンの両面に電極パッドやバンプ等の接続端子を形成した半導体チップを用い、３次元積層されたものも半導体装置に含まれる。 The semiconductor device referred to in the present invention refers to all devices that can function by utilizing the characteristics of semiconductor elements. An electro-optical device in which a semiconductor chip is connected to a substrate, a semiconductor circuit substrate, and electronic components including these are all semiconductor devices. include. In addition, semiconductor devices that include three-dimensionally stacked semiconductor chips in which connection terminals such as electrode pads and bumps are formed on both surfaces of silicon having through electrodes TSV (through silicon vias) are also included.
本発明の半導体装置の製造方法において用いられる半導体チップとしては、例えば、集積回路、大規模集積回路、トランジスタ、サイリスタ、ダイオード等が挙げられ、特に限定されるものではない。シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）といった半導体や、ガリウム砒素（ＧａＡｓ）、ガリウム燐（ＧａＰ）、インジウム燐（ＩｎＰ）、炭化珪素（ＳｉＣ）等の化合物半導体チップを用いることもできる。半導体チップの接続方式としては、フリップチップもしくはＴＳＶ構造を有する半導体チップが用いられる。また、本発明の半導体チップには、接続信頼性等の観点からはんだバンプが形成されている。本発明のはんだの材質としては、特に限定されないが、人体や環境への影響の観点から、ＳｎＡｇＣｕ系、ＳｎＣｕ系、ＳｎＡｇ系、ＳｎＡｇＣｕＢｉ系、ＳｎＺｎＢｉ系、ＳｎＡｇＩｎＢｉ系などの鉛フリーはんだを用いることが好ましい。さらには、狭ピッチのバンプに対応するため、はんだバンプは金属のピラー、特に銅ピラー上に形成されていることが好ましい。はんだと金属ピラーとの間に金属の拡散を抑制するためのバリアメタル層を設けることもできる。また、樹脂やフィラーがバンプと電極パッドの間に噛み難いという観点から、はんだの形状は半球状であることが好ましい。 Examples of the semiconductor chip used in the method for manufacturing a semiconductor device of the present invention include an integrated circuit, a large-scale integrated circuit, a transistor, a thyristor, and a diode, and are not particularly limited. Semiconductors such as silicon (Si) and germanium (Ge), and compound semiconductor chips such as gallium arsenide (GaAs), gallium phosphide (GaP), indium phosphide (InP), and silicon carbide (SiC) can also be used. As a semiconductor chip connection method, a flip chip or a semiconductor chip having a TSV structure is used. In addition, solder bumps are formed on the semiconductor chip of the present invention from the viewpoint of connection reliability and the like. The material of the solder of the present invention is not particularly limited, but from the viewpoint of influence on the human body and the environment, a lead-free solder such as SnAgCu, SnCu, SnAg, SnAgCuBi, SnZnBi, or SnAgInBi may be used. preferable. Furthermore, in order to deal with a narrow pitch bump, the solder bump is preferably formed on a metal pillar, particularly a copper pillar. A barrier metal layer for suppressing metal diffusion can also be provided between the solder and the metal pillar. Moreover, it is preferable that the shape of the solder is hemispherical from the viewpoint that the resin or filler is difficult to bite between the bump and the electrode pad.
半導体チップにあるバンプの高さはすべて均等に揃っていることが好ましく、バンプ高さのバラツキは０．５μｍ以下であることが好ましい。バラツキが０．５μｍ以下であれば、バンプの圧着の際に接続不良なく半導体チップを搭載することができる。より好ましくは０．２μｍ以下である。バンプ高さのバラツキを小さくするため、研削加工を施すことも可能である。 It is preferable that the bumps on the semiconductor chip have all the same height, and the variation in the bump height is preferably 0.5 μm or less. If the variation is 0.5 μm or less, the semiconductor chip can be mounted without poor connection when the bumps are crimped. More preferably, it is 0.2 μm or less. In order to reduce the variation in bump height, it is possible to perform grinding.
本発明の半導体装置の製造方法において用いられる基板としては、シリコン基板、ＴＳＶ構造を有する半導体チップや半導体ウェハ、シリコンインターポーザーなどのシリコン基板、半導体基板やセラミックス類、化合物半導体、有機系回路基板、無機系回路基板、およびこれらの基板に回路の構成材料や受動素子が配置されたものが挙げられる。有機系回路基板の例としては、ガラス布・エポキシ銅張積層板などのガラス基材銅張積層板、ガラス不織布・エポキシ銅張積層板などのコンポジット銅張積層板、ポリエーテルイミド樹脂基板、ポリエーテルケトン樹脂基板、ポリサルフォン系樹脂基板などの耐熱・熱可塑性基板、ポリエステル銅張フィルム基板、ポリイミド銅張フィルム基板などのフレキシブル基板が挙げられる。無機系回路基板としては、アルミナ基板、窒化アルミニウム基板、炭化ケイ素基板などのセラミック基板、アルミニウムベース基板、鉄ベース基板などの金属系基板が例として挙げられる。なかでも、本発明は、熱伝導性が高く薄膜化した多層基板に用いられるシリコン基板を使用する場合に有効に作用する。 As a substrate used in the method for manufacturing a semiconductor device of the present invention, a silicon substrate, a semiconductor chip or semiconductor wafer having a TSV structure, a silicon substrate such as a silicon interposer, a semiconductor substrate or ceramics, a compound semiconductor, an organic circuit substrate, Examples thereof include inorganic circuit boards, and those in which circuit constituent materials and passive elements are arranged on these boards. Examples of organic circuit boards include glass-based copper-clad laminates such as glass cloth / epoxy copper-clad laminates, composite copper-clad laminates such as glass nonwoven fabrics / epoxy copper-clad laminates, polyetherimide resin substrates, Examples include heat-resistant / thermoplastic substrates such as ether ketone resin substrates and polysulfone resin substrates, polyester copper-clad film substrates, and polyimide copper-clad film substrates. Examples of the inorganic circuit board include ceramic substrates such as an alumina substrate, an aluminum nitride substrate, and a silicon carbide substrate, and metal substrates such as an aluminum base substrate and an iron base substrate. Especially, this invention acts effectively when using the silicon substrate used for the multilayer substrate with high thermal conductivity and a thin film.
回路の構成材料の例は、銀、金、銅、アルミニウムなどの金属を含有する導体、無機系酸化物などを含有する抵抗体、ガラス系材料および／または樹脂などを含有する低誘電体、樹脂や高誘電率無機粒子などを含有する高誘電体、ガラス系材料などを含有する絶縁体などが挙げられる。 Examples of circuit constituent materials include conductors containing metals such as silver, gold, copper, and aluminum, resistors containing inorganic oxides, low dielectrics and resins containing glass materials and / or resins, etc. And high dielectric materials containing high dielectric constant inorganic particles, insulators containing glass-based materials, and the like.
本発明の半導体装置の製造方法において用いられる基板には、半導体チップのバンプの位置に対応した電極パッドを有する。電極パッドは、平坦な形状でもよいし、いわゆるピラー形状（柱状）の突起であってもよい。また、円形、四角形、八角形などの多角形のいずれでもよい。電極パッドの材質に特に制限は無く、アルミニウム、銅、チタン、タングステン、クロム、ニッケル、金、はんだ、それらを用いた合金など、半導体装置において一般的に用い得る金属を使用することができ、複数の金属を積層することもできる。電極パッドもバンプと同様、高さのバラツキは０．５μｍ以下であることが好ましく、研削加工を施すことも可能である。 The substrate used in the method for manufacturing a semiconductor device of the present invention has electrode pads corresponding to the bump positions of the semiconductor chip. The electrode pad may be flat or may be a so-called pillar-shaped (columnar) protrusion. Moreover, any of polygons, such as a circle, a rectangle, and an octagon, may be sufficient. There are no particular restrictions on the material of the electrode pad, and metals that can be generally used in semiconductor devices, such as aluminum, copper, titanium, tungsten, chromium, nickel, gold, solder, and alloys using them, can be used. These metals can also be laminated. As with the bump, the electrode pad preferably has a height variation of 0.5 μm or less, and can be ground.
本発明で用いられる熱硬化性接着剤フィルムは、絶縁性樹脂のみからなるものであってもよいし、絶縁性樹脂に他の成分が含まれているものであってもよい。また、複数の種類の絶縁性樹脂を混合してもよい。絶縁性樹脂としては、ポリイミド樹脂、エポキシ樹脂、アクリル樹脂、フェノキシ樹脂、ポリエーテルスルホン樹脂などを用いることができるが、これらに限らない。硬化剤、硬化促進剤などをさらに含有していてもよい。硬化剤、硬化促進剤としては公知のものを用いることができる。 The thermosetting adhesive film used in the present invention may be composed only of an insulating resin, or may contain other components in the insulating resin. A plurality of types of insulating resins may be mixed. As the insulating resin, a polyimide resin, an epoxy resin, an acrylic resin, a phenoxy resin, a polyethersulfone resin, or the like can be used, but is not limited thereto. You may further contain a hardening | curing agent, a hardening accelerator, etc. A well-known thing can be used as a hardening | curing agent and a hardening accelerator.
熱硬化性接着剤フィルムは、絶縁信頼性や温度サイクルに対する信頼性の観点から絶縁性無機フィラーを含むものが好ましい。ここでいう絶縁性無機フィラーとしては、シリカ、窒化ケイ素、アルミナ、窒化アルミ、酸化チタン、窒化チタン、チタン酸バリウムなどを用いることができる。 The thermosetting adhesive film preferably contains an insulating inorganic filler from the viewpoint of insulation reliability and reliability with respect to temperature cycles. As the insulating inorganic filler, silica, silicon nitride, alumina, aluminum nitride, titanium oxide, titanium nitride, barium titanate, or the like can be used.
また、必要に応じ架橋剤、界面活性剤、分散剤などが熱硬化性接着剤フィルムに含まれていてもよい。熱硬化性接着剤フィルムは感光性を有していてもよい。感光性を有する場合は、被膜の形成後またはシートの貼り付け後に露光、現像によりパターン加工を行い、バンプ形成部等の必要な部分を開口させることができる。 Moreover, a crosslinking agent, surfactant, a dispersing agent, etc. may be contained in the thermosetting adhesive film as needed. The thermosetting adhesive film may have photosensitivity. In the case of having photosensitivity, after forming a film or attaching a sheet, pattern processing can be performed by exposure and development to open a necessary portion such as a bump forming portion.
本発明で用いられる熱硬化性接着剤フィルムは、例えば特開２００４−３１９８２３号公報、特開２００８−９４８７０号公報、特許３９９５０２２号公報、特開２００９−２６２２２７号公報などに開示されている樹脂組成物を用いることができる。 The thermosetting adhesive film used in the present invention is, for example, a resin composition disclosed in Japanese Patent Application Laid-Open No. 2004-319823, Japanese Patent Application Laid-Open No. 2008-94870, Japanese Patent No. 3995022, Japanese Patent Application Laid-Open No. 2009-262227, and the like. Can be used.
ラミネートする熱硬化性接着剤フィルムの厚さは、バンプの平均高さ以上であることが好ましい。より好ましくはバンプの平均高さ以上かつバンプの平均高さと基板上の電極パッド平均高さを足し合わせた厚さの１．５倍以下である。さらにより好ましくは、バンプの平均高さ以上かつバンプの平均高さと基板上の電極パッド平均高さを足し合わせた厚さ以下である。なお、バンプの高さや電極パッドの高さは、それぞれ半導体チップや基板の表面の形状を測定し、その一番低い高さを基準（０μｍ）として高さのピーク値を測定することにより得ることができる。バンプの平均高さおよび電極パッド平均高さは、それぞれ半導体チップの全てのバンプや基板上の全ての電極パッドの高さの平均値であり、例えばコンフォーカル顕微鏡（レーザーテック（株）製、Ｈ１２００）で測定することができる。熱硬化性接着剤フィルムの厚さがバンプの平均高さ以上であると、ボンディング後の熱硬化性接着剤フィルムと基板との間にボイドが発生しにくく、接着力が低下したりする場合や信頼性に影響する場合が少なくなる。また、熱硬化性接着剤フィルムの厚さがバンプの平均高さと基板上の電極パッド平均高さを足し合わせた厚さの１．５倍以下であれば、経済性に優れるだけでなく、熱硬化性接着剤フィルムのはみ出し量が少なくなるため実装面積が少なくなり、またはみ出した熱硬化性接着剤フィルムが半導体チップ上部にまで回り込みボンディング装置のヒートツールを汚染し、ヒートツールと半導体チップが接着してしまうことが少なくなる。 The thickness of the thermosetting adhesive film to be laminated is preferably equal to or greater than the average height of the bumps. More preferably, it is not less than the average height of the bumps and not more than 1.5 times the total thickness of the average height of the bumps and the average height of the electrode pads on the substrate. Even more preferably, it is not less than the average height of the bumps and not more than the sum of the average height of the bumps and the average height of the electrode pads on the substrate. The height of the bump and the height of the electrode pad can be obtained by measuring the shape of the surface of the semiconductor chip and the substrate, respectively, and measuring the peak value of the height with the lowest height as a reference (0 μm). Can do. The average height of the bumps and the average height of the electrode pads are the average values of the heights of all the bumps on the semiconductor chip and all the electrode pads on the substrate, for example, a confocal microscope (H1200 manufactured by Lasertec Corporation). Can be measured. If the thickness of the thermosetting adhesive film is equal to or greater than the average height of the bumps, voids are less likely to occur between the thermosetting adhesive film after bonding and the substrate, and the adhesive strength may be reduced. Less likely to affect reliability. If the thickness of the thermosetting adhesive film is 1.5 times or less the sum of the average height of the bumps and the average height of the electrode pads on the substrate, it is not only economical, but also heat resistant. Since the amount of protrusion of the curable adhesive film is reduced, the mounting area is reduced, or the protruded thermosetting adhesive film reaches the top of the semiconductor chip and contaminates the heat tool of the bonding device, and the heat tool and the semiconductor chip are bonded. It ’s less likely to happen.
本発明で用いる弾性部材として、耐熱性があり、押圧時の力で弾性変形するものを用いる。弾性部材の硬度は、ＪＩＳ Ｚ２２４６（２０００）に従って、厚さ３ｍｍ、面積１００ｍｍ×１００ｍｍの試料を試験温度８０℃で測定したショア硬さが、４５〜８５であることが好ましい。ショア硬さ４５以上とすることでボイドがより除去しやすくなり、ショア硬さ８５以下とすることで、チップ厚さの偏りを補正してすべてのバンプを電極パッドに接触させることができる。このような弾性部材として例えば、天然ゴム、イソプレンゴム、ブタジエンゴム、スチレンブタジエンゴム、エチレン・酢酸ビニルゴム、ニトリルゴム、アクリルゴム、シリコーンゴム、フッ素ゴム、ウレタンゴム等が挙げられる。 As the elastic member used in the present invention, a member having heat resistance and elastically deforming with a pressing force is used. The hardness of the elastic member is preferably 45 to 85, according to JIS Z2246 (2000), and the Shore hardness measured at a test temperature of 80 ° C. for a sample having a thickness of 3 mm and an area of 100 mm × 100 mm. By setting the Shore hardness to 45 or more, voids can be more easily removed, and by setting the Shore hardness to 85 or less, it is possible to correct the deviation in chip thickness and bring all the bumps into contact with the electrode pads. Examples of such elastic members include natural rubber, isoprene rubber, butadiene rubber, styrene butadiene rubber, ethylene / vinyl acetate rubber, nitrile rubber, acrylic rubber, silicone rubber, fluorine rubber, and urethane rubber.
本発明で用いる剛性部材として、耐熱性があり、押圧時の力で弾性変形や塑性変形を起こさないものを用いる。チップや電極の素材や寸法に応じて、剛性部材の素材や寸法は任意に決定することができる。例えば金属板、セラミック板、シリコンウェーハー、ガラス板、複合材料などが挙げられる。また、押圧時に熱硬化性接着剤フィルムにより高剛性部材が汚染したり、仮圧着積層体と高剛性部材が貼り付いたりする事を防止するために、高剛性部材をあらかじめ離型処理することができる。離型処理の方法として、フッ素処理、シリコーン処理等が挙げられる。 As the rigid member used in the present invention, a member that has heat resistance and does not cause elastic deformation or plastic deformation by a pressing force is used. Depending on the material and dimensions of the chip and electrode, the material and dimensions of the rigid member can be arbitrarily determined. Examples thereof include a metal plate, a ceramic plate, a silicon wafer, a glass plate, and a composite material. In addition, in order to prevent the high-rigidity member from being contaminated by the thermosetting adhesive film at the time of pressing or the temporary press-bonded laminate and the high-rigidity member from sticking, the high-rigidity member may be subjected to a release treatment in advance. it can. Examples of the release treatment method include fluorine treatment and silicone treatment.
本発明の第１の半導体装置の製造方法は、
（Ａ）半導体チップのバンプを有する面または基板の電極パッドを有する面に、あらかじめ熱硬化性接着剤フィルムをラミネートする工程、
（Ｂ）ヒートツールを用いて、熱硬化性接着剤フィルムがラミネートされた半導体チップの熱硬化性接着剤フィルム側の面と基板の電極パッドを有する面または半導体チップのバンプを有する面と熱硬化性接着剤フィルムがラミネートされた基板の熱硬化性接着剤フィルム側の面を合わせて仮圧着積層体とする工程、
（Ｃ）仮圧着積層体の基板側に弾性部材を、半導体チップ側に高剛性部材を接触させ、減圧下で押圧する工程、
（Ｄ）仮圧着積層体をヒートツールで加熱することにより、半導体チップと基板との間のはんだを溶融させ熱硬化性接着剤フィルムを硬化させる工程、をこの順に有する。
The first method for manufacturing a semiconductor device of the present invention is as follows.
(A) A step of laminating a thermosetting adhesive film in advance on a surface having a bump of a semiconductor chip or a surface having an electrode pad of a substrate,
(B) Using a heat tool, the thermosetting adhesive film side surface of the semiconductor chip laminated with the thermosetting adhesive film, the surface having the electrode pads of the substrate, or the surface having bumps of the semiconductor chip and thermosetting A step of combining the surface on the thermosetting adhesive film side of the substrate laminated with the adhesive adhesive film to form a temporary pressure-bonded laminate,
(C) a step of contacting an elastic member on the substrate side of the temporary press-bonded laminate and a highly rigid member on the semiconductor chip side, and pressing under reduced pressure;
(D) The step of heating the temporary pressure-bonded laminate with a heat tool to melt the solder between the semiconductor chip and the substrate and cure the thermosetting adhesive film in this order.
まず、工程（Ａ）では半導体チップのバンプを有する面、または基板の電極パッドを有する面にあらかじめ熱硬化性接着剤フィルムがラミネートされる。特に、プラスチックフィルム上に形成した熱硬化性接着剤フィルムの面を半導体チップのバンプを有する面または基板の電極パッドを有する面に加圧しながら加熱ラミネートし、プラスチックフィルムを剥離することにより好ましく形成することができる。貼り合わせ温度は、貼り合わせ面の凹凸への追従性の点から６０℃以上が好ましい。また、貼り付け時の接着剤フィルムの硬化を防ぐために、貼り付け温度は１００℃以下とすることが好ましい。この温度範囲において熱硬化性接着剤フィルムの動的粘度は、５０〜５０００Ｐａ・ｓであることが好ましい。熱硬化性接着剤フィルムの動的粘度が５０Ｐａ・ｓ以上であると取り扱いが容易であり、５０００Ｐａ・ｓ以下であるとバンプが熱硬化性接着剤フィルム中に埋まりやすく、低圧力でのラミネートが可能となる。ラミネートを行う際には、ボイド抑制の点から、真空ラミネーターを用いることが好ましい。また、半導体チップが多数形成された半導体ウェハに熱硬化性接着剤フィルムをラミネートし、プラスチックフィルムを剥離した後、熱硬化性接着剤フィルムと同時に半導体ウェハをダイシングすることで、熱硬化性接着剤フィルム付き半導体チップを作ることができる。この場合、熱硬化性接着剤フィルムと半導体チップを同じ形に形成することができ、ボンディング中の熱硬化性接着剤フィルムのはみ出しを極小にすることができるため、好ましい。 First, in the step (A), a thermosetting adhesive film is laminated in advance on the surface of the semiconductor chip having bumps or the surface of the substrate having electrode pads. In particular, the surface of the thermosetting adhesive film formed on the plastic film is preferably laminated by heating and laminating the surface having the bumps of the semiconductor chip or the surface having the electrode pads of the substrate, and peeling the plastic film. be able to. The bonding temperature is preferably 60 ° C. or higher from the viewpoint of following the unevenness of the bonding surface. Moreover, in order to prevent hardening of the adhesive film at the time of affixing, it is preferable that affixing temperature shall be 100 degrees C or less. In this temperature range, the dynamic viscosity of the thermosetting adhesive film is preferably 50 to 5000 Pa · s. When the dynamic viscosity of the thermosetting adhesive film is 50 Pa · s or more, handling is easy, and when it is 5000 Pa · s or less, the bumps are easily embedded in the thermosetting adhesive film, so that lamination at low pressure is possible. It becomes possible. When laminating, it is preferable to use a vacuum laminator from the viewpoint of suppressing voids. In addition, a thermosetting adhesive film is laminated by laminating a thermosetting adhesive film on a semiconductor wafer on which a large number of semiconductor chips are formed, peeling the plastic film, and then dicing the semiconductor wafer simultaneously with the thermosetting adhesive film. A semiconductor chip with a film can be made. In this case, it is preferable because the thermosetting adhesive film and the semiconductor chip can be formed in the same shape, and the protrusion of the thermosetting adhesive film during bonding can be minimized.
熱硬化性接着剤フィルムの動的粘度は、動的粘弾性法により例えばレオメータ（セイコーインスツルメンツ製、ＤＭＳ６１００）を用いて測定することができる。 The dynamic viscosity of the thermosetting adhesive film can be measured by a dynamic viscoelasticity method using, for example, a rheometer (manufactured by Seiko Instruments Inc., DMS6100).
次に（Ｂ）の仮圧着工程では、ボンディング装置のヒートツールを用いて、熱硬化性接着剤フィルムがラミネートされた半導体チップの熱硬化性接着剤フィルム側の面と基板の電極パッドを有する面、または、半導体チップのバンプを有する面と熱硬化性接着剤フィルムがラミネートされた基板の熱硬化性接着剤フィルム側の面を合わせて仮圧着積層体を形成する。 Next, in the temporary press-bonding step of (B), using the heat tool of the bonding apparatus, the surface having the thermosetting adhesive film side of the semiconductor chip laminated with the thermosetting adhesive film and the surface having the electrode pads of the substrate Alternatively, the surface of the semiconductor chip having bumps and the surface of the substrate on which the thermosetting adhesive film is laminated are combined with the surface on the thermosetting adhesive film side to form a temporary pressure-bonded laminate.
その際、半導体チップのバンプと基板の電極パッドの接続位置が一致するよう、半導体チップに形成されたアライメントマークと基板上のアライメントマークを確認した後、機械的に搭載位置を補正し、仮圧着を行う。搭載位置は、チップ外形やバンプ位置によって認識することもできるが、位置精度の観点から、熱硬化性接着剤フィルムは、アライメントマークが認識できるよう透明であることが好ましい。 At that time, after confirming the alignment mark formed on the semiconductor chip and the alignment mark on the substrate so that the connection positions of the bumps on the semiconductor chip and the electrode pads on the substrate match, the mounting position is mechanically corrected and provisional pressure bonding is performed. I do. The mounting position can be recognized by the chip outer shape and the bump position, but from the viewpoint of positional accuracy, the thermosetting adhesive film is preferably transparent so that the alignment mark can be recognized.
仮圧着時のヒートツールの温度は、はんだ融点以下の温度で熱硬化性接着剤フィルムの粘度を下げて粘着性を上げ、所定の位置に半導体チップが固定されるよう、また熱硬化性接着剤フィルムの硬化が進まないよう６０〜１２０℃の温度範囲が好ましい。また仮圧着時の圧力は０．０１〜０．５ＭＰａの範囲が好ましい。０．０１ＭＰａ以上であれば十分に仮圧着の目的を達成することができ、０．５ＭＰａ以下であれば、バンプが大きく変形することなく圧着できる。仮圧着は、常圧下で行っても良いし、気泡の噛み込みなどを防ぐため真空中で実施しても良い。なお、ここでの温度とは、熱硬化性接着剤フィルム中の温度であり、例えば、温度レコーダ（（株）キーエンス製、ＮＲ１００）に熱電対を接続して求めることができる。 The temperature of the heat tool at the time of pre-bonding is lower than the melting point of the solder, lowering the viscosity of the thermosetting adhesive film to increase the stickiness, so that the semiconductor chip is fixed in place, and the thermosetting adhesive A temperature range of 60 to 120 ° C. is preferred so that the film does not cure. Moreover, the pressure at the time of temporary pressure bonding has the preferable range of 0.01-0.5 MPa. If the pressure is 0.01 MPa or more, the purpose of temporary pressure bonding can be sufficiently achieved, and if the pressure is 0.5 MPa or less, the bump can be pressure bonded without being greatly deformed. Temporary pressure bonding may be performed under normal pressure, or may be performed in a vacuum in order to prevent entrapment of bubbles. Here, the temperature is a temperature in the thermosetting adhesive film, and can be obtained by connecting a thermocouple to a temperature recorder (NR100, manufactured by Keyence Corporation), for example.
（Ｃ）の減圧下での押圧工程では、減圧容器中で仮圧着積層体の基板側に弾性部材を、半導体チップ側に高剛性部材を接触させて押圧する。ボイドをより除去しやすくするためには１ｋＰａ以下で行うことが好ましい。押圧温度は、熱硬化性接着剤フィルムの流動性が高く、かつ熱硬化性接着剤フィルムの硬化が進まないよう６０℃から１２０℃温度範囲が好ましい。また、押圧の圧力は０．０１〜０．５ＭＰａの範囲が好ましい。０．０１ＭＰａ以上であれば十分にボイドを抑制することができ、０．５ＭＰａ以下であれば、バンプが大きく変形することなく圧着できる。 In the pressing step under reduced pressure in (C), an elastic member is brought into contact with the substrate side of the temporary press-bonded laminate and a high-rigidity member is brought into contact with the semiconductor chip side in the reduced pressure container. In order to make it easier to remove voids, it is preferable to carry out at 1 kPa or less. The pressing temperature is preferably in the temperature range of 60 ° C. to 120 ° C. so that the thermosetting adhesive film has high fluidity and the thermosetting adhesive film does not cure. The pressing pressure is preferably in the range of 0.01 to 0.5 MPa. If the pressure is 0.01 MPa or more, the void can be sufficiently suppressed, and if the pressure is 0.5 MPa or less, the bump can be pressure-bonded without being greatly deformed.
また弾性部材と高剛性部材の間の仮圧着積層体周辺部に、スペーサーを配置することが好ましい。そうすることで、半導体チップと基板の間の距離が制御され、はんだバンプが大きく変形したり、熱硬化性接着剤シートがはみ出したりするの防止することができ、より信頼性の高い半導体装置を得られるようになる。例えば、仮圧着積層体と同じ厚さの板を周囲に置いたり、パンチングで打ち抜いた板の開口部内に仮圧着積層体を置いて押圧するなどの方法がある。スペーサーの素材として例えばゴム、プラスチック、セラミック、金属、ガラス、またはそれらの複合材料などが挙げられる。 Moreover, it is preferable to arrange a spacer around the temporary press-bonded laminate between the elastic member and the highly rigid member. By doing so, the distance between the semiconductor chip and the substrate is controlled, the solder bumps can be largely deformed, and the thermosetting adhesive sheet can be prevented from protruding, and a more reliable semiconductor device can be obtained. It will be obtained. For example, there are methods such as placing a plate having the same thickness as that of the temporary pressure-bonded laminate around it, or placing and pressing the temporary pressure-bonded laminate in an opening of a plate punched out by punching. Examples of the material of the spacer include rubber, plastic, ceramic, metal, glass, or a composite material thereof.
（Ｄ）の本圧着工程では、仮圧着積層体をヒートツールで加熱することにより、半導体チップと基板との間のはんだを溶融させ熱硬化性接着剤フィルムを硬化させる。この加熱処理は温度を選び、段階的に昇温するか、ある温度範囲を選び連続的に昇温しながら１秒から数分実施する。一例としては、熱硬化性接着剤フィルムを軟化させるため１００℃で１０秒間保持した後、はんだ溶融のため２５０℃で２０秒間熱処理する。そのときの温度の立ち上がり時間は、接着剤の流動性とはんだ溶融のタイミングの観点から１秒以下であることが好ましい。立ち上がり時間とは、現在のヒートツールの表面温度から設定温度へ向けて９０％以上変化する時間のことである。また本圧着時の圧力ははんだ押し込み量の観点から０．０１〜１ＭＰａの範囲が好ましい。この時の圧力も時間的に変化させることができる。はんだの溶融時に、ヒートツールの位置を固定する高さ制御を行うこともできる。該加熱処理は、常圧下で行ってもよいし、減圧下で実施してもよい。また、空気による酸化劣化を防ぐため、窒素雰囲気下で実施してもよい。本圧着工程は、複数の仮圧着積層体にまとめて熱をかけて硬化させることもできる。 In the final press-bonding step (D), the temporary press-bonded laminate is heated with a heat tool to melt the solder between the semiconductor chip and the substrate and cure the thermosetting adhesive film. This heat treatment is performed by selecting a temperature and raising the temperature stepwise, or selecting a certain temperature range and continuously raising the temperature for 1 second to several minutes. As an example, in order to soften the thermosetting adhesive film, it is held at 100 ° C. for 10 seconds, and then heat-treated at 250 ° C. for 20 seconds for melting the solder. The temperature rise time at that time is preferably 1 second or less from the viewpoint of the fluidity of the adhesive and the timing of solder melting. The rise time is a time that changes by 90% or more from the current surface temperature of the heat tool toward the set temperature. Moreover, the pressure at the time of this crimping | compression-bonding has a preferable range of 0.01-1 Mpa from a viewpoint of solder indentation amount. The pressure at this time can also be changed over time. It is also possible to perform height control for fixing the position of the heat tool when the solder is melted. The heat treatment may be performed under normal pressure or under reduced pressure. Moreover, in order to prevent the oxidative deterioration by air, you may implement in nitrogen atmosphere. In the main pressure bonding step, a plurality of temporary pressure-bonded laminates can be collectively heated and cured.
この場合、ヒートツールと仮圧着積層体の間、あるいはステージと仮圧着積層体の間に汚染防止用のフィルムを設置することができる。例えば、金属箔や“テフロン（登録商標）”シートなどが挙げられる。“テフロン（登録商標）”シートを用いることで、熱硬化性接着剤フィルムによってステージやヒートツールが汚染されるのを防ぐことができる。また、金属箔を用いることで、バンプへの熱伝導を高めることができ、より確実にはんだ接合を形成することができる。また、金属箔に離型処理を行ったものを用いることで、熱硬化性接着剤フィルムの付着を防止することができるので好ましい。 In this case, a film for preventing contamination can be installed between the heat tool and the temporary pressure-bonded laminate or between the stage and the temporary pressure-bonded laminate. For example, a metal foil or a “Teflon (registered trademark)” sheet may be used. By using the “Teflon (registered trademark)” sheet, it is possible to prevent the stage and the heat tool from being contaminated by the thermosetting adhesive film. Further, by using the metal foil, the heat conduction to the bump can be increased, and the solder joint can be more reliably formed. In addition, it is preferable to use a metal foil that has been subjected to a release treatment because adhesion of the thermosetting adhesive film can be prevented.
本発明の半導体装置の製造方法では、上記の工程の後、追加キュアを行ってもよい。追加キュアの条件は、用いる熱硬化性接着剤フィルムの特性に応じて任意に設定することができる。 In the method for manufacturing a semiconductor device of the present invention, additional curing may be performed after the above steps. The conditions for the additional curing can be arbitrarily set according to the characteristics of the thermosetting adhesive film to be used.
本発明の第２の半導体装置の製造方法は、
（Ａ’）複数の半導体チップそれぞれのバンプを有する面に、あらかじめ熱硬化性接着剤フィルムをラミネートして、熱硬化性接着剤フィルムがラミネートされた半導体チップを複数得る工程、
（Ｂ’）熱硬化性接着剤フィルムがラミネートされた１つの半導体チップの熱硬化性接着剤フィルム側の面と基板の電極パッドを有する面を合わせ、さらに熱硬化性接着剤フィルムがラミネートされた１つの半導体チップの半導体チップ側の面と熱硬化性接着剤フィルムがラミネートされた他の半導体チップの熱硬化性接着剤フィルム側の面を合わせることが繰り返されたものを、ヒートツールを用いて多段仮圧着積層体とする工程、
（Ｃ’）多段仮圧着積層体の基板側に弾性部材を、半導体チップ側に高剛性部材を接触させ、減圧下で押圧する工程、
（Ｄ’）多段仮圧着積層体をヒートツールで加熱することにより、複数の半導体チップの間および半導体チップと基板との間のはんだを溶融させ熱硬化性接着剤フィルムを硬化させる工程、をこの順に有する。
The second method for manufacturing a semiconductor device of the present invention is as follows.
(A ′) a step of laminating a thermosetting adhesive film in advance on a surface having a bump of each of a plurality of semiconductor chips to obtain a plurality of semiconductor chips laminated with the thermosetting adhesive film;
(B ′) The surface of one semiconductor chip on which the thermosetting adhesive film is laminated is aligned with the surface of the substrate having the electrode pads, and the thermosetting adhesive film is further laminated. Using a heat tool, a semiconductor chip side surface of one semiconductor chip and a thermosetting adhesive film side surface of another semiconductor chip on which a thermosetting adhesive film is laminated are repeated. The step of making a multi-stage temporary compression laminate,
(C ′) a step of contacting an elastic member on the substrate side of the multi-stage temporary press-bonded laminate and a high-rigidity member on the semiconductor chip side, and pressing under reduced pressure;
(D ′) The step of heating the thermosetting adhesive film by melting the solder between the plurality of semiconductor chips and between the semiconductor chips and the substrate by heating the multistage temporary press-bonded laminate with a heat tool. Have in order.
まず、工程（Ａ’）では複数の半導体チップのバンプを有する面にあらかじめ熱硬化性接着剤フィルムがラミネートされる。ラミネート条件は、ボイドなく熱硬化性接着剤フィルムがラミネートされるよう、第１の製造方法と同様に設定することができる。本製造方法では、多段にチップの積層体を形成する。そのため、半導体ウェハに熱硬化性接着剤フィルムをラミネートし、熱硬化性接着剤フィルムと同時に半導体ウェハをダイシングして得られたチップを用いることにより、積層体の熱硬化性接着剤フィルムのはみ出しを極小にすることができるため、特に好ましい。 First, in the step (A ′), a thermosetting adhesive film is laminated in advance on the surface having the bumps of a plurality of semiconductor chips. Lamination conditions can be set in the same manner as in the first manufacturing method so that the thermosetting adhesive film is laminated without voids. In this manufacturing method, a stack of chips is formed in multiple stages. Therefore, by laminating a thermosetting adhesive film on a semiconductor wafer and using a chip obtained by dicing the semiconductor wafer at the same time as the thermosetting adhesive film, the thermosetting adhesive film of the laminate is not protruded. This is particularly preferable because it can be minimized.
次に（Ｂ’）の仮圧着工程では、ボンディング装置のヒートツールを用いて、熱硬化性接着剤フィルムがラミネートされた１つの半導体チップの熱硬化性接着剤フィルム側の面と基板を合わせ、さらに熱硬化性接着剤フィルムがラミネートされた１つの半導体チップの半導体チップ側の面と熱硬化性接着剤フィルムがラミネートされた他の半導体チップの熱硬化性接着剤フィルム側の面を合わせることを繰り返して多段仮圧着積層体を形成する。 Next, in the provisional pressure bonding step (B ′), using the heat tool of the bonding apparatus, the surface on the thermosetting adhesive film side of one semiconductor chip laminated with the thermosetting adhesive film is aligned with the substrate, Furthermore, the surface on the semiconductor chip side of one semiconductor chip laminated with the thermosetting adhesive film is matched with the surface on the thermosetting adhesive film side of another semiconductor chip laminated with the thermosetting adhesive film. Repeatedly, a multistage temporary press-bonded laminate is formed.
この場合の仮圧着のヒートツールの好ましい温度条件は、第１の製造方法と同様だが、積層の段数が増えるとヒートツールからの熱伝達が変化するため、積層の段数ごとに温度を変化させることもできる。 In this case, the preferred temperature condition of the temporary crimping heat tool is the same as that of the first manufacturing method, but the heat transfer from the heat tool changes as the number of layers in the stack increases, so the temperature is changed for each number of layers in the stack. You can also.
減圧下での押圧工程（Ｃ’）では、減圧容器中で多段仮圧着積層体の基板側に弾性部材を、半導体チップ側に高剛性部材を接触させて押圧する。この際、ボイドをより除去しやすくするためには１ｋＰａ以下で行うことが好ましい。 In the pressing step (C ′) under reduced pressure, an elastic member is brought into contact with the substrate side of the multistage temporary press-bonded laminate and a high-rigidity member is brought into contact with the semiconductor chip side in the reduced pressure container. At this time, it is preferable to carry out at 1 kPa or less in order to make it easier to remove voids.
この場合の好ましい温度条件は、第１の製造方法と同様だが、積層の段数が増えると熱源からの熱伝達が変化するため、積層の段数ごとに温度を変化させることもできる。また第１の製造方法と同様に、弾性部材と高剛性部材の間の仮圧着積層体周辺部に、スペーサーを配置することが好ましい。 The preferable temperature condition in this case is the same as in the first manufacturing method, but the heat transfer from the heat source changes as the number of stacked layers increases, so that the temperature can be changed for each number of stacked layers. Similarly to the first manufacturing method, it is preferable to arrange a spacer around the temporary press-bonded laminate between the elastic member and the high-rigidity member.
本圧着工程（Ｄ’）では、多段仮圧着積層体をヒートツールで加熱することにより、複数の半導体チップの間および半導体チップと基板との間のはんだを溶融させ熱硬化性接着剤フィルムを硬化させる。この上にさらに熱硬化性接着剤フィルムがラミネートされた１つの半導体チップの熱硬化性接着剤フィルム側の面を合わせて（Ｂ’）の多段仮圧着積層体を形成し、その後で減圧下での押圧（Ｃ’）を行ってから本圧着工程（Ｄ’）を行うことも可能である。 In the main crimping step (D ′), the multi-stage temporary press-bonded laminate is heated with a heat tool to melt the solder between a plurality of semiconductor chips and between the semiconductor chips and the substrate, thereby curing the thermosetting adhesive film. Let Further, the surface of one semiconductor chip on which the thermosetting adhesive film is further laminated is combined with the surface of the thermosetting adhesive film side of (B ′) to form a multi-stage temporary press-bonded laminate, and then under reduced pressure. It is also possible to perform the main press-bonding step (D ′) after performing the pressing (C ′).
以下に、本発明の半導体装置の製造方法の各工程について例を挙げて説明する。 Hereinafter, the steps of the method for manufacturing a semiconductor device of the present invention will be described with examples.
まず、図１（ａ）に示す通り、半導体チップのはんだバンプが形成されている面にプラスチックフィルム上に形成された熱硬化性接着剤フィルムをラミネートする。この際、熱硬化性接着剤フィルムと半導体チップの間にボイドがないようラミネートされることが好ましく、真空中でラミネートすることが好ましい。真空中でラミネートできる装置としては、例えば、真空加圧ラミネーター（（株）名機製作所製、ＭＶＬＰ５００／６００、及びニチゴーモートン（株）製、ＣＶＰ−３００Ｔなど）がある。このとき、加熱する方法は半導体チップ側からでもプラスチックフィルム側からでも両側からでもかまわない。貼り付け時の圧力は、バンプの凹凸に追従でき、はんだバンプが潰れないよう０．１ＭＰａ以上１ＭＰａ以下で行うことが好ましい。次に、プラスチックフィルムを剥がして熱硬化性接着剤フィルムがラミネートされた半導体チップを得ることができる（図１（ｂ））。 First, as shown in FIG. 1A, a thermosetting adhesive film formed on a plastic film is laminated on a surface of a semiconductor chip on which solder bumps are formed. At this time, it is preferable to laminate so that there is no void between the thermosetting adhesive film and the semiconductor chip, and it is preferable to laminate in a vacuum. As an apparatus that can be laminated in a vacuum, for example, there is a vacuum pressure laminator (manufactured by Meiki Seisakusho, MVLP 500/600, and Nichigo Morton, CVP-300T, etc.). At this time, the heating method may be from the semiconductor chip side, the plastic film side, or both sides. The pressure at the time of pasting is preferably 0.1 MPa or more and 1 MPa or less so that the bumps can be followed and the solder bumps are not crushed. Next, the plastic film is peeled off to obtain a semiconductor chip laminated with a thermosetting adhesive film (FIG. 1B).
はんだバンプが形成されている半導体ウェハ上に熱硬化性接着剤フィルムをラミネートし、その後でプラスチックフィルムを剥がしてからダイシングを行い、熱硬化性接着剤フィルムがラミネートされた半導体チップを得ることもできる。 A semiconductor chip on which a thermosetting adhesive film is laminated can be obtained by laminating a thermosetting adhesive film on a semiconductor wafer on which solder bumps are formed, and then removing the plastic film before dicing. .
次に、フリップチップボンダーを用いて熱硬化性接着剤フィルムがラミネートされた半導体チップの熱硬化性接着剤フィルム側の面と基板を合わせて仮圧着積層体を形成する。フリップチップボンダーとしては、例えば、ボンディング装置（東レエンジニアリング（株）製、ＦＣ３０００Ｓ）がある。 Next, using a flip chip bonder, the surface of the semiconductor chip on which the thermosetting adhesive film is laminated and the surface on the thermosetting adhesive film side are combined with the substrate to form a temporary pressure-bonded laminate. As a flip chip bonder, for example, there is a bonding apparatus (manufactured by Toray Engineering Co., Ltd., FC3000S).
仮圧着では、装置のステージ上に基板を配置し、ヒートツールで半導体チップを基板上方向に搬送する（図１（ｃ））。ステージは、周囲の温度環境条件に左右されないよう、また、樹脂の硬化が進行しないようあらかじめ４０℃以上１００℃以下の一定の温度に保っておくことが望ましい。次に半導体チップおよび基板それぞれのアライメントマークを検出して位置決めを行う。ヒートツールには半導体チップを加熱・加圧する機構が設けられており、半導体チップを加熱しながら基板に押し付ける（図１（ｄ））。このとき、熱は半導体チップを伝達し、熱硬化性接着剤フィルムに伝わる。したがって熱硬化性接着剤フィルムは温度が高くなり、流動性（粘性）が高まるため、半導体チップと基板の接着が可能になる。 In provisional pressure bonding, a substrate is placed on the stage of the apparatus, and a semiconductor chip is conveyed upward with a heat tool (FIG. 1C). It is desirable to keep the stage at a constant temperature of 40 ° C. or more and 100 ° C. or less in advance so that the stage is not affected by ambient temperature and environmental conditions and the resin does not cure. Next, alignment is performed by detecting alignment marks on the semiconductor chip and the substrate. The heat tool is provided with a mechanism for heating and pressurizing the semiconductor chip, and presses the semiconductor chip against the substrate while heating it (FIG. 1D). At this time, heat is transferred to the semiconductor chip and transferred to the thermosetting adhesive film. Accordingly, the temperature of the thermosetting adhesive film increases, and the fluidity (viscosity) increases, so that the semiconductor chip and the substrate can be bonded.
減圧下での押圧工程では、ダイヤフラム式真空ラミネーターを用いることが好ましい。仮圧着積層体の基板側に弾性部材が接し、また半導体チップ側に高剛性部材が接するように配置する（図２）。装置温度は、周囲の温度環境条件に左右されないよう、あらかじめ６０℃から１２０℃の範囲の一定の温度に保っておくことが望ましい。次に、仮圧着積層体を置いた空間をポンプで真空にし、上記の弾性部材と高剛性部材で押圧する。ダイヤフラム式真空ラミネーターとしては、例えば真空加圧ラミネーター（（株）名機製作所製、ＭＶＬＰ５００／６００、及びニチゴーモートン（株）製、ＣＶＰ−３００Ｔなど）などがある。 In the pressing step under reduced pressure, it is preferable to use a diaphragm type vacuum laminator. An elastic member is in contact with the substrate side of the temporary press-bonded laminate, and a highly rigid member is in contact with the semiconductor chip side (FIG. 2). It is desirable to keep the apparatus temperature at a constant temperature in the range of 60 ° C. to 120 ° C. in advance so as not to be affected by ambient temperature and environmental conditions. Next, the space where the temporary press-bonded laminate is placed is evacuated with a pump and pressed with the elastic member and the high-rigidity member. Examples of the diaphragm type vacuum laminator include a vacuum pressurization laminator (manufactured by Meiki Seisakusho, MVLP500 / 600, and Nichigo Morton, CVP-300T).
次に、仮圧着積層体をヒートツールで加熱することにより、半導体チップと基板との間のはんだを溶融させ熱硬化性接着剤フィルムを硬化させる本圧着工程を行う（図３）。
仮圧着の場合と同様、半導体チップを加熱しながら基板に押し付けるが、ヒートツールには、熱硬化性接着剤フィルムの流動性が増すとともにはんだが溶融するよう温度がコントロールされる。
Next, the temporary press-bonding laminate is heated with a heat tool to melt the solder between the semiconductor chip and the substrate and cure the thermosetting adhesive film (FIG. 3).
As in the case of the temporary pressure bonding, the semiconductor chip is pressed against the substrate while being heated, but the heat tool controls the temperature so that the fluidity of the thermosetting adhesive film increases and the solder melts.
また、ＴＳＶを有する半導体チップを多段に積層し、多段仮圧着積層体をつくる場合も同様に半導体装置を製造することができる。すなわち、まず、複数の半導体チップそれぞれのバンプを有する面に、図４（ａ）に示すようにあらかじめ熱硬化性接着剤フィルムをラミネートして、熱硬化性接着剤フィルムがラミネートされた半導体チップを複数得る（図４（ｂ））。次に、熱硬化性接着剤フィルムがラミネートされた１つの半導体チップの熱硬化性接着剤フィルム側の面と基板を合わせ、さらに熱硬化性接着剤フィルムがラミネートされた１つの半導体チップの半導体チップ側の面と熱硬化性接着剤フィルムがラミネートされた他の半導体チップの熱硬化性接着剤フィルム側の面を合わせることを繰り返す（図４（ｃ））。次に、多段仮圧着積層体の基板側に弾性部材が接し、また半導体チップ側に高剛性部材が接するように配置し（図５）、同様に押圧する。最後に、多段仮圧着積層体をヒートツールで加熱することにより、複数の半導体チップの間および半導体チップと基板との間のはんだを溶融させ熱硬化性接着剤フィルムを硬化させる（図６）。 In addition, a semiconductor device can be manufactured in the same manner when semiconductor chips having TSVs are stacked in multiple stages to form a multistage temporary press-bonded stacked body. That is, first, as shown in FIG. 4A, a thermosetting adhesive film is laminated in advance on the surface having the bumps of each of the plurality of semiconductor chips, and the semiconductor chip on which the thermosetting adhesive film is laminated is obtained. A plurality are obtained (FIG. 4B). Next, the surface of one semiconductor chip laminated with the thermosetting adhesive film is aligned with the substrate on the thermosetting adhesive film side, and the semiconductor chip of one semiconductor chip further laminated with the thermosetting adhesive film Repeatedly aligning the side surface and the surface of the other semiconductor chip laminated with the thermosetting adhesive film side (FIG. 4C). Next, it arrange | positions so that an elastic member may contact the board | substrate side of a multistage temporary crimping laminated body, and a highly rigid member may contact the semiconductor chip side (FIG. 5), and it presses similarly. Finally, by heating the multistage temporary press-bonded laminate with a heat tool, the solder between the plurality of semiconductor chips and between the semiconductor chips and the substrate is melted to cure the thermosetting adhesive film (FIG. 6).
以下実施例等をあげて本発明を説明するが、本発明はこれらの例によって限定されるものではない。実施例１〜１１、比較例１〜８に用いた材料と評価方法を下記に示す。 Hereinafter, the present invention will be described with reference to examples and the like, but the present invention is not limited to these examples. The materials and evaluation methods used in Examples 1 to 11 and Comparative Examples 1 to 8 are shown below.
＜熱硬化性接着剤フィルム＞
以下に記載した（ａ）ポリイミド、（ｂ）エポキシ樹脂、（ｃ）硬化促進剤を混合し、さらに（ｄ）溶剤を塗布膜厚が均一になるよう適宜調整しながら加えて離型のプラスチックフィルム（ポリエチレンテレフタレートフィルム）上に塗布および乾燥することにより、熱硬化性接着剤フィルム１を作製した。（ａ）、（ｂ）、（ｃ）それぞれ重量比で５０：２０：５０となるよう混合した。作製した熱硬化性接着剤フィルム１の厚さは２５μｍだった。
<Thermosetting adhesive film>
The following (a) polyimide, (b) epoxy resin, (c) curing accelerator are mixed, and (d) a solvent is added while appropriately adjusting the coating thickness to be uniform, and a release plastic film. The thermosetting adhesive film 1 was produced by applying and drying on (polyethylene terephthalate film). (A), (b), and (c) were mixed so as to have a weight ratio of 50:20:50. The thickness of the produced thermosetting adhesive film 1 was 25 μm.
また以下に記載した（ａ）ポリイミド、（ｂ）エポキシ樹脂、（ｃ）硬化促進剤、（ｅ）絶縁性フィラーを混合し、さらに（ｄ）溶剤を塗布膜厚が均一になるよう適宜調整しながら加えて離型のプラスチックフィルム（ポリエチレンテレフタレートフィルム）上に塗布および乾燥することにより、熱硬化性接着剤フィルム２を作製した。（ａ）、（ｂ）、（ｃ）、（ｅ）それぞれ重量比で２５：１０：２５：５０となるよう混合した。作製した熱硬化性接着剤フィルム２の厚さは２５μｍだった。
In addition, (a) polyimide described below, (b) epoxy resin, (c) curing accelerator, (e) insulating filler are mixed, and (d) solvent is appropriately adjusted so that the coating thickness is uniform. In addition, the thermosetting
なお、（ｃ）はマイクロカプセル型硬化促進剤がエポキシ樹脂に分散されたものであり、その重量比はマイクロカプセル型硬化促進剤／エポキシ樹脂＝３３／６７であるが、上記の割合については（ｃ）の割合は（ｃ）全体の量を基準に算出しており、また、（ｂ）の割合には（ｃ）中のエポキシ樹脂は含めていない。 (C) is a microcapsule type curing accelerator dispersed in an epoxy resin, and the weight ratio is microcapsule type curing accelerator / epoxy resin = 33/67. The proportion of c) is calculated based on the total amount of (c), and the epoxy resin in (c) is not included in the proportion of (b).
（ａ）ポリイミド
下記プロセスで合成した有機溶剤可溶性ポリイミドを用いた。
(A) Polyimide An organic solvent-soluble polyimide synthesized by the following process was used.
まず、乾燥窒素気流下、２，２−ビス（３−アミノ−４−ヒドロキシフェニル）ヘキサフルオロプロパン２４．５４ｇ（０．０６７モル）、１，３−ビス（３−アミノプロピル）テトラメチルジシロキサン４．９７ｇ（０．０２モル）、末端封止剤として、３−アミノフェノール２．１８ｇ（０．０２モル）をＮ−メチル−２−ピロリドン（以下、ＮＭＰとする。）８０ｇに溶解させた。ここにビス（３，４−ジカルボキシフェニル）エーテル二無水物３１．０２ｇ（０．１モル）をNMP２０ｇとともに加えて、２０℃で１時間反応させ、次いで５０℃で４時間撹拌した。その後、キシレンを１５ｇ添加し、水をキシレンとともに共沸させながら、１８０℃で５時間攪拌した。攪拌終了後、溶液を水３Ｌに投入して白色沈殿したポリマーを得た。この沈殿をろ過して回収し、水で３回洗浄した後、真空乾燥機を用いて８０℃、２０時間乾燥した。 First, 24.54 g (0.067 mol) of 2,2-bis (3-amino-4-hydroxyphenyl) hexafluoropropane and 1,3-bis (3-aminopropyl) tetramethyldisiloxane under a dry nitrogen stream 4.97 g (0.02 mol) and 2.18 g (0.02 mol) of 3-aminophenol as an end-capping agent were dissolved in 80 g of N-methyl-2-pyrrolidone (hereinafter referred to as NMP). . To this was added 31.02 g (0.1 mol) of bis (3,4-dicarboxyphenyl) ether dianhydride together with 20 g of NMP, reacted at 20 ° C. for 1 hour, and then stirred at 50 ° C. for 4 hours. Thereafter, 15 g of xylene was added, and the mixture was stirred at 180 ° C. for 5 hours while water was azeotroped with xylene. After the stirring was completed, the solution was poured into 3 L of water to obtain a white precipitated polymer. The precipitate was collected by filtration, washed with water three times, and then dried at 80 ° C. for 20 hours using a vacuum dryer.
（ｂ）エポキシ樹脂
固形のエポキシ化合物（ジャパンエポキシレジン（株）製、エピコート１５７Ｓ７０）を使用した。
(B) Epoxy resin A solid epoxy compound (Japan Epoxy Resin Co., Ltd., Epicoat 157S70) was used.
（ｃ）硬化促進剤
マイクロカプセル型硬化促進剤（旭化成ケミカルズ（株）製、ノバキュアＨＸ−３９４１ＨＰ）を使用した。
(C) Curing accelerator A microcapsule-type curing accelerator (manufactured by Asahi Kasei Chemicals Corporation, NovaCure HX-3941HP) was used.
（ｄ）溶剤
メチルエチルケトン／トルエン＝４／１（重量比）を使用した。
(D) Solvent Methyl ethyl ketone / toluene = 4/1 (weight ratio) was used.
（ｅ）絶縁性無機フィラー
ＳＯ−Ｅ２（商品名、アドマテックス（株）製、球形シリカ粒子、平均粒子径０．５μｍ）を用いた。
(E) Insulating inorganic filler SO-E2 (trade name, manufactured by Admatechs Co., Ltd., spherical silica particles, average particle size 0.5 μm) was used.
＜実装性評価＞
実装後に形成されたディジーチェーンの導通抵抗測定（導通評価）、熱硬化性接着剤フィルム中のボイド量評価（ボイド噛み評価）、および断面観察によるチップ反り量評価（チップ反り評価）により、実装性の評価を行った。
<Mountability evaluation>
Mounting performance is measured by measuring the conduction resistance of the daisy chain formed after mounting (conductivity evaluation), evaluating the amount of voids in the thermosetting adhesive film (evaluating void biting), and evaluating the amount of chip warpage (chip warpage evaluation) by cross-sectional observation. Was evaluated.
各実施例の評価で用いた半導体チップと基板は、各バンプピッチに対して、それぞれ１３８個、１５０個、１６２個、１７４個形成の接続部分を介して電気的に接続されるよう設計されている。バンプと電極パッドが一つでも接触していない部分があれば、接続不良となる。 The semiconductor chip and the substrate used in the evaluation of each example are designed to be electrically connected to each bump pitch via connecting portions of 138, 150, 162, and 174, respectively. Yes. If there is a portion where even one bump and electrode pad are not in contact with each other, connection failure occurs.
導通評価は、ＤＩＧＩＴＡＬ ＶＯＬＴＭＥＴＥＲ（ＨＥＷＬＥＴＴ ＰＡＣＫＡＲＤ社製、３４５５Ａ）の測定端子を接続し、その抵抗値を測定した。抵抗値はバンプと電極パッドの接続部分だけでなく、半導体チップ内部の抵抗やリード電極の値を含むものである。各バンプピッチのディジーチェーンに対して、それぞれ測定した抵抗値が全て１００ｋΩ未満であるか否かを判定した。３サンプルについて実装を行ったうち、３サンプルとも、測定したディジーチェーンの抵抗値が全て１００ｋΩ未満であった場合を◎、１サンプルまたは２サンプルについてディジーチェーンの抵抗値が１００ｋΩ以上となるものがあった場合を○、３サンプルともディジーチェーンの抵抗値が１００ｋΩ以上となるものがあった場合を×と判定した。 For the continuity evaluation, a measurement terminal of DIGITAL VOLMETER (made by HEWLETT PACKARD, 3455A) was connected, and the resistance value was measured. The resistance value includes not only the connection portion between the bump and the electrode pad but also the resistance inside the semiconductor chip and the value of the lead electrode. It was determined whether or not all measured resistance values were less than 100 kΩ for each bump pitch daisy chain. Of the three samples implemented, all three samples had a measured daisy chain resistance value of less than 100 kΩ. ◎ One sample or two samples had a daisy chain resistance value of 100 kΩ or more. The case where the resistance value of the daisy chain was 100 kΩ or more in all three samples was judged as x.
ボイド噛み評価は超音波探傷装置（（株）日立エンジニアリング・アンド・サービス製、ＦＳ３００ＩＩＩ）を用いて行った。半導体チップの法線方向から観察し、ボイドがチップ面積の５％以下であれば◎、１０％以下であれば○、それ以上ボイドが入っている場合は×と評価した。 Void bite evaluation was performed using an ultrasonic flaw detector (manufactured by Hitachi Engineering & Service Co., Ltd., FS300III). When observed from the normal direction of the semiconductor chip, it was evaluated as ◎ if the void was 5% or less of the chip area, ○ if it was 10% or less, and × if there was more void.
チップ反り評価は断面観察により行った。半導体チップに垂直な面を研磨により削り出して観察し、チップと熱硬化性接着剤フィルムの境界線が、自らの両端を結んだ直線から上下５μｍ以下にすべて収まっていれば◎、１０μｍ以下にすべて収まっていれば○と評価し、それよりも外側にはみ出している点がある場合は×と評価した。 Chip warpage was evaluated by cross-sectional observation. If the surface perpendicular to the semiconductor chip is cut out by grinding and observed, and the boundary line between the chip and the thermosetting adhesive film is all within 5 μm or less above and below the straight line connecting both ends of the chip, ◎ 10 μm or less When everything was within the range, it was evaluated as ○, and when there was a point protruding beyond that, it was evaluated as ×.
実施例１
＜半導体チップの構造＞
シリコン基板上の酸化膜上に厚さ１μｍのアルミニウム配線が形成され、その上に形成された厚さ１μｍの窒化シリコン絶縁膜の開口部にクロムが形成され、銅の高さ１０μｍのポストと５μｍのはんだ（ＳｎＡｇ）が形成された半導体チップを作製した。バンプ径は、２５、３０、３５、４０μｍ、バンプピッチは、それぞれのバンプ径に対して７５、８０、８５，９０μｍのものが形成されている。また、バンプ数は、各ピッチに対して、１３８個、１５０個、１６２個、１７４個形成されている。基板への実装後に、各バンプ構造に対して接続抵抗が測定できるようアルミニウム配線がパターニングされている。チップサイズは、７ｍｍ×７ｍｍ、チップ厚は１００μｍである。
Example 1
<Semiconductor chip structure>
An aluminum wiring having a thickness of 1 μm is formed on an oxide film on a silicon substrate, chromium is formed in an opening of a silicon nitride insulating film having a thickness of 1 μm formed thereon, a post having a height of 10 μm and a copper of 5 μm. A semiconductor chip on which the solder (SnAg) was formed was produced. The bump diameter is 25, 30, 35, 40 μm, and the bump pitch is 75, 80, 85, 90 μm with respect to each bump diameter. Further, 138, 150, 162, and 174 bumps are formed for each pitch. The aluminum wiring is patterned so that the connection resistance can be measured for each bump structure after mounting on the substrate. The chip size is 7 mm × 7 mm, and the chip thickness is 100 μm.
＜基板＞
基板として、シリコン基板（膜厚１００μｍ）の酸化膜上に厚さ１μｍのアルミニウム配線が形成され、その上に形成された厚さ１μｍの窒化シリコン絶縁膜の開口部にクロムが形成され、その上に形成された銅（膜厚５μｍ）にニッケルと金（膜厚１μｍ）を形成した電極パッドを有するチップを作製した。電極パッドは全て半導体チップのバンプに対応するよう形成されており、電極パッドの径も等しく形成されている。上記半導体チップを実装することにより、ディジーチェーンを形成し、引き出し電極を通じてバンプと電極パッドとの接合抵抗が測定できる。基板サイズは、１２ｍｍ×１２ｍｍ、基板厚は１００μｍであり、チップが搭載されていない領域にディジーチェーンの導通抵抗を測定するための２ｍｍ角の引き出し電極のパッドが形成されている。
<Board>
As a substrate, an aluminum wiring having a thickness of 1 μm is formed on an oxide film of a silicon substrate (film thickness of 100 μm), and chromium is formed in an opening of a silicon nitride insulating film having a thickness of 1 μm formed thereon. A chip having an electrode pad in which nickel and gold (film thickness: 1 μm) were formed on copper (film thickness: 5 μm) formed on was prepared. The electrode pads are all formed so as to correspond to the bumps of the semiconductor chip, and the electrode pads have the same diameter. By mounting the semiconductor chip, a daisy chain is formed, and the junction resistance between the bump and the electrode pad can be measured through the lead electrode. The substrate size is 12 mm × 12 mm, the substrate thickness is 100 μm, and a 2 mm square lead electrode pad for measuring the conduction resistance of the daisy chain is formed in a region where no chip is mounted.
＜弾性部材＞
基板を押圧する弾性部材として、厚さ３ｍｍのシリコーンゴム（ショア硬さ：５０）を使用した。
<Elastic member>
As an elastic member for pressing the substrate, silicone rubber having a thickness of 3 mm (Shore hardness: 50) was used.
＜高剛性部材＞
半導体チップを押圧する高剛性部材として、厚さ１ｍｍのアルミニウム板を使用した。
<High rigidity member>
An aluminum plate having a thickness of 1 mm was used as a highly rigid member for pressing the semiconductor chip.
＜熱硬化性接着剤材フィルム付き半導体チップの作製＞
熱硬化性接着剤フィルムとして、熱硬化性接着剤フィルム２を用いた。熱硬化性接着剤フィルムの半導体チップのバンプへの埋め込みは、真空加圧ラミネーター（（株）名機製作所製、ＭＶＬＰ５００／６００）を用いた。ポリエチレンテレフタレートフィルム上に形成した熱硬化性接着剤フィルムの面を半導体チップが多数形成された半導体ウェハのバンプ形成面に押し付けながら、真空中で８０℃、２０秒間、加圧０．７ＭＰａの条件でラミネートした。半導体ウェハ周囲の余分な熱硬化性接着剤フィルムはカッターにて切断した。ここで使用した半導体ウェハは８インチサイズである。
<Preparation of semiconductor chip with thermosetting adhesive material film>
The thermosetting
次に、テープフレーム、およびダイシングテープへの固定は、ウェハマウンター装置（テクノビジョン（株）製、ＦＭ−１１４６−ＤＦ）を用い、バンプとは反対側の半導体ウェハ基板面にダイシングテープ（リンテック（株）製、Ｄ−６５０）を貼り合わせることによって行った。ポリエチレンテレフタレートフィルムを除去してから、ダイシング装置（ＤＩＳＣＯ（株）製、ＤＦＤ−６２４０）の切削ステージ上に、熱硬化性接着剤フィルム面が上になるようテープフレームを固定した。次いで、以下のような切削条件でダイシングを行った。
ブレード：ＮＢＣ−ＺＨ １２７Ｆ−ＳＥ ２７ＨＣＣＣ
スピンドル回転数：２５０００ｒｐｍ
切削速度：５０ｍｍ／ｓ
切削深さ：ダイシングテープの深さ２０μｍまで切り込む
カット：ワンパスフルカット
カットモード：ダウンカット
切削水量：３．７Ｌ／分
切削水および冷却水：温度２３℃、電気伝導度０．５ＭΩ・ｃｍ（超純水に炭酸ガスを注入）。
Next, fixing to the tape frame and the dicing tape is performed using a wafer mounter (FM-1146-DF, manufactured by Technovision Co., Ltd.), and a dicing tape (Lintec (Lintech) on the surface of the semiconductor wafer opposite to the bumps). It was carried out by pasting together D-650). After removing the polyethylene terephthalate film, the tape frame was fixed on the cutting stage of a dicing machine (manufactured by DISCO Corporation, DFD-6240) so that the thermosetting adhesive film surface was on top. Next, dicing was performed under the following cutting conditions.
Blade: NBC-ZH 127F-SE 27HCCC
Spindle speed: 25000rpm
Cutting speed: 50 mm / s
Cutting depth: Cut to 20 μm depth of dicing tape Cut: One-pass full cut Cut mode: Down cut Cutting water amount: 3.7 L / min Cutting water and cooling water:
ダイシングにより個片チップ化した半導体チップについて、熱硬化性接着剤フィルム表面の切削粉の付着、熱硬化性接着剤フィルム表面の割れや欠け、ウェハから熱硬化性接着剤フィルムの剥がれは見られなかった。 For semiconductor chips made into individual chips by dicing, there is no adhesion of cutting powder on the surface of the thermosetting adhesive film, cracking or chipping of the surface of the thermosetting adhesive film, or peeling of the thermosetting adhesive film from the wafer. It was.
＜ボンディング＞
使用したボンディング装置（東レエンジニアリング（株）製、ＦＣ３０００Ｓ）では、まず、熱硬化性接着剤フィルムが形成された面を上側にしてチップトレイに収納された半導体チップをピックアップツールで取り上げチップの面を反転させた。次に、３０℃に設定されたヒートツールが半導体チップの熱硬化性接着剤フィルムがラミネートされた１つの半導体チップの半導体チップ側の面を真空吸着し、６０℃に保たれたステージ上に置かれた基板の上方まで搬送した。次に半導体チップのバンプと基板上の電極パッドが所定の位置に重なるようにアライメント認識カメラが半導体チップと基板の間に入り、それぞれのアライメントマークの検出を行った。
<Bonding>
In the bonding apparatus used (Toray Engineering Co., Ltd., FC3000S), the semiconductor chip stored in the chip tray is first picked up with the pick-up tool with the surface on which the thermosetting adhesive film is formed facing upward, and the chip surface is removed. Inverted. Next, a heat tool set at 30 ° C. vacuum-sucks the semiconductor chip-side surface of one semiconductor chip on which the thermosetting adhesive film of the semiconductor chip is laminated, and is placed on a stage maintained at 60 ° C. It was conveyed to the upper part of the substrate. Next, the alignment recognition camera entered between the semiconductor chip and the substrate so that the bumps of the semiconductor chip and the electrode pads on the substrate overlapped at predetermined positions, and the respective alignment marks were detected.
アライメントマークの検出後、下記条件にて仮圧着を行って仮圧着積層体を作製した。
仮圧着温度：１００℃、１０秒
圧力：１５Ｎ
実装に用いたヒートツールのアタッチメントの表面温度は、あらかじめ温度レコーダ（（株）キーエンス製、ＮＲ１００）とＫ熱電対を用いて校正を行った。
After the alignment mark was detected, temporary pressure bonding was performed under the following conditions to prepare a temporary pressure-bonded laminate.
Temporary pressure bonding temperature: 100 ° C., 10 seconds pressure: 15N
The surface temperature of the attachment of the heat tool used for mounting was calibrated in advance using a temperature recorder (manufactured by Keyence Corporation, NR100) and a K thermocouple.
＜減圧下での押圧＞
減圧下で仮圧着積層体を押圧するにはダイヤフラム式真空ラミネーターとして、真空加圧ラミネーター（（株）名機製作所製、ＭＶＬＰ５００／６００）を用いた。ラミネーターの装置温度は１００℃に設定した。仮圧着積層体の基板側に弾性部材（シリコーンゴム（厚さ３ｍｍ、ショア硬さ５０））が接するように配置し、半導体チップ側に高剛性部材（アルミニウム板（厚さ１ｍｍ））が接するように配置した。次に、サンプルを置いた空間を真空にすることでダイヤフラムが仮圧着積層体を押圧し、さらにダイヤフラムの上から金属の押圧部材で押圧することでボイドを除去した。押圧圧力は０．２ＭＰａ、押圧時間は２０秒間とした。
<Pressing under reduced pressure>
In order to press the temporary press-bonded laminate under reduced pressure, a vacuum press laminator (MVLP500 / 600, manufactured by Meiki Seisakusho Co., Ltd.) was used as a diaphragm type vacuum laminator. The apparatus temperature of the laminator was set to 100 ° C. An elastic member (silicone rubber (
＜本圧着＞
次に、ヒートツールを用いて本圧着を行い、半導体チップと基板との間のはんだを溶融させるとともに熱硬化性接着剤フィルムを硬化させた。
本圧着温度：１００℃、１０秒→２６０℃、３０秒
圧力：４０Ｎ
＜実装性評価＞
導通評価、ボイド噛み評価、チップ反り評価いずれも◎であった。結果を表１に示す。
<Main crimping>
Next, the main pressure bonding was performed using a heat tool to melt the solder between the semiconductor chip and the substrate and to cure the thermosetting adhesive film.
Main pressure bonding temperature: 100 ° C., 10 seconds → 260 ° C., 30 seconds pressure: 40 N
<Mountability evaluation>
The continuity evaluation, void biting evaluation, and chip warpage evaluation were all ◎. The results are shown in Table 1.
実施例２
熱硬化性接着剤フィルム２の代わりに熱硬化性接着剤フィルム１を用いた以外は実施例１と同様に評価を行った。導通評価、ボイド噛み評価、チップ反り評価いずれも◎であった。結果を表１に示す。
Example 2
Evaluation was performed in the same manner as in Example 1 except that the thermosetting adhesive film 1 was used instead of the thermosetting
実施例３〜実施例４
高剛性部材として厚さ１ｍｍのアルミニウム板の代わりにシリコンウェハ（厚さ０．７２５ｍｍ）を用いた以外は、それぞれ実施例１〜実施例２と同様に評価を行った。導通評価、ボイド噛み評価、チップ反り評価いずれも◎であった。結果を表１に示す。
Example 3 to Example 4
Evaluation was performed in the same manner as in Examples 1 and 2 except that a silicon wafer (thickness: 0.725 mm) was used as the high-rigidity member instead of the aluminum plate having a thickness of 1 mm. The continuity evaluation, void biting evaluation, and chip warpage evaluation were all ◎. The results are shown in Table 1.
実施例５〜実施例８
弾性部材として厚さ３ｍｍのシリコーンゴムの代わりにフッ素ゴム（厚さ３ｍｍ、ショア硬さ８０）を用いた以外はそれぞれ実施例１〜実施例４と同様に評価を行った。導通評価、ボイド噛み評価、チップ反り評価いずれも◎であった。結果を表１に示す。
Examples 5 to 8
Evaluation was performed in the same manner as in Examples 1 to 4 except that fluororubber (
実施例９
仮圧着積層体を減圧下で押圧する際に、アルミニウム板（厚さ０．２ｍｍ）をパンチングして開けた１５ｍｍ×１５ｍｍの開口部内に仮圧着積層体を配置したこと以外は、実施例１と同様に評価を行った。構成を図７に示した。アルミ板がスペーサーとして機能し、はんだの変形が小さく熱硬化性接着剤フィルムのはみ出しも少ない良好な積層体を作製することができた。導通評価、ボイド噛み評価、チップ反り評価いずれも◎であった。結果を表１に示す。
Example 9
Example 1 with the exception that the temporary press-bonded laminate was placed in a 15 mm × 15 mm opening opened by punching an aluminum plate (thickness 0.2 mm) when pressing the temporary press-bonded laminate under reduced pressure. Evaluation was performed in the same manner. The configuration is shown in FIG. The aluminum plate functioned as a spacer, and a good laminate with little deformation of solder and little protrusion of the thermosetting adhesive film could be produced. The continuity evaluation, void biting evaluation, and chip warpage evaluation were all ◎. The results are shown in Table 1.
実施例１０
高剛性部材（厚さ１ｍｍのアルミニウム板）にあらかじめフッ素樹脂による離型処理を施したこと以外は、実施例１と同様に評価を行った。押圧部材への熱硬化性接着剤フィルムの貼り付きは一切起こらず、押圧部材の汚染が防止された。導通評価、ボイド噛み評価、チップ反り評価いずれも◎であった。結果を表１に示す。
Example 10
Evaluation was performed in the same manner as in Example 1 except that a high-rigidity member (a 1 mm-thick aluminum plate) was previously subjected to release treatment with a fluororesin. No sticking of the thermosetting adhesive film to the pressing member occurred, and contamination of the pressing member was prevented. The continuity evaluation, void biting evaluation, and chip warpage evaluation were all ◎. The results are shown in Table 1.
実施例１１
半導体チップとして、２００μｍピッチで直径５０μｍの銅のＴＳＶが形成されたシリコン基板を用いた。ＴＳＶは、７ｍｍ角のチップに２６×２７個形成されている。半導体チップの一方の面のＴＳＶ上に１μｍの厚さのポリイミドパッシベーション膜を介して厚さ１μｍの銅配線が形成され、その上に形成された厚さ１μｍのポリイミド絶縁膜にＴＳＶと電気的に接続されるよう設けられた開口部にクロムが形成され、銅の高さ１０μｍのポストと５μｍのはんだ（ＳｎＡｇ）が形成された半導体チップを作製した。バンプ径は３０μｍである。基板への実装後に、各バンプ構造に対して接続抵抗が測定できるよう銅配線がパターニングされている。チップ厚は１００μｍである。また、半導体チップのもう一方の面には、１μｍの厚さのポリイミド絶縁膜にＴＳＶと電気的に接続されるよう設けられた開口部にクロムが形成され、その上に形成された銅（膜厚５μｍ）にニッケルと金（膜厚１μｍ）を形成した電極パッドを有する。
Example 11
As a semiconductor chip, a silicon substrate on which copper TSV with a diameter of 50 μm and a pitch of 200 μm was formed was used. 26 × 27 TSVs are formed on a 7 mm square chip. A 1 μm thick copper wiring is formed on the TSV on one side of the semiconductor chip via a polyimide passivation film having a thickness of 1 μm, and the TSV is electrically connected to the polyimide insulating film having a thickness of 1 μm formed thereon. A semiconductor chip was formed in which chromium was formed in the opening provided to be connected, and a copper post having a height of 10 μm and a solder (SnAg) of 5 μm were formed. The bump diameter is 30 μm. The copper wiring is patterned so that the connection resistance can be measured for each bump structure after mounting on the substrate. The chip thickness is 100 μm. Further, on the other surface of the semiconductor chip, chromium is formed in an opening provided so as to be electrically connected to TSV in a polyimide insulating film having a thickness of 1 μm, and copper (film) formed thereon is formed. The electrode pad has nickel and gold (film thickness: 1 μm) formed on a thickness of 5 μm.
基板として、シリコン基板（膜厚１００μｍ）の酸化膜上に厚さ１μｍのアルミニウム配線が形成され、その上に形成された厚さ１μｍの窒化シリコン絶縁膜の開口部にクロムが形成され、その上に形成された銅（膜厚５μｍ）にニッケルと金（膜厚１μｍ）を施した電極パッドを有する基板を作製した。基板サイズは、１２ｍｍ×１２ｍｍであり、チップが搭載されていない領域にディジーチェーンの導通抵抗を測定するための２ｍｍ角の引き出し電極のパッドが形成されている。電極パッドは全てＴＳＶが形成された半導体チップのバンプに対応するよう形成されており、電極パッドの径も等しく形成されている。上記半導体チップを実装することにより、電気的に全バンプを経由するディジーチェーンを形成し、引き出し電極を通じてバンプと電極パッドとの接合抵抗が測定できる。 As a substrate, an aluminum wiring having a thickness of 1 μm is formed on an oxide film of a silicon substrate (film thickness of 100 μm), and chromium is formed in an opening of a silicon nitride insulating film having a thickness of 1 μm formed thereon. The board | substrate which has the electrode pad which gave nickel and gold | metal | money (film thickness of 1 micrometer) to copper (film thickness of 5 micrometers) formed in 1 was produced. The substrate size is 12 mm × 12 mm, and a 2 mm square lead electrode pad for measuring the conduction resistance of the daisy chain is formed in an area where no chip is mounted. The electrode pads are all formed so as to correspond to the bumps of the semiconductor chip on which the TSV is formed, and the electrode pads have the same diameter. By mounting the semiconductor chip, a daisy chain that electrically passes through all the bumps can be formed, and the bonding resistance between the bump and the electrode pad can be measured through the extraction electrode.
実施例１において＜熱硬化性接着剤材フィルム付き半導体チップの作製＞で用いた半導体ウェアの代わりに、上記のＴＳＶが形成された半導体ウェハを用いた以外は実施例１と同様にして、熱硬化性接着剤フィルム付き半導体チップを得た。 In the same manner as in Example 1 except that the semiconductor wafer formed with the above TSV was used instead of the semiconductor wear used in <Preparation of Semiconductor Chip with Thermosetting Adhesive Material Film> in Example 1, A semiconductor chip with a curable adhesive film was obtained.
この熱硬化性接着剤フィルム付き半導体チップを、実施例１において＜ボンディング＞で用いた半導体チップの代わりに用いた以外は実施例１と同様にして、基板上に半導体チップが１段積層された仮圧着積層体を形成した。さらに同様の工程を３回繰り返して、基板上に半導体チップが４段積層された４段仮圧着積層体を形成した。次に、実施例１において＜減圧下での押圧＞で行った方法と同様の方法にて多段仮圧着積層体の押圧を行った。次に、実施例１において本圧着で行った方法と同様の方法にて本圧着を行った。 The semiconductor chip with the thermosetting adhesive film was laminated on the substrate in the same manner as in Example 1 except that the semiconductor chip with the thermosetting adhesive film was used instead of the semiconductor chip used in <Bonding> in Example 1. A temporary press-bonded laminate was formed. Further, the same process was repeated three times to form a four-stage temporary press-bonded laminated body in which four stages of semiconductor chips were laminated on the substrate. Next, the multistage temporary press-bonded laminate was pressed in the same manner as in Example 1 under <Pressing under reduced pressure>. Next, the main pressure bonding was performed by the same method as that performed in the main pressure bonding in Example 1.
また実装性評価は、実施例１で得られた半導体装置の代わりに、本実施例で得られた半導体装置を用いた以外は、実施例１と同様にして行った。なおボイド噛み評価において、４段すべての層においてボイドの噛み込み面積を測定し、平均値を取って評価した。また、チップ反り評価については、４段すべてのチップについて、チップと熱硬化性接着剤フィルムの境界線が、自らの両端を結んだ直線から上下５μｍ以下にすべて収まっていれば◎、１０μｍ以下にすべて収まっていれば○と評価し、それより外にはみ出している点が１チップについてでも存在する場合には×と評価した。導通評価、チップ反り評価、ボイド噛み評価いずれも◎であった。結果を表１に示す。 The mountability evaluation was performed in the same manner as in Example 1 except that the semiconductor device obtained in this example was used instead of the semiconductor device obtained in Example 1. In the void bite evaluation, the void bite area was measured in all four layers, and the average value was taken for evaluation. As for chip warpage evaluation, for all four stages of chips, if the boundary line between the chip and the thermosetting adhesive film is all within 5 μm or less above and below the straight line connecting both ends of the chip, ◎ 10 μm or less If all fit, it was evaluated as “good”, and if there was a point protruding beyond that even for one chip, it was evaluated as “poor”. The continuity evaluation, chip warpage evaluation, and void biting evaluation were all ◎. The results are shown in Table 1.
比較例１
仮圧着積層体を減圧下で押圧する際に、半導体チップ側に高剛性部材（アルミニウム板（厚さ１ｍｍ））が接するように配置する代わりに、シリコーンゴム（厚さ３ｍｍ、ショア硬さ５０）が接するようにして押圧したこと以外は実施例１と同様に評価した。導通評価では３サンプルすべてについて、ディジーチェーンの抵抗値が全て１００ｋΩより大きく×であった。ボイド噛み評価は◎であった。チップ反り評価ではすべてのチップが大きく反っており×であった。結果を表１に示す。
Comparative Example 1
Instead of placing the high-rigidity member (aluminum plate (thickness 1 mm)) on the semiconductor chip side when pressing the temporary pressure-bonded laminate under reduced pressure, silicone rubber (
比較例２
仮圧着積層体を減圧下で押圧する際に、基板側に弾性部材（シリコーンゴム（厚さ３ｍｍ、ショア硬さ５０））が接するように配置する代わりに、アルミニウム板（厚さ１ｍｍ）が接するようにして押圧したこと以外は比較例１と同様に評価を行った。１サンプルのみ導通評価で、ディジーチェーンの抵抗値が全て１００ｋΩ未満となるものがあり○であった。ボイド噛み評価は◎であった。チップ反り評価ではすべてのチップが大きく反っており×であった。結果を表１に示す。
Comparative Example 2
When pressing the temporary pressure-bonded laminate under reduced pressure, an aluminum plate (thickness 1 mm) is contacted instead of placing the elastic member (silicone rubber (
比較例３
熱硬化性接着剤フィルムとして、熱硬化性接着剤フィルム１を用いた以外は比較例２と同様に評価を行った。２サンプルでの導通評価で、ディジーチェーンの抵抗値が全て１００ｋΩ未満となるものがあり○であった。ボイド噛み評価は◎であった。チップ反り評価ではすべてのチップが大きく反っており×であった。結果を表１に示す。
Comparative Example 3
Evaluation was performed in the same manner as in Comparative Example 2 except that the thermosetting adhesive film 1 was used as the thermosetting adhesive film. In the continuity evaluation with two samples, all the resistance values of the daisy chain were less than 100 kΩ, and it was good. The void bite evaluation was ◎. In the chip warpage evaluation, all the chips were greatly warped, and it was X. The results are shown in Table 1.
比較例４
多段仮圧着積層体を減圧下で押圧する際に、基板側に弾性部材（シリコーンゴム（厚さ３ｍｍ、ショア硬さ５０））が接するように配置する代わりに、アルミニウム板（厚さ１ｍｍ）が接するようにし、半導体チップ側に高剛性部材（アルミニウム板（厚さ１ｍｍ））が接するように配置する代わりに、シリコーンゴム（厚さ３ｍｍ、ショア硬さ５０）が接するようにして押圧したこと以外は実施例１１と同様に評価した。全サンプルでの導通評価で、ディジーチェーンの抵抗値が全て１００ｋΩより大きく×であった。ボイド噛み評価は◎であった。チップ反り評価ではすべてのチップが大きく反っており×であった。結果を表１に示す。
Comparative Example 4
Instead of placing the elastic member (silicone rubber (
比較例５、６
＜減圧下での押圧＞の代わりに、大気中で押圧したこと以外はそれぞれ実施例１、２と同様の方法で評価した。導通評価はいずれも◎であるが、ボイド噛み評価はいずれも×であった。またチップ反り評価は熱硬化性接着剤フィルム２を用いた場合（比較例５）は○であるが、熱硬化性接着剤フィルム１を用いた場合（比較例６）は×であった。
Comparative Examples 5 and 6
Instead of <pressing under reduced pressure>, evaluation was performed in the same manner as in Examples 1 and 2 except that pressing was performed in the air. The continuity evaluations were all ◎, but the void biting evaluations were all x. Moreover, chip | tip warpage evaluation was (circle) when the thermosetting
比較例７
高剛性部材（厚さ１ｍｍのアルミニウム板）にあらかじめフッ素樹脂による離型処理を施したこと以外は比較例５と同様の方法で評価した。押圧部材への熱硬化性接着剤フィルムの張り付きは起こらなかったが、導通評価は◎であった。ボイド噛み評価は×であった。チップ反り評価は○であった。結果を表１に示す。
Comparative Example 7
Evaluation was performed in the same manner as in Comparative Example 5 except that a high-rigidity member (a 1 mm thick aluminum plate) was previously subjected to release treatment with a fluororesin. The sticking of the thermosetting adhesive film to the pressing member did not occur, but the conduction evaluation was ◎. The void bite evaluation was x. The chip warpage evaluation was ○. The results are shown in Table 1.
比較例８
＜減圧下での押圧＞の代わりに、大気中で押圧したこと以外は実施例１１と同様の方法で評価した。導通評価は○であった。ボイド噛み評価は×であった。チップ反り評価は×であった。結果を表１に示す。
Comparative Example 8
It evaluated by the method similar to Example 11 except having pressed in air | atmosphere instead of <pressing under pressure reduction>. The continuity evaluation was ○. The void bite evaluation was x. Chip warpage evaluation was x. The results are shown in Table 1.
１ ヒートツール
２ 半導体チップ
３ 熱硬化性接着剤フィルム
４ 基板
５ ステージ
６ 銅ピラー
７ はんだ
８ 電極パッド
９ プラスチックフィルム
１０ 高剛性部材
１１ 弾性部材
１２ 上部プレス板
１３ 下部プレス板
１４ 貫通電極（ＴＳＶ）
１５ スペーサー
DESCRIPTION OF SYMBOLS 1
15 Spacer
Claims (6)
（Ａ）半導体チップのバンプを有する面または基板の電極パッドを有する面に、あらかじめ熱硬化性接着剤フィルムをラミネートする工程、
（Ｂ）ヒートツールを用いて、熱硬化性接着剤フィルムがラミネートされた半導体チップの熱硬化性接着剤フィルム側の面と基板の電極パッドを有する面または半導体チップのバンプを有する面と熱硬化性接着剤フィルムがラミネートされた基板の熱硬化性接着剤フィルム側の面を合わせて仮圧着積層体とする工程、
（Ｃ）仮圧着積層体の基板側に弾性部材を、半導体チップ側に高剛性部材を接触させ、減圧下で押圧する工程、
（Ｄ）仮圧着積層体をヒートツールで加熱することにより、半導体チップと基板との間のはんだを溶融させ熱硬化性接着剤フィルムを硬化させる工程、
をこの順に有することを特徴とする半導体装置の製造方法。 A method of manufacturing a semiconductor device in which a semiconductor chip having a bump is solder-connected to a substrate having an electrode corresponding to the bump via a thermosetting adhesive film,
(A) A step of laminating a thermosetting adhesive film in advance on a surface having a bump of a semiconductor chip or a surface having an electrode pad of a substrate,
(B) Using a heat tool, the thermosetting adhesive film side surface of the semiconductor chip laminated with the thermosetting adhesive film, the surface having the electrode pads of the substrate, or the surface having bumps of the semiconductor chip and thermosetting A step of combining the surface on the thermosetting adhesive film side of the substrate laminated with the adhesive adhesive film to form a temporary pressure-bonded laminate,
(C) a step of contacting an elastic member on the substrate side of the temporary press-bonded laminate and a highly rigid member on the semiconductor chip side, and pressing under reduced pressure;
(D) The step of melting the solder between the semiconductor chip and the substrate and curing the thermosetting adhesive film by heating the temporary press-bonded laminate with a heat tool,
In this order, a method for manufacturing a semiconductor device.
（Ａ’）複数の半導体チップそれぞれのバンプを有する面に、あらかじめ熱硬化性接着剤フィルムをラミネートして、熱硬化性接着剤フィルムがラミネートされた半導体チップを複数得る工程、
（Ｂ’）熱硬化性接着剤フィルムがラミネートされた１つの半導体チップの熱硬化性接着剤フィルム側の面と基板の電極パッドを有する面を合わせ、さらに熱硬化性接着剤フィルムがラミネートされた１つの半導体チップの半導体チップ側の面と熱硬化性接着剤フィルムがラミネートされた他の半導体チップの熱硬化性接着剤フィルム側の面を合わせることが繰り返されたものを、ヒートツールを用いて多段仮圧着積層体とする工程、
（Ｃ’）多段仮圧着積層体の基板側に弾性部材を、半導体チップ側に高剛性部材を接触させ、減圧下で押圧する工程、
（Ｄ’）多段仮圧着積層体をヒートツールで加熱することにより、複数の半導体チップの間および半導体チップと基板との間のはんだを溶融させ熱硬化性接着剤フィルムを硬化させる工程、
をこの順に有することを特徴とする半導体装置の製造方法。 A method of manufacturing a semiconductor device in which a plurality of semiconductor chips having bumps and through electrodes and a substrate having electrodes corresponding to the bumps are solder-connected through a thermosetting adhesive film,
(A ′) a step of laminating a thermosetting adhesive film in advance on a surface having a bump of each of a plurality of semiconductor chips to obtain a plurality of semiconductor chips laminated with the thermosetting adhesive film;
(B ′) The surface of one semiconductor chip on which the thermosetting adhesive film is laminated is aligned with the surface of the substrate having the electrode pads, and the thermosetting adhesive film is further laminated. Using a heat tool, a semiconductor chip side surface of one semiconductor chip and a thermosetting adhesive film side surface of another semiconductor chip on which a thermosetting adhesive film is laminated are repeated. The step of making a multi-stage temporary compression laminate,
(C ′) a step of contacting an elastic member on the substrate side of the multi-stage temporary press-bonded laminate and a high-rigidity member on the semiconductor chip side, and pressing under reduced pressure;
(D ′) a step of heating the thermosetting adhesive film by melting the solder between the plurality of semiconductor chips and between the semiconductor chips and the substrate by heating the multistage temporary press-bonded laminate with a heat tool;
In this order, a method for manufacturing a semiconductor device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012203901A JP2014060241A (en) | 2012-09-18 | 2012-09-18 | Semiconductor device manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012203901A JP2014060241A (en) | 2012-09-18 | 2012-09-18 | Semiconductor device manufacturing method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2014060241A true JP2014060241A (en) | 2014-04-03 |
Family
ID=50616465
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012203901A Pending JP2014060241A (en) | 2012-09-18 | 2012-09-18 | Semiconductor device manufacturing method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2014060241A (en) |
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013101991A (en) * | 2011-11-07 | 2013-05-23 | Dexerials Corp | Connection device, manufacturing method of connection structure, manufacturing method of chip stack component and mounting method of electronic component |
| WO2016125764A1 (en) * | 2015-02-03 | 2016-08-11 | 東レエンジニアリング株式会社 | Mounting device and mounting method |
| WO2016125763A1 (en) * | 2015-02-03 | 2016-08-11 | 東レエンジニアリング株式会社 | Mounting device and mounting method |
| JP2016162920A (en) * | 2015-03-03 | 2016-09-05 | 東レエンジニアリング株式会社 | Mounting device and mounting method |
| JP2016207814A (en) * | 2015-04-21 | 2016-12-08 | 積水化学工業株式会社 | Semiconductor device manufacturing method |
| JP2017045996A (en) * | 2015-08-28 | 2017-03-02 | 日立化成株式会社 | Composition for buffer sheet with release layer and buffer sheet with release layer |
| JP2017126703A (en) * | 2016-01-15 | 2017-07-20 | 富士通株式会社 | Laminated semiconductor and manufacturing method of laminated semiconductor |
| JP2017148258A (en) * | 2016-02-25 | 2017-08-31 | 株式会社日立製作所 | Ultrasonic probe and manufacturing method thereof, and ultrasonograph |
| JP2017162927A (en) * | 2016-03-08 | 2017-09-14 | 日立化成株式会社 | Semiconductor device manufacturing method |
| WO2018062423A1 (en) * | 2016-09-30 | 2018-04-05 | 株式会社新川 | Method for manufacturing semiconductor device, and mounting device |
| JP2018101685A (en) * | 2016-12-20 | 2018-06-28 | 新光電気工業株式会社 | Semiconductor device and manufacturing method of the same |
| JPWO2017073630A1 (en) * | 2015-10-29 | 2018-08-16 | 日立化成株式会社 | Adhesive for semiconductor, semiconductor device and method for manufacturing the same |
| CN108538726A (en) * | 2017-03-03 | 2018-09-14 | Tdk株式会社 | The manufacturing method of semiconductor chip |
| KR20190051070A (en) | 2016-09-30 | 2019-05-14 | 가부시키가이샤 신가와 | Method and apparatus for manufacturing semiconductor device |
| KR20190057114A (en) | 2016-10-06 | 2019-05-27 | 가부시키가이샤 신가와 | Semiconductor chip mounting apparatus and semiconductor device manufacturing method |
| JP2019134106A (en) * | 2018-02-01 | 2019-08-08 | ナミックス株式会社 | Semiconductor packaging method |
| CN110958782A (en) * | 2018-09-27 | 2020-04-03 | 颀邦科技股份有限公司 | Method and device for laminating substrate and chip |
| JP2020074384A (en) * | 2019-10-08 | 2020-05-14 | 東レエンジニアリング株式会社 | Mounting device and mounting method |
| CN113130728A (en) * | 2021-04-13 | 2021-07-16 | 东莞市中麒光电技术有限公司 | LED chip mass transfer method |
-
2012
- 2012-09-18 JP JP2012203901A patent/JP2014060241A/en active Pending
Cited By (43)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013101991A (en) * | 2011-11-07 | 2013-05-23 | Dexerials Corp | Connection device, manufacturing method of connection structure, manufacturing method of chip stack component and mounting method of electronic component |
| CN107210239A (en) * | 2015-02-03 | 2017-09-26 | 东丽工程株式会社 | Erecting device and installation method |
| WO2016125764A1 (en) * | 2015-02-03 | 2016-08-11 | 東レエンジニアリング株式会社 | Mounting device and mounting method |
| WO2016125763A1 (en) * | 2015-02-03 | 2016-08-11 | 東レエンジニアリング株式会社 | Mounting device and mounting method |
| US10199349B2 (en) | 2015-02-03 | 2019-02-05 | Toray Engineering Co., Ltd. | Mounting device and mounting method |
| JP2016162920A (en) * | 2015-03-03 | 2016-09-05 | 東レエンジニアリング株式会社 | Mounting device and mounting method |
| WO2016140124A1 (en) * | 2015-03-03 | 2016-09-09 | 東レエンジニアリング株式会社 | Mounting device and mounting method |
| TWI681478B (en) * | 2015-03-03 | 2020-01-01 | 日商東麗工程股份有限公司 | Installation device and installation method |
| JP2016207814A (en) * | 2015-04-21 | 2016-12-08 | 積水化学工業株式会社 | Semiconductor device manufacturing method |
| KR20220162868A (en) * | 2015-08-28 | 2022-12-08 | 쇼와덴코머티리얼즈가부시끼가이샤 | Composition for buffer sheets, and buffer sheet |
| KR102599915B1 (en) | 2015-08-28 | 2023-11-08 | 가부시끼가이샤 레조낙 | Composition for buffer sheets, and buffer sheet |
| KR20180035873A (en) * | 2015-08-28 | 2018-04-06 | 히타치가세이가부시끼가이샤 | A composition for a buffer sheet and a buffer sheet |
| JP2017045997A (en) * | 2015-08-28 | 2017-03-02 | 日立化成株式会社 | Low solvent content-type composition for buffer sheet, low solvent content-type buffer sheet, manufacturing method for electronic component device and electronic component device |
| KR102471724B1 (en) | 2015-08-28 | 2022-11-25 | 쇼와덴코머티리얼즈가부시끼가이샤 | Composition for buffer sheets, and buffer sheet |
| KR102242783B1 (en) | 2015-08-28 | 2021-04-22 | 쇼와덴코머티리얼즈가부시끼가이샤 | Composition for cushioning sheet and cushioning sheet |
| JP2017045998A (en) * | 2015-08-28 | 2017-03-02 | 日立化成株式会社 | Buffer sheet, manufacturing method for electronic component device and electronic component device |
| JP2017045996A (en) * | 2015-08-28 | 2017-03-02 | 日立化成株式会社 | Composition for buffer sheet with release layer and buffer sheet with release layer |
| KR20210043722A (en) * | 2015-08-28 | 2021-04-21 | 쇼와덴코머티리얼즈가부시끼가이샤 | Composition for buffer sheets, and buffer sheet |
| JPWO2017073630A1 (en) * | 2015-10-29 | 2018-08-16 | 日立化成株式会社 | Adhesive for semiconductor, semiconductor device and method for manufacturing the same |
| JP2017126703A (en) * | 2016-01-15 | 2017-07-20 | 富士通株式会社 | Laminated semiconductor and manufacturing method of laminated semiconductor |
| JP2017148258A (en) * | 2016-02-25 | 2017-08-31 | 株式会社日立製作所 | Ultrasonic probe and manufacturing method thereof, and ultrasonograph |
| JP2017162927A (en) * | 2016-03-08 | 2017-09-14 | 日立化成株式会社 | Semiconductor device manufacturing method |
| TWI659479B (en) * | 2016-09-30 | 2019-05-11 | 日商新川股份有限公司 | Manufacturing method of semiconductor device and packaging device |
| US10847434B2 (en) | 2016-09-30 | 2020-11-24 | Shinkawa Ltd. | Method of manufacturing semiconductor device, and mounting apparatus |
| CN110024095A (en) * | 2016-09-30 | 2019-07-16 | 株式会社新川 | The manufacturing method and packaging system of semiconductor device |
| JP2018060824A (en) * | 2016-09-30 | 2018-04-12 | 株式会社新川 | Semiconductor device manufacturing method and mounting device |
| CN110024095B (en) * | 2016-09-30 | 2023-04-18 | 株式会社新川 | Method for manufacturing semiconductor device and packaging device |
| KR20190051070A (en) | 2016-09-30 | 2019-05-14 | 가부시키가이샤 신가와 | Method and apparatus for manufacturing semiconductor device |
| KR20190051067A (en) | 2016-09-30 | 2019-05-14 | 가부시키가이샤 신가와 | Method and apparatus for manufacturing semiconductor device |
| WO2018062423A1 (en) * | 2016-09-30 | 2018-04-05 | 株式会社新川 | Method for manufacturing semiconductor device, and mounting device |
| KR102147681B1 (en) | 2016-09-30 | 2020-08-26 | 가부시키가이샤 신가와 | Semiconductor device manufacturing method and mounting device |
| US10896901B2 (en) | 2016-09-30 | 2021-01-19 | Shinkawa Ltd. | Method of manufacturing semiconductor device, and mounting device |
| KR20190057114A (en) | 2016-10-06 | 2019-05-27 | 가부시키가이샤 신가와 | Semiconductor chip mounting apparatus and semiconductor device manufacturing method |
| US11296048B2 (en) | 2016-10-06 | 2022-04-05 | Shinkawa Ltd. | Semiconductor chip mounting device and method for manufacturing semiconductor device |
| JP2018101685A (en) * | 2016-12-20 | 2018-06-28 | 新光電気工業株式会社 | Semiconductor device and manufacturing method of the same |
| CN108538726A (en) * | 2017-03-03 | 2018-09-14 | Tdk株式会社 | The manufacturing method of semiconductor chip |
| WO2019150957A1 (en) * | 2018-02-01 | 2019-08-08 | ナミックス株式会社 | Semiconductor device mounting method |
| JP7045052B2 (en) | 2018-02-01 | 2022-03-31 | ナミックス株式会社 | Semiconductor mounting method |
| JP2019134106A (en) * | 2018-02-01 | 2019-08-08 | ナミックス株式会社 | Semiconductor packaging method |
| CN110958782A (en) * | 2018-09-27 | 2020-04-03 | 颀邦科技股份有限公司 | Method and device for laminating substrate and chip |
| JP7083795B2 (en) | 2019-10-08 | 2022-06-13 | 東レエンジニアリング株式会社 | Mounting device and mounting method |
| JP2020074384A (en) * | 2019-10-08 | 2020-05-14 | 東レエンジニアリング株式会社 | Mounting device and mounting method |
| CN113130728A (en) * | 2021-04-13 | 2021-07-16 | 东莞市中麒光电技术有限公司 | LED chip mass transfer method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2014060241A (en) | Semiconductor device manufacturing method | |
| WO2013133015A1 (en) | Method and apparatus for manufacturing semiconductor device | |
| JP5191627B2 (en) | Film adhesive and method for manufacturing semiconductor device using the same | |
| CN108352333B (en) | Adhesive for semiconductor, semiconductor device, and method for manufacturing semiconductor device | |
| JP2015095499A (en) | Method for manufacturing semiconductor device | |
| JP5557526B2 (en) | Circuit member connecting adhesive and semiconductor device | |
| JP5660178B2 (en) | Semiconductor wafer dicing method and semiconductor device manufacturing method using the same | |
| JP2005264109A (en) | Film-shaped adhesive and manufacturing method of semiconductor device using the same | |
| JP4168887B2 (en) | Manufacturing method of semiconductor device | |
| JP2015084352A (en) | Multilayered sheet for gluing circuit member, and method for manufacturing semiconductor device | |
| JP5712884B2 (en) | Film adhesive and method for manufacturing semiconductor device using the same | |
| WO2012077447A1 (en) | Method for mounting semiconductor elements, and mounted body | |
| CN110582841B (en) | Underfill material, underfill film, and method for manufacturing semiconductor device using the same | |
| JP5912611B2 (en) | Film adhesive | |
| JP2014146638A (en) | Method of manufacturing semiconductor device | |
| JP2010245418A (en) | Electronic element, method of mounting the electronic element, and method of manufacturing electronic device | |
| JP6226106B2 (en) | Manufacturing method of electronic device | |
| JP7276105B2 (en) | Sheet-shaped resin composition for underfill, and semiconductor device using the same | |
| JP5925460B2 (en) | Film adhesive and method for manufacturing semiconductor device using the same | |
| JP2014237843A (en) | Film-like adhesive and method of producing semiconductor device using the same | |
| JP2012109481A (en) | Method of manufacturing semiconductor device and semiconductor device | |
| CN112771659A (en) | Adhesive for semiconductor, method for manufacturing semiconductor device, and semiconductor device | |
| JP2014056908A (en) | Bonding tool and semiconductor device manufacturing method using the same | |
| JP2019220619A (en) | Method of manufacturing semiconductor device, and adhesive for semiconductor used therefor | |
| JP2008147510A (en) | Flip-chip mounting method |