JP2014060198A - Nitride semiconductor light-emitting diode manufacturing method and nitride semiconductor light-emitting diode - Google Patents

Nitride semiconductor light-emitting diode manufacturing method and nitride semiconductor light-emitting diode Download PDF

Info

Publication number
JP2014060198A
JP2014060198A JP2012202957A JP2012202957A JP2014060198A JP 2014060198 A JP2014060198 A JP 2014060198A JP 2012202957 A JP2012202957 A JP 2012202957A JP 2012202957 A JP2012202957 A JP 2012202957A JP 2014060198 A JP2014060198 A JP 2014060198A
Authority
JP
Japan
Prior art keywords
light emitting
plane
nitride semiconductor
semiconductor light
gan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012202957A
Other languages
Japanese (ja)
Inventor
Isao Tamai
功 玉井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2012202957A priority Critical patent/JP2014060198A/en
Publication of JP2014060198A publication Critical patent/JP2014060198A/en
Pending legal-status Critical Current

Links

Images

Abstract

PROBLEM TO BE SOLVED: To increase an area of a luminous layer to be larger than an element area.SOLUTION: A nitride semiconductor light-emitting diode manufacturing method comprises: a process of forming a mask 23 along a <1-100> direction on a surface of an n-GaN clad layer 21 by a high-melting point material (tungsten) which is solid at a crystal growth temperature; and a process of selectively growing in openings of the mask 23, n-GaN crystals 24 each surrounded by a (11-22) plane and a plane having a plane equivalent to the (11-22) plane.

Description

本発明は、窒化物半導体発光ダイオード、及びその製造方法に関し、特に、発光面積の拡大、発光光量の増大に効果がある窒化物半導体発光ダイオードの製造方法、及び窒化物半導体発光ダイオードに関する。   The present invention relates to a nitride semiconductor light-emitting diode and a method for manufacturing the same, and more particularly to a method for manufacturing a nitride semiconductor light-emitting diode that is effective in expanding a light emitting area and increasing a light emission amount, and a nitride semiconductor light-emitting diode.

近年、発光ダイオードの輝度や、発光光量の増大が求められており、発光面積の増大（言い換えれば、非発光面積の減少）が課題となっている。まず、従来の発光ダイオードの構成、特に、非発光部（電極）の構成について説明する。
図１８は、特許文献１に記載されているような、従来の発光ダイオードの切断断面図であり、主要部を説明するための概略図である。
発光ダイオード１０Ｃは、支持基板１１の表面に、バッファ層１２、ｎ型クラッド層１３、発光層１４、及びｐ型クラッド層１５が順次、積層されて構成されている。以下、発光ダイオードを、ＬＥＤ（Light Emitting Diode）素子と称することもある。 In recent years, there has been a demand for an increase in luminance of a light emitting diode and an amount of emitted light, and an increase in a light emission area (in other words, a decrease in a non-light emission area) has been a problem. First, the configuration of a conventional light emitting diode, particularly the configuration of a non-light emitting portion (electrode) will be described.
FIG. 18 is a cross-sectional view of a conventional light emitting diode as described in Patent Document 1, and is a schematic diagram for explaining the main part.
The light emitting diode 10 </ b> C is configured by sequentially stacking a buffer layer 12, an n-type cladding layer 13, a light emitting layer 14, and a p-type cladding layer 15 on the surface of a support substrate 11. Hereinafter, the light emitting diode may be referred to as an LED (Light Emitting Diode) element.

ＬＥＤ素子のｐ型クラッド層１５の基板反対側表面上には、Ｎｉや、ＩＴＯ、ＺｎＯ(酸化亜鉛)、ＡＺＯ（アルミニウムドープ酸化亜鉛）、ＧＺＯ（ガリウムドープ酸化亜鉛）、ＩＺＯ（インジウムドープ酸化亜鉛）、ＴｉＯ２（二酸化チタン）等の透明導電膜のｐ型電極１６が形成され、ｎ型クラッド層１３の表面まで掘り込まれた箇所、すなわち、ｎ型クラッド層１３の基板反対側表面の発光層１４（発光部）から離間した位置に非発光部としてのｎ型電極１７がオーミック接合で形成されている。なお、ｐ型電極１６には、配線用のｐ型用電極１８が接触している。   Ni, ITO, ZnO (zinc oxide), AZO (aluminum-doped zinc oxide), GZO (gallium-doped zinc oxide), IZO (indium-doped zinc oxide) are formed on the surface opposite to the substrate of the p-type cladding layer 15 of the LED element. ), A p-type electrode 16 of a transparent conductive film such as TiO 2 (titanium dioxide), and the portion of the n-type cladding layer 13 that is dug to the surface, that is, the light emitting layer on the surface of the n-type cladding layer 13 on the opposite side of the substrate. An n-type electrode 17 serving as a non-light emitting portion is formed in an ohmic junction at a position spaced from 14 (light emitting portion). The p-type electrode 16 is in contact with the p-type electrode 18 for wiring.

窒化物半導体を用いたＬＥＤ素子において、窒化ガリウム（ＧａＮ：Gallium Nitride）の単結晶基板は、高価であり、また、基板サイズも小さいものしか入手することができない。このため、窒化物系ＬＥＤ素子を製造する場合は、通常、支持基板１１として、他の材質で形成された異種材料基板を用いて、この異種材料基板の表面上に、バッファ層を積層し、バッファ層の表面に、ＧａＮなどの窒化物半導体薄膜を成長させるようにしている。ここで、異種材料基板として、例えば、シリコン（Ｓｉ（１１１））基板、シリコンカーバイド（ＳｉＣ）基板、サファイア基板などが用いられる。   In an LED element using a nitride semiconductor, a gallium nitride (GaN) single crystal substrate is expensive and only a small substrate size is available. For this reason, when manufacturing a nitride-based LED element, usually, using a different material substrate formed of another material as the support substrate 11, a buffer layer is stacked on the surface of the different material substrate, A nitride semiconductor thin film such as GaN is grown on the surface of the buffer layer. Here, as the dissimilar material substrate, for example, a silicon (Si (111)) substrate, a silicon carbide (SiC) substrate, a sapphire substrate, or the like is used.

特許文献２は、発光面積を縮小させない構造として、従来のＬＥＤ構造をフリップチップ化し、基板の裏面から光を取り出す方法が記載されている。しかしながら、この方法は、支持基板には炭化珪素（ＳｉＣ）やサファイアなどの透明な基板が必要になるが、ＳｉＣや、サファイアは、Ｓｉに比べると高価であるという欠点がある。   Patent Document 2 describes a method of taking a conventional LED structure into a flip chip and taking out light from the back surface of the substrate as a structure that does not reduce the light emitting area. However, this method requires a transparent substrate such as silicon carbide (SiC) or sapphire for the support substrate, but SiC and sapphire are disadvantageous in that they are more expensive than Si.

特開２０１０−２３２６４９号公報JP 2010-232649 A 特開２００９−０４９３４２号公報JP 2009-049342 A

「Jpn.J.Appl.Phys.Vo1.38(1999)pp.L1000-L1002」`` Jpn.J.Appl.Phys.Vo1.38 (1999) pp.L1000-L1002 ''

プレーナ状やモノシリックに素子を構成しなければならない場合や、サファイア等の絶縁性基板の上に窒化物半導体ＬＥＤ素子を形成させる場合は、ｎ型電極、ｐ型電極のうち、一方の電極を形成するために、ｎ型クラッド層１３の表面まで掘り込む加工を行い、非発光部としての電極領域を形成し、同一平面状に形成させる必要がある。このため、ＬＥＤ素子は、発光層の面積である発光面積がＬＥＤ素子面積よりも更に縮小されてしまう。
シリコン基板やＳｉＣ基板等の導電性基板（異種基板）の上に窒化物半導体ＬＥＤ素子を形成させることで、平面分（素子面積分）の発光面積は確保できるが、それ以上の面積拡大はできない。また、ＬＥＤ構造をフリップチップ化し、裏面より光を取り出す方法もあるが、いずれにせよ、基板に占める素子面積が発光層の面積の最大になってしまう。 When the element must be configured in a planar or monolithic form, or when a nitride semiconductor LED element is formed on an insulating substrate such as sapphire, one of the n-type electrode and the p-type electrode is formed. In order to achieve this, it is necessary to perform a process of digging up to the surface of the n-type cladding layer 13 to form an electrode region as a non-light-emitting portion and to form the same plane. For this reason, in the LED element, the light emitting area which is the area of the light emitting layer is further reduced than the LED element area.
By forming a nitride semiconductor LED element on a conductive substrate (a heterogeneous substrate) such as a silicon substrate or a SiC substrate, a light emission area of a plane (element area) can be secured, but the area cannot be expanded further. . In addition, there is a method in which the LED structure is flip-chiped and light is extracted from the back surface, but in any case, the element area in the substrate becomes the maximum area of the light emitting layer.

そこで、本発明は、発光層の面積を素子面積よりも増大させることを目的とする。   Accordingly, an object of the present invention is to increase the area of the light emitting layer relative to the element area.

前記課題を解決するため、本発明の窒化物半導体発光素子の製造方法は、ｎ−ＧａＮクラッド層の表面に、＜１−１００＞方向に沿ったマスクを、結晶成長温度で固体である高融点材料で形成する工程と、前記マスクの開口部に、(１１−２２)面と（１１−２２）面と同等な面を有する面で囲まれたｎ−ＧａＮ結晶を選択成長する工程と、を備えることを特徴とする。   In order to solve the above problems, a method for manufacturing a nitride semiconductor light emitting device according to the present invention includes a high melting point that is solid at a crystal growth temperature with a mask along the <1-100> direction on the surface of an n-GaN cladding layer. A step of forming with a material, and a step of selectively growing an n-GaN crystal surrounded by a plane having a plane equivalent to the (11-22) plane and the (11-22) plane in the opening of the mask. It is characterized by providing.

また、本発明の窒化物半導体発光素子は、ＧａＮクラッド層と、前記ＧａＮクラッド層の表面に形成された、＜１−１００＞方向に沿ったラインアンドスペース、及び該方向に沿った開口部を有する六角形の何れか一方の形状に形成され、結晶成長温度で固体である高融点金属と、前記ラインアンドスペースのスペース部、及び前記開口部の何れか一方に形成された、(１１−２２)面と（１１−２２）面と同等な面を有する面で囲まれたＧａＮ結晶と、を備えていることを特徴とする。   Further, the nitride semiconductor light emitting device of the present invention includes a GaN cladding layer, a line and space along the <1-100> direction formed on the surface of the GaN cladding layer, and an opening along the direction. (11-22) formed in any one of a hexagonal shape having a refractory metal that is solid at a crystal growth temperature, the space portion of the line and space, and the opening. ) Crystal and a GaN crystal surrounded by a surface having a surface equivalent to the (11-22) surface.

本発明によれば、(１１−２２)面を有するｎ−ＧａＮ結晶が形成され、この(１１−２２)面に発光層、及びｐ−ＧａＮクラッド層を積層することができるので、発光層が傾斜面を有し、発光層の面積は素子面積よりも広くなる。
また、ｎ−ＧａＮクラッド層を選択成長するときの金属マスクは、ｎ型電極として用いることができ、従来よりもｎ型電極の領域が縮小するので、発光面積が拡大する。金属マスクは、裏面側に出射する光を前面側に反射する反射膜として機能するので、光量が増加する。なお、この金属マスクは、タングステンやタンタル等の高融点材料で形成することにより、ＧａＮの結晶成長温度で軟化・溶融しない。 According to the present invention, an n-GaN crystal having a (11-22) plane is formed, and a light emitting layer and a p-GaN cladding layer can be laminated on the (11-22) plane. It has an inclined surface, and the area of the light emitting layer is larger than the element area.
In addition, the metal mask for selectively growing the n-GaN cladding layer can be used as an n-type electrode, and the area of the n-type electrode is reduced as compared with the conventional case, so that the light emission area is increased. Since the metal mask functions as a reflective film that reflects light emitted to the back side to the front side, the amount of light increases. The metal mask is made of a high melting point material such as tungsten or tantalum, so that it is not softened or melted at the crystal growth temperature of GaN.

本発明によれば、発光層の面積を素子面積よりも増大させることができる。これにより、光量が増加する。   According to the present invention, the area of the light emitting layer can be increased more than the element area. Thereby, the amount of light increases.

本発明の実施形態の窒化物半導体発光素子の構成図であり、（ａ）は、三角柱型の窒化物半導体発光素子の構成図であり、（ｂ）は、六角錐型の窒化物半導体発光素子の構成図である。BRIEF DESCRIPTION OF THE DRAWINGS It is a block diagram of the nitride semiconductor light-emitting device of embodiment of this invention, (a) is a block diagram of a triangular prism type nitride semiconductor light-emitting device, (b) is a hexagonal pyramid-type nitride semiconductor light-emitting device. FIG. ＧａＮの面方位を説明するための図である。It is a figure for demonstrating the surface orientation of GaN. 支持基板にバッファ層、及びｎ−ＧａＮクラッド層を積層した積層基板の斜視図である。It is a perspective view of the laminated substrate which laminated | stacked the buffer layer and the n-GaN clad layer on the support substrate. ラインアンドスペースのレジストパターンを形成した積層基板の斜視図である。It is a perspective view of the laminated substrate in which the line and space resist pattern was formed. ラインアンドスペースのマスクパターンを形成した積層基板の斜視図である。It is a perspective view of the laminated substrate in which the line and space mask pattern was formed. 三角柱のｎ−ＧａＮクラッド層を積層した積層基板の斜視図である。It is a perspective view of the laminated substrate which laminated | stacked the n-GaN clad layer of the triangular prism. 発光層を積層した積層基板の斜視図である。It is a perspective view of the laminated substrate which laminated | stacked the light emitting layer. ｐ−ＧａＮクラッド層を積層した積層基板の斜視図である。It is a perspective view of the laminated substrate which laminated | stacked the p-GaN clad layer. 透明電極を積層した積層基板の斜視図である。It is a perspective view of the laminated substrate which laminated | stacked the transparent electrode. ｎ型用電極を積層した積層基板の斜視図である。It is a perspective view of the lamination substrate which laminated the electrode for n type. 裏面電極を形成した積層基板の斜視図である。It is a perspective view of the laminated substrate in which the back electrode was formed. 六角形のレジストパターンを形成した積層基板の斜視図である。It is a perspective view of the laminated substrate in which the hexagonal resist pattern was formed. 六角形のマスクパターンを形成した積層基板の斜視図である。It is a perspective view of the laminated substrate in which the hexagonal mask pattern was formed. 六角錐のｎ−ＧａＮクラッド層を積層した積層基板の斜視図である。It is a perspective view of the laminated substrate which laminated | stacked the hexagonal pyramid n-GaN clad layer. 発光層を積層した積層基板の斜視図である。It is a perspective view of the laminated substrate which laminated | stacked the light emitting layer. ｐ−ＧａＮクラッド層を積層した積層基板の斜視図である。It is a perspective view of the laminated substrate which laminated | stacked the p-GaN clad layer. 透明電極を積層した積層基板の斜視図である。It is a perspective view of the laminated substrate which laminated | stacked the transparent electrode. 従来の発光ダイオードの切断断面図である。FIG. 6 is a cross-sectional view of a conventional light emitting diode.

以下、図面を参照して、本発明の実施の形態（以下、「本実施形態」と称する）につき詳細に説明する。なお、各図は、本発明を十分に理解できる程度に、概略的に示してあるに過ぎない。よって、本発明は、図示例のみに限定されるものではない。また、各図において、共通する構成要素や同様な構成要素については、同一の符号を付し、それらの重複する説明を省略する。   Hereinafter, an embodiment of the present invention (hereinafter referred to as “the present embodiment”) will be described in detail with reference to the drawings. Each figure is only schematically shown so that the present invention can be fully understood. Therefore, the present invention is not limited to the illustrated example. Moreover, in each figure, the same code | symbol is attached | subjected about the common component and the same component, and those overlapping description is abbreviate | omitted.

(構成の説明)
図１は、本発明の実施形態の窒化物半導体発光素子の構成図であり、図１（ａ）は、三角柱型の窒化物半導体発光素子の構成図であり、図１（ｂ）は、六角錐型の窒化物半導体発光素子の構成図である。
図１（ａ）において、窒化物半導体発光素子としての発光ダイオード１０Ａは、支持基板１９の裏面に裏面電極２９が積層されており、支持基板１９の表面にバッファ層２０が積層されている。バッファ層２０の基板反対側表面には、ｎ−ＧａＮクラッド層２１が積層され、ｎ−ＧａＮクラッド層２１の基板反対側表面には、＜１−１００＞方向に沿って、複数のラインアンドスペースのマスクパターン２３ａが積層されている。マスクパターン２３ａは、ＧａＮ等の結晶成長温度でも軟化・溶融しない、タングステンやタンタルなどの高融点材料を用いている。また、マスクパターン２３ａは、金属光沢を有し、発光層２５の裏面からの出射光を反射する。 (Description of configuration)
FIG. 1 is a configuration diagram of a nitride semiconductor light emitting device according to an embodiment of the present invention. FIG. 1A is a configuration diagram of a triangular prism type nitride semiconductor light emitting device, and FIG. It is a block diagram of a pyramid type nitride semiconductor light emitting device.
In FIG. 1A, a light emitting diode 10 </ b> A as a nitride semiconductor light emitting element has a back electrode 29 laminated on the back surface of a support substrate 19, and a buffer layer 20 laminated on the surface of the support substrate 19. An n-GaN cladding layer 21 is laminated on the surface of the buffer layer 20 opposite to the substrate, and a plurality of lines and spaces are formed on the surface of the n-GaN cladding layer 21 opposite to the substrate along the <1-100> direction. The mask pattern 23a is laminated. The mask pattern 23a is made of a high melting point material such as tungsten or tantalum that does not soften or melt even at a crystal growth temperature such as GaN. The mask pattern 23 a has a metallic luster and reflects the emitted light from the back surface of the light emitting layer 25.

また、マスクパターン２３ａのスペース部分は、複数の三角柱状のｎ−ＧａＮクラッド層２４が形成され、ｎ−ＧａＮクラッド層２４は、スペース部分の中心線上方が尾根部となり、谷部がマスク部分に延在するように、（１１−２２）面の傾斜を有している。また、発光ダイオード１０Ａは、三角柱状のｎ−ＧａＮクラッド層２４の基板反対側の傾斜面に発光層２５が形成され、発光層２５の基板反対側の傾斜面にｐ−ＧａＮクラッド層２６が積層され、ｐ−ＧａＮクラッド層２６の基板反対側の傾斜面に透明電極２７が積層されている。
また、複数の三角柱の配列方向端部は、ｎ−ＧａＮクラッド層２４と発光層２５とｐ−ＧａＮクラッド層２６と透明電極２７とが支持基板１９に平行に積層されている。
なお、ｐ−ＧａＮクラッド層２６は、コンタクト層が共通に記載されている。 A plurality of triangular prism-shaped n-GaN cladding layers 24 are formed in the space portion of the mask pattern 23a, and the n-GaN cladding layer 24 has a ridge portion above the center line of the space portion and a valley portion as a mask portion. It has an inclination of (11-22) plane so as to extend. In the light emitting diode 10A, the light emitting layer 25 is formed on the inclined surface on the opposite side of the substrate of the triangular prism-shaped n-GaN cladding layer 24, and the p-GaN cladding layer 26 is laminated on the inclined surface on the opposite side of the light emitting layer 25 to the substrate. A transparent electrode 27 is laminated on the inclined surface of the p-GaN cladding layer 26 on the opposite side of the substrate.
In addition, an n-GaN clad layer 24, a light emitting layer 25, a p-GaN clad layer 26, and a transparent electrode 27 are laminated in parallel with the support substrate 19 at end portions in the arrangement direction of the plurality of triangular prisms.
The p-GaN cladding layer 26 has a common contact layer.

ここで、図２は、ＧａＮの面方位を説明するための模式図であり、＜１−１００＞方向、及び（１１−２２）面を示している。
ＧａＮは、通常、ウルツ鉱型（Wurtzite）結晶構造をとり、＜１−１００＞方向とは、中心軸から側面方向に向かう方向を意味する。（１１−２２）面とは、六角形の平行な二辺の端部を結ぶ第一の辺と、第一の辺の二段上の六角形の第一の辺に対向する第二の辺とを含む図示の斜面である。なお、図２は模式図であり、実際の（１１−２２）面は、後記するように、５８．４°の角度を有している。＜１−１００＞方向と同等の方向とは、例えば、＜１０−１０＞方向や＜−１１００＞方向のことであり、（１１−２２）面と同等の面とは、例えば、（−２１１２）面や（１−２１２）面のことである。なお、図２には、後記される（０００１）面も記載してある。 Here, FIG. 2 is a schematic diagram for explaining the plane orientation of GaN, and shows the <1-100> direction and the (11-22) plane.
GaN usually has a wurtzite crystal structure, and the <1-100> direction means a direction from the central axis toward the side surface. The (11-22) plane is a first side that connects the ends of two parallel sides of the hexagon, and a second side that faces the first side of the hexagon that is two steps above the first side. The slope shown in FIG. FIG. 2 is a schematic view, and the actual (11-22) plane has an angle of 58.4 ° as will be described later. The direction equivalent to the <1-100> direction is, for example, the <10-10> direction or the <-1100> direction, and the surface equivalent to the (11-22) plane is, for example, (-2112). ) Plane and (1-212) plane. In FIG. 2, a (0001) plane described later is also shown.

図１（ｂ）の説明に戻って、窒化物半導体発光素子としての発光ダイオード１０Ｂは、支持基板１９の表面にバッファ層２０が積層され、バッファ層２０の基板反対側表面には、ｎ−ＧａＮクラッド層２１が積層され、ｎ−ＧａＮクラッド層２１の基板反対側表面には、複数の六角形の開口部を有したマスクパターン２３ｂが形成されている。このマスクパターン２３ｂは、六角形状の辺がｎ−ＧａＮクラッド層２１の＜１−１００＞方向に沿っている。マスクパターン２３ｂの複数の開口部は、ｎ−ＧａＮクラッド層２４が選択成長され、（１１−２２）面の傾斜を有する、複数の三角錘状のｎ−ＧａＮクラッド層２４が形成される。複数の三角錘状のｎ−ＧａＮクラッド層２４の基板反対側斜面、及びマスクパターン２３ｂのマスク部の表面は、発光層２５が積層され、発光層２５の基板反対側斜面は、ｐ−ＧａＮクラッド層２６が形成され、ｐ−ＧａＮクラッド層２６の基板反対側斜面には、透明電極２７が積層されている。   Returning to the description of FIG. 1B, in the light emitting diode 10B as the nitride semiconductor light emitting device, the buffer layer 20 is laminated on the surface of the support substrate 19, and the n-GaN is formed on the surface of the buffer layer 20 opposite to the substrate. A clad layer 21 is laminated, and a mask pattern 23b having a plurality of hexagonal openings is formed on the surface of the n-GaN clad layer 21 opposite to the substrate. The mask pattern 23 b has hexagonal sides along the <1-100> direction of the n-GaN cladding layer 21. In the plurality of openings of the mask pattern 23b, an n-GaN cladding layer 24 is selectively grown, and a plurality of triangular pyramid-shaped n-GaN cladding layers 24 having an inclination of (11-22) plane are formed. The light emitting layer 25 is laminated on the surface opposite to the substrate of the plurality of triangular pyramidal n-GaN cladding layers 24 and the surface of the mask portion of the mask pattern 23b, and the surface opposite to the substrate of the light emitting layer 25 is formed on the p-GaN cladding. A layer 26 is formed, and a transparent electrode 27 is laminated on the slope of the p-GaN cladding layer 26 on the opposite side of the substrate.

(ラインアンドスペース型の製造方法)
（１） まず、（１１１）面Ｓｉ基板、（０００１）面ＳｉＣ基板、及び（０００１）面サファイア基板の何れかからなる支持基板１９を用意し、支持基板１９は、その表面上に、ＧａＮ、若しくは窒化アルミガリウム（ＡｌＧａＮ）、又は窒化アルミ(ＡｌＮ)といったバッファ層２０が、有機金属気相成長法（ＭＯＣＶＤ：Metal Organic Chemical Vapor Deposition）で堆積される。なお、バッファ層２０のこれらの組み合わせは、ＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）と表記される。なお、格子定数は、（１１１）面Ｓｉ基板で３．８４であり、サファイア基板で４．７５８であり、ＧａＮで３．１８であり、ＡｌＮで３．１１である。 (Line and space type manufacturing method)
(1) First, a support substrate 19 made of any one of a (111) plane Si substrate, a (0001) plane SiC substrate, and a (0001) plane sapphire substrate is prepared, and the support substrate 19 has GaN, Alternatively, a buffer layer 20 such as aluminum gallium nitride (AlGaN) or aluminum nitride (AlN) is deposited by metal organic chemical vapor deposition (MOCVD). In addition, these combinations of the buffer layer 20 are described as Al x Ga 1-x N (0 ≦ x ≦ 1). The lattice constant is 3.84 for the (111) plane Si substrate, 4.758 for the sapphire substrate, 3.18 for GaN, and 3.11 for AlN.

続いて、図３のように、バッファ層２０が堆積された積層基板は、その基板反対側表面にＳｉドープのＧａＮからなるｎ−ＧａＮクラッド層２１が積層される。ＧａＮは、例えば、トリメチルガリウム（ＴＭＧ）、及びアンモニア（ＮＨ３）を原料ガスとし、窒素（Ｎ２）や水素（Ｈ２）をキャリアガスとして、エピタキシャル成長される。バッファ層２０は、支持基板１９とｎ−ＧａＮクラッド層２１との間の格子定数の違いを緩和するために設けられている。 Subsequently, as shown in FIG. 3, the laminated substrate on which the buffer layer 20 is deposited has the n-GaN cladding layer 21 made of Si-doped GaN laminated on the surface opposite to the substrate. GaN is epitaxially grown using, for example, trimethyl gallium (TMG) and ammonia (NH 3 ) as a source gas and nitrogen (N 2 ) or hydrogen (H 2 ) as a carrier gas. The buffer layer 20 is provided to alleviate the difference in lattice constant between the support substrate 19 and the n-GaN cladding layer 21.

（２） 次に、図４に示されるように、ｎ−ＧａＮクラッド層２１が成長された積層基板は、その表面に、フォトレジストにより、＜１−１００＞方向に沿ったラインアンドスペースのレジストパターン２２が施される。 (2) Next, as shown in FIG. 4, the laminated substrate on which the n-GaN cladding layer 21 is grown is formed of a line-and-space resist along the <1-100> direction by using a photoresist on its surface. A pattern 22 is applied.

次に、図５に示されるように、レジストパターン２２の表面、及びｎ−ＧａＮクラッド層２１の表面にタングステン（Ｗ）等の高融点材料が蒸着法等で成膜され、リフトオフによってラインアンドスペースのマスクパターン２３ａが、ｎ−ＧａＮクラッド層２１の表面に形成される (図５) 。なお、タングステン（Ｗ）等は、高融点材料なので、例えば、ＧａＮの単結晶成長温度（エピタキシー温度：約１０００℃）で軟化・溶融しない。   Next, as shown in FIG. 5, a high melting point material such as tungsten (W) is formed on the surface of the resist pattern 22 and the surface of the n-GaN cladding layer 21 by vapor deposition or the like, and line-and-space is formed by lift-off. The mask pattern 23a is formed on the surface of the n-GaN cladding layer 21 (FIG. 5). Tungsten (W) or the like is a high melting point material, so it is not softened or melted, for example, at the GaN single crystal growth temperature (epitaxy temperature: about 1000 ° C.).

（３） 次に、図６のように、マスクパターン２３ａが施された積層基板は、タングステン（Ｗ）等を窒化物半導体の結晶成長を妨げるマスクとし、ＭＯＣＶＤ法を用いて、スペース部に選択的にＳｉドープのｎ−ＧａＮクラッド層２４が三角柱状に１次結晶成長される。ここで、非特許文献１には、(１１−２２)面は、基板温度９５０℃、成長圧力５００Ｔｏｒｒの条件で選択的に成長することにより形成できることが記載されている。ここで、選択成長とは、基板上に成長層（ｎ−ＧａＮクラッド層２４）と不活性の材料（マスクパターン２３ａ）とを形成させることで、結晶成長させる領域を制限する手法であり、例えば、マスク幅を制御することにより、(１１−２２)面方向に結晶成長させる。 (3) Next, as shown in FIG. 6, the laminated substrate on which the mask pattern 23a is applied is selected as a space portion using MOCVD method using tungsten (W) or the like as a mask to prevent crystal growth of the nitride semiconductor. In particular, a Si-doped n-GaN clad layer 24 is grown as a primary crystal in a triangular prism shape. Here, Non-Patent Document 1 describes that the (11-22) plane can be formed by selective growth under conditions of a substrate temperature of 950 ° C. and a growth pressure of 500 Torr. Here, the selective growth is a method of limiting a region for crystal growth by forming a growth layer (n-GaN cladding layer 24) and an inactive material (mask pattern 23a) on a substrate. The crystal is grown in the (11-22) plane direction by controlling the mask width.

つまり、選択成長領域に降ってきた成膜種は、空間的に均一な濃度で降りてくる。しかし、マスクパターン２３ａに降ってきた成膜種は、横滑りするか、上に跳ね返されてしまう。横滑りした成膜種は、そのまま成長領域まで到達する。マスク近傍の成長領域では、平坦領域よりも成長速度が高い状態で成長が起こり、ある一定の成長速度を超えると、ファセット面が形成されつつ成長が進む。横滑りする長さは、成膜種によって決まっており、その値を表面拡散長という。ＧａＮの場合、数μｍである。また、一度、マスク上に降ってきて、跳ね返されてもう一度、選択成長領域に降ってくるまでに移動する距離を気相拡散長といい、ＧａＮの場合、数１０〜１００μｍである。気相拡散の場合、跳ね返された成膜種は、気相拡散長だけ移動し、降ってくるので、ＧａＮでは(１１−２２)面成長方向に寄与すると考えられる。   That is, the film-forming species that has fallen into the selective growth region falls at a spatially uniform concentration. However, the film-forming species that has fallen on the mask pattern 23a slides sideways or bounces up. The side-sliding film-forming species reaches the growth region as it is. In the growth region in the vicinity of the mask, the growth occurs at a higher growth rate than in the flat region. When the growth rate exceeds a certain growth rate, the growth proceeds while a facet plane is formed. The length of skidding is determined by the type of film formation, and the value is called the surface diffusion length. In the case of GaN, it is several μm. Further, the distance traveled until it once falls on the mask and is bounced back to the selective growth region is called the vapor phase diffusion length. In the case of GaN, it is several tens to 100 μm. In the case of vapor phase diffusion, the rebounded film formation species moves by the vapor phase diffusion length and falls, so it is considered that GaN contributes to the (11-22) plane growth direction.

次に、図７に示すように、ｎ−ＧａＮクラッド層２４が積層された積層基板は、その表面に、シリコン（Ｓｉ）やマグネシウム（Ｍｇ）がドープされたＩｎＧａＮ／ＧａＮ、又はＡｌＧａＮ／ＧａＮの数ｎｍ単位で超格子状に積層された発光層２５が結晶成長される。つまり、発光層２５は、量子井戸層を複数持つ多重量子井戸（ＭＱＷ：Multi Quantum Well）構造となっており、バルク型よりも明るく鮮やかな発光が可能である。なお、量子井戸構造においては、電子やホールが閉じ込められるバンドギャップの小さい材料の層を井戸層と呼び、電子やホールに対して壁の役割をするバンドギャップの大きい材料の層をバリア層と呼ぶ。   Next, as shown in FIG. 7, the laminated substrate on which the n-GaN cladding layer 24 is laminated has InGaN / GaN or AlGaN / GaN doped with silicon (Si) or magnesium (Mg) on the surface thereof. The light emitting layer 25 laminated in a superlattice shape in units of several nm is crystal-grown. That is, the light emitting layer 25 has a multiple quantum well (MQW) structure having a plurality of quantum well layers, and can emit brighter and brighter light than the bulk type. In a quantum well structure, a layer of a material having a small band gap in which electrons and holes are confined is called a well layer, and a layer of a material having a large band gap that acts as a wall for electrons and holes is called a barrier layer. .

次に、図８に示されるように、発光層２５が積層された多層基板は、その表面に、Ｍｇドープのｐ−ＧａＮクラッド層２６が１次結晶成長される。また、ｐ−ＧａＮクラッド層２６は、ｐ−ＧａＮ層だけでなく、さらにＡｌＧａＮ層が積層されることが多い。なお、ｐ−ＧａＮクラッド層２６は、窒素雰囲気中の熱処理により活性化アニールが行われる。活性化アニールとは、原料ガスのアンモニア（ＮＨ３）に含まれる水素、又はキャリアガスの水素との結合により不活性化されたＭｇを、窒素雰囲気中の熱処理により、水素原子を乖離させ、アクセプタを活性化させることである。 Next, as shown in FIG. 8, the Mg-doped p-GaN clad layer 26 is primarily crystal-grown on the surface of the multilayer substrate on which the light emitting layer 25 is laminated. In addition, the p-GaN cladding layer 26 is often not only a p-GaN layer but also an AlGaN layer. The p-GaN cladding layer 26 is subjected to activation annealing by heat treatment in a nitrogen atmosphere. Activation annealing is a process in which hydrogen contained in ammonia (NH 3 ) as a source gas or Mg deactivated by bonding with hydrogen as a carrier gas is separated from hydrogen atoms by heat treatment in a nitrogen atmosphere, and an acceptor Is to activate.

（４） 図９に示されるように、ｐ−ＧａＮクラッド層２６が結晶成長された積層基板は、その表面に、酸化インジウムスズ（ＩＴＯ）等の透明電極２７がスパッタ等で３００ｎｍ程度堆積される。透明電極２７は、ＬＥＤ素子により発光された光を透過させつつ、発光層２５に広く効率よく電流を流すために用いられる。なお、透明電極２７は、ＩＴＯの代わりに、ＺｎＯ、ＡＺＯ、ＧＺＯ、ＩＺＯ、ＴｉＯ２などの透明導電材料であれば、同様の効果が得られる。 (4) As shown in FIG. 9, on the surface of the laminated substrate on which the p-GaN cladding layer 26 is crystal-grown, a transparent electrode 27 such as indium tin oxide (ITO) is deposited to about 300 nm by sputtering or the like. . The transparent electrode 27 is used to allow a current to flow through the light emitting layer 25 efficiently and efficiently while transmitting the light emitted by the LED element. If the transparent electrode 27 is a transparent conductive material such as ZnO, AZO, GZO, IZO, TiO2 instead of ITO, the same effect can be obtained.

（５） サファイア基板等の絶縁基板を用いた場合で、プレーナ構造やモノシリック構造など、ｐ−ＧａＮクラッド層２６側にｎ型電極を形成したいときがある。このときは、図１０に示されるように、従来のＬＥＤ構造の製造方法と同様に、透明電極２７が堆積された積層基板は、チタン／アルミニウム（Ｔｉ／Ａｌ）等のｎ型用電極２８が形成される。
つまり、透明電極２７が堆積された積層基板は、塩素（Ｃｌ２）や三塩化ホウ素（ＢＣｌ３）のガスによる誘導結合型反応性イオンエッチング法で、Ｗマスク（マスクパターン２３ａ）の箇所まで続けてドライエッチングが行なわれ、ｎ型用電極２８が形成される。 (5) When an insulating substrate such as a sapphire substrate is used, there is a case where it is desired to form an n-type electrode on the p-GaN cladding layer 26 side such as a planar structure or a monolithic structure. At this time, as shown in FIG. 10, the laminated substrate on which the transparent electrode 27 is deposited has an n-type electrode 28 such as titanium / aluminum (Ti / Al) as in the conventional LED structure manufacturing method. It is formed.
That is, the laminated substrate on which the transparent electrode 27 is deposited continues to the position of the W mask (mask pattern 23a) by inductively coupled reactive ion etching using chlorine (Cl 2 ) or boron trichloride (BCl 3 ) gas. Then, dry etching is performed, and an n-type electrode 28 is formed.

（６） 一方、ＳｉやＳｉＣ等の導電性基板を用いた場合で、ＧａＮを成長させていない裏側に電極構造が形成できるときは、図１１に示されるように、透明電極２７が堆積された積層基板は、裏面にＴｉ／Ａｌ等のｎ型用の裏面電極２９が形成される。 (6) On the other hand, when a conductive substrate such as Si or SiC is used and an electrode structure can be formed on the back side where GaN is not grown, a transparent electrode 27 is deposited as shown in FIG. The multilayer substrate is formed with an n-type back electrode 29 such as Ti / Al on the back surface.

（六角錐型の製造方法）
ラインアンドスペース型と同様なプロセスを行うが、六角形のレジストパターン２２が施され、複数の六角形の開口部を有するマスクパターン２３ｂが形成され、六角錐のｎ−ＧａＮクラッド層２４が形成される点で、前記したラインアンドスペース型と相違する。
つまり、図１２のように、ｎ−ＧａＮクラッド層２４が積層された積層基板は、＜１−１００＞と同等の方向を持つ複数の六角形のレジストパターン２２が施され、次に、高融点材料の形成、リフトオフ法で、図１３に示すように、複数の六角形の開口部を有するマスクパターン２３ｂが形成される。次に、図１４に示すように、マスクパターン２３ｂが形成された積層基板は、（１１−２２）面を有する六角錐のｎ−ＧａＮクラッド層２４が形成される。 (Manufacturing method of hexagonal pyramid type)
A process similar to the line and space type is performed, but a hexagonal resist pattern 22 is applied, a mask pattern 23b having a plurality of hexagonal openings is formed, and a hexagonal pyramid n-GaN cladding layer 24 is formed. This is different from the line and space type described above.
That is, as shown in FIG. 12, the laminated substrate on which the n-GaN cladding layer 24 is laminated is provided with a plurality of hexagonal resist patterns 22 having the same direction as <1-100>, and then the high melting point. A mask pattern 23b having a plurality of hexagonal openings as shown in FIG. 13 is formed by the material formation and lift-off method. Next, as shown in FIG. 14, a hexagonal pyramid n-GaN cladding layer 24 having a (11-22) plane is formed on the laminated substrate on which the mask pattern 23 b is formed.

そして、ｎ−ＧａＮクラッド層２４が形成された積層基板は、順次、発光層２５（図１５）、ｐ−ＧａＮクラッド層２６（図１６）、透明電極２７（図１７）が形成され、六角錐型のＬＥＤ構造が形成される。   The laminated substrate on which the n-GaN cladding layer 24 is formed has a light emitting layer 25 (FIG. 15), a p-GaN cladding layer 26 (FIG. 16), and a transparent electrode 27 (FIG. 17) formed in order. A mold LED structure is formed.

(動作の説明)
本実施形態のＬＥＤ構造は、選択成長法によって様々な面方位を作り出し、平面の面積よりも発光面積を拡大させて、高輝度化を実現するものである。
例えば、＜１−１００＞方向に対して、ラインアンドスペースのマスクパターンを施し、選択成長を行うことにより、５８．４°の角度を持つ（１１−２２）面と、(１１−２２)面と同等な面に囲まれた三角柱の形を持ったストライプが形成される。また六方晶の特徴を利用し、＜１−１００＞方向と同等な三方向で囲まれた六角形の開口部を持つマスクパターンから、選択成長を行うと、（１１−２２）面とそれと同等の面に囲まれた六角錐が形成される。これらの面方位を用いて平面の面積より発光面積が拡大される。 (Description of operation)
The LED structure of this embodiment creates various plane orientations by a selective growth method, and realizes high luminance by expanding the light emitting area rather than the plane area.
For example, a line-and-space mask pattern is applied to the <1-100> direction, and selective growth is performed, so that the (11-22) plane and the (11-22) plane having an angle of 58.4 ° are obtained. A stripe having the shape of a triangular prism surrounded by the same surface is formed. In addition, when the selective growth is performed from a mask pattern having hexagonal openings surrounded by three directions equivalent to the <1-100> direction using the characteristics of hexagonal crystals, it is equivalent to the (11-22) plane. A hexagonal pyramid surrounded by the surface is formed. Using these plane orientations, the light emission area is expanded from the plane area.

一般的に、ウルツ鉱構造の結晶の（０００１）面は、ＧａＮ／ＩｎＧａＮ等のヘテロ接合を形成すると、Ｇａ原子−Ｎ原子の極性が顕著に現れ、ピエゾ電界が発生し易いことが知られている。このピエゾ電界は、ＬＥＤ素子内部のｐｎ接合の発光部の発光効率を低下させてしまう。しかしながら、本発明が提案している面方位は、半極性面である（１１−２２）面であり、（０００１）面よりも発光効率の低下を抑制することができる。   In general, it is known that the (0001) plane of a wurtzite crystal has a Ga atom-N atom polarity remarkably when a heterojunction such as GaN / InGaN is formed, and a piezoelectric field is likely to be generated. Yes. This piezo electric field reduces the light emission efficiency of the light emitting part of the pn junction inside the LED element. However, the plane orientation proposed by the present invention is the (11-22) plane, which is a semipolar plane, and a reduction in light emission efficiency can be suppressed as compared with the (0001) plane.

(効果の説明)
マスクパターン２３ａ，２３ｂに高融点材料を用いて、ｎ−ＧａＮを結晶成長させることにより、（１１−２２）面の傾斜面が形成され、この傾斜面に発光層２５を形成することができる。この傾斜面は、支持基板に平行な素子面積よりも広い。つまり、高融点材料が広い範囲にｎ型領域と接しているので、従来のＴｉ／Ａｌ等のｎ型電極を、ｎ型クラッド層１３の表面のＬＥＤ素子外部に配置するだけよりも低抵抗なｎ型電極の形成が可能となる。その効果により、ｎ型電極を縮小することができ、発光領域を削り取る面積を小さくできることから、更に発光面積を拡大することができる。
平面にＬＥＤ構造を形成するよりも、立体にすることで発光面積が多くなる分、単位平面面積当たりの発光量やＬＥＤの輝度を高くすることができる。 (Description of effect)
An n-GaN crystal is grown by using a high melting point material for the mask patterns 23a and 23b, whereby an inclined surface of (11-22) plane is formed, and the light emitting layer 25 can be formed on the inclined surface. This inclined surface is wider than the element area parallel to the support substrate. That is, since the refractory material is in contact with the n-type region in a wide range, the resistance is lower than simply disposing a conventional n-type electrode such as Ti / Al on the surface of the n-type cladding layer 13 outside the LED element. An n-type electrode can be formed. As a result, the n-type electrode can be reduced, and the area from which the light emitting region is scraped can be reduced, so that the light emitting area can be further increased.
Rather than forming the LED structure on a flat surface, the amount of light emission per unit planar area and the brightness of the LED can be increased by increasing the light emission area by making it three-dimensional.

ＬＥＤ構造の選択的な成長により、発光面積は平面に比べ、ラインアンドスペースでは、約１．９倍の拡大が可能であり、六角錐では、約３．９倍の拡大が可能である。
また、（１１−２２)面は、半極性面であるので、ウルツ鉱構造の結晶の（０００１）面を用いるＬＥＤ構造で問題となるピエゾ電界によるＬＥＤ内部のｐｎ接合の発光部の発光効率低下を抑制することができる。
また、マスクパターン２３ａ，２３ｂは、金属光沢を有し、光の反射膜として、ＬＥＤ構造の下側方向に発光する光を反射させ、ＬＥＤ構造の上部の方向へ発光する光量を増大させることが可能である。 Due to the selective growth of the LED structure, the light emitting area can be expanded about 1.9 times in line and space and about 3.9 times in hexagonal pyramid compared to the plane.
In addition, since the (11-22) plane is a semipolar plane, the luminous efficiency of the light emitting part of the pn junction inside the LED is reduced due to a piezoelectric field which is a problem in the LED structure using the (0001) plane of the wurtzite crystal. Can be suppressed.
Further, the mask patterns 23a and 23b have a metallic luster, and as a light reflection film, reflect the light emitted in the lower direction of the LED structure and increase the amount of light emitted in the upper direction of the LED structure. Is possible.

（変形例）
本発明は前記した実施形態に限定されるものではなく、例えば以下のような種々の変形が可能である。
（１）前記各実施形態は、マスクパターン２３ａ，２３ｂの表面に、（１１−２２)面を有するｎ−ＧａＮクラッド層２１，２４を積層させ、発光層２５の基板反対側表面に、ｐ−ＧａＮクラッド層２６を積層させた。しかしながら、＜１−１００＞方向や（１１−２２)面は、ＧａＮの結晶構造で定まるので、マスクパターン２３ａ、２３ｂの表面に、ｐ−ＧａＮクラッド層を積層させ、発光層２５の基板反対側表面に、ｎ−ＧａＮクラッド層を積層させることもできる。
（２）前記実施形態は、発光ダイオード単体について説明したが、支持基板１９に複数の発光ダイオード１０Ａ，１０Ｂを二次元配列して、表示装置とすることができる。 (Modification)
The present invention is not limited to the embodiments described above, and various modifications such as the following are possible.
(1) In each of the above embodiments, n-GaN cladding layers 21 and 24 having a (11-22) plane are stacked on the surfaces of the mask patterns 23a and 23b, and p- A GaN clad layer 26 was laminated. However, since the <1-100> direction and the (11-22) plane are determined by the crystal structure of GaN, a p-GaN cladding layer is laminated on the surfaces of the mask patterns 23a and 23b, and the light emitting layer 25 is opposite to the substrate. An n-GaN cladding layer can also be laminated on the surface.
(2) In the above embodiment, a single light emitting diode has been described, but a plurality of light emitting diodes 10A and 10B can be two-dimensionally arranged on the support substrate 19 to provide a display device.

１０、１０Ａ，１０Ｂ、１０Ｃ 発光ダイオード
１１ 支持基板（Ｓｉ基板）
１２ バッファ層
１３ ｎ型クラッド層
１４ 発光層
１５ ｐ型クラッド層
１６ ｐ型電極
１７ ｎ型電極
１９ 支持基板
２０ バッファ層
２１ ｎ−ＧａＮクラッド層
２２ レジストパターン
２３ａ，２３ｂ マスクパターン
２４ ｎ−ＧａＮクラッド層
２５ 発光層
２６ ｐ−ＧａＮクラッド層
２７ 透明電極
２８ ｎ型用電極
２９ 裏面電極 10, 10A, 10B, 10C Light emitting diode 11 Support substrate (Si substrate)
12 buffer layer 13 n-type cladding layer 14 light emitting layer 15 p-type cladding layer 16 p-type electrode 17 n-type electrode 19 support substrate 20 buffer layer 21 n-GaN cladding layer 22 resist pattern 23a, 23b mask pattern 24 n-GaN cladding layer 25 Light-Emitting Layer 26 p-GaN Clad Layer 27 Transparent Electrode 28 n-Type Electrode 29 Back Electrode

Claims (8)

ｎ−ＧａＮクラッド層の表面に、＜１−１００＞方向に沿ったマスクを、結晶成長温度で固体である高融点材料で形成する工程と、
前記マスクの開口部に、(１１−２２)面と（１１−２２）面と同等な面を有する面で囲まれたｎ−ＧａＮ結晶を選択成長する工程と、
を備えることを特徴とする窒化物半導体発光素子の製造方法。 forming a mask along the <1-100> direction on the surface of the n-GaN cladding layer with a high melting point material that is solid at a crystal growth temperature;
Selectively growing an n-GaN crystal surrounded by a plane having a plane equivalent to the (11-22) plane and the (11-22) plane in the opening of the mask;
A method for producing a nitride semiconductor light emitting device comprising: 請求項１に記載の窒化物半導体発光素子の製造方法であって、
前記マスクは、ラインアンドスペース、又は開口部を有する六角形状である
ことを特徴とする窒化物半導体発光素子の製造方法。 A method for manufacturing a nitride semiconductor light emitting device according to claim 1,
The method for manufacturing a nitride semiconductor light emitting element, wherein the mask has a hexagonal shape having a line and space or an opening. 請求項１に記載の窒化物半導体発光素子の製造方法であって、
前記高融点材料は、タングステン又はタンタルを含むことを特徴とする窒化物半導体発光素子の製造方法。 A method for manufacturing a nitride semiconductor light emitting device according to claim 1,
The method for manufacturing a nitride semiconductor light emitting device, wherein the refractory material contains tungsten or tantalum. 請求項１に記載の窒化物半導体発光素子の製造方法であって、
前記高融点材料で形成する工程は、
前記ｎ−ＧａＮクラッド層の＜１−１００＞方向に沿って、レジストパターンを形成する工程と、
前記ｎ−ＧａＮクラッド層、及び前記レジストパターンの表面に、前記高融点材料を蒸着する工程と、
前記レジストパターンを剥離し、前記ｎ−ＧａＮクラッド層の表面に蒸着された前記高融点材料を残すことを特徴とする窒化物半導体発光素子の製造方法。 A method for manufacturing a nitride semiconductor light emitting device according to claim 1,
The step of forming the high melting point material includes
Forming a resist pattern along the <1-100> direction of the n-GaN cladding layer;
Depositing the refractory material on the surface of the n-GaN cladding layer and the resist pattern;
The method of manufacturing a nitride semiconductor light emitting device, wherein the resist pattern is removed to leave the refractory material deposited on the surface of the n-GaN cladding layer. ＧａＮクラッド層と、
前記ＧａＮクラッド層の表面に形成された、＜１−１００＞方向に沿ったラインアンドスペース、及び該方向に沿った開口部を有する六角形の何れか一方の形状に形成され、結晶成長温度で固体である高融点金属と、
前記ラインアンドスペースのスペース部、及び前記開口部の何れか一方に形成された、(１１−２２)面と（１１−２２）面と同等な面を有する面で囲まれたＧａＮ結晶と、
を備えていることを特徴とする窒化物半導体発光素子。 A GaN cladding layer;
Formed on the surface of the GaN cladding layer in any one of a hexagonal shape having a line and space along the <1-100> direction and an opening along the direction. A refractory metal that is solid,
A GaN crystal surrounded by a plane having a plane equivalent to the (11-22) plane and the (11-22) plane formed in any one of the space portion of the line and space and the opening;
A nitride semiconductor light emitting device comprising: 請求項５に記載の窒化物半導体発光素子であって、
前記ＧａＮクラッド層は、Ｓｉドープされたｎ−ＧａＮクラッド層であり、
前記高融点金属は、ｎ型電極として使用されていることを特徴とする窒化物半導体発光素子。 The nitride semiconductor light emitting device according to claim 5,
The GaN cladding layer is a Si-doped n-GaN cladding layer,
The nitride semiconductor light emitting device, wherein the refractory metal is used as an n-type electrode. 請求項５又は請求項６に記載の窒化物半導体発光素子であって、
前記高融点金属は、タングステン又はタンタルであり、その表面が鏡面であることを特徴とする窒化物半導体発光素子。 The nitride semiconductor light emitting device according to claim 5 or 6,
The nitride semiconductor light emitting device, wherein the refractory metal is tungsten or tantalum, and the surface thereof is a mirror surface. 請求項５乃至請求項７の何れか一項に記載の窒化物半導体発光素子であって、
前記ＧａＮクラッド層は、支持基板に、(１１１)面Ｓｉ基板、(０００１)面ＳｉＣ基板、(０００１)面サファイア基板の表面にバッファ層を介して形成されていることを特徴とする窒化物半導体発光素子。 The nitride semiconductor light emitting device according to any one of claims 5 to 7,
The GaN clad layer is formed on a support substrate on a surface of a (111) plane Si substrate, a (0001) plane SiC substrate, and a (0001) plane sapphire substrate via a buffer layer. Light emitting element.
JP2012202957A 2012-09-14 2012-09-14 Nitride semiconductor light-emitting diode manufacturing method and nitride semiconductor light-emitting diode Pending JP2014060198A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012202957A JP2014060198A (en) 2012-09-14 2012-09-14 Nitride semiconductor light-emitting diode manufacturing method and nitride semiconductor light-emitting diode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012202957A JP2014060198A (en) 2012-09-14 2012-09-14 Nitride semiconductor light-emitting diode manufacturing method and nitride semiconductor light-emitting diode

Publications (1)

Publication Number Publication Date
JP2014060198A true JP2014060198A (en) 2014-04-03

Family

ID=50616434

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012202957A Pending JP2014060198A (en) 2012-09-14 2012-09-14 Nitride semiconductor light-emitting diode manufacturing method and nitride semiconductor light-emitting diode

Country Status (1)

Country Link
JP (1) JP2014060198A (en)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002185037A (en) * 2000-12-19 2002-06-28 Nippon Telegr & Teleph Corp <Ntt> Light-emitting device
JP2002280611A (en) * 2001-03-21 2002-09-27 Mitsubishi Cable Ind Ltd Semiconductor light-emitting element
JP2003068109A (en) * 2001-08-23 2003-03-07 Sony Corp Luminaire and projector
JP2003218393A (en) * 2002-01-17 2003-07-31 Sony Corp Selective growing method, and semiconductor light emitting element and its manufacturing method
JP2003282942A (en) * 2001-08-22 2003-10-03 Sony Corp Nitride semiconductor device and its manufacturing method
JP2006074050A (en) * 2004-08-31 2006-03-16 Osram Opto Semiconductors Gmbh Radioactive opto-electronic component having a quantum well structure and method for manufacturing it
JP2008515180A (en) * 2004-09-28 2008-05-08 ナン ワン ワン Textured light emitting diode
JP2009054882A (en) * 2007-08-28 2009-03-12 Univ Of Tokushima Manufacturing method of light emitting device
JP2009527898A (en) * 2006-02-17 2009-07-30 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア Method for growing semipolar (Al, In, Ga, B) N optoelectronic device
WO2010023921A1 (en) * 2008-09-01 2010-03-04 学校法人上智学院 Semiconductor optical element array and manufacturing method therefore
JP2011243616A (en) * 2010-05-14 2011-12-01 Toyoda Gosei Co Ltd Method of manufacturing group iii nitride semiconductor light-emitting element

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002185037A (en) * 2000-12-19 2002-06-28 Nippon Telegr & Teleph Corp <Ntt> Light-emitting device
JP2002280611A (en) * 2001-03-21 2002-09-27 Mitsubishi Cable Ind Ltd Semiconductor light-emitting element
JP2003282942A (en) * 2001-08-22 2003-10-03 Sony Corp Nitride semiconductor device and its manufacturing method
JP2003068109A (en) * 2001-08-23 2003-03-07 Sony Corp Luminaire and projector
JP2003218393A (en) * 2002-01-17 2003-07-31 Sony Corp Selective growing method, and semiconductor light emitting element and its manufacturing method
JP2006074050A (en) * 2004-08-31 2006-03-16 Osram Opto Semiconductors Gmbh Radioactive opto-electronic component having a quantum well structure and method for manufacturing it
JP2008515180A (en) * 2004-09-28 2008-05-08 ナン ワン ワン Textured light emitting diode
JP2009527898A (en) * 2006-02-17 2009-07-30 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア Method for growing semipolar (Al, In, Ga, B) N optoelectronic device
JP2009054882A (en) * 2007-08-28 2009-03-12 Univ Of Tokushima Manufacturing method of light emitting device
WO2010023921A1 (en) * 2008-09-01 2010-03-04 学校法人上智学院 Semiconductor optical element array and manufacturing method therefore
JP2011243616A (en) * 2010-05-14 2011-12-01 Toyoda Gosei Co Ltd Method of manufacturing group iii nitride semiconductor light-emitting element

Similar Documents

Publication Publication Date Title
JP5037169B2 (en) Nitride-based semiconductor light-emitting device and manufacturing method thereof
US8735867B2 (en) Group III nitride nanorod light emitting device
CN105280761B (en) Light emitting semiconductor device and its manufacture method
CN102403417B (en) Group III nitride nanorod light emitting device and method for manufacturing the same
TWI381547B (en) Light emitting device of iii-nitride based semiconductor and manufacturing method thereof
US8445890B2 (en) Solid state lighting devices grown on semi-polar facets and associated methods of manufacturing
JP2008172040A (en) Semiconductor light emitting element, method of manufacturing semiconductor light emitting element, backlight, display and electronic equipment
US20120298954A1 (en) Semiconductor light emitting device and manufacturing method of the same
JP6686172B2 (en) Nitride semiconductor light emitting device
JP6062966B2 (en) Gallium nitride light emitting diode
JP2008288397A (en) Semiconductor light-emitting apparatus
WO2016002419A1 (en) Nitride-semiconductor light-emitting element
JP2011119333A (en) Nitride semiconductor light-emitting element
JP2018121028A (en) Semiconductor light-emitting device and method for manufacturing the same
JP2019079982A (en) Method for manufacturing semiconductor light-emitting device
CN101861662B (en) Light-emitting element
US10181550B2 (en) Method for fabricating high-efficiency light emitting diode having light emitting window electrode structure
KR20190133417A (en) Light emitting device and manufacturing method thereof
US9012884B2 (en) Semiconductor light-emitting devices including contact layers to form reflective electrodes
KR20110093006A (en) Nitride light emitting device
KR20060000464A (en) Nitride semiconductor light emitting diode having substrate on which rising portions are formed
JP2006295057A (en) Semiconductor light emitting element and its manufacturing method
KR101552671B1 (en) Method of manufacturing nitride light emitting device having high luminance
JP2014060198A (en) Nitride semiconductor light-emitting diode manufacturing method and nitride semiconductor light-emitting diode
JP2006332225A (en) Nitride light emitting diode

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150515

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160401

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20160425

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160830

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161031

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170314