JP2014056955A - Thin film transistor and manufacturing method of the same, and electronic apparatus - Google Patents

Thin film transistor and manufacturing method of the same, and electronic apparatus Download PDF

Info

Publication number
JP2014056955A
JP2014056955A JP2012201314A JP2012201314A JP2014056955A JP 2014056955 A JP2014056955 A JP 2014056955A JP 2012201314 A JP2012201314 A JP 2012201314A JP 2012201314 A JP2012201314 A JP 2012201314A JP 2014056955 A JP2014056955 A JP 2014056955A
Authority
JP
Japan
Prior art keywords
region
drain electrode
semiconductor layer
organic semiconductor
channel region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012201314A
Other languages
Japanese (ja)
Inventor
Mao Katsuhara
真央 勝原
Hideki Ono
秀樹 小野
Shinichi Ushikura
信一 牛倉
Yui Ishii
由威 石井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2012201314A priority Critical patent/JP2014056955A/en
Priority to PCT/JP2013/004868 priority patent/WO2014041744A1/en
Publication of JP2014056955A publication Critical patent/JP2014056955A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/211—Changing the shape of the active layer in the devices, e.g. patterning by selective transformation of an existing layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/80—Constructional details
    • H10K10/82—Electrodes
    • H10K10/84—Ohmic electrodes, e.g. source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/30—Doping active layers, e.g. electron transporting layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/484—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
    • H10K10/488—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions the channel region comprising a layer of composite material having interpenetrating or embedded materials, e.g. a mixture of donor and acceptor moieties, that form a bulk heterojunction

Abstract

PROBLEM TO BE SOLVED: To provide a thin film transistor which can improve reliability and a manufacturing method of the thin film transistor; and provide an electronic apparatus.SOLUTION: A thin film transistor comprises a source electrode and a drain electrode which are formed on an organic semiconductor layer, in which an upper end of a channel region of the organic semiconductor layer between the source electrode and the drain electrode includes discontinuous regions having at least two kinds of material compositions different from each other.

Description

本開示は、有機薄膜トランジスタ（有機ＴＦＴ（Thin Film Transistor））などの薄膜トランジスタおよびその製造方法、並びにこの薄膜トランジスタを用いた電子機器に関する。   The present disclosure relates to a thin film transistor such as an organic thin film transistor (organic TFT (Thin Film Transistor)), a manufacturing method thereof, and an electronic apparatus using the thin film transistor.

一般的な有機ＴＦＴの構造であるボトムゲート型電界効果トランジスタでは、ソース・ドレイン電極が半導体層上部に位置するトップコンタクト構造と、ソース・ドレイン電極が半導体層下部に位置するボトムコンタクト構造という２種の電極構造が用いられている。   In the bottom gate type field effect transistor which is a general organic TFT structure, there are two types, a top contact structure in which the source / drain electrodes are located above the semiconductor layer and a bottom contact structure in which the source / drain electrodes are located below the semiconductor layer. The electrode structure is used.

ボトムコンタクト型構造は、フォトリソグラフィーを用いた高精細な電極パターニングが可能であることから、現在高集積化を行う際には一般的にこの構造が用いられている。しかしながらこの構造は、電極と半導体界面の制御が困難で信頼性に乏しい構造であることが指摘されている。   Since the bottom contact type structure enables high-definition electrode patterning using photolithography, this structure is generally used at the time of high integration. However, it has been pointed out that this structure is difficult to control the electrode / semiconductor interface and has poor reliability.

一方、トップコンタクト構造は、有機半導体との接触がより強固であるため信頼性の高い電極構造である。しかしながら、チャネルとなる有機半導体層上で電極の加工プロセスを行う必要があるため、酸性の薬液による意図しないドーピングや、溶剤等によるチャネルへのダメージが生じることが問題である。   On the other hand, the top contact structure is a highly reliable electrode structure because the contact with the organic semiconductor is stronger. However, since it is necessary to perform an electrode processing process on the organic semiconductor layer serving as a channel, there is a problem that unintentional doping with an acidic chemical solution or damage to the channel due to a solvent or the like occurs.

このようなチャネルへのダメージを低減するために、チャネルとソース・ドレイン電極との間に保護層を挿入することが提案されている（例えば、特許文献１参照。）。   In order to reduce such damage to the channel, it has been proposed to insert a protective layer between the channel and the source / drain electrodes (see, for example, Patent Document 1).

特開２０１１−１８７６２６号公報JP 2011-187626 A

しかしながら、この保護層は絶縁膜であるため、ドレインの電界などによりＴＦＴの駆動時に意図せずバックチャネルに電荷が誘起されるおそれがあり、未だ改善の余地があった。   However, since this protective layer is an insulating film, there is a possibility that charges are induced in the back channel unintentionally when driving the TFT due to the electric field of the drain, and there is still room for improvement.

本開示はかかる問題点に鑑みてなされたもので、その目的は、信頼性を高めることが可能な薄膜トランジスタおよびその製造方法、並びにこの薄膜トランジスタを備えた電子機器を提供することにある。   The present disclosure has been made in view of such problems, and an object thereof is to provide a thin film transistor capable of improving reliability, a method for manufacturing the thin film transistor, and an electronic device including the thin film transistor.

本開示による第１の薄膜トランジスタは、有機半導体層の上にソース電極およびドレイン電極を備え、有機半導体層のソース電極とドレイン電極との間のチャネル領域の上端部が、少なくとも２種の異なる材料組成を持つ非連続的な領域を含むものである。   A first thin film transistor according to the present disclosure includes a source electrode and a drain electrode on an organic semiconductor layer, and an upper end portion of a channel region between the source electrode and the drain electrode of the organic semiconductor layer has at least two different material compositions. Includes non-contiguous regions with

本開示の第１の薄膜トランジスタでは、チャネル領域の上端部に、少なくとも２種の異なる材料組成を持つ非連続的な領域が設けられている。よって、チャネル領域の上端部に意図せず電荷が誘起された場合にも、それに起因するリークが抑えられる。   In the first thin film transistor of the present disclosure, a discontinuous region having at least two different material compositions is provided at the upper end portion of the channel region. Therefore, even when a charge is unintentionally induced at the upper end portion of the channel region, leakage due to the charge is suppressed.

本開示による第２の薄膜トランジスタは、有機半導体層の上にソース電極およびドレイン電極を備え、有機半導体層のソース電極とドレイン電極との間のチャネル領域の上端部が、少なくとも２種の非連続的な領域を有し、非連続的な領域の少なくとも一つの膜抵抗が５×１０14Ω以上であるものである。 A second thin film transistor according to the present disclosure includes a source electrode and a drain electrode on an organic semiconductor layer, and an upper end portion of a channel region between the source electrode and the drain electrode of the organic semiconductor layer is at least two types of discontinuous. And at least one film resistance of the discontinuous region is 5 × 10 14 Ω or more.

本開示の第２の薄膜トランジスタでは、チャネル領域の上端部に、少なくとも２種の非連続的な領域が設けられており、この非連続的な領域の少なくとも一つの膜抵抗が５×１０14Ω以上である。よって、チャネル領域の上端部に意図せず電荷が誘起された場合にも、それに起因するリークが抑えられる。 In the second thin film transistor of the present disclosure, at least two types of discontinuous regions are provided at the upper end of the channel region, and at least one film resistance of the discontinuous region is 5 × 10 14 Ω or more. It is. Therefore, even when a charge is unintentionally induced at the upper end portion of the channel region, leakage due to the charge is suppressed.

本開示による第３の薄膜トランジスタは、有機半導体層の上にソース電極およびドレイン電極を備え、有機半導体層のソース電極とドレイン電極との間のチャネル領域の膜厚が非連続に変化しているものである。   A third thin film transistor according to the present disclosure includes a source electrode and a drain electrode on an organic semiconductor layer, and a film thickness of a channel region between the source electrode and the drain electrode of the organic semiconductor layer changes discontinuously. It is.

本開示の第３の薄膜トランジスタでは、チャネル領域の膜厚が非連続に変化している。よって、チャネル領域の上端部に意図せず電荷が誘起された場合にも、それに起因するリークが抑えられる。   In the third thin film transistor of the present disclosure, the film thickness of the channel region changes discontinuously. Therefore, even when a charge is unintentionally induced at the upper end portion of the channel region, leakage due to the charge is suppressed.

本開示による第１の薄膜トランジスタの製造方法は、以下の（Ａ）〜（Ｄ）の工程を含むものである。
（Ａ）有機半導体層を形成する工程
（Ｂ）有機半導体層のチャネル領域の一部に保護膜を形成する工程
（Ｃ）有機半導体層および保護膜の表面にソース・ドレイン電極材料膜を形成する工程
（Ｄ）ソース・ドレイン電極材料膜のうちチャネル領域上に形成された部分を除去することによりソース電極およびドレイン電極を形成すると共に、チャネル領域の上端部に、少なくとも２種の異なる材料組成を持つ非連続的な領域を形成する工程 The manufacturing method of the 1st thin-film transistor by this indication includes the process of the following (A)-(D).
(A) Step of forming organic semiconductor layer (B) Step of forming protective film on part of channel region of organic semiconductor layer (C) Forming source / drain electrode material film on the surface of organic semiconductor layer and protective film Step (D) A source / drain electrode is formed by removing a portion of the source / drain electrode material film formed on the channel region, and at least two different material compositions are formed on the upper end of the channel region. Process of forming a discontinuous region

本開示による第２の薄膜トランジスタの製造方法は、以下の（Ａ）〜（Ｄ）の工程を含むものである。
（Ａ）有機半導体層を形成する工程
（Ｂ）有機半導体層のチャネル領域の一部に保護膜を形成する工程
（Ｃ）有機半導体層および保護膜の表面にソース・ドレイン電極材料膜を形成する工程
（Ｄ）ソース・ドレイン電極材料膜のうちチャネル領域上に形成された部分を除去することによりソース電極およびドレイン電極を形成すると共に、チャネル領域の上端部に、少なくとも２種の非連続的な領域を設け、非連続的な領域の少なくとも一つの膜抵抗を５×１０14Ω以上とする工程 The second thin film transistor manufacturing method according to the present disclosure includes the following steps (A) to (D).
(A) Step of forming organic semiconductor layer (B) Step of forming protective film on part of channel region of organic semiconductor layer (C) Forming source / drain electrode material film on the surface of organic semiconductor layer and protective film Step (D) A source / drain electrode is formed by removing a portion of the source / drain electrode material film formed on the channel region, and at least two kinds of discontinuous are formed on the upper end of the channel region. Providing a region and setting at least one film resistance of the discontinuous region to 5 × 10 14 Ω or more

本開示による第３の薄膜トランジスタの製造方法は、以下の（Ａ）〜（Ｄ）の工程を含むものである。
（Ａ）有機半導体層を形成する工程
（Ｂ）有機半導体層のチャネル領域の一部に保護膜を形成する工程
（Ｃ）有機半導体層および保護膜の表面にソース・ドレイン電極材料膜を形成する工程
（Ｄ）ソース・ドレイン電極材料膜のうちチャネル領域上に形成された部分を除去することによりソース電極およびドレイン電極を形成すると共に、チャネル領域の膜厚を非連続に変化させる工程 The third thin film transistor manufacturing method according to the present disclosure includes the following steps (A) to (D).
(A) Step of forming organic semiconductor layer (B) Step of forming protective film on part of channel region of organic semiconductor layer (C) Forming source / drain electrode material film on the surface of organic semiconductor layer and protective film Step (D) A step of forming a source electrode and a drain electrode by removing a portion of the source / drain electrode material film formed on the channel region and changing the thickness of the channel region discontinuously.

本開示による電子機器は、上記本開示による第１の薄膜トランジスタを備えたものである。   An electronic apparatus according to the present disclosure includes the first thin film transistor according to the present disclosure.

本開示の電子機器では、上記本開示の第１の薄膜トランジスタにより所期の動作がなされる。   In the electronic device according to the present disclosure, an expected operation is performed by the first thin film transistor according to the present disclosure.

本開示の第１の薄膜トランジスタ、または本開示の電子機器によれば、チャネル領域の上端部に、少なくとも２種の異なる材料組成を持つ非連続的な領域を設けるようにしたので、チャネル領域の上端部に意図せず電荷が誘起された場合にも、それに起因するリークを抑え、信頼性を高めることが可能となる。   According to the first thin film transistor of the present disclosure or the electronic device of the present disclosure, the discontinuous region having at least two different material compositions is provided at the upper end portion of the channel region. Even when an electric charge is unintentionally induced in the portion, it is possible to suppress leakage due to the charge and improve reliability.

本開示の第２の薄膜トランジスタによれば、チャネル領域の上端部に、少なくとも２種の非連続的な領域を設け、この非連続的な領域の少なくとも一つの膜抵抗を５×１０14Ω以上としたので、チャネル領域の上端部に意図せず電荷が誘起された場合にも、それに起因するリークを抑え、信頼性を高めることが可能となる。 According to the second thin film transistor of the present disclosure, at least two types of discontinuous regions are provided at the upper end portion of the channel region, and at least one film resistance of the discontinuous region is 5 × 10 14 Ω or more. Therefore, even when an electric charge is unintentionally induced at the upper end of the channel region, it is possible to suppress leakage due to the charge and improve reliability.

本開示の第３の薄膜トランジスタによれば、チャネル領域の膜厚を非連続に変化させるようにしたので、チャネル領域の上端部に意図せず電荷が誘起された場合にも、それに起因するリークを抑え、信頼性を高めることが可能となる。   According to the third thin film transistor of the present disclosure, since the film thickness of the channel region is changed discontinuously, even when an electric charge is unintentionally induced at the upper end portion of the channel region, a leak due to the leakage is caused. It is possible to suppress and improve reliability.

本開示の第１ないし第３の薄膜トランジスタの製造方法によれば、有機半導体層のチャネル領域の一部に保護膜を形成するようにしたので、上記本開示の第１ないし第３の薄膜トランジスタを容易に製造することが可能となる。   According to the first to third thin film transistor manufacturing methods of the present disclosure, since the protective film is formed in a part of the channel region of the organic semiconductor layer, the first to third thin film transistors of the present disclosure can be easily obtained. Can be manufactured.

本開示の第１の実施の形態に係る薄膜トランジスタの構成を表す断面図である。It is sectional drawing showing the structure of the thin-film transistor which concerns on 1st Embodiment of this indication. 図１に示した薄膜トランジスタをソース電極およびドレイン電極の側から見た構成を表す平面図である。FIG. 2 is a plan view illustrating a configuration of the thin film transistor illustrated in FIG. 1 viewed from the source electrode and drain electrode sides. 図１に示した薄膜トランジスタの製造方法を工程順に表す断面図である。FIG. 2 is a cross-sectional view illustrating a method of manufacturing the thin film transistor illustrated in FIG. 1 in order of steps. 図３に続く工程を表す断面図である。FIG. 4 is a cross-sectional view illustrating a process following FIG. 3. 図４に続く工程を表す断面図である。FIG. 5 is a cross-sectional view illustrating a process following FIG. 4. 図５に続く工程を表す断面図である。FIG. 6 is a cross-sectional view illustrating a process following FIG. 5. 図６に続く工程を表す断面図である。FIG. 7 is a cross-sectional view illustrating a process following FIG. 6. チャネル領域の上に保護層を設け、保護層とソース電極およびドレイン電極とをオーバーラップさせる場合の問題点を説明するための断面図である。It is sectional drawing for demonstrating the problem in the case of providing a protective layer on a channel area | region and making a protective layer overlap a source electrode and a drain electrode. 本開示の第２の実施の形態に係る薄膜トランジスタの構成を表す断面図である。It is sectional drawing showing the structure of the thin-film transistor which concerns on 2nd Embodiment of this indication. 図９に示した薄膜トランジスタをソース電極およびドレイン電極の側から見た構成を表す平面図である。FIG. 10 is a plan view illustrating a configuration of the thin film transistor illustrated in FIG. 9 viewed from the source electrode and drain electrode sides. 図９に示した薄膜トランジスタの製造方法の一工程を表す断面図である。It is sectional drawing showing 1 process of the manufacturing method of the thin-film transistor shown in FIG. 第１および第２の実施の形態の組み合わせに係る薄膜トランジスタの変形例を表す断面図である。It is sectional drawing showing the modification of the thin-film transistor which concerns on the combination of 1st and 2nd embodiment. 本開示の実施例１に係る薄膜トランジスタの構成を表す断面図である。It is sectional drawing showing the structure of the thin-film transistor which concerns on Example 1 of this indication. 図１３に示した薄膜トランジスタの製造方法を工程順に表す断面図である。It is sectional drawing showing the manufacturing method of the thin-film transistor shown in FIG. 13 in order of a process. 図１４に続く工程を表す断面図である。FIG. 15 is a cross-sectional view illustrating a process following FIG. 14. 図１５に続く工程を表す断面図である。FIG. 16 is a cross-sectional diagram illustrating a process following the process in FIG. 15. 図１６に続く工程を表す断面図である。FIG. 17 is a cross-sectional diagram illustrating a process following the process in FIG. 16. 図１７に続く工程を表す断面図である。FIG. 18 is a cross-sectional diagram illustrating a process following the process in FIG. 17. 本開示の実施例２に係る薄膜トランジスタの構成を表す断面図である。It is sectional drawing showing the structure of the thin-film transistor which concerns on Example 2 of this indication. 図１９に示した薄膜トランジスタの製造方法を工程順に表す断面図である。FIG. 20 is a cross-sectional view illustrating a method of manufacturing the thin film transistor illustrated in FIG. 19 in order of steps. 図２０に続く工程を表す断面図である。FIG. 21 is a cross-sectional diagram illustrating a process following the process in FIG. 20. 図２１に続く工程を表す断面図である。FIG. 22 is a cross-sectional diagram illustrating a process following the process in FIG. 21. 図２２に続く工程を表す断面図である。FIG. 23 is a cross-sectional diagram illustrating a process following the process in FIG. 22. 図２３に続く工程を表す断面図である。FIG. 24 is a cross-sectional diagram illustrating a process following the process in FIG. 23. 図２４に続く工程を表す断面図である。FIG. 25 is a cross-sectional diagram illustrating a process following the process in FIG. 24. 図２５に続く工程を表す断面図である。FIG. 26 is a cross-sectional diagram illustrating a process following the process in FIG. 25. 図２６に続く工程を表す断面図である。FIG. 27 is a cross-sectional diagram illustrating a process following the process in FIG. 26. 本開示の変形例１に係る薄膜トランジスタの構成を表す断面図である。It is sectional drawing showing the structure of the thin-film transistor which concerns on the modification 1 of this indication. 本開示の変形例２に係る薄膜トランジスタの構成を表す断面図である。It is sectional drawing showing the structure of the thin-film transistor which concerns on the modification 2 of this indication. 本開示の変形例３に係る薄膜トランジスタの構成を表す断面図である。It is sectional drawing showing the structure of the thin-film transistor which concerns on the modification 3 of this indication. 本開示の変形例４に係る薄膜トランジスタの構成を表す断面図である。It is sectional drawing showing the structure of the thin-film transistor which concerns on the modification 4 of this indication. 本開示の変形例５に係る薄膜トランジスタの構成を表す断面図である。It is sectional drawing showing the structure of the thin-film transistor which concerns on the modification 5 of this indication. 本開示の変形例６に係る薄膜トランジスタの構成を表す断面図である。It is sectional drawing showing the structure of the thin-film transistor which concerns on the modification 6 of this indication. 本開示の変形例７に係る薄膜トランジスタの構成を表す断面図である。It is sectional drawing showing the structure of the thin-film transistor which concerns on the modification 7 of this indication. 図３４に示した薄膜トランジスタの製造方法を工程順に表す断面図である。FIG. 35 is a cross-sectional view illustrating a method of manufacturing the thin film transistor illustrated in FIG. 34 in the order of steps. 図３５に続く工程を表す断面図である。FIG. 36 is a cross-sectional diagram illustrating a process following the process in FIG. 35. 図３６に続く工程を表す断面図である。FIG. 37 is a cross-sectional diagram illustrating a process following the process in FIG. 36. 図３７に続く工程を表す断面図である。FIG. 38 is a cross-sectional diagram illustrating a process following the process in FIG. 37. 本開示の変形例８に係る薄膜トランジスタの構成を表す断面図である。It is sectional drawing showing the structure of the thin-film transistor which concerns on the modification 8 of this indication. 本開示の変形例９に係る薄膜トランジスタの構成を表す断面図である。It is sectional drawing showing the structure of the thin-film transistor which concerns on the modification 9 of this indication. 図４０に示した薄膜トランジスタの製造方法を工程順に表す断面図である。FIG. 41 is a cross-sectional view illustrating a method of manufacturing the thin film transistor illustrated in FIG. 40 in order of processes. 図４１に続く工程を表す断面図である。FIG. 42 is a cross-sectional diagram illustrating a process following the process in FIG. 41. 図４２に続く工程を表す断面図である。FIG. 43 is a cross-sectional diagram illustrating a process following the process in FIG. 42. 図４３に続く工程を表す断面図である。FIG. 44 is a cross-sectional diagram illustrating a process following the process in FIG. 43. 本開示の変形例１０に係る薄膜トランジスタの構成を表す断面図である。It is sectional drawing showing the structure of the thin-film transistor which concerns on the modification 10 of this indication. 本開示の変形例１１に係る薄膜トランジスタの構成を表す断面図である。It is sectional drawing showing the structure of the thin-film transistor which concerns on the modification 11 of this indication. 図４６に示した薄膜トランジスタの製造方法を工程順に表す断面図である。FIG. 47 is a cross-sectional view illustrating a method of manufacturing the thin film transistor illustrated in FIG. 46 in order of steps. 図４７に続く工程を表す断面図である。FIG. 48 is a cross-sectional diagram illustrating a process following the process in FIG. 47. 図４８に続く工程を表す断面図である。FIG. 49 is a cross-sectional diagram illustrating a process following the process in FIG. 48. 図４９に続く工程を表す断面図である。FIG. 50 is a cross-sectional diagram illustrating a process following the process in FIG. 49. 本開示の変形例１２に係る薄膜トランジスタの構成を表す断面図である。It is sectional drawing showing the structure of the thin-film transistor which concerns on the modification 12 of this indication. 本開示の第３の実施の形態に係る電子ペーパー表示装置の構成を表す断面図である。It is sectional drawing showing the structure of the electronic paper display apparatus which concerns on 3rd Embodiment of this indication. 本開示の第４の実施の形態に係る有機ＥＬ表示装置の構成を表す断面図である。It is sectional drawing showing the structure of the organic electroluminescence display which concerns on 4th Embodiment of this indication. 本開示の第５の実施の形態に係る液晶表示装置の構成を表す断面図である。It is sectional drawing showing the structure of the liquid crystal display device which concerns on 5th Embodiment of this indication. 上記実施の形態の表示装置を含むモジュールの概略構成を表す平面図である。It is a top view showing schematic structure of the module containing the display apparatus of the said embodiment. 上記実施の形態の表示装置の適用例１の表側から見た外観を表す斜視図である。It is a perspective view showing the external appearance seen from the front side of the application example 1 of the display apparatus of the said embodiment. 適用例１の裏側から見た外観を表す斜視図である。10 is a perspective view illustrating an appearance of Application Example 1 viewed from the back side. FIG. 適用例２の表側から見た外観を表す斜視図である。10 is a perspective view illustrating an appearance of Application Example 2 viewed from the front side. FIG. 適用例２の裏側から見た外観を表す斜視図である。12 is a perspective view illustrating an appearance of Application Example 2 viewed from the back side. FIG. 適用例３の外観を表す斜視図である。12 is a perspective view illustrating an appearance of application example 3. FIG. 適用例４の表側から見た外観を表す斜視図である。14 is a perspective view illustrating an appearance of Application Example 4 viewed from the front side. FIG. 適用例４の裏側から見た外観を表す斜視図である。14 is a perspective view illustrating an appearance viewed from the back side of application example 4. FIG. 適用例５の外観を表す斜視図である。14 is a perspective view illustrating an appearance of application example 5. FIG. 適用例６の外観を表す斜視図である。16 is a perspective view illustrating an appearance of application example 6. FIG. 適用例７の閉じた状態の外観を表す正面図である。16 is a front view illustrating an appearance of Application Example 7 in a closed state. FIG. 適用例７の開いた状態の外観を表す正面図である。It is a front view showing the appearance of the open state of application example 7.

以下、本開示の実施の形態について図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．第１の実施の形態（薄膜トランジスタ；チャネル領域の上端部に、２種の異なる材料組成を持つ非連続的な領域を設ける例）
２．第２の実施の形態（薄膜トランジスタ；チャネル領域の膜厚を非連続に変化させる例）
３．実施例１（フッ素樹脂よりなる部分保護膜を用いる例）
４．実施例２（無機材料よりなる部分保護膜を用いる例）
５．変形例１−１２
６．第３の実施の形態（電子ペーパー表示装置）
７．第４の実施の形態（有機ＥＬ表示装置）
８．第５の実施の形態（液晶表示装置）
９．適用例 Hereinafter, embodiments of the present disclosure will be described in detail with reference to the drawings. The description will be given in the following order.
1. First Embodiment (Thin Film Transistor: Example in which a discontinuous region having two different material compositions is provided at the upper end of a channel region)
2. Second Embodiment (Thin Film Transistor: Example in which the film thickness of the channel region is changed discontinuously)
3. Example 1 (example using a partial protective film made of a fluororesin)
4). Example 2 (example using a partial protective film made of an inorganic material)
5. Modification 1-12
6). Third Embodiment (Electronic Paper Display Device)
7). Fourth embodiment (organic EL display device)
8). Fifth embodiment (liquid crystal display device)
9. Application examples

（第１の実施の形態）
図１および図２は、本開示の第１の実施の形態に係る薄膜トランジスタ（有機ＴＦＴ）１００の断面構成および平面構成をそれぞれ表したものである。この有機ＴＦＴ１００は、例えば表示装置のアクティブマトリクス回路、センサアレイなどに用いられるボトムゲート・トップコンタクト構造の有機電界効果トランジスタである。有機ＴＦＴ１００は、例えば、基板１１上に、ゲート電極２０，ゲート絶縁膜３０，有機半導体層４０をこの順に有している。有機半導体層４０の上には、ソース電極５０Ｓおよびドレイン電極５０Ｄが互いに離間して設けられている。 (First embodiment)
1 and 2 respectively show a cross-sectional configuration and a planar configuration of the thin film transistor (organic TFT) 100 according to the first embodiment of the present disclosure. The organic TFT 100 is an organic field effect transistor having a bottom gate / top contact structure used for an active matrix circuit, a sensor array, etc. of a display device, for example. The organic TFT 100 has, for example, a gate electrode 20, a gate insulating film 30, and an organic semiconductor layer 40 in this order on a substrate 11. A source electrode 50S and a drain electrode 50D are provided on the organic semiconductor layer 40 so as to be separated from each other.

基板１１は、ガラスの他，ポリエーテルサルフォン，ポリカーボネート，ポリイミド類，ポリアミド類，ポリアセタール類，ポリエチレンテレフタラート，ポリエチレンナフタレート，ポリエチルエーテルケトン，ポリオレフィン類等のプラスチック基板，アルミニウム（Ａｌ），ニッケル（Ｎｉ），ステンレス等の金属箔基板，紙などにより構成されている。また、これらの基板１１上には、密着性や平坦性を改善するためのバッファー層，ガスバリア性を向上するためのバリア膜等の機能性膜が設けられていてもよい。   In addition to glass, the substrate 11 is made of polyethersulfone, polycarbonate, polyimides, polyamides, polyacetals, polyethylene terephthalate, polyethylene naphthalate, polyethyl ether ketone, polyolefins and other plastic substrates, aluminum (Al), nickel ( Ni), a metal foil substrate such as stainless steel, and paper. In addition, a functional film such as a buffer layer for improving adhesion and flatness and a barrier film for improving gas barrier properties may be provided on these substrates 11.

ゲート電極２０は、金（Ａｕ），白金（Ｐｔ），パラジウム（Ｐｄ），銀（Ａｇ）, タングステン（Ｗ）, タンタル（Ｔａ）, モリブデン（Ｍｏ）, アルミニウム（Ａｌ）, クロム（Ｃｒ）, チタン（Ｔｉ）, 銅（Ｃｕ）, ニッケル（Ｎｉ）, インジウム（Ｉｎ），スズ（Ｓｎ）, マンガン（Ｍｎ）, ルテニウム（Ｒｈ）, ルビジウム（Ｒｂ）およびそれらの化合物、またはＰＥＤＯＴ−ＰＳＳ（ポリエチレンジオキシチオフェン−ポリスチレンスルホン酸）、ＴＴＦ−ＴＣＮＱ（tetrathiafulvalene-tetracyano-quinodimethane）等の有機金属材料により構成されている。なお、ゲート電極２０は、上記した各種材料の層が２層以上積層されたものでもよい。   The gate electrode 20 includes gold (Au), platinum (Pt), palladium (Pd), silver (Ag), tungsten (W), tantalum (Ta), molybdenum (Mo), aluminum (Al), chromium (Cr), Titanium (Ti), copper (Cu), nickel (Ni), indium (In), tin (Sn), manganese (Mn), ruthenium (Rh), rubidium (Rb) and their compounds, or PEDOT-PSS (polyethylene) Dioxythiophene-polystyrene sulfonic acid), TTF-TCNQ (tetrathiafulvalene-tetracyano-quinodimethane) and other organic metal materials are used. The gate electrode 20 may be formed by stacking two or more layers of the various materials described above.

ゲート絶縁膜３０は、無機または有機の絶縁膜により構成されている。無機絶縁膜としては、例えば、酸化ケイ素，チッ化ケイ素，酸化アルミニウム，酸化チタン，酸化ハフニウム等の無機材料が挙げられる。有機絶縁膜としては、例えば、ポリビニルフェノール，ポリイミド樹脂，ノボラック樹脂，シンナメート樹脂，アクリル樹脂，エポキシ樹脂，スチレン樹脂，ポリパラキシリレン等の高分子材料が挙げられる。なお、ゲート絶縁膜３０は、上記した無機または有機の絶縁膜が２層以上積層されたものでもよい。   The gate insulating film 30 is composed of an inorganic or organic insulating film. Examples of the inorganic insulating film include inorganic materials such as silicon oxide, silicon nitride, aluminum oxide, titanium oxide, and hafnium oxide. Examples of the organic insulating film include polymer materials such as polyvinylphenol, polyimide resin, novolac resin, cinnamate resin, acrylic resin, epoxy resin, styrene resin, and polyparaxylylene. The gate insulating film 30 may be one in which two or more layers of the above-described inorganic or organic insulating films are stacked.

有機半導体層４０としては、次の材料が例示される。   Examples of the organic semiconductor layer 40 include the following materials.

ポリピロールおよびポリピロール置換体、ポリチオフェンおよびポリチオフェン置換体、ポリイソチアナフテンなどのイソチアナフテン類、ポリチェニレンビニレンなどのチェニレンビニレン類、ポリ（ｐ−フェニレンビニレン）などのポリ（ｐ−フェニレンビニレン）類、ポリアニリンおよびポリアニリン置換体、ポリアセチレン類、ポリジアセチレン類、ポリアズレン類、ポリピレン類、ポリカルバゾール類、ポリセレノフェン類、ポリフラン類、ポリ（ｐ−フェニレン）類、 ポリインドール類、ポリピリダジン類、ポリビニルカルバゾール、ポリフエニレンスルフィド、ポリビニレンスルフィドなどのポリマーおよび多環縮合体、上述した材料中のポリマーと同じ繰返し単位を有するオリゴマー類、ナフタセン、ペンタセン、ヘキサセン、ヘプタセン、ジベンゾペンタセン、テトラベンゾペンタセン、ピレン、ジベンゾピレン、クリセン、ペリレン、コロネン、テリレン、オバレン、クオテリレン、サーカムアントラセンなどのアセン類およびアセン類の炭素の一部をＮ、Ｓ、Ｏなどの原子、カルボニル基などの官能基に置換した誘導体（トリフェノジオキサジン、トリフェノジチアジン、ヘキサセン−６，１５−キノン、ペリキサンテノキサンテンなど）およびこれらの水素を他の官能基で置換した誘導体。金属フタロシアニン類、テトラチアフルバレンおよびテトラチアフルバレン誘導体、テトラチアペンタレンおよびテトラチアペンタレン誘導体、ナフタレン１，４，５，８−テトラカルボン酸ジイミド、Ｎ，Ｎ' −ビス（４−トリフルオロメチルベンジル）ナフタレン１，４，５，８−テトラカルボン酸ジイミド、Ｎ，Ｎ' −ビス（１Ｈ，１Ｈ−ペルフルオロオクチル）、Ｎ，Ｎ' −ビス（１Ｈ，１Ｈ−ペルフルオロブチル）及びＮ，Ｎ' −ジオクチルナフタレン１，４，５，８−テトラカルボン酸ジイミド誘導体、ナフタレン２，３，６，７テトラカルボン酸ジイミドなどのナフタレンテトラカルボン酸ジイミド類、アントラセン２，３，６，７−テトラカルボン酸ジイミドなどのアントラセンテトラカルボン酸ジイミド類などの縮合環テトラカルボン酸ジイミド類、Ｃ６０、Ｃ７０、Ｃ７６、Ｃ７８、Ｃ８４等フラーレン類およびこれらの誘導体、ＳＷＮＴ（single-walled nanotube）などのカーボンナノチューブ、メロシアニン色素類、ヘミシアニン色素類などの色素とこれらの誘導体。   Polypyrrole and polypyrrole-substituted products, polythiophene and polythiophene-substituted products, isothianaphthenes such as polyisothianaphthene, chainylene vinylenes such as polychenylene vinylene, and poly (p-phenylene vinylene) such as poly (p-phenylene vinylene) , Polyaniline and polyaniline-substituted products, polyacetylenes, polydiacetylenes, polyazulenes, polypyrenes, polycarbazoles, polyselenophenes, polyfurans, poly (p-phenylene) s, polyindoles, polypyridazines, polyvinyl Polymers and polycyclic condensates such as carbazole, polyphenylene sulfide, polyvinylene sulfide, oligomers having the same repeating units as the polymers in the above materials, naphthacene, pentacene, hexa Of acenes such as N, S, O Derivatives substituted with functional groups such as atoms and carbonyl groups (triphenodioxazine, triphenodithiazine, hexacene-6,15-quinone, perixanthenoxanthene, etc.) and derivatives obtained by substituting these hydrogens with other functional groups. Metal phthalocyanines, tetrathiafulvalene and tetrathiafulvalene derivatives, tetrathiapentalene and tetrathiapentalene derivatives, naphthalene 1,4,5,8-tetracarboxylic acid diimide, N, N′-bis (4-trifluoromethyl) Benzyl) naphthalene 1,4,5,8-tetracarboxylic acid diimide, N, N′-bis (1H, 1H-perfluorooctyl), N, N′-bis (1H, 1H-perfluorobutyl) and N, N ′ -Dioctylnaphthalene 1,4,5,8-tetracarboxylic acid diimide derivatives, naphthalene tetracarboxylic acid diimides such as naphthalene 2,3,6,7 tetracarboxylic acid diimide, anthracene 2,3,6,7-tetracarboxylic acid Fused ring teates such as anthracene tetracarboxylic acid diimides such as diimide Carboxylic acid diimides, C60, C70, C76, C78, C84 etc. fullerenes and their derivatives, SWNT (single-walled nanotube) carbon such nanotubes, merocyanine dyes, dye and derivatives thereof, such as hemicyanine dyes.

有機半導体層４０は、必要に応じてドーピング材料を含んでいてもよい。ドーピング材料は、有機半導体層４０がｐ型である場合には、アクセプタ性材料が用いられ、ｎ型である場合には、ドナー性材料が用いられる。   The organic semiconductor layer 40 may contain a doping material as necessary. As the doping material, an acceptor material is used when the organic semiconductor layer 40 is p-type, and a donor material is used when the organic semiconductor layer 40 is n-type.

アクセプタ性材料の具体例は次のようである。   Specific examples of the acceptor material are as follows.

ＭｏＯｘ、ＲｅＯ3、Ｖ2Ｏ5、ＷＯ3、ＴｉＯ2、ＡｕＯ、Ａｌ2Ｏ３、ＣｕＯ、ＳＯ3といったような金属酸化物。ＣｕＩ、ＳｂＣｌ5、ＳｂＦ5、ＦｅＣｌ3、ＬｉＦ、ＢａＦ2、ＣａＦ2、ＭｇＦ2などの金属ハロゲン化物。ＡｓＦ5、ＢＦ３、ＢＣｌ3、ＢＢｒ3、ＰＦ5といったハロゲン化物類。ＣａＣＯ3、ＢａＣＯ3、Ｌｉ2ＣＯ3をはじめとする炭酸塩類。 Metal oxides such as MoOx, ReO 3 , V 2 O 5 , WO 3 , TiO 2 , AuO, Al 2 O 3, CuO, SO 3 . Metal halides such as CuI, SbCl 5 , SbF 5 , FeCl 3 , LiF, BaF 2 , CaF 2 , MgF 2 . AsF 5, BF3, BCl 3, halides such as BBr 3, PF 5. Carbonates such as CaCO 3 , BaCO 3 and Li 2 CO 3 .

また、以下に挙げるような有機分子・錯体も用いることができる。   Further, organic molecules / complexes such as those listed below can also be used.

p-ベンゾキノン類としては、2,3,5,6-テトラシアノ-(p-シアニル)、2,3-ジブロモ-5,6-ジシアノ-p-ベンゾキノン、2,3-ジクロロ-5,6-ジシアノ-p-ベンゾキノン、2,3-ジヨード-5,6-ジシアノ-p-ベンゾキノン、2,3-ジシアノ-p-ベンゾキノン、p-ブロマニル、p-クロラニル、p-ヨーデニル、p-フロラニル、2,5-ジクロロ-p-ベンゾキノン、2,6-ジクロロ-p-ベンゾキノン、クロラニル酸、ブロマニル酸、2,5-ジヒドリキシ-p-ベンゾキノン、2,5-ジクロロ-3,6-ジメチル-p-ベンゾキノン、2,5-ジブロモ-3,6-ジメチル-p-ベンゾキノン、ＢＴＤＡＱ、p-ベンゾキノン、2,5-ジメチル-p-ベンゾキノン、2,6-ジメチル-p-ベンゾキノン、ジュロ-(テトラメチル)、o-ベンゾキノン類、o-ブロマニル、o-クロラニル、1,4-ナフトキノン類、2,3-ジシアノ-5-ニトロ-1,4-ナフトキノン、2,3-ジシアノ-1,4-ナフトキノン、2,3-ジクロロ-5-ニトロ-1,4-ナフトキノン、2,3-ジクロロ-1,4-ナフトキノン、1,4-ナフトキノンが例示される。ジフェノキノン類としては、3,3’,5,5’-テトラブロモ-ジフェノキノン、3,3’,5,5’-テトラクロロ-ジフェノキノン、ジフェノキノンが例示される。また、ＴＣＮＱ類および類縁体としては、tetracyano-quinodimethane(ＴＣＮＱ)、Tetrafluoro-tetracyano-quinodimethane(Ｆ４-ＴＣＮＱ)、トリフルオロメチル-ＴＣＮＱ、2,5-ジフルオロ−ＴＣＮＱ、モノフルオロ−ＴＣＮＱ、ＴＮＡＰ、デシル−ＴＣＮＱ、メチル‐ＴＣＮＱ、ジヒドロバレレノ‐ＴＣＮＱ、テトラヒドロバレレノ-ＴＣＮＱ、ジメチル‐ＴＣＮＱ、ジエチル‐ＴＣＮＱ、ベンゾ‐ＴＣＮＱ、ジメトキシ‐ＴＣＮＱ、ＢＴＤＡ‐ＴＣＮＱ、ジエトキシ‐ＴＣＮＱ、テトラメチル‐ＴＣＮＱ、テトラシアノアントラキノジメタン、ポリニトロ化合物、テトラニトロビフェノール、ジニトロビフェニル、ピクリン酸、トリニトロベンゼン、2,6-ジニトロフェノール、2,4-ジニトロフェノールが例示される。フルオレン類としては、9-ジシアノメチレン-2,4,5,7-テトラニトロ-フルオレン、9-ジシアノメチレン-2,4,7-トリニトロ-フルオレン、2,4,5,7-テトラニトロ-フルオレノン、2,4,7-トリニトロ-フルオレノンが例示される。ベンゾシアノ類および類縁体としては、(ＴＢＡ)２ＨＣＴＭＭ、(ＴＢＡ)２ＨＣＤＡＨＤ、Ｋ・ＣＦ、ＴＢＡ・ＰＣＡ、ＴＢＡ・ＭｅＯＴＣＡ、ＴＢＡ・ＥｔＯＴＣＡ、ＴＢＡ・ＰｒＯＴＣＡ、(ＴＢＡ)２ＨＣＰ、ヘキサシアノブタジエンテトラシアノエチレン、1,2,4,5-テトラシアノベンゼンが例示される。遷移金属錯体類としては、(ＴＰＰ)２Ｐｄ(ｄｔｏ)２、(ＴＰＰ)２Ｐｔ(ｄｔｏ)２、（ＴＰＰ）２Ｎｉ（ｄｔｏ）２、（ＴＰＰ）２Ｃｕ（ｄｔｏ）２、（ＴＢＡ）２Ｃｕ（ｏｘ）２が例示される。   As p-benzoquinones, 2,3,5,6-tetracyano- (p-cyanyl), 2,3-dibromo-5,6-dicyano-p-benzoquinone, 2,3-dichloro-5,6-dicyano -p-benzoquinone, 2,3-diiodo-5,6-dicyano-p-benzoquinone, 2,3-dicyano-p-benzoquinone, p-bromanyl, p-chloranil, p-iodenyl, p-floranyl, 2,5 -Dichloro-p-benzoquinone, 2,6-dichloro-p-benzoquinone, chloranilic acid, bromanylic acid, 2,5-dihydroxy-p-benzoquinone, 2,5-dichloro-3,6-dimethyl-p-benzoquinone, 2 , 5-Dibromo-3,6-dimethyl-p-benzoquinone, BTDAQ, p-benzoquinone, 2,5-dimethyl-p-benzoquinone, 2,6-dimethyl-p-benzoquinone, juro- (tetramethyl), o- Benzoquinones, o-bromanyl, o-chloranil, 1,4-naphthoquinones, 2,3-dicyano-5-nitro-1,4-naphthoquinone, 2,3-dicyano-1,4-naphthoquinone 2,3-dichloro-5-nitro-1,4-naphthoquinone, 2,3-dichloro-1,4-naphthoquinone, 1,4-naphthoquinone can be exemplified. Examples of diphenoquinones include 3,3 ', 5,5'-tetrabromo-diphenoquinone, 3,3', 5,5'-tetrachloro-diphenoquinone, and diphenoquinone. TCNQs and analogs include tetracyano-quinodimethane (TCNQ), Tetrafluoro-tetracyano-quinodimethane (F4-TCNQ), trifluoromethyl-TCNQ, 2,5-difluoro-TCNQ, monofluoro-TCNQ, TNAP, decyl -TCNQ, methyl-TCNQ, dihydrovalereno-TCNQ, tetrahydrovalereno-TCNQ, dimethyl-TCNQ, diethyl-TCNQ, benzo-TCNQ, dimethoxy-TCNQ, BTDA-TCNQ, diethoxy-TCNQ, tetramethyl-TCNQ, tetracyano Examples include anthraquinodimethane, polynitro compounds, tetranitrobiphenol, dinitrobiphenyl, picric acid, trinitrobenzene, 2,6-dinitrophenol, and 2,4-dinitrophenol. Fluorenes include 9-dicyanomethylene-2,4,5,7-tetranitro-fluorene, 9-dicyanomethylene-2,4,7-trinitro-fluorene, 2,4,5,7-tetranitro-fluorenone, 2 4,7-trinitro-fluorenone. Benzocyanos and analogs include (TBA) 2H CTM, (TBA) 2HCDAHD, K · CF, TBA · PCA, TBA · MeOTCA, TBA · EtOTCA, TBA · PrOTCA, (TBA) 2HCP, hexacyanobutadiene tetracyanoethylene, 1 2,4,5-tetracyanobenzene. Transition metal complexes include (TPP) 2Pd (dto) 2, (TPP) 2Pt (dto) 2, (TPP) 2Ni (dto) 2, (TPP) 2Cu (dto) 2, (TBA) 2Cu (ox) 2 is exemplified.

また，ドナー性材料の具体例として以下が挙げられる。   Specific examples of the donor material include the following.

Ｌｉ、Ｎａ、Ｃｓのようなアルカリ金属のほか、Ｃｓ2Ｏ3、Ｒｂ2ＣＯ3等の金属炭酸塩。芳香族炭化水素および類縁体としては、テトラセン、ペリレン、アントラセン、コロネン、ペンタセン、クリセン、フェナントレン、ナフタレン、p-ジメトキシベンゼン、ルブレン、ヘキサメトキシトリフェニレン等の有機材料が例示される。更に、ＴＴＦ類および類縁体としては、ＨＭＴＴＦ、ＯＭＴＴＦ、ＴＭＴＴＦ、ＢＥＤＯ-ＴＴＦ、ＴＴｅＣｎ-ＴＴＦ、ＴＭＴＳＦ、ＥＤＯ-ＴＴＦ、ＨＭＴＳＦ、ＴＴＦ、ＥＯＥＴ-ＴＴＦ、ＥＤＴ-ＴＴＦ、(ＥＤＯ)２ＤＢＴＴＦ、ＴＳＣｎ-ＴＴＦ、ＨＭＴＴｅＦ、ＢＥＤＴ-ＴＴＦ、ＣｎＴＥＴ-ＴＴＦ、ＴＴＣｎ-ＴＴＦ、ＴＳＦ、ＤＢＴＴＦが例示される。その他ＴＴＴ類としては、テトラチオテトラセン、テトラセレノテトラセン、テトラテルロテトラセンが例示される。アジン類としては、ジベンソ[c,d]-フェチノアジン、ベンゾ[c]-フェノチアジン、フェノチアジン、N-メチル-フェノチアジン、ジベンソ[c,d]-フェノセレナジン、N,N-ジメチルフェナジン、フェナジンが例示される。モノアミン類としては、N,N-ジエチル-m-トルイジン、N,N-ジエチルアニリン、N-エチル-o-トルイジン、ジフェニルアミン、スカトール、インドール、N,N-ジメチル-o-トルイジン、o-トルイジン、m-トルイジン、アニリン、o-クロロアニリン、o-ブロモアニリン、p-ニトロアニリンが例示される。ジアミン類としては、N,N,N’,N’-テトラメチル-p-フェニレンジアミン、2,3,5,6-テトラメチル-（ジュレンジアミン）、p-フェニルジアミン、N,N,N’,N’-テトラメチルベンジジン、3,3’,5,5’-テトラメチルベンジジン、3,3’-ジメチルベンジジン、3,3’-ジメトキシベンジジン、ベンジジン、3,3’-ジブロモ-5,5’-ジメチルベンジジン、3,3’-ジクロロ-5,5’-ジメチルベンジジン、1,6-ジアミノピレンが例示される。その他として、4,4’,4’’-tris(N-3-methylphenyl-N-phenylamino)-triphenylamine(ｍ−ＭＴＤＡＴＡ)、4,4’,4’’-tris(N-(2-Naphtyl)-N-phenylamino)-triphenylamine（２ＴＮＡＴＡ）、α-ＮＤＰ、銅フタロシアニン、1,4,6,8-テトラキスジメチルアミノピレン、1,6-ジチオピレン、デカメチルフェロセン、フェロセンが例示される In addition to alkali metals such as Li, Na and Cs, metal carbonates such as Cs 2 O 3 and Rb 2 CO 3 . Examples of aromatic hydrocarbons and analogs include organic materials such as tetracene, perylene, anthracene, coronene, pentacene, chrysene, phenanthrene, naphthalene, p-dimethoxybenzene, rubrene, and hexamethoxytriphenylene. Further, TTFs and analogs include HMTTF, OMTTF, TMTTF, BEDO-TTF, TTeCn-TTF, TMTSF, EDO-TTF, HMTSF, TTF, EOET-TTF, EDT-TTF, (EDO) 2DBTTF, TSCn-TT , HMTTeF, BEDT-TTF, CnTET-TTF, TTCn-TTF, TSF, DBTTF. Other examples of TTTs include tetrathiotetracene, tetraselenotetracene, and tetratellurotetracene. Examples of azines include dibenzo [c, d] -fetinoazine, benzo [c] -phenothiazine, phenothiazine, N-methyl-phenothiazine, dibenzo [c, d] -phenoselenazine, N, N-dimethylphenazine, and phenazine Is done. Monoamines include N, N-diethyl-m-toluidine, N, N-diethylaniline, N-ethyl-o-toluidine, diphenylamine, skatole, indole, N, N-dimethyl-o-toluidine, o-toluidine, Examples include m-toluidine, aniline, o-chloroaniline, o-bromoaniline, and p-nitroaniline. Diamines include N, N, N ', N'-tetramethyl-p-phenylenediamine, 2,3,5,6-tetramethyl- (dylenediamine), p-phenyldiamine, N, N, N ', N'-tetramethylbenzidine, 3,3', 5,5'-tetramethylbenzidine, 3,3'-dimethylbenzidine, 3,3'-dimethoxybenzidine, benzidine, 3,3'-dibromo-5, Examples include 5'-dimethylbenzidine, 3,3'-dichloro-5,5'-dimethylbenzidine, and 1,6-diaminopyrene. Others include 4,4 ', 4''-tris (N-3-methylphenyl-N-phenylamino) -triphenylamine (m-MTDATA), 4,4', 4 ''-tris (N- (2-Naphtyl) -N-phenylamino) -triphenylamine (2TNATA), α-NDP, copper phthalocyanine, 1,4,6,8-tetrakisdimethylaminopyrene, 1,6-dithiopyrene, decamethylferrocene, ferrocene

ソース電極５０Ｓおよびドレイン電極５０Ｄの構成材料は、ゲート電極２０と同様である。   The constituent materials of the source electrode 50S and the drain electrode 50D are the same as those of the gate electrode 20.

この有機ＴＦＴ１００では、有機半導体層４０のソース電極５０Ｓとドレイン電極５０Ｄとの間のチャネル領域４１の上端部４１Ａが、少なくとも２種の異なる材料組成を持つ非連続的な領域を含む。具体的には、チャネル領域４１の上端部４１Ａは、上記の非連続的な領域として、ソース電極５０Ｓ近傍およびドレイン電極５０Ｄ近傍の第１領域Ａと、第１領域Ａに挟まれた第２領域Ｂとを有し、第１領域Ａと第２領域Ｂとで材料組成が異なっている。これにより、この有機ＴＦＴ１００では、信頼性を高めることが可能となっている。   In the organic TFT 100, the upper end portion 41A of the channel region 41 between the source electrode 50S and the drain electrode 50D of the organic semiconductor layer 40 includes a discontinuous region having at least two different material compositions. Specifically, the upper end portion 41A of the channel region 41 includes the first region A in the vicinity of the source electrode 50S and the drain electrode 50D and the second region sandwiched between the first regions A as the discontinuous region. B, and the first region A and the second region B have different material compositions. Thereby, in this organic TFT 100, it is possible to improve reliability.

すなわち、第１領域Ａは、後述する製造工程において部分保護膜から露出していることにより、微量の電極材料成分が残存し、あるいはパターニング時の薬液のダメージによりドーピングされ、第２領域Ｂとは異なる材料組成を有している。なお、電極パターニングの薬液としては酸性のものが用いられることが多く、酸性の薬液は有機半導体に対してはドーパントとして働く。   That is, the first region A is exposed from the partial protective film in the manufacturing process described later, so that a trace amount of the electrode material component remains or is doped by chemical damage during patterning. Have different material composition. In addition, an acidic chemical solution is often used as an electrode patterning chemical solution, and the acidic chemical solution serves as a dopant for an organic semiconductor.

換言すれば、第１領域Ａは、微量の電極材料成分が残存し、あるいはパターニング時の薬液のダメージによりドーピングされ、第２領域Ｂよりも膜抵抗値が低くなっている。第２領域Ｂの膜抵抗は、ＴＦＴ動作時のオフ電流を十分に小さくすることが可能な程度、具体的には５×１０14Ω以上である。なお、第１領域Ａと第２領域Ｂとの組成が異なることと、第２領域Ｂの膜抵抗が５×１０14Ω以上であることとは、同じ状態を化学的に表現しているか、あるいは電気的に表現しているかの違いである。 In other words, the first region A has a small amount of electrode material component remaining or is doped due to chemical damage during patterning, and has a lower film resistance than the second region B. The film resistance in the second region B is 5 × 10 14 Ω or more to such an extent that the off current during TFT operation can be sufficiently reduced. Whether the composition of the first region A and the second region B is different from the fact that the film resistance of the second region B is 5 × 10 14 Ω or more is a chemical expression of the same state, Or it is the difference in expressing it electrically.

ここで、チャネル領域４１の上端部４１Ａとは、チャネル領域４１のソース電極５０Ｓおよびドレイン電極５０Ｄ側の領域（バックチャネル）をいい、その深さは例えばチャネル領域４１の上面から１．５〜１０ｎｍ程度である。   Here, the upper end portion 41A of the channel region 41 refers to a region (back channel) on the source electrode 50S and drain electrode 50D side of the channel region 41, and its depth is, for example, 1.5 to 10 nm from the upper surface of the channel region 41. Degree.

この有機ＴＦＴ１００は、例えば次のようにして製造することができる。   The organic TFT 100 can be manufactured, for example, as follows.

図３ないし図７は、図１に示した有機ＴＦＴ１００の製造方法を工程順に表したものである。まず、上述した材料よりなる基板１１を用意し、この基板１１に、上述した材料よりなるゲート電極材料膜（図示せず）を形成する。ゲート電極材料膜の成膜方法は、抵抗加熱蒸着、スパッタリング等の真空蒸着法の他、インク・ペーストを用いて塗布法によっても作製できる。塗布法としては、スピンコート法、エアドクタコーター法、ブレードコーター法、ロッドコーター法、ナイフコーター法、スクイズコーター法、リバースロールコーター法、トランスファーロールコーター法、グラビアコーター法、キスコーター法、キャストコーター法、スプレーコーター法、スリットオリフィスコーター法、カレンダーコーター法、浸漬法等が挙げられる。また、電界めっき，無電界めっき等のめっき法により成膜してもよい．   3 to 7 show a method of manufacturing the organic TFT 100 shown in FIG. 1 in the order of steps. First, a substrate 11 made of the above-described material is prepared, and a gate electrode material film (not shown) made of the above-described material is formed on the substrate 11. The gate electrode material film can be formed by a coating method using an ink paste in addition to a vacuum deposition method such as resistance heating deposition or sputtering. As coating methods, spin coating method, air doctor coater method, blade coater method, rod coater method, knife coater method, squeeze coater method, reverse roll coater method, transfer roll coater method, gravure coater method, kiss coater method, cast coater method , Spray coater method, slit orifice coater method, calendar coater method, dipping method and the like. Alternatively, the film may be formed by a plating method such as electroplating or electroless plating.

次いで、このゲート電極材料膜の上にレジストパターンなどのマスク（図示せず）を形成する。続いて、マスクを用いてゲート電極材料膜をエッチングしたのち、アッシング法またはエッチング法などを用いてマスクを除去する。これにより、図３に示したように、基板１１上にゲート電極２０を形成する。   Next, a mask (not shown) such as a resist pattern is formed on the gate electrode material film. Subsequently, after the gate electrode material film is etched using the mask, the mask is removed using an ashing method or an etching method. As a result, the gate electrode 20 is formed on the substrate 11 as shown in FIG.

続いて、同じく図３に示したように、ゲート電極２０を覆うようにゲート絶縁膜３０を形成する。このゲート絶縁膜３０の形成手順は、例えば、形成材料により異なる。無機絶縁膜は、スパッタ法，抵抗加熱蒸着法，物理的気相成長法（ＰＶＤ），化学的気相成長法（ＣＶＤ）等の真空プロセスで成膜する。また、無機絶縁膜は原料を溶解させた溶液のゾル・ゲル法によって形成することもできる。有機絶縁膜は、スピンコート法、エアドクタコーター法、ブレードコーター法、ロッドコーター法、ナイフコーター法、スクイズコーター法、リバースロールコーター法、トランスファーロールコーター法、グラビアコーター法、キスコーター法、キャストコーター法、スプレーコーター法、スリットオリフィスコーター法、カレンダーコーター法、浸漬法等の塗布法の他，化学的気相成長法や蒸着重合法等の真空プロセスを用いてもよい。   Subsequently, as shown in FIG. 3, a gate insulating film 30 is formed so as to cover the gate electrode 20. The formation procedure of the gate insulating film 30 differs depending on, for example, the forming material. The inorganic insulating film is formed by a vacuum process such as sputtering, resistance heating vapor deposition, physical vapor deposition (PVD), or chemical vapor deposition (CVD). The inorganic insulating film can also be formed by a sol-gel method of a solution in which a raw material is dissolved. Organic insulation film is spin coat method, air doctor coater method, blade coater method, rod coater method, knife coater method, squeeze coater method, reverse roll coater method, transfer roll coater method, gravure coater method, kiss coater method, cast coater method In addition to coating methods such as spray coater method, slit orifice coater method, calendar coater method, and dipping method, vacuum processes such as chemical vapor deposition method and vapor deposition polymerization method may be used.

そののち、図４に示したように、ゲート絶縁膜３０上に、上述した有機半導体材料よりなる有機半導体層４０を形成する。有機半導体層４０の成膜方法は、抵抗加熱蒸着、スパッタリング等の真空蒸着法のほか、スピンコート法、エアドクタコーター法、ブレードコーター法、ロッドコーター法、ナイフコーター法、スクイズコーター法、リバースロールコーター法、トランスファーロールコーター法、グラビアコーター法、キスコーター法、キャストコーター法、スプレーコーター法、スリットオリフィスコーター法、カレンダーコーター法、浸漬法等の塗布法によっても成膜できる。   After that, as shown in FIG. 4, the organic semiconductor layer 40 made of the organic semiconductor material described above is formed on the gate insulating film 30. The method for forming the organic semiconductor layer 40 includes vacuum coating methods such as resistance heating deposition and sputtering, spin coating method, air doctor coater method, blade coater method, rod coater method, knife coater method, squeeze coater method, reverse roll. The film can also be formed by a coating method such as a coater method, a transfer roll coater method, a gravure coater method, a kiss coater method, a cast coater method, a spray coater method, a slit orifice coater method, a calender coater method, or a dipping method.

有機半導体層４０を形成したのち、図５に示したように、有機半導体層４０のチャネル領域４１の一部に部分保護膜４２を形成する。部分保護膜４２は、チャネル領域４１を薬液などのダメージから保護し、リークパスの形成を抑えるものであり、例えば、フッ素樹脂・アクリル樹脂などの有機保護膜、ＳｉＯx，ＳｉＮxなどの無機保護膜により構成する。ここで、部分保護膜４２は、本開示における「保護膜」の一具体例に対応する。   After the organic semiconductor layer 40 is formed, a partial protective film 42 is formed on a part of the channel region 41 of the organic semiconductor layer 40 as shown in FIG. The partial protective film 42 protects the channel region 41 from damage such as a chemical solution and suppresses the formation of a leak path. For example, the partial protective film 42 is composed of an organic protective film such as a fluororesin / acrylic resin or an inorganic protective film such as SiOx or SiNx. To do. Here, the partial protective film 42 corresponds to a specific example of “protective film” in the present disclosure.

部分保護膜４２とチャネル領域４１の端４１Ｓ，４１Ｄとの間には、有意な間隔Ｄを設ける。この間隔Ｄは、後述するソース電極５０Ｓおよびドレイン電極５０Ｄのパターニング工程で部分保護膜４２とソース電極５０Ｓの端部またはドレイン電極５０Ｄの端部とがオーバーラップしないようにするためのアライメントマージンとして設けるものである。間隔Ｄは、例えば、１μｍないし０．５μｍとすることが望ましい。   A significant distance D is provided between the partial protective film 42 and the ends 41S and 41D of the channel region 41. This interval D is provided as an alignment margin for preventing the partial protective film 42 and the end portion of the source electrode 50S or the end portion of the drain electrode 50D from overlapping each other in the patterning step of the source electrode 50S and the drain electrode 50D described later. Is. The distance D is preferably 1 μm to 0.5 μm, for example.

部分保護膜４２を形成したのち、図６に示したように、有機半導体層４０および部分保護膜４２の表面に、上述した電極材料よりなるソース・ドレイン電極材料膜５２を形成する。ソース・ドレイン電極材料膜５２の成膜方法は、上述したゲート電極材料膜と同様である。   After forming the partial protective film 42, as shown in FIG. 6, the source / drain electrode material film 52 made of the electrode material described above is formed on the surfaces of the organic semiconductor layer 40 and the partial protective film 42. The method of forming the source / drain electrode material film 52 is the same as that of the gate electrode material film described above.

続いて、このソース・ドレイン電極材料膜５２をフォトリソグラフィによりパターニングし、ソース・ドレイン電極材料膜５２のうちチャネル領域４１上に形成された部分を除去する。これにより、図７に示したように、ソース電極５０Ｓおよびドレイン電極５０Ｄを形成する。   Subsequently, the source / drain electrode material film 52 is patterned by photolithography, and a portion of the source / drain electrode material film 52 formed on the channel region 41 is removed. Thereby, as shown in FIG. 7, the source electrode 50S and the drain electrode 50D are formed.

その際、チャネル領域４１の上端部４１Ａにおいて、ソース電極５０Ｓ近傍およびドレイン電極５０Ｄ近傍の第１領域Ａは、部分保護膜４２から露出していることにより、微量の電極材料成分が残存し、あるいはパターニング時の薬液のダメージによりドーピングされる。よって、第１領域Ａは、部分保護膜４２で覆われた第２領域Ｂとは異なる組成となる。あるいは、第１領域Ａの膜抵抗が第２領域Ｂの膜抵抗よりも低くなり、第２領域Ｂの膜抵抗が５×１０14Ω以上となる。 At this time, in the upper end portion 41A of the channel region 41, the first region A in the vicinity of the source electrode 50S and the drain electrode 50D is exposed from the partial protective film 42, so that a trace amount of the electrode material component remains, or Doping occurs due to chemical damage during patterning. Therefore, the first region A has a composition different from that of the second region B covered with the partial protective film 42. Alternatively, the film resistance of the first region A is lower than the film resistance of the second region B, and the film resistance of the second region B is 5 × 10 14 Ω or more.

最後に、必要に応じて部分保護膜４２を除去する。以上により、図１に示した有機ＴＦＴ１００が完成する。   Finally, the partial protective film 42 is removed as necessary. Thus, the organic TFT 100 shown in FIG. 1 is completed.

ちなみに、例えば図８に示した比較例では、チャネル領域１４１を薬液等から保護するために、ソース電極１５０Ｓおよびドレイン電極１５０Ｄと保護層１４２とが重なり合うオーバーラップ部ＯＬを設けるようにしていた。この場合には、ドレインの電界によりオーバーラップ部ＯＬの直下の領域１４１Ｃに意図せず電荷が誘起され、Ｖｏｎ（オン電圧）シフトなど特性に影響を及ぼす可能性があった。更に、製造工程でのアライメントばらつきによりオーバーラップ部ＯＬの寸法（オーバーラップ量）が変動し、それによって特性ばらつきが生じるおそれがあった。なお、図８では、図１に対応する構成要素には１００番台の同一の符号を付している。   Incidentally, for example, in the comparative example shown in FIG. 8, in order to protect the channel region 141 from a chemical solution or the like, an overlap portion OL where the source electrode 150S and the drain electrode 150D overlap with the protective layer 142 is provided. In this case, the electric field of the drain unintentionally induces a charge in the region 141C immediately below the overlap portion OL, which may affect characteristics such as a Von (on voltage) shift. Furthermore, the dimension (overlap amount) of the overlap portion OL fluctuates due to alignment variations in the manufacturing process, which may cause characteristic variations. In FIG. 8, the components corresponding to those in FIG.

一方、本実施の形態では、チャネル領域４１の一部に部分保護膜４２を形成することにより、チャネル領域４１を薬液等から保護し、チャネル領域４１の上端部４１Ａのプロセスダメージを低減し、リークパスの形成を抑えて信頼性を高めることが可能となる。更に、部分保護膜４２とチャネル領域４１の端４１Ｓ，４１Ｄとの間に有意な間隔Ｄを設けることにより、部分保護膜４２とソース電極５０Ｓおよびドレイン電極５０Ｄとのオーバーラップ部ＯＬを廃し、オーバーラップ部ＯＬの寸法の変動による特性ばらつきを抑制することが可能となる。   On the other hand, in the present embodiment, by forming the partial protective film 42 on a part of the channel region 41, the channel region 41 is protected from a chemical solution or the like, the process damage of the upper end portion 41A of the channel region 41 is reduced, and the leak path Therefore, it is possible to improve the reliability by suppressing the formation of. Furthermore, by providing a significant distance D between the partial protective film 42 and the ends 41S and 41D of the channel region 41, the overlap portion OL between the partial protective film 42, the source electrode 50S and the drain electrode 50D is eliminated. It is possible to suppress variation in characteristics due to a change in the size of the wrap portion OL.

この有機ＴＦＴ１００では、チャネル領域４１の上端部４１Ａに、ソース電極５０Ｓ近傍およびドレイン電極５０Ｄ近傍の第１領域Ａと、第１領域Ａに挟まれた第２領域Ｂとが設けられており、第１領域Ａと第２領域Ｂとで組成が異なっている。あるいは、第１領域Ａの膜抵抗が第２領域Ｂの膜抵抗よりも低く、第２領域Ｂの膜抵抗が５×１０14Ω以上である。よって、チャネル領域４１の上端部４１Ａに意図せず電荷が誘起された場合にも、それに起因するリークが抑えられる。 In the organic TFT 100, a first region A in the vicinity of the source electrode 50S and the drain electrode 50D and a second region B sandwiched between the first regions A are provided at the upper end portion 41A of the channel region 41. The composition of the first region A and the second region B is different. Alternatively, the film resistance of the first region A is lower than the film resistance of the second region B, and the film resistance of the second region B is 5 × 10 14 Ω or more. Therefore, even when an electric charge is unintentionally induced in the upper end portion 41A of the channel region 41, leakage due to the charge is suppressed.

このように本実施の形態では、チャネル領域４１の上端部４１Ａに、少なくとも２種の非連続的な領域を設け、これらの非連続的な領域の材料組成を異ならせる、あるいは、この非連続的な領域の少なくとも一つの膜抵抗を５×１０14Ω以上とするようにしたので、チャネル領域４１の上端部４１Ａに意図せず電荷が誘起された場合にも、それに起因するリークを抑え、信頼性を高めることが可能となる。 As described above, in the present embodiment, at least two types of discontinuous regions are provided in the upper end portion 41A of the channel region 41, and the material composition of these discontinuous regions is different, or the discontinuous regions are provided. Since at least one film resistance in a region is set to 5 × 10 14 Ω or more, even when an electric charge is unintentionally induced in the upper end portion 41A of the channel region 41, leakage due to the charge is suppressed and reliability is improved. It becomes possible to improve the nature.

（第２の実施の形態）
図９および図１０は、本開示の第２の実施の形態に係る有機ＴＦＴ１００の断面構成および平面構成をそれぞれ表したものである。本実施の形態は、チャネル領域４１の膜厚を非連続に変化させ、チャネル領域４１の上端部４１Ａに非連続な凹凸を設けるようにしたものである。このことを除いては、本実施の形態の有機ＴＦＴ１００は、上記第１の実施の形態の有機ＴＦＴ１００と同一の構成、作用および効果を有している。よって、対応する構成要素には同一の符号を付して説明する。 (Second Embodiment)
9 and 10 respectively show a cross-sectional configuration and a planar configuration of the organic TFT 100 according to the second embodiment of the present disclosure. In the present embodiment, the film thickness of the channel region 41 is discontinuously changed, and discontinuous irregularities are provided on the upper end portion 41A of the channel region 41. Except for this, the organic TFT 100 of the present embodiment has the same configuration, operation and effect as the organic TFT 100 of the first embodiment. Accordingly, the corresponding components will be described with the same reference numerals.

基板１１，ゲート電極２０，ゲート絶縁膜３０，ソース電極５０Ｓおよびドレイン電極５０Ｄは、第１の実施の形態と同様に構成されている。   The substrate 11, the gate electrode 20, the gate insulating film 30, the source electrode 50S, and the drain electrode 50D are configured in the same manner as in the first embodiment.

この有機ＴＦＴ１００では、有機半導体層４０のソース電極５０Ｓとドレイン電極５０Ｄとの間のチャネル領域４１の膜厚が非連続に変化している。具体的には、チャネル領域４１の上端部４１Ａは、上記の非連続的な膜厚の変化として、ソース電極５０Ｓ近傍およびドレイン電極５０Ｄ近傍の第１領域Ａに凹部、第１領域Ａに挟まれた第２領域Ｂに凸部を有し、第１領域Ａと第２領域Ｂとの間に段差が生じている。これにより、この有機ＴＦＴ１００では、信頼性を高めることが可能となっている。   In the organic TFT 100, the film thickness of the channel region 41 between the source electrode 50S and the drain electrode 50D of the organic semiconductor layer 40 changes discontinuously. Specifically, the upper end portion 41A of the channel region 41 is sandwiched between the first region A and the first region A in the vicinity of the source electrode 50S and the drain electrode 50D as the discontinuous film thickness change. The second region B has a convex portion, and a step is generated between the first region A and the second region B. Thereby, in this organic TFT 100, it is possible to improve reliability.

すなわち、第１領域Ａは、後述する製造工程においてソース・ドレイン電極材料膜５２の剥離工程を経て膜厚が減少し、周囲の領域よりも窪んだ凹部となったものである。一方、第２領域Ｂは有機半導体層４０の成膜時の厚みを保持しており、第１領域Ａよりも相対的に高い凸部となっている。   That is, the first region A is a concave portion that is depressed more than the surrounding region after the film thickness is reduced after the source / drain electrode material film 52 peeling step in the manufacturing process described later. On the other hand, the second region B retains the thickness of the organic semiconductor layer 40 at the time of film formation, and is a relatively higher convex portion than the first region A.

この有機ＴＦＴ１００は、例えば次のようにして製造することができる。   The organic TFT 100 can be manufactured, for example, as follows.

図１１は、図９に示した有機ＴＦＴ１００の製造方法における一工程を表したものである。なお、第１の実施の形態と重複する工程については、図３ないし図６を参照して説明する。   FIG. 11 shows one process in the manufacturing method of the organic TFT 100 shown in FIG. In addition, the process which overlaps with 1st Embodiment is demonstrated with reference to FIG. 3 thru | or FIG.

まず、第１の実施の形態と同様にして、図３に示した工程により、上述した材料よりなる基板１１に、ゲート電極２０およびゲート絶縁膜３０を順に形成する。次いで、第１の実施の形態と同様にして、図４に示した工程により、ゲート絶縁膜３０上に、上述した有機半導体材料よりなる有機半導体層４０を形成する。   First, in the same manner as in the first embodiment, the gate electrode 20 and the gate insulating film 30 are sequentially formed on the substrate 11 made of the above-described material by the process shown in FIG. Next, similarly to the first embodiment, the organic semiconductor layer 40 made of the above-described organic semiconductor material is formed on the gate insulating film 30 by the process shown in FIG.

そののち、第１の実施の形態と同様にして、図５に示した工程により、有機半導体層４０のチャネル領域４１の一部に部分保護膜４２を形成する。このとき、部分保護膜４２とチャネル領域４１の端４１Ｓ，４１Ｄとの間に有意な間隔Ｄを設ける。   Thereafter, as in the first embodiment, a partial protective film 42 is formed on a part of the channel region 41 of the organic semiconductor layer 40 by the process shown in FIG. At this time, a significant distance D is provided between the partial protective film 42 and the ends 41S and 41D of the channel region 41.

部分保護膜４２を形成したのち、第１の実施の形態と同様にして、図６に示した工程により、有機半導体層４０および部分保護膜４２の上に、ソース・ドレイン電極材料膜５２を形成する。   After forming the partial protective film 42, the source / drain electrode material film 52 is formed on the organic semiconductor layer 40 and the partial protective film 42 by the process shown in FIG. 6 in the same manner as in the first embodiment. To do.

続いて、このソース・ドレイン電極材料膜５２をフォトリソグラフィによりパターニングし、ソース・ドレイン電極材料膜５２のうちチャネル領域４１上に形成された部分を除去する。これにより、図１１に示したように、ソース電極５０Ｓおよびドレイン電極５０Ｄを形成する。   Subsequently, the source / drain electrode material film 52 is patterned by photolithography, and a portion of the source / drain electrode material film 52 formed on the channel region 41 is removed. Thereby, as shown in FIG. 11, the source electrode 50S and the drain electrode 50D are formed.

その際、チャネル領域４１の上端部４１Ａにおいて、ソース電極５０Ｓ近傍およびドレイン電極５０Ｄ近傍の第１領域Ａは、部分保護膜４２から露出していることにより、ソース・ドレイン電極材料膜５２の剥離工程を経て膜厚が減少し、周囲の領域よりも窪んだ凹部となる。一方、第２領域Ｂは有機半導体層４０の成膜時の厚みを保持し、第１領域Ａよりも相対的に高い凸部となる。よって、チャネル領域４１の膜厚が第１領域Ａと第２領域Ｂとで非連続に変化する。   At this time, in the upper end portion 41A of the channel region 41, the first region A in the vicinity of the source electrode 50S and the drain electrode 50D is exposed from the partial protective film 42, so that the source / drain electrode material film 52 is peeled off. Through this process, the film thickness is reduced, resulting in a recess that is recessed from the surrounding area. On the other hand, the second region B has a thickness higher than that of the first region A while maintaining the thickness when the organic semiconductor layer 40 is formed. Therefore, the film thickness of the channel region 41 changes discontinuously between the first region A and the second region B.

最後に、必要に応じて部分保護膜４２を除去する。以上により、図９に示した有機ＴＦＴ１００が完成する。   Finally, the partial protective film 42 is removed as necessary. Thus, the organic TFT 100 shown in FIG. 9 is completed.

この有機ＴＦＴ１００では、チャネル領域４１の膜厚が非連続に変化している。具体的には、チャネル領域４１の上端部４１Ａは、上記の非連続的な膜厚の変化として、ソース電極５０Ｓ近傍およびドレイン電極５０Ｄ近傍の第１領域Ａに凹部、第１領域Ａに挟まれた第２領域Ｂに凸部を有し、第１領域Ａと第２領域Ｂとの間に段差が生じている。よって、チャネル領域４１の上端部４１Ａに意図せず電荷が誘起された場合にも、それに起因するリークが抑えられる。   In the organic TFT 100, the film thickness of the channel region 41 changes discontinuously. Specifically, the upper end portion 41A of the channel region 41 is sandwiched between the first region A and the first region A in the vicinity of the source electrode 50S and the drain electrode 50D as the discontinuous film thickness change. The second region B has a convex portion, and a step is generated between the first region A and the second region B. Therefore, even when an electric charge is unintentionally induced in the upper end portion 41A of the channel region 41, leakage due to the charge is suppressed.

このように本実施の形態では、チャネル領域４１の膜厚を非連続に変化させ、チャネル領域４１の上端部４１Ａに非連続な凹凸を設けるようにしたので、チャネル領域の上端部４１Ａに意図せず電荷が誘起された場合にも、それに起因するリークを抑え、信頼性を高めることが可能となる。   As described above, in the present embodiment, the film thickness of the channel region 41 is changed discontinuously, and the upper end portion 41A of the channel region 41 is provided with discontinuous irregularities. Therefore, the upper end portion 41A of the channel region is not intended. Even when charge is induced, it is possible to suppress the leakage caused by the charge and improve the reliability.

なお、第１の実施の形態と第２の実施の形態とを組み合わせることも可能である。例えば図１２に示したように、チャネル領域４１の膜厚を非連続に変化させ、第１領域Ａに凹部、第２領域Ｂに凸部を設けると共に、第１領域Ａと第２領域Ｂとで組成を異ならせる、あるいは、第１領域Ａの膜抵抗を第２領域Ｂの膜抵抗よりも低くし、第２領域Ｂの膜抵抗を５×１０14Ω以上とすることも可能である。 It is possible to combine the first embodiment and the second embodiment. For example, as shown in FIG. 12, the thickness of the channel region 41 is changed discontinuously, the first region A is provided with a concave portion, the second region B is provided with a convex portion, and the first region A and the second region B The film resistance of the first region A can be made lower than the film resistance of the second region B, and the film resistance of the second region B can be 5 × 10 14 Ω or more.

更に、本開示の具体的な実施例について説明する。   Further, specific examples of the present disclosure will be described.

（実施例１）
図１３に示したような有機ＴＦＴ１００を作製した。その際、ゲート電極２０は、アルミニウム層とチタン層との積層構成とし、ゲート絶縁膜３０はＰＶＰを主剤とする有機絶縁膜とし、有機半導体層４０はＰＸＸ誘導体により構成し、部分保護膜４２は有機保護膜（フッ素樹脂）とし、ソース電極５０Ｓおよびドレイン電極５０Ｄは金（Ａｕ）により構成した。部分保護膜４２は除去せず残存させた。 Example 1
An organic TFT 100 as shown in FIG. 13 was produced. At that time, the gate electrode 20 has a laminated structure of an aluminum layer and a titanium layer, the gate insulating film 30 is an organic insulating film mainly composed of PVP, the organic semiconductor layer 40 is formed of a PXX derivative, and the partial protective film 42 is An organic protective film (fluororesin) was used, and the source electrode 50S and the drain electrode 50D were made of gold (Au). The partial protective film 42 was left without being removed.

まず、基板１１上に、スパッタリングにより、厚み５０ｎｍのアルミニウム層と厚み１０ｎｍのチタン層との積層構造を形成し、フォトリソグラフィによりパターニングした。これにより、図１４に示したように、ゲート電極２０を形成した。   First, a stacked structure of an aluminum layer having a thickness of 50 nm and a titanium layer having a thickness of 10 nm was formed on the substrate 11 by sputtering, and was patterned by photolithography. Thus, the gate electrode 20 was formed as shown in FIG.

次いで、同じく図１４に示したように、スピンコート法により、ＰＶＰを主剤とする有機絶縁膜よりなるゲート絶縁膜３０を塗布成膜した。   Next, as shown in FIG. 14, a gate insulating film 30 made of an organic insulating film containing PVP as a main component was formed by spin coating.

そののち、図１５に示したように、ゲート絶縁膜３０上に、スリットコート法により、ＰＸＸ誘導体よりなる有機半導体層４０を２０ｎｍの厚みで塗布形成した。   After that, as shown in FIG. 15, an organic semiconductor layer 40 made of a PXX derivative was applied and formed on the gate insulating film 30 by a slit coating method with a thickness of 20 nm.

有機半導体層４０を形成したのち、図１６に示したように、有機半導体層４０のチャネル領域４１の一部に、反転オフセット印刷法により、有機保護膜（フッ素樹脂）よりなる部分保護膜４２を形成した。このとき、部分保護膜４２とチャネル領域４１の端４１Ｓ，４１Ｄとの間に有意な間隔Ｄを設けた。   After forming the organic semiconductor layer 40, as shown in FIG. 16, a partial protective film 42 made of an organic protective film (fluororesin) is formed on a part of the channel region 41 of the organic semiconductor layer 40 by a reverse offset printing method. Formed. At this time, a significant distance D was provided between the partial protective film 42 and the ends 41S and 41D of the channel region 41.

部分保護膜４２を形成したのち、図１７に示したように、有機半導体層４０および部分保護膜４２の表面に、金（Ａｕ）よりなるソース・ドレイン電極材料膜５２を１００ｎｍの厚みで形成した。   After forming the partial protective film 42, as shown in FIG. 17, a source / drain electrode material film 52 made of gold (Au) was formed to a thickness of 100 nm on the surface of the organic semiconductor layer 40 and the partial protective film 42. .

続いて、このソース・ドレイン電極材料膜５２をフォトリソグラフィによりパターニングし、ソース・ドレイン電極材料膜５２のうちチャネル領域４１上に形成された部分を除去した。これにより、図１８に示したように、ソース電極５０Ｓおよびドレイン電極５０Ｄを形成した。   Subsequently, the source / drain electrode material film 52 was patterned by photolithography, and a portion of the source / drain electrode material film 52 formed on the channel region 41 was removed. Thereby, as shown in FIG. 18, the source electrode 50S and the drain electrode 50D were formed.

その際、チャネル領域４１の上端部４１Ａにおいて、ソース電極５０Ｓ近傍およびドレイン電極５０Ｄ近傍の第１領域Ａは、部分保護膜４２から露出していることにより、微量の電極材料成分が残存し、あるいはパターニング時の薬液のダメージによりドーピングされた。よって、第１領域Ａは、部分保護膜４２で覆われた第２領域Ｂとは異なる組成となった。また、第１領域Ａの膜抵抗は第２領域Ｂの膜抵抗よりも低くなった。更に、図示しないが、第１領域Ａの膜厚はソース・ドレイン電極材料膜５２の剥離工程を経て減少し、チャネル領域４１の膜厚が非連続に変化していた。   At this time, in the upper end portion 41A of the channel region 41, the first region A in the vicinity of the source electrode 50S and the drain electrode 50D is exposed from the partial protective film 42, so that a trace amount of the electrode material component remains, or Doping was performed due to chemical damage during patterning. Therefore, the first region A has a composition different from that of the second region B covered with the partial protective film 42. Further, the film resistance in the first region A was lower than the film resistance in the second region B. Further, although not shown, the film thickness of the first region A decreased through the step of peeling the source / drain electrode material film 52, and the film thickness of the channel region 41 changed discontinuously.

（実施例２）
図１９に示したような有機ＴＦＴ１００を作製した。その際、ゲート電極２０は、アルミニウム層とチタン層との積層構成とし、ゲート絶縁膜３０はＰＶＰを主剤とする有機絶縁膜とし、有機半導体層４０はペリキサンテノキサンテン誘導体により構成し、ソース電極５０Ｓおよびドレイン電極５０Ｄは銅（Ｃｕ）により構成した。 (Example 2)
An organic TFT 100 as shown in FIG. 19 was produced. At that time, the gate electrode 20 has a laminated structure of an aluminum layer and a titanium layer, the gate insulating film 30 is an organic insulating film containing PVP as a main component, the organic semiconductor layer 40 is formed of a perixanthenoxanthene derivative, and a source electrode 50S and drain electrode 50D were made of copper (Cu).

まず、基板１１上に、スパッタリングにより、厚み５０ｎｍのアルミニウム層と厚み１０ｎｍのチタン層との積層構造を形成し、フォトリソグラフィによりパターニングした。これにより、図２０に示したように、ゲート電極２０を形成した。   First, a stacked structure of an aluminum layer having a thickness of 50 nm and a titanium layer having a thickness of 10 nm was formed on the substrate 11 by sputtering, and was patterned by photolithography. As a result, the gate electrode 20 was formed as shown in FIG.

次いで、同じく図２０に示したように、スピンコート法により、ＰＶＰを主剤とする有機絶縁膜よりなるゲート絶縁膜３０を塗布成膜した。   Next, similarly as shown in FIG. 20, a gate insulating film 30 made of an organic insulating film containing PVP as a main component was formed by spin coating.

そののち、図２１に示したように、ゲート絶縁膜３０上に、真空蒸着法により、ペリキサンテノキサンテン誘導体よりなる有機半導体層４０を３０ｎｍの厚みで塗布形成した。   After that, as shown in FIG. 21, an organic semiconductor layer 40 made of a perixanthenoxanthene derivative was applied and formed on the gate insulating film 30 by a vacuum vapor deposition method with a thickness of 30 nm.

有機半導体層４０を形成したのち、図２２に示したように、有機半導体層４０の上に、真空蒸着法により、無機保護膜（ＳｉＯ）よりなる部分保護膜材料膜４２Ａを１０ｎｍの厚みで形成した。   After forming the organic semiconductor layer 40, as shown in FIG. 22, a partial protective film material film 42A made of an inorganic protective film (SiO) is formed on the organic semiconductor layer 40 by a vacuum deposition method with a thickness of 10 nm. did.

続いて、図２３に示したように、この部分保護膜材料膜４２Ａをフォトリソグラフィを用いてパターニングすることにより、有機半導体層４０のチャネル領域４１の一部に、無機保護膜（ＳｉＯ）よりなる部分保護膜４２を形成した。このとき、部分保護膜４２とチャネル領域４１の端４１Ｓ，４１Ｄとの間に有意な間隔Ｄを設けた。   Subsequently, as shown in FIG. 23, the partial protective film material film 42 </ b> A is patterned using photolithography, so that a part of the channel region 41 of the organic semiconductor layer 40 is made of an inorganic protective film (SiO). A partial protective film 42 was formed. At this time, a significant distance D was provided between the partial protective film 42 and the ends 41S and 41D of the channel region 41.

部分保護膜４２を形成したのち、図２４に示したように、酸化タングステン膜（図示せず）を２ｎｍの厚みで成膜することにより、有機半導体層４０のうち部分保護膜４２から露出している領域４３にドーピングＤＰを行った。これにより、チャネル領域４１の上端部４１Ａの第１領域Ａと、有機半導体層４０のソース電極５０Ｓおよびドレイン電極５０Ｄ直下の第３領域Ｃとに、酸化タングステンがドーピングされた。   After forming the partial protective film 42, as shown in FIG. 24, a tungsten oxide film (not shown) is formed with a thickness of 2 nm so that the organic semiconductor layer 40 is exposed from the partial protective film 42. Doping DP was performed on the region 43. Thus, tungsten oxide was doped in the first region A of the upper end portion 41A of the channel region 41 and the third region C immediately below the source electrode 50S and the drain electrode 50D of the organic semiconductor layer 40.

ドーピングＤＰを行ったのち、図２５に示したように、有機半導体層４０および部分保護膜４２の表面に、銅（Ｃｕ）よりなるソース・ドレイン電極材料膜５２を１５０ｎｍの厚みで形成した。   After performing the doping DP, as shown in FIG. 25, a source / drain electrode material film 52 made of copper (Cu) was formed on the surface of the organic semiconductor layer 40 and the partial protective film 42 to a thickness of 150 nm.

続いて、このソース・ドレイン電極材料膜５２をフォトリソグラフィによりパターニングし、ソース・ドレイン電極材料膜５２のうちチャネル領域４１上に形成された部分を除去した。これにより、図２６に示したように、ソース電極５０Ｓおよびドレイン電極５０Ｄを形成した。   Subsequently, the source / drain electrode material film 52 was patterned by photolithography, and a portion of the source / drain electrode material film 52 formed on the channel region 41 was removed. Thereby, as shown in FIG. 26, the source electrode 50S and the drain electrode 50D were formed.

ソース電極５０Ｓおよびドレイン電極５０Ｄを形成したのち、図２７に示したように、部分保護膜４２を除去した。無機保護膜（ＳｉＯ）は極性が強く、ドレインの電界によりチャネル領域４１の上端部４１Ａに意図せず電荷が誘起されてしまうおそれがある。そのため、無機保護膜（ＳｉＯ）よりなる部分保護膜４２は削除することが望ましい。   After forming the source electrode 50S and the drain electrode 50D, the partial protective film 42 was removed as shown in FIG. The inorganic protective film (SiO) has a strong polarity, and there is a possibility that electric charges are unintentionally induced in the upper end portion 41A of the channel region 41 by the electric field of the drain. Therefore, it is desirable to delete the partial protective film 42 made of an inorganic protective film (SiO).

ここで、チャネル領域４１の上端部４１Ａにおいて、ソース電極５０Ｓ近傍およびドレイン電極５０Ｄ近傍の第１領域Ａは、図２４に示したドーピング工程において酸化タングステンがドーピングされた。よって、第１領域Ａは、ドーピングされていない第２領域Ｂとは異なる組成となった。また、第１領域Ａの膜抵抗は第２領域Ｂの膜抵抗よりも低くなった。更に、図示しないが、第１領域Ａの膜厚はソース・ドレイン電極材料膜５２の剥離工程を経て減少し、チャネル領域４１の膜厚が非連続に変化していた。   Here, in the upper end portion 41A of the channel region 41, the first region A in the vicinity of the source electrode 50S and the drain electrode 50D was doped with tungsten oxide in the doping step shown in FIG. Therefore, the first region A had a composition different from that of the undoped second region B. Further, the film resistance in the first region A was lower than the film resistance in the second region B. Further, although not shown, the film thickness of the first region A decreased through the step of peeling the source / drain electrode material film 52, and the film thickness of the channel region 41 changed discontinuously.

（変形例）
以下、上記実施の形態の変形例について説明する。 (Modification)
Hereinafter, modifications of the above embodiment will be described.

（変形例１）
上記第１の実施の形態では、図１に示したように、部分保護膜４２を削除した場合について説明した。しかしながら、図２８に示したように、部分保護膜４２を残存させると共に、部分保護膜４２，チャネル領域４１，ソース電極５０Ｓおよびドレイン電極５０Ｄの上に絶縁膜６０を設けることも可能である。これにより、第１領域Ａの直上には絶縁膜６０、第２領域Ｂの直上には部分保護膜４２が設けられ、非連続的な領域のそれぞれの直上に位置する膜の種類が異なることになる。 (Modification 1)
In the first embodiment, the case where the partial protective film 42 is deleted as shown in FIG. 1 has been described. However, as shown in FIG. 28, it is possible to leave the partial protective film 42 and to provide the insulating film 60 on the partial protective film 42, the channel region 41, the source electrode 50S, and the drain electrode 50D. As a result, the insulating film 60 is provided immediately above the first region A, and the partial protective film 42 is provided immediately above the second region B, and the types of films located immediately above the discontinuous regions are different. Become.

第１領域Ａの直上に位置する絶縁膜６０は、ダイポールまたは電荷移動により有機半導体層４１にキャリアを誘起することが可能であり、例えばＳｉＯにより構成されている。しかしながら、本変形例では、第１の実施の形態と同様に、チャネル領域４１の上端部４１Ａに、少なくとも２種の非連続的な領域を設け、これらの非連続的な領域の材料組成を異ならせる、あるいは、この非連続的な領域の少なくとも一つの膜抵抗を５×１０14Ω以上とするようにしている。よって、チャネル領域４１の上端部４１Ａに意図せず電荷が誘起された場合にも、それに起因するリークを抑え、信頼性を高めることが可能となる。 The insulating film 60 positioned immediately above the first region A can induce carriers in the organic semiconductor layer 41 by dipole or charge transfer, and is made of, for example, SiO. However, in this modification, as in the first embodiment, at least two types of discontinuous regions are provided at the upper end portion 41A of the channel region 41, and the material composition of these discontinuous regions is different. Alternatively, at least one film resistance of this discontinuous region is set to 5 × 10 14 Ω or more. Therefore, even when an electric charge is unintentionally induced in the upper end portion 41A of the channel region 41, it is possible to suppress leakage due to the charge and improve reliability.

（変形例２）
また、上記変形例１では、図２８に示したように、部分保護膜４２を残存させる場合について説明した。しかしながら、図２９に示したように、部分保護膜４２を削除したのちに、チャネル領域４１，ソース電極５０Ｓおよびドレイン電極５０Ｄの上に絶縁膜６０を設けることも可能である。 (Modification 2)
Moreover, in the said modification 1, as shown in FIG. 28, the case where the partial protective film 42 was made to remain was demonstrated. However, as shown in FIG. 29, the insulating film 60 can be provided on the channel region 41, the source electrode 50S, and the drain electrode 50D after the partial protective film 42 is removed.

（変形例３）
更に、上記変形例１では、第１領域Ａの組成を第２領域Ｂとは異ならせ、あるいは、第１領域Ａの膜抵抗を第２領域Ｂの膜抵抗よりも低くする方法として、第１の実施の形態と同様の製造工程を用いた場合について説明した。すなわち、図６および図７に示したソース電極５０Ｓおよびドレイン電極５０Ｄのパターニング工程において、第１領域Ａは、部分保護膜４２から露出していることにより、微量の電極材料成分が残存し、あるいはパターニング時の薬液のダメージによりドーピングされる。 (Modification 3)
Further, in the first modification, the first region A has a composition different from that of the second region B, or the film resistance of the first region A is lower than the film resistance of the second region B. The case where the same manufacturing process as that of the embodiment is used has been described. That is, in the patterning process of the source electrode 50S and the drain electrode 50D shown in FIGS. 6 and 7, the first region A is exposed from the partial protective film 42, so that a trace amount of electrode material component remains, or Doping occurs due to chemical damage during patterning.

しかしながら、図３０に示したように、実施例２と同様にして、図２４に示した工程により、酸化タングステン膜（図示せず）を２ｎｍの厚みで成膜することにより、有機半導体層４０のうち部分保護膜４２から露出している領域４３にドーピングを行うようにすることも可能である。   However, as shown in FIG. 30, the tungsten oxide film (not shown) is formed with a thickness of 2 nm by the process shown in FIG. Of these, the region 43 exposed from the partial protective film 42 may be doped.

また、本変形例でも、変形例１と同様に、第１領域Ａの直上には絶縁膜６０、第２領域Ｂの直上には部分保護膜４２が設けられ、非連続的な領域のそれぞれの直上に位置する膜の種類が異なっている。   Also in this modified example, as in the modified example 1, the insulating film 60 is provided immediately above the first region A, and the partial protective film 42 is provided immediately above the second region B, and each of the discontinuous regions is provided. The type of film located directly above is different.

（変形例４）
上記変形例３では、図３０に示したように、部分保護膜４２を残存させる場合について説明した。しかしながら、図３１に示したように、部分保護膜４２を削除したのちに、チャネル領域４１，ソース電極５０Ｓおよびドレイン電極５０Ｄの上に絶縁膜６０を設けることも可能である。 (Modification 4)
In the modification 3, the case where the partial protective film 42 is left as shown in FIG. 30 has been described. However, as shown in FIG. 31, it is also possible to provide the insulating film 60 on the channel region 41, the source electrode 50S, and the drain electrode 50D after the partial protective film 42 is removed.

（変形例５）
上記第２の実施の形態では、図９に示したように、部分保護膜４２を削除した場合について説明した。しかしながら、図３２に示したように、部分保護膜４２を残存させると共に、部分保護膜４２，チャネル領域４１，ソース電極５０Ｓおよびドレイン電極５０Ｄの上に絶縁膜６０を設けることも可能である。これにより、変形例１と同様に、第１領域Ａの直上には絶縁膜６０、第２領域Ｂの直上には部分保護膜４２が設けられ、非連続的な領域のそれぞれの直上に位置する膜の種類が異なることになる。 (Modification 5)
In the second embodiment, the case where the partial protective film 42 is deleted as shown in FIG. 9 has been described. However, as shown in FIG. 32, it is possible to leave the partial protective film 42 and to provide the insulating film 60 on the partial protective film 42, the channel region 41, the source electrode 50S, and the drain electrode 50D. Thus, as in the first modification, the insulating film 60 is provided immediately above the first region A, and the partial protective film 42 is provided immediately above the second region B, and is positioned immediately above each of the discontinuous regions. The type of membrane will be different.

（変形例６）
上記変形例５では、図３２に示したように、部分保護膜４２を残存させる場合について説明した。しかしながら、図３３に示したように、部分保護膜４２を削除したのちに、チャネル領域４１，ソース電極５０Ｓおよびドレイン電極５０Ｄの上に絶縁膜６０を設けることも可能である。 (Modification 6)
In the modification 5, the case where the partial protective film 42 is left as described in FIG. 32 has been described. However, as shown in FIG. 33, the insulating film 60 can be provided on the channel region 41, the source electrode 50S, and the drain electrode 50D after the partial protective film 42 is removed.

（変形例７）
更に、上記変形例６では、チャネル領域４１の膜厚を非連続に変化させる方法として、第２の実施の形態と同様の製造工程を用いた場合について説明した。すなわち、図１１に示したように、第１領域Ａは、部分保護膜４２から露出していることにより、ソース・ドレイン電極材料膜５２の剥離工程を経て膜厚が減少し、周囲の領域よりも凹んだ凹部となる。 (Modification 7)
Further, in the above-described modification 6, the case where the manufacturing process similar to that of the second embodiment is used as the method of changing the film thickness of the channel region 41 discontinuously has been described. That is, as shown in FIG. 11, since the first region A is exposed from the partial protective film 42, the thickness of the first region A is reduced after the source / drain electrode material film 52 is peeled off. Will also be a recessed recess.

しかしながら、図３４に示したように、チャネル領域４１の上端部４１Ａの第１領域Ａと、有機半導体層４０のソース電極５０Ｓおよびドレイン電極５０Ｄ直下の第３領域Ｃとが、第２領域Ｂよりも窪んだ凹部となっているようにすることも可能である。第２領域Ｂは有機半導体層４０の成膜時の厚みを保持し、第１領域Ａおよび領域Ｃよりも相対的に高い凸部となっており、第１領域Ａと第２領域Ｂとの間に段差が生じている。   However, as shown in FIG. 34, the first region A of the upper end portion 41A of the channel region 41 and the third region C immediately below the source electrode 50S and the drain electrode 50D of the organic semiconductor layer 40 are more than the second region B. It is also possible to form a concave recess. The second region B maintains the thickness of the organic semiconductor layer 40 at the time of film formation, and is a convex portion that is relatively higher than the first region A and the region C, and the first region A and the second region B There is a step between them.

また、本変形例でも、変形例１と同様に、第１領域Ａの直上には絶縁膜６０、第２領域Ｂの直上には部分保護膜４２が設けられ、非連続的な領域のそれぞれの直上に位置する膜の種類が異なっている。   Also in this modified example, as in the modified example 1, the insulating film 60 is provided immediately above the first region A, and the partial protective film 42 is provided immediately above the second region B, and each of the discontinuous regions is provided. The type of film located directly above is different.

図３５ないし図３８は、図３４に示した有機ＴＦＴ１００の製造方法を工程順に表したものである。なお、なお、第１の実施の形態と重複する工程については、図３ないし図６を参照して説明する。   35 to 38 show a method of manufacturing the organic TFT 100 shown in FIG. 34 in the order of steps. In addition, the process which overlaps with 1st Embodiment is demonstrated with reference to FIG. 3 thru | or FIG.

まず、第１の実施の形態と同様にして、図３に示した工程により、上述した材料よりなる基板１１に、ゲート電極２０およびゲート絶縁膜３０を順に形成する。次いで、第１の実施の形態と同様にして、図４に示した工程により、ゲート絶縁膜３０上に、上述した有機半導体材料よりなる有機半導体層４０を形成する。   First, in the same manner as in the first embodiment, the gate electrode 20 and the gate insulating film 30 are sequentially formed on the substrate 11 made of the above-described material by the process shown in FIG. Next, similarly to the first embodiment, the organic semiconductor layer 40 made of the above-described organic semiconductor material is formed on the gate insulating film 30 by the process shown in FIG.

そののち、図３５に示したように、第１の実施の形態と同様にして、図５に示した工程により、有機半導体層４０のチャネル領域４１の一部に部分保護膜４２を形成する。このとき、部分保護膜４２とチャネル領域４１の端４１Ｓ，４１Ｄとの間に有意な間隔Ｄを設ける。   After that, as shown in FIG. 35, the partial protective film 42 is formed in a part of the channel region 41 of the organic semiconductor layer 40 by the process shown in FIG. 5 in the same manner as in the first embodiment. At this time, a significant distance D is provided between the partial protective film 42 and the ends 41S and 41D of the channel region 41.

部分保護膜４２を形成したのち、図３６に示したように、例えばドライエッチングにより、有機半導体層４０のうち部分保護膜４２から露出している領域４３の膜厚を減少させる。これにより、チャネル領域４１の上端部４１Ａの第１領域Ａと、有機半導体層４０のソース電極５０Ｓおよびドレイン電極５０Ｄ直下の第３領域Ｃとが、第２領域Ｂよりも窪んだ凹部となった。   After the partial protective film 42 is formed, as shown in FIG. 36, the thickness of the region 43 exposed from the partial protective film 42 in the organic semiconductor layer 40 is reduced by, for example, dry etching. As a result, the first region A of the upper end portion 41A of the channel region 41 and the third region C immediately below the source electrode 50S and the drain electrode 50D of the organic semiconductor layer 40 become recessed portions that are recessed from the second region B. .

ドライエッチングを用いた領域４３の薄膜化を行ったのち、図３７に示したように、第１の実施の形態と同様にして、図６に示した工程により、有機半導体層４０および部分保護膜４２の上に、ソース・ドレイン電極材料膜５２を形成する。   After thinning the region 43 using dry etching, as shown in FIG. 37, the organic semiconductor layer 40 and the partial protective film are formed by the process shown in FIG. 6 in the same manner as in the first embodiment. A source / drain electrode material film 52 is formed on 42.

続いて、このソース・ドレイン電極材料膜５２をフォトリソグラフィによりパターニングし、ソース・ドレイン電極材料膜５２のうちチャネル領域４１上に形成された部分を除去する。これにより、図３８に示したように、ソース電極５０Ｓおよびドレイン電極５０Ｄを形成する。   Subsequently, the source / drain electrode material film 52 is patterned by photolithography, and a portion of the source / drain electrode material film 52 formed on the channel region 41 is removed. Thereby, as shown in FIG. 38, the source electrode 50S and the drain electrode 50D are formed.

その際、チャネル領域４１の上端部４１Ａにおいて、ソース電極５０Ｓ近傍およびドレイン電極５０Ｄ近傍の第１領域Ａは、ドライエッチングを用いた薄膜化を経て膜厚が減少し、周囲の領域よりも窪んだ凹部となる。一方、第２領域Ｂは有機半導体層４０の成膜時の厚みを保持し、第１領域Ａよりも相対的に高い凸部となる。よって、チャネル領域４１の膜厚が第１領域Ａと第２領域Ｂとで非連続に変化する。   At that time, in the upper end portion 41A of the channel region 41, the first region A in the vicinity of the source electrode 50S and in the vicinity of the drain electrode 50D is reduced in thickness through dry etching and is depressed more than the surrounding region. It becomes a recess. On the other hand, the second region B has a thickness higher than that of the first region A while maintaining the thickness when the organic semiconductor layer 40 is formed. Therefore, the film thickness of the channel region 41 changes discontinuously between the first region A and the second region B.

最後に、部分保護膜４２，チャネル領域４１，ソース電極５０Ｓおよびドレイン電極５０Ｄの上に絶縁膜６０を形成する。以上により、図３４に示した有機ＴＦＴ１００が完成する。   Finally, the insulating film 60 is formed on the partial protective film 42, the channel region 41, the source electrode 50S, and the drain electrode 50D. Thus, the organic TFT 100 shown in FIG. 34 is completed.

（変形例８）
上記変形例３では、図３４に示したように、部分保護膜４２を残存させる場合について説明した。しかしながら、図３９に示したように、部分保護膜４２を削除したのちに、チャネル領域４１，ソース電極５０Ｓおよびドレイン電極５０Ｄの上に絶縁膜６０を設けることも可能である。 (Modification 8)
In the third modification, the case where the partial protective film 42 is left as shown in FIG. 34 has been described. However, as shown in FIG. 39, the insulating film 60 can be provided on the channel region 41, the source electrode 50S, and the drain electrode 50D after the partial protective film 42 is removed.

（変形例９）
上記変形例７では、図３４に示したように、チャネル領域４１の上端部４１Ａの第１領域Ａと、有機半導体層４０のソース電極５０Ｓおよびドレイン電極５０Ｄ直下の第３領域Ｃとが、第２領域Ｂよりも窪んだ凹部となっている場合について説明した。しかしながら、図４０に示したように、チャネル領域４１の上端部４１Ａの第１領域Ａと、有機半導体層４０のソース電極５０Ｓおよびドレイン電極５０Ｄ直下の第３領域Ｃとが、第２領域Ｂよりも突出した凸部となっているようにすることも可能である。第２領域Ｂは有機半導体層４０の成膜時の厚みを保持し、第１領域Ａおよび第３領域Ｃよりも相対的に低い凹部となっており、第１領域Ａと第２領域Ｂとの間に段差が生じている。 (Modification 9)
In the modification example 7, as shown in FIG. 34, the first region A of the upper end portion 41A of the channel region 41 and the third region C immediately below the source electrode 50S and the drain electrode 50D of the organic semiconductor layer 40 are The case where it became the recessed part depressed rather than 2 area | region B was demonstrated. However, as shown in FIG. 40, the first region A of the upper end portion 41A of the channel region 41 and the third region C immediately below the source electrode 50S and the drain electrode 50D of the organic semiconductor layer 40 are less than the second region B. It is also possible to have a protruding protrusion. The second region B retains the thickness when the organic semiconductor layer 40 is formed, and is a recess that is relatively lower than the first region A and the third region C. The first region A and the second region B There is a step between the two.

また、本変形例でも、変形例１と同様に、第１領域Ａの直上には絶縁膜６０、第２領域Ｂの直上には部分保護膜４２が設けられ、非連続的な領域のそれぞれの直上に位置する膜の種類が異なっている。   Also in this modified example, as in the modified example 1, the insulating film 60 is provided immediately above the first region A, and the partial protective film 42 is provided immediately above the second region B, and each of the discontinuous regions is provided. The type of film located directly above is different.

図４１ないし図４４は、図４０に示した有機ＴＦＴ１００の製造方法を工程順に表したものである。なお、なお、第１の実施の形態と重複する工程については、図３ないし図６を参照して説明する。   41 to 44 show a method of manufacturing the organic TFT 100 shown in FIG. 40 in the order of steps. In addition, the process which overlaps with 1st Embodiment is demonstrated with reference to FIG. 3 thru | or FIG.

まず、第１の実施の形態と同様にして、図３に示した工程により、上述した材料よりなる基板１１に、ゲート電極２０およびゲート絶縁膜３０を順に形成する。次いで、第１の実施の形態と同様にして、図４に示した工程により、ゲート絶縁膜３０上に、上述した有機半導体材料よりなる有機半導体層４０を形成する。   First, in the same manner as in the first embodiment, the gate electrode 20 and the gate insulating film 30 are sequentially formed on the substrate 11 made of the above-described material by the process shown in FIG. Next, similarly to the first embodiment, the organic semiconductor layer 40 made of the above-described organic semiconductor material is formed on the gate insulating film 30 by the process shown in FIG.

そののち、図４１に示したように、第１の実施の形態と同様にして、図５に示した工程により、有機半導体層４０のチャネル領域４１の一部に部分保護膜４２を形成する。このとき、部分保護膜４２とチャネル領域４１の端４１Ｓ，４１Ｄとの間に有意な間隔Ｄを設ける。   After that, as shown in FIG. 41, a partial protective film 42 is formed in a part of the channel region 41 of the organic semiconductor layer 40 by the process shown in FIG. 5 in the same manner as in the first embodiment. At this time, a significant distance D is provided between the partial protective film 42 and the ends 41S and 41D of the channel region 41.

部分保護膜４２を形成したのち、図４２に示したように、例えば真空蒸着法により、有機半導体層４０および部分保護膜４２の上に追加膜４４を形成し、有機半導体層４０の部分保護膜４２から露出している領域４３の膜厚を増加させる。これにより、チャネル領域４１の上端部４１Ａの第１領域Ａと、有機半導体層４０のソース電極５０Ｓおよびドレイン電極５０Ｄ直下の第３領域Ｃとが、第２領域Ｂよりも突出した凸部となる。   After the partial protective film 42 is formed, as shown in FIG. 42, an additional film 44 is formed on the organic semiconductor layer 40 and the partial protective film 42 by, for example, a vacuum deposition method, and the partial protective film of the organic semiconductor layer 40 is formed. The film thickness of the region 43 exposed from 42 is increased. As a result, the first region A of the upper end portion 41A of the channel region 41 and the third region C immediately below the source electrode 50S and the drain electrode 50D of the organic semiconductor layer 40 become convex portions protruding from the second region B. .

追加膜４４は、有機半導体層４０とソース電極５０Ｓまたはドレイン電極５０Ｄとのコンタクト性を良くしたり、あるいは正孔注入層としての機能を持たせたりするために設けるものである。追加膜４４は、例えば、有機半導体層４０と同じ材料で組成の異なる有機半導体膜、または有機半導体に似た性質を有する有機低分子膜により構成されている。断面を観察すると、元の有機半導体層４０と追加膜４４との界面は極めて分かりづらくなっているので、図面では有機半導体層４０と追加膜４４とを一つの層として表している。なお、追加膜４４は、部分保護膜４２の上にも形成されるが、後の工程で自然に除去されるか、ドライエッチング等により除去する。   The additional film 44 is provided to improve the contact property between the organic semiconductor layer 40 and the source electrode 50S or the drain electrode 50D, or to provide a function as a hole injection layer. The additional film 44 is composed of, for example, an organic semiconductor film having the same material as that of the organic semiconductor layer 40 and having a different composition, or an organic low-molecular film having properties similar to an organic semiconductor. When the cross section is observed, the interface between the original organic semiconductor layer 40 and the additional film 44 is very difficult to understand. Therefore, the organic semiconductor layer 40 and the additional film 44 are shown as one layer in the drawing. The additional film 44 is also formed on the partial protective film 42, but is removed naturally in a later process or by dry etching or the like.

追加膜４４を形成したのち、図４３に示したように、第１の実施の形態と同様にして、図６に示した工程により、有機半導体層４０および部分保護膜４２の上に、ソース・ドレイン電極材料膜５２を形成する。   After forming the additional film 44, as shown in FIG. 43, the source / source layer is formed on the organic semiconductor layer 40 and the partial protective film 42 by the process shown in FIG. 6 in the same manner as in the first embodiment. A drain electrode material film 52 is formed.

続いて、このソース・ドレイン電極材料膜５２をフォトリソグラフィによりパターニングし、ソース・ドレイン電極材料膜５２のうちチャネル領域４１上に形成された部分を除去する。これにより、図４４に示したように、ソース電極５０Ｓおよびドレイン電極５０Ｄを形成する。   Subsequently, the source / drain electrode material film 52 is patterned by photolithography, and a portion of the source / drain electrode material film 52 formed on the channel region 41 is removed. Thereby, as shown in FIG. 44, the source electrode 50S and the drain electrode 50D are formed.

その際、チャネル領域４１の上端部４１Ａにおいて、ソース電極５０Ｓ近傍およびドレイン電極５０Ｄ近傍の第１領域Ａは、追加膜４４の成膜により膜厚が増加し、第２領域Ｂよりも突出した凸部となる。一方、第２領域Ｂは有機半導体層４０の成膜時の厚みを保持し、第１領域Ａよりも相対的に低い凹部となる。よって、チャネル領域４１の膜厚が第１領域Ａと第２領域Ｂとで非連続に変化する。   At that time, in the upper end portion 41A of the channel region 41, the first region A in the vicinity of the source electrode 50S and the drain electrode 50D increases in thickness due to the formation of the additional film 44, and protrudes beyond the second region B. Part. On the other hand, the second region B retains the thickness when the organic semiconductor layer 40 is formed, and is a recess that is relatively lower than the first region A. Therefore, the film thickness of the channel region 41 changes discontinuously between the first region A and the second region B.

最後に、部分保護膜４２，チャネル領域４１，ソース電極５０Ｓおよびドレイン電極５０Ｄの上に絶縁膜６０を形成する。以上により、図４０に示した有機ＴＦＴ１００が完成する。   Finally, the insulating film 60 is formed on the partial protective film 42, the channel region 41, the source electrode 50S, and the drain electrode 50D. Thus, the organic TFT 100 shown in FIG. 40 is completed.

（変形例１０）
上記変形例９では、図４０に示したように、部分保護膜４２を残存させる場合について説明した。しかしながら、図４５に示したように、部分保護膜４２を削除したのちに、チャネル領域４１，ソース電極５０Ｓおよびドレイン電極５０Ｄの上に絶縁膜６０を設けることも可能である。 (Modification 10)
In the modification 9, the case where the partial protective film 42 is left as shown in FIG. 40 has been described. However, as shown in FIG. 45, it is also possible to provide the insulating film 60 on the channel region 41, the source electrode 50S, and the drain electrode 50D after the partial protective film 42 is deleted.

（変形例１１）
上記変形例９では、図４０に示したように、チャネル領域４１の上端部４１Ａの第１領域Ａと、有機半導体層４０のソース電極５０Ｓおよびドレイン電極５０Ｄ直下の第３領域Ｃとが、第２領域Ｂよりも突出した凸部となっている場合について説明した。しかしながら、図４６に示したように、第１領域Ａのみが凸部となっているようにすることも可能である。第２領域Ｂおよび第３領域Ｃは有機半導体層４０の成膜時の厚みを保持し、第１領域Ａよりも相対的に低い凹部となっており、第１領域Ａと第２領域Ｂとの間に段差が生じている。特にドレイン電極５０Ｄ近傍の第１領域Ａは、電界が集中しやすく電荷注入にとって重要な部位である。従って、第１領域Ａの厚みを大きくして凸部とし、キャリア濃度やイオン化ポテンシャルを作為的に制御することにより、電荷を注入しやすくすることが可能となる。 (Modification 11)
In the modified example 9, as shown in FIG. 40, the first region A of the upper end portion 41A of the channel region 41 and the third region C immediately below the source electrode 50S and the drain electrode 50D of the organic semiconductor layer 40 are The case where the convex portion protrudes from the two regions B has been described. However, as shown in FIG. 46, only the first region A can be a convex portion. The second region B and the third region C retain the thickness when the organic semiconductor layer 40 is formed, and are concave portions that are relatively lower than the first region A. The first region A and the second region B There is a step between the two. In particular, the first region A in the vicinity of the drain electrode 50D is an important part for charge injection because the electric field tends to concentrate. Therefore, it is possible to easily inject charges by increasing the thickness of the first region A to form a convex portion and intentionally controlling the carrier concentration and the ionization potential.

また、本変形例でも、変形例１と同様に、第１領域Ａの直上には絶縁膜６０、第２領域Ｂの直上には部分保護膜４２が設けられ、非連続的な領域のそれぞれの直上に位置する膜の種類が異なっている。   Also in this modified example, as in the modified example 1, the insulating film 60 is provided immediately above the first region A, and the partial protective film 42 is provided immediately above the second region B, and each of the discontinuous regions is provided. The type of film located directly above is different.

図４７ないし図５０は、図４６に示した有機ＴＦＴ１００の製造方法を工程順に表したものである。なお、なお、第１の実施の形態と重複する工程については、図３ないし図６を参照して説明する。   47 to 50 show the manufacturing method of the organic TFT 100 shown in FIG. 46 in the order of steps. In addition, the process which overlaps with 1st Embodiment is demonstrated with reference to FIG. 3 thru | or FIG.

まず、第１の実施の形態と同様にして、図３に示した工程により、上述した材料よりなる基板１１に、ゲート電極２０およびゲート絶縁膜３０を順に形成する。次いで、第１の実施の形態と同様にして、図４に示した工程により、ゲート絶縁膜３０上に、上述した有機半導体材料よりなる有機半導体層４０を形成する。   First, in the same manner as in the first embodiment, the gate electrode 20 and the gate insulating film 30 are sequentially formed on the substrate 11 made of the above-described material by the process shown in FIG. Next, similarly to the first embodiment, the organic semiconductor layer 40 made of the above-described organic semiconductor material is formed on the gate insulating film 30 by the process shown in FIG.

そののち、図４７に示したように、第１の実施の形態と同様にして、図５に示した工程により、有機半導体層４０のチャネル領域４１の一部に部分保護膜４２を形成する。このとき、部分保護膜４２とチャネル領域４１の端４１Ｓ，４１Ｄとの間に有意な間隔Ｄを設ける。   After that, as shown in FIG. 47, the partial protective film 42 is formed in a part of the channel region 41 of the organic semiconductor layer 40 by the process shown in FIG. 5 in the same manner as in the first embodiment. At this time, a significant distance D is provided between the partial protective film 42 and the ends 41S and 41D of the channel region 41.

部分保護膜４２を形成したのち、図４８に示したように、第１の実施の形態と同様にして、図６に示した工程により、有機半導体層４０および部分保護膜４２の上に、ソース・ドレイン電極材料膜５２を形成する。   After the partial protective film 42 is formed, as shown in FIG. 48, a source is formed on the organic semiconductor layer 40 and the partial protective film 42 by the process shown in FIG. 6 in the same manner as in the first embodiment. A drain electrode material film 52 is formed.

続いて、このソース・ドレイン電極材料膜５２をフォトリソグラフィによりパターニングし、ソース・ドレイン電極材料膜５２のうちチャネル領域４１Ｂ上に形成された部分を除去する。これにより、図４９に示したように、ソース電極５０Ｓおよびドレイン電極５０Ｄを形成する。   Subsequently, the source / drain electrode material film 52 is patterned by photolithography, and a portion of the source / drain electrode material film 52 formed on the channel region 41B is removed. Thereby, as shown in FIG. 49, the source electrode 50S and the drain electrode 50D are formed.

ソース電極５０Ｓおよびドレイン電極５０Ｄを形成したのち、図５０に示したように、例えば真空蒸着法により、有機半導体層４０，部分保護膜４２，ソース電極５０Ｓおよびドレイン電極５０Ｄの上に追加膜４４を形成し、第１領域Ａの膜厚を増加させる。   After forming the source electrode 50S and the drain electrode 50D, as shown in FIG. 50, the additional film 44 is formed on the organic semiconductor layer 40, the partial protective film 42, the source electrode 50S, and the drain electrode 50D by, for example, vacuum deposition. The thickness of the first region A is increased.

その際、チャネル領域４１の上端部４１Ａにおいて、ソース電極５０Ｓ近傍およびドレイン電極５０Ｄ近傍の第１領域Ａは、追加膜４４の成膜により膜厚が増加し、第２領域Ｂよりも突出した凸部となる。一方、第２領域Ｂは有機半導体層４０の成膜時の厚みを保持し、第１領域Ａよりも相対的に低い凹部となる。よって、チャネル領域４１の膜厚が第１領域Ａと第２領域Ｂとで非連続に変化する。   At that time, in the upper end portion 41A of the channel region 41, the first region A in the vicinity of the source electrode 50S and the drain electrode 50D increases in thickness due to the formation of the additional film 44, and protrudes beyond the second region B. Part. On the other hand, the second region B retains the thickness when the organic semiconductor layer 40 is formed, and is a recess that is relatively lower than the first region A. Therefore, the film thickness of the channel region 41 changes discontinuously between the first region A and the second region B.

最後に、部分保護膜４２，チャネル領域４１，ソース電極５０Ｓおよびドレイン電極５０Ｄの上に絶縁膜６０を形成する。なお、追加膜４４は、部分保護膜４２，ソース電極５０Ｓおよびドレイン電極５０Ｄの上にも成膜されるが、それらは後の工程で自然に除去されるか、ドライエッチング等により除去する。以上により、図４６に示した有機ＴＦＴ１００が完成する。   Finally, the insulating film 60 is formed on the partial protective film 42, the channel region 41, the source electrode 50S, and the drain electrode 50D. The additional film 44 is also formed on the partial protective film 42, the source electrode 50S, and the drain electrode 50D, but these are naturally removed in a later process or removed by dry etching or the like. Thus, the organic TFT 100 shown in FIG. 46 is completed.

（変形例１２）
上記変形例１１では、図４６に示したように、部分保護膜４２を残存させる場合について説明した。しかしながら、図５１に示したように、部分保護膜４２を削除したのちに、チャネル領域４１，ソース電極５０Ｓおよびドレイン電極５０Ｄの上に絶縁膜６０を設けることも可能である。 (Modification 12)
In the modification 11, the case where the partial protective film 42 is left as shown in FIG. 46 has been described. However, as shown in FIG. 51, the insulating film 60 can be provided on the channel region 41, the source electrode 50S, and the drain electrode 50D after the partial protective film 42 is deleted.

以下、有機ＴＦＴ１００を用いた電子機器（表示装置）の実施の形態について説明する。   Hereinafter, an embodiment of an electronic device (display device) using the organic TFT 100 will be described.

（第３の実施の形態）
図５２は、本開示の第３の実施の形態に係る表示装置（電子ペーパー表示装置１）の断面構成を表したものである。電子ペーパー表示装置１は、基板１１上に有機ＴＦＴ１００を有し、その上層に表示素子として電気泳動型表示素子１１０が設けられている。 (Third embodiment)
FIG. 52 illustrates a cross-sectional configuration of a display device (electronic paper display device 1) according to the third embodiment of the present disclosure. The electronic paper display device 1 has an organic TFT 100 on a substrate 11, and an electrophoretic display element 110 is provided as a display element thereon.

基板１１および有機ＴＦＴ１００は、上記第１あるいは第２の実施の形態、実施例１あるいは実施例２、または変形例１−１２と同様に構成されている。有機ＴＦＴ１００のソース電極５０Ｓは、例えば、層間絶縁膜６０に設けられた接続孔Ｈ１を介して配線層７０に接続されている。   The substrate 11 and the organic TFT 100 are configured in the same manner as in the first or second embodiment, Example 1 or Example 2, or Modification 1-12. The source electrode 50 </ b> S of the organic TFT 100 is connected to the wiring layer 70 through a connection hole H <b> 1 provided in the interlayer insulating film 60, for example.

電気泳動型表示素子１１０は、例えば、画素電極１１１と共通電極１１２との間に電気泳動型表示体よりなる表示層１１３を封止したものである。画素電極１１１は、画素毎に配設されており、例えば、平坦化膜１１４に設けられた接続孔Ｈ２を介して配線層７０に接続されている。共通電極１１２は、対向基板１１５上に複数の画素に共通の電極として設けられている。   In the electrophoretic display element 110, for example, a display layer 113 made of an electrophoretic display body is sealed between the pixel electrode 111 and the common electrode 112. The pixel electrode 111 is provided for each pixel, and is connected to the wiring layer 70 through a connection hole H2 provided in the planarization film 114, for example. The common electrode 112 is provided on the counter substrate 115 as an electrode common to a plurality of pixels.

（第４の実施の形態）
図５３は、本開示の第４の実施の形態に係る表示装置（有機ＥＬ表示装置２）の断面構造を表したものである。有機ＥＬ表示装置２は、基板１１上に有機ＴＦＴ１００を有し、その上層に表示素子として有機ＥＬ素子１２０が設けられている。この有機ＥＬ表示装置２の発光方式は、いわゆるトップエミッション方式（上面発光方式）であってもよいし、ボトムエミッション方式（下面発光方式）であってもよい。 (Fourth embodiment)
FIG. 53 illustrates a cross-sectional structure of a display device (organic EL display device 2) according to the fourth embodiment of the present disclosure. The organic EL display device 2 has an organic TFT 100 on a substrate 11, and an organic EL element 120 is provided as a display element on the upper layer. The light emission method of the organic EL display device 2 may be a so-called top emission method (upper surface light emission method) or a bottom emission method (lower surface light emission method).

基板１１および有機ＴＦＴ１００は、上記第１あるいは第２の実施の形態、実施例１あるいは実施例２、または変形例１−１２と同様に構成されている。有機ＴＦＴ１００のソース電極５０Ｓは、例えば、層間絶縁膜６０に設けられた接続孔Ｈ１を介して配線層７０に接続されている。   The substrate 11 and the organic TFT 100 are configured in the same manner as in the first or second embodiment, Example 1 or Example 2, or Modification 1-12. The source electrode 50 </ b> S of the organic TFT 100 is connected to the wiring layer 70 through a connection hole H <b> 1 provided in the interlayer insulating film 60, for example.

有機ＥＬ素子１２０は、例えば、第１電極１２１上に、画素毎に開口を有する画素分離膜１２２を有しており、この画素分離膜１２２の開口部分に、有機層１２３および第２電極１２４が積層されている。第１電極１２１は、例えば、平坦化膜１２５に設けられた接続孔Ｈ２を介して配線層７０に接続されている。有機ＥＬ素子１２０は、例えば保護絶縁膜１２６によって封止されている。保護絶縁膜１２６上には、熱硬化樹脂または紫外線硬化樹脂などの接着層１２７を間にして、封止用基板１２８が貼り合わせられている。   The organic EL element 120 includes, for example, a pixel separation film 122 having an opening for each pixel on the first electrode 121, and the organic layer 123 and the second electrode 124 are formed in the opening portion of the pixel separation film 122. Are stacked. For example, the first electrode 121 is connected to the wiring layer 70 via a connection hole H <b> 2 provided in the planarizing film 125. The organic EL element 120 is sealed with a protective insulating film 126, for example. A sealing substrate 128 is bonded onto the protective insulating film 126 with an adhesive layer 127 such as a thermosetting resin or an ultraviolet curable resin interposed therebetween.

（第５の実施の形態）
図５４は、本開示の第５の実施の形態に係る表示装置（液晶表示装置３）の断面構成を表したものである。液晶表示装置３は、基板１１上に有機ＴＦＴ１００を有し、その上層に表示素子として液晶表示素子１３０が設けられている。 (Fifth embodiment)
FIG. 54 illustrates a cross-sectional configuration of a display device (liquid crystal display device 3) according to the fifth embodiment of the present disclosure. The liquid crystal display device 3 has an organic TFT 100 on a substrate 11, and a liquid crystal display element 130 is provided as a display element thereon.

基板１１および有機ＴＦＴ１００は、上記第１あるいは第２の実施の形態、実施例１あるいは実施例２、または変形例１−１２と同様に構成されている。有機ＴＦＴ１００のソース電極５０Ｓは、例えば、層間絶縁膜６０に設けられた接続孔Ｈ１を介して配線層７０に接続されている。   The substrate 11 and the organic TFT 100 are configured in the same manner as in the first or second embodiment, Example 1 or Example 2, or Modification 1-12. The source electrode 50 </ b> S of the organic TFT 100 is connected to the wiring layer 70 through a connection hole H <b> 1 provided in the interlayer insulating film 60, for example.

液晶表示素子１３０は、例えば、画素電極１３１と対向電極１３２との間に液晶層１３３を封止したものであり、画素電極１３１および対向電極１３２の液晶層１３３側の各面には、配向膜１３４Ａ，１３４Ｂが形成されている。画素電極１３１は、画素毎に配設されており、例えば、平坦化膜１３５に設けられた接続孔Ｈ２を介して配線層７０に接続されている。対向電極１３２は、対向基板１３６上に複数の画素に共通の電極として設けられ、例えばコモン電位に保持されている。液晶層１３３は、例えばＶＡ（Vertical Alignment：垂直配向）モード，ＴＮ（Twisted Nematic）モードあるいはＩＰＳ（In Plane Switching）モード等により駆動される液晶により構成されている。   In the liquid crystal display element 130, for example, a liquid crystal layer 133 is sealed between the pixel electrode 131 and the counter electrode 132, and an alignment film is formed on each surface of the pixel electrode 131 and the counter electrode 132 on the liquid crystal layer 133 side. 134A and 134B are formed. The pixel electrode 131 is disposed for each pixel, and is connected to the wiring layer 70 through a connection hole H2 provided in the planarization film 135, for example. The counter electrode 132 is provided on the counter substrate 136 as a common electrode for a plurality of pixels, and is held at a common potential, for example. The liquid crystal layer 133 is composed of, for example, liquid crystal driven in a VA (Vertical Alignment) mode, a TN (Twisted Nematic) mode, an IPS (In Plane Switching) mode, or the like.

また、駆動側基板１０の下方には、バックライト１３７が備えられており、基板１１のバックライト１３７側および対向基板１３６上には、偏光板１３８Ａ，１３８Ｂが貼り合わせられている。   Further, a backlight 137 is provided below the drive side substrate 10, and polarizing plates 138 A and 138 B are bonded to the backlight 137 side of the substrate 11 and the counter substrate 136.

（適用例）
続いて、図５５ないし図６６を参照して、上記実施の形態に係る表示装置の適用例について説明する。上記実施の形態の表示装置は、テレビジョン装置，デジタルカメラ，ノート型パーソナルコンピュータ、携帯電話やスマートフォン等の携帯端末装置あるいはビデオカメラなどのあらゆる分野の電子機器に適用することが可能である。言い換えると、この表示装置は、外部から入力された映像信号あるいは内部で生成した映像信号を、画像あるいは映像として表示するあらゆる分野の電子機器に適用することが可能である。 (Application example)
Next, application examples of the display device according to the above embodiment will be described with reference to FIGS. The display device in the above embodiment can be applied to electronic devices in various fields such as a television device, a digital camera, a laptop personal computer, a mobile terminal device such as a mobile phone or a smartphone, or a video camera. In other words, this display device can be applied to electronic devices in various fields that display a video signal input from the outside or a video signal generated inside as an image or video.

（モジュール）
上記実施の形態の表示装置は、例えば、図５５に示したようなモジュールとして、後述する適用例１〜７などの種々の電子機器に組み込まれる。このモジュールは、例えば、基板１１の表示領域１１Ａの周囲の額縁領域１１Ｂに、配線を延長して外部接続端子（図示せず）を形成したものである。外部接続端子には、信号の入出力のためのフレキシブルプリント配線基板（ＦＰＣ；Flexible Printed Circuit）１５０が設けられていてもよい。 (module)
The display device according to the above-described embodiment is incorporated into various electronic devices such as application examples 1 to 7 described later, for example, as a module as illustrated in FIG. In this module, for example, an external connection terminal (not shown) is formed by extending a wiring in a frame region 11B around the display region 11A of the substrate 11. The external connection terminal may be provided with a flexible printed circuit (FPC) 150 for signal input / output.

（適用例１）
図５６および図５７はそれぞれ、上記実施の形態の表示装置が適用される電子ブック２１０の外観を表したものである。この電子ブック２１０は、例えば、表示部２１１および非表示部２１２を有しており、この表示部２１１が上記実施の形態の表示装置により構成されている。 (Application example 1)
56 and 57 each show the appearance of an electronic book 210 to which the display device of the above embodiment is applied. The electronic book 210 includes, for example, a display unit 211 and a non-display unit 212, and the display unit 211 is configured by the display device of the above embodiment.

（適用例２）
図５８および図５９は、上記実施の形態の表示装置が適用されるスマートフォン２２０の外観を表したものである。このスマートフォン２２０は、例えば、表側に表示部２２１および操作部２２２を有し、裏側にカメラ２２３を有しており、この表示部２２１が上記実施の形態の表示装置により構成されている。 (Application example 2)
58 and 59 illustrate the appearance of a smartphone 220 to which the display device of the above embodiment is applied. The smartphone 220 has, for example, a display unit 221 and an operation unit 222 on the front side and a camera 223 on the back side, and the display unit 221 is configured by the display device of the above embodiment.

（適用例３）
図６０は、上記実施の形態の表示装置が適用されるテレビジョン装置２３０の外観を表したものである。このテレビジョン装置２３０は、例えば、フロントパネル２３１およびフィルターガラス２３２を含む映像表示画面部２３３を有しており、この映像表示画面部２３３は、上記実施の形態の表示装置により構成されている。 (Application example 3)
FIG. 60 illustrates an appearance of a television device 230 to which the display device of the above embodiment is applied. The television device 230 includes, for example, a video display screen unit 233 including a front panel 231 and a filter glass 232, and the video display screen unit 233 is configured by the display device of the above embodiment.

（適用例４）
図６１および図６２は、上記実施の形態の表示装置が適用されるデジタルカメラ２４０の外観を表したものである。このデジタルカメラ２４０は、例えば、フラッシュ用の発光部２４１、表示部２４２、メニュースイッチ２４３およびシャッターボタン２４４を有しており、この表示部２４２が上記実施の形態の表示装置により構成されている。 (Application example 4)
61 and 62 show the appearance of a digital camera 240 to which the display device of the above embodiment is applied. The digital camera 240 includes, for example, a flash light emitting unit 241, a display unit 242, a menu switch 243, and a shutter button 244, and the display unit 242 includes the display device of the above embodiment.

（適用例５）
図６３は、上記実施の形態の表示装置が適用されるノート型パーソナルコンピュータ２５０の外観を表したものである。このノート型パーソナルコンピュータ２５０は、例えば、本体２５１，文字等の入力操作のためのキーボード２５２および画像を表示する表示部２５３を有しており、この表示部２５３が上記実施の形態の表示装置により構成されている。 (Application example 5)
FIG. 63 shows the appearance of a notebook personal computer 250 to which the display device of the above embodiment is applied. The notebook personal computer 250 includes, for example, a main body 251, a keyboard 252 for inputting characters and the like, and a display unit 253 for displaying an image. The display unit 253 is provided by the display device of the above embodiment. It is configured.

（適用例６）
図６４は、上記実施の形態の表示装置が適用されるビデオカメラ２６０の外観を表したものである。このビデオカメラは、例えば、本体部２６１，この本体部２６１の前方側面に設けられた被写体撮影用のレンズ２６２，撮影時のスタート／ストップスイッチ２６３および表示部２６４を有している。そして、この表示部２６４が上記実施の形態の表示装置により構成されている。 (Application example 6)
FIG. 64 shows the appearance of a video camera 260 to which the display device of the above embodiment is applied. The video camera includes, for example, a main body 261, a subject shooting lens 262 provided on the front side surface of the main body 261, a start / stop switch 263 at the time of shooting, and a display unit 264. And this display part 264 is comprised by the display apparatus of the said embodiment.

（適用例７）
図６５および図６６は、上記実施の形態の表示装置が適用される携帯電話機２７０の外観を表したものである。この携帯電話機２７０は、例えば、上側筐体２７１と下側筐体２７２とを連結部（ヒンジ部）２７３で連結したものであり、ディスプレイ２７４，サブディスプレイ２７５，ピクチャーライト２７６およびカメラ２７７を有している。ディスプレイ２７４またはサブディスプレイ２７５が、上記実施の形態の表示装置により構成されている。 (Application example 7)
65 and 66 show the appearance of a mobile phone 270 to which the display device of the above embodiment is applied. The mobile phone 270 is formed by connecting an upper housing 271 and a lower housing 272 with a connecting portion (hinge portion) 273, and has a display 274, a sub-display 275, a picture light 276, and a camera 277, for example. ing. The display 274 or the sub display 275 is configured by the display device of the above embodiment.

以上、実施の形態および実施例を挙げて本開示を説明したが、本開示は上記実施の形態に限定されるものではなく、種々の変形が可能である。   While the present disclosure has been described with reference to the embodiments and examples, the present disclosure is not limited to the above embodiments, and various modifications can be made.

例えば、上記実施の形態において説明した各層の材料および厚み、または成膜方法および成膜条件などは限定されるものではなく、他の材料および厚みとしてもよく、または他の成膜方法および成膜条件としてもよい。   For example, the material and thickness of each layer, the film formation method, and the film formation conditions described in the above embodiment are not limited, and other materials and thicknesses may be used. It is good also as conditions.

また、上記実施の形態および実施例では、有機ＴＦＴ１００の構成を具体的に挙げて説明したが、全ての層を備える必要はなく、また、他の層を更に備えていてもよい。   Moreover, in the said embodiment and Example, although the structure of organic TFT100 was mentioned concretely and demonstrated, it is not necessary to provide all the layers and you may further provide other layers.

更に、本開示は、表示装置のほか、センサアレイ等の他の電子機器にも適用可能である。   Furthermore, the present disclosure can be applied to other electronic devices such as a sensor array in addition to the display device.

なお、本開示は以下のような構成を取ることも可能である。
（１）
有機半導体層の上にソース電極およびドレイン電極を備え、
前記有機半導体層の前記ソース電極と前記ドレイン電極との間のチャネル領域の上端部が、少なくとも２種の異なる材料組成を持つ非連続的な領域を含む
薄膜トランジスタ。
（２）
前記チャネル領域の上端部は、前記非連続的な領域として、前記ソース電極近傍および前記ドレイン電極近傍の第１領域と、前記第１領域に挟まれた第２領域とを有する
前記（１）記載の薄膜トランジスタ。
（３）
前記非連続的な領域のそれぞれの直上に位置する膜の種類が異なる
前記（１）または（２）記載の薄膜トランジスタ。
（４）
前記第１領域の直上に位置する膜は、ダイポールまたは電荷移動により前記有機半導体層にキャリアを誘起することが可能である
前記（２）記載の薄膜トランジスタ。
（５）
有機半導体層の上にソース電極およびドレイン電極を備え、
前記有機半導体層の前記ソース電極と前記ドレイン電極との間のチャネル領域の上端部が、少なくとも２種の非連続的な領域を有し、
前記非連続的な領域の少なくとも一つの膜抵抗が５×１０14Ω以上である
薄膜トランジスタ。
（６）
前記チャネル領域の上端部は、前記非連続的な領域として、前記ソース電極近傍および前記ドレイン電極近傍の第１領域と、前記第１領域に挟まれた第２領域とを有する
前記（５）記載の薄膜トランジスタ。
（７）
前記非連続的な領域のそれぞれの直上に位置する膜の種類が異なる
前記（５）または（６）記載の薄膜トランジスタ。
（８）
前記第１領域の直上に位置する膜は、ダイポールまたは電荷移動により前記有機半導体層にキャリアを誘起することが可能である
前記（６）記載の薄膜トランジスタ。
（９）
有機半導体層の上にソース電極およびドレイン電極を備え、
前記有機半導体層の前記ソース電極と前記ドレイン電極との間のチャネル領域の膜厚が非連続に変化している
薄膜トランジスタ。
（１０）
前記チャネル領域の上端部は、前記非連続的な膜厚の変化として、前記ソース電極近傍および前記ドレイン電極近傍の第１領域と、前記第１領域に挟まれた第２領域とを有すると共に、前記第１領域と前記第２領域との間に段差を有する
前記（９）記載の薄膜トランジスタ。
（１１）
前記膜厚が非連続に変化している領域のそれぞれの直上に位置する膜の種類が異なる
前記（９）または（１０）記載の薄膜トランジスタ。
（１２）
前記第１領域の直上に位置する膜は、ダイポールまたは電荷移動により前記有機半導体層にキャリアを誘起することが可能である
前記（１０）記載の薄膜トランジスタ。
（１３）
有機半導体層を形成する工程と、
前記有機半導体層のチャネル領域の一部に保護膜を形成する工程と、
前記有機半導体層および前記保護膜の表面にソース・ドレイン電極材料膜を形成する工程と、
前記ソース・ドレイン電極材料膜のうち前記チャネル領域上に形成された部分を除去することによりソース電極およびドレイン電極を形成すると共に、前記チャネル領域の上端部に、少なくとも２種の異なる材料組成を持つ非連続的な領域を形成する工程と
を含む薄膜トランジスタの製造方法。
（１４）
有機半導体層を形成する工程と、
前記有機半導体層のチャネル領域の一部に保護膜を形成する工程と、
前記有機半導体層および前記保護膜の表面にソース・ドレイン電極材料膜を形成する工程と、
前記ソース・ドレイン電極材料膜のうち前記チャネル領域上に形成された部分を除去することによりソース電極およびドレイン電極を形成すると共に、前記チャネル領域の上端部に、少なくとも２種の非連続的な領域を設け、
前記非連続的な領域の少なくとも一つの膜抵抗を５×１０14Ω以上とする工程と
を含む薄膜トランジスタの製造方法。
（１５）
有機半導体層を形成する工程と、
前記有機半導体層のチャネル領域の一部に保護膜を形成する工程と、
前記有機半導体層および前記保護膜の表面にソース・ドレイン電極材料膜を形成する工程と、
前記ソース・ドレイン電極材料膜のうち前記チャネル領域上に形成された部分を除去することによりソース電極およびドレイン電極を形成すると共に、前記チャネル領域の膜厚を非連続に変化させる工程と
を含む薄膜トランジスタの製造方法。
（１６）
前記保護膜を形成する工程において、前記保護膜と前記チャネル領域の端との間に有意な間隔を設け、
前記ソース電極および前記ドレイン電極を形成する工程において、前記チャネル領域の上端部に、前記非連続的な領域として、前記ソース電極近傍および前記ドレイン電極近傍の第１領域と、前記第１領域に挟まれた第２領域とを形成する
前記（１３）ないし（１５）のいずれか１項に記載の薄膜トランジスタの製造方法。
（１７）
前記保護膜を形成したのち、前記ソース・ドレイン電極材料膜を形成する前に、前記有機半導体層の前記保護膜から露出した領域の表面にドーピングを行う工程を含む
を含む前記（１３）ないし（１６）のいずれか１項に記載の薄膜トランジスタの製造方法。
（１８）
前記ソース電極および前記ドレイン電極を形成したのち、前記保護膜を除去する工程を含む
前記（１３）ないし（１７）のいずれか１項に記載の薄膜トランジスタの製造方法。
（１９）
前記ソース電極および前記ドレイン電極を形成したのち、前記保護膜を残す
前記（１３）ないし（１７）のいずれか１項に記載の薄膜トランジスタの製造方法。
（２０）
薄膜トランジスタを備え、
前記薄膜トランジスタは、有機半導体層の上にソース電極およびドレイン電極を備え、
前記有機半導体層の前記ソース電極と前記ドレイン電極との間のチャネル領域の上端部が、少なくとも２種の異なる材料組成を持つ非連続的な領域を含む
電子機器。 In addition, this indication can also take the following structures.
(1)
A source electrode and a drain electrode are provided on the organic semiconductor layer,
A thin film transistor in which an upper end portion of a channel region between the source electrode and the drain electrode of the organic semiconductor layer includes a discontinuous region having at least two different material compositions.
(2)
The upper end portion of the channel region includes, as the discontinuous region, a first region near the source electrode and the drain electrode, and a second region sandwiched between the first regions. (1) Thin film transistor.
(3)
The thin film transistor according to (1) or (2), wherein the types of films located immediately above each of the discontinuous regions are different.
(4)
The thin film transistor according to (2), wherein the film positioned immediately above the first region can induce carriers in the organic semiconductor layer by dipole or charge transfer.
(5)
A source electrode and a drain electrode are provided on the organic semiconductor layer,
The upper end portion of the channel region between the source electrode and the drain electrode of the organic semiconductor layer has at least two discontinuous regions,
A thin film transistor in which at least one film resistance of the discontinuous region is 5 × 10 14 Ω or more.
(6)
The upper end portion of the channel region includes, as the discontinuous region, a first region near the source electrode and the drain electrode, and a second region sandwiched between the first regions. (5) Thin film transistor.
(7)
The thin film transistor according to (5) or (6), wherein the types of films located immediately above each of the discontinuous regions are different.
(8)
The thin film transistor according to (6), wherein the film located immediately above the first region can induce carriers in the organic semiconductor layer by dipole or charge transfer.
(9)
A source electrode and a drain electrode are provided on the organic semiconductor layer,
A thin film transistor in which a film thickness of a channel region between the source electrode and the drain electrode of the organic semiconductor layer changes discontinuously.
(10)
The upper end portion of the channel region has, as the discontinuous film thickness change, a first region near the source electrode and the drain electrode, and a second region sandwiched between the first regions, The thin film transistor according to (9), wherein a step is provided between the first region and the second region.
(11)
The thin film transistor according to (9) or (10), wherein the types of films located immediately above each of the regions where the film thickness changes discontinuously are different.
(12)
The thin film transistor according to (10), wherein the film positioned immediately above the first region can induce carriers in the organic semiconductor layer by dipole or charge transfer.
(13)
Forming an organic semiconductor layer;
Forming a protective film on a part of the channel region of the organic semiconductor layer;
Forming a source / drain electrode material film on the surface of the organic semiconductor layer and the protective film;
A source electrode and a drain electrode are formed by removing a portion of the source / drain electrode material film formed on the channel region, and at least two different material compositions are formed on the upper end portion of the channel region. Forming a non-continuous region. A method of manufacturing a thin film transistor.
(14)
Forming an organic semiconductor layer;
Forming a protective film on a part of the channel region of the organic semiconductor layer;
Forming a source / drain electrode material film on the surface of the organic semiconductor layer and the protective film;
A source electrode and a drain electrode are formed by removing a portion of the source / drain electrode material film formed on the channel region, and at least two discontinuous regions are formed at the upper end of the channel region. Provided,
And a step of setting at least one film resistance of the discontinuous region to 5 × 10 14 Ω or more.
(15)
Forming an organic semiconductor layer;
Forming a protective film on a part of the channel region of the organic semiconductor layer;
Forming a source / drain electrode material film on the surface of the organic semiconductor layer and the protective film;
Forming a source electrode and a drain electrode by removing a portion of the source / drain electrode material film formed on the channel region, and changing a film thickness of the channel region discontinuously. Manufacturing method.
(16)
In the step of forming the protective film, a significant interval is provided between the protective film and the end of the channel region,
In the step of forming the source electrode and the drain electrode, the first region near the source electrode and the drain electrode is sandwiched between the first region and the discontinuous region at the upper end of the channel region. The method for manufacturing a thin film transistor according to any one of (13) to (15), wherein the second region is formed.
(17)
(13) to (13) including a step of doping the surface of the organic semiconductor layer exposed from the protective film before forming the source / drain electrode material film after forming the protective film. The method for producing a thin film transistor according to any one of 16).
(18)
The method for manufacturing a thin film transistor according to any one of (13) to (17), further including a step of removing the protective film after forming the source electrode and the drain electrode.
(19)
The method for manufacturing a thin film transistor according to any one of (13) to (17), wherein the protective film is left after forming the source electrode and the drain electrode.
(20)
A thin film transistor,
The thin film transistor includes a source electrode and a drain electrode on an organic semiconductor layer,
An electronic device, wherein an upper end portion of a channel region between the source electrode and the drain electrode of the organic semiconductor layer includes a discontinuous region having at least two different material compositions.

１１…基板、２０…ゲート電極、３０…ゲート絶縁膜、４０…有機半導体層、４１…チャネル領域、４１Ａ…チャネル領域の上端部、４２…部分保護膜、４４…追加膜、５０Ｓ…ソース電極、５０Ｄ…ドレイン電極、６０…層間絶縁膜、７０…配線層、Ａ…第１領域、Ｂ…第２領域、Ｃ…第３領域。   DESCRIPTION OF SYMBOLS 11 ... Substrate, 20 ... Gate electrode, 30 ... Gate insulating film, 40 ... Organic semiconductor layer, 41 ... Channel region, 41A ... Upper end part of channel region, 42 ... Partial protection film, 44 ... Additional film, 50S ... Source electrode, 50D ... Drain electrode, 60 ... Interlayer insulating film, 70 ... Wiring layer, A ... First region, B ... Second region, C ... Third region.

Claims (20)

有機半導体層の上にソース電極およびドレイン電極を備え、
前記有機半導体層の前記ソース電極と前記ドレイン電極との間のチャネル領域の上端部が、少なくとも２種の異なる材料組成を持つ非連続的な領域を含む
薄膜トランジスタ。 A source electrode and a drain electrode are provided on the organic semiconductor layer,
A thin film transistor in which an upper end portion of a channel region between the source electrode and the drain electrode of the organic semiconductor layer includes a discontinuous region having at least two different material compositions. 前記チャネル領域の上端部は、前記非連続的な領域として、前記ソース電極近傍および前記ドレイン電極近傍の第１領域と、前記第１領域に挟まれた第２領域とを有する
請求項１記載の薄膜トランジスタ。 The upper end portion of the channel region includes, as the discontinuous region, a first region near the source electrode and the drain electrode, and a second region sandwiched between the first regions. Thin film transistor. 前記非連続的な領域のそれぞれの直上に位置する膜の種類が異なる
請求項１記載の薄膜トランジスタ。 The thin film transistor according to claim 1, wherein the types of films located immediately above the discontinuous regions are different. 前記第１領域の直上に位置する膜は、ダイポールまたは電荷移動により前記有機半導体層にキャリアを誘起することが可能である
請求項２記載の薄膜トランジスタ。 The thin film transistor according to claim 2, wherein the film positioned immediately above the first region can induce carriers in the organic semiconductor layer by dipole or charge transfer. 有機半導体層の上にソース電極およびドレイン電極を備え、
前記有機半導体層の前記ソース電極と前記ドレイン電極との間のチャネル領域の上端部が、少なくとも２種の非連続的な領域を有し、
前記非連続的な領域の少なくとも一つの膜抵抗が５×１０14Ω以上である
薄膜トランジスタ。 A source electrode and a drain electrode are provided on the organic semiconductor layer,
The upper end portion of the channel region between the source electrode and the drain electrode of the organic semiconductor layer has at least two discontinuous regions,
A thin film transistor in which at least one film resistance of the discontinuous region is 5 × 10 14 Ω or more. 前記チャネル領域の上端部は、前記非連続的な領域として、前記ソース電極近傍および前記ドレイン電極近傍の第１領域と、前記第１領域に挟まれた第２領域とを有する
請求項５記載の薄膜トランジスタ。 The upper end portion of the channel region includes, as the discontinuous region, a first region near the source electrode and the drain electrode, and a second region sandwiched between the first regions. Thin film transistor. 前記非連続的な領域のそれぞれの直上に位置する膜の種類が異なる
請求項５記載の薄膜トランジスタ。 The thin film transistor according to claim 5, wherein the types of films located immediately above each of the discontinuous regions are different. 前記第１領域の直上に位置する膜は、ダイポールまたは電荷移動により前記有機半導体層にキャリアを誘起することが可能である
請求項６記載の薄膜トランジスタ。 The thin film transistor according to claim 6, wherein the film located immediately above the first region can induce carriers in the organic semiconductor layer by a dipole or charge transfer. 有機半導体層の上にソース電極およびドレイン電極を備え、
前記有機半導体層の前記ソース電極と前記ドレイン電極との間のチャネル領域の膜厚が非連続に変化している
薄膜トランジスタ。 A source electrode and a drain electrode are provided on the organic semiconductor layer,
A thin film transistor in which a film thickness of a channel region between the source electrode and the drain electrode of the organic semiconductor layer changes discontinuously. 前記チャネル領域の上端部は、前記非連続的な膜厚の変化として、前記ソース電極近傍および前記ドレイン電極近傍の第１領域と、前記第１領域に挟まれた第２領域とを有すると共に、前記第１領域と前記第２領域との間に段差を有する
請求項９記載の薄膜トランジスタ。 The upper end portion of the channel region has, as the discontinuous film thickness change, a first region near the source electrode and the drain electrode, and a second region sandwiched between the first regions, The thin film transistor according to claim 9, wherein a step is provided between the first region and the second region. 前記膜厚が非連続に変化している領域のそれぞれの直上に位置する膜の種類が異なる
請求項９記載の薄膜トランジスタ。 The thin film transistor according to claim 9, wherein the types of films located immediately above each of the regions where the film thickness changes discontinuously are different. 前記第１領域の直上に位置する膜は、ダイポールまたは電荷移動により前記有機半導体層にキャリアを誘起することが可能である
請求項１０記載の薄膜トランジスタ。 The thin film transistor according to claim 10, wherein the film located immediately above the first region can induce carriers in the organic semiconductor layer by a dipole or charge transfer. 有機半導体層を形成する工程と、
前記有機半導体層のチャネル領域の一部に保護膜を形成する工程と、
前記有機半導体層および前記保護膜の表面にソース・ドレイン電極材料膜を形成する工程と、
前記ソース・ドレイン電極材料膜のうち前記チャネル領域上に形成された部分を除去することによりソース電極およびドレイン電極を形成すると共に、前記チャネル領域の上端部に、少なくとも２種の異なる材料組成を持つ非連続的な領域を形成する工程と
を含む薄膜トランジスタの製造方法。 Forming an organic semiconductor layer;
Forming a protective film on a part of the channel region of the organic semiconductor layer;
Forming a source / drain electrode material film on the surface of the organic semiconductor layer and the protective film;
A source electrode and a drain electrode are formed by removing a portion of the source / drain electrode material film formed on the channel region, and at least two different material compositions are formed on the upper end portion of the channel region. Forming a non-continuous region. A method of manufacturing a thin film transistor. 有機半導体層を形成する工程と、
前記有機半導体層のチャネル領域の一部に保護膜を形成する工程と、
前記有機半導体層および前記保護膜の表面にソース・ドレイン電極材料膜を形成する工程と、
前記ソース・ドレイン電極材料膜のうち前記チャネル領域上に形成された部分を除去することによりソース電極およびドレイン電極を形成すると共に、前記チャネル領域の上端部に、少なくとも２種の非連続的な領域を設け、
前記非連続的な領域の少なくとも一つの膜抵抗を５×１０14Ω以上とする工程と
を含む薄膜トランジスタの製造方法。 Forming an organic semiconductor layer;
Forming a protective film on a part of the channel region of the organic semiconductor layer;
Forming a source / drain electrode material film on the surface of the organic semiconductor layer and the protective film;
A source electrode and a drain electrode are formed by removing a portion of the source / drain electrode material film formed on the channel region, and at least two discontinuous regions are formed at the upper end of the channel region. Provided,
And a step of setting at least one film resistance of the discontinuous region to 5 × 10 14 Ω or more. 有機半導体層を形成する工程と、
前記有機半導体層のチャネル領域の一部に保護膜を形成する工程と、
前記有機半導体層および前記保護膜の表面にソース・ドレイン電極材料膜を形成する工程と、
前記ソース・ドレイン電極材料膜のうち前記チャネル領域上に形成された部分を除去することによりソース電極およびドレイン電極を形成すると共に、前記チャネル領域の膜厚を非連続に変化させる工程と
を含む薄膜トランジスタの製造方法。 Forming an organic semiconductor layer;
Forming a protective film on a part of the channel region of the organic semiconductor layer;
Forming a source / drain electrode material film on the surface of the organic semiconductor layer and the protective film;
Forming a source electrode and a drain electrode by removing a portion of the source / drain electrode material film formed on the channel region, and changing a film thickness of the channel region discontinuously. Manufacturing method. 前記保護膜を形成する工程において、前記保護膜と前記チャネル領域の端との間に有意な間隔を設け、
前記ソース電極および前記ドレイン電極を形成する工程において、前記チャネル領域の上端部に、前記非連続的な領域として、前記ソース電極近傍および前記ドレイン電極近傍の第１領域と、前記第１領域に挟まれた第２領域とを形成する
請求項１３記載の薄膜トランジスタの製造方法。 In the step of forming the protective film, a significant interval is provided between the protective film and the end of the channel region,
In the step of forming the source electrode and the drain electrode, the first region near the source electrode and the drain electrode is sandwiched between the first region and the discontinuous region at the upper end of the channel region. The method for manufacturing a thin film transistor according to claim 13, wherein the second region is formed. 前記保護膜を形成したのち、前記ソース・ドレイン電極材料膜を形成する前に、前記有機半導体層の前記保護膜から露出した領域の表面にドーピングを行う工程を含む
を含む請求項１３記載の薄膜トランジスタの製造方法。 The thin film transistor according to claim 13, further comprising a step of doping the surface of the organic semiconductor layer exposed from the protective film before forming the source / drain electrode material film after forming the protective film. Manufacturing method. 前記ソース電極および前記ドレイン電極を形成したのち、前記保護膜を除去する工程を含む
請求項１３記載の薄膜トランジスタの製造方法。 The method for manufacturing a thin film transistor according to claim 13, further comprising a step of removing the protective film after forming the source electrode and the drain electrode. 前記ソース電極および前記ドレイン電極を形成したのち、前記保護膜を残す
請求項１３記載の薄膜トランジスタの製造方法。 The method for manufacturing a thin film transistor according to claim 13, wherein the protective film is left after forming the source electrode and the drain electrode. 薄膜トランジスタを備え、
前記薄膜トランジスタは、有機半導体層の上にソース電極およびドレイン電極を備え、
前記有機半導体層の前記ソース電極と前記ドレイン電極との間のチャネル領域の上端部が、少なくとも２種の異なる材料組成を持つ非連続的な領域を含む
電子機器。 A thin film transistor,
The thin film transistor includes a source electrode and a drain electrode on an organic semiconductor layer,
An electronic device, wherein an upper end portion of a channel region between the source electrode and the drain electrode of the organic semiconductor layer includes a discontinuous region having at least two different material compositions.
JP2012201314A 2012-09-13 2012-09-13 Thin film transistor and manufacturing method of the same, and electronic apparatus Pending JP2014056955A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012201314A JP2014056955A (en) 2012-09-13 2012-09-13 Thin film transistor and manufacturing method of the same, and electronic apparatus
PCT/JP2013/004868 WO2014041744A1 (en) 2012-09-13 2013-08-15 Thin film transistor, method of manufacturing the same, and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012201314A JP2014056955A (en) 2012-09-13 2012-09-13 Thin film transistor and manufacturing method of the same, and electronic apparatus

Publications (1)

Publication Number Publication Date
JP2014056955A true JP2014056955A (en) 2014-03-27

Family

ID=49213035

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012201314A Pending JP2014056955A (en) 2012-09-13 2012-09-13 Thin film transistor and manufacturing method of the same, and electronic apparatus

Country Status (2)

Country Link
JP (1) JP2014056955A (en)
WO (1) WO2014041744A1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014192282A1 (en) * 2013-05-29 2014-12-04 和光純薬工業株式会社 Organic thin film transistor
JP2020524396A (en) * 2017-05-26 2020-08-13 カウンシル オブ サイエンティフィック アンド インダストリアル リサーチ Porphyrin-fullerene assembly and its use

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111613521B (en) * 2020-05-08 2022-04-05 中国科学院宁波材料技术与工程研究所 Compound film, preparation method and application thereof

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102224580B (en) * 2008-11-28 2016-03-02 索尼公司 Method for fabricating thin film transistor, thin-film transistor and electronic installation
JP2011187626A (en) 2010-03-08 2011-09-22 Sony Corp Thin film transistor and electronic apparatus
DE102011103803A1 (en) * 2010-07-07 2012-02-02 Sony Corporation Thin film transistor for display apparatus of electronic device e.g. TV, has contact layer arranged between organic semiconductor layer and source/drain electrode
DE102010031979B4 (en) * 2010-07-22 2014-10-30 Novaled Ag Semiconductor device, method for its production, use of the semiconductor device and inverter with two semiconductor devices
JP5655421B2 (en) * 2010-08-06 2015-01-21 ソニー株式会社 Semiconductor device, display device, and electronic device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014192282A1 (en) * 2013-05-29 2014-12-04 和光純薬工業株式会社 Organic thin film transistor
JPWO2014192282A1 (en) * 2013-05-29 2017-02-23 和光純薬工業株式会社 Organic thin film transistor
JP2020524396A (en) * 2017-05-26 2020-08-13 カウンシル オブ サイエンティフィック アンド インダストリアル リサーチ Porphyrin-fullerene assembly and its use
JP7254033B2 (en) 2017-05-26 2023-04-07 カウンシル オブ サイエンティフィック アンド インダストリアル リサーチ Assemblies of porphyrin-fullerenes and their uses

Also Published As

Publication number Publication date
WO2014041744A1 (en) 2014-03-20

Similar Documents

Publication Publication Date Title
JP5429454B2 (en) Thin film transistor manufacturing method and thin film transistor
US9214496B2 (en) Transistor, display, and electric apparatus
US8859326B2 (en) Thin film transistor and method of fabricating the same using an organic semconductor layer and an organic acceptor-donor layer
WO2014050457A1 (en) Electronic device, image display device, sensor and method for manufacturing electronic device
JP5655421B2 (en) Semiconductor device, display device, and electronic device
KR101427707B1 (en) Organic thin film transistor substrate and method of manufacturing the same
JP2013045971A (en) Thin-film transistor, method for manufacturing the same, and electronic device
US9634271B2 (en) Semiconductor device, method of manufacturing the same, and electronic apparatus
US8884313B2 (en) Transistor, method of manufacturing transistor, display unit, and electronic apparatus
JP2014056955A (en) Thin film transistor and manufacturing method of the same, and electronic apparatus
US20120032174A1 (en) Semiconductor device, display device and electronic device
JP5948814B2 (en) Transistor, display device and electronic device
WO2014038132A1 (en) Method of manufacturing semiconductor device, semiconductor device, and electronic apparatus
WO2015137022A1 (en) Electronic device and method for manufacturing same
JP5884306B2 (en) THIN FILM TRANSISTOR, MANUFACTURING METHOD THEREOF, AND ELECTRONIC DEVICE
TWI463669B (en) Thin film transistor, method of manufacturing thin film transistor, display device, and electronic equipment
JP2013089760A (en) Laminated structure, organic semiconductor element, wiring, display device, and method for manufacturing organic semiconductor element
KR101510898B1 (en) Organic thin film transitor
JP2012059757A (en) Semiconductor device manufacturing method, semiconductor device, display device and electronic apparatus
WO2013153998A1 (en) Electronic device, method for manufacturing same, and image display device