JP2014056374A - 情報処理装置 - Google Patents

Abstract

【課題】一つの外部端子に互いに異なる複数の機能を割り当て、その複数の機能を時分割で切り替える。
【解決手段】情報処理装置（１０）は、外部端子（１５）を有する第１機能部（１）と、上記第１機能部の上記外部端子に共通接続された第２機能部（２）及び第３機能部（３）とを含む。上記第１機能部は、上記第２機能部に対応する第１内部回路（１１）と、上記第３機能部に対応する第２内部回路（１２）と、上記第１内部回路と上記第２内部回路とを選択可能なスイッチ（１３）と、上記スイッチの動作を制御するスイッチ制御回路（１４）とを含む。上記スイッチ制御回路は、上記第２機能部がイネーブル状態の期間に、上記第１内部回路が上記第２機能部に接続されるように上記スイッチを制御する。上記スイッチ制御回路は、上記第３機能部がイネーブル状態の期間に、上記第２内部回路が上記第３機能部に接続されるように上記スイッチを制御する。
【選択図】図１

Description

本発明は情報処理装置に関し、特にマイクロコンピュータを備えた組込みシステム（例えばスマートメータ）に好適に利用できるものである。

特許文献１には、アドレス信号の出力及びデータ信号の入出力兼用端子を備える中央処理装置ＩＣと接続する複数チップの機能を内蔵する半導体集積回路が示される。この半導体集積回路は、中央処理装置ＩＣの入出力兼用端子と接続する入出力端子と、同一種類の入出力が共通接続された複数のチップの入出力と、前記入出力端子と前記入出力とを選択的に接続して入出力を選択するインタフェース回路とを有する。

特開昭６３−１３７４６５号公報

マイクロコンピュータなどの半導体装置の外部端子には、基本的に１端子につき一つの機能が割り当てられている。外部端子数の低減を図るため、一つの端子に割り当てられた複数の機能の中からユーザオプションにより一つの機能を端子毎に選択できる場合もある。通常この機能選択は、電源投入直後のパワーオンリセット処理で行われる。従って、システム起動後は、リセットされない限り、端子機能の変更は不可能であるから、１端子につき一つの機能が割り当てられているのと変わらない。

特許文献１の技術は、共通のバス（ＡＤ０〜ＡＤ１５）に、ＤＭＡＣ機能チップや、割り込みコントローラチップ、タイマ回路チップなどの複数のチップを接続して、そのチップを選択的に使用する技術であり、一つの端子に、互いに異なる複数の機能を割り当てる技術ではない。例えば、デジタル信号の入出力端子は、デジタル信号の入出力機能を発揮するが、アナログ信号を取り込むために使用することはできない。

その他の課題と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。

課題を解決するための手段のうち代表的なものの概要を簡単に説明すれば下記の通りである。

すなわち、情報処理装置において、外部端子を有する第１機能部と、上記第１機能部の上記外部端子に共通接続された第２機能部及び第３機能部とを設ける。上記第１機能部は、上記第２機能部に対応する機能を発揮する第１内部回路と、上記第３機能部に対応する機能を発揮する第２内部回路と、上記第１内部回路と上記第２内部回路とを選択可能なスイッチと、上記スイッチの動作を制御するスイッチ制御回路とを含む。上記スイッチ制御回路は、上記第２機能部がイネーブル状態の期間に、上記第１内部回路が上記外部端子を介して上記第２機能部に接続されるように上記スイッチを制御する。また上記スイッチ制御回路は、上記第３機能部がイネーブル状態の期間に、上記第２内部回路が上記外部端子を介して上記第３機能部に接続されるように上記スイッチを制御する。

課題を解決するための手段のうち代表的なものによって得られる効果を簡単に説明すれば下記の通りである。

すなわち、一つの外部端子に互いに異なる複数の機能を割り当て、その複数の機能を時分割で切り替えるための技術を提供することができる。

情報処理装置の構成例ブロック図である。 図１に示される情報処理装置における主要部の動作タイミング図である。 情報処理装置の構成例ブロック図である。 情報処理装置が適用されたスマートメータの構成例ブロック図である。 図４における主要部の構成例ブロック図である。 図５における主要部の動作タイミング図である。 図４における主要部の構成例ブロック図である。 図７における主要部の動作タイミング図である。

１．実施の形態の概要
先ず、本願において開示される代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面中の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。

〔１〕代表的な実施の形態に係る情報処理装置（１０）は、外部端子（１５）を有する第１機能部（１）と、上記第１機能部の上記外部端子に共通接続された第２機能部（２）及び第３機能部（３）とを含む。上記第２機能部の機能と、上記第３機能部の機能とは互いに異なる。上記第１機能部は、上記第２機能部に対応する機能を発揮する第１内部回路（１１）と、上記第３機能部に対応する機能を発揮する第２内部回路（１２）と、上記第１内部回路と上記第２内部回路とを選択可能なスイッチ（１３）と、上記スイッチの動作を制御するスイッチ制御回路（１４）とを含む。上記スイッチ制御回路は、上記第２機能部がイネーブル状態の期間に、上記第１内部回路が上記外部端子を介して上記第２機能部に接続されるように上記スイッチを制御する。上記スイッチ制御回路は、上記第３機能部がイネーブル状態の期間に、上記第２内部回路が上記外部端子を介して上記第３機能部に接続されるように上記スイッチを制御する。

上記の構成によれば、第２機能部及び第３機能部が外部端子に共通接続され、第１内部回路と第２機能部との間での信号のやり取りと、第２内部回路と第３機能部との間での信号のやり取りとを時分割で行うことができる。換言すれば、外部端子の機能、すなわち、第２機能部からのアナログ信号を取り込むための機能と、第３機能部との間でデジタルデータのやり取りを行う機能とを時分割で切り替えることができる。これにより、第１内部回路と第２機能部との間での信号のやり取りを行うための外部端子と、第２内部回路と第３機能部との間での信号のやり取りを行うための外部端子とを別個に設ける必要がないので、第１機能部の外部端子数の減少を図ることができる。

〔２〕上記第３機能部は、上記第２機能部がイネーブル状態の期間中、上記外部端子から見てハイインピーダンス状態にされる。このようにすれば、上記第３機能部が上記外部端子に接続されていても、第１内部回路と第２機能部との間の信号のやり取りに悪影響を与えることはない。

〔３〕上記第２機能部は、上記第３機能部がイネーブル状態の期間中、上記外部端子から見てハイインピーダンス状態にされる。このようにすれば、上記第２機能部が上記外部端子に接続されていても、第２内部回路と第３機能部との間の信号のやり取りに悪影響を与えることはない。

〔４〕上記第１機能部は、マイクロコンピュータとすることができ、上記第２機能部は、アナログ信号を出力するセンサとすることができる。上記第３機能部は、上記第１機能部との間でデジタル信号のやり取りを行うサブマイクロコンピュータとすることができる。

〔５〕上記第１内部回路には、上記センサからのアナログ信号をデジタル信号に変換するためのアナログ・デジタル・コンバータを適用することができる。上記第２内部回路には、上記サブマイクロコンピュータとの間でデジタル信号の入出力を行うための入出力回路を適用することができる。

〔６〕別の実施の形態に係る情報処理装置は、外部端子（５３）を有する第１機能部（１０３）と、上記第１機能部の上記外部端子に共通接続された第２機能部（１０７）及び第３機能部（１０８）とを含む。上記第１機能部は、同期型シリアル通信におけるマスタとして機能するインタフェース部（４７）と、入力されたアナログ信号をデジタル信号に変換するアナログ・デジタル・コンバータ（４１）と、上記インタフェース部と上記アナログ・デジタル・コンバータとを選択可能なスイッチ（５６）と、上記スイッチの動作を制御するスイッチ制御回路（５７）とを含む。上記第２機能部は、上記インタフェース部からのスレーブセレクト信号（ＳＳＬ）によって選択されて上記同期型シリアル通信におけるスレーブとして機能する。上記第３機能部は、アナログ信号を出力するセンサとされる。上記スイッチ制御回路は、上記スレーブセレクト信号がイネーブル状態の期間に、上記インタフェース部が上記外部端子を介して上記スレーブに接続されるように上記スイッチを制御する。上記スイッチ制御回路は、上記スレーブセレクト信号がディスエーブル状態の期間に、上記アナログ・デジタル・コンバータが上記外部端子を介して上記センサに接続されるように上記スイッチを制御する。

かかる構成によれば、上記インタフェース部と上記スレーブとの間での信号のやり取りと、上記アナログ・デジタル・コンバータと上記センサとの間での信号のやり取りとを時分割で行うことができるので、上記〔１〕の場合と同様の作用効果を得ることができる。

〔７〕上記〔６〕において、上記第１機能部には、更に、上記スレーブと発光ダイオード（１０４）とが共通接続された第２外部端子（５２）と、信号の入出力を行う第２入出力回路（４５）と、上記インタフェース部と上記第２入出力回路とを選択可能な第２スイッチ（５５）とを設けることができる。そして上記スイッチ制御回路は、上記スレーブセレクト信号がイネーブル状態の期間に、上記インタフェース部が上記第２外部端子を介して上記スレーブに接続されるように制御する。また上記スイッチ制御回路は、上記スレーブセレクト信号がディスエーブル状態の期間に、上記第２入出力回路が上記第２外部端子を介して上記発光ダイオードに接続されるように上記第２スイッチを制御する。

かかる構成によれば、上記インタフェース部と上記スレーブとの間での信号のやり取りと、上記第２入出力回路から上記発光ダイオードへの信号供給とを時分割で行うことができる。

〔８〕別の実施の形態に係る情報処理装置は、外部端子（７２）を有する第１機能部（１０３）と、上記第１機能部の上記外部端子に共通接続された第２機能部（１１０）及び第３機能部（１０９）とを含む。上記第１機能部は、シリアルクロック信号に基づく同期型シリアル通信におけるマスタとして機能するインタフェース部（４８）と、入力されたアナログ信号をデジタル信号に変換するアナログ・デジタル・コンバータ（４１）とを含む。さらに上記第１機能部は、上記インタフェース部と上記アナログ・デジタル・コンバータとを選択可能なスイッチ（７３）と、上記スイッチの動作を制御するスイッチ制御回路（８０）とを含む。上記第２機能部は、シリアルクロック信号に基づく同期型シリアル通信におけるスレーブとして機能する。上記第３機能部は、ブレーカ（１０９）に内蔵されたセンサとされる。このセンサは、ブレーカの状態をアナログ信号で出力する。上記スイッチ制御回路は、上記シリアルクロック信号が形成されている期間に、上記インタフェース部が上記外部端子を介して上記スレーブに接続されるように上記スイッチを制御する。上記スイッチ制御回路は、上記シリアルクロック信号が形成されていない期間に、上記アナログ・デジタル・コンバータが上記外部端子を介して上記センサに接続されるように上記スイッチを制御する。

かかる構成によれば、上記インタフェース部と上記スレーブとの間での信号のやり取りと、上記アナログ・デジタル・コンバータと上記センサとの間での信号のやり取りとを時分割で行うことができるので、上記〔１〕の場合と同様の作用効果を得ることができる。

２．実施の形態の詳細
実施の形態について更に詳述する。

《実施の形態１》
図１には、情報処理装置の構成例が示される。

図１に示される情報処理装置１０は、第１機能部１、第２機能部２、第３機能部３を含み、それらが、図示しないボードに載置されて成る。第１機能部１は、特に制限されないが、情報処理のための所定のプログラムを実行するマイクロコンピュータ（以下、「マイコン」という）である。この第１機能部１には、多数の外部端子が設けられているが、図１においては例示的に外部端子１５，１６が示される。第２機能部２及び第３機能部３は、第１機能部１の外部に配置される。第２機能部２及び第３機能部３は、外部端子１５に共通接続される。

第１機能部１の内部回路には、第１内部回路１１、第２内部回路１２、スイッチ１３及びスイッチ制御回路１４が設けられる。第１内部回路１１は、上記第２機能部との関係で所定の機能を発揮する。第２内部回路１２は、第３機能部３との関係で所定の機能を発揮する。スイッチ１３は、第１内部回路１１と、第２内部回路１２とを選択に外部端子１５に接続する。このスイッチ１３の選択動作は、スイッチ制御回路１４によって制御される。

スイッチ制御回路１４は、外部端子１６を介して第２機能部２又は第３機能部３から伝達された制御信号ＣＮＴの論理レベルに応じてスイッチ１３の選択動作を制御する。制御信号ＣＮＴは、第２機能部２や第３機能部３のイネーブル状態やディスエーブル状態を示している。スイッチ制御回路１４は、第２機能部２がイネーブル状態の期間に、第１内部回路１１が外部端子１５を介して第２機能部２に接続されるようにスイッチ１３の選択動作を制御し、また、第３機能部３がイネーブル状態の期間に、第２内部回路１２が外部端子１５を介して第３機能部３に接続されるように上記スイッチを制御する。

図２には、図１に示される情報処理装置１０における主要部の動作タイミング例が示される。

図２に示される例では、第２機能部２がイネーブル状態のとき制御信号ＣＮＴがハイレベルにされ、第３機能部３がイネーブル状態のとき、制御信号ＣＮＴがローレベルにされる。

制御信号ＣＮＴがハイレベルのとき、スイッチ制御回路１４の制御下で第１内部回路１１がスイッチ１３を介して外部端子１５に接続される。この状態で、第１内部回路１１と第２機能部２との間で信号のやり取りが可能になる。尚、第３機能部３は、第２機能部２がイネーブル状態のとき、ディスエーブル状態にされ、外部端子１５から見てハイインピーダンス状態にされる。

制御信号ＣＮＴがローレベルのとき、スイッチ制御回路１４の制御下で第２内部回路１２がスイッチ１３を介して外部端子１５に接続される。この状態で、第２内部回路１２と第３機能部３との間で信号のやり取りが可能になる。尚、第２機能部２は、第３機能部３がイネーブル状態のとき、ディスエーブル状態にされ、外部端子１５から見てハイインピーダンス状態にされる。

図３には、図１に示される情報処理装置１０における各部の具体例が示される。

図３に示される例によれば、第２機能部２は、自然現象や人工物の機械的・電磁気的・熱的・音響的・化学的性質等を検出してその検出結果をアナログ形式で出力するためのセンサとされ、第３機能部３は、上記第１機能部１との間でデジタル信号のやり取りを可能とするサブマイクロコンピュータ（「サブマイコン」という）とされる。このサブマイコンには、特に制限されないが、所定のプログラムを実行することにより、第１機能部１（マイコン）の故障を検出するための機能を発揮させることができる。第１内部回路１１は、第２機能部２であるセンサからのアナログ信号をデジタル信号に変換するためのアナログ・デジタル・コンバータ（「ＡＤＣ」という）とされる。第２内部回路１２は、第３機能部３であるサブマイコンとの間でデジタル信号のやり取りを行うための汎用入出力回路（「ＧＰＩＯ」という）とされる。

かかる構成によれば、制御信号ＣＮＴがハイレベルのとき、スイッチ制御回路１４の制御下でＡＤＣ１１がスイッチ１３を介して外部端子１５に接続される。この状態で、ＡＤＣ１１と、センサ２との間で信号のやり取りが可能になる。つまり、センサ２から出力されたアナログ信号が外部端子１５及びスイッチ１３を介してＡＤＣ１１に伝達され、そこでデジタル信号に変換される。また、制御信号ＣＮＴがローレベルのとき、スイッチ制御回路１４の制御下でＧＰＩＯ１２がスイッチ１３を介して外部端子１５に接続される。この状態で、ＧＰＩＯ１２とサブマイコン３との間で、各種情報のやり取りが可能になる。

尚、制御信号ＣＮＴが第１機能部（マイコン）１内で形成することができる場合には、外部端子１６は不要となる。

実施の形態１によれば以下の作用効果が得られる。

（１）第２機能部２及び第３機能部３が外部端子１５に共通接続され、第１内部回路（ＡＤＣ）１１と第２機能部（センサ）２との間での信号のやり取りと、第２内部回路（ＧＰＩＯ）１２と第３機能部（サブマイコン）３との間での信号のやり取りとを時分割で行うことができる。換言すれば、外部端子１５の機能、すなわち、第２機能部（センサ）２からのアナログ信号を取り込むための機能と、第３機能部（サブマイコン）３との間でデジタルデータのやり取りを行う機能とを時分割で切り替えることができる。

（２）上記（１）の作用効果により、第１内部回路（ＡＤＣ）１１と第２機能部（センサ）２との間での信号のやり取りを行うための外部端子と、第２内部回路（ＧＰＩＯ）１２と第３機能部（サブマイコン）３との間での信号のやり取りを行うための外部端子とを別個に設ける必要がないので、第１機能部（マイコン）１の外部端子数の減少を図ることができる。

《実施の形態２》
図４には、情報処理装置が適用されたスマートメータが示される。

スマートメータ１００は、通信機能やほかの機器の管理機能を有する電力メータを含むシステムとされる。事業所や家庭内に、このスマートメータ１００が設置されることで、エネルギーの利用状況をリアルタイムに把握することができる。

スマートメータ１００は、電力計測用ＩＣ（Integrated Circuit）１０１、ＬＣＤ（Liquid Crystal Display）パネル１０２、マイコン１０３、ＬＥＤ（Light Emitting Diode；発光ダイオード）１０４、タイムスタンプ部１０５、キーボタン１０６を有する。さらにスマートメータ１００は、ＥＥＰＲＯＭ（Electrically Erasable Programmable Read-Only Memory）１０７、温度センサ（Temp sensor）１０８、ブレーカ（Breaker）１０９、時計部（RTC）１１０、シリアル通信用コネクタ１１１を有する。

電力計測用ＩＣ１０１は、配線に流れる電流に基づいて電力計測を行うための半導体集積回路である。電力計測用ＩＣ１０１での測定結果はマイコン１０３に伝達される。ＬＣＤパネル１０１は、各種情報の液晶表示を行う。マイコン１０３は、このスマートメータ１００全体の動作制御を行う。ＬＥＤ１０４は、マイコン１０３の出力信号に基づいてスマートメータ１００の状態を発光表示するのに用いられる。タイムスタンプ部１０５は、スマートメータ１００での電力測定情報に付されるタイムスタンプ情報を生成する。キーボタン１０６は、スマートメータ１００に対して各種情報を入力するのに用いられる。ＥＥＰＲＯＭ１０７は、スマートメータ１００での測定情報を保持するための不揮発性メモリとされる。温度センサ１０８は、スマートメータ１００の内部温度を検出する。ブレーカ１０９は、電気の使いすぎや、ショートにより過電流が流れると自動的に電気を遮断する。この遮断状態は、ブレーカ１０９の内部に設けられたセンサによって検知され、その検知結果は、アナログ形式でマイコン１０３に伝達されるようになっている。マイコン１０３は、この伝達された信号によってブレーカ１０９の状態を把握する。時計部１１０は、時計専用の半導体集積回路であり、スマートメータ１００の電源が切られても、内蔵バッテリからの電源供給によって動作する。シリアル通信用コネクタ１１１は、外部装置との間でシリアル通信を可能にするもので、例えばシリアル通信規格の一つであるＲＳ−４８５に対応するものとされる。

マイコン１０３には、ＣＰＵ（Central Processing Unit）４０、ＡＤＣ４１、タイマ（Timer）４２、ＲＯＭ（Read Only Memory）４３、ＲＡＭ（Random Access Memory）４４が設けられる。またマイコン１０３には、ＧＰＩＯ（General Purpose Input/Output）部４５、及びＵＡＲＴ（Universal Asynchronous Receiver Transmitter）４６が設けられる。さらにマイコン１０３には、ＳＰＩ（Serial Peripheral Interface）部４７、及びＩ２Ｃ（Inter-Integrated Circuit）部４８が設けられる。

ＣＰＵ４０は、プログラムに従って所定の演算処理を行う。ＡＤＣ４１は、入力されたアナログ信号をデジタル信号に変換する。タイマ４２は、ＣＰＵ４１における演算処理での時間計測に用いられる。ＲＯＭ４３には、ＣＰＵ４１で実行されるプログラムが格納される。ＲＡＭ４４は、ＣＰＵ４４での演算処理の作業領域などに利用される。ＧＰＩＯ部４５は、汎用入出力回路とされ、設定次第で様々な用途に利用できる。ＵＡＲＴ４６は、調歩同期方式によるシリアル信号をパラレル信号に変換したり、その逆方向の変換を行うための回路である。ＳＰＩ部４７やＩ２Ｃ部４８は、それぞれ同期型のシリアル通信インタフェース回路とされる。ＳＰＩ部４７やＩ２Ｃ部４８は、非同期式シリアル通信（ＲＳ−２３２Ｃなどのシリアル通信）に比べて、高速で通信でき、また複数のスレーブを接続することができる。

図５には、図４における主要部の構成例が示される。

図５において情報処理装置１０は、マイコン１０３と、ＥＥＰＲＯＭ１０７、温度センサ１０８を含んで成る。

マイコン１０３内のＳＰＩ部４７は、同期型シリアル通信におけるマスタ（ＳＰＩ Ｍａｓｔｅｒ）として機能する。ＳＰＩ部４７は、ＳＰＩバス６４を介して複数のスレーブ（ＳＰＩ Ｓｌａｖｅ）に結合される。図５には、ＳＰＩバス６４に接続された複数のスレーブのうちの一例としてＥＥＰＲＯＭ１０７が示される。マイコン１０３は、スレーブを選択するためにスレーブセレクト信号ＳＳＬをイネーブル状態にする。例えばＥＥＰＲＯＭ１０７に対応するスレーブセレクト信号ＳＳＬをイネーブル状態にすることによって、ＥＥＰＲＯＭ１０７が選択される。ＳＰＩは、３線式シリアルインタフェースである。シリアルクロック信号ＳＣＫ、マスタからスレーブへ伝達されるシリアル信号ＭＯＳＩ、スレーブからマスタへ伝達されるシリアル信号ＭＩＳＯを含む。シリアルクロック信号ＳＣＫは、マイコン１０３の外部端子５１を介してＥＥＰＲＯＭ１０７に供給される。シリアル信号ＭＯＳＩは、マイコン１０３の外部端子５２を介してＥＥＰＲＯＭ１０７に供給される。シリアル信号ＭＩＳＯは、マイコン１０３の外部端子５３を介してマイコン１０３内のＳＰＩ部４７に伝達される。スレーブセレクト信号ＳＳＬは、マイコン１０３の外部端子５４を介してＥＥＰＲＯＭ１０７に供給される。

ＳＰＩ部４７におけるシリアル信号出力端子５８と、ＧＰＩＯ部４５の出力端子６０とは、スイッチ５５によって選択的に外部端子５２に接続される。この外部端子５２には、ＬＥＤ１０４と、ＥＥＰＲＯＭ１０７のシリアル信号入力端子６２とが共通接続される。また、ＳＰＩ部４７におけるシリアル信号入力端子５９と、ＡＤＣ４１のアナログ信号入力端子６１は、スイッチ５６により選択的に外部端子５３に接続される。この外部端子５３には、ＥＥＰＲＯＭ１０７のシリアル信号入力端子６３と、温度センサ１０８とが共通接続される。スイッチ５５，５６の選択動作は、スイッチ制御回路５７によって制御される。スイッチ制御回路５７は、スレーブセレクト信号ＳＳＬがローレベル（イネーブル状態）のとき、スイッチ５５によってＳＰＩ部４７におけるシリアル信号出力端子５８を選択させ、スイッチ５６によってＳＰＩ部４７におけるシリアル信号入力端子５９を選択させる。スイッチ制御回路５７は、スレーブセレクト信号ＳＳＬがハイレベル（ディスエーブル状態）のとき、スイッチ５５によってＧＰＩＯ部４５の出力端子６０を選択させ、スイッチ５６によってＡＤＣ４１のアナログ信号入力端子６１を選択させる。

図６には、図５における主要部の動作タイミングが示される。

マイコン１０３により、スレーブセレクト信号ＳＳＬがイネーブル状態（ローレベル）にされている場合には、スイッチ５５によってＳＰＩ部４７におけるシリアル信号出力端子５８が選択され、スイッチ５６によってシリアル信号入力端子５９が選択される。これにより、マイコン１０３におけるＳＰＩ部４７と、ＥＥＰＲＯＭ１０７との間で、シリアルクロック信号ＳＣＬＫに基づく同期型シリアル通信が可能になる。

マイコン１０３により、スレーブセレクト信号ＳＳＬがディスエーブル状態（ハイレベル）にされている場合には、スイッチ５５によってＧＰＩＯ部４５の出力端子６０が選択され、スイッチ５６によってＡＤＣ４１のアナログ信号入力端子６１が選択される。スレーブセレクト信号ＳＳＬがディスエーブル状態の場合、マイコン１０３のＳＰＩ部４７からＥＥＰＲＯＭ１０７へのシリアルクロックＳＣＬＫの供給は停止され、ＥＥＰＲＯＭ１０７におけるシリアル信号入力端子６２及びシリアル信号入力端子６３は、ハイインピーダンス状態にされる。スイッチ５５によってＧＰＩＯ部４５の出力端子６０が選択されることにより、ＧＰＩＯ４５の出力信号に従って、ＬＥＤ１０４を駆動することができる。スイッチ５６によってＡＤＣ４１のアナログ信号入力端子６１が選択されることにより、温度センサ１０８からのアナログ信号をＡＤＣ４１に伝達することができる。これにより、温度センサ１０８による温度検出結果をマイコン１０３での情報処理に反映させることができる。

実施の形態２によれば、ＥＥＰＲＯＭ１０７のシリアル信号入力端子６２及びＬＥＤ１０４が外部端子５２に共通接続され、ＥＥＰＲＯＭ１０７のシリアル信号入力端子６３及び温度センサ１０８が外部端子５３に共通接続される。そして、スイッチ制御回路５７により、スレーブセレクト信号ＳＳＬに基づいて、スイッチ５５，５６の選択動作が制御されることにより、同期型のシリアル通信と、ＬＥＤ１０４の駆動とを外部端子５２を介して時分割で行うことができる。また、同期型のシリアル通信と温度センサ１０８からのアナログ信号の取り込みとを外部端子５３を介して時分割で行うことができる。このよう外部端子５２，５３が時分割で使用されることにより、実施の形態１の場合と同様に、マイコン１０３の外部端子の減少を図ることができる。

《実施の形態３》
図７には、マイコン１０３における主要部の構成例が示される。

図７において情報処理装置１０は、マイコン１０３、時計部１１０、ブレーカ１０９を含んで成る。

マイコン１０３内のＩ２Ｃ部４８は、シリアルクロック信号ＳＣＬと双方向のシリアルデータＳＤＡとで同期型のシリアル通信を行う。Ｉ２Ｃ部４８は、この同期型通信におけるマスタ（Ｉ２Ｃ Ｍａｓｔｅｒ）として機能する。Ｉ２Ｃ部４８は、Ｉ２Ｃバス７９を介して複数のスレーブ（Ｉ２Ｃ Ｓｌａｖｅ）に結合される。時計部１１０は、Ｉ２Ｃバス７９に結合された複数のスレーブのうちの一例とされる。Ｉ２Ｃバス７９は、抵抗７７，７８によって、電源Ｖｄｄにプルアップされている。個々のスレーブには、識別用のアドレスが設定されており、Ｉ２Ｃバス７９のデータ中に含まれるアドレスによって、Ｉ２Ｃ部４８の通信相手が特定されるようになっている。Ｉ２Ｃでは、データ転送を行う際にマスタ又はスレーブによってシリアルクロック信号が形成される。また、１バイト転送毎に受信側からアクノリッジ信号が返送されて、マスタ・スレーブ間で互いに確認を取りながらデータ転送が行われる。

マイコン１０３における外部端子７１には、Ｉ２Ｃ部４８におけるシリアルクロック出力端子７４が接続される。マイコン１０３における外部端子７２には、Ｉ２Ｃ部４８におけるシリアルデータ入出力端子７５と、ＡＤＣ４１のアナログ信号入力端子７６がスイッチ７３を介して選択的にマイコン１０３における外部端子７２に接続される。この外部端子７２には、時計部１１０におけるシリアルデータ入出力端子８１と、ブレーカ１０９のアナログ信号出力端子８２が共通接続されている。

図８には、図７における主要部の動作タイミングが示される。

スイッチ制御回路８０は、シリアルクロック信号ＳＣＬをモニタしており、Ｉ２Ｃ部４８４８又は時計部１１０によってシリアルクロック信号ＳＣＬが形成されている期間は、スイッチ７３によってＩ２Ｃ部４８におけるシリアルデータ入出力端子７５を選択させる。これにより、Ｉ２Ｃ部４８と時計部１１０との間で、シリアルデータＳＤＡのやり取りが可能になる。

スイッチ制御回路８０は、Ｉ２Ｃ部４８４８又は時計部１１０によってシリアルクロック信号ＳＣＬが形成されていない期間は、Ｉ２Ｃバス７９が未使用状態であるため、スイッチ７３によってＡＤＣ４１のアナログ信号入力端子７６を選択させる。これにより、ブレーカ１０９からのアナログ信号が外部端子７２を介してＡＤＣ４１に伝達される。

このように、Ｉ２Ｃによる同期型のシリアル通信とブレーカ１０９からのアナログ信号の取り込みとを外部端子７２を介して時分割で行うことができる。つまり、外部端子７２を同期用シリアル通信用とアナログ信号の取り込み用とに機能させることができる。このため、実施の形態３によれば、同期用シリアル通信用の外部端子と、アナログ信号の取り込み用の外部端子とを別個に設けるのに比べて、マイコン１０３の外部端子の減少を図ることができる。

以上本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。

例えば、第２機能部や第３機能部とは別に、更に多くの機能部を設け、それらを外部端子に共通接続することができる。また、その場合、第１内部回路や第２内部回路とは別に、上記機能部に対応する内部回路を第１機能部内に設け、上記外部端子との接続状態をスイッチによって切り替えると良い。

１ 第１機能部
２ 第２機能部
３ 第３機能部
１１ 第１内部回路
１２ 第２内部回路
１３ スイッチ
１４ スイッチ制御回路
１５，１６ 外部端子
４０ ＣＰＵ
４１ ＡＤＣ
４２ タイマ
４３ ＲＯＭ
４４ ＲＡＭ
４５ ＧＰＩＯ
４６ ＵＡＲＴ
４７ ＳＰＩ
４８ Ｉ２Ｃ
５１〜５４ 外部端子
５５，５６ スイッチ
５７ スイッチ制御回路
７１，７２ 外部端子
７３ スイッチ
８０ スイッチ制御回路
１０１ 電力計測用ＩＣ
１０２ ＬＣＤパネル
１０３ マイコン
１０４ ＬＥＤ
１０５ タイムスタンプ部
１０６ キーボタン
１０７ ＥＥＰＲＯＭ
１０８ 温度センサ
１０９ ブレーカ
１１０ 時計部
１１１ シリアル通信用コネクタ

Claims (8)

1. 外部端子を有する第１機能部と、
   上記第１機能部の上記外部端子に共通接続された第２機能部及び第３機能部と、を含み、
   上記第１機能部は、上記第２機能部に対応する機能を発揮する第１内部回路と、
   上記第３機能部に対応する機能を発揮する第２内部回路と、
   上記第１内部回路と上記第２内部回路とを選択可能なスイッチと、
   上記スイッチの動作を制御するスイッチ制御回路と、を含み、
   上記スイッチ制御回路は、上記第２機能部がイネーブル状態の期間に、上記第１内部回路が上記外部端子を介して上記第２機能部に接続されるように上記スイッチを制御し、
   上記スイッチ制御回路は、上記第３機能部がイネーブル状態の期間に、上記第２内部回路が上記外部端子を介して上記第３機能部に接続されるように上記スイッチを制御する、情報処理装置。
2. 上記第３機能部は、上記第２機能部がイネーブル状態の期間中、上記外部端子から見てハイインピーダンス状態にされる、請求項１記載の情報処理装置。
3. 上記第２機能部は、上記第３機能部がイネーブル状態の期間中、上記外部端子から見てハイインピーダンス状態にされる、請求項２記載の情報処理装置。
4. 上記第１機能部は、マイクロコンピュータとされ、
   上記第２機能部は、アナログ信号を出力するセンサとされ、
   上記第３機能部は、上記第１機能部との間でデジタル信号のやり取りを行うサブマイクロコンピュータとされる、請求項３記載の情報処理装置。
5. 上記第１内部回路は、上記センサからのアナログ信号をデジタル信号に変換するためのアナログ・デジタル・コンバータとされ、
   上記第２内部回路は、上記サブマイクロコンピュータとの間でデジタル信号の入出力を行うための入出力回路とされる、請求項４記載の情報処理装置。
6. 外部端子を有する第１機能部と、
   上記第１機能部の上記外部端子に共通接続された第２機能部及び第３機能部と、を含み、
   上記第１機能部は、同期型シリアル通信におけるマスタとして機能するインタフェース部と、
   入力されたアナログ信号をデジタル信号に変換するアナログ・デジタル・コンバータと、
   上記インタフェース部と上記アナログ・デジタル・コンバータとを選択可能なスイッチと、
   上記スイッチの動作を制御するスイッチ制御回路と、を含み、
   上記第２機能部は、上記インタフェース部からのスレーブセレクト信号によって選択されて上記同期型シリアル通信におけるスレーブとして機能し、
   上記第３機能部は、アナログ信号を出力するセンサとされ、
   上記スイッチ制御回路は、上記スレーブセレクト信号がイネーブル状態の期間に、上記インタフェース部が上記外部端子を介して上記スレーブに接続されるように上記スイッチを制御し、
   上記スイッチ制御回路は、上記スレーブセレクト信号がディスエーブル状態の期間に、上記アナログ・デジタル・コンバータが上記外部端子を介して上記センサに接続されるように上記スイッチを制御する、情報処理装置。
7. 上記情報処理装置は、発光ダイオードを備え、
   上記第１機能部は、上記スレーブと上記発光ダイオードとが共通接続された第２外部端子と、
   信号の入出力を行う第２入出力回路と、
   上記インタフェース部と上記第２入出力回路とを選択可能な第２スイッチと、を含み、
   上記スイッチ制御回路は、上記スレーブセレクト信号がイネーブル状態の期間に、上記インタフェース部が上記第２外部端子を介して上記スレーブに接続されるように制御し、
   上記スイッチ制御回路は、上記スレーブセレクト信号がディスエーブル状態の期間に、上記第２入出力回路が上記第２外部端子を介して上記発光ダイオードに接続されるように上記第２スイッチを制御する、請求項６記載の情報処理装置。
8. 外部端子を有する第１機能部と、
   上記第１機能部の上記外部端子に共通接続された第２機能部及び第３機能部と、を含み、
   上記第１機能部は、シリアルクロック信号に基づく同期型シリアル通信におけるマスタとして機能するインタフェース部と、
   入力されたアナログ信号をデジタル信号に変換するアナログ・デジタル・コンバータと、
   上記インタフェース部と上記アナログ・デジタル・コンバータとを選択可能なスイッチと、
   上記スイッチの動作を制御するスイッチ制御回路と、を含み、
   上記第２機能部は、シリアルクロック信号に基づく同期型シリアル通信におけるスレーブとして機能し、
   上記第３機能部は、アナログ信号を出力するセンサとされ、
   上記スイッチ制御回路は、上記シリアルクロック信号が形成されている期間に、上記インタフェース部が上記外部端子を介して上記スレーブに接続されるように上記スイッチを制御し、
   上記スイッチ制御回路は、上記シリアルクロック信号が形成されていない期間に、上記アナログ・デジタル・コンバータが上記外部端子を介して上記センサに接続されるように上記スイッチを制御する、情報処理装置。

Images