JP2014053614A - 発光ダイオード素子 - Google Patents
発光ダイオード素子 Download PDFInfo
- Publication number
- JP2014053614A JP2014053614A JP2013184585A JP2013184585A JP2014053614A JP 2014053614 A JP2014053614 A JP 2014053614A JP 2013184585 A JP2013184585 A JP 2013184585A JP 2013184585 A JP2013184585 A JP 2013184585A JP 2014053614 A JP2014053614 A JP 2014053614A
- Authority
- JP
- Japan
- Prior art keywords
- gan
- light emitting
- substrate
- emitting diode
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Led Devices (AREA)
Abstract
【課題】発光効率に優れ、白色ＬＥＤ用の励起光源に適したＧａＮ系発光ダイオード素子を提供することを目的とする。
【解決手段】ＧａＮ系発光ダイオード素子（１００）は、ｎ型導電性のｍ面ＧａＮ基板（１１０）と、該ｍ面ＧａＮ基板のおもて面上にＧａＮ系半導体を用いて形成された発光ダイオード構造（１２０）と、該ｍ面ＧａＮ基板の裏面に形成されたｎ側オーミック電極（Ｅ１００）とを有し、当該発光ダイオード素子に印加される順方向電流が２０ｍＡのときの順方向電圧が４．０Ｖ以下である。
【選択図】図１
【解決手段】ＧａＮ系発光ダイオード素子（１００）は、ｎ型導電性のｍ面ＧａＮ基板（１１０）と、該ｍ面ＧａＮ基板のおもて面上にＧａＮ系半導体を用いて形成された発光ダイオード構造（１２０）と、該ｍ面ＧａＮ基板の裏面に形成されたｎ側オーミック電極（Ｅ１００）とを有し、当該発光ダイオード素子に印加される順方向電流が２０ｍＡのときの順方向電圧が４．０Ｖ以下である。
【選択図】図１
Description
本発明は発光ダイオード素子に関し、とりわけ、ＧａＮ系半導体を用いて形成された発光構造を有するＧａＮ系発光ダイオード素子に関する。ＧａＮ系半導体は、一般式ＡｌａＩｎｂＧａ１−ａ−ｂＮ（０≦ａ≦１、０≦ｂ≦１、０≦ａ＋ｂ≦１）で表される化合物半導体であり、窒化物半導体、窒化物系化合物半導体などとも呼ばれる。
ＧａＮ系半導体を用いて形成されたダブルヘテロｐｎ接合型の発光構造をｍ面ＧａＮ基板上に有する半導体発光素子が公知である（非特許文献１〜４）。
非特許文献１〜３に開示されているのは発光ダイオード素子であり、いずれの素子においても、ｍ面ＧａＮ基板上にエピタキシャル成長により形成されたｎ型のＳｉドープＧａＮ層上にｎ側オーミック電極が形成されている。非特許文献４に開示されているのはレーザダイオード素子であり、ｍ面ＧａＮ基板の裏面にｎ側オーミック電極が形成されている。このレーザダイオード素子の閾値電流はＣＷ駆動時で３６ｍＡ、パルス駆動時で２８ｍＡであり、閾値電圧は約７〜８Ｖとなっている。
ＧａＮ基板上に発光構造を形成した発光素子においては、ＧａＮ基板の裏面に良好なｎ側オーミック電極を形成することが難しいといわれている（特許文献１〜６）。そこで、特許文献２に記載された方法では、ＧａＮ基板の裏面を粒径１０μｍ以上の研磨剤で研磨して粗くすることにより、該裏面上に形成するｎ側オーミック電極の接触抵抗の低減が図られている。また、特許文献３に記載された方法では、同じ目的のために、ＧａＮ基板の裏面をウェットエッチングまたはドライエッチングで粗くしている。一方、特許文献４によれば、ＧａＮ基板の厚さを落とすためにその裏面をグラインディング、ラッピングまたはポリッシングしたときにダメージ層が形成され、これが良好なオーミック電極の形成を阻害するとのことである。そこで、該特許文献４に記載の方法では、研磨加工後のＧａＮ基板の裏面をドライエッチングまたはウェットエッチングで削っている。しかし、特許文献５には、ウェットエッチングではこの目的は達成できなかったと記載されている。特許文献６に記載された方法では、ＧａＮ基板の裏面をドライエッチングして、機械研磨により発生した結晶欠陥を含む部分を削り取ることにより、ＧａＮ基板とｎ側オーミック電極との接触抵抗の低減が図られている。なお、これら特許文献１〜６に記載された知見や発明は、基本的にはｃ面ＧａＮ基板に関するものである。
金属ワイヤ、金属バンプまたはハンダのような給電部材が接合される部品として発光ダイオードに必須なのが、素子表面に金属材料を用いて形成される電極パッドである。電極パッドは光透過性を有さないので、発光構造を流れる電流が光取出し方向から見て電極パッドの影となる部位に集中する発光ダイオードは、発光効率の低いものとなる。なぜなら、この部位で発生する光は電極パッドによる遮蔽と吸収を受けるので、素子外部に効率的に取り出せないからである。そこで、電流がこの部位に集中しないように、電極パッドと発光構造の間に電流ブロック構造として高抵抗膜（絶縁膜）または高抵抗領域を設けて、素子内を流れる電流の経路を制御することが行われている（特許文献７〜９）。
Kuniyoshi Okamoto et al., JapaneseJournal of Applied Physics, Vol. 45, No. 45, 2006, pp. L1197-L1199
Mathew C. Schmidt et al., JapaneseJournal of Applied Physics, Vol. 46, No. 7, 2007, pp. L126-L128
Shih-Pang Chang et al., Journal ofThe Electrochemical Society, 157 (5) H501-H503 (2010)
Kuniyoshi Okamoto et al., JapaneseJournal of Applied Physics, Vol. 46, No. 9, 2007, pp. L187-L189
ｍ面ＧａＮ基板上に発光構造を形成したＧａＮ系発光ダイオード素子は、ＱＣＳＥ（Quantum-confined Stark effect）が生じないので、印加電流の増加に伴う発光波長の変動が小さいことが要求される白色ＬＥＤ用の励起光源に適している。しかし、発光ダイオード素子の発熱量が大きかったり、その放熱性が良好でない場合には、該発光ダイオード素子が放出する熱で蛍光体の温度が大きく変動することとなり、期待通りの効果が得られなくなる。また、発熱量が大きく放熱性が良好でない発光ダイオード素子は、印加電流を増やすにつれてそれ自体の温度も大きく上昇するので、発光効率の低いものとなる。
本発明は上記事情に鑑みなされたものであり、その主たる目的は、白色ＬＥＤ用の励起光源に適したＧａＮ系発光ダイオード素子を提供することである。
本発明の他の目的は、ｍ面ＧａＮ基板の裏面に形成されたｎ側電極を有する、発光効率の改善されたＧａＮ系発光ダイオード素子を提供することである。
本発明の更に他の目的は、ｍ面ＧａＮ基板の裏面に形成された低接触抵抗のｎ側電極を有するＧａＮ系発光ダイオード素子を製造する方法を提供することである。
本発明の他の目的は、ｍ面ＧａＮ基板の裏面に形成されたｎ側電極を有する、発光効率の改善されたＧａＮ系発光ダイオード素子を提供することである。
本発明の更に他の目的は、ｍ面ＧａＮ基板の裏面に形成された低接触抵抗のｎ側電極を有するＧａＮ系発光ダイオード素子を製造する方法を提供することである。
本発明の一態様によれば以下のＧａＮ系発光ダイオード素子が提供される。
（１） ｎ型導電性のｍ面ＧａＮ基板と、該ｍ面ＧａＮ基板のおもて面上にＧａＮ系半導体を用いて形成された発光ダイオード構造と、該ｍ面ＧａＮ基板の裏面に形成されたｎ側オーミック電極とを有し、当該発光ダイオード素子に印加される順方向電流が２０ｍＡのときの順方向電圧が４．０Ｖ以下である、ＧａＮ系発光ダイオード素子。
（２） ｎ型導電性のｍ面ＧａＮ基板と、該ｍ面ＧａＮ基板のおもて面上にＧａＮ系半導体を用いて形成された発光ダイオード構造と、該ｍ面ＧａＮ基板の裏面に形成されたｎ側オーミック電極とを有し、当該発光ダイオード素子に印加される順方向電流が６０ｍＡのときの順方向電圧が４．５Ｖ以下である、ＧａＮ系発光ダイオード素子。
（３） ｎ型導電性のｍ面ＧａＮ基板と、該ｍ面ＧａＮ基板のおもて面上にＧａＮ系半導体を用いて形成された発光ダイオード構造と、該ｍ面ＧａＮ基板の裏面に形成されたｎ側オーミック電極とを有し、当該発光ダイオード素子に印加される順方向電流が１２０ｍＡのときの順方向電圧が５．０Ｖ以下である、ＧａＮ系発光ダイオード素子。
（４） ｎ型導電性のｍ面ＧａＮ基板と、該ｍ面ＧａＮ基板のおもて面上にＧａＮ系半導体を用いて形成された発光ダイオード構造と、該ｍ面ＧａＮ基板の裏面に形成されたｎ側オーミック電極とを有し、当該発光ダイオード素子に印加される順方向電流が２００ｍＡ
のときの順方向電圧が５．５Ｖ以下である、ＧａＮ系発光ダイオード素子。
（５） ｎ型導電性のｍ面ＧａＮ基板と、該ｍ面ＧａＮ基板のおもて面上にＧａＮ系半導体を用いて形成された発光ダイオード構造と、該ｍ面ＧａＮ基板の裏面に形成されたｎ側オーミック電極とを有し、当該発光ダイオード素子に印加される順方向電流が３５０ｍＡのときの順方向電圧が６．０Ｖ以下である、ＧａＮ系発光ダイオード素子。
（６） 前記発光ダイオード構造が、ＧａＮ系半導体からなる活性層と、該活性層と前記ｍ面ＧａＮ基板との間に配置されたｎ型ＧａＮ系半導体層と、該ｎ型ＧａＮ系半導体層とで該活性層を挟むｐ型ＧａＮ系半導体層と、を含む、前記（１）〜（５）のいずれかに記載のＧａＮ系発光ダイオード素子。
（７） 前記ｍ面ＧａＮ基板の裏面の面積が０．００１２ｃｍ２以上である、前記（１）〜（６）のいずれかに記載のＧａＮ系発光ダイオード素子。
（８） 前記ｎ側オーミック電極の面積が０．００１２ｃｍ２以上、前記ｍ面ＧａＮ基板の裏面の面積以下である、前記（７）に記載のＧａＮ系発光ダイオード素子。
（９）前記ｍ面ＧａＮ基板の裏面は、少なくとも前記ｎ側オーミック電極と接触する部分において、１０μｍ角の範囲の算術平均粗さＲａが０．１ｎｍ以下である、前記（１）〜（８）のいずれかに記載のＧａＮ系発光ダイオード素子。
（１０）前記ｎ側オーミック電極はパターニングされている、前記（１）〜（９）のいずれかに記載のＧａＮ系発光ダイオード素子。
（１） ｎ型導電性のｍ面ＧａＮ基板と、該ｍ面ＧａＮ基板のおもて面上にＧａＮ系半導体を用いて形成された発光ダイオード構造と、該ｍ面ＧａＮ基板の裏面に形成されたｎ側オーミック電極とを有し、当該発光ダイオード素子に印加される順方向電流が２０ｍＡのときの順方向電圧が４．０Ｖ以下である、ＧａＮ系発光ダイオード素子。
（２） ｎ型導電性のｍ面ＧａＮ基板と、該ｍ面ＧａＮ基板のおもて面上にＧａＮ系半導体を用いて形成された発光ダイオード構造と、該ｍ面ＧａＮ基板の裏面に形成されたｎ側オーミック電極とを有し、当該発光ダイオード素子に印加される順方向電流が６０ｍＡのときの順方向電圧が４．５Ｖ以下である、ＧａＮ系発光ダイオード素子。
（３） ｎ型導電性のｍ面ＧａＮ基板と、該ｍ面ＧａＮ基板のおもて面上にＧａＮ系半導体を用いて形成された発光ダイオード構造と、該ｍ面ＧａＮ基板の裏面に形成されたｎ側オーミック電極とを有し、当該発光ダイオード素子に印加される順方向電流が１２０ｍＡのときの順方向電圧が５．０Ｖ以下である、ＧａＮ系発光ダイオード素子。
（４） ｎ型導電性のｍ面ＧａＮ基板と、該ｍ面ＧａＮ基板のおもて面上にＧａＮ系半導体を用いて形成された発光ダイオード構造と、該ｍ面ＧａＮ基板の裏面に形成されたｎ側オーミック電極とを有し、当該発光ダイオード素子に印加される順方向電流が２００ｍＡ
のときの順方向電圧が５．５Ｖ以下である、ＧａＮ系発光ダイオード素子。
（５） ｎ型導電性のｍ面ＧａＮ基板と、該ｍ面ＧａＮ基板のおもて面上にＧａＮ系半導体を用いて形成された発光ダイオード構造と、該ｍ面ＧａＮ基板の裏面に形成されたｎ側オーミック電極とを有し、当該発光ダイオード素子に印加される順方向電流が３５０ｍＡのときの順方向電圧が６．０Ｖ以下である、ＧａＮ系発光ダイオード素子。
（６） 前記発光ダイオード構造が、ＧａＮ系半導体からなる活性層と、該活性層と前記ｍ面ＧａＮ基板との間に配置されたｎ型ＧａＮ系半導体層と、該ｎ型ＧａＮ系半導体層とで該活性層を挟むｐ型ＧａＮ系半導体層と、を含む、前記（１）〜（５）のいずれかに記載のＧａＮ系発光ダイオード素子。
（７） 前記ｍ面ＧａＮ基板の裏面の面積が０．００１２ｃｍ２以上である、前記（１）〜（６）のいずれかに記載のＧａＮ系発光ダイオード素子。
（８） 前記ｎ側オーミック電極の面積が０．００１２ｃｍ２以上、前記ｍ面ＧａＮ基板の裏面の面積以下である、前記（７）に記載のＧａＮ系発光ダイオード素子。
（９）前記ｍ面ＧａＮ基板の裏面は、少なくとも前記ｎ側オーミック電極と接触する部分において、１０μｍ角の範囲の算術平均粗さＲａが０．１ｎｍ以下である、前記（１）〜（８）のいずれかに記載のＧａＮ系発光ダイオード素子。
（１０）前記ｎ側オーミック電極はパターニングされている、前記（１）〜（９）のいずれかに記載のＧａＮ系発光ダイオード素子。
本発明の他の一態様によれば以下のＧａＮ系発光ダイオード素子が提供される。
（１１） ｎ型導電性のｍ面ＧａＮ基板である基板と、該基板上にエピタキシャル成長したＧａＮ系半導体からなりｐｎ接合型の発光構造を含むエピ層と、該基板の裏面に形成されたｎ側電極と、該エピ層の上面に形成された透光性のｐ側オーミック電極と、該ｐ側オーミック電極上の一部に形成されたｐ側電極パッドとを有し、
前記基板の裏面のうち前記ｎ側電極に覆われた領域には、ポリッシング仕上げされた領域である低接触抵抗領域と、ドライエッチング仕上げされた領域である高接触抵抗領域とが含まれ、
前記基板の裏面への前記ｐ側電極パッドの正射影の全部または一部が前記高接触抵抗領域に含まれる、ＧａＮ系発光ダイオード素子。
（１２） 前記ｐ側オーミック電極上に、前記ｐ側電極パッドに接続された補助電極が形成されており、前記基板の裏面への前記補助電極の正射影の全部または一部が前記高接触抵抗領域に含まれない、前記（１１）に記載のＧａＮ系発光ダイオード素子。
（１３） ｎ型導電性のｍ面ＧａＮ基板である基板と、該基板上にエピタキシャル成長したＧａＮ系半導体からなりｐｎ接合型の発光構造を含むエピ層と、該基板の裏面に形成された透光性のｎ側オーミック電極と、該ｎ側オーミック電極上の一部に形成されたｎ側電極パッドと、該エピ層の上面に形成されたｐ側電極とを有し、前記基板の裏面のうち前記ｎ側オーミック電極に覆われた領域には、ポリッシング仕上げされた領域である低接触抵抗領域と、ドライエッチング仕上げされた領域である高接触抵抗領域とが含まれ、
前記基板の裏面への前記ｎ側電極パッドの正射影の全部または一部が前記高接触抵抗領域に含まれる、ＧａＮ系発光ダイオード素子。
（１４） 前記ｎ側オーミック電極上に、前記ｎ側電極パッドに接続された補助電極が形成されており、前記基板の裏面への前記補助電極の正射影の全部または一部が前記高接触抵抗領域に含まれない、前記（１３）に記載のＧａＮ系発光ダイオード素子。
（１５） ｎ型導電性のｍ面ＧａＮ基板である基板と、該基板上にエピタキシャル成長したＧａＮ系半導体からなりｐｎ接合型の発光構造を含むエピ層と、該基板の裏面に部分的に形成されたｎ側電極と、該エピ層の上面に形成されたｐ側電極とを有し、
前記ｎ側電極は、パッド部と、該パッド部に接続された補助部とを有し、
基板の裏面のうち前記ｎ側電極に覆われた領域には、ポリッシング仕上げされた領域である低接触抵抗領域と、ドライエッチング仕上げされた領域である高接触抵抗領域とが含まれ、
前記基板の裏面への前記パッド部の正射影の全部または一部が前記高接触抵抗領域に含まれる、ＧａＮ系発光ダイオード素子。
（１６） 前記基板の裏面への前記補助部の正射影の全部または一部が前記高接触抵抗領域に含まれない、前記（１５）に記載のＧａＮ系発光ダイオード素子。
（１７） 前記基板のキャリア濃度が１０１７ｃｍ−３である、前記（１３）〜（１６）のいずれかに記載のＧａＮ系発光ダイオード素子。
（１１） ｎ型導電性のｍ面ＧａＮ基板である基板と、該基板上にエピタキシャル成長したＧａＮ系半導体からなりｐｎ接合型の発光構造を含むエピ層と、該基板の裏面に形成されたｎ側電極と、該エピ層の上面に形成された透光性のｐ側オーミック電極と、該ｐ側オーミック電極上の一部に形成されたｐ側電極パッドとを有し、
前記基板の裏面のうち前記ｎ側電極に覆われた領域には、ポリッシング仕上げされた領域である低接触抵抗領域と、ドライエッチング仕上げされた領域である高接触抵抗領域とが含まれ、
前記基板の裏面への前記ｐ側電極パッドの正射影の全部または一部が前記高接触抵抗領域に含まれる、ＧａＮ系発光ダイオード素子。
（１２） 前記ｐ側オーミック電極上に、前記ｐ側電極パッドに接続された補助電極が形成されており、前記基板の裏面への前記補助電極の正射影の全部または一部が前記高接触抵抗領域に含まれない、前記（１１）に記載のＧａＮ系発光ダイオード素子。
（１３） ｎ型導電性のｍ面ＧａＮ基板である基板と、該基板上にエピタキシャル成長したＧａＮ系半導体からなりｐｎ接合型の発光構造を含むエピ層と、該基板の裏面に形成された透光性のｎ側オーミック電極と、該ｎ側オーミック電極上の一部に形成されたｎ側電極パッドと、該エピ層の上面に形成されたｐ側電極とを有し、前記基板の裏面のうち前記ｎ側オーミック電極に覆われた領域には、ポリッシング仕上げされた領域である低接触抵抗領域と、ドライエッチング仕上げされた領域である高接触抵抗領域とが含まれ、
前記基板の裏面への前記ｎ側電極パッドの正射影の全部または一部が前記高接触抵抗領域に含まれる、ＧａＮ系発光ダイオード素子。
（１４） 前記ｎ側オーミック電極上に、前記ｎ側電極パッドに接続された補助電極が形成されており、前記基板の裏面への前記補助電極の正射影の全部または一部が前記高接触抵抗領域に含まれない、前記（１３）に記載のＧａＮ系発光ダイオード素子。
（１５） ｎ型導電性のｍ面ＧａＮ基板である基板と、該基板上にエピタキシャル成長したＧａＮ系半導体からなりｐｎ接合型の発光構造を含むエピ層と、該基板の裏面に部分的に形成されたｎ側電極と、該エピ層の上面に形成されたｐ側電極とを有し、
前記ｎ側電極は、パッド部と、該パッド部に接続された補助部とを有し、
基板の裏面のうち前記ｎ側電極に覆われた領域には、ポリッシング仕上げされた領域である低接触抵抗領域と、ドライエッチング仕上げされた領域である高接触抵抗領域とが含まれ、
前記基板の裏面への前記パッド部の正射影の全部または一部が前記高接触抵抗領域に含まれる、ＧａＮ系発光ダイオード素子。
（１６） 前記基板の裏面への前記補助部の正射影の全部または一部が前記高接触抵抗領域に含まれない、前記（１５）に記載のＧａＮ系発光ダイオード素子。
（１７） 前記基板のキャリア濃度が１０１７ｃｍ−３である、前記（１３）〜（１６）のいずれかに記載のＧａＮ系発光ダイオード素子。
本発明の更に他の一態様によれば以下のＧａＮ系発光ダイオード素子の製造方法が提供される。
（１８） （i）ｎ型導電性のｍ面ＧａＮ基板である基板と、該基板上にエピタキシャル成長したＧａＮ系半導体からなりｐｎ接合型の発光構造を含むエピ層と、を有するエピウェハを準備する第１ステップと、
（ii）前記エピウェハに含まれる前記基板の裏面をポリッシングする第２ステップと、
（iii）前記第２ステップでポリッシュされた前記基板の裏面全体にｎ側オーミック電極を形成する第３ステップと、
（iv）前記第３ステップで形成された前記ｎ側オーミック電極をエッチングによりパターニングする第４ステップと、
を有するＧａＮ系発光ダイオード素子の製造方法。
（１９） 前記第４ステップで露出した前記基板の裏面を粗く加工する第５ステップを更に有する、前記（１８）に記載の製造方法。
（２０） 前記第５ステップでは、前記第４ステップで露出した前記基板の裏面に周期性を有する凹凸パターンを形成する、前記（１９）に記載の製造方法。
（２１） 前記ｎ側オーミック電極が多結晶質の透明導電性酸化物膜であり、前記第４ステップでは前記ｎ側オーミック電極の一部をその残渣が前記基板上に残るようにエッチングし、更に、前記第５ステップでは、該残渣をエッチングマスクとして利用してドライエッチングすることにより前記基板の露出した裏面を粗く加工する、前記（１９）に記載の製造方法。
（２２） 前記第４ステップで露出した前記基板の裏面に反射膜を形成する第６ステップを更に有する、前記（１８）に記載の製造方法。
（２３） 前記反射膜が誘電体反射膜である、前記（２２）に記載の製造方法。
（２４） 前記第２ステップでポリッシングする前記基板の裏面を、前記第２ステップの直前にラッピングする、前記（１８）〜（２３）のいずれかに記載の製造方法。
（２５） 前記基板のキャリア濃度が１０１７ｃｍ−３である、前記（１８）〜（２４）のいずれかに記載の製造方法。
（１８） （i）ｎ型導電性のｍ面ＧａＮ基板である基板と、該基板上にエピタキシャル成長したＧａＮ系半導体からなりｐｎ接合型の発光構造を含むエピ層と、を有するエピウェハを準備する第１ステップと、
（ii）前記エピウェハに含まれる前記基板の裏面をポリッシングする第２ステップと、
（iii）前記第２ステップでポリッシュされた前記基板の裏面全体にｎ側オーミック電極を形成する第３ステップと、
（iv）前記第３ステップで形成された前記ｎ側オーミック電極をエッチングによりパターニングする第４ステップと、
を有するＧａＮ系発光ダイオード素子の製造方法。
（１９） 前記第４ステップで露出した前記基板の裏面を粗く加工する第５ステップを更に有する、前記（１８）に記載の製造方法。
（２０） 前記第５ステップでは、前記第４ステップで露出した前記基板の裏面に周期性を有する凹凸パターンを形成する、前記（１９）に記載の製造方法。
（２１） 前記ｎ側オーミック電極が多結晶質の透明導電性酸化物膜であり、前記第４ステップでは前記ｎ側オーミック電極の一部をその残渣が前記基板上に残るようにエッチングし、更に、前記第５ステップでは、該残渣をエッチングマスクとして利用してドライエッチングすることにより前記基板の露出した裏面を粗く加工する、前記（１９）に記載の製造方法。
（２２） 前記第４ステップで露出した前記基板の裏面に反射膜を形成する第６ステップを更に有する、前記（１８）に記載の製造方法。
（２３） 前記反射膜が誘電体反射膜である、前記（２２）に記載の製造方法。
（２４） 前記第２ステップでポリッシングする前記基板の裏面を、前記第２ステップの直前にラッピングする、前記（１８）〜（２３）のいずれかに記載の製造方法。
（２５） 前記基板のキャリア濃度が１０１７ｃｍ−３である、前記（１８）〜（２４）のいずれかに記載の製造方法。
本発明の実施形態に係る上記（１）〜（１０）に記載の半導体系発光素子は、ｍ面ＧａＮ基板の裏面に形成されたｎ側オーミック電極を有するので、金属電極上にハンダを用いて固定することができる。つまり、放熱性が良好となる形態で実装することができる。また、順方向電圧が低く抑えられているので発熱量が小さく、白色ＬＥＤ用の励起光源に極めて適している。
本発明の実施形態に係る上記（１１）〜（１７）に記載のＧａＮ系発光ダイオード素子では、素子内を流れる電流の経路を制御することにより、ｎ側電極とｐ側電極の少なくともいずれかに含まれる電極パッドによる光の遮蔽または吸収を抑制することができる。また、素子内を流れる電流の経路を制御し、発光構造を流れる電流の密度を均一化することにより、ドループ現象による発光効率の低下を抑制することができる。
本発明の実施形態に係る上記（１８）〜（２５）に記載のＧａＮ系発光ダイオード素子製造方法によれば、ｍ面ＧａＮ基板の裏面に形成された低接触抵抗のｎ側電極を有するＧ
ａＮ系発光ダイオードを製造することができる。
ａＮ系発光ダイオードを製造することができる。
本発明者等によるＧａＮ系発光ダイオード素子（以下では「ＬＥＤ素子」ともいう）の試作および評価の結果を以下に記す。
１．試作したＬＥＤ素子の基本構造
図１に、試作したＬＥＤ素子の基本構造を模式的に示す。図１（ａ）は上面図、図１（ｂ）は図１（ａ）のＸ−Ｘ線の位置における断面図である。図１（ａ）に示すように、ＬＥＤ素子１の平面形状は矩形であり、サイズは３５０μｍ×３４０μｍである。
図１に、試作したＬＥＤ素子の基本構造を模式的に示す。図１（ａ）は上面図、図１（ｂ）は図１（ａ）のＸ−Ｘ線の位置における断面図である。図１（ａ）に示すように、ＬＥＤ素子１の平面形状は矩形であり、サイズは３５０μｍ×３４０μｍである。
図１（ｂ）に示すように、ＬＥＤ素子１は、基板１０の上にＧａＮ系半導体からなる半導体積層体２０を有している。基板１０はｍ面ＧａＮ基板であり、半導体積層体２０は該基板１０のおもて面１１上に配置されている。半導体積層体２０は基板１０側から順に、第１のアンドープＧａＮ層２１、Ｓｉドープされたｎ型ＧａＮコンタクト層２２、第２のアンドープＧａＮ層２３、Ｓｉドープされたｎ型ＧａＮクラッド層２４、ＭＱＷ活性層２５、Ｍｇドープされたｐ型Ａｌ０．１Ｇａ０．９Ｎクラッド層２６、Ｍｇドープされたｐ型Ａｌ０．０３Ｇａ０．９７Ｎコンタクト層２７を有している。
ＭＱＷ活性層２５は、交互に積層されたアンドープＩｎ０．０４Ｇａ０．９６Ｎバリア層とアンドープＩｎ０．１６Ｇａ０．８４Ｎウェル層とを有している。アンドープＩｎＧａＮバリア層の数は４層、アンドープＩｎＧａＮウェル層の数は３層であり、ゆえに、ＭＱＷ活性層２５の最下層と最上層はいずれもバリア層である。ウェル層の組成は発光ピーク波長が４４５〜４６５ｎｍの範囲内に入るように調整されたものである。
ＬＥＤ素子１は２つのｎ側電極と１つのｐ側電極を有している。ｎ側電極のひとつは第１のｎ側メタルパッドＥ１１であり、基板１０の裏面１２全体を覆うように設けられている。もうひとつは第２のｎ側メタルパッドＥ１２であり、半導体積層体２０を一部除去することにより露出したｎ型ＧａＮコンタクト層２２の表面上に形成されている。第１のｎ側メタルパッドＥ１１と第２のｎ側メタルパッドＥ１２は、どちらもオーミック電極を兼用している。ｐ側電極を構成するのは、ｐ型ＡｌＧａＮコンタクト層２７の上面に形成されたオーミック性の透光性電極Ｅ２１と、該透光性電極Ｅ２１上の一部に形成されたｐ側メタルパッドＥ２２である。ＭＱＷ活性層２５への電流印加は、第１のｎ側メタルパッドＥ１１とｐ側メタルパッドＥ２２を通して行うこともできるし、第２のｎ側メタルパッドＥ１２とｐ側メタルパッドＥ２２を通して行うこともできる。
第１のｎ側メタルパッドＥ１１は多層膜であり、基板１０側から順にＴｉＷ層、Ａｕ層、Ｐｔ層、Ａｕ層、Ｐｔ層、Ａｕ層、Ｐｔ層、Ａｕ層を有している。第２のｎ側メタルパッドＥ１２も同様の積層構造を備える多層膜であり、ｎ型ＧａＮコンタクト層２２側から順にＴｉＷ層、Ａｕ層、Ｐｔ層、Ａｕ層、Ｐｔ層、Ａｕ層、Ｐｔ層、Ａｕ層を有している。透光性電極Ｅ２１はＩＴＯ（インジウム錫酸化物）膜である。ｐ側メタルパッドＥ１２は第１のｎ側メタルパッドＥ１１および第２のｎ側メタルパッドＥ１２と同様の積層構造を備える多層膜であり、透光性電極Ｅ２１側から順にＴｉＷ層、Ａｕ層、Ｐｔ層、Ａｕ層、Ｐｔ層、Ａｕ層、Ｐｔ層、Ａｕ層を有している。
２．ＬＥＤ素子の試作
ＬＥＤ素子１を次の手順により作製した。
２−１．エピタキシャル成長
サイズが７ｍｍ（ｃ軸方向）×１５ｍｍ（ａ軸方向）×３３０μｍ（厚さ）、おもて面（半導体積層体を設ける側の主面）のオフ角が０±０．５°の範囲内で、ｎ型不純物としてＳｉが添加されたｎ型導電性のｍ面ＧａＮ基板を準備した。ホール測定により調べた該ｍ面ＧａＮ基板のキャリア濃度は１．３×１０１７ｃｍ−３であった。
ＬＥＤ素子１を次の手順により作製した。
２−１．エピタキシャル成長
サイズが７ｍｍ（ｃ軸方向）×１５ｍｍ（ａ軸方向）×３３０μｍ（厚さ）、おもて面（半導体積層体を設ける側の主面）のオフ角が０±０．５°の範囲内で、ｎ型不純物としてＳｉが添加されたｎ型導電性のｍ面ＧａＮ基板を準備した。ホール測定により調べた該ｍ面ＧａＮ基板のキャリア濃度は１．３×１０１７ｃｍ−３であった。
このｍ面ＧａＮ基板のおもて面上に、常圧ＭＯＶＰＥ法を用いて複数のＧａＮ系半導体層をエピタキシャル成長させて半導体積層体を形成した。ＩＩＩ族原料にはＴＭＧ（トリメチルガリウム）、ＴＭＩ（トリメチルインジウム）およびＴＭＡ（トリメチルアルミニウム）、Ｖ族原料にはアンモニア、Ｓｉ原料にはシラン、Ｍｇ原料にはビスエチルシクロペンタジエニルマグネシウム（（ＥｔＣｐ）２Ｍｇ）を用いた。
各層の成長温度および膜厚を表１に示す。
ｎ型ＧａＮコンタクト層、ｎ型ＧａＮクラッド層、ｐ型ＡｌＧａＮクラッド層およびｐ型ＡｌＧａＮコンタクト層に添加した不純物の濃度は表２に示す通りである。
ｐ型ＡｌＧａＮクラッド層およびｐ型ＡｌＧａＮコンタクト層に添加したＭｇの活性化は、ｐ型ＡｌＧａＮコンタクト層を所定時間成長させた後、ＭＯＶＰＥ装置の成長炉内で基板温度が室温まで降下する間に、該成長炉内に流す窒素ガスおよびアンモニアガスの流量を制御する方法を用いて行った。
２−２．ｐ側電極および第２のｎ側メタルパッドの形成
上記エピタキシャル成長により形成した半導体積層体の表面（ｐ型ＡｌＧａＮコンタクト層の表面）に、電子ビーム蒸着法によりＩＴＯ膜を２１０ｎｍの厚さに形成した。続いて、フォトリソグラフィとエッチングの技法を用いて、このＩＴＯ膜を所定の形状にパターニングして、透光性電極を形成した。パターニング後、反応性イオンエッチング（ＲＩＥ）加工により半導体積層体の一部を除去して、第２のｎ側メタルパッドを形成すべき部位にｎ型ＧａＮコンタクト層を露出させるとともに、メサ形成を行った。ＲＩＥ加工においては、エッチングガスとしてＣｌ２を用い、アンテナ／バイアスを１００Ｗ／２０Ｗ、チャンバー内圧力を０．３Ｐａと設定した。
上記エピタキシャル成長により形成した半導体積層体の表面（ｐ型ＡｌＧａＮコンタクト層の表面）に、電子ビーム蒸着法によりＩＴＯ膜を２１０ｎｍの厚さに形成した。続いて、フォトリソグラフィとエッチングの技法を用いて、このＩＴＯ膜を所定の形状にパターニングして、透光性電極を形成した。パターニング後、反応性イオンエッチング（ＲＩＥ）加工により半導体積層体の一部を除去して、第２のｎ側メタルパッドを形成すべき部位にｎ型ＧａＮコンタクト層を露出させるとともに、メサ形成を行った。ＲＩＥ加工においては、エッチングガスとしてＣｌ２を用い、アンテナ／バイアスを１００Ｗ／２０Ｗ、チャンバー内圧力を０．３Ｐａと設定した。
ＲＩＥ加工に続いて、上記作製したＩＴＯ膜に対し、大気雰囲気中、５２０℃で２０分間の熱処理を施した。更に続けて、ＲＴＡ（Rapid Thermal Annealing）装置を用いて、このＩＴＯ膜に対し、窒素ガス雰囲気中、５００℃で１分間の熱処理を施した。
ＩＴＯ膜の熱処理後、リフトオフ法を用いて、第２のｎ側メタルパッドとｐ側メタルパッドを同時に所定のパターンに形成した。第２のｎ側メタルパッドとｐ側メタルパッドを構成するメタル多層膜に含まれる全ての層（ＴｉＷ層、Ａｕ層およびＰｔ層）は、スパッタリング法で形成した。ＴｉＷ膜を形成する際は、ターゲットにＴｉ含有量が１０ｗｔ％のＴｉ−Ｗターゲット、スパッタガスにＡｒ（アルゴン）を使用し、スパッタ条件はＲＦ電力８００Ｗ、Ａｒ流量５０ｓｃｃｍ、スパッタガス圧２．２×１０−1Ｐａとした。最下層であるＴｉＷ層とその直上に積層するＡｕ層の厚さは１０８ｎｍとし、それ以外のＰｔ層およびＡｕ層の厚さはいずれも８９ｎｍとした。
第２のｎ側メタルパッドとｐ側メタルパッドを形成した後、露出した半導体積層体の表面および透光性電極の表面に、ＳｉＯ２からなるパッシベーション膜を２１３ｎｍの厚さに形成した。
２−３．ｍ面ＧａＮ基板の裏面の加工
上記パッシベーション膜の形成後、ｍ面ＧａＮ基板の裏面に対し、以下に加工ａ〜加工ｆとして記す６通りの異なる加工を行った。
上記パッシベーション膜の形成後、ｍ面ＧａＮ基板の裏面に対し、以下に加工ａ〜加工ｆとして記す６通りの異なる加工を行った。
加工ａ：ｍ面ＧａＮ基板の裏面にラッピングおよびポリッシングをこの順に施すことにより、該基板の厚さを２００μｍに減じた。
ラッピング工程では、定法に従い、使用するダイヤモンド砥粒の粒径を段階的に小さくしていった。
ポリッシング工程では、酸性コロイダルシリカ（粒径７０〜１００ｎｍ）に酸を添加してｐＨを２未満に調整したＣＭＰスラリーを用い、ポリッシングレートが０．５μｍ／ｈとなるように荷重を調整し、ポリッシング加工時間は約１４時間とした。この条件でポリッシュされたｍ面ＧａＮ基板の表面は、ＡＦＭ（例えばDIGITALINSTRUMENTS社製 DIMENSION 5000）を用いて測定される１０μｍ角の範囲の算術平均粗さＲａが０．１ｎｍ以下となる。
ポリッシングされた面（ｍ面ＧａＮ基板の裏面）は水で洗った後、更に室温のＩＰＡおよびアセトンを用いて洗浄し、乾燥後に５分間の紫外線オゾン洗浄（１１０℃、酸素流量５Ｌ／分）を施した。
加工ｂ：加工ａを行った後、更に、ＲＩＥによってｍ面ＧａＮ基板の裏面から表層部分を削り取った。ＲＩＥ条件は上記２−２．で半導体積層体に対してＲＩＥ加工を施したときの条件と同じとし、エッチング深さが０．１μｍとなるよう、エッチング時間を６０秒に設定した。ＲＩＥ加工後の表面の粗さを触針式段差計（株式会社小坂研究所製ＥＴ３０００）で測定したところ、算術平均粗さＲａは０．０２μｍ、最大高さＲｚは０．０４μｍであった。
加工ｃ：加工ａを行った後、更に、ＲＩＥによってｍ面ＧａＮ基板の裏面から表層部分を削り取った。ＲＩＥ条件は上記２−２．で半導体積層体に対してＲＩＥ加工を施したときの条件と同じとし、エッチング深さが１．０μｍとなるよう、エッチング時間を６１０秒に設定した。ＲＩＥ加工後の表面の粗さを触針式段差計で測定したところ、算術平均粗さＲａは０．０６μｍ、最大高さＲｚは０．５５μｍであった。
加工ｄ：加工ａを行った後、更に、ＲＩＥによってｍ面ＧａＮ基板の裏面から表層部分を削り取った。ＲＩＥ条件は上記２−２．で半導体積層体に対してＲＩＥ加工を施したときの条件と同じとし、エッチング深さが２．０μｍとなるよう、エッチング時間を１２２０秒に設定した。ＲＩＥ加工後の表面の粗さを触針式段差計で測定したところ、算術平均粗さＲａは０．０７〜０．１２μｍ、最大高さＲｚは１．３０μｍであった。
加工ｅ：加工ａを行った後のｍ面ＧａＮ基板の裏面に、ノボラック樹脂を用いたポジ型フォトレジスト（住友化学株式会社製 スミレジストＰＦＩ−３４ＡＬ）を１．６μｍの厚さにコーティングし、フォトリソグラフィ技法を用いて該フォトレジストをパターニングすることによって、図２に示すマスクパターンを形成した。すなわち、複数の円形エッチングマスクが三角格子の格子位置に配置されたマスクパターンである。各円形マスクの直径（図２中のＲ）は２μｍ、隣り合う円形マスク間のスペース（図２中のＳ）は２．５μｍとした。マスクパターンの方向は、図３に示すように、三角格子の６つの格子位置を頂点とする正六角形ＡＢＣＤＥＦの２つの辺ＢＣ、ＥＦが、ｍ面ＧａＮ基板のｃ軸と直交するように定めた。
上記のように形成したマスクパターンをエッチングマスクに用いてＲＩＥを行うことにより、ｍ面ＧａＮ基板の裏面を凹凸状に加工した。エッチングガスとしてＣｌ２を用い、アンテナ／バイアスを１００Ｗ／２０Ｗ、チャンバー内圧力を０．３Ｐａと設定して、エッチング選択比が約１となるようにした。なお、ここでいうエッチング選択比は、エッチング時間が約８００秒以下であるときの、〔ＧａＮのエッチングレート〕／〔マスクのエッチングレート〕である。この条件で、１５００秒間、ＲＩＥ加工を行った。マスクパターンは、エッチング時間が約８００秒に達したところで殆ど消失した。ＲＩＥ加工後、有機溶剤を用いてウェハを洗浄し、続けて、ＲＩＥ加工された面に５分間の紫外線オゾン洗浄（１１０℃、酸素流量５Ｌ／分）を施した。
加工ｅを施したｍ面ＧａＮ基板の裏面のＳＥＭ像を図４に示す。図４において（ａ）は平面図、（ｂ）は断面方向から見た図、（ｃ）は斜視図である。 図４（ａ）〜（ｃ）のいずれにおいても紙面内で右から左に向かう方向が、ＧａＮの［０００１］方向（ｃ＋方向）であり、左から右に向かう方向がＧａＮの［０００−１］方向（ｃ−方向）である。ｍ面ＧａＮ基板の裏面に形成された突起の高さは１．５μｍであった。
加工ｆ：加工ａを行った後のｍ面ＧａＮ基板の裏面に、加工ｅと同じ手順でマスクパタ
ーンを形成した。しかし、ＲＩＥチャンバー内に設置した後、薄いサファイア板でｍ面ＧａＮ基板の裏面を覆うことにより、該裏面がＲＩＥ加工を受けないように保護した。このことを除いて、加工ｆで行った処理は、加工ｅと同じである。すなわち、加工ｆを施したｍ面ＧａＮ基板の裏面には、フォトレジストを用いてマスクパターンを形成する処理、該マスクパターンを有機溶剤を用いて取り除く処理、及び、該マスクパターン除去後の紫外線オゾン洗浄処理が行われている。
ーンを形成した。しかし、ＲＩＥチャンバー内に設置した後、薄いサファイア板でｍ面ＧａＮ基板の裏面を覆うことにより、該裏面がＲＩＥ加工を受けないように保護した。このことを除いて、加工ｆで行った処理は、加工ｅと同じである。すなわち、加工ｆを施したｍ面ＧａＮ基板の裏面には、フォトレジストを用いてマスクパターンを形成する処理、該マスクパターンを有機溶剤を用いて取り除く処理、及び、該マスクパターン除去後の紫外線オゾン洗浄処理が行われている。
２−４．第１のｎ側メタルパッドの形成
上記加工ａ〜ｆのいずれかを行ったｍ面ＧａＮ基板の裏面に、第１のｎ側メタルパッドとなるメタル多層膜を形成した。このメタル多層膜に含まれる全ての層（ＴｉＷ層、Ａｕ層およびＰｔ層）は、スパッタリング法で形成した。ＴｉＷ膜を形成する際は、ターゲットにＴｉ含有量が１０ｗｔ％のＴｉ−Ｗターゲット、スパッタガスにＡｒ（アルゴン）を使用し、スパッタ条件はＲＦ電力８００Ｗ、Ａｒ流量５０ｓｃｃｍ、スパッタガス圧２．２×１０−1Ｐａとした。最下層であるＴｉＷ層とその直上に積層するＡｕ層の厚さは１０８ｎｍとし、それ以外のＰｔ層およびＡｕ層の厚さはいずれも８９ｎｍとした。
上記加工ａ〜ｆのいずれかを行ったｍ面ＧａＮ基板の裏面に、第１のｎ側メタルパッドとなるメタル多層膜を形成した。このメタル多層膜に含まれる全ての層（ＴｉＷ層、Ａｕ層およびＰｔ層）は、スパッタリング法で形成した。ＴｉＷ膜を形成する際は、ターゲットにＴｉ含有量が１０ｗｔ％のＴｉ−Ｗターゲット、スパッタガスにＡｒ（アルゴン）を使用し、スパッタ条件はＲＦ電力８００Ｗ、Ａｒ流量５０ｓｃｃｍ、スパッタガス圧２．２×１０−1Ｐａとした。最下層であるＴｉＷ層とその直上に積層するＡｕ層の厚さは１０８ｎｍとし、それ以外のＰｔ層およびＡｕ層の厚さはいずれも８９ｎｍとした。
上記メタル多層膜の形成後、スクライブおよびブレーキングを行うことによりウェハを分断し、ＬＥＤ素子をチップにした。上記メタル多層膜はこの工程でＧａＮ基板と共に分断した。従って、第１のｎ側メタルパッドの平面形状はｍ面ＧａＮ基板の裏面の形状と同じとなった。また、第１のｎ側メタルパッドのサイズはチップサイズと略同じ３５０μｍ×３４０μｍとなった。
２−５．順方向電圧の評価
上記手順にて得たＬＥＤチップに対して、第１のｎ側メタルパッドとｐ側メタルパッドを通して電流を印加したときの順方向電圧（Ｖｆ１）と、第２のｎ側メタルパッドとｐ側メタルパッドを通して電流を印加したときの順方向電圧（Ｖｆ２）を比較した。印加電流はパルス幅１ｍｓｅｃ、パルス周期１００ｍｓｅｃのパルス電流とし、電流値は２０ｍＡおよび６０ｍＡの２通りとした。結果を表３に示す。
上記手順にて得たＬＥＤチップに対して、第１のｎ側メタルパッドとｐ側メタルパッドを通して電流を印加したときの順方向電圧（Ｖｆ１）と、第２のｎ側メタルパッドとｐ側メタルパッドを通して電流を印加したときの順方向電圧（Ｖｆ２）を比較した。印加電流はパルス幅１ｍｓｅｃ、パルス周期１００ｍｓｅｃのパルス電流とし、電流値は２０ｍＡおよび６０ｍＡの２通りとした。結果を表３に示す。
表３に示すように、ｍ面ＧａＮ基板の裏面に加工ａのみを行ったＬＥＤチップではＶｆ１とＶｆ２は一致したのに対し、加工ｂ〜ｆを行ったＬＥＤチップではいずれもＶｆ１がＶｆ２よりも大きくなった。特に、ＲＩＥ加工を含む加工ｂ〜ｅを行ったＬＥＤチップでは、その差は数Ｖ以上にもなった。
また、ｍ面ＧａＮ基板の裏面に加工ａのみを行ったＬＥＤチップに、パルス幅１ｍｓｅｃ、パルス周期１００ｍｓｅｃの順方向電流を２０ｍＡ、６０ｍＡ、１００ｍＡ、１２０ｍＡ、１８０ｍＡ、２４０ｍＡおよび３５０ｍＡ印加したときのＶｆ１を表４に示す。表４には、それぞれの場合の、第１のｎ側メタルパッドにおける平均電流密度を併せて示している。この平均電流密度は順方向電流をｎ側メタルパッドの面積（３５０μｍ×３４０μｍ）で除した値であり、ｎ側メタルパッドとｍ面ＧａＮ基板の裏面との界面を横切って流れる電流の平均的な密度を表している。
以上の結果から、下記（Ｉ）〜（ＸＩ）の半導体発光素子が実現可能であると考えられる。
（Ｉ）ｎ型導電性のｍ面ＧａＮ基板と、該ｍ面ＧａＮ基板のおもて面上にＧａＮ系半導体を用いて形成された発光構造と、該ｍ面ＧａＮ基板の裏面に形成されたｎ側オーミック電極とを有し、当該素子に印加される順方向電流が２０ｍＡのときの順方向電圧が４．０Ｖ以下である半導体発光素子。
（ＩＩ）ｎ型導電性のｍ面ＧａＮ基板と、該ｍ面ＧａＮ基板のおもて面上にＧａＮ系半導体を用いて形成された発光構造と、該ｍ面ＧａＮ基板の裏面に形成されたｎ側オーミック電極とを有し、当該素子に印加される順方向電流が６０ｍＡのときの順方向電圧が４．５Ｖ以下である半導体発光素子。
（ＩＩＩ）ｎ型導電性のｍ面ＧａＮ基板と、該ｍ面ＧａＮ基板のおもて面上にＧａＮ系半導体を用いて形成された発光構造と、該ｍ面ＧａＮ基板の裏面に形成されたｎ側オーミック電極とを有し、当該素子に印加される順方向電流が１２０ｍＡのときの順方向電圧が５．０Ｖ以下である半導体発光素子。
（ＩＶ）ｎ型導電性のｍ面ＧａＮ基板と、該ｍ面ＧａＮ基板のおもて面上にＧａＮ系半導体を用いて形成された発光構造と、該ｍ面ＧａＮ基板の裏面に形成されたｎ側オーミック電極とを有し、当該素子に印加される順方向電流が２００ｍＡのときの順方向電圧が５．５Ｖ以下である半導体発光素子。
（Ｖ）ｎ型導電性のｍ面ＧａＮ基板と、該ｍ面ＧａＮ基板のおもて面上にＧａＮ系半導体を用いて形成された発光構造と、該ｍ面ＧａＮ基板の裏面に形成されたｎ側オーミック電極とを有し、当該素子に印加される順方向電流が３５０ｍＡのときの順方向電圧が６．０Ｖ以下である半導体発光素子。
（ＶＩ）前記発光構造が、ＧａＮ系半導体からなる活性層と、該活性層と前記ｍ面ＧａＮ基板との間に配置されたｎ型ＧａＮ系半導体層と、該ｎ型ＧａＮ系半導体層とで該活性層を挟むｐ型ＧａＮ系半導体層と、を含む、前記（Ｉ）〜（Ｖ）のいずれかに記載の半導体発光素子。
（ＶＩＩ）発光ダイオード素子である、前記（Ｉ）〜（ＶＩ）のいずれかに記載の半導体発光素子。
（ＶＩＩＩ）前記ｍ面ＧａＮ基板の裏面の面積が０．００１２ｃｍ２以上である、前記（Ｉ）〜（ＶＩＩ）のいずれかに記載の半導体発光素子。
（ＩＸ）前記ｎ側オーミック電極の面積が０．００１２ｃｍ２以上、前記ｍ面ＧａＮ基板の裏面の面積以下である、前記（ＶＩＩ）に記載の半導体発光素子。
（Ｘ）前記ｍ面ＧａＮ基板のキャリア濃度が１×１０１７ｃｍ−３である、前記（Ｉ）〜（ＩＸ）のいずれかに記載の半導体発光素子。
（ＸＩ）前記ｍ面ＧａＮ基板の裏面は、少なくとも前記ｎ側オーミック電極と接触する部分において、１０μｍ角の範囲の算術平均粗さＲａが０．１ｎｍ以下である、前記（Ｉ）〜（Ｘ）のいずれかに記載の半導体発光素子。
（Ｉ）ｎ型導電性のｍ面ＧａＮ基板と、該ｍ面ＧａＮ基板のおもて面上にＧａＮ系半導体を用いて形成された発光構造と、該ｍ面ＧａＮ基板の裏面に形成されたｎ側オーミック電極とを有し、当該素子に印加される順方向電流が２０ｍＡのときの順方向電圧が４．０Ｖ以下である半導体発光素子。
（ＩＩ）ｎ型導電性のｍ面ＧａＮ基板と、該ｍ面ＧａＮ基板のおもて面上にＧａＮ系半導体を用いて形成された発光構造と、該ｍ面ＧａＮ基板の裏面に形成されたｎ側オーミック電極とを有し、当該素子に印加される順方向電流が６０ｍＡのときの順方向電圧が４．５Ｖ以下である半導体発光素子。
（ＩＩＩ）ｎ型導電性のｍ面ＧａＮ基板と、該ｍ面ＧａＮ基板のおもて面上にＧａＮ系半導体を用いて形成された発光構造と、該ｍ面ＧａＮ基板の裏面に形成されたｎ側オーミック電極とを有し、当該素子に印加される順方向電流が１２０ｍＡのときの順方向電圧が５．０Ｖ以下である半導体発光素子。
（ＩＶ）ｎ型導電性のｍ面ＧａＮ基板と、該ｍ面ＧａＮ基板のおもて面上にＧａＮ系半導体を用いて形成された発光構造と、該ｍ面ＧａＮ基板の裏面に形成されたｎ側オーミック電極とを有し、当該素子に印加される順方向電流が２００ｍＡのときの順方向電圧が５．５Ｖ以下である半導体発光素子。
（Ｖ）ｎ型導電性のｍ面ＧａＮ基板と、該ｍ面ＧａＮ基板のおもて面上にＧａＮ系半導体を用いて形成された発光構造と、該ｍ面ＧａＮ基板の裏面に形成されたｎ側オーミック電極とを有し、当該素子に印加される順方向電流が３５０ｍＡのときの順方向電圧が６．０Ｖ以下である半導体発光素子。
（ＶＩ）前記発光構造が、ＧａＮ系半導体からなる活性層と、該活性層と前記ｍ面ＧａＮ基板との間に配置されたｎ型ＧａＮ系半導体層と、該ｎ型ＧａＮ系半導体層とで該活性層を挟むｐ型ＧａＮ系半導体層と、を含む、前記（Ｉ）〜（Ｖ）のいずれかに記載の半導体発光素子。
（ＶＩＩ）発光ダイオード素子である、前記（Ｉ）〜（ＶＩ）のいずれかに記載の半導体発光素子。
（ＶＩＩＩ）前記ｍ面ＧａＮ基板の裏面の面積が０．００１２ｃｍ２以上である、前記（Ｉ）〜（ＶＩＩ）のいずれかに記載の半導体発光素子。
（ＩＸ）前記ｎ側オーミック電極の面積が０．００１２ｃｍ２以上、前記ｍ面ＧａＮ基板の裏面の面積以下である、前記（ＶＩＩ）に記載の半導体発光素子。
（Ｘ）前記ｍ面ＧａＮ基板のキャリア濃度が１×１０１７ｃｍ−３である、前記（Ｉ）〜（ＩＸ）のいずれかに記載の半導体発光素子。
（ＸＩ）前記ｍ面ＧａＮ基板の裏面は、少なくとも前記ｎ側オーミック電極と接触する部分において、１０μｍ角の範囲の算術平均粗さＲａが０．１ｎｍ以下である、前記（Ｉ）〜（Ｘ）のいずれかに記載の半導体発光素子。
本発明は、以上に記したＬＥＤ素子の試作および評価から得られた知見に基づき完成されたものである。ただし、いうまでもないことであるが、本発明は、試作されたＬＥＤ素子や、試作で用いられた方法に限定されるものではない。
以下では、本発明の実施形態に係るＧａＮ系発光ダイオード素子並びにＧａＮ系発光ダイオード素子の製造方法について説明する。
（実施形態１）
実施形態１に係るＧａＮ系発光ダイオード素子の構造を図５に模式的に示す。ＧａＮ系発光ダイオード素子１００は基板１１０と、その上にエピタキシャル成長したＧａＮ系半導体からなるエピ層１２０とを有している。図５（ａ）はＧａＮ系発光ダイオード素子１００をエピ層１２０側から見た平面図であり、図５（ｂ）は図５（ａ）のＸ−Ｘ線の位置における断面図である。
実施形態１に係るＧａＮ系発光ダイオード素子の構造を図５に模式的に示す。ＧａＮ系発光ダイオード素子１００は基板１１０と、その上にエピタキシャル成長したＧａＮ系半導体からなるエピ層１２０とを有している。図５（ａ）はＧａＮ系発光ダイオード素子１００をエピ層１２０側から見た平面図であり、図５（ｂ）は図５（ａ）のＸ−Ｘ線の位置における断面図である。
基板１１０はｎ型導電性のｍ面ＧａＮ基板である。エピ層１２０はｐｎ接合を構成するｎ型層１２１とｐ型層１２３を含んでいる。ダブルヘテロ構造が形成されるように、ｎ型層１２１とｐ型層１２３との間には活性層１２２が設けられている。基板１１０の裏面にはオーミック電極と電極パッドを兼用するｎ側電極Ｅ１００が設けられ、エピ層１２０上には、透光性電極であるｐ側オーミック電極Ｅ２０１が設けられている。ｎ側電極Ｅ１００と、ｐ側オーミック電極Ｅ２０１上の一部に形成されたｐ側電極パッドＥ２０２とを通してエピ層１２０に順方向電圧を印加することにより、活性層１２２で発光が生じる。この光は、ｐ側オーミック電極Ｅ２０１を透過してＧａＮ系発光ダイオード素子の外部に放出される。また、この光の一部は、基板１１０の端面およびエピ層１２０の端面からも放出される。
ｎ側電極Ｅ１００は好ましくは積層構造とされる。その場合、基板１１０と接触する部分はＡｌ、Ｔｉ、Ｃｒ、Ｖ、Ｗ、ＩＴＯのような、ｎ型ＧａＮ系半導体とオーミック接触を形成する材料を用いて形成し、その他部分はＡｕ、Ａｌ、Ｃｕ、Ａｇのような導電性の高い金属を用いて形成する。
ｐ側オーミック電極Ｅ２０１は、ＩＴＯのような透明導電性酸化物（ＴＣＯ；Transparent Conductive Oxide）を用いて形成される。ｐ側オーミック電極Ｅ２０１は、ｐ型層１２３の上面の全体を覆うように形成することが好ましい。ｐ側電極パッドＥ２０２は金属を用いて形成され、好ましくは積層構造とされる。ｐ側電極パッドＥ２０２を積層構造とする場合、ｐ側オーミック電極Ｅ２０１と接する部分はＣｒ、Ｔｉ、Ｎｉ、Ｐｔ、Ｒｈのような、ＴＣＯとの密着性に優れた金属で形成し、その他の部分はＡｕ、Ａｌ、Ｃｕ、Ａｇのような導電性の高い金属を用いて形成する。ＴＣＯで形成されるｐ側オーミック電極Ｅ２０１の厚さは好ましくは０．１μｍ〜０．５μｍであり、金属で形成されるｐ側電極パッドＥ２０２の厚さは好ましくは０．５μｍ〜５μｍである。
ｎ側電極Ｅ１００は基板１１０の裏面を全面的に覆っている。その基板１１０の裏面には、ｎ側電極Ｅ１００との接触抵抗が相対的に低い低接触抵抗領域１１２ａと、該接触抵抗が相対的に高い高接触抵抗領域１１２ｂとが存在している。低接触抵抗領域１１２ａはポリッシング仕上げされている。すなわち、ｎ側電極Ｅ１００を形成する前に低接触抵抗
領域１１２ａに行われた最後の加工（洗浄は含まない）は、ポリッシング加工である。一方、高接触抵抗領域１１２ｂはドライエッチング仕上げされている。すなわち、ｎ側電極Ｅ１００を形成する前に高接触抵抗領域１１２ｂに行われた最後の加工は、反応性イオンエッチング（ＲＩＥ）のようなドライエッチング加工である。
領域１１２ａに行われた最後の加工（洗浄は含まない）は、ポリッシング加工である。一方、高接触抵抗領域１１２ｂはドライエッチング仕上げされている。すなわち、ｎ側電極Ｅ１００を形成する前に高接触抵抗領域１１２ｂに行われた最後の加工は、反応性イオンエッチング（ＲＩＥ）のようなドライエッチング加工である。
前述したＬＥＤ素子の試作および評価結果から判明したように、ｎ型導電性のｍ面ＧａＮ基板を、酸性のＣＭＰスラリーを用いて、０．５μｍ／ｈ以下という低いポリッシングレートでポリッシング加工することにより得られる表面（ｍ面）には、低接触抵抗の電極を形成することができる。一方、ポリッシング加工後に更にドライエッチング加工を施したｍ面ＧａＮ基板の表面に形成した電極は、より高い接触抵抗を示す。
高接触抵抗領域１１２ｂは、基板１１０の裏面へのｐ側電極パッドＥ２０２の正射影の少なくとも一部を含んでいればよいが、好ましくは全部を含むように形成する。この構成によって、基板１１０およびエピ層１２０の内部を流れる電流が、ｐ側電極パッドＥ２０２とｎ側電極Ｅ１００とを最短距離で結ぶ経路（図５（ｂ）中に矢印で示す経路）に集中することが防止される。その結果として、この領域に電流が集中した場合と比べて、活性層１２２で発生する光がｐ側電極パッドＥ２０２により受ける遮蔽および吸収が低減される。加えて、活性層１２２を横切って流れる電流の密度がより均一となるので、ドループ現象（ＧａＮ系発光ダイオード素子に特有の、電流密度が高くなるにつれて発光効率が低下する現象）による発光効率低下が抑制される。
（実施形態２）
実施形態２に係るＧａＮ系発光ダイオード素子の構造を図６に模式的に示す。図６では、実施形態１のＧａＮ系発光ダイオード素子と共通する構成要素については同一の符号を付している。図６（ａ）はＧａＮ系発光ダイオード素子１００をエピ層１２０側から見た平面図であり、図６（ｂ）は図６（ａ）のＸ−Ｘ線の位置における断面図である。
実施形態２に係るＧａＮ系発光ダイオード素子の構造を図６に模式的に示す。図６では、実施形態１のＧａＮ系発光ダイオード素子と共通する構成要素については同一の符号を付している。図６（ａ）はＧａＮ系発光ダイオード素子１００をエピ層１２０側から見た平面図であり、図６（ｂ）は図６（ａ）のＸ−Ｘ線の位置における断面図である。
図６に示すＧａＮ系発光ダイオード素子１００では、ｐ側電極パッドＥ２０２に４つの補助電極Ｅ２０３が接続されている。したがって、金属ワイヤなどからｐ側電極パッドＥ２０２に供給される電流は、ライン状の補助電極Ｅ２０３によって横方向（エピ層１２０の厚さ方向に直交する方向）に拡げられたうえ、ｐ側オーミック電極Ｅ２０１に流れることになる。
基板１１０の裏面のうち、ｎ側電極Ｅ１００に覆われた領域には、高接触抵抗領域１１２ｂがｐ側電極パッドＥ２０２の正射影の少なくとも一部、好ましくは全部を含むように形成されている。従って、基板１１０およびエピ層１２０の内部を流れる電流が、ｐ側電極パッドＥ２０２とｎ側電極Ｅ１００とを最短距離で結ぶ経路に集中することが防止される。更に、ｐ側電極パッドＥ２０２に補助電極Ｅ２０３が接続されているので、エピ層１２０内を流れる電流はｐ側電極パッドＥ２０２から横方向に十分に離れた領域まで広げられる。
図６のＧａＮ系発光ダイオード素子１００では、補助電極Ｅ２０３の基板１１０の裏面への正射影が高接触抵抗領域１１２ｂに含まれていない。従って、補助電極Ｅ２０３からは直下の方向にも電流が流れるが、補助電極Ｅ２０３はｐ側電極パッドＥ２０２と異なり細長く形成されているので、その直下で起こる発光に及ぼす影響（遮蔽および吸収）は比較的小さい。一実施形態では、補助電極Ｅ２０３の基板１１０の裏面への正射影の全部または一部を含むように、高接触抵抗領域１１２ｂを形成することもできる。
（実施形態３）
実施形態３に係るＧａＮ系発光ダイオード素子の構造を図７に模式的に示す。図７では
、実施形態１のＧａＮ系発光ダイオード素子と共通する構成要素については同一の符号を付している。図７（ａ）はＧａＮ系発光ダイオード素子１００をエピ層１２０側から見た平面図であり、図７（ｂ）は図７（ａ）のＸ−Ｘ線の位置における断面図である。
実施形態３に係るＧａＮ系発光ダイオード素子の構造を図７に模式的に示す。図７では
、実施形態１のＧａＮ系発光ダイオード素子と共通する構成要素については同一の符号を付している。図７（ａ）はＧａＮ系発光ダイオード素子１００をエピ層１２０側から見た平面図であり、図７（ｂ）は図７（ａ）のＸ−Ｘ線の位置における断面図である。
図７に示すＧａＮ系発光ダイオード素子１００では、エピ層１２０とｐ側オーミック電極Ｅ２０１との間の、ｐ側パッド電極Ｅ１００の直下の位置に、絶縁膜Ｚ１００が形成されている。基板１１０の裏面に設けられた高接触抵抗領域１１２ｂと絶縁膜Ｚ１００という２つの電流ブロック構造が設けられることにより、基板１１０およびエピ層１２０の内部を流れる電流がｐ側電極パッドＥ２０２とｎ側電極Ｅ１００とを最短距離で結ぶ経路に集中することが、効果的に防止される。
（実施形態４）
実施形態４に係るＧａＮ系発光ダイオード素子の構造を図８に模式的に示す。図８では、実施形態１のＧａＮ系発光ダイオード素子と共通する構成要素については同一の符号を付している。図８（ａ）はＧａＮ系発光ダイオード素子１００を基板１１０側から見た平面図であり、図８（ｂ）は図８（ａ）のＸ−Ｘ線の位置における断面図である。
実施形態４に係るＧａＮ系発光ダイオード素子の構造を図８に模式的に示す。図８では、実施形態１のＧａＮ系発光ダイオード素子と共通する構成要素については同一の符号を付している。図８（ａ）はＧａＮ系発光ダイオード素子１００を基板１１０側から見た平面図であり、図８（ｂ）は図８（ａ）のＸ−Ｘ線の位置における断面図である。
図８に示すＧａＮ系発光ダイオード素子１００では、基板１１０の裏面に透光性電極であるｎ側オーミック電極Ｅ１０１が設けられ、エピ層１２０上にオーミック電極と電極パッドを兼用するｐ側電極Ｅ２００が設けられている。ｎ側オーミック電極Ｅ１０１上の一部に形成されたｎ側電極パッドＥ１０２と、ｐ側電極Ｅ２００とを通してエピ層１２０に順方向電圧を印加することにより、活性層１２２で発光が生じる。この光は、ｎ側オーミック電極Ｅ１０１を透過してＧａＮ系発光ダイオード素子の外部に放出される。また、この光の一部は、基板１１０の端面およびエピ層１２０の端面からも放出される。
ｎ側オーミック電極Ｅ１０１は、ＩＴＯのような透明導電性酸化物（ＴＣＯ；Transparent Conductive Oxide）を用いて形成される。ｎ側電極パッドＥ１０２は金属を用いて形成され、好ましくは積層構造とされる。ｎ側電極パッドＥ１０２を積層構造とする場合、ｎ側オーミック電極Ｅ１０１と接する部分はＣｒ、Ｔｉ、Ｎｉ、Ｐｔ、Ｒｈのような、ＴＣＯとの密着性に優れた金属で形成し、その他の部分はＡｕ、Ａｌ、Ｃｕ、Ａｇのような導電性の高い金属を用いて形成する。ＴＣＯで形成されるｎ側オーミック電極Ｅ１０１の厚さは好ましくは０．１μｍ〜０．５μｍであり、金属で形成されるｎ側電極パッドＥ１０２の厚さは好ましくは０．５μｍ〜５μｍである。
ｐ側電極Ｅ２００は好ましくは積層構造とされる。その場合、ｐ型層１２３と接触する部分はＮｉ、Ａｕ、Ｐｔ、Ｐｄ、Ｃｏ、ＩＴＯのような、ｐ型ＧａＮ系半導体とオーミック接触を形成する材料を用いて形成し、その他の部分はＡｕ、Ａｌ、Ｃｕ、Ａｇのような導電性の高い金属を用いて形成する。ｐ側電極Ｅ２００は、ｐ型層１２３の上面の全体を覆うように形成することが好ましい。
ｎ側オーミック電極Ｅ１０１は基板１１０の裏面を全面的に覆っている。その基板１１０の裏面には、ｎ側オーミック電極Ｅ１０１との接触抵抗が相対的に低い低接触抵抗領域１１２ａと、該接触抵抗が相対的に高い高接触抵抗領域１１２ｂとが存在している。低接触抵抗領域１１２ａはポリッシング仕上げされた領域であり、高接触抵抗領域１１２ｂはドライエッチング仕上げされた領域である。
高接触抵抗領域１１２ｂはｎ側電極パッドＥ１０２の直下に設けられる。高接触抵抗領域１１２ｂは、基板１１０の裏面へのｎ側電極パッドＥ１０２の正射影の少なくとも一部を含んでいればよいが、好ましくは全部を含むように形成する。この構成によって、基板１１０およびエピ層１２０の内部を流れる電流が、ｐ側電極Ｅ２００とｎ側電極パッドＥ
１０２とを最短距離で結ぶ経路（図８（ｂ）中に矢印で示す経路）に集中することが防止される。その結果として、この領域に電流が集中した場合と比べて、活性層１２２で発生する光がｎ側電極パッドＥ１０２により受ける遮蔽および吸収が低減される。加えて、活性層１２２を横切って流れる電流の密度がより均一となるので、ドループ現象（ＧａＮ系発光ダイオード素子に特有の、電流密度が高くなるにつれて発光効率が低下する現象）による発光効率低下が抑制される。
１０２とを最短距離で結ぶ経路（図８（ｂ）中に矢印で示す経路）に集中することが防止される。その結果として、この領域に電流が集中した場合と比べて、活性層１２２で発生する光がｎ側電極パッドＥ１０２により受ける遮蔽および吸収が低減される。加えて、活性層１２２を横切って流れる電流の密度がより均一となるので、ドループ現象（ＧａＮ系発光ダイオード素子に特有の、電流密度が高くなるにつれて発光効率が低下する現象）による発光効率低下が抑制される。
（実施形態５）
実施形態５に係るＧａＮ系発光ダイオード素子の構造を図９に模式的に示す。図９では、実施形態１のＧａＮ系発光ダイオード素子と共通する構成要素については同一の符号を付している。図９（ａ）はＧａＮ系発光ダイオード素子１００を基板１１０側から見た平面図であり、図９（ｂ）は図９（ａ）のＸ−Ｘ線の位置における断面図である。
実施形態５に係るＧａＮ系発光ダイオード素子の構造を図９に模式的に示す。図９では、実施形態１のＧａＮ系発光ダイオード素子と共通する構成要素については同一の符号を付している。図９（ａ）はＧａＮ系発光ダイオード素子１００を基板１１０側から見た平面図であり、図９（ｂ）は図９（ａ）のＸ−Ｘ線の位置における断面図である。
図９に示すＧａＮ系発光ダイオード素子１００では、ｎ側電極パッドＥ１０２に４つの補助電極Ｅ１０３が接続されている。したがって、金属ワイヤなどからｎ側電極パッドＥ１０２に供給される電流は、ライン状の補助電極Ｅ１０３によって横方向（基板層１１０の厚さ方向に直交する方向）に拡げられたうえ、ｎ側オーミック電極Ｅ１０１に流れることになる。
基板１１０の裏面のうち、ｎ側オーミック電極Ｅ１０１に覆われた領域には、高接触抵抗領域１１２ｂがｎ側電極パッドＥ１０２の正射影の少なくとも一部、好ましくは全部を含むように形成されている。従って、基板１１０およびエピ層１２０の内部を流れる電流が、ｐ側電極Ｅ２００とｎ側電極パッドＥ１０２とを最短距離で結ぶ経路に集中することが防止される。更に、ｎ側電極パッドＥ１０２に補助電極Ｅ１０３が接続されているので、エピ層１２０内を流れる電流はｎ側電極パッドＥ１０２から横方向に十分に離れた領域まで広げられる。
図９のＧａＮ系発光ダイオード素子１００では、補助電極Ｅ１０３の基板１１０の裏面への正射影が高接触抵抗領域１１２ｂに含まれていない。従って、補助電極Ｅ１０３からは直下の方向にも電流が流れるが、補助電極Ｅ１０３はｎ側電極パッドＥ２０２と異なり細長く形成されているので、その直下で起こる発光に及ぼす影響（遮蔽および吸収）は比較的小さい。一実施形態では、補助電極Ｅ１０３の基板１１０の裏面への正射影の全部または一部を含むように、高接触抵抗領域１１２ｂを形成することもできる。
（実施形態６）
実施形態６に係るＧａＮ系発光ダイオード素子の構造を図１０に模式的に示す。図１０では、実施形態１のＧａＮ系発光ダイオード素子と共通する構成要素については同一の符号を付している。図１０（ａ）はＧａＮ系発光ダイオード素子１００を基板１１０側から見た平面図であり、図１０（ｂ）は図１０（ａ）のＸ−Ｘ線の位置における断面図である。
実施形態６に係るＧａＮ系発光ダイオード素子の構造を図１０に模式的に示す。図１０では、実施形態１のＧａＮ系発光ダイオード素子と共通する構成要素については同一の符号を付している。図１０（ａ）はＧａＮ系発光ダイオード素子１００を基板１１０側から見た平面図であり、図１０（ｂ）は図１０（ａ）のＸ−Ｘ線の位置における断面図である。
図１０に示すＧａＮ系発光ダイオード素子１００では、パッド部を含むｎ側電極Ｅ１００が、基板１１０の裏面に直接形成されている。ｎ側電極Ｅ１００は、電極パッドを兼用するパッド部Ｅ１００ａと、該パッド部Ｅ１００ａに接続され、十文字パターン（枝分かれした線状パターンともいえる）を呈する補助部Ｅ１００ｂとを有している。
ｎ側電極Ｅ１００は、好ましくは、基板１１０と接触する部分をＡｌ、Ｔｉ、Ｃｒ、Ｖ、Ｗ、ＩＴＯのような、ｎ型ＧａＮ系半導体とオーミック接触を形成する材料を用いて形成し、その他部分をＡｕ、Ａｌ、Ｃｕ、Ａｇのような、導電性の高い金属を用いて形成する。
基板１１０の裏面のうち、ｎ側電極Ｅ１００に覆われた領域には、高接触抵抗領域１１２ｂがｎ側電極のパッド部Ｅ１００ａの正射影の少なくとも一部、好ましくは全部を含むように形成されている。従って、ｎ側電極Ｅ１００から基板１１０に注入されるキャリア（電子）は、パッド部Ｅ１００ａから直接ではなく、補助部Ｅ１００ｂによって横方向に拡げられたうえで基板１１０に注入される。従って、高接触抵抗領域１１２ｂを設けない場合に比べて、エピ層１２０内の発光構造を流れる電流の密度が均一となる。なお、補助部Ｅ１００ｂからは直下の方向にも電流が流れるが、補助部Ｅ１００ｂはパッド部Ｅ１００ａと異なり細長く形成されているので、その直下で起こる発光に及ぼす影響（遮蔽および吸収）は小さい。
（実施形態７）
実施形態７に係るＧａＮ系発光ダイオード素子の構造を図１１に模式的に示す。図１１に示すＧａＮ系発光ダイオード素子１０１は、基板１１０と、その上にエピタキシャル成長したＧａＮ系半導体からなるエピ層１２０とを有している。図１１（ａ）はＧａＮ系発光ダイオード素子１０１をエピ層１２０側から見た平面図であり、図１１（ｂ）は図１１（ａ）のＸ−Ｘ線の位置における断面図である。図１２には、ＧａＮ系発光ダイオード素子１０１を基板１１０側から見た平面図を示す。
実施形態７に係るＧａＮ系発光ダイオード素子の構造を図１１に模式的に示す。図１１に示すＧａＮ系発光ダイオード素子１０１は、基板１１０と、その上にエピタキシャル成長したＧａＮ系半導体からなるエピ層１２０とを有している。図１１（ａ）はＧａＮ系発光ダイオード素子１０１をエピ層１２０側から見た平面図であり、図１１（ｂ）は図１１（ａ）のＸ−Ｘ線の位置における断面図である。図１２には、ＧａＮ系発光ダイオード素子１０１を基板１１０側から見た平面図を示す。
基板１１０はｎ型導電性のｍ面ＧａＮ基板である。エピ層１２０はｐｎ接合を構成するｎ型層１２１とｐ型層１２３を含んでいる。ダブルヘテロ構造が形成されるように、ｎ型層１２１とｐ型層１２３との間には活性層１２２が設けられている。基板１１０の裏面にはオーミック電極と電極パッドを兼用するｎ側電極Ｅ１００が形成されている。エピ層１２０上には、透光性電極であるｐ側オーミック電極Ｅ２０１が形成されている。ｎ側電極Ｅ１００と、ｐ側オーミック電極Ｅ２０１上の一部に形成されたｐ側電極パッドＥ２０２とを通して、エピ層１２０に順方向電圧を印加することにより活性層１２２で発光が生じる。この光は、ｐ側オーミック電極Ｅ２０１の表面、エピ層１２０の端面、基板１１０の端面などから、ＧａＮ系発光ダイオード素子１０１の外部に放出される。
ｎ側電極Ｅ１００は、少なくとも基板１１０と接触する部分がＡｌ、Ｔｉ、Ｃｒ、Ｖ、Ｗ、ＩＴＯのような、ｎ型ＧａＮ系半導体とオーミック接触を形成する材料で形成される。好ましい実施形態において、ｎ側電極Ｅ１００は、基板１１０と接触する部分がＡｌ、Ｔｉ、Ｃｒ、Ｖ、Ｗ、ＩＴＯなどで形成され、その上にＡｕ、Ａｌ、Ｃｕ、Ａｇのような導電性の高い金属からなる層が積層された、多層構造とされる。
ｐ側オーミック電極Ｅ２０１は、ＩＴＯのような透明導電性酸化物（ＴＣＯ；TransparentConductive Oxide）で形成される。好ましくは、ｐ側オーミック電極Ｅ２０１は、ｐ型層１２３の上面全体を覆うように設けられる。ｐ側電極パッドＥ２０２は金属を用いて形成される。好ましい実施形態において、ｐ側電極パッドＥ２０２は、ｐ側オーミック電極Ｅ２０１と接する部分がＣｒ、Ｔｉ、Ｎｉ、Ｐｔ、Ｒｈのような、ＴＣＯとの密着性に優れた金属で形成され、その上にＡｕ、Ａｌ、Ｃｕ、Ａｇのような導電性の高い金属からなる層が積層された、多層構造とされる。ＴＣＯからなるｐ側オーミック電極Ｅ２０１の厚さは好ましくは０．１μｍ〜０．５μｍであり、金属からなるｐ側電極パッドＥ２０２の厚さは好ましくは０．５μｍ〜５μｍである。
図１２に示すように、基板１１０の裏面上に形成されたｎ側電極Ｅ１００は特定の形状にパターニングされている。ｎ側電極Ｅ１００の中央部には、基板１１０の裏面へのｐ側電極パッドＥ２０２の正射影と重なる位置に、円形の開口部が設けられている。この開口部があるために、ｐ側電極パッドＥ２０２からエピ層１２０に流れる電流はｐ側電極パッドＥ２０２の真下に集中することがない。つまり、電流が図１１（ｂ）中に矢印で示す経
路に集中することがない。その結果として、この経路に電流が集中した場合と比べて、活性層１２２で発生する光がｐ側電極パッドＥ２０２により受ける遮蔽および吸収が低減される。加えて、活性層１２２を横切って流れる電流の密度がより均一となるので、ドループ現象（ＧａＮ系発光ダイオード素子に特有の、電流密度が高くなるにつれて発光効率が低下する現象）による発光効率低下が抑制される。
路に集中することがない。その結果として、この経路に電流が集中した場合と比べて、活性層１２２で発生する光がｐ側電極パッドＥ２０２により受ける遮蔽および吸収が低減される。加えて、活性層１２２を横切って流れる電流の密度がより均一となるので、ドループ現象（ＧａＮ系発光ダイオード素子に特有の、電流密度が高くなるにつれて発光効率が低下する現象）による発光効率低下が抑制される。
（実施形態８）
実施形態８に係るＧａＮ系発光ダイオード素子の断面構造を図１３に模式的に示す。図１３では、実施形態７のＧａＮ系発光ダイオード素子１０１と共通する構成要素については同一の符号を付している。図１３に示すＧａＮ系発光ダイオード素子１０２では、基板１１０の裏面のｎ側電極Ｅ１００に覆われていない部分に、活性層１２２で生じる光を乱反射させ得る凹凸パターンが設けられている。この凹凸パターンは、例えば、ドット状の凹部または凸部が周期的に配列されたパターンであり、フォトリソグラフィとドライエッチングによって形成することができる。凹凸パターンは、凹部の深さまたは凸部の高さとパターンの周期が１μｍ以上であれば、活性層１２２で生じる近紫外〜可視波長の光を乱反射させることができる。乱反射を発生させ得る凹凸パターンの形成によって多重反射が抑制され、光取出し効率が改善される。周期性を有する凹凸パターンの形成に代えて、ランダムエッチングマスクを用いたドライエッチングあるいはサンドブラストによって、同様の効果を奏する、周期性を有さない粗面を形成することもできる。
実施形態８に係るＧａＮ系発光ダイオード素子の断面構造を図１３に模式的に示す。図１３では、実施形態７のＧａＮ系発光ダイオード素子１０１と共通する構成要素については同一の符号を付している。図１３に示すＧａＮ系発光ダイオード素子１０２では、基板１１０の裏面のｎ側電極Ｅ１００に覆われていない部分に、活性層１２２で生じる光を乱反射させ得る凹凸パターンが設けられている。この凹凸パターンは、例えば、ドット状の凹部または凸部が周期的に配列されたパターンであり、フォトリソグラフィとドライエッチングによって形成することができる。凹凸パターンは、凹部の深さまたは凸部の高さとパターンの周期が１μｍ以上であれば、活性層１２２で生じる近紫外〜可視波長の光を乱反射させることができる。乱反射を発生させ得る凹凸パターンの形成によって多重反射が抑制され、光取出し効率が改善される。周期性を有する凹凸パターンの形成に代えて、ランダムエッチングマスクを用いたドライエッチングあるいはサンドブラストによって、同様の効果を奏する、周期性を有さない粗面を形成することもできる。
（実施形態９、１０）
実施形態９、１０に係るＧａＮ系発光ダイオード素子の断面構造を図１４に模式的に示す。図１４では、実施形態７のＧａＮ系発光ダイオード素子１０１と共通する構成要素については同一の符号を付している。図１４（ａ）に示すＧａＮ系発光ダイオード素子１０３および図１４（ｂ）に示すＧａＮ系発光ダイオード素子１０４では、オーミック電極と電極パッドを兼用するｎ側電極Ｅ１００に代えて、パターニングされたｎ側オーミック電極Ｅ１０１と、それを覆うｎ側電極パッドＥ１０２が、基板１１０の裏面上に形成されている。基板１１０の裏面上でｎ側オーミック電極Ｅ１０１が呈するパターンは、図１５（ａ）に一例を示すドットパターンや、図１５（ｂ）に一例を示すネットパターンなどとすることができる。ｎ側オーミック電極Ｅ１０１は、好ましくはサブトラクティブ法によってパターニングされる。
実施形態９、１０に係るＧａＮ系発光ダイオード素子の断面構造を図１４に模式的に示す。図１４では、実施形態７のＧａＮ系発光ダイオード素子１０１と共通する構成要素については同一の符号を付している。図１４（ａ）に示すＧａＮ系発光ダイオード素子１０３および図１４（ｂ）に示すＧａＮ系発光ダイオード素子１０４では、オーミック電極と電極パッドを兼用するｎ側電極Ｅ１００に代えて、パターニングされたｎ側オーミック電極Ｅ１０１と、それを覆うｎ側電極パッドＥ１０２が、基板１１０の裏面上に形成されている。基板１１０の裏面上でｎ側オーミック電極Ｅ１０１が呈するパターンは、図１５（ａ）に一例を示すドットパターンや、図１５（ｂ）に一例を示すネットパターンなどとすることができる。ｎ側オーミック電極Ｅ１０１は、好ましくはサブトラクティブ法によってパターニングされる。
図１４（ａ）のＧａＮ系発光ダイオード素子１０３では、ｎ側電極パッドＥ１０２が基板１１０の露出した裏面と接するように設けられているが、図１４（ｂ）のＧａＮ系発光ダイオード素子１０４では、基板１１０の裏面とｎ側電極パッドＥ１０２との間に誘電体反射膜Ｒ１００が介在している。誘電体反射膜Ｒ１００の好適例はブラッグ反射膜（ＤＢＲ）であるが、限定されるものではなく、基板１１０より屈折率の低い誘電体からなる単層膜であってもよい。
ＧａＮ系発光ダイオード素子１０３、１０４において、ｎ側オーミック電極Ｅ１０１は、Ａｌ、Ｔｉ、Ｃｒ、Ｖ、Ｗ、ＩＴＯのような、ｎ型ＧａＮ系半導体とオーミック接触を形成する材料を用いて、蒸着、スパッタ、ＣＶＤのような気相法により、好ましくは０．０５μｍ〜０．５μｍの厚さに形成される。ｎ側電極パッドＥ１０２は、Ａｕ、Ａｌ、Ｃｕ、Ａｇのような導電性の高い金属からなる厚さ０．５μｍ〜５μｍの層を含むことが望ましい。また、ｎ側電極パッドＥ１０２は基板１１０側に、Ａｇ、Ａｌ、Ｒｈ、Ｐｔのような近紫外〜可視波長域における反射率の高い金属からなる高反射部を含むことが望ましい。
（実施形態１１）
実施形態１１に係るＧａＮ系発光ダイオード素子の構造を図１６に模式的に示す。図１
６（ａ）は基板側から見た平面図、図１６（ｂ）は図１６（ａ）のＸ−Ｘ線の位置における断面図である。図１６では、実施形態７のＧａＮ系発光ダイオード素子１０１と共通する構成要素については同一の符号を付している。図１６に示すＧａＮ系発光ダイオード素子１０５では、ｐ型層１２３上に設けられる電極が、オーミック電極と電極パッドを兼用するｐ側電極Ｅ２００とされるとともに、活性層１２２で生じる光が基板１１０の裏面からＧａＮ系発光ダイオード素子１００の外部に放出されるように、ｎ側電極Ｅ１００の面積が小さくされている。好ましい実施形態においては、ｐ側電極Ｅ２００は、ｐ型層１２３と接触する部分がｐ型ＧａＮ系半導体とオーミック接触を形成する材料で形成され、その上にＡｕ、Ａｌ、Ｃｕ、Ａｇのような導電性の高い金属からなる層が積層された、多層構造とされる。ｐ型ＧａＮ系半導体とオーミック接触を形成する材料としては、Ｎｉ、Ａｕ、Ｐｄ、Ｒｈ、Ｐｔ、Ｃｏなどの金属が挙げられる他、ＩＴＯ、亜鉛添加酸化インジウム、酸化亜鉛、酸化錫、酸化チタン、酸化ガリウムなどの透明導電性酸化物が挙げられる。導電性の高い金属からなる層は、好ましくは０．５μｍ〜５μｍの厚さに形成される。
実施形態１１に係るＧａＮ系発光ダイオード素子の構造を図１６に模式的に示す。図１
６（ａ）は基板側から見た平面図、図１６（ｂ）は図１６（ａ）のＸ−Ｘ線の位置における断面図である。図１６では、実施形態７のＧａＮ系発光ダイオード素子１０１と共通する構成要素については同一の符号を付している。図１６に示すＧａＮ系発光ダイオード素子１０５では、ｐ型層１２３上に設けられる電極が、オーミック電極と電極パッドを兼用するｐ側電極Ｅ２００とされるとともに、活性層１２２で生じる光が基板１１０の裏面からＧａＮ系発光ダイオード素子１００の外部に放出されるように、ｎ側電極Ｅ１００の面積が小さくされている。好ましい実施形態においては、ｐ側電極Ｅ２００は、ｐ型層１２３と接触する部分がｐ型ＧａＮ系半導体とオーミック接触を形成する材料で形成され、その上にＡｕ、Ａｌ、Ｃｕ、Ａｇのような導電性の高い金属からなる層が積層された、多層構造とされる。ｐ型ＧａＮ系半導体とオーミック接触を形成する材料としては、Ｎｉ、Ａｕ、Ｐｄ、Ｒｈ、Ｐｔ、Ｃｏなどの金属が挙げられる他、ＩＴＯ、亜鉛添加酸化インジウム、酸化亜鉛、酸化錫、酸化チタン、酸化ガリウムなどの透明導電性酸化物が挙げられる。導電性の高い金属からなる層は、好ましくは０．５μｍ〜５μｍの厚さに形成される。
（実施形態１２）
実施形態１２に係るＧａＮ系発光ダイオード素子の構造を図１７に模式的に示す。図１７では、実施形態７のＧａＮ系発光ダイオード素子１０１と共通する構成要素については同一の符号を付している。図１７に示すＧａＮ系発光ダイオード素子１０６は、図１６に示すＧａＮ系発光ダイオード素子１０５の変形例である。相違点として、平面図である図１７（ａ）に示すように、ＧａＮ系発光ダイオード素子１０６ではｎ側電極Ｅ１００が、ボンディングワイヤ等が接続される部分である接続部Ｅ１００ａと、電流を横方向（基板１１０の厚さ方向と直交する方向）に拡げるための延長部Ｅ１００ｂとから構成されている。加えて、ＧａＮ系発光ダイオード素子１０６では、図１７（ａ）のＰ−Ｑ線の位置における断面図である図１７（ｂ）に示すように、基板１１０の裏面の露出した部分が粗く加工されている。この粗く加工された部分には、活性層１２２で生じる光を乱反射させ得るミクロンサイズの凹凸、活性層１２２で生じる光を回折させ得るサブミクロンサイズの周期的凹凸パターン、あるいは、活性層１２２で生じる光の全反射を抑制し得るサブミクロンサイズの微細な凹凸が形成される。サブミクロンサイズの凹凸は、ポリマー微粒子やシリカ微粒子をマスクに用いて基板１１０をエッチング加工する方法を用いて形成することができる。
実施形態１２に係るＧａＮ系発光ダイオード素子の構造を図１７に模式的に示す。図１７では、実施形態７のＧａＮ系発光ダイオード素子１０１と共通する構成要素については同一の符号を付している。図１７に示すＧａＮ系発光ダイオード素子１０６は、図１６に示すＧａＮ系発光ダイオード素子１０５の変形例である。相違点として、平面図である図１７（ａ）に示すように、ＧａＮ系発光ダイオード素子１０６ではｎ側電極Ｅ１００が、ボンディングワイヤ等が接続される部分である接続部Ｅ１００ａと、電流を横方向（基板１１０の厚さ方向と直交する方向）に拡げるための延長部Ｅ１００ｂとから構成されている。加えて、ＧａＮ系発光ダイオード素子１０６では、図１７（ａ）のＰ−Ｑ線の位置における断面図である図１７（ｂ）に示すように、基板１１０の裏面の露出した部分が粗く加工されている。この粗く加工された部分には、活性層１２２で生じる光を乱反射させ得るミクロンサイズの凹凸、活性層１２２で生じる光を回折させ得るサブミクロンサイズの周期的凹凸パターン、あるいは、活性層１２２で生じる光の全反射を抑制し得るサブミクロンサイズの微細な凹凸が形成される。サブミクロンサイズの凹凸は、ポリマー微粒子やシリカ微粒子をマスクに用いて基板１１０をエッチング加工する方法を用いて形成することができる。
（実施形態１３）
実施形態１３に係るＧａＮ系発光ダイオード素子の構造を図１８に模式的に示す。図１８（ａ）は基板側から見た平面図、図１８（ｂ）は図１８（ａ）のＰ−Ｑ線の位置における断面図である。図１８では、実施形態７のＧａＮ系発光ダイオード素子１０１と共通する構成要素については同一の符号を付している。図１８に示すＧａＮ系発光ダイオード素子１０７は、図１６に示すＧａＮ系発光ダイオード素子１０５の別の変形例である。相違点として、図１８（ａ）（ｂ）に示すように、ＧａＮ系発光ダイオード素子１０７では、オーミック電極と電極パッドを兼用するｎ側電極Ｅ１００に代えて、ＩＴＯのような透明導電性酸化物で形成された透光性のｎ側オーミック電極Ｅ１０１と、その一部上に設けられたｎ側電極パッドＥ１０２が、基板１１０の裏面上に形成されている。
実施形態１３に係るＧａＮ系発光ダイオード素子の構造を図１８に模式的に示す。図１８（ａ）は基板側から見た平面図、図１８（ｂ）は図１８（ａ）のＰ−Ｑ線の位置における断面図である。図１８では、実施形態７のＧａＮ系発光ダイオード素子１０１と共通する構成要素については同一の符号を付している。図１８に示すＧａＮ系発光ダイオード素子１０７は、図１６に示すＧａＮ系発光ダイオード素子１０５の別の変形例である。相違点として、図１８（ａ）（ｂ）に示すように、ＧａＮ系発光ダイオード素子１０７では、オーミック電極と電極パッドを兼用するｎ側電極Ｅ１００に代えて、ＩＴＯのような透明導電性酸化物で形成された透光性のｎ側オーミック電極Ｅ１０１と、その一部上に設けられたｎ側電極パッドＥ１０２が、基板１１０の裏面上に形成されている。
ｎ側電極パッドＥ１０２は、図１７のＧａＮ系発光ダイオード素子１０６におけるｎ側電極Ｅ１００と同様に、ボンディングワイヤ等が接続される部分である接続部Ｅ１０２ａと、電流を横方向に拡げるための延長部Ｅ１０２ｂとから構成されている。透光性のｎ側オーミック電極Ｅ１０１はパターニングされており、ｎ側電極パッドＥ１０２ａの直下の部分に円形の開口部を有している。
（実施形態１４）
実施形態１４に係るＧａＮ系発光ダイオード素子の構造を図１９に模式的に示す。図１
９（ａ）は基板側から見た平面図、図１９（ｂ）は図１９（ａ）のＸ−Ｘ線の位置における断面図である。図１９では、実施形態７のＧａＮ系発光ダイオード素子１０１と共通する構成要素については同一の符号を付している。図１９に示すＧａＮ系発光ダイオード素子１０８は、図１６に示すＧａＮ系発光ダイオード素子１０５の更に別の変形例である。相違点として、図１９（ａ）（ｂ）に示すように、発光ダイオード１０８では、オーミック電極と電極パッドを兼用するｎ側電極Ｅ１００に代えて、ＩＴＯのような透明導電性酸化物で形成された透光性のｎ側オーミック電極Ｅ１０１と、その一部上に設けられたｎ側電極パッドＥ１０２が、基板１１０の裏面上に形成されている。ただし、図１８のＧａＮ系発光ダイオード素子１０７とは異なり、ｎ側オーミック電極Ｅ１０１は基板１１０の裏面を広く覆っておらず、その面積はｎ側電極パッドＥ１０２よりも僅かに大きいだけである。加えて、ＧａＮ系発光ダイオード素子１０８では、図１６のＧａＮ系発光ダイオード素子１０５と異なり、基板１１０の裏面のうちｎ側オーミック電極Ｅ１０１に覆われていない部分が粗面とされている。
実施形態１４に係るＧａＮ系発光ダイオード素子の構造を図１９に模式的に示す。図１
９（ａ）は基板側から見た平面図、図１９（ｂ）は図１９（ａ）のＸ−Ｘ線の位置における断面図である。図１９では、実施形態７のＧａＮ系発光ダイオード素子１０１と共通する構成要素については同一の符号を付している。図１９に示すＧａＮ系発光ダイオード素子１０８は、図１６に示すＧａＮ系発光ダイオード素子１０５の更に別の変形例である。相違点として、図１９（ａ）（ｂ）に示すように、発光ダイオード１０８では、オーミック電極と電極パッドを兼用するｎ側電極Ｅ１００に代えて、ＩＴＯのような透明導電性酸化物で形成された透光性のｎ側オーミック電極Ｅ１０１と、その一部上に設けられたｎ側電極パッドＥ１０２が、基板１１０の裏面上に形成されている。ただし、図１８のＧａＮ系発光ダイオード素子１０７とは異なり、ｎ側オーミック電極Ｅ１０１は基板１１０の裏面を広く覆っておらず、その面積はｎ側電極パッドＥ１０２よりも僅かに大きいだけである。加えて、ＧａＮ系発光ダイオード素子１０８では、図１６のＧａＮ系発光ダイオード素子１０５と異なり、基板１１０の裏面のうちｎ側オーミック電極Ｅ１０１に覆われていない部分が粗面とされている。
（実施形態１５）
実施形態１５に係るＧａＮ系発光ダイオード素子の構造を図２０に模式的に示す。図２０（ａ）は基板側から見た平面図、図２０（ｂ）は図２０（ａ）のＰ−Ｑ線の位置における断面図である。図２０では、実施形態７のＧａＮ系発光ダイオード素子１０１と共通する構成要素については同一の符号を付している。図２０に示すＧａＮ系発光ダイオード素子１０９は、図１９に示すＧａＮ系発光ダイオード素子１０８の変形例である。相違点として、ＧａＮ系発光ダイオード素子１０９では図２０（ａ）（ｂ）に示すように、ｎ側電極パッドＥ１０２が、ボンディングワイヤ等が接続される部分である接続部Ｅ１０２ａと、電流を横方向（基板１１０の厚さ方向と直交する方向）に拡げるための、グリッド状の延長部Ｅ１０２ｂとから構成されている。ｎ側電極パッドＥ１０２とｐ型層１２３との間に介在されたｎ側オーミック電極Ｅ１０１は、ｎ側電極パッドＥ１０２と略同じ形状だが少し幅広にパターニングされている。
実施形態１５に係るＧａＮ系発光ダイオード素子の構造を図２０に模式的に示す。図２０（ａ）は基板側から見た平面図、図２０（ｂ）は図２０（ａ）のＰ−Ｑ線の位置における断面図である。図２０では、実施形態７のＧａＮ系発光ダイオード素子１０１と共通する構成要素については同一の符号を付している。図２０に示すＧａＮ系発光ダイオード素子１０９は、図１９に示すＧａＮ系発光ダイオード素子１０８の変形例である。相違点として、ＧａＮ系発光ダイオード素子１０９では図２０（ａ）（ｂ）に示すように、ｎ側電極パッドＥ１０２が、ボンディングワイヤ等が接続される部分である接続部Ｅ１０２ａと、電流を横方向（基板１１０の厚さ方向と直交する方向）に拡げるための、グリッド状の延長部Ｅ１０２ｂとから構成されている。ｎ側電極パッドＥ１０２とｐ型層１２３との間に介在されたｎ側オーミック電極Ｅ１０１は、ｎ側電極パッドＥ１０２と略同じ形状だが少し幅広にパターニングされている。
（実施形態７のＧａＮ系発光ダイオード素子の製造方法）
次に、本発明の実施形態に係るＧａＮ系発光ダイオード素子の製造方法を、前述の実施形態７に係るＧａＮ系発光ダイオード素子１０１を製造する場合を例に挙げて説明する。ＧａＮ系発光ダイオード素子１０１は以下に記す（Ａ）〜（Ｇ）のステップを順次実行することにより製造することができる。
次に、本発明の実施形態に係るＧａＮ系発光ダイオード素子の製造方法を、前述の実施形態７に係るＧａＮ系発光ダイオード素子１０１を製造する場合を例に挙げて説明する。ＧａＮ系発光ダイオード素子１０１は以下に記す（Ａ）〜（Ｇ）のステップを順次実行することにより製造することができる。
（Ａ）エピウェハの準備
最初のステップでは、図２１（ａ）に示すように、ｎ型導電性のｍ面ＧａＮ基板１１０上に、ＧａＮ系半導体からなるｎ型層１２１、活性層１２２およびｐ型層１２３を含むエピ層１２０が形成されたエピウェハを準備する。この段階における基板１１０の厚さは、典型的には３００μｍ〜１ｍｍである。
最初のステップでは、図２１（ａ）に示すように、ｎ型導電性のｍ面ＧａＮ基板１１０上に、ＧａＮ系半導体からなるｎ型層１２１、活性層１２２およびｐ型層１２３を含むエピ層１２０が形成されたエピウェハを準備する。この段階における基板１１０の厚さは、典型的には３００μｍ〜１ｍｍである。
（Ｂ）エピ層の加工
このステップでは、図２１（ｂ）に示すように、エピ層１２０をドライエッチング加工して素子分離溝Ｇ１００を形成する。そして、素子分離溝Ｇ１００によって区画される各発光ダイオード部のｐ型層１２３上に、ｐ側オーミック電極Ｅ２０１とｐ側電極パッドＥ２０２を順次形成する。素子分離溝Ｇ１００とｐ側オーミック電極Ｅ２０１の形成の順序に限定はなく、素子分離溝Ｇ１００を形成する前にｐ側オーミック電極Ｅ２０１を形成してもよい。また、この例では、素子分離溝Ｇ１００はｎ型層１２１に達する深さとされているが、基板１１０の表面または内部に達する深さに形成することもできる。好ましくは、素子分離溝Ｇ１００、ｐ側オーミック電極Ｅ２０１およびｐ側電極パッドＥ２０２を形成した後、ｐ側オーミック電極Ｅ２０１の表面とエピ層１２０の露出面をＳｉＯ２、ＳｉＮｘのような透明材料からなる絶縁性の保護膜（図示せず）で被覆する。
このステップでは、図２１（ｂ）に示すように、エピ層１２０をドライエッチング加工して素子分離溝Ｇ１００を形成する。そして、素子分離溝Ｇ１００によって区画される各発光ダイオード部のｐ型層１２３上に、ｐ側オーミック電極Ｅ２０１とｐ側電極パッドＥ２０２を順次形成する。素子分離溝Ｇ１００とｐ側オーミック電極Ｅ２０１の形成の順序に限定はなく、素子分離溝Ｇ１００を形成する前にｐ側オーミック電極Ｅ２０１を形成してもよい。また、この例では、素子分離溝Ｇ１００はｎ型層１２１に達する深さとされているが、基板１１０の表面または内部に達する深さに形成することもできる。好ましくは、素子分離溝Ｇ１００、ｐ側オーミック電極Ｅ２０１およびｐ側電極パッドＥ２０２を形成した後、ｐ側オーミック電極Ｅ２０１の表面とエピ層１２０の露出面をＳｉＯ２、ＳｉＮｘのような透明材料からなる絶縁性の保護膜（図示せず）で被覆する。
（Ｃ）基板の薄肉化
このステップでは、基板１１０の裏面をグラインディングまたはラッピングして、図２１（ｃ）に示すように基板１１０の厚さを減じる。グラインディングを行った場合には、続けてラッピングを行って、加工された面の粗さを減じる。このラッピングの際には、使用するダイヤモンド砥粒の粒径を段階的に小さくしていくことが好ましい。
このステップ（Ｃ）は、必要に応じて行えばよく、省略することも可能である。
このステップでは、基板１１０の裏面をグラインディングまたはラッピングして、図２１（ｃ）に示すように基板１１０の厚さを減じる。グラインディングを行った場合には、続けてラッピングを行って、加工された面の粗さを減じる。このラッピングの際には、使用するダイヤモンド砥粒の粒径を段階的に小さくしていくことが好ましい。
このステップ（Ｃ）は、必要に応じて行えばよく、省略することも可能である。
（Ｄ）基板の裏面のポリッシング
このステップでは、酸性のＣＭＰスラリーを用いて、０．５μｍ／ｈ以下という低いポリッシングレートで基板１１０の裏面をポリッシングし、ＡＦＭを用いて測定される１０μｍ角の範囲の算術平均粗さＲａを０．１ｎｍ以下とする。ＣＭＰスラリーのｐＨは好ましくは２未満である。ポリッシング前の基板１１０の裏面がグラインドされたままの表面のような荒れた面である場合は、予備加工としてラッピングを行って粗さを減じてから、ポリッシングを行う。このラッピングの際には、使用するダイヤモンド砥粒の粒径を段階的に小さくしていくことが望ましい。ポリッシング後は基板１１０に付着したスラリーを水で洗い流し、乾燥させる。水洗の後に、有機洗浄や紫外線オゾン洗浄を行ってもよい。
このステップでは、酸性のＣＭＰスラリーを用いて、０．５μｍ／ｈ以下という低いポリッシングレートで基板１１０の裏面をポリッシングし、ＡＦＭを用いて測定される１０μｍ角の範囲の算術平均粗さＲａを０．１ｎｍ以下とする。ＣＭＰスラリーのｐＨは好ましくは２未満である。ポリッシング前の基板１１０の裏面がグラインドされたままの表面のような荒れた面である場合は、予備加工としてラッピングを行って粗さを減じてから、ポリッシングを行う。このラッピングの際には、使用するダイヤモンド砥粒の粒径を段階的に小さくしていくことが望ましい。ポリッシング後は基板１１０に付着したスラリーを水で洗い流し、乾燥させる。水洗の後に、有機洗浄や紫外線オゾン洗浄を行ってもよい。
（Ｅ）ｎ側電極の形成
このステップでは、図２２（ｄ）に示すように、基板１１０の裏面全体にｎ側電極Ｅ１００を、蒸着、スパッタ、ＣＶＤなどの気相法を用いて薄膜状に形成する。このように、酸性スラリーを用いて低いレートで基板１１０の表面をポリッシングした後に、そのポリッシュされたままの表面にｎ側電極Ｅ１００を形成することによって、ｎ側電極Ｅ１００の接触抵抗を低くすることができる。
このステップでは、図２２（ｄ）に示すように、基板１１０の裏面全体にｎ側電極Ｅ１００を、蒸着、スパッタ、ＣＶＤなどの気相法を用いて薄膜状に形成する。このように、酸性スラリーを用いて低いレートで基板１１０の表面をポリッシングした後に、そのポリッシュされたままの表面にｎ側電極Ｅ１００を形成することによって、ｎ側電極Ｅ１００の接触抵抗を低くすることができる。
（Ｆ）ｎ側電極のパターニング
このステップでは、必要な部分をマスクで保護したうえで不要部分をエッチングにより除去する方法、すなわちサブトラクティブ法によって、図２２（ｅ）に示すようにｎ側電極Ｅ１００を所定形状にパターニングする。マスクのパターニングは、よく知られたフォトリソグラフィ技法を用いて行うことができる。エッチング方法は、ウェットエッチングとドライエッチングのいずれでもよい。ウェットエッチングで用いるエッチャント、ドライエッチングで用いるエッチングガスについては、公知技術を適宜参照して選択すればよい。好ましい実施形態においては、ｎ側電極Ｅ１００のパターニング後、基板１１０の露出面をＳｉＯ２、ＳｉＮｘのような透明材料からなる絶縁性の保護膜（図示せず）で被覆する。
このステップでは、必要な部分をマスクで保護したうえで不要部分をエッチングにより除去する方法、すなわちサブトラクティブ法によって、図２２（ｅ）に示すようにｎ側電極Ｅ１００を所定形状にパターニングする。マスクのパターニングは、よく知られたフォトリソグラフィ技法を用いて行うことができる。エッチング方法は、ウェットエッチングとドライエッチングのいずれでもよい。ウェットエッチングで用いるエッチャント、ドライエッチングで用いるエッチングガスについては、公知技術を適宜参照して選択すればよい。好ましい実施形態においては、ｎ側電極Ｅ１００のパターニング後、基板１１０の露出面をＳｉＯ２、ＳｉＮｘのような透明材料からなる絶縁性の保護膜（図示せず）で被覆する。
（Ｇ）ダイシング
最後のステップとして、図２２（ｆ）に示すように、エピ層１２０に形成した素子分離溝Ｇ１００の位置でエピウェハを切断し、チップ状のＧａＮ系発光ダイオード素子１０１を得る。
最後のステップとして、図２２（ｆ）に示すように、エピ層１２０に形成した素子分離溝Ｇ１００の位置でエピウェハを切断し、チップ状のＧａＮ系発光ダイオード素子１０１を得る。
（実施形態８のＧａＮ系発光ダイオード素子の製造方法）
実施形態８に係るＧａＮ系発光ダイオード素子１０２（図１３参照）を製造する場合、基板１１０の裏面を凹凸状に加工するステップが必要となる。このステップは、ｎ側電極Ｅ１００をパターニングするステップの後に行う。
実施形態８に係るＧａＮ系発光ダイオード素子１０２（図１３参照）を製造する場合、基板１１０の裏面を凹凸状に加工するステップが必要となる。このステップは、ｎ側電極Ｅ１００をパターニングするステップの後に行う。
（実施形態１４のＧａＮ系発光ダイオード素子の製造方法）
実施形態１４に係るＧａＮ系発光ダイオード素子１０８（図１９参照）を製造するには、まず、ｎ型導電性のｍ面ＧａＮ基板１１０上に、ＧａＮ系半導体からなるｎ型層１２１、活性層１２２およびｐ型層１２３を含むエピ層１２０が形成されたエピウェハを準備す
る。そして、エピ層１２０をドライエッチング加工して素子分離溝Ｇ１００を形成するとともに、素子分離溝Ｇ１００によって区画される各発光ダイオード部のｐ型層１２３上に、ｐ側電極Ｅ２００を形成する。
実施形態１４に係るＧａＮ系発光ダイオード素子１０８（図１９参照）を製造するには、まず、ｎ型導電性のｍ面ＧａＮ基板１１０上に、ＧａＮ系半導体からなるｎ型層１２１、活性層１２２およびｐ型層１２３を含むエピ層１２０が形成されたエピウェハを準備す
る。そして、エピ層１２０をドライエッチング加工して素子分離溝Ｇ１００を形成するとともに、素子分離溝Ｇ１００によって区画される各発光ダイオード部のｐ型層１２３上に、ｐ側電極Ｅ２００を形成する。
ｐ側電極Ｅ２００の形成後、基板１１０の裏面をグラインディングまたはラッピングして、基板１１０の厚さを減じる。グラインディングを行った場合には、続けてラッピングを行って、加工された面の粗さを減じる。その後、酸性のＣＭＰスラリーを用いて、０．５μｍ／ｈ以下という低いポリッシングレートで基板１１０の裏面をポリッシングし、ＡＦＭを用いて測定される１０μｍ角の範囲の算術平均粗さＲａを０．１ｎｍ以下とする。ポリッシング後は基板１１０に付着したスラリーを水で洗い流し、乾燥させる。水洗の後に、有機洗浄や紫外線オゾン洗浄を行ってもよい。
次に、ポリッシュされたままの基板１１０の裏面全体にＩＴＯからなるｎ側オーミック電極Ｅ１０１を、蒸着、スパッタ、ＣＶＤなどの気相法を用いて薄膜状に形成する。このステップまで完了したエピウェハの断面図が図２３（ａ）である。
次のステップでは、必要な部分をレジストマスクで保護したうえで不要部分をエッチングにより除去する方法、すなわちサブトラクティブ法によって、図２３（ｂ）に示すようにｎ側オーミック電極Ｅ１０１を所定形状にパターニングする。レジストマスクのパターニングは、通常のフォトリソグラフィ技法を用いて行うことができる。ＩＴＯのエッチングは、好ましくは、エッチャントに塩化鉄水溶液または塩酸を用いて、ウェット法により行う。このウェットエッチングの際には、ＩＴＯの不要部分を完全に取り除かないで、その残渣が基板１１０上に残るようにエッチング時間などを調節する。
ＩＴＯのような多結晶質のＴＣＯ薄膜は、成膜後にアニールして結晶部分の結晶性を向上させることによって、ウェットエッチング時の結晶部分と粒界部分とのエッチングレート差を大きくすることができる。従って、ｎ側オーミック電極Ｅ１０１をＩＴＯのような多結晶質のＴＣＯ膜とする場合には、これを熱処理することによって、ウェットエッチング後にＴＣＯの残渣が基板１１０上に残留し易くすることができる。
次のステップでは、前のステップでｎ側オーミック電極Ｅ１０１の保護に用いたレジストマスクを引き続きマスクとして残したまま、露出した基板１１０の裏面を塩素ガスをエッチングガスに用いてドライエッチングする。このとき、残留したＩＴＯの残渣が微細マスクとして働くことによって、図２３（ｃ）に示すように、基板１１０のドライエッチされた部分には微細な凹凸が無数に形成される。
ドライエッチング後、図２４（ｄ）に示すようにｎ側オーミック電極Ｅ１０１上にｎ側電極パッドＥ１０２を形成する。好ましい実施形態においては、この後、基板１１０の露出面をＳｉＯ２、ＳｉＮｘのような透明材料からなる絶縁性の保護膜（図示せず）で被覆する。そして、最後のステップとして、図２４（ｅ）に示すように、エピ層１２０に形成した素子分離溝Ｇ１００の位置でエピウェハを切断し、チップ状のＧａＮ系発光ダイオード素子１０８を得る。
（変形実施形態）
上述の各実施形態と同様に、ｍ面ＧａＮ基板のおもて面上にＧａＮ系半導体からなるｎ型層、活性層およびｐ型層を含むエピ層が形成されたエピウェハを準備し、該ｐ型層の上面にｐ側電極を形成した後、変形実施形態に係るＧａＮ系発光ダイオード素子の製造方法では、該ｐ側電極を挟んで、該エピウェハのエピ層側に支持基板を接合する。
次いで、該ｍ面ＧａＮ基板を裏面側からグラインディングまたはラッピングして磨滅させ、エピ層に含まれるｎ型層を露出させる。
次いで、該ｎ型層の露出面を酸性のＣＭＰスラリー（好ましくはｐＨ２未満）を用いて、０．５μｍ／ｈ以下という低いポリッシングレートでポリッシングし、ＡＦＭを用いて測定される１０μｍ角の範囲の算術平均粗さＲａを０．１ｎｍ以下とする。ポリッシング後、ポリッシュされたｎ型層表面に付着したスラリーを水で洗い流し、乾燥させる。水洗の後に、有機洗浄や紫外線オゾン洗浄を行ってもよい。
その後は、上述の実施形態に係る製造方法と同様の手順で、該ポリッシュされたｎ型層露出面上にｎ側電極を形成し、次いで、そのパターニングを行う。
このようにして形成したｎ側電極は、ｎ型層に対する接触抵抗の低いものとなると考えられる。
上述の各実施形態と同様に、ｍ面ＧａＮ基板のおもて面上にＧａＮ系半導体からなるｎ型層、活性層およびｐ型層を含むエピ層が形成されたエピウェハを準備し、該ｐ型層の上面にｐ側電極を形成した後、変形実施形態に係るＧａＮ系発光ダイオード素子の製造方法では、該ｐ側電極を挟んで、該エピウェハのエピ層側に支持基板を接合する。
次いで、該ｍ面ＧａＮ基板を裏面側からグラインディングまたはラッピングして磨滅させ、エピ層に含まれるｎ型層を露出させる。
次いで、該ｎ型層の露出面を酸性のＣＭＰスラリー（好ましくはｐＨ２未満）を用いて、０．５μｍ／ｈ以下という低いポリッシングレートでポリッシングし、ＡＦＭを用いて測定される１０μｍ角の範囲の算術平均粗さＲａを０．１ｎｍ以下とする。ポリッシング後、ポリッシュされたｎ型層表面に付着したスラリーを水で洗い流し、乾燥させる。水洗の後に、有機洗浄や紫外線オゾン洗浄を行ってもよい。
その後は、上述の実施形態に係る製造方法と同様の手順で、該ポリッシュされたｎ型層露出面上にｎ側電極を形成し、次いで、そのパターニングを行う。
このようにして形成したｎ側電極は、ｎ型層に対する接触抵抗の低いものとなると考えられる。
（その他の発明の開示）
当業者であれば、以下に記載する表面処理方法、半導体素子の製造方法またはＧａＮ系発光ダイオード素子に関する発明が、本明細書に開示されていることを理解するであろう。
（ａ１）ｍ面ＧａＮ基板の表面を、酸性のＣＭＰスラリーを用いて０．５μｍ／ｈ以下のポリッシングレートでポリッシングする第１工程と、該第１工程に続いて該ｍ面ＧａＮ基板の該表面を水洗する第２工程と、を有するｍ面ＧａＮ基板の表面処理方法。
（ａ２）前記ＣＭＰスラリーのｐＨが２未満である、前記（ａ１）に記載の表面処理方法。
（ａ３）前記第１工程では前記ｍ面ＧａＮ基板の表面をポリッシュ後の算術平均粗さＲａが０．１ｎｍ以下となるようにポリッシングする、前記（ａ１）または（ａ２）に記載の表面処理方法。
（ａ４）ｎ型導電性を有するｍ面ＧａＮ基板の表面にオーミック電極を形成する電極形成工程を有するとともに、該電極形成工程の前に、該表面の仕上げ工程として前記（ａ１）〜（ａ３）のいずれかに記載の表面処理方法を用いた表面処理を該表面に施す表面処理工程を有する、半導体素子の製造方法。
（ａ５）前記ｎ型導電性を有するｍ面ＧａＮ基板のキャリア濃度が１×１０１７ｃｍ−３である、前記（ａ４）に記載の半導体素子の製造方法。
当業者であれば、以下に記載する表面処理方法、半導体素子の製造方法またはＧａＮ系発光ダイオード素子に関する発明が、本明細書に開示されていることを理解するであろう。
（ａ１）ｍ面ＧａＮ基板の表面を、酸性のＣＭＰスラリーを用いて０．５μｍ／ｈ以下のポリッシングレートでポリッシングする第１工程と、該第１工程に続いて該ｍ面ＧａＮ基板の該表面を水洗する第２工程と、を有するｍ面ＧａＮ基板の表面処理方法。
（ａ２）前記ＣＭＰスラリーのｐＨが２未満である、前記（ａ１）に記載の表面処理方法。
（ａ３）前記第１工程では前記ｍ面ＧａＮ基板の表面をポリッシュ後の算術平均粗さＲａが０．１ｎｍ以下となるようにポリッシングする、前記（ａ１）または（ａ２）に記載の表面処理方法。
（ａ４）ｎ型導電性を有するｍ面ＧａＮ基板の表面にオーミック電極を形成する電極形成工程を有するとともに、該電極形成工程の前に、該表面の仕上げ工程として前記（ａ１）〜（ａ３）のいずれかに記載の表面処理方法を用いた表面処理を該表面に施す表面処理工程を有する、半導体素子の製造方法。
（ａ５）前記ｎ型導電性を有するｍ面ＧａＮ基板のキャリア濃度が１×１０１７ｃｍ−３である、前記（ａ４）に記載の半導体素子の製造方法。
（ｂ１）ｎ型ＧａＮ系半導体の露出したｍ面を、酸性のＣＭＰスラリーを用いて０．５μｍ／ｈ以下のポリッシングレートでポリッシングする第１工程と、該第１工程に続いて該ｍ面を水洗する第２工程と、を有する表面処理方法。
（ｂ２）前記ＣＭＰスラリーのｐＨが２未満である、前記（ｂ１）に記載の表面処理方法。
（ｂ３）前記第１工程では前記ｍ面をポリッシュ後の算術平均粗さＲａが０．１ｎｍ以下となるようにポリッシングする、前記（ｂ１）または（ｂ２）に記載の表面処理方法。
（ｂ４）ｎ型ＧａＮ系半導体の露出したｍ面上にオーミック電極を形成する電極形成工程を有するとともに、該電極形成工程の前に、該ｍ面の仕上げ工程として前記（ｂ１）〜（ｂ３）のいずれかに記載の表面処理方法を用いた表面処理を該ｍ面に施す表面処理工程を有する、半導体素子の製造方法。
（ｂ５）前記ｎ型ＧａＮ系半導体が、ｍ面ＧａＮ基板を用いてエピタキシャル成長により形成されたｎ型ＧａＮ系半導体層である、前記（ｂ４）に記載の製造方法。
（ｂ２）前記ＣＭＰスラリーのｐＨが２未満である、前記（ｂ１）に記載の表面処理方法。
（ｂ３）前記第１工程では前記ｍ面をポリッシュ後の算術平均粗さＲａが０．１ｎｍ以下となるようにポリッシングする、前記（ｂ１）または（ｂ２）に記載の表面処理方法。
（ｂ４）ｎ型ＧａＮ系半導体の露出したｍ面上にオーミック電極を形成する電極形成工程を有するとともに、該電極形成工程の前に、該ｍ面の仕上げ工程として前記（ｂ１）〜（ｂ３）のいずれかに記載の表面処理方法を用いた表面処理を該ｍ面に施す表面処理工程を有する、半導体素子の製造方法。
（ｂ５）前記ｎ型ＧａＮ系半導体が、ｍ面ＧａＮ基板を用いてエピタキシャル成長により形成されたｎ型ＧａＮ系半導体層である、前記（ｂ４）に記載の製造方法。
（ｃ１）ＧａＮ系半導体からなるｎ型層、活性層およびｐ型層がこの順に積層され、その積層方向が該ＧａＮ系半導体のｍ軸と平行である半導体積層体と、該ｐ型層に接続されたｐ側電極と、該ｎ型層の該活性層側の表面とは反対側の表面に形成されたｎ側オーミック電極とを有し、当該発光ダイオード素子に印加される順方向電流が２０ｍＡのときの順方向電圧が４．０Ｖ以下であるＧａＮ系発光ダイオード素子。
（ｃ２）ＧａＮ系半導体からなるｎ型層、活性層およびｐ型層がこの順に積層され、その積層方向が該ＧａＮ系半導体のｍ軸と平行である半導体積層体と、該ｐ型層に接続された
ｐ側電極と、該ｎ型層の該活性層側の表面とは反対側の表面に形成されたｎ側オーミック電極とを有し、当該発光ダイオード素子に印加される順方向電流が６０ｍＡのときの順方向電圧が４．５Ｖ以下であるＧａＮ系発光ダイオード素子。
（ｃ３）ＧａＮ系半導体からなるｎ型層、活性層およびｐ型層がこの順に積層され、その積層方向が該ＧａＮ系半導体のｍ軸と平行である半導体積層体と、該ｐ型層に接続されたｐ側電極と、該ｎ型層の該活性層側の表面とは反対側の表面に形成されたｎ側オーミック電極とを有し、当該発光ダイオード素子に印加される順方向電流が１２０ｍＡのときの順方向電圧が５．０Ｖ以下であるＧａＮ系発光ダイオード素子。
（ｃ４）ＧａＮ系半導体からなるｎ型層、活性層およびｐ型層がこの順に積層され、その積層方向が該ＧａＮ系半導体のｍ軸と平行である半導体積層体と、該ｐ型層に接続されたｐ側電極と、該ｎ型層の該活性層側の表面とは反対側の表面に形成されたｎ側オーミック電極とを有し、当該発光ダイオード素子に印加される順方向電流が２００ｍＡのときの順方向電圧が５．５Ｖ以下であるＧａＮ系発光ダイオード素子。
（ｃ５）ＧａＮ系半導体からなるｎ型層、活性層およびｐ型層がこの順に積層され、その積層方向が該ＧａＮ系半導体のｍ軸と平行である半導体積層体と、該ｐ型層に接続されたｐ側電極と、該ｎ型層の該活性層側の表面とは反対側の表面に形成されたｎ側オーミック電極とを有し、当該発光ダイオード素子に印加される順方向電流が３５０ｍＡのときの順方向電圧が６．０Ｖ以下であるＧａＮ系発光ダイオード素子。
（ｃ６）前記ｎ型層の前記ｎ側オーミック電極が形成された側の表面の面積が０．００１２ｃｍ２以上である、前記（ｃ１）〜（ｃ５）のいずれかに記載のＧａＮ系発光ダイオード素子。
（ｃ７）前記ｎ側オーミック電極の面積が０．００１２ｃｍ２以上、前記前記ｎ型層の前記ｎ側オーミック電極が形成された側の表面の面積以下である、前記（ｃ６）に記載のＧａＮ系発光ダイオード素子。
（ｃ８）前記ｎ型層の表面は、少なくとも前記ｎ側オーミック電極と接触する部分において、１０μｍ角の範囲の算術平均粗さＲａが０．１ｎｍ以下である、前記（ｃ１）〜（ｃ７）のいずれかに記載のＧａＮ系発光ダイオード素子。
（ｃ２）ＧａＮ系半導体からなるｎ型層、活性層およびｐ型層がこの順に積層され、その積層方向が該ＧａＮ系半導体のｍ軸と平行である半導体積層体と、該ｐ型層に接続された
ｐ側電極と、該ｎ型層の該活性層側の表面とは反対側の表面に形成されたｎ側オーミック電極とを有し、当該発光ダイオード素子に印加される順方向電流が６０ｍＡのときの順方向電圧が４．５Ｖ以下であるＧａＮ系発光ダイオード素子。
（ｃ３）ＧａＮ系半導体からなるｎ型層、活性層およびｐ型層がこの順に積層され、その積層方向が該ＧａＮ系半導体のｍ軸と平行である半導体積層体と、該ｐ型層に接続されたｐ側電極と、該ｎ型層の該活性層側の表面とは反対側の表面に形成されたｎ側オーミック電極とを有し、当該発光ダイオード素子に印加される順方向電流が１２０ｍＡのときの順方向電圧が５．０Ｖ以下であるＧａＮ系発光ダイオード素子。
（ｃ４）ＧａＮ系半導体からなるｎ型層、活性層およびｐ型層がこの順に積層され、その積層方向が該ＧａＮ系半導体のｍ軸と平行である半導体積層体と、該ｐ型層に接続されたｐ側電極と、該ｎ型層の該活性層側の表面とは反対側の表面に形成されたｎ側オーミック電極とを有し、当該発光ダイオード素子に印加される順方向電流が２００ｍＡのときの順方向電圧が５．５Ｖ以下であるＧａＮ系発光ダイオード素子。
（ｃ５）ＧａＮ系半導体からなるｎ型層、活性層およびｐ型層がこの順に積層され、その積層方向が該ＧａＮ系半導体のｍ軸と平行である半導体積層体と、該ｐ型層に接続されたｐ側電極と、該ｎ型層の該活性層側の表面とは反対側の表面に形成されたｎ側オーミック電極とを有し、当該発光ダイオード素子に印加される順方向電流が３５０ｍＡのときの順方向電圧が６．０Ｖ以下であるＧａＮ系発光ダイオード素子。
（ｃ６）前記ｎ型層の前記ｎ側オーミック電極が形成された側の表面の面積が０．００１２ｃｍ２以上である、前記（ｃ１）〜（ｃ５）のいずれかに記載のＧａＮ系発光ダイオード素子。
（ｃ７）前記ｎ側オーミック電極の面積が０．００１２ｃｍ２以上、前記前記ｎ型層の前記ｎ側オーミック電極が形成された側の表面の面積以下である、前記（ｃ６）に記載のＧａＮ系発光ダイオード素子。
（ｃ８）前記ｎ型層の表面は、少なくとも前記ｎ側オーミック電極と接触する部分において、１０μｍ角の範囲の算術平均粗さＲａが０．１ｎｍ以下である、前記（ｃ１）〜（ｃ７）のいずれかに記載のＧａＮ系発光ダイオード素子。
１００、１０１、１０２、１０３、１０４、１０５、１０６、１０７、１０８、１０９ ＧａＮ系発光ダイオード素子
１１０ 基板
１１２ａ 低接触抵抗領域
１１２ｂ 高接触抵抗領域
１２０ エピ層
１２１ ｎ型層
１２２ 活性層
１２３ ｐ型層
Ｅ１００ ｎ側電極
Ｅ１０１ ｎ側オーミック電極
Ｅ１０２ ｎ側電極パッド
Ｅ１０３ 補助電極
Ｅ２００ ｐ側電極
Ｅ２０１ ｐ側オーミック電極
Ｅ２０２ ｐ側電極パッド
Ｅ２０３ 補助電極
Ｇ１００ 素子分離溝
Ｒ１００ 誘電体反射膜
１１０ 基板
１１２ａ 低接触抵抗領域
１１２ｂ 高接触抵抗領域
１２０ エピ層
１２１ ｎ型層
１２２ 活性層
１２３ ｐ型層
Ｅ１００ ｎ側電極
Ｅ１０１ ｎ側オーミック電極
Ｅ１０２ ｎ側電極パッド
Ｅ１０３ 補助電極
Ｅ２００ ｐ側電極
Ｅ２０１ ｐ側オーミック電極
Ｅ２０２ ｐ側電極パッド
Ｅ２０３ 補助電極
Ｇ１００ 素子分離溝
Ｒ１００ 誘電体反射膜
Claims (10)
- ｎ型導電性のｍ面ＧａＮ基板と、該ｍ面ＧａＮ基板のおもて面上にＧａＮ系半導体を用いて形成された発光構造と、該ｍ面ＧａＮ基板の裏面に形成されたｎ側オーミック電極とを有し、当該素子に印加される順方向電流が２０ｍＡのときの順方向電圧が４．０Ｖ以下である、半導体発光素子。
- ｎ型導電性のｍ面ＧａＮ基板と、該ｍ面ＧａＮ基板のおもて面上にＧａＮ系半導体を用いて形成された発光構造と、該ｍ面ＧａＮ基板の裏面に形成されたｎ側オーミック電極とを有し、当該素子に印加される順方向電流が６０ｍＡのときの順方向電圧が４．５Ｖ以下である、半導体発光素子。
- ｎ型導電性のｍ面ＧａＮ基板と、該ｍ面ＧａＮ基板のおもて面上にＧａＮ系半導体を用いて形成された発光構造と、該ｍ面ＧａＮ基板の裏面に形成されたｎ側オーミック電極とを有し、当該素子に印加される順方向電流が１２０ｍＡのときの順方向電圧が５．０Ｖ以下である、半導体発光素子。
- ｎ型導電性のｍ面ＧａＮ基板と、該ｍ面ＧａＮ基板のおもて面上にＧａＮ系半導体を用いて形成された発光構造と、該ｍ面ＧａＮ基板の裏面に形成されたｎ側オーミック電極とを有し、当該素子に印加される順方向電流が２００ｍＡのときの順方向電圧が５．５Ｖ以下である、半導体発光素子。
- ｎ型導電性のｍ面ＧａＮ基板と、該ｍ面ＧａＮ基板のおもて面上にＧａＮ系半導体を用いて形成された発光構造と、該ｍ面ＧａＮ基板の裏面に形成されたｎ側オーミック電極とを有し、当該素子に印加される順方向電流が３５０ｍＡのときの順方向電圧が６．０Ｖ以下である、半導体発光素子。
- 前記発光構造が、ＧａＮ系半導体からなる活性層と、該活性層と前記ｍ面ＧａＮ基板との間に配置されたｎ型ＧａＮ系半導体層と、該ｎ型ＧａＮ系半導体層とで該活性層を挟むｐ型ＧａＮ系半導体層と、を含む、請求項１〜５のいずれか一項に記載の半導体発光素子。
- 発光ダイオード素子である、請求項１〜６のいずれか一項に記載の半導体発光素子。
- 前記ｍ面ＧａＮ基板の裏面の面積が０．００１２ｃｍ２以上である、請求項１〜７のいずれか一項に記載の半導体発光素子。
- 前記ｎ側オーミック電極の面積が０．００１２ｃｍ２以上、前記ｍ面ＧａＮ基板の裏面の面積以下である、請求項８に記載の半導体発光素子。
- 前記ｍ面ＧａＮ基板のキャリア濃度が１×１０１７ｃｍ−３である、請求項１〜９のいずれか一項に記載の半導体発光素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013184585A JP2014053614A (ja) | 2012-09-07 | 2013-09-06 | 発光ダイオード素子 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| WOPCT/JP2012/072922 | 2012-09-07 | ||
| PCT/JP2012/072922 WO2013039003A1 (ja) | 2011-09-12 | 2012-09-07 | 発光ダイオード素子 |
| JP2013184585A JP2014053614A (ja) | 2012-09-07 | 2013-09-06 | 発光ダイオード素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2014053614A true JP2014053614A (ja) | 2014-03-20 |
Family
ID=50611740
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013184585A Pending JP2014053614A (ja) | 2012-09-07 | 2013-09-06 | 発光ダイオード素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2014053614A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015182207A1 (ja) * | 2014-05-30 | 2015-12-03 | 三菱化学株式会社 | エピタキシャルウエハ、半導体発光素子、発光装置及びエピタキシャルウエハの製造方法 |
| JP2017063112A (ja) * | 2015-09-24 | 2017-03-30 | 日亜化学工業株式会社 | 発光装置 |
-
2013
- 2013-09-06 JP JP2013184585A patent/JP2014053614A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015182207A1 (ja) * | 2014-05-30 | 2015-12-03 | 三菱化学株式会社 | エピタキシャルウエハ、半導体発光素子、発光装置及びエピタキシャルウエハの製造方法 |
| JP2017063112A (ja) * | 2015-09-24 | 2017-03-30 | 日亜化学工業株式会社 | 発光装置 |
| US10008651B2 (en) | 2015-09-24 | 2018-06-26 | Nichia Corporation | Light emitting device and wiring board thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2013039003A1 (ja) | 発光ダイオード素子 | |
| KR100967841B1 (ko) | 질화갈륨계 화합물 반도체 발광소자 | |
| JP5556657B2 (ja) | Ｉｉｉ族窒化物半導体発光素子の製造方法及びｉｉｉ族窒化物半導体発光素子、並びにランプ | |
| JP5232968B2 (ja) | 発光素子及びその製造方法、並びにランプ | |
| US7947995B2 (en) | Gallium nitride-based compound semiconductor light emitting device | |
| US8173461B2 (en) | Process for fabrication of nitride semiconductor light emitting device | |
| JP4626306B2 (ja) | 窒化物半導体発光素子およびその製造方法 | |
| JP2004281863A (ja) | 窒化物半導体素子及びその製造方法 | |
| JP2007220972A (ja) | 半導体発光素子及びその製造方法、並びにランプ | |
| US20150014702A1 (en) | Light-emitting diode having improved light extraction efficiency and method for manufacturing same | |
| JP2005268581A (ja) | 窒化ガリウム系化合物半導体発光素子 | |
| JP4959184B2 (ja) | 窒化物系半導体発光素子の製造方法 | |
| JP2013084750A (ja) | ＧａＮ系発光ダイオードの製造方法 | |
| TWI702734B (zh) | 半導體發光元件及其製造方法 | |
| JP2014053614A (ja) | 発光ダイオード素子 | |
| JP5234219B1 (ja) | 発光ダイオード素子および発光装置 | |
| JP5640398B2 (ja) | 窒化物半導体素子及びその製造方法 | |
| JP5234220B1 (ja) | 発光ダイオード素子 | |
| JP5234218B1 (ja) | 発光ダイオード素子 | |
| JP2009094108A (ja) | ＧａＮ系ＬＥＤ素子の製造方法 | |
| JP5163970B1 (ja) | 発光ダイオード素子 | |
| JP5398937B1 (ja) | 窒化物半導体発光チップ、窒化物半導体発光装置及び窒化物半導体チップの製造方法 | |
| JP2013074071A (ja) | ＧａＮ系発光ダイオード | |
| JP2013062542A (ja) | ｍ面ＧａＮ基板の表面処理方法 | |
| JP2011091442A (ja) | 窒化ガリウム系化合物半導体発光ダイオード |