JP2014049151A - Flash memory - Google Patents
Flash memory Download PDFInfo
- Publication number
- JP2014049151A JP2014049151A JP2012190121A JP2012190121A JP2014049151A JP 2014049151 A JP2014049151 A JP 2014049151A JP 2012190121 A JP2012190121 A JP 2012190121A JP 2012190121 A JP2012190121 A JP 2012190121A JP 2014049151 A JP2014049151 A JP 2014049151A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- coupled
- program
- current
- flash memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Read Only Memory (AREA)
Abstract
Description
本発明は、フラッシュメモリに関し、より具体的には、プログラミング中に、プログラム電流が一定の基準電流に追従できるようにプログラム電圧を動的に制御するためのサポート回路を含むＰＭＯＳフラッシュメモリに関するものである。 The present invention relates to a flash memory, and more particularly to a PMOS flash memory including a support circuit for dynamically controlling a program voltage so that the program current can follow a constant reference current during programming. is there.
フラッシュメモリは、電子的にプログラム可能（書き換え可能）で不揮発性のデータ記憶のための優れた解決策をもたらすため、幅広く利用されている。フラッシュメモリは、複数のメモリセルによって形成されたメモリアレイを含み、各メモリセルは、ゲートと、ドレインと、ソースと、フローティングゲート等の電荷蓄積構造とを含む金属酸化膜半導体（ＭＯＳ）電界効果トランジスタ等のストレージトランジスタによってバイナリビットを格納する。 Flash memory is widely used because it provides an excellent solution for electronically programmable (rewritable) and non-volatile data storage. A flash memory includes a memory array formed by a plurality of memory cells, each memory cell including a gate, a drain, a source, and a charge storage structure such as a floating gate, a metal oxide semiconductor (MOS) field effect. A binary bit is stored by a storage transistor such as a transistor.
メモリセルをプログラムするために、すなわち、データのバイナリビットをそのメモリセルのストレージトランジスタに書き込むために、ドレイン電圧および制御ラインプログラム電圧が、それぞれそのトランジスタのドレインおよびゲートに印加され、その結果、電荷（電子）がフローティングゲートに注入されて、ストレージトランジスタの閾値電圧が、そのビットを記憶するように変更される。 To program a memory cell, that is, to write a binary bit of data to the storage transistor of that memory cell, a drain voltage and a control line program voltage are applied to the drain and gate of that transistor, respectively, resulting in charge (Electrons) are injected into the floating gate and the threshold voltage of the storage transistor is changed to store the bit.
しかし、プログラミング中に、ストレージトランジスタの閾値電圧が変更されると、そのストレージトランジスタの導通にも影響が及ぶ。例えば、ｐチャネルＭＯＳ（ＰＭＯＳ）ストレージトランジスタをプログラミングすると、その閾値電圧が上昇し、その結果として、そのＰＭＯＳストレージトランジスタは、そのゲートに印加されたプログラム電圧が、プログラミング中に一定のままであると、より多くのドレイン電流を流す傾向がある。より多くのドレイン電流は、より大きなレイアウト面積およびより高い消費電力の回路によって供給される必要がある。また、より多くのドレイン電流は、ストレージトランジスタのドレインとソースとの間のチャネル内のチャネルホットホールという効果を誘発するため、より多くのドレイン電流は、プログラミングの効率、およびメモリセルの信頼性に影響を及ぼす。誘発されたホットホールは、フローティングゲートに注入するため、そのフローティングゲート内の電子は消滅してプログラミングの速度を遅くし、そのフローティングゲートを囲むゲート酸化物が、必要以上の損傷を受ける。 However, if the threshold voltage of the storage transistor is changed during programming, the continuity of the storage transistor is also affected. For example, when a p-channel MOS (PMOS) storage transistor is programmed, its threshold voltage increases, and as a result, the PMOS storage transistor assumes that the program voltage applied to its gate remains constant during programming. , Tend to flow more drain current. More drain current needs to be supplied by circuits with larger layout area and higher power consumption. Also, more drain current induces the effect of channel hot holes in the channel between the drain and source of the storage transistor, so more drain current can affect programming efficiency and memory cell reliability. affect. Since the induced hot holes are injected into the floating gate, the electrons in the floating gate disappear and the programming speed is reduced, and the gate oxide surrounding the floating gate is damaged more than necessary.
従来技術のＰＭＯＳストレージトランジスタのフラッシュメモリのプログラミングにおいて、ストレージトランジスタに対する第１のプログラミングの試みが失敗したと確認された場合、そのストレージトランジスタのゲートに印加された制御ライン電圧が、第１のプログラミングの試みのレベルよりも高い所定の第２のレベルまで増加されて、第２のプログラミングの試みのための一定期間、その第２のレベルに常に保たれる。第２のプログラミングの試みが失敗したと確認された場合は、再び、制御ライン電圧は、第２のプログラムの試みの間に用いられた第２のレベルよりも高い所定の第３のレベルまで増加されて、第３のプログラミングの試みのためのその後の一定期間、常に第３のレベルのままである。 In programming the flash memory of a prior art PMOS storage transistor, if it is determined that the first programming attempt to the storage transistor has failed, the control line voltage applied to the gate of the storage transistor is It is increased to a predetermined second level that is higher than the attempt level and is always kept at that second level for a certain period of time for the second programming attempt. If it is determined that the second programming attempt has failed, the control line voltage is again increased to a predetermined third level that is higher than the second level used during the second programming attempt. And will always remain at the third level for a subsequent period of time for the third programming attempt.
すなわち、各プログラミングの試みの失敗に応動して、制御ライン電圧は、所定の最大レベルに達するまで、次のプログラミングの試みのためのその後の一定期間、より高い一定レベルまで増加される。 That is, in response to each programming attempt failure, the control line voltage is increased to a higher constant level for a subsequent period for the next programming attempt until a predetermined maximum level is reached.
本発明は、ドレイン電流が一定の基準電流に追従できるように、すなわち、ドレイン電流を基準電流近辺に維持できるように、メモリセルのストレージトランジスタのプログラミング中に、制御ライン電圧（プログラム電圧）を動的に調整するより適応可能なプログラミングスキームのフラッシュメモリを提供することを目的とする。プログラミング中に、実質的に一定のゲート電流を維持することにより、本発明のプログラミングスキームは、チャネルホットホールの効果による影響を回避し、プログラミングの効率を高め、レイアウト面積を低減し、および消費電力を少なくすることができる。 The present invention operates a control line voltage (program voltage) during programming of a memory cell storage transistor so that the drain current can follow a constant reference current, that is, the drain current can be maintained near the reference current. It is an object of the present invention to provide a flash memory with a more adaptable programming scheme that can be tuned automatically. By maintaining a substantially constant gate current during programming, the programming scheme of the present invention avoids the effects due to the effects of channel hot holes, increases programming efficiency, reduces layout area, and power consumption. Can be reduced.
本発明は、メモリセル（例えば、ＰＭＯＳメモリセル）と、電流制限器と、プログラム電圧発生器とを含むフラッシュメモリを提供する。メモリセルは、それぞれメモリセルのＰＭＯＳストレージトランジスタのドレインおよびゲートに印加されたビットラインのプログラム電流と、制御ライン端子のプログラム電圧とに応動してプログラムされることが可能である。電流制限器は、データライン端子のデータライン信号（例えば、データライン電圧）によってプログラム電流の量を反映するために、および基準電流を受けるために、ビットラインに結合されている。制御ライン端子およびデータライン端子に結合されているプログラム電圧発生器は、そのプログラム電流が基準電流に追従するように、データライン信号に応答してプログラム電圧を生成するように構成されている。 The present invention provides a flash memory that includes a memory cell (eg, a PMOS memory cell), a current limiter, and a program voltage generator. The memory cell can be programmed in response to the bit line program current applied to the drain and gate of the PMOS storage transistor of the memory cell and the program voltage of the control line terminal, respectively. A current limiter is coupled to the bit line to reflect the amount of program current by a data line signal (eg, data line voltage) at the data line terminal and to receive a reference current. A program voltage generator coupled to the control line terminal and the data line terminal is configured to generate a program voltage in response to the data line signal such that the program current tracks the reference current.
本発明の一実施態様において、プログラム電圧発生器は、プログラム電流の増加傾向に応動してそのプログラム電圧を上昇させるように構成されている。
本発明の一実施態様において、プログラム電圧発生器は、第１の増幅器を含み、該増幅器は、それぞれデータライン端子、基準電圧および制御ライン端子に結合された一組の第１の入力端子と、第１の出力端子とを有している。電流制限器は、第１のトランジスタと、第２のトランジスタとを含んでいる。第１のトランジスタは、第１のゲートと、第１のドレインとを有し、第１のドレインは、基準電流に結合されている。第２のトランジスタは、それぞれ第１のゲートおよびデータライン端子に結合された第２のゲートおよび第２のドレインを有している。
In one embodiment of the present invention, the program voltage generator is configured to increase its program voltage in response to a trend of increasing program current.
In one embodiment of the present invention, the program voltage generator includes a first amplifier that includes a set of first input terminals coupled to a data line terminal, a reference voltage, and a control line terminal, respectively. And a first output terminal. The current limiter includes a first transistor and a second transistor. The first transistor has a first gate and a first drain, the first drain being coupled to a reference current. The second transistor has a second gate and a second drain coupled to the first gate and the data line terminal, respectively.
本発明の一実施態様において、第１のゲートは、第１のドレインに結合され、第１のドレインの電圧は、基準電圧として供給される。別の実施態様においては、その電流制限器は、第２の増幅器をさらに含み、第２の増幅器は、それぞれ第１のドレイン、基準電圧および第１のゲートに結合された一組の第２の入力端子と、第２の出力端子とを有している。 In one embodiment of the invention, the first gate is coupled to the first drain, and the voltage of the first drain is provided as a reference voltage. In another embodiment, the current limiter further includes a second amplifier, wherein the second amplifier is a set of second coupled to the first drain, the reference voltage, and the first gate, respectively. It has an input terminal and a second output terminal.
本発明は、メモリセル（例えば、ＰＭＯＳメモリセル）と、電流制限器と、電圧比較器と、プログラム電圧発生器とを含むフラッシュメモリを提供する。電流制限器は、データライン端子のデータライン電圧によってプログラム電流の量を反映するためにそのビットラインに結合されている。電圧比較器は、データライン電圧と基準電圧との比較に応動して、制御出力（例えば、ディジタル信号）を生成するために、そのデータライン端子に結合されている。プログラム電圧発生器は、そのプログラム電流が基準電流に追従するように、その制御出力に応答してプログラム電圧を生成するために、その制御ライン端子および電圧比較器に結合されている。 The present invention provides a flash memory that includes a memory cell (eg, a PMOS memory cell), a current limiter, a voltage comparator, and a program voltage generator. A current limiter is coupled to the bit line to reflect the amount of program current by the data line voltage at the data line terminal. A voltage comparator is coupled to the data line terminal for generating a control output (eg, a digital signal) in response to a comparison between the data line voltage and a reference voltage. A program voltage generator is coupled to the control line terminal and the voltage comparator to generate a program voltage in response to the control output such that the program current tracks the reference current.
本発明の一実施態様において、プログラム電圧発生器は、プログラム電流の増加傾向に応動して、プログラム電圧を上昇させるように構成されている。
本発明の一実施態様において、プログラム電圧発生器は、分圧器と、フィードバック制御回路と、増幅器と、トランジスタとを含んでいる。分圧器は、その制御ライン端子に結合されている。フィードバック制御回路は、その制御出力に応答して分圧器の分圧比を調整するために、およびそのプログラム電圧および分圧比に従ってフィードバック電圧を供給するために、その制御出力に結合されている。増幅器は、一組の入力端子と、出力端子とを有し、その一組の入力端子は、それぞれ、第２の基準電圧およびフィードバック電圧に結合されている。トランジスタは、それぞれその増幅器および制御ライン端子の出力端子に結合されたゲートおよびドレインを有している。
In one embodiment of the present invention, the program voltage generator is configured to increase the program voltage in response to a trend of increasing program current.
In one embodiment of the present invention, the program voltage generator includes a voltage divider, a feedback control circuit, an amplifier, and a transistor. The voltage divider is coupled to its control line terminal. A feedback control circuit is coupled to the control output for adjusting the voltage divider ratio of the voltage divider in response to the control output and for supplying a feedback voltage according to the program voltage and the voltage divider ratio. The amplifier has a set of input terminals and an output terminal, the set of input terminals being coupled to a second reference voltage and a feedback voltage, respectively. The transistor has a gate and a drain coupled to the output terminals of the amplifier and control line terminals, respectively.
本発明の一実施態様において、電流制限器は、第１のトランジスタおよび第２のトランジスタを含んでいる。第１のトランジスタは、第１のゲートおよび第１のドレインを有し、第１のドレインは、基準電流に結合されている。第２のトランジスタは、それぞれ第１のゲートおよびデータライン端子に結合された第２のゲートおよび第２のドレインを有している。 In one embodiment of the invention, the current limiter includes a first transistor and a second transistor. The first transistor has a first gate and a first drain, the first drain being coupled to a reference current. The second transistor has a second gate and a second drain coupled to the first gate and the data line terminal, respectively.
本発明の一実施態様において、第１のゲートは、第１のドレインに結合され、第１のドレインの電圧は、基準電圧として供給される。別の実施態様においては、電流制限器は、それぞれ、第１のドレイン、基準電圧および第１のゲートに結合された一組の第１の入力端子および第１の出力端子を有する第１の増幅器をさらに含んでいる。
本発明の一実施態様において、電圧比較器は、一組の第１の入力端子および第１の出力端子を有し、一組の第１の入力端子は、それぞれデータライン端子および基準電圧に結合されている。
In one embodiment of the invention, the first gate is coupled to the first drain, and the voltage of the first drain is provided as a reference voltage. In another embodiment, the current limiter includes a first amplifier having a set of first input terminal and first output terminal coupled to the first drain, the reference voltage, and the first gate, respectively. In addition.
In one embodiment of the invention, the voltage comparator has a set of first input terminals and a first output terminal, wherein the set of first input terminals is coupled to a data line terminal and a reference voltage, respectively. Has been.
本発明の一実施態様において、プログラム電圧発生器は、分圧器と、選択回路と、増幅器と、駆動トランジスタとを含んでいる。分圧器は、第１の抵抗端子および第２の抵抗端子を有し、第１の抵抗端子は、制御ライン端子に結合されている。選択回路は、その制御出力に応答して複数の基準電圧の候補から第２の基準電圧を選択するために、電圧比較器に結合されている。増幅器は、一組の第２の入力端子および第２の出力端子を有し、一組の第２の入力端子は、それぞれ第２の基準電圧および第２の抵抗端子に結合されている。駆動トランジスタは、それぞれ第２の出力端子および第１の抵抗端子に結合された第１のゲートおよび第１のドレインを有している。 In one embodiment of the present invention, the program voltage generator includes a voltage divider, a selection circuit, an amplifier, and a drive transistor. The voltage divider has a first resistance terminal and a second resistance terminal, and the first resistance terminal is coupled to the control line terminal. The selection circuit is coupled to the voltage comparator for selecting a second reference voltage from the plurality of reference voltage candidates in response to the control output. The amplifier has a set of second input terminals and a second output terminal, the set of second input terminals being coupled to a second reference voltage and a second resistance terminal, respectively. The drive transistor has a first gate and a first drain coupled to the second output terminal and the first resistance terminal, respectively.
本発明の一実施態様において、そのプログラム電圧発生器は、ポンプクロック回路とポンピング段とを含んでいる。ポンプクロック回路は、その制御出力に応答してポンピングクロックを選択的に生成するために、例えば、ポンピングクロックのトグリングを選択的に始動または停止させるために、電圧比較器に結合されている。ポンピング段は、ポンピングクロックのトグリングに応動してそのプログラム電圧をポンピングするために、ポンプクロック回路と制御ライン端子との間に結合されている。 In one embodiment of the present invention, the program voltage generator includes a pump clock circuit and a pumping stage. A pump clock circuit is coupled to the voltage comparator to selectively generate a pumping clock in response to its control output, for example, to selectively start or stop pumping clock toggling. The pumping stage is coupled between the pump clock circuit and the control line terminal for pumping its program voltage in response to toggling of the pumping clock.
本発明の一実施態様において、プログラム電圧発生器は、分圧器と、フィードバック制御回路と、増幅器と、ポンプクロックと、ポンピング段とを含んでいる。分圧器は、その制御ライン端子に結合されている。フィードバック制御回路は、その制御出力に応答して、分圧器の分圧比を調整するために、およびその分圧比およびプログラム電圧に従ってフィードバック電圧を供給するために、電圧比較器に結合されている。増幅器は、一組の入力端子および出力端子を有し、その一組の入力端子は、それぞれ第２の基準電圧およびそのフィードバック電圧に結合されている。ポンプクロック回路は、その出力端子の信号に応答してポンピングクロックを選択的に生成するために、増幅器の出力端子に結合されている。ポンピング段は、そのポンピングクロックのトグリングに応動してそのプログラム電圧をポンピングするために、ポンプクロック回路と制御ライン端子との間に結合されている。 In one embodiment of the present invention, the program voltage generator includes a voltage divider, a feedback control circuit, an amplifier, a pump clock, and a pumping stage. The voltage divider is coupled to its control line terminal. A feedback control circuit is coupled to the voltage comparator to adjust the voltage divider ratio of the voltage divider and to supply a feedback voltage according to the voltage divider ratio and the program voltage in response to the control output. The amplifier has a set of input terminals and an output terminal, the set of input terminals being coupled to a second reference voltage and its feedback voltage, respectively. A pump clock circuit is coupled to the output terminal of the amplifier for selectively generating a pumping clock in response to the signal at its output terminal. The pumping stage is coupled between the pump clock circuit and the control line terminal for pumping the program voltage in response to toggling of the pumping clock.
本発明の一実施態様において、プログラム電圧発生器は、ＰＭＯＳトランジスタおよび相補ｎチャネルＭＯＳ（ＮＭＯＳ）トランジスタ等の第１のトランジスタおよび第２のトランジスタを含んでいる。第１のトランジスタは、共通して制御ライン端子に結合された第１のゲートおよび第１のドレインを有している。第２のトランジスタは、それぞれ制御出力および第１のドレインに結合された第２のゲートおよび第２のドレインを有している。 In one embodiment of the present invention, the program voltage generator includes a first transistor and a second transistor, such as a PMOS transistor and a complementary n-channel MOS (NMOS) transistor. The first transistor has a first gate and a first drain commonly coupled to the control line terminal. The second transistor has a second gate and a second drain coupled to the control output and the first drain, respectively.
本発明の一実施態様において、プログラム電圧発生器は、プログラム電流が、第１の期間、基準電流よりも大きい場合に、プログラム電圧を上昇させ、また、プログラム電流が、第１の期間の後の第２の期間、その基準電流以上のままである場合に、プログラム電圧を再度上昇させるように構成されている。
本発明の多くの目的、特徴および効果は、添付図面とともに解釈して、本発明の実施形態の以下の詳細な説明を読めば、容易に明らかになるであろう。しかし、本願明細書に採用されている図面は、説明目的のものであり、限定するものと見なすべきではない。
In one embodiment of the invention, the program voltage generator increases the program voltage when the program current is greater than the reference current during the first period, and the program current is increased after the first period. In the second period, the program voltage is increased again when the reference current remains higher than the reference current.
Many objects, features and advantages of the present invention will become readily apparent upon reading the following detailed description of embodiments of the invention, taken in conjunction with the accompanying drawings. However, the drawings employed herein are for illustrative purposes and should not be considered limiting.
フラッシュメモリのメモリセルに用いられるＰＭＯＳストレージトランジスタの特性曲線を図１に示す。ドレインおよびソースの電圧が一定のままであると、ＰＭＯＳストレージトランジスタは、チャネルホットホール（channel hot hole：ＣＨＨ）領域で作動して、より低いゲート電圧がゲートに印加されると、より高いドレイン電流を伝導し、また、より高いゲート電圧が印加されると、チャネルホットエレクトロン（channel hot electron：ＣＨＥ）領域で作動して、より低いドレイン電流を伝導する。 A characteristic curve of a PMOS storage transistor used in a memory cell of a flash memory is shown in FIG. If the drain and source voltages remain constant, the PMOS storage transistor operates in a channel hot hole (CHH) region, and the higher drain current when a lower gate voltage is applied to the gate. When a higher gate voltage is applied, it operates in the channel hot electron (CHE) region and conducts a lower drain current.
ＣＨＥ領域においては、ＰＭＯＳストレージトランジスタのソースとドレインとの間のチャネル内で生成された電子は、そのＰＭＯＳストレージトランジスタをプログラムするのに用いることができる。しかし、ＣＨＨ領域においては、好ましくないホールがそのチャネル内で生成されるため、そのＰＭＯＳストレージトランジスタのプログラミングを劣化させる。したがって、ゲート電圧は、ＰＭＯＳストレージトランジスタがＣＨＥ領域で作動するように駆動されるように、そのＰＭＯＳストレージトランジスタの導通を制限するために十分に高くすべきである。好ましくは、ゲート電圧は、図１に示すように、ゲート電流が電流ＩｇＭに近く、それによって、ドレイン電流が電流ＩｄＭ近辺に制限されるように供給される。 In the CHE region, electrons generated in the channel between the source and drain of the PMOS storage transistor can be used to program the PMOS storage transistor. However, in the CHH region, undesirable holes are created in the channel, which degrades the programming of the PMOS storage transistor. Therefore, the gate voltage should be high enough to limit the conduction of the PMOS storage transistor so that the PMOS storage transistor is driven to operate in the CHE region. Preferably, the gate voltage is supplied such that the gate current is close to the current IgM, thereby limiting the drain current to around the current IdM, as shown in FIG.
プログラミング中、ＰＭＯＳストレージトランジスタの閾値電圧は、ＰＭＯＳトランジスタの導通（例えば、ドレイン電流）を増加させる傾向を引き起こすように増加するため、そのゲート電圧は、増加する導通を妨げるように上昇されることが望ましい。
本発明の一実施形態によるフラッシュメモリ１０を図２に示す。フラッシュメモリ１０は、メモリアレイ１２と、Ｙパス回路１４と、電流制限器１６と、プログラム電圧発生器１８とを含んでいる。メモリアレイ１２は、複数のメモリユニットを含み、各メモリユニットは、選択トランジスタと、メモリセルを実施するストレージトランジスタとを含み、選択トランジスタのドレインは、データラインに沿ってストレージトランジスタのソースに結合されており、そのためその選択トランジスタは、そのストレージトランジスタへのアクセスを制御することができる。
During programming, the threshold voltage of the PMOS storage transistor increases to cause a tendency to increase the conduction (eg, drain current) of the PMOS transistor, so its gate voltage can be raised to prevent the increased conduction. desirable.
A
図２には、例えば、２つのメモリユニットが図示されており、これらのメモリユニットのうちの一方は、選択トランジスタおよびストレージトランジスタとしてのトランジスタＰａおよびＭａを含み、これらのメモリユニットのうちの他方は、選択トランジスタおよびストレージトランジスタとしてトランジスタＰｂおよびＭｂを有している。
本実施形態において、これらの選択トランジスタは、ＰＭＯＳトランジスタであり、また、これらのストレージトランジスタは、電荷蓄積構造を有するＰＭＯＳトランジスタである。トランジスタＰａおよびＰｂのソースは、電圧ＶＳＬに結合されており、また、トランジスタＰａおよびＰｂのゲートはともに、ノードｎ０において、電圧Ｖｚｗに結合されている。トランジスタＭａおよびＭｂのゲートはともに、制御ラインに沿って、ノードｎ１（制御ライン端子）において、電圧Ｖｚｃｌ（プログラム電圧）に結合されている。ビットラインに沿って、トランジスタＭａのドレインは、Ｙパス回路１４を介してノードｎ２（データライン端子）に結合されている。
FIG. 2 shows, for example, two memory units, one of which includes transistors Pa and Ma as selection transistors and storage transistors, and the other of these memory units is The transistors Pb and Mb are used as the selection transistor and the storage transistor.
In the present embodiment, these selection transistors are PMOS transistors, and these storage transistors are PMOS transistors having a charge storage structure. The sources of transistors Pa and Pb are coupled to voltage VSL, and the gates of transistors Pa and Pb are both coupled to voltage Vzw at node n0. The gates of transistors Ma and Mb are both coupled to voltage Vzcl (program voltage) at node n1 (control line terminal) along the control line. Along the bit line, the drain of the transistor Ma is coupled to the node n2 (data line terminal) via the Y-
トランジスタＭａのプログラミング中に、電圧Ｖｚｗは、トランジスタＰａをターンオンするように設定されるため、電圧Ｖｚｃｌに応答して、トランジスタＭａのドレインおよびソースを通って電流Ｉｐｇｍ（プログラム電流）が流れる。Ｙパス回路１４は、電流Ｉｐｇｍをノードｎ２に流すように機能する。電流制限器１６は、電流Ｉｐｇｍを受け取るためにノードｎ２に結合され、電流制限器１６はさらに、基準電流Ｉｒｅｆを受け取り、電流Ｉｐｇｍの量を反映するために、ノードｎ２に電圧ＤＬ（データライン信号）を供給する。プログラム電圧発生器１８は、電流Ｉｐｇｍが基準電流Ｉｒｅｆに追従するように、電圧ＤＬに応答して電圧Ｖｚｃｌを生成および制御するために、ノードｎ１，ｎ２間に結合されている。
During programming of the transistor Ma, the voltage Vzw is set to turn on the transistor Pa, so that a current Ipgm (program current) flows through the drain and source of the transistor Ma in response to the voltage Vzcl. The
トランジスタＭａのプログラミングが進行中の場合、電流Ｉｐｇｍは増加する傾向があり、電流Ｉｐｇｍの増加を反映する電圧ＤＬに応答して、プログラム電圧発生器１８は、トランジスタＭａのゲートに印加された電圧Ｖｚｃｌを上昇させて、電流Ｉｐｇｍを低下させる。したがって、電流Ｉｐｇｍは、トランジスタＭａの導通を制限するように、基準電流Ｉｒｅｆ近辺に保持することができ、また、トランジスタＭａは、ＣＨＨ領域の代わりにＣＨＥ領域で確実に作動する。増加する電圧Ｖｚｃｌは、より多くのゲート電流をトランジスタＭａのゲートに供給し、それに伴って、より速いプログラム時間（より短いプログラミング期間）およびより高いプログラミング効率が実現される。加えて、制限された低いドレイン電流Ｉｐｇｍを、より小さなレイアウト面積およびより低い消費電力から成る回路（例えば、ポンピング回路、図示せず）によって供給することができる。
When programming of the transistor Ma is in progress, the current Ipgm tends to increase, and in response to the voltage DL reflecting the increase in the current Ipgm, the
本発明の一実施形態によるフラッシュメモリ１０ａを図３に示す。図２に示すフラッシュメモリ１０と同様に、図３のフラッシュメモリ１０ａは、メモリアレイ１２と、Ｙパス回路１４と、電流制限器１６ａと、プログラム電圧発生器１８ａとを含んでいる。電流制限器１６ａは、２つのトランジスタ（例えば、２つのＮＭＯＳトランジスタ）Ｎ１ａおよびＮ２ａと、増幅器（例えば、演算増幅器）１００とを含んでいる。トランジスタＮ１ａは、それぞれノードｎ３、ノードｎ４および電圧ＶＳＳ（例えば、接地電圧）に結合されたゲートと、ドレインとソースとを有し、また、基準電流Ｉｒｅｆがノードｎ４に供給されている。
A
トランジスタＮ２ａは、それぞれノードｎ３、ノードｎ２および電圧ＶＳＳに結合されたゲートと、ドレインと、ソースとを有している。増幅器１００は、それぞれノードｎ４、基準電圧ＶＤＬおよびノードｎ３に結合された一組の入力端子と出力端子とを有している。プログラム電圧発生器１８ａは、電圧ＶＺＣＬＩが供給される増幅器（例えば、差動増幅器）１０２ａを含み、およびそれぞれノードｎ２、基準電圧ＶＤＬおよびノードｎ１に結合された正の入力端子と、負の入力端子と、出力端子とを有している。
Transistor N2a has a gate, a drain, and a source coupled to node n3, node n2, and voltage VSS, respectively.
増幅器１００は、その２つの入力端子間の仮想接地により、トランジスタＮ１ａの基準電流Ｉｒｅｆと基準電圧ＶＤＬとを関連付ける。一実施形態において、基準電流Ｉｒｅｆと基準電圧ＶＤＬは、プログラミング中に一定値を保持する。したがって、トランジスタＮ１ａおよびＮ２ａによって形成されるカレントミラーは、電流Ｉｐｇｍの量を、基準電流Ｉｒｅｆ近辺に制限することができる。
The
また、ノードｎ２における電圧ＤＬは、電流Ｉｐｇｍの量を反映している。電流Ｉｐｇｍが、トランジスタＭａのプログラミング中に増加すると、電圧ＤＬは、それに応じて増加し、増幅器１０２ａは、電圧ＤＬと基準電圧ＶＤＬとの電圧差が大きくなるため、電圧Ｖｚｃｌを上昇させることになる。したがって、トランジスタＭａの導通は、高度なプログラミングのために抑制される。
The voltage DL at the node n2 reflects the amount of the current Ipgm. If the current Ipgm increases during programming of the transistor Ma, the voltage DL will increase accordingly, and the
本発明の一実施形態によるフラッシュメモリ１０ａの関連する信号の波形を図４に示す。図４に示すように、プログラミングが始まると、トランジスタＭａのドレインに供給される電流Ｉｐｇｍは、高レベルに増加する。その後、電圧ＤＬも高レベルに上昇する。電圧ＤＬの上昇に応答して、プログラム電圧発生器１８ａは、トランジスタＭａのゲートに印加される電圧Ｖｚｃｌを増加させる。電圧Ｖｚｃｌがより大きくなると、トランジスタＭａの導通が抑制され、それに伴って、電流Ｉｐｇｍが、基準電流Ｉｒｅｆに追従するように低下する。電流Ｉｐｇｍの低下に応答して、電圧ＤＬも、基準電圧ＶＤＬに近づくように低下する。
FIG. 4 shows waveforms of related signals of the
図３のフラッシュメモリ１０ａをプログラミングするための電圧ＶＳＬ，ＶＺＣＬＩおよび基準電圧ＶＤＬは、それぞれ５．７ボルト、８．５ボルトおよび０．３ボルトに設定され、基準電流Ｉｒｅｆは、１２マイクロアンペアに設定され、プログラミング中に、増幅器１０２ａは、電圧Ｖｚｃｌを２．７ボルトから７．３ボルトへ上昇させ、それに伴って、電流Ｉｐｇｍは、１３．３マイクロアンペアから１２マイクロアンペアに低下し、電圧ＤＬは、１．６ボルトから０．３ボルトに低下する。
The voltages VSL and VZCLI and the reference voltage VDL for programming the
本発明の一実施形態によるフラッシュメモリ１０ｂを図５に示す。図２に示すフラッシュメモリ１０と同様に、図５のフラッシュメモリ１０ｂは、メモリアレイ１２と、Ｙパス回路１４と、電流制限器１６ｂと、プログラム電圧発生器１８ｂとを含んでいる。電流制限器１６ｂは、２つのトランジスタＮ１ｂおよびＮ２ｂ、例えば、２つのＮＭＯＳトランジスタを含んでいる。トランジスタＮ１ｂは、それぞれノードｎ３、ノードｎ４および電圧ＶＳＳに結合されたゲートと、ドレインと、ソースとを有し、ノードｎ３は、ノードｎ４にも結合されており、また、基準電流Ｉｒｅｆがノードｎ４に供給されている。トランジスタＮ２ｂは、それぞれノードｎ３、ノードｎ２および電圧ＶＳＳに結合されたゲートと、ドレインと、ソースとを有している。プログラム電圧発生器１８ｂは、電圧ＶＺＣＬＩｂが供給される増幅器（例えば、差動増幅器）１１０を含み、およびそれぞれノードｎ２，ｎ４およびｎ１に結合された正の入力端子と、負の入力端子と、出力端子とを有している。
A
ノードｎ４は、増幅器１１０の負の入力端子に結合されているため、ノードｎ４における電圧は、基準電圧ＲＤＬとして供給される。外部から供給されるフラッシュメモリ１０ａ（図３）の基準電圧ＶＤＬとは異なって、フラッシュメモリ１０ｂの基準電圧ＲＤＬは、トランジスタＮ１ｂおよびＮ２ｂによって形成されるカレントミラーの作動によって内部で作られる。
Since node n4 is coupled to the negative input terminal of
電流制限器１６ｂにおいて、トランジスタＮ１ｂおよびＮ２ｂから成るカレントミラーは、基準電流Ｉｒｅｆを内蔵基準電圧ＲＤＬに関連付ける。メモリアレイ１２内のトランジスタＭａをプログラミングしている間、電流Ｉｐｇｍの上昇は、電圧ＤＬの上昇によって感知されるため、プログラム電圧発生器１８ｂ内の増幅器１１０は、トランジスタＭａの増加する導通を妨げるように電圧Ｖｚｃｌを増加させることができる。ダイオード接続トランジスタＮ１ｂの正しい動作をサポートするために、フラッシュメモリ１０ｂの基準電圧ＲＤＬは、フラッシュメモリ１０ａ（図３）に用いられる基準電圧ＶＤＬよりも高くすることができる。したがって、増幅器１１０に供給される電圧ＶＺＣＬＩｂは、増幅器１０２ａに供給される電圧ＶＺＣＬＩよりも高く設定することができる。フラッシュメモリのプログラミングは、高電圧を要するため、図２、図３および図５に示す電圧ＶＳＬ，ＶＺＣＬＩおよびＶＺＣＬＩｂは、ポンピングによって供給することができる。
In the
図６は、本発明の一実施形態によるフラッシュメモリ２０を示す図である。メモリ２０は、メモリアレイ２２と、Ｙパス回路２４と、電流制限器２６と、電圧比較器２８と、プログラム電圧発生器３０とを含んでいる。メモリアレイ２２は、複数のメモリユニットを含み、各メモリユニットは、メモリセルとしての選択トランジスタおよびストレージトランジスタを含んでいる。例えば、図６には、２つのメモリユニットが図示されており、それらのメモリユニットのうちの一方は、選択トランジスタおよびストレージトランジスタとしてのトランジスタＰａおよびＭａを含み、それらのメモリユニットのうちの他方は、選択トランジスタおよびストレージトランジスタとしてのトランジスタＰｂおよびＭｂを有している。一実施形態において、これらの選択トランジスタはＰＭＯＳトランジスタであり、これらのストレージトランジスタは、電荷蓄積構造を有するＰＭＯＳトランジスタである。
FIG. 6 is a diagram illustrating a
トランジスタＰａおよびＰｂのソースは、電圧ＶＳＬに結合されており、トランジスタＰａおよびＰｂのゲートはともに、ノードｎ０において、電圧Ｖｚｗに結合されている。トランジスタＭａおよびＭｂのゲートはともに、制御ラインに沿って、ノードｎ１（制御ライン端子）において電圧Ｖｚｃｌ（プログラム電圧）に結合されている。トランジスタＭａのドレインは、ビットラインに沿って、Ｙパス回路２４を介してノードｎ２（データライン端子）に結合されている。
The sources of transistors Pa and Pb are coupled to voltage VSL, and the gates of transistors Pa and Pb are both coupled to voltage Vzw at node n0. The gates of transistors Ma and Mb are both coupled to voltage Vzcl (program voltage) at node n1 (control line terminal) along the control line. The drain of the transistor Ma is coupled to the node n2 (data line terminal) via the
トランジスタＭａのプログラミング中に、電圧Ｖｚｗは、トランジスタＰａをターンオンするように設定されるため、電流Ｉｐｇｍ（プログラム電流）は、電圧Ｖｚｃｌに応答してトランジスタＭａのドレインおよびソースを介して流れる。Ｙパス回路２４は、電流Ｉｐｇｍをノードｎ２に流すように機能する。電流制限器２６は、電流Ｉｐｇｍを受けるためにノードｎ２に結合され、電流制限器２６は、基準電流Ｉｒｅｆも受け取り、電流Ｉｐｇｍの量を反映するために、ノードｎ２に電圧ＤＬ（データライン電圧）を供給する。電圧比較器２８は、電圧ＤＬを受け取るためにノードｎ２に結合され、および電圧ＤＬと基準電圧ＶＲの比較に応答して、制御出力ＤＬＣｏｕｔ（例えば、ディジタル信号）を供給する。プログラム電圧発生器３０は、電圧比較器２８とノードｎ１との間に結合され、および電流Ｉｐｇｍが基準電流Ｉｒｅｆに追従するように、制御出力ＤＬＣｏｕｔに応答して、電圧Ｖｚｃｌを生成／制御するように構成されている。
During programming of the transistor Ma, the voltage Vzw is set to turn on the transistor Pa, so that the current Ipgm (program current) flows through the drain and source of the transistor Ma in response to the voltage Vzcl. Y-
電流Ｉｐｇｍが、トランジスタＭａのプログラミング中に増加すると、電圧ＤＬも上昇する。比較により、電圧比較器２８は、制御出力ＤＬＣｏｕｔによって電圧ＤＬの上昇を反映し、プログラム電圧発生器３０は、制御出力ＤＬＣｏｕｔに応答して、電圧Ｖｚｃｌを上昇させるように構成され、それによって、トランジスタＭａの導通が抑制される。したがって、フラッシュメモリ２０は、より低い消費電力、より小さなレイアウト面積、向上したプログラミング効率およびより短いプログラミング時間等の効果を得ることができる。
As the current Ipgm increases during programming of the transistor Ma, the voltage DL also increases. By comparison, the
電圧比較器２８には、制御出力ＤＬＣｏｕｔとしてのディジタル信号を出力するために、通常の（標準的な）電圧ＶＤＤを供給することができる（電圧ＶＤＤによってバイアスをかけることができる）。一方、プログラム電圧発生器３０には、ポンピングされた高電圧ＶＺＣＬＩを供給することができるため、プログラム電圧発生器３０によって供給された電圧Ｖｚｃｌを、メモリアレイ２２をプログラミングするために十分に上昇させることができる。
The
図７では、本発明の一実施形態によるフラッシュメモリ２０ａを示す。図６に示すフラッシュメモリ２０のアーキテクチャに従って、フラッシュメモリ２０ａは、メモリアレイ２２と、Ｙパス回路２４と、電流制限器２６ａと、電圧比較器２８ａと、プログラム電圧発生器３０ａとを含んでいる。
フラッシュメモリ２０ａにおいて、そのプログラム電圧発生器は、可変分圧器２１０と、フィードバック制御回路２１２と、増幅器２１４と、トランジスタ２１６、例えば、ＰＭＯＳトランジスタとを含んでいる。分圧器２１０、例えば、フィードバック制御回路２１２によって制御される可変分圧比Ｒｖを伴う抵抗分圧器は、ノードｎ１と、電圧ＶＳＳ、例えば、接地電圧との間に結合されている。フィードバック制御回路２１２は、制御出力ＤＬＣｏｕｔに応答して、分圧器２１０の分圧比Ｒｖを調整するために、および電圧Ｖｚｃｌの分割、すなわち、Ｖｆｂ＝Ｒｖ×Ｖｚｃｌであるフィードバック電圧Ｖｆｂを供給するために、制御出力ＤＬＣｏｕｔに結合されている。電圧ＶＺＣＬＩが供給される増幅器２１４は、それぞれ基準電圧Ｖｒｅｆ、フィードバック電圧Ｖｆｂおよびノードｎａ１に結合された一組の入力端子と、出力端子とを有している。
FIG. 7 shows a
In the
トランジスタ２１６は、それぞれ電圧ＶＺＣＬＩ、ノードｎａ１およびノードｎ１に結合されたソースと、ゲートと、ドレインとを有している。基準電圧ＶＲとＶｒｅｆは、同じにすることができ、または、異ならせることができる。プログラム電圧発生器３０ａの構造は、低ドロップアウト（low-drop out：ＬＤＯ）電圧発生器と見なすことができる。
増幅器２１４は、トランジスタ２１６が、電流を分圧器２１０に流して、電圧Ｖｚｃｌおよびフィードバック電圧Ｖｆｂを設定するように、トランジスタ２１６を制御する。電圧比較器２８ａは、電圧ＤＬが基準電圧ＶＲよりも大きい場合に、制御出力ＤＬＣｏｕｔをレベルＬから異なるレベルＨに変化させ、また、電圧ＤＬが基準電圧ＶＲよりも小さくなった場合には、制御出力ＤＬＣｏｕｔをレベルＨからレベルＬに変化させる。制御出力ＤＬＣｏｕｔがレベルＬからレベルＨに変化すると、フィードバック制御回路２１２は、分圧器２１０の分圧比Ｒｖを低下させるように作動される。増幅器２１４は、仮想接地により、フィードバック電圧Ｖｆｂを基準電圧Ｖｒｅｆ付近に保とうとするため、増幅器２１４は、低下する分圧比Ｒｖを妨げるために分圧器２１０で作られたフィードバック電圧Ｖｆｂを上昇させるようにトランジスタ２１６の導通を強化し、その後、電圧Ｖｚｃｌが上昇する。一方、フィードバック制御回路２１２は、制御出力ＤＬＣｏｕｔがレベルＨからレベルＬに変化した場合に、分圧器２１０の分圧比Ｒｖを変えるように作動されず、そのため、分圧器２１０で作られた電圧Ｖｚｃｌは、変化しないことになる。
図８は、本発明の一実施形態によるフラッシュメモリ２０ａにおける関連信号の波形を示すグラフである。トランジスタＭａのプログラミングが始まった後、電流Ｉｐｇｍは徐々に増加する。時刻ｔ１において、電流Ｉｐｇｍは、基準電流Ｉｒｅｆよりも大きくなっているため、電圧ＤＬ（図示せず）は、基準電圧ＲＬよりも大きくなり、そのため、電圧比較器２８ａは、制御出力ＤＬＣｏｕｔをレベルＬからレベルＨへ変化させる。制御出力ＤＬＣｏｕｔの変化に応動して、フィードバック制御回路２１２は、分圧器２１０の分圧比Ｒｖを変化させ、その結果、電圧Ｖｚｃｌが増加して電流Ｉｐｇｍが低下する。時刻ｔ２において、電流Ｉｐｇｍは、基準電流Ｉｒｅｆ以下に低下し、それに応じて、電圧ＤＬは、基準電圧Ｖｒｅｆ以下に低下し、および制御出力ＤＬＣｏｕｔは、電圧比較器２８ａによってレベルＬに戻され、制御出力ＤＬＣｏｕｔがレベルＨからレベルＬに変化した場合に、フィードバック制御回路２１２は、分圧比Ｒｖを変えないため、フィードバック制御回路２１２は、分圧器２１０の分圧比Ｒｖを保持することにより、電圧Ｖｚｃｌを変えずに維持する。
FIG. 8 is a graph showing waveforms of related signals in the
プログラミングが、トランジスタＭａの閾値電圧を上昇し続けると、電流Ｉｐｇｍが再び、基準電流Ｉｒｅｆ以上に増加するため、時刻ｔ３において、制御出力ＤＬＣｏｕｔは、レベルＨに変化する。それに応じて、フィードバック制御回路２１２は、電圧Ｖｚｃｌを上昇させるように、分圧器２１０の分圧比Ｒｖを調整する。
時刻ｔ３の後、制御出力ＤＬＣｏｕｔが、所定期間Ｔ１、レベルＨのままであると、フィードバック制御回路２１２は、自動的に分圧器２１０の分圧比Ｒｖを調整することとなり、その結果、時刻ｔ４において、電圧Ｖｚｃｌがより大きく増加する。時刻ｔ５において、制御出力ＤＬＣｏｕｔは、増加した電圧Ｖｚｃｌが電流Ｉｐｇｍを抑えた後に、レベルＬに戻る。時刻ｔ６において、制御出力ＤＬＣｏｕｔは、電流Ｉｐｇｍが再び、基準電流Ｉｒｅｆ以上になったことを反映させるためにレベルＨに変化し、フィードバック制御回路２１２は、電圧Ｖｚｃｌを上昇させることによって応動する。時刻ｔ７においては、時刻ｔ６の後に一定期間Ｔ１が経過しており、制御出力ＤＬＣｏｕｔがまだレベルＨのままである場合には、フィードバック制御回路２１２は、電圧Ｖｚｃｌを自発的に増加させる。時刻ｔ８においては、時刻ｔ７の後に所定期間Ｔ２が経過しており、制御出力ＤＬＣｏｕｔがまだレベルＨのままである場合には、フィードバック制御回路２１２は、電圧Ｖｚｃｌを再び増加させることになる。
If programming continues to increase the threshold voltage of the transistor Ma, the current Ipgm again increases to be equal to or higher than the reference current Iref, so that the control output DLCout changes to the level H at time t3. In response, the
If the control output DLCout remains at the level H for the predetermined period T1 after time t3, the
すなわち、制御出力ＤＬＣｏｕｔが、期間Ｔ１よりも短い期間（例えば、時刻ｔ１から時刻ｔ２）、レベルＨのままである場合には、フィードバック制御回路２１２は、電圧Ｖｚｃｌを変化させない。制御出力ＤＬＣｏｕｔが、期間Ｔ１よりも長い期間、レベルＨのままである場合には、フィードバック制御回路２１２は、電圧Ｖｚｃｌをより高いレベルに増加させることになる。期間Ｔ１の後、フィードバック制御回路２１２は、制御出力ＤＬＣｏｕｔがレベルＨからレベルＬに変化するまで、または、電圧Ｖｚｃｌが所定の最大値に達するまで、期間Ｔ２ごとに、電圧Ｖｚｃｌを定期的に上昇させることになる。
That is, when the control output DLCout remains at the level H for a period shorter than the period T1 (for example, from time t1 to time t2), the
図９は、本発明の一実施形態によるフラッシュメモリ２０ｂを示す。図６に示すフラッシュメモリ２０のアーキテクチャと同様に、フラッシュメモリ２０ｂは、メモリアレイ２２と、Ｙパス回路２４と、電流制限器２６ｂと、電圧比較器２８ｂと、プログラム電圧発生器３０ｂとを含んでいる。
電流制限器２６ｂは、増幅器２２０と、２つのトランジスタＴＮ１ｂおよびＴＮ２ｂ、例えば、２つのＮＭＯＳトランジスタを含んでいる。トランジスタＴＮ１ｂは、それぞれノードｎ３，ｎ４および電圧ＶＳＳに結合されたゲートと、ドレインと、ソースとを有し、ノードｎ４は、基準電流Ｉｒｅｆに結合されている。トランジスタＴＮ２ｂは、それぞれノードｎ３，ｎ２および電圧ＶＳＳに結合されたゲートと、ドレインと、ソースとを有している。電流制限器２６ｂは、ノードｎ４において基準電流を受け取り、およびノードｎ２において、トランジスタＭａ等のストレージトランジスタをプログラムする電流Ｉｐｇｍを受け取る。増幅器２２０は、それぞれノードｎ４、基準電圧ＶＤＬおよびノードｎ３に結合された一組の入力端子と、出力端子とを有している。
FIG. 9 shows a
The
電圧比較器２８ｂは、正の入力端子と、負の入力端子と、出力端子とを有する比較器２２２によって実施されており、その正の入力端子および負の入力端子は、それぞれノードｎ２および基準電圧ＶＲに結合されている。比較器２２２は、ノードｎ２において、電圧ＤＬと基準電圧ＶＲを比較して、その比較結果を制御出力ＤＬＣｏｕｔとしてその出力端子に出力する。
The
プログラム電圧発生器３０ｂは、分圧器２２４と、選択回路２２６と、増幅器２２８と、トランジスタ２２９、例えば、ＰＭＯＳトランジスタとを含んでいる。分圧器２２４、例えば、抵抗分圧器は、それぞれノードｎ１、ノードｎａ２および電圧ＶＳＳに結合された３つの抵抗端子を有している。選択回路２２６は、制御出力ＤＬＣｏｕｔに応答して、複数の基準電圧の候補から基準電圧Ｖｒｅｆを選択するために、電圧比較器３０ｂに結合されている。電圧ＶＺＣＬＩが供給される増幅器２２８は、それぞれ基準電圧Ｖｒｅｆ、ノードｎａ２およびノードｎａ１に結合された一組の入力端子と、出力端子とを有している。駆動トランジスタとしてのトランジスタ２２９は、それぞれノードｎａ１、ノードｎ１および電圧ＶＺＣＬＩに結合されたゲートと、ドレインと、ソースとを有している。
The
本実施形態によれば、基準電圧ＶＤＬは、基準電圧ＶＲに等しい。増幅器２２０と、トランジスタＴＮ１ｂおよびＴＮ２ｂによって形成されるカレントミラーとによって、基準電流Ｉｒｅｆは、基準電圧ＶＤＬと関連付けられ、電流Ｉｐｇｍは、電圧ＤＬと関連付けられ、その結果、電流Ｉｐｇｍと基準電流Ｉｒｅｆとの関係は、電圧ＤＬと基準電圧ＶＲを比較することによって反映させることができる。
According to this embodiment, the reference voltage VDL is equal to the reference voltage VR. By the
基準電圧Ｖｒｅｆに従って、増幅器２２８は、電流を分圧器２２４に流して、電圧Ｖｚｃｌを作るようにトランジスタ２２９を駆動し、また、フィードバック電圧Ｖｆｂもノードｎａ２に生成される。トランジスタＭａのプログラミング中に、電流Ｉｐｇｍが基準電流Ｉｒｅｆよりも大きくなった場合、電圧比較器２８ｂの制御出力ＤＬＣｏｕｔは、基準電圧Ｖｒｅｆを更新するために、より高い電圧を選択するように選択回路２２６を作動させる。そのため、増幅器２２８は、トランジスタ２２９の駆動を強化し、その結果、更新された基準電圧Ｖｒｅｆに達するように、フィードバック電圧Ｖｆｂが増加することができ、その後、プログラミングのための電圧Ｖｚｃｌは、トランジスタＭａの導通を抑制するように増加される。
According to the reference voltage Vref, the
図１０は、本発明の一実施形態によるフラッシュメモリ２０ｃを示す。図６に示すフラッシュメモリ２０のアーキテクチャおよび動作原理に従って、フラッシュメモリ２０ｃもまた、メモリアレイ２２と、Ｙパス回路２４と、電流制限器２６ｃと、電圧比較器２８ｃと、プログラム電圧発生器３０ｃとを含んでいる。メモリアレイ２２、例えば、トランジスタＭａのプログラミング中に、電流制限器２６ｃは、それぞれ基準電流Ｉｒｅｆおよびプログラミング電流Ｉｐｇｍをノードｎ４およびｎ２で受け取り、それぞれ基準電流Ｉｒｅｆおよび電流Ｉｐｇｍに関連付けられた基準電圧ＶＲおよび電圧ＤＬを生成する。比較器２３０によって実施される電圧比較器２８ｃは、電圧ＤＬと基準電圧ＶＲを比較して、電流Ｉｐｇｍと基準電流Ｉｒｅｆとの関係を反映するための制御出力ＤＬＣｏｕｔを生成する。制御出力ＤＬＣｏｕｔに従って、プログラム電圧発生器３０ｃは、トランジスタＭａのゲートに供給される電圧Ｖｚｃｌを生成する。
FIG. 10 shows a
図１０に示す実施形態において、電流制限器２６ｃは、２つのトランジスタＴＮ１ｃおよびＴＮ２ｃ、例えば、２つのＮＭＯＳトランジスタを含んでいる。トランジスタＴＮ１ｃは、それぞれノードｎ３，ｎ４および電圧ＶＳＳに結合されたゲートと、ドレインと、ソースとを有し、トランジスタＴＮ２ｃは、それぞれノードｎ３，ｎ２および電圧ＶＳＳに結合されたゲートと、ドレインと、ソースとを有し、ノードｎ３は、ノードｎ４にも結合されている。したがって、ノードｎ４における電圧を、基準電圧ＶＲとして生成することができる。基準電流Ｉｒｅｆは、基準メモリセル、例えば、ストレージトランジスタＭｃによって供給することができる。
In the embodiment shown in FIG. 10, the
本実施形態において、トランジスタＭｃは、トランジスタＭａの複製であり、および冗長メモリセルとして機能し、トランジスタＭｃのゲートは、電圧Ｖｚｃｌ＿ｒｅｆによってバイアスがかけられている。そのため、トランジスタＭｃによって生成される基準電流Ｉｒｅｆは、トランジスタＭａの製造プロセス変動等の特性を反映することが可能である。 In this embodiment, the transistor Mc is a replica of the transistor Ma and functions as a redundant memory cell, and the gate of the transistor Mc is biased by the voltage Vzcl_ref. Therefore, the reference current Iref generated by the transistor Mc can reflect characteristics such as manufacturing process variations of the transistor Ma.
図１１は、本発明の一実施形態によるフラッシュメモリ２０ｄを示す。図６に示すフラッシュメモリ２０のアーキテクチャおよび動作原理と同様に、フラッシュメモリ２０ｄもまた、メモリアレイ２２と、Ｙパス回路２４と、電流制限器２６ｄと、電圧比較器２８ｄと、プログラム電圧発生器３０ｄとを含んでいる。
メモリアレイ２２のトランジスタＭａをプログラミングしている間、電流制限器２６ｄは、それぞれノードｎ４およびｎ２において、基準電流Ｉｒｅｆおよびプログラミング電流Ｉｐｇｍを受け取り、それぞれ基準電流Ｉｒｅｆおよび電流Ｉｐｇｍに関連付けられた基準電圧ＶＲおよび電圧ＤＬを生成する。比較器２４０によって実施される電圧比較器２８ｄは、電圧ＤＬと基準電圧ＶＲを比較して、電流Ｉｐｇｍと基準電流Ｉｒｅｆとの関係を反映させるための制御出力ＤＬＣｏｕｔを生成する。制御出力ＤＬＣｏｕｔに従って、プログラム電圧発生器３０ｄは、トランジスタＭａのゲートのための電圧Ｖｚｃｌを生成する。
FIG. 11 shows a
While programming transistor Ma of
電流制限器２６ｄは、２つのトランジスタＴＮ１ｄおよびＴＮ２ｄ、例えば、２つのＮＭＯＳトランジスタを含んでいる。トランジスタＴＮ１ｄは、それぞれノードｎ３，ｎ４および電圧ＶＳＳに結合されたゲートと、ドレインと、ソースとを有し、トランジスタＴＮ２ｄは、それぞれノードｎ３，ｎ２および電圧ＶＳＳに結合されたゲートと、ドレインと、ソースとを有し、ノードｎ３は、ノードｎ４にも結合されており、ノードｎ４における電圧は、基準電圧ＶＲとして供給される。
The
プログラム電圧発生器３０ｄは、ポンプクロック回路２４２と、ポンピング段２４４とを含んでいる。ポンプクロック回路２４２は、制御出力ＤＬＣｏｕｔに応答して、ポンピングクロックＣＫＰを選択的に生成するために、例えば、制御出力ＤＬＣｏｕｔに従って、ポンピングクロックＣＫＰのトグリングを選択的に始動または停止させるために、電圧比較器２８ｄに結合されている。ポンピング段２４４は、ポンピングクロックＣＫＰのトグリングに応動して電圧Ｖｚｃｌをポンピングするために、ポンプクロック回路２４２とノードｎ１との間に結合されている。一実施形態において、ポンピング段２４４は、ポンピングクロックＣＫＰが切り替わる場合、電圧Ｖｚｃｌを上昇させ続け、また、ポンピングクロックＣＫＰが切り替わらない場合には、電圧Ｖｚｃｌを変化させない。
トランジスタＭａのプログラミング中に、電流Ｉｐｇｍが基準電流Ｉｒｅｆを超えると、電圧比較器２８ｄは、制御出力ＤＬＣｏｕｔに関連する変化を反映させる。制御出力ＤＬＣｏｕｔに応答して、ポンプクロック回路２４２は、ポンピングクロックＣＫＰを切り替え始め、ポンピング段２４４は、ポンピングクロックＣＫＰのトグリングにより、電圧Ｖｚｃｌを上昇させる。一方、電流Ｉｐｇｍが基準電流Ｉｒｅｆ以下に抑えられている場合、ポンプクロック回路２４２は、制御出力ＤＬＣｏｕｔに応答して、ポンピングクロックＣＫＰのトグリングを停止し、それに伴って、電圧Ｖｚｃｌは変化しない。
During programming of the transistor Ma, if the current Ipgm exceeds the reference current Iref, the
図１２は、本発明の一実施形態によるフラッシュメモリ２０ｅを示す。図６に示すフラッシュメモリ２０のアーキテクチャおよび動作原理に従って、フラッシュメモリ２０ｅもまた、メモリアレイ２２と、Ｙパス回路２４と、電流制限器２６ｅと、電圧比較器２８ｅと、プログラム電圧発生器３０ｅとを含んでいる。
トランジスタＭａのプログラミング中に、電流制限器２６ｅは、基準電流Ｉｒｅｆおよびプログラミング電流Ｉｐｇｍを受け取り、電流Ｉｐｇｍに関連付けられた電圧ＤＬを生成する。電圧比較器２８ｅは、電圧ＤＬと基準電圧ＶＲを比較して、電流Ｉｐｇｍと基準電流Ｉｒｅｆとの関係を反映させるための制御出力ＤＬＣｏｕｔを生成する。制御出力ＤＬＣｏｕｔに従って、プログラム電圧発生器３０ｅは、電圧ＶｚｃｌをトランジスタＭａのゲートに供給する。
FIG. 12 shows a
During programming of transistor Ma,
図１２に示すように、プログラム電圧発生器３０ｅは、分圧器２５０と、フィードバック制御回路２５２と、増幅器２５４と、ポンプクロック２５６と、ポンピング段２５８とを含んでいる。分圧器２５０は、ノードｎ１と電圧ＶＳＳとの間に結合されている。フィードバック制御回路２５２は、制御出力ＤＬＣｏｕｔに応答して分圧器２５０の分圧比を調整するために、およびその分圧比および電圧Ｖｚｃｌに従って、フィードバック電圧Ｖｆｂを生成するために、電圧比較器２８ｅに結合されている。増幅器２５４は、それぞれ基準電圧Ｖｒｅｆ、フィードバック電圧Ｖｆｂおよびノードｎａ１に結合された一組の入力端子と、出力端子とを有している。ポンプクロック回路２５６は、ノードｎａ１における信号に応答して、ポンピングクロックＣＫＰを選択的に切り替えるために、ノードｎａ１に結合されている。ポンピング段２５８は、ポンピングクロックＣＫＰのトグリングに応動して電圧Ｖｚｃｌをポンピングするために、ポンプクロック回路２５６とノードｎ１との間に結合されている。
As shown in FIG. 12, the
プログラム電圧発生器３０ｅの動作は、増幅器２５４が、トランジスタ２１６の代わりにポンプクロック回路２５６およびポンピング段２５８を駆動することにより、電圧Ｖｚｃｌを上昇させることを除いて、図７に示すプログラム電圧発生器３０ａの動作と同様である。
プログラミング中に、プログラミングのための電流Ｉｐｇｍが基準電流Ｉｒｅｆよりも大きくなると、フィードバック制御回路２５２は、分圧器２５０の分圧比を調整して、フィードバック電圧Ｖｆｂを下げる。フィードバック電圧Ｖｆｂの低下を妨げるために、ポンプクロック回路２５６は、ポンピングクロックＣＫＰを切り替え、その結果、ポンピング段２５８は、ポンピングによってフィードバック電圧Ｖｆｂを上昇させ、その後、電圧Ｖｚｃｌは、電流Ｉｐｇｍを抑えるように増加される。
The operation of
During programming, when the programming current Ipgm becomes larger than the reference current Iref, the
図１３は、本発明の一実施形態によるフラッシュメモリ２０ｆを示す。図６に示すフラッシュメモリ２０のアーキテクチャおよび動作原理と同様に、フラッシュメモリ２０ｆもまた、メモリアレイ２２と、Ｙパス回路２４と、電流制限器２６ｆと、電圧比較器２８ｆと、プログラム電圧発生器３０ｆとを含んでいる。
トランジスタＭａのプログラミング中に、電流制限器２６ｆは、ノードｎ４およびｎ２において、それぞれ基準電流Ｉｒｅｆおよびプログラミング電流Ｉｐｇｍを受け取り、それぞれ基準電流Ｉｒｅｆおよび電流Ｉｐｇｍに関連付けられた基準電圧ＶＲおよび電圧ＤＬを生成する。電圧比較器２８ｆは、電圧ＤＬと基準電圧ＶＲを比較して、電流Ｉｐｇｍと基準電流Ｉｒｅｆとの関係を反映させるための制御出力ＤＬＣｏｕｔを生成する。制御出力ＤＬＣｏｕｔに従って、プログラム電圧発生器３０ｆは、電圧Ｖｚｃｌを生成し、および適応制御する。
FIG. 13 shows a
During programming of transistor Ma,
図１３に示すように、電流制限器２６ｆは、２つのトランジスタＴＮ１ｆおよびＴＮ２ｆ、例えば、２つのＮＭＯＳトランジスタを含んでいる。トランジスタＴＮ１ｆは、それぞれノードｎ３，ｎ４および電圧ＶＳＳに結合されたゲートと、ドレインと、ソースとを有し、トランジスタＴＮ２ｆは、それぞれノードｎ３，ｎ２および電圧ＶＳＳに結合されたゲートと、ドレインと、ソースとを有し、ノードｎ３は、ノードｎ４にも結合されており、ノードｎ４における電圧は、基準電圧ＶＲとして供給される。電圧比較器２８ｆは、比較器２６０によって実施され、その比較器は、それぞれ基準電圧ＶＲ、電圧ＤＬおよびプログラム電圧発生器３０ｆに結合された正の入力端子と、負の入力端子と、出力端子とを有している。プログラム電圧発生器３０ｆは、２つのトランジスタＴＰ３およびＴＮ３、例えば、ＰＭＯＳトランジスタと相補ＮＭＯＳトランジスタとを含んでいる。トランジスタＴＰ３は、それぞれノードｎ１、電圧ＶＺＣＬＩおよびノードｎ１に結合されたゲートと、ソースと、ドレインとを有している。トランジスタＴＮ３は、それぞれ制御出力ＤＬＣｏｕｔ、ノードｎ１および電圧ＶＳＳに結合されたゲートと、ドレインと、ソースとを有している。
As shown in FIG. 13, the
プログラミング中に、プログラミングのための電流Ｉｐｇｍが基準電圧Ｉｒｅｆよりも大きくなると、比較器２６０は、電流Ｉｐｇｍを抑えるために、プログラミングのための電圧Ｖｚｃｌが増加するように、トランジスタＴＮ３の導通を調整する。
以上を総括すると、本発明によるプログラミング回路は、メモリセルに供給されるゲートプログラム電圧を適応的に調整することができるため、プログラミングのためのドレイン電流を、所定の基準電流に動的に制限することができる。したがって、ドレイン電流をポンピングするための回路は、より小さなレイアウト面積に低減することができ、およびより少ない電力を消費する。また、メモリセルのプログラミング効率および信頼性を高めて改善することができる。
During programming, when the programming current Ipgm becomes larger than the reference voltage Iref, the
In summary, since the programming circuit according to the present invention can adaptively adjust the gate program voltage supplied to the memory cell, the drain current for programming is dynamically limited to a predetermined reference current. be able to. Thus, a circuit for pumping drain current can be reduced to a smaller layout area and consumes less power. In addition, the programming efficiency and reliability of the memory cell can be improved and improved.
本発明を、現時点で最も実用的で好適な実施形態であると考えられることに関して説明してきたが、本発明は、開示されている実施形態に限定する必要はないことを理解すべきである。すべての変更例および同様の構造を包含するように、最も広範な解釈で一致すべき添付特許請求の範囲の趣旨および範囲内に含まれるそのような様々な変更例および同様の構成を含めることが意図されている。 Although the present invention has been described with respect to what is presently considered to be the most practical and preferred embodiments, it is to be understood that the invention need not be limited to the disclosed embodiments. The inclusion of various modifications and similar arrangements included within the spirit and scope of the appended claims should be accorded the broadest interpretation so as to encompass all modifications and similar structures. Is intended.
本発明は、メモリセル（例えば、ＰＭＯＳメモリセル）と、電流制限器と、プログラム電圧発生器とを含むフラッシュメモリを提供する。メモリセルは、それぞれメモリセルのＰＭＯＳストレージトランジスタのドレインに印加されたビットラインのプログラム電流と、制御ライン端子のプログラム電圧とに応動してプログラムされることが可能である。電流制限器は、データライン端子のデータライン信号（例えば、データライン電圧）によってプログラム電流の量を反映するために、および基準電流を受けるために、ビットラインに結合されている。制御ライン端子およびデータライン端子に結合されているプログラム電圧発生器は、そのプログラム電流が基準電流に追従するように、データライン信号に応答してプログラム電圧を生成するように構成されている。前記基準電流はプログラミングの間、前記ＰＭＯＳメモリセルの導通を制限するように設定され、前記ＰＭＯＳメモリセルはチャネルホットエレクトロン（ＣＨＥ）領域で作動することが保証される。 The present invention provides a flash memory that includes a memory cell (eg, a PMOS memory cell), a current limiter, and a program voltage generator. Memory cell may be a program current of the bit line applied to the drain of the PMOS storage transistor of the memory cell, respectively, in response to a program voltage of the control line terminal program. A current limiter is coupled to the bit line to reflect the amount of program current by a data line signal (eg, data line voltage) at the data line terminal and to receive a reference current. A program voltage generator coupled to the control line terminal and the data line terminal is configured to generate a program voltage in response to the data line signal such that the program current tracks the reference current. The reference current is set to limit conduction of the PMOS memory cell during programming, ensuring that the PMOS memory cell operates in a channel hot electron (CHE) region.
本発明は、メモリセル（例えば、ＰＭＯＳメモリセル）と、電流制限器と、電圧比較器と、プログラム電圧発生器とを含むフラッシュメモリを提供する。電流制限器は、データライン端子のデータライン電圧によってプログラム電流の量を反映するためにそのビットラインに結合されている。電圧比較器は、データライン電圧と基準電圧との比較に応動して、制御出力（例えば、ディジタル信号）を生成するために、そのデータライン端子に結合されている。プログラム電圧発生器は、そのプログラム電流が基準電流に追従するように、その制御出力に応答してプログラム電圧を生成するために、その制御ライン端子および電圧比較器に結合されている。前記基準電流はプログラミングの間、前記ＰＭＯＳメモリセルの導通を制限するように設定され、前記メモリセルはチャネルホットエレクトロン（ＣＨＥ）領域で作動することが保証される。 The present invention provides a flash memory that includes a memory cell (eg, a PMOS memory cell), a current limiter, a voltage comparator, and a program voltage generator. A current limiter is coupled to the bit line to reflect the amount of program current by the data line voltage at the data line terminal. A voltage comparator is coupled to the data line terminal for generating a control output (eg, a digital signal) in response to a comparison between the data line voltage and a reference voltage. A program voltage generator is coupled to the control line terminal and the voltage comparator to generate a program voltage in response to the control output such that the program current tracks the reference current. The reference current is set to limit conduction of the PMOS memory cell during programming, ensuring that the memory cell operates in a channel hot electron (CHE) region.
Claims (18)
データライン端子のデータライン信号によって前記プログラム電流の量を反映するために、および基準電流を受けるために、前記ビットラインに結合された電流制限器と、
前記プログラム電流が前記基準電流に追従するように、前記データライン信号に応答して前記プログラム電圧を生成するために、前記制御ライン端子およびデータライン端子に結合されたプログラム電圧発生器と、
を備えるフラッシュメモリ。 A p-channel metal oxide semiconductor (PMOS) memory cell that can be programmed in response to a program current of the bit line and a program voltage of the control line terminal;
A current limiter coupled to the bit line to reflect the amount of the program current by a data line signal at a data line terminal and to receive a reference current;
A program voltage generator coupled to the control line terminal and the data line terminal to generate the program voltage in response to the data line signal such that the program current tracks the reference current;
With flash memory.
それぞれ前記データライン端子、基準電圧および前記制御ライン端子に結合された一組の第１の入力端子および第１の出力端子を備える第１の増幅器を備え、
前記電流制限器は、
第１のゲートおよび第１のドレインを備える第１のトランジスタであって、第１のドレインが前記基準電流に結合されている第１のトランジスタと、
それぞれ第１のゲートおよび前記データライン端子に結合された第２のゲートおよび第２のドレインを備える第２のトランジスタと、
を備える請求項１に記載のフラッシュメモリ。 The program voltage generator is
A first amplifier comprising a set of a first input terminal and a first output terminal coupled to the data line terminal, a reference voltage and the control line terminal, respectively;
The current limiter is
A first transistor comprising a first gate and a first drain, wherein the first transistor is coupled to the reference current;
A second transistor comprising a second gate and a second drain respectively coupled to the first gate and the data line terminal;
The flash memory according to claim 1.
それぞれ第１のドレイン、前記基準電圧および第１のゲートに結合された一組の第２の入力端子および第２の出力端子を備える第２の増幅器をさらに備える、請求項３に記載のフラッシュメモリ。 The current limiter is
4. The flash memory of claim 3, further comprising a second amplifier comprising a set of second input terminal and second output terminal each coupled to the first drain, the reference voltage, and the first gate. .
データライン端子のデータライン電圧によってプログラム電流の量を反映するために、前記ビットラインに結合された電流制限器と、
前記データライン電圧と基準電圧との比較に応動して制御出力を供給するための、前記データライン端子に結合された電圧比較器と、
前記プログラム電流が基準電流に追従するように、前記制御出力に応答して前記プログラム電圧を生成するための、前記制御ライン端子および電圧比較器に結合されたプログラム電圧発生器と、
を備えるフラッシュメモリ。 A memory cell that can be programmed in response to a program current of a bit line and a program voltage of a control line terminal;
A current limiter coupled to the bit line to reflect the amount of program current by the data line voltage of the data line terminal;
A voltage comparator coupled to the data line terminal for providing a control output in response to a comparison between the data line voltage and a reference voltage;
A program voltage generator coupled to the control line terminal and a voltage comparator for generating the program voltage in response to the control output such that the program current tracks a reference current;
With flash memory.
前記制御ライン端子に結合された分圧器と、
前記制御出力に応答して前記分圧器の分圧比を調整するための、および前記プログラム電圧および前記分圧比に従ってフィードバック電圧を供給するための、前記制御出力に結合されたフィードバック制御回路と、
一組の入力端子と、出力端子とを備える増幅器であって、前記一組の入力端子は、それぞれ第２の基準電圧および前記フィードバック電圧に結合されている前記増幅器と、
それぞれ前記出力端子および制御ライン端子に結合されたゲートおよびドレインを備えるトランジスタと、
を備える請求項６に記載のフラッシュメモリ。 The program voltage generator is
A voltage divider coupled to the control line terminal;
A feedback control circuit coupled to the control output for adjusting a voltage divider ratio of the voltage divider in response to the control output and for supplying a feedback voltage according to the program voltage and the voltage divider ratio;
An amplifier comprising a set of input terminals and an output terminal, wherein the set of input terminals are respectively coupled to a second reference voltage and the feedback voltage;
A transistor comprising a gate and a drain respectively coupled to the output terminal and the control line terminal;
The flash memory according to claim 6.
第１のゲートおよび第１のドレインを備える第１のトランジスタであって、第１のドレインが前記基準電流に結合されている第１のトランジスタと、
それぞれ第１のゲートおよび前記データライン端子に結合された第２のゲートおよび第２のドレインを備える第２のトランジスタと、
を備える請求項６に記載のフラッシュメモリ。 The current limiter is
A first transistor comprising a first gate and a first drain, wherein the first transistor is coupled to the reference current;
A second transistor comprising a second gate and a second drain respectively coupled to the first gate and the data line terminal;
The flash memory according to claim 6.
それぞれ第１のドレイン、前記基準電圧および第１のゲートに結合された一組の第１の入力端子および第１の出力端子を備える第１の増幅器をさらに備える請求項８に記載のフラッシュメモリ。 The current limiter is
9. The flash memory of claim 8, further comprising a first amplifier comprising a set of first input terminal and first output terminal each coupled to a first drain, the reference voltage and a first gate.
第１の抵抗端子および第２の抵抗端子を備える分圧器であって、第１の抵抗端子が前記制御ライン端子に結合されている分圧器と、
前記制御出力に応答して、複数の基準電圧の候補から第２の基準電圧を選択するための、前記電圧比較器に結合された選択回路と、
一組の第２の入力端子および第２の出力端子を備える増幅器であって、一組の第２の入力端子がそれぞれ第２の基準電圧および第２の抵抗端子に結合されている増幅器と、
それぞれ第２の出力端子および第１の抵抗端子に結合された第１のゲートおよび第１のドレインを備える駆動トランジスタと、
を備える請求項１１に記載のフラッシュメモリ。 The program voltage generator is
A voltage divider comprising a first resistance terminal and a second resistance terminal, wherein the first resistance terminal is coupled to the control line terminal;
A selection circuit coupled to the voltage comparator for selecting a second reference voltage from a plurality of reference voltage candidates in response to the control output;
An amplifier comprising a set of second input terminals and a second output terminal, wherein the set of second input terminals are respectively coupled to a second reference voltage and a second resistance terminal;
A drive transistor comprising a first gate and a first drain respectively coupled to a second output terminal and a first resistance terminal;
The flash memory according to claim 11.
前記制御出力に応答して、ポンピングクロックを選択的に生成するための、前記電圧比較器に結合されたポンプクロック回路と、
前記ポンピングクロックのトグリングに応動して、前記プログラム電圧をポンピングするための、前記ポンプクロック回路と前記制御ライン端子との間に結合されたポンピング段と、
を備える請求項６に記載のフラッシュメモリ。 The program voltage generator is
A pump clock circuit coupled to the voltage comparator for selectively generating a pumping clock in response to the control output;
A pumping stage coupled between the pump clock circuit and the control line terminal for pumping the program voltage in response to toggling of the pumping clock;
The flash memory according to claim 6.
前記制御ライン端子に結合された分圧器と、
前記制御出力に応答して、前記分圧器の分圧比を調整するための、および前記分圧比および前記プログラム電圧に従ってフィードバック電圧を供給するための、前記電圧比較器に結合されたフィードバック制御回路と、
一組の入力端子と、出力端子とを備える増幅器であって、一組の入力端子が、それぞれ第２の基準電圧および前記フィードバック電圧に結合されている増幅器と、
前記出力端子の信号に応答して、ポンピングクロックを選択的に生成するための、前記出力端子に結合されたポンプクロック回路と、
前記ポンピングクロックのトグリングに応動して、前記プログラム電圧をポンピングするための、前記ポンプクロック回路と前記制御ライン端子との間に結合されたポンピング段と、
を備える請求項６に記載のフラッシュメモリ。 The program voltage generator is
A voltage divider coupled to the control line terminal;
A feedback control circuit coupled to the voltage comparator for adjusting a voltage divider ratio of the voltage divider and supplying a feedback voltage according to the voltage divider ratio and the program voltage in response to the control output;
An amplifier comprising a set of input terminals and an output terminal, wherein the set of input terminals are respectively coupled to a second reference voltage and the feedback voltage;
A pump clock circuit coupled to the output terminal for selectively generating a pumping clock in response to a signal at the output terminal;
A pumping stage coupled between the pump clock circuit and the control line terminal for pumping the program voltage in response to toggling of the pumping clock;
The flash memory according to claim 6.
前記制御ライン端子に共通して結合された第１のゲートおよび第１のドレインを備える第１のトランジスタと、
それぞれ前記制御出力および第１のドレインに結合された第２のゲートおよび第２のドレインを備える第２のトランジスタと、
を備える請求項６に記載のフラッシュメモリ。 The program voltage generator is
A first transistor comprising a first gate and a first drain coupled in common to the control line terminal;
A second transistor comprising a second gate and a second drain respectively coupled to the control output and the first drain;
The flash memory according to claim 6.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012190121A JP2014049151A (en) | 2012-08-30 | 2012-08-30 | Flash memory |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012190121A JP2014049151A (en) | 2012-08-30 | 2012-08-30 | Flash memory |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2014049151A true JP2014049151A (en) | 2014-03-17 |
Family
ID=50608665
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012190121A Pending JP2014049151A (en) | 2012-08-30 | 2012-08-30 | Flash memory |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2014049151A (en) |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0991980A (en) * | 1995-09-18 | 1997-04-04 | Lg Semicon Co Ltd | Method for programming of nonvolatile memory |
| JP2001015716A (en) * | 1999-06-30 | 2001-01-19 | Matsushita Electric Ind Co Ltd | Semiconductor memory |
| JP2002124091A (en) * | 2000-10-13 | 2002-04-26 | Semiconductor Energy Lab Co Ltd | Non-volatile memory and semiconductor device |
| JP2003203488A (en) * | 2001-12-28 | 2003-07-18 | Mitsubishi Electric Corp | Nonvolatile semiconductor memory |
| JP2004055012A (en) * | 2002-07-18 | 2004-02-19 | Renesas Technology Corp | Nonvolatile semiconductor memory |
| WO2006059373A1 (en) * | 2004-11-30 | 2006-06-08 | Spansion Llc | Semiconductor device and semiconductor device control method |
| WO2007059373A1 (en) * | 2005-11-18 | 2007-05-24 | Basf Corporation | A method of matching a color in a powder paint system including metallic pigment with a color of a liquid paint system |
| US20120087192A1 (en) * | 2010-03-24 | 2012-04-12 | Shang-Wei Fang | Non-Volatile Memory Device with Program Current Clamp and Related Method |
-
2012
- 2012-08-30 JP JP2012190121A patent/JP2014049151A/en active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0991980A (en) * | 1995-09-18 | 1997-04-04 | Lg Semicon Co Ltd | Method for programming of nonvolatile memory |
| JP2001015716A (en) * | 1999-06-30 | 2001-01-19 | Matsushita Electric Ind Co Ltd | Semiconductor memory |
| JP2002124091A (en) * | 2000-10-13 | 2002-04-26 | Semiconductor Energy Lab Co Ltd | Non-volatile memory and semiconductor device |
| JP2003203488A (en) * | 2001-12-28 | 2003-07-18 | Mitsubishi Electric Corp | Nonvolatile semiconductor memory |
| JP2004055012A (en) * | 2002-07-18 | 2004-02-19 | Renesas Technology Corp | Nonvolatile semiconductor memory |
| WO2006059373A1 (en) * | 2004-11-30 | 2006-06-08 | Spansion Llc | Semiconductor device and semiconductor device control method |
| WO2007059373A1 (en) * | 2005-11-18 | 2007-05-24 | Basf Corporation | A method of matching a color in a powder paint system including metallic pigment with a color of a liquid paint system |
| US20120087192A1 (en) * | 2010-03-24 | 2012-04-12 | Shang-Wei Fang | Non-Volatile Memory Device with Program Current Clamp and Related Method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100333257B1 (en) | Gate-Powered Supply Boosted and Regulated with Reference Tracking for Multiple-Density and Low-Voltage Supply Memory | |
| US7515503B2 (en) | High voltage transfer circuit and row decoder circuit comprising a high voltage transfer circuit | |
| US7439797B2 (en) | Semiconductor device including a high voltage generation circuit and method of generating a high voltage | |
| US7663960B2 (en) | Voltage supply circuit and semiconductor memory | |
| US8982634B2 (en) | Flash memory | |
| KR20100013645A (en) | Variable resistor memory device and method of writing the same | |
| US10998058B2 (en) | Adjustment circuit for partitioned memory block | |
| US8335112B2 (en) | Nonvolatile semiconductor memory device | |
| JP2001135074A (en) | Ferroelectric random access memory device having reference circuit generating reference voltage being variable in accordance with variation in polarization state of ferroelectric capacitor | |
| JP2007097194A (en) | Internal voltage generating circuit | |
| JP2009118605A (en) | Voltage generating circuit | |
| US7319609B2 (en) | Non-volatile memory device with a programming current control scheme | |
| US7697342B2 (en) | Flash memory device and related high voltage generating circuit | |
| JP2005050421A (en) | Semiconductor storage device | |
| US10902926B2 (en) | Charge pump and memory device including the same | |
| US7382675B2 (en) | Semiconductor memory device | |
| US7605633B2 (en) | Level shift circuit which improved the blake down voltage | |
| JP2004046991A (en) | Method for adjusting threshold voltage of nonvolatile semiconductor memory and nonvolatile semiconductor memory | |
| TWI408691B (en) | Internal voltage generator | |
| KR100753124B1 (en) | Internal voltage generating circuit | |
| KR20210001683A (en) | Nonvolatile memory device and memory system including thereof | |
| US20070069809A1 (en) | Internal voltage generator | |
| US8085086B1 (en) | Non-volatile memory device and charge pump circuit for the same | |
| JP2014049151A (en) | Flash memory | |
| JP2003272396A (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131217 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140109 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20141016 |