JP2014048751A - 情報処理装置、情報処理方法 - Google Patents
情報処理装置、情報処理方法 Download PDFInfo
- Publication number
- JP2014048751A JP2014048751A JP2012189223A JP2012189223A JP2014048751A JP 2014048751 A JP2014048751 A JP 2014048751A JP 2012189223 A JP2012189223 A JP 2012189223A JP 2012189223 A JP2012189223 A JP 2012189223A JP 2014048751 A JP2014048751 A JP 2014048751A
- Authority
- JP
- Japan
- Prior art keywords
- storage unit
- data
- execution program
- processors
- ram
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Stored Programmes (AREA)
Abstract
【解決手段】情報処理装置は、複数のプロセッサと、前記複数のプロセッサそれぞれの実行プログラムを記憶する不揮発性の内部記憶部と、セクタ単位でのデータの読み出し、及び書き込みを実行し、前記複数のプロセッサのそれぞれの実行プログラムを記憶する不揮発性の着脱可能な外部記憶部と、前記内部記憶部、及び前記外部記憶部のいずれから前記複数のプロセッサの前記実行プログラムを起動するかを選択する選択部と、前記複数のプロセッサ毎に設けられ、前記外部記憶部から前記実行プログラムが、起動されるよう選択された場合に、前記外部記憶部からのデータの読み出し結果を記憶するランダムアクセス可能な一時記憶部とを備える。
【選択図】図1
Description
以下、図面を用いて本発明の第1の実施形態について説明する。本実施形態の情報処理装置1は、第1CPU10、第2CPU11、SD制御部12、外部記憶部であるSDカード13、内部記憶部であるROM14、一時記憶部であるRAM15、第1アドレス変換部16、及び第2アドレス変換部17を備えている。本実施形態においては、第1CPU10は主にデータ処理を実行し、第2CPU11は、主に外部デバイスとのインタフェース制御を実行するが、各CPUが行う制御の組み合わせは自由に設定することができる。
次に、本発明の第2の実施形態について説明する。第2の実施形態においては、リードした実行プログラムごとに専用のバッファRAM領域を設けるのではなく、共通のRAM15上に実行プログラムのリード結果をセクタ単位で格納する点が異なっている。図5は、SDブート時のメモリマップを示した図である。図5に示されるように、通常動作時のCPUのワーク領域として使用していたRAM15の一部をSDカード13からリードした実行プログラムの結果をセクタ単位で格納する(アドレスh1000_0000〜h1000_07FFF)。
次に、本実施形態の第3の実施形態について図6を用いて説明する。第3の実施形態においては、図6に示されるように、各CPU10、11用の実行プログラムそれぞれにおいて、実行頻度の高いサブルーチンを記憶するバッファ用の第1RAM(c)235、及び第2RAM(c)236を新たに設けている。第1RAM(c)235には、第1CPU10用の実行プログラムにおいて使用頻度の高いサブルーチンが記憶されるとともに、第2RAM(c)236には、第2CPU11用の実行プログラムにおいて使用頻度の高いサブルーチンが記憶されている。
次に、本発明の第4の実施形態について図7を用いて説明する。図7に示されるように、本実施形態においては、第1RAM(A)231、及び第1RAM(B)232に変えて、兼用RAM(A)237、及び兼用RAM(B)238を新たに設けている。システムが待機状態に遷移すると、第1CPU10が動作を停止し、第2CPU11のみで装置が動作する場合がある。
次に、第5の実施形態について説明する。第5の実施形態においては、第1CPU10の実行プログラムの記憶領域として、新たに第1RAM(C)235、第1RAM(D)239、第1RAM(E)240を設けている。一方、第2CPU11の実行プログラム用の記憶領域は2セクタ分のみである。
10 第1CPU
11 第2CPU
12 SD制御部
13 SDカード
14 ROM
15 RAM
16 第1アドレス変換部
17 第2アドレス変換部
231 第1RAM(A)
232 第1RAM(B)
233 第2RAM(C)
223 第2RAM(D)
21 SDコントローラ
22 DMAコントローラ
23 SDブート制御部
24 セレクタ
25 セレクタ
26 セレクタ
27 セレクタ
211 コントローラ制御レジスタ
Claims (8)
- 複数のプロセッサと、
前記複数のプロセッサそれぞれの実行プログラムを記憶する内部記憶部と、
予め定められた容量の記憶領域単位でのデータの読み出し、及び書き込みを実行し、前記複数のプロセッサのそれぞれの実行プログラムを記憶する着脱可能な外部記憶部と、
前記内部記憶部、及び前記外部記憶部のいずれから前記複数のプロセッサの前記実行プログラムを起動するかを選択する選択部と、
前記複数のプロセッサ毎に設けられ、前記外部記憶部から前記実行プログラムが、起動されるよう選択された場合に、前記外部記憶部から読み出したデータを記憶するランダムアクセス可能な一時記憶部と
を備えることを特徴とする情報処理装置。 - 前記外部記憶部から前記実行プログラムが、起動されるように選択された場合に、前記複数のプロセッサからの前記実行プログラムを指定した読み出し要求を検出する検出部と、
検出した前記読み出し要求で指定された前記実行プログラムが、前記一時記憶部に記憶されている場合には、前記指定された前記実行プログラムのデータを前記読み出し要求を実行した前記プロセッサに対して送信し、
検出した前記読み出し要求で指定された前記実行プログラムが、前記一時記憶部に記憶されていない場合には、前記実行プログラムが記憶されている前記外部記憶部の前記記憶領域から読み出したデータを前記読み出し要求を実行した前記プロセッサに対して送信するとともに、前記プロセッサ毎に設けられた対応する前記一時記憶部に記憶させる読み書き制御部と、
をさらに備えることを特徴とする請求項1に記載の情報処理装置。 - 前記一時記憶部は、前記複数のプロセッサそれぞれに対して、少なくとも2単位以上の前記記憶領域のデータを記憶可能であり、
前記読み書き制御部は、前記読み出し要求があった前記実行プログラムのデータ、及び前記実行プログラムの記憶された前記記憶領域に隣接する次の前記記憶領域に記憶される前記実行プログラムのデータを前記一時記憶部に記憶させる
ことを特徴とする請求項2に記載の情報処理装置。 - 前記一時記憶部は、前記複数のプロセッサが共有する共有記憶部を有しており、前記複数のプロセッサのうち、スリープ状態となったプロセッサがある場合、前記読み出し要求で指定された動作中のほかの前記プロセッサの前記実行プログラムを前記共有記憶部に記憶する
ことを特徴とする請求項1に記載の情報処理装置。 - 前記一時記憶部は、前記複数のプロセッサの前記実行プログラムのサブルーチンを記憶するサブルーチン記憶部をさらに備える
ことを特徴とする請求項1に記載の情報処理装置。 - 前記一時記憶部は、前記外部記憶部から前記一時記憶部への転送速度から算出されるデータの転送時間が、前記複数のプロセッサの動作周波数、及び1命令の演算で使用するデータのビット幅から算出されるデータの処理時間よりも長くなる場合に、現在実行中の前記実行プログラム以外の実行プログラムを記憶可能な新たな記憶領域を備える
ことを特徴とする請求項1に記載の情報処理装置。 - 前記外部記憶部は、SDカードである
ことを特徴とする請求項1〜6のいずれか1項に記載の情報処理装置。 - 複数のプロセッサと、前記複数のプロセッサそれぞれの実行プログラムを記憶する内部記憶部と、予め定められた容量の記憶領域単位でのデータの読み出し、及び書き込みを実行し、前記複数のプロセッサのそれぞれの実行プログラムを記憶する着脱可能な外部記憶部と、前記複数のプロセッサ毎に設けられ、ランダムアクセス可能な一時記憶部と、を備える情報処理装置における情報処理方法であって、
前記内部記憶部、及び前記外部記憶部のいずれから前記複数のプロセッサの前記実行プログラムを起動するかを選択する選択ステップと、
前記外部記憶部から前記実行プログラムが、起動されるよう選択された場合に、前記一時記憶部に対して、前記外部記憶部から読み出したデータを記憶させる記憶ステップと、
を含むことを特徴とする情報処理方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012189223A JP5949330B2 (ja) | 2012-08-29 | 2012-08-29 | 情報処理装置、情報処理方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012189223A JP5949330B2 (ja) | 2012-08-29 | 2012-08-29 | 情報処理装置、情報処理方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014048751A true JP2014048751A (ja) | 2014-03-17 |
JP5949330B2 JP5949330B2 (ja) | 2016-07-06 |
Family
ID=50608409
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012189223A Active JP5949330B2 (ja) | 2012-08-29 | 2012-08-29 | 情報処理装置、情報処理方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5949330B2 (ja) |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08171483A (ja) * | 1994-12-19 | 1996-07-02 | Fanuc Ltd | データ処理装置 |
JPH08179986A (ja) * | 1994-12-27 | 1996-07-12 | Olympus Optical Co Ltd | 情報処理装置 |
JP2004038560A (ja) * | 2002-07-03 | 2004-02-05 | Matsushita Electric Ind Co Ltd | データ転送方法およびキャッシュ機能付きマイクロコンピュータ |
JP2004220575A (ja) * | 2002-12-27 | 2004-08-05 | Ricoh Co Ltd | カード型メモリのインターフェース回路、その回路を搭載したasic、及びそのasicを搭載した画像形成装置 |
JP2005122759A (ja) * | 2001-01-31 | 2005-05-12 | Renesas Technology Corp | データ処理システム |
JP2005174009A (ja) * | 2003-12-11 | 2005-06-30 | Ricoh Co Ltd | プログラム書換処理装置 |
JP2005520222A (ja) * | 2001-06-26 | 2005-07-07 | サン マイクロシステムズ インコーポレイテッド | マルチプロセッサシステムにおける推測的な格納を容易にするl2ディレクトリの利用 |
JP2005185691A (ja) * | 2003-12-26 | 2005-07-14 | Fujinon Corp | 電子内視鏡装置およびプログラム転送方法 |
JP2006004387A (ja) * | 2004-06-21 | 2006-01-05 | Ricoh Co Ltd | 情報処理装置及び情報処理方法 |
US8990549B2 (en) * | 2012-07-12 | 2015-03-24 | Freescale Semiconductor, Inc. | Method and system for booting electronic device from NAND flash memory |
-
2012
- 2012-08-29 JP JP2012189223A patent/JP5949330B2/ja active Active
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08171483A (ja) * | 1994-12-19 | 1996-07-02 | Fanuc Ltd | データ処理装置 |
JPH08179986A (ja) * | 1994-12-27 | 1996-07-12 | Olympus Optical Co Ltd | 情報処理装置 |
JP2005122759A (ja) * | 2001-01-31 | 2005-05-12 | Renesas Technology Corp | データ処理システム |
JP2005520222A (ja) * | 2001-06-26 | 2005-07-07 | サン マイクロシステムズ インコーポレイテッド | マルチプロセッサシステムにおける推測的な格納を容易にするl2ディレクトリの利用 |
JP2004038560A (ja) * | 2002-07-03 | 2004-02-05 | Matsushita Electric Ind Co Ltd | データ転送方法およびキャッシュ機能付きマイクロコンピュータ |
JP2004220575A (ja) * | 2002-12-27 | 2004-08-05 | Ricoh Co Ltd | カード型メモリのインターフェース回路、その回路を搭載したasic、及びそのasicを搭載した画像形成装置 |
JP2005174009A (ja) * | 2003-12-11 | 2005-06-30 | Ricoh Co Ltd | プログラム書換処理装置 |
JP2005185691A (ja) * | 2003-12-26 | 2005-07-14 | Fujinon Corp | 電子内視鏡装置およびプログラム転送方法 |
JP2006004387A (ja) * | 2004-06-21 | 2006-01-05 | Ricoh Co Ltd | 情報処理装置及び情報処理方法 |
US8990549B2 (en) * | 2012-07-12 | 2015-03-24 | Freescale Semiconductor, Inc. | Method and system for booting electronic device from NAND flash memory |
Also Published As
Publication number | Publication date |
---|---|
JP5949330B2 (ja) | 2016-07-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100708128B1 (ko) | 낸드 플래시 메모리 제어 장치 및 방법 | |
US20080235477A1 (en) | Coherent data mover | |
EP3647932B1 (en) | Storage device processing stream data, system including the same, and operation method thereof | |
CN105765541B (zh) | 用于机动车的控制器 | |
JPH0612327A (ja) | キャッシュメモリを有するデータプロセッサ | |
JP2012068936A (ja) | メモリシステム | |
JP5387776B2 (ja) | 割込制御方法、マルチコアプロセッサシステム、および割込制御プログラム | |
JP2011086064A (ja) | ストレージ装置およびメモリシステム | |
US20130036426A1 (en) | Information processing device and task switching method | |
TWI668704B (zh) | 資料處理方法及使用所述方法的儲存控制器 | |
TWI710905B (zh) | 資料儲存裝置及邏輯至物理位址映射表之載入方法 | |
US20170269863A1 (en) | Electronic apparatus including memory modules that can operate in either memory mode or storage mode | |
JP2010500682A (ja) | フラッシュメモリアクセス回路 | |
JP2009230548A (ja) | 情報処理装置と情報処理方法およびストレージシステム | |
JP7470685B2 (ja) | 集積回路中の算出ユニットをプログラムおよび制御すること | |
EP3270293B1 (en) | Two stage command buffers to overlap iommu map and second tier memory reads | |
US20180011636A1 (en) | Information processing apparatus and method of accessing a memory | |
US20230359392A1 (en) | Non-volatile memory-based storage device, device controller and method thereof | |
JP5254710B2 (ja) | データ転送装置、データ転送方法およびプロセッサ | |
JP2007207249A (ja) | ミス衝突処理状態でのキャッシュ・ヒットのための方法、システムおよびマイクロプロセッサ | |
JP5949330B2 (ja) | 情報処理装置、情報処理方法 | |
JP4522799B2 (ja) | 半導体回路装置及び暴走検出方法 | |
JP6740719B2 (ja) | 情報処理装置、情報処理方法、およびプログラム | |
US20100146255A1 (en) | Motherboard, storage device and controller thereof, and booting method | |
JP5699665B2 (ja) | サーバ装置、処理実行方法およびプログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150714 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160330 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160510 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160523 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5949330 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |