JP2014045152A - 部品実装基板 - Google Patents

部品実装基板 Download PDF

Info

Publication number
JP2014045152A
JP2014045152A JP2012188050A JP2012188050A JP2014045152A JP 2014045152 A JP2014045152 A JP 2014045152A JP 2012188050 A JP2012188050 A JP 2012188050A JP 2012188050 A JP2012188050 A JP 2012188050A JP 2014045152 A JP2014045152 A JP 2014045152A
Authority
JP
Japan
Prior art keywords
solder
space
electronic component
resist
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012188050A
Other languages
English (en)
Inventor
Koji Motomura
耕治 本村
Arata Kishi
新 岸
Hiroki Maruo
弘樹 圓尾
Yasuhiro Suzuki
康寛 鈴木
Hironori Munakata
宏典 宗像
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2012188050A priority Critical patent/JP2014045152A/ja
Publication of JP2014045152A publication Critical patent/JP2014045152A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

【課題】配線基板と電子部品との接合強度が高く、且つリペア処理を行った場合に配線基板と電子部品との間に接合不良が生じ難い部品実装基板を提供する。
【解決手段】部品実装基板10において、絶縁基板11の表面11aに配線層12が形成され、配線層12はレジスト13により覆われている。レジスト13には開口14が形成され、開口14は、配線層12の表面のうち電子部品2の端子21が電気的に接合される接合面12aをレジスト13から露出させる一方、開口14の全体が電子部品2によって覆われている。そして、配線層12と電子部品2とで閉じられた開口14内の第1空間31が半田41によって満たされ、その半田41により、端子21と接合面12aとが互いに電気的に接合されている。又、レジスト13の上面と電子部品2の側面とで形成された第2空間32において、熱硬化性樹脂の硬化物42が、レジスト13と電子部品2とを互いに接合している。
【選択図】図1

Description

本発明は、部品実装基板に関し、特に配線基板と電子部品との接合を担う構造に関する。
配線基板に電子部品を電気的に接合するための接合材料として、従来から低融点半田が用いられている。従来、配線基板と電子部品との接合強度を高めるべく、接合を担う半田がフィレット状に形成されていた。尚、フィレット状に形成された半田は、半田フィレットと呼ばれている。しかし、接合強度の向上には半田フィレットだけでは不十分であり、部品実装基板が外部から衝撃を受けた場合、配線基板と電子部品との電気的な接合が破壊されることがある。
そこで、接合強度を更に向上させるべく、接合材料として、低融点半田と熱硬化性樹脂とを含む半田ペーストを用いることが提案されている(例えば、特許文献1参照)。この半田ペーストを用いて、実装時に半田フィレットを形成した場合、図9に示す様に半田フィレット103上に樹脂硬化膜104が形成される(例えば、特許文献2参照)。具体的には、電子部品102と配線基板101との接合面に半田ペーストを付与した後、半田ペーストを加熱することにより、半田を溶融させると共に熱硬化性樹脂を軟化させる。その結果、半田と熱硬化性樹脂とが分離し、これにより、比重の大きい半田は下方に移動して半田フィレット103を形成し、比重の小さい熱硬化性樹脂は上方に移動して樹脂硬化膜104を形成する。よって、半田フィレット103が樹脂硬化膜104によって補強され、その結果、接合強度が向上する。
作製された部品実装基板において、電子部品の実装不良(例えば接合不良)や電子部品自体の不良が判明した場合、部品実装基板に対してリペア処理が施される。ここで、リペア処理は、実装されている電子部品を配線基板から取り外し、その後、新たな電子部品を配線基板に実装し直すという処理である。電子部品の取り外しは、接合部分(半田フィレット及び樹脂硬化膜)を加熱しながら、半田フィレットが溶融すると共に樹脂硬化膜が軟化した状態で、例えば吸着ノズル等の装置を用いて行われる。
特開2011−56527号公報 特開2006−287060号公報
しかし、図9に示される従来の部品実装基板に対するリペア処理において、配線基板101から電子部品102が取り外された場合、図10に示す様に、配線基板101の表面に、半田105と熱硬化性樹脂106とが互いに接した状態で残存することになる。或いは、配線基板101の表面に、半田105と熱硬化性樹脂106とが互いに混じり合った状態で残存することになる。このため、新たな電子部品が実装し直された場合、新たに形成される半田フィレット内に熱硬化性樹脂が混入し、その結果、配線基板101と電子部品との間に接合不良が生じる虞があった。
そこで、本発明の目的は、配線基板と電子部品との接合強度が高く、且つリペア処理を行った場合に配線基板と電子部品との間に接合不良が生じ難い部品実装基板を提供することである。
本発明に係る部品実装基板は、配線基板と、配線基板に実装される電子部品とを備えている。配線基板は、絶縁基板と、絶縁基板の表面に形成された配線層と、配線層を覆うレジストとを備えている。レジストには開口が形成され、その開口は、配線層の表面のうち電子部品の端子が電気的に接合される接合面をレジストから露出させる一方、開口の全体が電子部品によって覆われている。そして、配線層と電子部品とで閉じられた開口内の第1空間が半田によって満たされ、その半田により、端子と接合面とが互いに電気的に接合されている。又、レジストの上面と電子部品の側面とで形成された第2空間において、熱硬化性樹脂の硬化物が、レジストと電子部品とを互いに接合している。
本発明に係る部品実装基板によれば、配線基板と電子部品との接合強度が高く、且つリペア処理を行った場合に配線基板と電子部品との間に接合不良が生じ難い。
本発明の第1実施形態に係る部品実装基板を示した断面図である。 本発明の第2実施形態に係る部品実装基板を示した断面図である。 図2に示されるIII領域の拡大図である。 本発明に係る部品実装基板を製造するシステムについて、その製造システムを構成する製造ラインを示したブロック図である。 製造ラインの具体的構成を示した断面図である。 製造ラインが備える搭載装置により電子部品が搭載される配線基板上の位置(搭載位置)を説明するための断面図である。 製造ラインが備える加熱装置により半田ペーストを加熱したときの、該半田ペーストの状態を説明するための断面図である。 図1に示される部品実装基板に対するリペア処理において、電子部品が取り外されたときの配線基板の状態を説明するための断面図である。 従来の部品実装基板を示した断面図である。 従来の部品実装基板に対するリペア処理において、電子部品が取り外されたときの配線基板の状態を説明するための断面図である。
先ず、本発明に係る部品実装基板について説明する。
本発明に係る部品実装基板は、配線基板と、配線基板に実装される電子部品とを備えている。配線基板は、絶縁基板と、絶縁基板の表面に形成された配線層と、配線層を覆うレジストとを備えている。レジストには開口が形成され、その開口は、配線層の表面のうち電子部品の端子が電気的に接合される接合面をレジストから露出させる一方、開口の全体が電子部品によって覆われている。より具体的には、開口の全体が、電子部品の端子により覆われている。
そして、配線層と電子部品とで閉じられた開口内の第1空間が半田によって満たされ、その半田により、端子と接合面とが互いに電気的に接合されている。その一方で、第1空間には熱硬化性樹脂が存在していない。或いは、第1空間に熱硬化性樹脂が存在していたとしても、その量は5vol%程度である。又、レジストの上面と電子部品の側面とで形成された第2空間において、熱硬化性樹脂の硬化物が、レジストと電子部品とを互いに接合している。その一方で、第2空間には半田が存在していない。或いは、第2空間に半田が存在していたとしても、その量は5vol%程度である。
上記部品実装基板においては、第1空間と第2空間との間が電子部品によって遮られる。このため、第2空間は、レジストの上面に沿って第1空間から離間した位置に形成されている。従って、第2空間内の硬化物は、第1空間内の半田に接することがない。
よって、部品実装基板に対するリペア処理において、配線基板から電子部品が取り外された場合、配線基板上に半田及び熱硬化性樹脂が残存するものの、半田は開口内に位置し、且つ熱硬化性樹脂は、半田に接することなくレジストの上面に位置することになる。このため、新たな電子部品が実装し直された場合でも、熱硬化性樹脂は半田内に殆ど混入することがない。従って、部品実装基板に対してリペア処理が施された場合でも、配線基板と電子部品との間に接合不良が生じ難い。
又、上記部品実装基板においては、半田により、配線基板と電子部品とが、第1空間において互いに接合されている。これに加えて、配線基板と電子部品とは、第2空間において熱硬化性樹脂の硬化物により互いに接合されている。従って、上記部品実装基板においては、配線基板と電子部品との接合強度が高い。
上記部品実装基板の具体的な構成では、更に、レジストの上面と電子部品の下面とで形成された第3空間において、熱硬化性樹脂の硬化物が、レジストと電子部品とを互いに接合している。その一方で、第3空間には半田が存在していない。或いは、第3空間に半田が存在していたとしても、その量は5vol%程度である。
ここで、第3空間は、第2空間と同様、第1空間との間が電子部品によって遮られる。このため、第3空間は、レジストの上面に沿って第1空間から離間した位置に形成されている。従って、第3空間内の硬化物は、第1空間内の半田に接することがない。よって、具体的な構成を有した部品実装基板に対してリペア処理が施された場合でも、配線基板と電子部品との間に接合不良が生じ難い。
又、上記具体的な構成を有した部品実装基板においては、配線基板と電子部品とは、第1空間内の半田及び第2空間内の硬化物により互いに接合されることに加えて、第3空間内の硬化物により互いに接合されている。従って、この部品実装基板においては、配線基板と電子部品との接合強度が更に高くなっている。
以下、本発明の実施形態について、図面に沿って具体的に説明する。
図1は、本発明の第1実施形態に係る部品実装基板を示した断面図である。図1に示す様に、部品実装基板10は、配線基板1と、配線基板1に実装された電子部品2とを備えている。配線基板1は、絶縁基板11と、絶縁基板11の表面11aに形成された配線層12(配線パターン)と、配線層12を覆うソルダーレジスト13とを備えている。
電子部品2は、コンデンサ素子等の受動素子から構成された部品本体20と、部品本体20の両端部(図1の紙面において右端部及び左端部)に形成された2つの電極層21とを有している。各電極層21は、その一部が部品本体20の下面に拡がっている。従って、電子部品2においては、電極層21により、電子部品2の下面に露出した2つの端子が構成されている。
図1に示す様に、ソルダーレジスト13には、電極層21に1つずつ対応する2つの開口14が形成されている。開口14は、第1配線層12の表面のうち電極層21が電気的に接合される接合面12aを、ソルダーレジスト13から露出させている。一方、各開口14の全体が、その開口14に対応する電極層21により覆われている。これにより、開口14内の空間は、配線層12と電子部品2とで閉じられた空間(第1空間31)となっている。
そして、第1空間31が半田41によって満たされており、該半田41により、電極層21と接合面12aとが互いに電気的に接合されている。その一方で、第1空間31には、熱硬化性樹脂が存在していない。或いは、第1空間31に熱硬化性樹脂が存在していたとしても、その量は5vol%程度である。尚、半田41には、例えばSn−Bi系やSn−Bi−Ag系の低融点半田が用いられている。
又、図1に示す様に、ソルダーレジスト13の上面と電子部品2の側面とで形成された第2空間32に、熱硬化性樹脂の硬化物42が存在している。その一方で、第2空間32には、半田が存在していない。或いは、第2空間32に半田が存在していたとしても、その量は5vol%程度である。具体的には、硬化物42は、第2空間32において、ソルダーレジスト13と電子部品2とで形成された隅を埋めると共に、その隅の周囲へフィレット状に拡がっている。斯くして、硬化物42は、第2空間32において、ソルダーレジスト13と電子部品2とを互いに接合している。尚、硬化物42を構成する熱硬化性樹脂には、例えばエポキシ樹脂が用いられている。
更に、ソルダーレジスト13の上面と部品本体20の下面とで形成された第3空間33に、熱硬化性樹脂の硬化物43が存在している。従って、硬化物43は、ソルダーレジスト13の上面と部品本体20の下面との間に介在している。その一方で、第3空間33には、半田が存在していない。或いは、第3空間33に半田が存在していたとしても、その量は5vol%程度である。斯くして、硬化物43は、第3空間33において、ソルダーレジスト13と電子部品2とを互いに接合している。尚、本実施形態においては、第3空間33は、2つの電極層21の間に形成されている。又、硬化物43を構成する熱硬化性樹脂は、硬化物42を構成する熱硬化性樹脂と同じ樹脂である。
上記部品実装基板10においては、各開口14の全体が、その開口14に対応する電極層21により覆われている。従って、各開口14の大きさは、その開口14に相当する従来の部品実装基板の開口107(図9参照)の大きさに比べて小さい。具体的には、各開口14の面積の、その開口14に対応する電極層21の下面の面積に対する割合は、50〜100%である。尚、図9に示す様に、従来の部品実装基板においては、各開口107の一部が電子部品102によって覆われているに過ぎない。
図2は、本発明の第2実施形態に係る部品実装基板を示した断面図である。又、図3は、図2に示されるIII領域の拡大図である。図2に示す様に、部品実装基板310は、配線基板301と、配線基板301に実装されたランドグリッドアレイ(LGA)型の電子部品302とを備えている。電子部品302は、基板320と、基板320上に搭載された半導体素子321と、基板320上にて半導体素子321を被覆する外装体322とを有している。
基板320には、上面に複数の第1平面電極323(ランド)が形成されると共に、下面に複数の第2平面電極324(ランド)が形成されている。尚、第2平面電極324は、格子(グリッド)状に配列されている。そして、第1平面電極323には、半導体素子321の端子(図示せず)が電気的に接続されている。又、図3に示す様に、各第1平面電極323と、これに対応する第2平面電極324とは、基板320をその上面から下面まで貫通する導電ビア325により互いに電気的に接続されている。斯くして、電子部品302においては、第2平面電極324により、電子部品302の下面に露出した複数の端子が構成されている。
図2及び図3に示す様に、配線基板301は、絶縁基板311と、絶縁基板311の表面311aに形成された配線層312と、配線層312を覆うソルダーレジスト313とを備えている。ソルダーレジスト313には、第2平面電極324に1つずつ対応する複数の開口314が形成されている。図3に示す様に、開口314は、配線層312の表面のうち第2平面電極324が電気的に接合される接合面312aを、ソルダーレジスト313から露出させている。一方、各開口314の全体が、その開口314に対応する第2平面電極324により覆われている。これにより、開口314内の空間は、配線層312と電子部品302とで閉じられた空間(第1空間331)となっている。
そして、第1空間331が半田341によって満たされ、該半田341により、第2平面電極324と接合面312aとが互いに電気的に接合されている。その一方で、第1空間331には、熱硬化性樹脂が存在していない。或いは、第1空間331に熱硬化性樹脂が存在していたとしても、その量は5vol%程度である。尚、半田341には、例えばSn−Bi系やSn−Bi−Ag系の低融点半田が用いられている。
又、図3に示す様に、ソルダーレジスト313の上面と電子部品302の側面とで形成された第2空間332に、熱硬化性樹脂の硬化物342が存在している。その一方で、第2空間332には、半田が存在していない。或いは、第2空間332に半田が存在していたとしても、その量は5vol%程度である。具体的には、硬化物342は、第2空間332において、ソルダーレジスト313と電子部品302とで形成された隅を埋めると共に、その隅の周囲へフィレット状に拡がっている。斯くして、硬化物342は、第2空間332において、ソルダーレジスト313と電子部品302とを互いに接合している。尚、硬化物342を構成する熱硬化性樹脂には、例えばエポキシ樹脂が用いられている。
更に、ソルダーレジスト313の上面と基板320の下面とで形成された第3空間333に、熱硬化性樹脂の硬化物343が存在している。従って、硬化物343は、ソルダーレジスト313の上面と電子部品302の下面との間に介在している。その一方で、第3空間333には、半田が存在していない。或いは、第3空間333に半田が存在していたとしても、その量は5vol%程度である。斯くして、硬化物343は、第3空間333において、ソルダーレジスト313と電子部品302とを互いに接合している。尚、硬化物343を構成する熱硬化性樹脂は、硬化物342を構成する熱硬化性樹脂と同じ樹脂である。
部品実装基板10と同様、上記部品実装基板310においても、各開口314の全体が、その開口314に対応する第2平面電極324により覆われている。従って、LGA型の電子部品を備える従来の部品実装基板の開口の大きさに比べて、各開口314の大きさは小さい。具体的には、各開口314の面積の、その開口314に対応する第2平面電極324の下面の面積に対する割合は、50〜100%である。
次に、本発明に係る部品実装基板を製造する方法及びシステムについて説明する。
製造方法は、半田ペーストを付与する付与工程と、電子部品を搭載する搭載工程と、半田ペーストを加熱する加熱工程とを有している。付与工程では、配線基板の接合面に、半田と熱硬化性樹脂とを含む半田ペーストを付与する。搭載工程では、電子部品の端子が、開口の全体を覆うと共に接合面に付与された半田ペーストに当着する様に、電子部品を配線基板に搭載する。このとき、電子部品を、通常、その下面をレジストの表面から離間させた状態で配線基板に搭載する。搭載工程の実行後、加熱工程において、接合面に付与された半田ペーストを加熱することにより、半田を溶融させると共に熱硬化性樹脂を軟化させ、その後、熱硬化性樹脂を硬化させる。
尚、上述した付与工程、搭載工程、及び加熱工程はそれぞれ、以下に説明する製造システムが備える付与装置、搭載装置、及び加熱装置により実行される工程である。
製造システムは、半田ペーストを付与する付与装置と、電子部品を搭載する搭載装置と、半田ペーストを加熱する加熱装置とを備えている。付与装置は、配線基板の接合面に、半田と熱硬化性樹脂とを含む半田ペーストを付与する。搭載装置は、電子部品の端子が、開口の全体を覆うと共に接合面に付与された半田ペーストに当着する様に、電子部品を配線基板に搭載する。このとき、搭載装置は、電子部品を、通常、その下面をレジストの表面から離間させた状態で配線基板に搭載する。加熱装置は、接合面に付与された半田ペーストを加熱することにより、半田を溶融させると共に熱硬化性樹脂を軟化させ、その後、熱硬化性樹脂を硬化させる。
上記製造方法及び製造システムによれば、半田ペーストへの加熱による半田の溶融及び熱硬化性樹脂の軟化により、電子部品がレジストの表面に近接すると共に半田と熱硬化性樹脂とが分離する。これにより、配線層と電子部品とで閉じられた開口内の第1空間に半田が集まると共に、レジストの上面と電子部品の側面とで形成された第2空間に熱硬化性樹脂が集まる。更には、レジストの上面と電子部品の下面とで形成された第3空間に熱硬化性樹脂が集まる。
その後、半田ペーストへの更なる加熱により、熱硬化性樹脂が硬化する。更にその後、冷却過程において、半田が固化する。その結果、固化した半田により、配線基板と電子部品とが、第1空間において互いに電気的に接合される。又、熱硬化性樹脂が硬化することにより、第2空間及び第3空間に硬化物が形成される。そして、この硬化物により、配線基板と電子部品とが、第2空間及び第3空間において互いに接合される。
上記製造方法及び製造システムの具体的構成において、接合面上の半田ペーストに含まれる半田の総体積が第1空間の容積と略同一となる様に、半田ペーストが接合面に付与される(付与工程及び付与装置)。尚、第1空間の容積に対する半田の総体積の割合は、95〜100%であることが好ましい。
以下、上記製造システムの具体例として、図1に示される部品実装基板10を製造する製造システムについて、図面に沿って具体的に説明する。尚、以下に説明する製造システムは、図2に示される部品実装基板310の製造にも適用することが出来る。
図4は、製造システムを構成する製造ラインを示したブロック図である。図4に示す様に、製造ラインは、配線基板1を供給する基板供給装置201と、半田ペースト付与装置202と、電子部品2を配線基板1に搭載する搭載装置203と、加熱装置204と、製造された部品実装基板10を回収する回収装置205と、これらの装置の間で配線基板1を搬送する搬送装置206とを備えている。
図5は、上記製造ラインの具体的構成を示した断面図である。図5に示す様に、搬送装置206は、搬送ベルト6を有するコンベアによって構成されている。尚、搬送装置206には、コンベアに限らず、搬送機能を有する種々の装置を用いることが出来る。そして、搬送ベルト6には、基板供給装置201から供給される配線基板1が載せられる。基板供給装置201には、例えばマガジン式の基板ローダが用いられる。
半田ペースト付与装置202は、配線基板1に対して、半田と熱硬化性樹脂とを含む半田ペースト4を付与する。具体的には、半田ペースト付与装置202は、開口14に対して半田ペースト4を供給することにより、接合面12aに半田ペースト4を付与する。このとき、半田ペースト付与装置202は、各接合面12a上の半田ペースト4に含まれる半田の総体積が、その接合面12aに対応する第1空間31(図1参照)の容積と略同一となる様に、開口14に対して半田ペースト4を供給する。尚、第1空間31の容積に対する半田の総体積の割合は、95〜100%であることが好ましい。
本実施形態においては、上述した様に、開口14の大きさが、従来の部品実装基板の開口107(図9参照)の大きさに比べて小さい。従って、ソルダーレジスト13の厚さが、従来の部品実装基板のソルダーレジスト110(図9参照)の厚さと同じあるとすれば、次の様な問題が発生する。即ち、従来の部品実装基板の製造過程において各開口107に付与していた量と同じ量の半田ペースト4を、各開口14に対して付与した場合、付与された半田ペースト4中に含まれる半田の総体積が、該開口14に対応する第1空間31の容積より大きくなる。このため、製造される部品実装基板において、半田が第1空間31から溢れ出し、半田と熱硬化性樹脂とが接することになる。
従って、本実施形態においては、各第1空間31の容積を上記半田の総体積に一致させるべく、ソルダーレジスト13の厚さが大きく設定されている。具体的には、この厚さは、例えば30〜70μmである。或いは、上記半田の総体積を各第1空間31の容積に一致させるべく、半田ペースト付与装置202により、各開口14への半田ペースト4の付与量が小さく調整される。尚、上記半田の総体積を各第1空間31の容積に一致させるべく、半田ペースト4中の半田の含有率が小さくなる様に、半田ペースト4が調製されてもよい。
半田ペースト4を構成する半田及び熱硬化性樹脂にはそれぞれ、例えばSn−Bi系やSn−Bi−Ag系の低融点半田及びエポキシ樹脂が用いられる。又、半田ペースト4には、必要に応じて、活性剤やチキソ剤を含ませてもよい。尚、半田及び熱硬化性樹脂は、これらの材料に限定されるものではない。但し、エポキシ樹脂は、取り扱いが容易であること、硬化物の強度が高いこと、及び硬化特性が良好であることから、使用する熱硬化性樹脂として適している。
本実施形態においては、半田ペースト付与装置202として、スクリーン印刷装置が用いられている。図5には、スクリーン印刷用のマスク7が示されている。半田ペースト付与装置202においては、配線基板1の位置及び姿勢に基づいてマスク7の位置が調整され、これにより半田ペースト4を付与する位置が調整される。尚、半田ペースト付与装置202には、印刷用のノズルを持った印刷装置(例えば、インクジェットプリンタ等)や、塗布ヘッド(ニードル又はノズル)とディスペンサとを持った塗布装置を用いてもよい。
搭載装置203は、配線基板1上の搭載位置に電子部品2を搭載する。図6に示す様に、搭載位置は、電子部品2の各電極層21が、この電極層21に対応する開口14の全体を覆うと共に、その電極層21に対応する接合面12aに付与された半田ペースト4に当着する様な位置である。又、搭載装置203は、電極層21の下面をソルダーレジスト13の表面から所定の距離Lだけ離間させた状態で、配線基板1に電子部品2を搭載する。一例として、搭載装置203は、電子部品供給装置と、該電子部品供給装置から供給される電子部品2を上記搭載位置に配置するチップマウンタとを有している。電子部品供給装置には、テープフィーダ、バルクフィーダ、及びトレイフィーダ等の装置を用いることができる。又、チップマウンタには、吸着ノズル等の装置を用いることができる。
図6に示す様に、配線基板1上の搭載位置に電子部品2が搭載された直後においては、半田ペースト4全体に半田41が分散している。又、電極層21とソルダーレジスト13と間には隙間8が存在している。
加熱装置204は、接合面12aに付与された半田ペースト4を加熱することにより、半田ペースト4中の半田41を溶融させると共に、半田ペースト4中の熱硬化性樹脂44(図6参照)を軟化させる。ここで、ソルダーレジスト13は、溶融した半田41が表面に付着し難いという性質、換言すれば溶融した半田41を弾き易いという性質を有している。従って、溶融した半田41は、図7に示す様に、隙間8を通って、ソルダーレジスト13が存在しない箇所(具体的には開口14内)へ移動する。尚、図7では、半田41が移動する様子を実線矢印により示している。
又、半田41は、熱硬化性樹脂44に比べて比重が大きい。従って、図7に示す様に、半田41は開口14内を下方へ移動し、これにより半田41は接合面12aに蓄積される。一方、開口14内への半田41の移動に伴って、開口14内の熱硬化性樹脂44は、開口14外へ追い出される。そして、熱硬化性樹脂44は、隙間8を通ってソルダーレジスト13上へ移動する。尚、図7では、熱硬化性樹脂44が移動する様子を破線矢印により示している。
そして、半田41及び熱硬化性樹脂44の移動と共に、電子部品2がソルダーレジスト13の表面に近接する。そして、各開口14が、この開口14に対応する電極層21によって塞がれ、これにより第1空間31(図1参照)が形成される。これに伴って、ソルダーレジスト13上に第2空間32及び第3空間33(図1参照)が形成される。従って、第1空間31と第2空間32との間、並びに第1空間31と第3空間33との間が、電子部品2によって遮られる。
斯くして、第1空間31には、半田41が集まる一方、熱硬化性樹脂44が含まれなくなる。或いは、第1空間31に熱硬化性樹脂44が含まれていたとしも、その量は5vol%程度である。又、第2空間32及び第3空間33には、熱硬化性樹脂44が集まる一方、半田41が含まれなくなる。或いは、第2空間32及び第3空間33に半田41が含まれていたとしも、その量は5vol%程度である。
その後、加熱装置204は、半田ペースト4を更に加熱することにより、熱硬化性樹脂44を硬化させる。更にその後、冷却過程において、半田41が固化する。その結果、固化した半田41により、配線基板1と電子部品2とが、第1空間31において互いに電気的に接合される。又、熱硬化性樹脂44が硬化することにより、第2空間32及び第3空間33に硬化物42及び43がそれぞれ形成される。そして、硬化物42及び43により、配線基板1と電子部品2とが、第2空間32及び第3空間33において互いに接合される。
この様にして、図1に示される部品実装基板10が作製される。
回収装置205は、作製された部品実装基板10を搬送ベルト6から回収する。尚、回収装置205には、例えばマガジン式の基板アンローダが用いられる。
尚、上記製造ラインにおいては、基板供給装置201、半田ペースト付与装置202、搭載装置203、加熱装置204、及び回収装置205が、別個独立に構成されている。しかし、製造ラインの構成はこれに限定されるものではなく、これらの装置の幾つか又は全てに代えて、それらの機能を有する複合型の装置が用いられてもよい。
上記部品実装基板10においては、第1空間31と第2空間32との間、並びに第1空間31と第3空間33との間が、電子部品2によって遮られている。このため、第2空間32及び第3空間33は、ソルダーレジスト13の上面に沿って第1空間31から離間した位置に形成されている。従って、第2空間32内の硬化物42及び第3空間33内の硬化物43は、第1空間31内の半田41に接することがない。
よって、部品実装基板10に対するリペア処理において、図8に示す様に配線基板1から電子部品2が取り外された場合、配線基板1上に半田41及び熱硬化性樹脂44が残存するものの、半田41は第1開口14内に位置し、且つ熱硬化性樹脂44は、半田41に接することなくソルダーレジスト13の上面に位置することになる。このため、新たな電子部品2が実装し直された場合でも、熱硬化性樹脂は半田内に殆ど混入することがない。従って、部品実装基板10に対してリペア処理が施された場合でも、配線基板1と電子部品2との間に接合不良が生じ難い。
又、上記部品実装基板10においては、半田41により、配線基板1と電子部品2とが、第1空間31において互いに接合されている。これに加えて、配線基板1と電子部品2とは、第2空間32において硬化物42により互いに接合されると共に、第3空間33において硬化物43により互いに接合されている。従って、上記部品実装基板10においては、配線基板1と電子部品2との接合強度が高い。
図9に示される従来の部品実装基板において、開口107は、配線層108の表面のうち電子部品102が電気的に接合される接合面109を、ソルダーレジスト110から露出させている。そして、電子部品102は、その両端が接合面109から浮いた状態で、半田フィレット103を介して接合面109に電気的に接合されている。従って、従来の部品実装基板の製造過程において、半田フィレット103を形成するための半田ペーストを2つの接合面109に付与する際に、2つの接合面109への半田ペーストの付与量が互いに異なると、次の様な現象が発生し易くなる。即ち、半田ペーストへの加熱により半田が溶融した後、半田が固化する際に、付与量の違いが原因となって生じる固化速度の違いにより、電子部品102の一端が接合面109の方へ引っ張られ、その結果、電子部品102が傾く。
一方、上記部品実装基板10においては、電子部品2の両端は、ソルダーレジスト13の表面上に位置している。従って、電子部品2の一端が下方へ引っ張られたとしても、該一端が下方へ移動することがソルダーレジスト13によって阻止される。よって、電子部品2は傾き難い。
尚、本発明の各部構成は上記実施形態に限らず、特許請求の範囲に記載の技術的範囲内で種々の変形が可能である。例えば、図1に示される部品実装基板10において、電子部品2は、配線基板1上の搭載位置から僅かにずれて配置されていてもよい。この場合、各開口14の一部が、その開口14に対応する電極層21によって覆われなくなるかもしれないが、そうであったとしても、各開口14の全体が電子部品2により覆われていればよい。
又、図2に示される部品実装基板310の各部構成は、ボールグリッドアレイ(BGA)型の電子部品を備える部品実装基板の構成にも適用することが出来る。更に、上述した部品実装基板の各部構成は、図1や図2に示される部品実装基板に限定されない種々の部品実装基板の構成にも適用することが出来る。
本発明に係る部品実装基板は、液晶表示モジュール等の電子機器に搭載することが出来る。
1 配線基板
2 電子部品
10 部品実装基板
11 絶縁基板
11a 表面
12 配線層
12a 接合面
13 ソルダーレジスト
14 開口
20 部品本体
21 電極層(端子)
31 第1空間
32 第2空間
33 第3空間
41 半田
42,43 硬化物
44 熱硬化性樹脂
301 配線基板
302 電子部品
310 部品実装基板
311 絶縁基板
311a 表面
312 配線層
312a 接合面
313 ソルダーレジスト
314 開口
320 基板
321 半導体素子
322 外装体
323 第1平面電極
324 第2平面電極(端子)
325 導電ビア
331 第1空間
332 第2空間
333 第3空間
341 半田
342,343 硬化物

Claims (6)

  1. 配線基板と、
    前記配線基板に実装される電子部品と
    を備え、
    前記配線基板は、絶縁基板と、前記絶縁基板の表面に形成された配線層と、前記配線層を覆うレジストとを備え、前記レジストには開口が形成され、前記開口は、前記配線層の表面のうち前記電子部品の端子が電気的に接合される接合面を前記レジストから露出させる一方、前記開口の全体が前記電子部品によって覆われており、
    前記配線層と前記電子部品とで閉じられた前記開口内の第1空間が半田によって満たされ、前記半田により、前記端子と前記接合面とが互いに電気的に接合され、前記レジストの上面と前記電子部品の側面とで形成された第2空間において、熱硬化性樹脂の硬化物が、前記レジストと前記電子部品とを互いに接合している、
    部品実装基板。
  2. 前記開口の全体が、前記電子部品の前記端子により覆われている、請求項1に記載の部品実装基板。
  3. 前記第1空間には、前記熱硬化性樹脂が存在しないか、或いは、前記第1空間に前記熱硬化性樹脂が存在していたとしても、その量は5vol%以下である、請求項1又は請求項2に記載の部品実装基板。
  4. 前記第2空間には、前記半田が存在しないか、或いは、前記第2空間に前記半田が存在していたとしても、その量は5vol%以下である、請求項1乃至請求項3の何れかに記載の部品実装基板。
  5. 更に、前記レジストの上面と前記電子部品の下面とで形成された第3空間において、前記熱硬化性樹脂の硬化物が、前記レジストと前記電子部品とを互いに接合している、請求項1乃至請求項4の何れかに記載の部品実装基板。
  6. 前記第3空間には、前記半田が存在しないか、或いは、前記第3空間に前記半田が存在していたとしても、その量は5vol%以下である、請求項5に記載の部品実装基板。
JP2012188050A 2012-08-28 2012-08-28 部品実装基板 Pending JP2014045152A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012188050A JP2014045152A (ja) 2012-08-28 2012-08-28 部品実装基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012188050A JP2014045152A (ja) 2012-08-28 2012-08-28 部品実装基板

Publications (1)

Publication Number Publication Date
JP2014045152A true JP2014045152A (ja) 2014-03-13

Family

ID=50396200

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012188050A Pending JP2014045152A (ja) 2012-08-28 2012-08-28 部品実装基板

Country Status (1)

Country Link
JP (1) JP2014045152A (ja)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10308573A (ja) * 1997-05-02 1998-11-17 Nec Corp プリント配線板
JP2005032742A (ja) * 2003-07-07 2005-02-03 Matsushita Electric Ind Co Ltd 電子部品実装構造および電子部品実装方法
JP2006186011A (ja) * 2004-12-27 2006-07-13 Matsushita Electric Ind Co Ltd 電子部品実装方法および電子部品実装構造
JP2007237271A (ja) * 2006-03-10 2007-09-20 Alps Electric Co Ltd 半田接着剤および半田接着剤を用いた電子部品実装構造
JP2008311458A (ja) * 2007-06-15 2008-12-25 Panasonic Corp 半導体装置実装構造体およびその製造方法ならびに半導体装置の剥離方法
JP2009141247A (ja) * 2007-12-10 2009-06-25 Panasonic Corp 電子部品実装基板の製造方法
JP2010192489A (ja) * 2009-02-16 2010-09-02 Panasonic Corp 電子部品実装構造体の製造方法及び電子部品実装構造体
JP2011211072A (ja) * 2010-03-30 2011-10-20 Fujitsu Ltd プリント配線板およびプリント配線板の作製方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10308573A (ja) * 1997-05-02 1998-11-17 Nec Corp プリント配線板
JP2005032742A (ja) * 2003-07-07 2005-02-03 Matsushita Electric Ind Co Ltd 電子部品実装構造および電子部品実装方法
JP2006186011A (ja) * 2004-12-27 2006-07-13 Matsushita Electric Ind Co Ltd 電子部品実装方法および電子部品実装構造
JP2007237271A (ja) * 2006-03-10 2007-09-20 Alps Electric Co Ltd 半田接着剤および半田接着剤を用いた電子部品実装構造
JP2008311458A (ja) * 2007-06-15 2008-12-25 Panasonic Corp 半導体装置実装構造体およびその製造方法ならびに半導体装置の剥離方法
JP2009141247A (ja) * 2007-12-10 2009-06-25 Panasonic Corp 電子部品実装基板の製造方法
JP2010192489A (ja) * 2009-02-16 2010-09-02 Panasonic Corp 電子部品実装構造体の製造方法及び電子部品実装構造体
JP2011211072A (ja) * 2010-03-30 2011-10-20 Fujitsu Ltd プリント配線板およびプリント配線板の作製方法

Similar Documents

Publication Publication Date Title
JP5899517B2 (ja) 部品実装基板の製造方法及び製造システム
JP6057224B2 (ja) 部品実装構造体
US8673685B1 (en) Electronic component mounting line and electronic component mounting method
WO2006123554A1 (ja) フリップチップ実装体およびフリップチップ実装方法
US9125329B2 (en) Electronic component mounting line and electronic component mounting method
US9439335B2 (en) Electronic component mounting line and electronic component mounting method
JPWO2008047918A1 (ja) 電子機器のパッケージ構造及びパッケージ製造方法
KR101053091B1 (ko) 실장기판의 제조방법
JP5569676B2 (ja) 電子部品の実装方法
JP2005039206A (ja) 半導体チップ表面実装方法
JP4650269B2 (ja) 積層型半導体装置の製造方法
JP2012182350A (ja) モジュール部品及びモジュール部品の製造方法
JP2014045152A (ja) 部品実装基板
JP2013191620A (ja) 部品内蔵基板の製造方法および部品内蔵基板
KR101596074B1 (ko) 전자부품 실장용 배선기판의 제조방법, 전자부품 실장용 배선기판, 및 전자부품을 가진 배선기판의 제조방법
JP6094871B2 (ja) 電子部品実装方法
JP2015002235A (ja) 電子部品実装方法
JP2014049646A (ja) 部品実装方法および部品実装システム
JP2007266640A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
CN115938949A (zh) 含焊球载板及其制造方法
JP2006093178A (ja) 電子機器の製造方法
JP5170123B2 (ja) 積層型半導体装置及びその製造方法
JP2014229784A (ja) 電子部品実装方法
JP2005235819A (ja) 回路基板およびチップ部品実装方法
JP2014033083A (ja) 積層パッケージ構造体

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140908

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20141009

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20141028

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150623

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150625

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150730

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151215

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160426