JP2014038352A - Display divice - Google Patents
Display divice Download PDFInfo
- Publication number
- JP2014038352A JP2014038352A JP2013210800A JP2013210800A JP2014038352A JP 2014038352 A JP2014038352 A JP 2014038352A JP 2013210800 A JP2013210800 A JP 2013210800A JP 2013210800 A JP2013210800 A JP 2013210800A JP 2014038352 A JP2014038352 A JP 2014038352A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- conductive layer
- pixel electrode
- light shielding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
本発明は、絶縁体上に形成されたトランジスタ、特に電界効果型トランジスタ、代表的
にはMOS(Metal Oxide Semiconductor)トランジスタや薄膜トランジスタ(Thin Film
Transistor:以下、TFTとする)といった半導体装置を画素部のスイッチング素子に用
いた液晶表示装置、また前記半導体装置により作製された回路を駆動回路を含む液晶表示
装置、該液晶表示装置を表示部に用いた電気器具に関する。
The present invention relates to a transistor formed on an insulator, particularly a field effect transistor, typically a MOS (Metal Oxide Semiconductor) transistor or a thin film transistor (Thin Film).
A liquid crystal display device using a semiconductor device such as a transistor (hereinafter referred to as a TFT) as a switching element of a pixel portion, a liquid crystal display device including a driver circuit formed from the semiconductor device, and the liquid crystal display device as a display portion It relates to the electric appliance used.
一対の基板間に液晶を挟持して、一対の基板間に電界をかけ液晶の配向により表示を行
う液晶表示装置が、パーソナルコンピュータのモニターや、テレビジョンの表示装置とし
て盛んに用いられるようになってきた。
2. Description of the Related Art Liquid crystal display devices in which liquid crystal is sandwiched between a pair of substrates and an electric field is applied between the pair of substrates and display is performed by alignment of the liquid crystals are actively used as monitors for personal computers and television display devices. I came.
さらに、半導体膜の結晶化技術の向上により、一枚の基板上に駆動回路を内蔵した液晶
表示装置も実現されるようになっている。
Furthermore, a liquid crystal display device in which a drive circuit is built on a single substrate has been realized by improving the crystallization technique of a semiconductor film.
ところで、駆動回路のTFTには、高い電界効果移動度が求められるが、画素部のひと
つひとつの画素におけるスイッチング素子として用いられるTFTには、低リーク電流と
いう特性が求められる。電荷(信号)を保持することが重要であり、TFTをオフさせて
いる保持時間にわずかでも生じるリーク電流が、画質の低下やコントラストの低下を招い
てしまう。
By the way, a high field effect mobility is required for the TFT of the driving circuit, but a characteristic of low leakage current is required for the TFT used as a switching element in each pixel of the pixel portion. It is important to hold the electric charge (signal), and a leak current that occurs even during the holding time in which the TFT is turned off causes a decrease in image quality and a decrease in contrast.
しかし、TFTには、半導体層に光が照射されると光励起がおこり、光リーク電流が発
生してしまうという問題があった。そこで、TFTを覆う遮光膜を形成し、十分な遮光を
することで半導体層に光が照射されないようにすること、リーク電流が発生してしまった
としても、1フレーム期間信号を保持できるだけの保持容量を確保することが重要であっ
た。
However, the TFT has a problem that when the semiconductor layer is irradiated with light, photoexcitation occurs and a light leakage current is generated. Therefore, a light shielding film that covers the TFT is formed so that light is not applied to the semiconductor layer by sufficiently shielding the light, and even if a leak current is generated, the signal can be retained for one frame period. It was important to secure capacity.
そこで特許第2924506号公報では、保持容量を形成し、さらに光もれを遮断でき
る構造として、ソース電極およびドレイン電極の形成後、層間膜を形成し、該層間膜上に
アルミニウムからなる遮光膜を形成し、遮光膜を陽極酸化して遮光膜の上面および側面に
Al2O3からなる陽極酸化膜を形成し、その上に透明画素電極を形成して、遮光膜/Al
2O3膜/透明画素電極からなる保持容量を有する画素構造を開示している。
Therefore, in Japanese Patent No. 2924506, as a structure capable of forming a storage capacitor and blocking light leakage, an interlayer film is formed after forming the source electrode and the drain electrode, and a light shielding film made of aluminum is formed on the interlayer film. And forming an anodic oxide film made of Al 2 O 3 on the top and side surfaces of the light shielding film, forming a transparent pixel electrode thereon, and forming the light shielding film / Al
A pixel structure having a storage capacitor composed of 2 O 3 film / transparent pixel electrode is disclosed.
保持容量素子の静電容量(以下、容量という)は、容量絶縁膜(本明細書では、一対の
導電体からなる電極に挟まれた誘電膜のことをいう)の厚さに反比例、容量絶縁膜の誘電
定数および電極の表面積に比例する。したがって、上記した特許第2924506号の構
造は、遮光膜と透明画素電極との間の容量絶縁膜が陽極酸化膜からなりほぼ一定であるた
め、遮光膜と透明画素電極とが重なる領域は、ほとんど保持容量素子として機能しうる。
The capacitance of the storage capacitor element (hereinafter referred to as “capacitance”) is inversely proportional to the thickness of the capacitor insulating film (referred to herein as a dielectric film sandwiched between electrodes made of a pair of conductors) and is capacitively insulated. It is proportional to the dielectric constant of the film and the surface area of the electrode. Therefore, in the structure of the above-mentioned Japanese Patent No. 2924506, since the capacitive insulating film between the light shielding film and the transparent pixel electrode is made of an anodic oxide film and is almost constant, there is almost no region where the light shielding film and the transparent pixel electrode overlap. It can function as a storage capacitor element.
しかし、液晶表示装置には、液晶の配向不良により表示不良を招くという問題がある。
液晶の配向不良は、画素電極表面の段差や凹凸が配向膜表面に影響してしまい、この段差
や凹凸が原因で配向膜のラビングムラを招き、最終的には液晶の配向不良、画像品質低下
を引き起こしてしまう。上記した特許第2924506号公報の構造では、図1(A)に
示すように画素電極の段差が遮光膜によって遮光された領域より外側(光が透過する領域
)にあり、液晶の配向不良が生じて、光ぬけが起こる等の問題があった。
However, the liquid crystal display device has a problem in that a display defect is caused by a liquid crystal alignment defect.
The alignment failure of the liquid crystal is caused by the step or unevenness on the surface of the pixel electrode, and the unevenness of the alignment film is caused by this step or unevenness. It will cause. In the structure of the above-mentioned Japanese Patent No. 2924506, as shown in FIG. 1A, the step of the pixel electrode is outside the region shielded by the light-shielding film (the region where light is transmitted), resulting in poor alignment of the liquid crystal. There was a problem such as light loss.
しかし、多数の層の積層からなる表示装置においては、画素電極表面にどうしても段差
や凹凸が生じてしまい、配向膜表面にもその段差や凹凸が影響し、光ぬけ等によりコント
ラスト低下が起こってしまう。そこで、画素電極、特に光が透過して画素の表示に寄与す
る領域における画素電極の段差や凹凸を平坦化させる方法が考えられてきた。
However, in a display device composed of a stack of a large number of layers, a step or unevenness is inevitably generated on the surface of the pixel electrode, and the step or unevenness also affects the surface of the alignment film, resulting in a decrease in contrast due to exposure to light. . Therefore, a method of flattening the step or unevenness of the pixel electrode in the pixel electrode, particularly in a region where light is transmitted and contributes to the display of the pixel has been considered.
そこで、素子基板側に遮光膜を形成し、形成することで生じた段差を平坦化させて、画
素電極を形成する方法が考えられた。しかし、この方法では、遮光膜と画素電極との間で
保持容量素子を形成しようとする場合、図1(B)に示したように遮光膜と画素電極との
層間距離が離れてしまい、容量素子として機能する領域が狭くなってしまい、保持容量が
十分に確保できないという問題があった。
Therefore, a method of forming a pixel electrode by forming a light shielding film on the element substrate side and flattening a step generated by the formation is considered. However, in this method, when a storage capacitor element is formed between the light shielding film and the pixel electrode, the interlayer distance between the light shielding film and the pixel electrode is increased as shown in FIG. There is a problem that a region functioning as an element is narrowed, and a sufficient storage capacity cannot be secured.
TFTをオフさせている間に流れるわずかなオフリーク電流が、コントラストの低下や
パネルとしての画質の不均一をもたらしてしまうため、これを補うためには、どうしても
保持容量素子を形成しなければならない。しかし、別の領域で保持容量素子を形成しよう
とすると、例えば、図1(C)に示すようにTFTの活性層を延長して、半導体層、ゲー
ト絶縁膜およびゲート絶縁膜上の導電層からなる保持容量素子を形成すると、画素の開口
率が小さくなってしまい、明るさの面において、表示能が落ちてしまう。
A slight off-leakage current that flows while the TFT is turned off causes a decrease in contrast and non-uniform image quality as a panel. In order to compensate for this, a storage capacitor element must be formed. However, when the storage capacitor element is formed in another region, for example, as shown in FIG. 1C, the active layer of the TFT is extended to extend from the semiconductor layer, the gate insulating film, and the conductive layer on the gate insulating film. When the storage capacitor element is formed, the aperture ratio of the pixel is reduced, and the display performance is deteriorated in terms of brightness.
以上のような問題を鑑みて、液晶の配向不良を抑制するために画素電極を平坦化し、開
口率を下げずに十分な保持容量を得られる容量素子を有する半導体装置を実現することを
課題とする。
In view of the problems as described above, it is an object to realize a semiconductor device having a capacitor element that can flatten a pixel electrode in order to suppress alignment defects of liquid crystal and obtain a sufficient storage capacity without reducing an aperture ratio. To do.
本発明は、薄膜トランジスタおよび保持容量素子を有する半導体装置であって、薄膜ト
ランジスタ上の遮光膜、前記遮光膜上の容量絶縁膜、前記容量絶縁膜上の導電層および前
記導電層上の絶縁膜、前記絶縁膜上の画素電極を有する半導体装置であって、前記導電層
と前記画素電極とは電気的に接続されており、前記保持容量素子は、前記遮光膜、前記容
量絶縁膜および前記導電層からなることを特徴としている。
The present invention is a semiconductor device having a thin film transistor and a storage capacitor element, wherein the light shielding film on the thin film transistor, the capacitive insulating film on the light shielding film, the conductive layer on the capacitive insulating film, and the insulating film on the conductive layer, A semiconductor device having a pixel electrode on an insulating film, wherein the conductive layer and the pixel electrode are electrically connected, and the storage capacitor element includes the light shielding film, the capacitive insulating film, and the conductive layer. It is characterized by becoming.
また本発明は、薄膜トランジスタ上の遮光膜、前記遮光膜上の容量絶縁膜、前記容量絶
縁膜上の導電層、前記導電層上の絶縁膜および前記絶縁膜上の画素電極を有し、前記保持
容量素子は、前記遮光膜、前記容量絶縁膜および前記導電層からなり、前記絶縁膜に設け
られた開孔部を介して前記導電層と前記画素電極とが接しており、前記開孔部は、前記遮
光膜の上に形成されていることを特徴としている。
The present invention also includes a light shielding film on a thin film transistor, a capacitive insulating film on the light shielding film, a conductive layer on the capacitive insulating film, an insulating film on the conductive layer, and a pixel electrode on the insulating film, and the holding The capacitive element includes the light shielding film, the capacitive insulating film, and the conductive layer, and the conductive layer and the pixel electrode are in contact with each other through an aperture provided in the insulating film. It is characterized by being formed on the light shielding film.
また本発明は、薄膜トランジスタおよび保持容量素子を有する半導体装置であって、前
記薄膜トランジスタ上の遮光膜、前記遮光膜上の容量絶縁膜、前記容量絶縁膜上の導電層
、前記導電層上の絶縁膜および前記絶縁膜上の画素電極を有し、前記保持容量素子は、前
記遮光膜、前記容量絶縁膜および前記導電層からなり、前記絶縁膜に設けられた開孔部を
介して前記導電層と前記画素電極とが接しており、前記絶縁膜は、前記容量絶縁膜および
前記導電層による前記画素電極の段差を平坦化しており、前記開孔部の内壁および前記段
差は、前記遮光膜上にあることを特徴としている。
The present invention is also a semiconductor device having a thin film transistor and a storage capacitor element, wherein the light shielding film on the thin film transistor, the capacitive insulating film on the light shielding film, the conductive layer on the capacitive insulating film, and the insulating film on the conductive layer And the pixel electrode on the insulating film, wherein the storage capacitor element includes the light shielding film, the capacitor insulating film, and the conductive layer, and the conductive layer and the conductive layer through an opening provided in the insulating film. The pixel electrode is in contact with the insulating film, and the step of the pixel electrode due to the capacitive insulating film and the conductive layer is flattened. The inner wall of the opening and the step are on the light shielding film. It is characterized by being.
また本発明は、薄膜トランジスタおよび保持容量素子を有する半導体装置であって、前
記薄膜トランジスタ上の遮光膜、前記遮光膜上の容量絶縁膜、前記容量絶縁膜上の導電層
、前記導電層上の絶縁膜、前記絶縁膜上の画素電極を有し、前記保持容量素子は、前記遮
光膜、前記容量絶縁膜および前記導電層からなり、前記絶縁膜に設けられた開孔部で前記
導電層と前記画素電極とは接しており、ある画素電極と、その画素電極に隣接している画
素電極との間の段差が絶縁膜で平坦化されていることを特徴としている。
The present invention is also a semiconductor device having a thin film transistor and a storage capacitor element, wherein the light shielding film on the thin film transistor, the capacitive insulating film on the light shielding film, the conductive layer on the capacitive insulating film, and the insulating film on the conductive layer The pixel electrode on the insulating film, and the storage capacitor element includes the light-shielding film, the capacitor insulating film, and the conductive layer, and the conductive layer and the pixel at an opening provided in the insulating film. The electrode is in contact with the electrode, and a step between a pixel electrode and a pixel electrode adjacent to the pixel electrode is planarized with an insulating film.
また本発明は、薄膜トランジスタおよび保持容量素子を有する半導体装置であって、前
記薄膜トランジスタ上の遮光膜、前記遮光膜上の容量絶縁膜、前記容量絶縁膜上の導電層
、前記導電層上の絶縁膜および前記絶縁膜上の画素電極を有し、前記保持容量素子は、前
記遮光膜、前記容量絶縁膜および前記導電層からなり、前記絶縁膜に設けられた開孔部で
前記導電層と前記画素電極とは接しており、前記導電層と前記画素電極とは、隣接する画
素と画素との間において、端面が揃っていることを特徴としている。
The present invention is also a semiconductor device having a thin film transistor and a storage capacitor element, wherein the light shielding film on the thin film transistor, the capacitive insulating film on the light shielding film, the conductive layer on the capacitive insulating film, and the insulating film on the conductive layer And the pixel electrode on the insulating film, wherein the storage capacitor element includes the light shielding film, the capacitor insulating film, and the conductive layer, and the conductive layer and the pixel at an opening provided in the insulating film. The conductive layer and the pixel electrode are in contact with an electrode, and end faces are aligned between adjacent pixels.
また本発明は、薄膜トランジスタおよび保持容量素子を有する半導体装置であって、前
記薄膜トランジスタ上の遮光膜、前記遮光膜上の容量絶縁膜、前記容量絶縁膜上の導電層
、前記導電層上の絶縁膜および前記絶縁膜上の画素電極を有し、前記保持容量素子は、前
記遮光膜、前記容量絶縁膜および前記導電層からなり、前記絶縁膜に設けられた開孔部で
前記導電層と前記画素電極とは接しており、前記容量絶縁膜、前記導電層および前記画素
電極は、各画素において独立して形成されており、隣接した画素との間での端面が揃って
いることを特徴としている。
The present invention is also a semiconductor device having a thin film transistor and a storage capacitor element, wherein the light shielding film on the thin film transistor, the capacitive insulating film on the light shielding film, the conductive layer on the capacitive insulating film, and the insulating film on the conductive layer And the pixel electrode on the insulating film, wherein the storage capacitor element includes the light shielding film, the capacitor insulating film, and the conductive layer, and the conductive layer and the pixel at an opening provided in the insulating film. The capacitor insulating film, the conductive layer, and the pixel electrode are in contact with an electrode, are formed independently in each pixel, and end faces between adjacent pixels are aligned. .
容量絶縁膜上に形成された導電層は、画素電極と同電位になるように電気的に接続され
ており、遮光膜、前記遮光膜上の容量絶縁膜、前記容量絶縁膜上の導電層とからなる保持
容量素子を適応することにより、開口率を低減することなく十分な保持容量を得ることが
できる。
The conductive layer formed on the capacitor insulating film is electrically connected so as to have the same potential as the pixel electrode, and includes a light shielding film, a capacitor insulating film on the light shielding film, and a conductive layer on the capacitor insulating film. By applying a storage capacitor element made of the above, a sufficient storage capacitor can be obtained without reducing the aperture ratio.
また、導電層上には、光が透過する領域(表示に寄与する領域)の画素電極表面の段差
や凹凸による液晶の配向不良を防ぐために、絶縁膜からなる平坦化膜が形成されている。
この平坦膜を形成することにより、前記画素電極の段差が前記遮光膜上に形成されるので
、万が一配向膜のラビング処理にムラが生じて配向不良が起こっても、表示には影響しな
いようになっている。
In addition, a planarizing film made of an insulating film is formed on the conductive layer in order to prevent a liquid crystal alignment failure due to a step or unevenness on the surface of the pixel electrode in a region where light is transmitted (region contributing to display).
By forming this flat film, the step of the pixel electrode is formed on the light-shielding film, so that even if alignment film rubbing processing becomes uneven and alignment defects occur, display is not affected. It has become.
なお、本発明は、一対の基板で液晶を挟み込み、各画素のスイッチング素子として薄膜
トランジスタを用いておりFPCやTAB等のコネクターを接続して駆動回路と接続され
た液晶表示装置、同一基板上に画素部および駆動回路が一体形成された液晶表示装置(以
下、一体形成型液晶表示装置という)、一体形成型液晶表示装置に駆動回路を駆動し画素
部に画像を表示させるための機能を有するコントローラーが接続された液晶表示装置およ
びコントローラを制御するマイコンを有する液晶表示装置すべてに適応することができる
。また、本明細書では、これらすべての液晶表示装置を半導体装置ともいう。
Note that in the present invention, a liquid crystal display device in which a liquid crystal is sandwiched between a pair of substrates and a thin film transistor is used as a switching element of each pixel and a connector such as an FPC or TAB is connected to a driving circuit. A liquid crystal display device in which a unit and a drive circuit are integrally formed (hereinafter referred to as an integrally formed liquid crystal display device), and a controller having a function for driving a drive circuit in the integrally formed liquid crystal display device and displaying an image on a pixel portion The present invention can be applied to all liquid crystal display devices having a connected liquid crystal display device and a microcomputer for controlling the controller. In this specification, all these liquid crystal display devices are also referred to as semiconductor devices.
本発明で開示したように、遮光膜上の容量絶縁膜、前記容量絶縁膜上の導電層、前記導
電層と画素電極とを電気的に接続して同電位になるように形成することにより、遮光膜と
画素電極とが重なった領域をすべて保持容量素子として有効に用いることができる。また
本発明を用いることにより、画素の開口率を落とすことなく十分な容量を有する保持容量
素子を形成することができる。
As disclosed in the present invention, by forming a capacitive insulating film on a light shielding film, a conductive layer on the capacitive insulating film, and electrically connecting the conductive layer and the pixel electrode to have the same potential, The entire region where the light shielding film and the pixel electrode overlap can be effectively used as the storage capacitor element. Further, by using the present invention, a storage capacitor element having a sufficient capacity can be formed without reducing the aperture ratio of the pixel.
なお、本発明は、TFTの形状によらず、TFTを遮光するための導電性を有する材料
からなる遮光膜上に容量配線、容量配線上に導電層を形成し、画素電極から導電層に電位
を与えることにより、保持容量素子として機能させることができるため有効である。
Note that in the present invention, regardless of the shape of the TFT, a capacitor wiring is formed over a light-shielding film made of a conductive material for shielding the TFT, a conductive layer is formed over the capacitor wiring, and a potential is applied from the pixel electrode to the conductive layer. Is effective because it can function as a storage capacitor element.
本実施形態では、本発明の半導体装置の画素部の構造について説明する。 In this embodiment mode, a structure of a pixel portion of a semiconductor device of the present invention will be described.
本発明の半導体装置の構成を図2(A)に示す。基板10上にTFT11が形成されて
いる。TFTは、少なくともチャネル形成領域およびソース領域またはドレイン領域を有
する半導体層12、半導体層12上に形成されたゲート絶縁膜13、ゲート絶縁膜13上
に形成されたゲート電極14を含み、さらに各TFTを電気的に接続するためのソース配
線およびドレイン配線15a、15bが形成されている。
A structure of a semiconductor device of the present invention is shown in FIG. A TFT 11 is formed on the
ソース配線15aおよびドレイン配線15bは半導体層12の高濃度に不純物元素が添
加された領域(ソース領域またはドレイン領域)にそれぞれ接続されている。
The
また、ゲート電極14、ソース配線15aおよびドレイン配線15b上には層間絶縁膜
16が形成されており、前記層間絶縁膜16上にTFT(特にチャネル形成領域)の遮光
膜17が形成されている。
An interlayer insulating
遮光膜17上には容量絶縁膜18が形成されている。容量絶縁膜18上には、導電層1
9が形成される。導電層19を形成した後、絶縁材料からなる平坦化膜20を形成し、続
いて画素電極21を形成する。導電層19と画素電極21とは、平坦化膜20に形成され
たコンタクトホールを介して接しており、同電位となるように形成されている。以上のよ
うにして、遮光膜17を絶縁膜で覆うことにより生じる段差(遮光膜17の端部)22が
、光が透過する領域ではなく遮光膜17上になるような構造である。本発明で開示する画
素構造は、遮光膜17上の容量絶縁膜18、容量絶縁膜18上の導電層19により保持容
量が形成されていることを特徴としている。
A capacitive insulating
9 is formed. After forming the
また、光が透過する領域における段差による液晶の配向乱れを抑制していることを特徴
としている。
In addition, the liquid crystal alignment disorder due to a step in a light transmitting region is suppressed.
なお、遮光膜17は、Al、Ti、W、Crから選ばれた元素または前記元素を主成分
とする合金材料を用いて、単層または積層して形成すればよい。
The
また、容量絶縁膜18は、CVD法やスパッタ法などで成膜した酸化シリコン膜や、窒
化シリコン膜、窒化酸化シリコン膜、酸化窒化シリコン膜等の無機絶縁膜により形成すれ
ばよい。ただし、高い誘電率かつ低いリーク電流という特性を有する有機絶縁膜があれば
、有機絶縁膜を用いてもかまわない。
The
また、導電層19は、Al、Ti、Wから選ばれた元素、前記元素を主成分とする合金
材料またはITOを用いて形成すればよい。なお、TFTへの遮光性を重視する場合には
、遮光性の高いAl、Ti、Wから選ばれた元素または前記元素を主成分とする合金材料
を用いて形成すればよい。
The
さらに、ドレイン配線15b上の層間絶縁膜16、層間絶縁膜16上の遮光膜17によ
り保持容量を形成することも可能である。
Furthermore, a storage capacitor can be formed by the
また、絶縁膜からなる平坦化膜20は、酸化シリコン膜、酸化窒化シリコン膜、窒化酸
化シリコン膜、窒化シリコン膜またはSOG(スピンオングラス)と呼ばれる溶液塗布系
材料等の無機絶縁膜を用いて形成すればよい。またはアクリル、ポリイミド等の有機絶縁
膜から選ばれた一種または複数種の材料を用いて形成すればよい。
The
本発明のように導電層19を設けて、画素電極と導電層とを同電位とすることにより、
上部遮光膜と画素電極が重なる領域を無駄なく保持容量素子として機能できる領域とする
ことができるため、図1(B)に示した従来の構造と比較して保持容量を大きくすること
ができる。
By providing the
Since the region where the upper light-shielding film and the pixel electrode overlap with each other can be used as a storage capacitor element without waste, the storage capacitor can be increased as compared with the conventional structure shown in FIG.
実際のマスク図を図2(B)に、本発明の一例として示す(なお、14μm×14μm
で設計された1画素に、簡単のために遮光膜と画素電極(ITO)を示している)。ここ
で上部遮光膜、容量絶縁膜および導電層(画素電極と同電位)
からなる保持容量素子として機能する面積を計算してみると、63.645μm2となる
。図1(B)で示した導電層のない従来の構造は、上部遮光膜と画素電極とが重なってい
ても実際に保持容量素子として機能する面積は、本発明と比較するとずいぶん狭くなって
しまう。図3(B)に、図2(B)と同様に14μm×14μmで設計された1画素の簡
単のために遮光膜と画素電極(ITO)とで保持容量素子として機能する領域を破線で示
した。従来の構造で保持容量素子として機能する面積は、34.905μm2となり、本
発明と比較すると、本発明は、開口率を下げることなく保持容量素子として機能する面積
を1.82倍にすることができる。
An actual mask diagram is shown in FIG. 2B as an example of the present invention (14 μm × 14 μm).
For the sake of simplicity, a light-shielding film and a pixel electrode (ITO) are shown in one pixel designed in (1). Here, the upper light-shielding film, the capacitive insulating film, and the conductive layer (the same potential as the pixel electrode)
When the area that functions as the storage capacitor element is calculated, it is 63.645 μm 2 . In the conventional structure without the conductive layer shown in FIG. 1B, even if the upper light shielding film and the pixel electrode overlap with each other, the area actually functioning as the storage capacitor element is considerably narrower than that of the present invention. . In FIG. 3B, a region functioning as a storage capacitor element with a light-shielding film and a pixel electrode (ITO) is shown by a broken line for simplification of one pixel designed as 14 μm × 14 μm as in FIG. It was. The area that functions as a storage capacitor element in the conventional structure is 34.905 μm 2. Compared with the present invention, the present invention increases the area that functions as a storage capacitor element 1.82 times without reducing the aperture ratio. Can do.
以上のように、工程数を増やすことなく画素電極の光透過領域における段差をなくすこ
とができる。これにより、画素電極の段差や凹凸により配向膜のラビング処理が十分にで
きないということもなくなるため、液晶の配向乱れによる光もれの現象を抑制することが
できる。さらに、導電層19を形成することにより、導電層を形成していない従来の構造
と比較して、開口率を下げることなく約2倍の容量を確保することができるため、本発明
は有効である。
As described above, the step in the light transmission region of the pixel electrode can be eliminated without increasing the number of steps. This prevents the alignment film from being sufficiently rubbed due to the level difference or unevenness of the pixel electrode, so that the phenomenon of light leakage due to disordered alignment of the liquid crystal can be suppressed. Furthermore, the formation of the
なお、本発明は本実施例で示したTFTに限定されることなく適応することができる。 Note that the present invention can be applied without being limited to the TFT shown in this embodiment.
本実施例ではアクティブマトリクス基板の作製方法について図4〜図6を用いて説明す
る。なお、本明細書において、駆動回路、画素部のスイッチング素子(画素TFT)およ
び保持容量素子とが同一基板上に形成された基板を、便宜上アクティブマトリクス基板と
呼ぶ。
In this embodiment, a method for manufacturing an active matrix substrate will be described with reference to FIGS. Note that in this specification, a substrate in which a driving circuit, a switching element (pixel TFT) in a pixel portion, and a storage capacitor are formed over the same substrate is referred to as an active matrix substrate for convenience.
コーニング社の7059ガラスや1737ガラスなどに代表されるバリウムホウケイ酸
ガラス、アルミノホウケイ酸ガラスなどのガラスからなる基板、または、石英基板や単結
晶シリコン基板、金属基板またはステンレス基板の表面に絶縁膜を形成したものを基板と
して用いればよい。また、本実施例の処理温度に耐えうる耐熱性が有するプラスチック基
板を用いてもよい。なお、本実施例では石英ガラス基板を用いる。
An insulating film is formed on the surface of a substrate made of glass such as barium borosilicate glass or alumino borosilicate glass represented by Corning 7059 glass or 1737 glass, or a quartz substrate, single crystal silicon substrate, metal substrate or stainless steel substrate. What is formed may be used as a substrate. Further, a plastic substrate having heat resistance that can withstand the processing temperature of this embodiment may be used. In this embodiment, a quartz glass substrate is used.
次いで、石英基板100上に下部遮光膜101を形成する。本実施例の処理温度に耐え
得るTa、W、Cr、Mo等の導電性材料およびその積層構造により300nm程度の膜厚
で下部遮光膜101を形成する。なお、下部遮光膜101はゲート配線としての機能も有
するため、以下ではゲート線とも称する。本実施例では膜厚75nmの結晶質珪素膜を形
成し、続いて膜厚150nmのWSix(x=2.0〜2.8)を成膜した後、不要な部
分をエッチングして下部遮光膜(ゲート線)101を形成する。なお、下部遮光膜101
は、単層構造でも、上記したような導電性材料から2層以上に積層させた構造を用いても
良い。また、基板からの汚染物質の拡散を防ぐために、下地遮光膜101を形成する前に
、絶縁膜を形成してもよい。
Next, a lower
May be a single-layer structure or a structure in which two or more layers of conductive materials as described above are stacked. In addition, an insulating film may be formed before the base light-shielding
そして基板100および下部遮光膜(ゲート線)101上に酸化シリコン膜、窒化シリ
コン膜、酸化窒化シリコン膜またはLPCVD法を用いて800℃程度の高温で成膜され
る酸化シリコン膜などの絶縁膜から成る膜厚10〜650nm(好ましくは50〜600
nm)の下地絶縁膜102を形成する。本実施例では下地絶縁膜102として単層構造を
用いるが、汚染防止のために絶縁膜を2層以上積層させた構造を用いても良い。プラズマ
CVD法を用い、SiH4、NH3、及びN2Oを反応ガスとして成膜される酸化窒化シリ
コン膜(組成比Si=32%、O=27%、N=24%、H=17%)を400℃にて膜
厚580nmに形成してもよい。
Then, from an insulating film such as a silicon oxide film, a silicon nitride film, a silicon oxynitride film, or a silicon oxide film formed at a high temperature of about 800 ° C. using the LPCVD method on the
nm) of the
次いで、下地絶縁膜102上に非晶質半導体膜103を形成する(図4(A)
)。非晶質半導体膜103は、非晶質構造を有する半導体膜を公知の手段(スパッタ法、
LPCVD法、またはプラズマCVD法等)により、25〜80nm(好ましくは30〜
60nm)の厚さで形成する。半導体膜の材料に限定はないが、好ましくはシリコンまた
はシリコンゲルマニウム(SiGe)合金などで形成すると良い。
Next, an
). The
LPCVD method, plasma CVD method, etc.) 25-80 nm (preferably 30-
60 nm) in thickness. There is no limitation on the material of the semiconductor film, but it is preferably formed of silicon or a silicon germanium (SiGe) alloy.
そして、ニッケルなどの触媒を用いた熱結晶化法を行って、半導体膜を結晶化する。ま
た、ニッケルなどの触媒元素を用いた熱結晶化法の他に、公知の結晶化処理(レーザ結晶
化法、熱結晶化法等)を組み合わせて行ってもよい。本実施例では、酢酸ニッケル溶液(
重量換算濃度10ppm、体積5ml)をスピンコートにより膜上全面に塗布して触媒元
素含有層を形成し、温度600℃の窒素雰囲気中に12時間さらして加熱処理を行う。
Then, a thermal crystallization method using a catalyst such as nickel is performed to crystallize the semiconductor film. In addition to the thermal crystallization method using a catalyst element such as nickel, a known crystallization treatment (laser crystallization method, thermal crystallization method, etc.) may be performed in combination. In this example, a nickel acetate solution (
The catalyst element-containing layer is formed by spin coating on the entire surface of the film by spin coating to form a catalyst element-containing layer, and heat treatment is performed by exposure to a nitrogen atmosphere at a temperature of 600 ° C. for 12 hours.
また、触媒元素を添加する熱結晶化法にレーザ結晶化法を併せて結晶化を行ってもよい
。レーザ結晶化法も適用する場合には、パルス発振型または連続発振型の気体レーザまた
は固体レーザを用いればよい。気体レーザとしては、エキシマレーザ、Arレーザ、Kr
レーザ等があり、固体レーザとしては、YAGレーザ、YVO4レーザ、YLFレーザ、
YAlO3レーザ、ガラスレーザ、ルビーレーザ、アレキサンドライドレーザ、Ti:サ
ファイアレーザなどが挙げられる。これらのレーザを用いる場合には、レーザ発振器から
放射されたレーザ光を光学系で線状、矩形状もしくは楕円形状に集光し半導体膜に照射す
ればよい。結晶化の条件は実施者が適宣選択するものであるが、エキシマレーザを用いる
場合はパルス発振周波数300Hzとし、レーザーエネルギー密度を100〜800mJ/c
m2(代表的には200〜700mJ/cm2)とする。また、YAGレーザを用いる場合にはその
第2高調波を用いパルス発振周波数1〜300Hzとし、レーザーエネルギー密度を30
0〜1000mJ/cm2(代表的には350〜800mJ/cm2)とすると良い。そして幅100〜
1000μm、例えば400μmで線状に集光したレーザ光を基板全面に渡って照射すれ
ばよい。また、YVO4レーザを用いる場合、出力10Wの連続発振のYVO4レーザから
射出されたレーザ光を非線形光学素子により高調波に変換して、共振器の中にYVO4結
晶と非線型光学素子を入れて、高調波を射出してもよい。このとき光学系により矩形状ま
たは楕円形状にして照射すればよく、エネルギー密度は、0.01〜100MW/cm2程度(
好ましくは、0.1〜10MW/cm2)が必要である。そして、0.5〜2000cm/s程度の
速度でレーザ光に対して相対的に半導体膜を移動させて照射すればよい。
Further, crystallization may be performed by combining a laser crystallization method with a thermal crystallization method in which a catalyst element is added. When the laser crystallization method is also applied, a pulse oscillation type or continuous oscillation type gas laser or solid state laser may be used. As the gas laser, excimer laser, Ar laser, Kr
There are lasers, etc., and solid-state lasers include YAG laser, YVO 4 laser, YLF laser,
YAlO 3 laser, glass laser, ruby laser, alexandride laser, Ti: sapphire laser, and the like can be given. In the case of using these lasers, the laser light emitted from the laser oscillator may be condensed into a linear shape, a rectangular shape, or an elliptical shape by an optical system and irradiated onto the semiconductor film. Crystallization conditions are appropriately selected by the practitioner. When an excimer laser is used, the pulse oscillation frequency is 300 Hz and the laser energy density is 100 to 800 mJ / c.
m 2 (typically 200 to 700 mJ / cm 2 ). When a YAG laser is used, the second harmonic is used and the pulse oscillation frequency is 1 to 300 Hz, and the laser energy density is 30.
It may be 0 to 1000 mJ / cm 2 (typically 350 to 800 mJ / cm 2 ). And
A laser beam condensed linearly at 1000 μm, for example, 400 μm may be irradiated over the entire surface of the substrate. In the case of using a YVO 4 laser, a laser beam emitted from a continuous wave YVO 4 laser of 10W output is converted into a harmonic by a nonlinear optical element, a YVO 4 crystal and a non-linear optical element in a resonator And harmonics may be emitted. At this time, irradiation may be performed in a rectangular or elliptical shape by an optical system, and the energy density is about 0.01 to 100 MW / cm 2 (
Preferably, 0.1 to 10 MW / cm 2 ) is required. Then, irradiation may be performed by moving the semiconductor film relative to the laser light at a speed of about 0.5 to 2000 cm / s.
半導体膜の結晶化工程に触媒元素を用いた場合は、続いて、活性領域となる半導体層か
ら、結晶化を助長するために用いた触媒元素を移動させてその濃度を低減させるためのゲ
ッタリング処理を行う。ゲッタリングについては特開平10−270363号公報に開示
している方法や、結晶質半導体膜上にオゾン水で処理することによりケミカルオキサイド
膜を形成し、該ケミカルオキサイド膜上に希ガス元素を含むゲッタリングサイトを形成し
て加熱処理をすることにより触媒元素をゲッタリングサイトに移動させる方法のいずれか
を適用すればよい。本実施例では、マスクとして、膜厚50nmの酸化珪素膜を形成し、
パターニングを行って、所望の形状のマスク104a〜104cを得る。そして、半導体
膜に選択的に15族に属する元素(代表的にはP(リン))を導入して不純物領域105
a〜105dを形成する。なお、不純物元素の導入の方法は、プラズマドーピング法、イ
オン注入法、イオンシャワードーピング法から選ばれた一種または複数種の方法により導
入すればよい。そして、第1の加熱処理を行うことで、活性領域となる半導体層から不純
物領域105a〜105dへ触媒元素を移動させ、半導体特性に影響しない程度にまで低
減することができる。このようにして作製した活性領域を有するTFTはオフ電流値が下
がり、結晶性が良いことから高い電界効果移動度が得られ、良好な特性を達成することが
できる(図4(B))。
When a catalytic element is used in the crystallization process of the semiconductor film, subsequently, gettering is performed to reduce the concentration by moving the catalytic element used to promote crystallization from the semiconductor layer serving as the active region. Process. For gettering, a method disclosed in Japanese Patent Laid-Open No. 10-270363 or a chemical oxide film is formed on a crystalline semiconductor film by treatment with ozone water, and a rare gas element is contained on the chemical oxide film. Any method of moving the catalyst element to the gettering site by forming a gettering site and performing heat treatment may be applied. In this embodiment, a silicon oxide film having a thickness of 50 nm is formed as a mask,
Patterning is performed to obtain
a to 105d are formed. Note that the impurity element may be introduced by one or a plurality of methods selected from a plasma doping method, an ion implantation method, and an ion shower doping method. Then, by performing the first heat treatment, the catalytic element can be moved from the semiconductor layer serving as the active region to the
そして、結晶質半導体膜にエッチングを行って、半導体層を形成する。 ここで、絶縁
膜を形成して半導体膜の結晶性を向上させるために加熱処理を行って、半導体層の上部を
熱酸化させるのが望ましい。例えば、減圧CVD装置で20nmの酸化珪素膜を成膜した
後、ファーネスアニール炉で加熱処理を行う。この処理により、半導体層の上部は酸化さ
れる。そして、酸化珪素膜および半導体層の酸化した部分をエッチングして除去し、結晶
性の向上した半導体層106〜108を得ることができる。
Then, the crystalline semiconductor film is etched to form a semiconductor layer. Here, it is preferable to heat-treat the upper portion of the semiconductor layer by heat treatment in order to form an insulating film and improve the crystallinity of the semiconductor film. For example, after forming a 20 nm silicon oxide film with a low pressure CVD apparatus, heat treatment is performed in a furnace annealing furnace. By this treatment, the upper portion of the semiconductor layer is oxidized. Then, the oxidized portions of the silicon oxide film and the semiconductor layer are removed by etching, so that the semiconductor layers 106 to 108 with improved crystallinity can be obtained.
また、半導体層106〜108を形成した後、TFTのしきい値を制御するために微量
な不純物元素(ボロンまたはリン)を導入してもよい。
Further, after forming the semiconductor layers 106 to 108, a trace amount of an impurity element (boron or phosphorus) may be introduced in order to control the threshold value of the TFT.
そして、レジストからなるマスク109a〜109cを形成し、第2の不純物元素の導
入を行って、半導体層にn型を付与する不純物元素を導入する。n型を付与する不純物元
素として15族に属する元素、典型的にはリン(P)または砒素(As)を用いるが、こ
こではリン(P)を用いる。このとき、マスク109a〜109cが形成されているため
、半導体層の選択された領域に不純物が添加されて、高濃度不純物領域110〜112が
形成される。高濃度不純物領域110〜112には1×1018〜1×1020/cm3の濃度範
囲でn型を付与する不純物元素(以下、n型不純物元素という)が添加される(図4(C
))。
Then,
)).
次いで、半導体層106〜108を覆ってゲート絶縁膜113を形成する。ゲート絶縁
膜113はプラズマCVD法またはスパッタ法を用い、厚さを20〜150nmとして珪
素を含む絶縁膜で形成する。本実施例では、プラズマCVD法により35nmの厚さで酸
化窒化珪素膜(組成比Si=32%、O=59%、N=7%、H=2%)で形成した。も
ちろん、ゲート絶縁膜は酸化窒化珪素膜に限定されるものでなく、他の珪素を含む絶縁膜
を用いても良い。
Next, a
また、酸化珪素膜を用いる場合には、プラズマCVD法でTEOS(Tetraethyl Orth
o Silicate)とO2とを混合し、反応圧力40Pa、基板温度300〜400℃とし、高周
波(13.56MHz)電力密度0.5〜0.8W/cm2で放電させて形成することができる。
このようにして作製される酸化珪素膜は、その後400〜500℃の熱アニールによりゲ
ート絶縁膜として良好な特性を得ることができる。
When a silicon oxide film is used, TEOS (Tetraethyl Orth) is formed by plasma CVD.
o Silicate) and O 2 can be mixed to form a reaction pressure of 40 Pa, a substrate temperature of 300 to 400 ° C., and discharge at a high frequency (13.56 MHz) power density of 0.5 to 0.8 W / cm 2. .
The silicon oxide film thus manufactured can obtain good characteristics as a gate insulating film by thermal annealing at 400 to 500 ° C. thereafter.
なお、ゲート絶縁膜113を形成してから、不純物元素の導入を行って、不純物領域を
形成してもよい。
Note that the impurity region may be formed by introducing the impurity element after the
そして、各TFTを電気的に接続するための配線を半導体層に接続するコンタクトホー
ルおよびゲート電極とゲート線101とを接続するコンタクトホールを形成した後、膜厚
100〜500nmの耐熱性を有する導電膜を形成する。本実施例では、Wのターゲット
を用いたスパッタ法で膜厚400nmのW膜を形成する。その他に6フッ化タングステン
(WF6)を用いる熱CVD法で形成することもできる。
Then, after forming a contact hole for connecting each TFT to the semiconductor layer and a contact hole for connecting the gate electrode and the
なお、導電膜は特にWに限定されるわけではなく、Ta、W、Ti、Mo、Cu、Cr
、Ndから選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料で
形成してもよい。また、リン等の不純物元素を導入した結晶質珪素膜に代表される半導体
膜を用いてもよい。また、AgPdCu合金を用いてもよい。また、本実施例では単層構
造としたが、導電膜を2層以上積層して形成してもよい。また、Al等の耐熱性の低い導
電膜を耐熱性の高い導電膜で挟んだ3層構造としてもよい。
The conductive film is not particularly limited to W, but Ta, W, Ti, Mo, Cu, Cr
, Nd, or an alloy material or compound material containing the element as a main component. Alternatively, a semiconductor film typified by a crystalline silicon film into which an impurity element such as phosphorus is introduced may be used. Further, an AgPdCu alloy may be used. Further, although a single layer structure is used in this embodiment, two or more conductive films may be stacked. Alternatively, a three-layer structure in which a conductive film with low heat resistance such as Al is sandwiched between conductive films with high heat resistance may be used.
次に、フォトリソグラフィ法を用いてレジストからなるマスク(図示せず)を形成し、
電極及び配線を形成するためのエッチング処理を行う。本実施例ではエッチング条件とし
て、ICP(Inductively Coupled Plasma:誘導結合型プラズマ)エッチング法を用い、
エッチング用ガスにCF4とCl2とO2とを用い、それぞれのガス流量比を25:25:
10(sccm)とし、1Paの圧力でコイル型の電極に500WのRF(13.56MHz)電力を
投入してプラズマを生成してエッチングを行った。基板側(試料ステージ)にも150W
のRF(13.56MHz)電力を投入し、実質的に負の自己バイアス電圧を印加する。こうして
ゲート電極114〜116、配線117〜121を形成する(図5(A))。
Next, a resist mask (not shown) is formed using a photolithography method,
An etching process for forming electrodes and wirings is performed. In this example, ICP (Inductively Coupled Plasma) etching method is used as an etching condition,
CF 4 , Cl 2 and O 2 are used as etching gases, and the respective gas flow ratios are 25:25:
Etching was performed by generating plasma by applying 500 W of RF (13.56 MHz) power to the coil-type electrode at a pressure of 1 Pa at a pressure of 10 (sccm). 150W on the substrate side (sample stage)
RF (13.56 MHz) power is applied and a substantially negative self-bias voltage is applied. Thus,
次いで、電極114〜116および配線117〜121を覆う第1の層間絶縁膜122
を形成する。この第1の層間絶縁膜122としては、プラズマCVD法またはスパッタ法
を用い、厚さを100〜200nmとして珪素を含む絶縁膜で形成する。本実施例では、
プラズマCVD法により膜厚150nmの酸化窒化珪素膜を形成する。もちろん、第1の
層間絶縁膜122は酸化窒化珪素膜に限定されるものでなく、他の珪素を含む絶縁膜を単
層または積層構造として用いても良い。
Next, the first interlayer insulating film 122 covering the
Form. The first interlayer insulating film 122 is formed of an insulating film containing silicon with a thickness of 100 to 200 nm by using a plasma CVD method or a sputtering method. In this example,
A silicon oxynitride film with a thickness of 150 nm is formed by a plasma CVD method. Needless to say, the first interlayer insulating film 122 is not limited to a silicon oxynitride film, and another insulating film containing silicon may be used as a single layer or a stacked structure.
なお、必要に応じて、マスクを用いて半導体層に低濃度に不純物元素を含む半導体領域
を形成してもよい。例えば、レジストからなるマスクで半導体層の選択された領域を露出
し、ドーズ量を1×1013〜5×1014/cm2とし、加速電圧を5〜80keVとして、n
型を付与する不純物元素として15族に属する元素、典型的にはリン(P)または砒素(
As)を添加する。これにより、半導体層の選択的領域に低濃度不純物領域を形成するこ
とができる。低濃度不純物領域には1×1018〜1×1020/cm3の濃度範囲でn型を付与
する不純物元素を添加する。
Note that a semiconductor region containing an impurity element at a low concentration may be formed in the semiconductor layer using a mask as necessary. For example, a selected region of the semiconductor layer is exposed with a mask made of resist, a dose amount is set to 1 × 10 13 to 5 × 10 14 / cm 2 , an acceleration voltage is set to 5 to 80 keV, and n
An element belonging to Group 15 as an impurity element imparting a type, typically phosphorus (P) or arsenic (
As) is added. Thereby, a low concentration impurity region can be formed in a selective region of the semiconductor layer. An impurity element imparting n-type is added to the low concentration impurity region in a concentration range of 1 × 10 18 to 1 × 10 20 / cm 3 .
次いで、加熱処理を行って、半導体層の結晶性の回復、それぞれの半導体層に添加され
た不純物元素の活性化を行う。この加熱処理は炉を用いる熱アニール法で行う。熱アニー
ル法としては、酸素濃度が1ppm以下、好ましくは0.1ppm以下の窒素雰囲気中で
400〜1000℃で行えばよく、本実施例では950℃、4時間の加熱処理で活性化処
理を行った。なお、熱アニール法の他に、YAGレーザ等を用いたレーザアニール法、ま
たはラピッドサーマルアニール法(RTA法)を適用することができる。なお、この加熱
処理は、第1の層間絶縁膜を形成する前に加熱処理を行っても良い。ただし、用いた配線
材料が熱に弱い場合には、本実施例のように配線等を保護するため第1の層間絶縁膜を形
成した後で加熱処理を行うことが好ましい。
Next, heat treatment is performed to recover the crystallinity of the semiconductor layer and to activate the impurity element added to each semiconductor layer. This heat treatment is performed by a thermal annealing method using a furnace. The thermal annealing method may be performed at 400 to 1000 ° C. in a nitrogen atmosphere having an oxygen concentration of 1 ppm or less, preferably 0.1 ppm or less. In this embodiment, the activation treatment is performed by heat treatment at 950 ° C. for 4 hours. It was. In addition to the thermal annealing method, a laser annealing method using a YAG laser or the like, or a rapid thermal annealing method (RTA method) can be applied. Note that this heat treatment may be performed before the first interlayer insulating film is formed. However, when the wiring material used is vulnerable to heat, it is preferable to perform heat treatment after forming the first interlayer insulating film in order to protect the wiring and the like as in this embodiment.
さらに、加熱処理(300〜550℃で1〜12時間の加熱処理)を行って、水素化処
理を行う。この工程は第1の層間絶縁膜122に含まれる水素により半導体層のダングリ
ングボンドを終端する工程である。もちろん、第1の層間絶縁膜の存在に関係なく半導体
層を水素化することもできる。水素化の他の手段として、プラズマ水素化(プラズマによ
り励起された水素を用いる)や、3〜100%の水素を含む雰囲気中で300〜450℃
で1〜12時間の加熱処理を行っても良い。
Further, a hydrogenation treatment is performed by performing a heat treatment (heat treatment at 300 to 550 ° C. for 1 to 12 hours). This step is a step of terminating dangling bonds in the semiconductor layer with hydrogen contained in the first interlayer insulating film 122. Of course, the semiconductor layer can be hydrogenated regardless of the presence of the first interlayer insulating film. As other means of hydrogenation, plasma hydrogenation (using hydrogen excited by plasma) or 300 to 450 ° C. in an atmosphere containing 3 to 100% hydrogen
The heat treatment may be performed for 1 to 12 hours.
次いで、第1の層間絶縁膜122上に無機絶縁膜材料または有機絶縁物材料から成る第
2の層間絶縁膜123を形成する。前記第2の層間絶縁膜123は表面が平坦化する膜を
用いるのが望ましい。また、表面の平坦性を向上させる公知の技術、例えばCMP(ケミ
カルメカニカルポリッシング)と呼ばれる研磨工程を用いてもよい。第2の層間絶縁膜1
23として膜厚1μmのアクリル樹脂膜を形成し、エッチングを行って、ゲート電極、ソ
ース配線およびドレイン配線上に形成されている前記第1の層間絶縁膜の一部を露呈させ
、前記第1の層間絶縁膜および前記第2の層間絶縁膜とにより表面を平坦化してもよい。
なお、本実施例では、第1の層間絶縁膜および第2の層間絶縁膜を形成しているが、もち
ろん、単層構造としてもよい。この場合においても、表面が平坦化する膜を用いるのが望
ましい。
Next, a second
23, an acrylic resin film having a thickness of 1 μm is formed, and etching is performed to expose a part of the first interlayer insulating film formed on the gate electrode, the source wiring, and the drain wiring. The surface may be planarized by the interlayer insulating film and the second interlayer insulating film.
In this embodiment, the first interlayer insulating film and the second interlayer insulating film are formed, but of course, a single layer structure may be used. Even in this case, it is desirable to use a film having a flat surface.
なお、ドレイン配線121と後に形成する遮光膜との間でも保持容量素子として機能さ
せたい場合は、CMP等を用いて層間絶縁膜の膜厚を薄くし、遮光膜とドレイン配線との
距離を縮めればよい。
Note that in order to function as a storage capacitor between the
そして、第2の層間絶縁膜123上にAl、Ti、W、Crから選ばれた元素または前
記元素を主成分とする合金材料を所望の形状にパターニングして上部遮光膜124を形成
する。この上部遮光膜124は画素の開口部以外を遮光するように網目状に配置する。ま
た、駆動回路にも遮光膜125を形成した。
Then, an upper
続いて、上部遮光膜上に窒化酸化シリコン膜または酸化窒化シリコン膜からなる絶縁膜
(以下、容量絶縁膜という)を膜厚50〜100nm程度に形成する。
容量絶縁膜は、窒素の割合が高いと誘電率が高くなるが同時にリーク電流も大きくなって
しまうため、窒素と酸素と含有比率を1:8〜2:1程度とすることで、膜厚50〜10
0nmの容量絶縁膜を形成する。
Subsequently, an insulating film (hereinafter referred to as a capacitive insulating film) made of a silicon nitride oxide film or a silicon oxynitride film is formed on the upper light shielding film to a thickness of about 50 to 100 nm.
When the ratio of nitrogen is high, the dielectric constant of the capacitor insulating film increases, but at the same time, the leakage current also increases. Therefore, by setting the content ratio of nitrogen and oxygen to about 1: 8 to 2: 1, the film thickness 50 -10
A 0 nm capacitive insulating film is formed.
続いて、容量絶縁膜上に導電層を膜厚100〜150nm程度で形成する。導電層は、
Al、Ti、Wから選ばれた元素、前記元素を主成分とする合金材料またはITOを用い
て形成すればよい。この後、公知の方法を用いて所定の形状にエッチングして、上部遮光
膜124、125、容量絶縁膜126、127および導電層128、129を形成すれば
よい。
(図5(B))。
Subsequently, a conductive layer is formed with a thickness of about 100 to 150 nm on the capacitor insulating film. The conductive layer is
An element selected from Al, Ti, and W, an alloy material containing the element as a main component, or ITO may be used. Thereafter, the upper
(FIG. 5B).
続いて、酸化シリコン膜、ポリイミドまたはアクリルなどの絶縁膜を用いて、光が透過
する領域の画素電極が平坦化するように膜(以下、平坦化膜という)130を形成する。
そして、平坦化膜に画素電極と導電層とを接続させるための開孔部を形成し、さらに、画
素電極とドレイン電極とを接続させるためのコンタクトホールを平坦化膜130および層
間絶縁膜122、123に形成する。続いて、画素電極131を形成する。画素電極13
1は、透明導電膜(ITO)を用いて100nm厚で形成すればよい。これにより画素電極
131と導電層128とは同じ電位となる。また、画素電極形成工程において、駆動回路
における取り出し電極132を形成する。
Subsequently, a film (hereinafter, referred to as a planarization film) 130 is formed using an insulating film such as a silicon oxide film, polyimide, or acrylic so that the pixel electrode in a region where light is transmitted is planarized.
Then, an opening for connecting the pixel electrode and the conductive layer is formed in the planarizing film, and contact holes for connecting the pixel electrode and the drain electrode are further formed in the
1 may be formed with a thickness of 100 nm using a transparent conductive film (ITO). As a result, the
以上のようにして、上部遮光膜124、容量絶縁膜126および導電層128(画素電
極131と同電位)からなる保持容量素子が形成される(図6)。
As described above, a storage capacitor element including the upper
本発明のように、容量絶縁膜126上に導電層126を形成することにより、保持容量
素子として電荷の蓄積が可能な領域の面積を従来の約2倍にすることができる。
By forming the
続いて、導電層126を画素電極131をマスクにしてエッチングして、隣接した画素
との連続を断ち、画素毎に独立させる。
Subsequently, the
以上の様にして、nチャネル型TFT201、202のNMOS回路からなる駆動回路
204と、画素TFT203を有する画素部205が同一基板上に形成されたアクティブ
マトリクス基板が完成する。
As described above, an active matrix substrate in which the driving circuit 204 including the NMOS circuit of the n-channel TFTs 201 and 202 and the pixel portion 205 having the pixel TFT 203 are formed on the same substrate is completed.
なお、画素部には、画素TFT203を遮光するための上部遮光膜124、容量絶縁膜
126、導電層128(画素電極131と同電位)からなる保持容量206が形成されて
いる。
In the pixel portion, an upper
このようにして形成されたアクティブマトリクス基板はゲート電極、ソース配線および
ドレイン配線が同一工程で形成されているため、従来よりも工程数を削減することを可能
としている。そのため、歩留まりが向上し、コストの低減も実現できる。また、上部遮光
膜と半導体膜との物理的な距離が短縮されるため、光漏れや光の回折などによるリーク電
流の発生を防ぐことが可能となる。さらに、ソース配線が直接半導体膜と接続することで
コンタクトホールの数を最小限に留め、液晶表示装置を作製したときの開口率を向上させ
ることが可能となる。
Since the gate electrode, the source wiring, and the drain wiring are formed in the same process, the active matrix substrate formed in this way can reduce the number of processes compared to the conventional process. Therefore, the yield can be improved and the cost can be reduced. Further, since the physical distance between the upper light-shielding film and the semiconductor film is shortened, it is possible to prevent the occurrence of leakage current due to light leakage or light diffraction. Further, since the source wiring is directly connected to the semiconductor film, the number of contact holes can be minimized and the aperture ratio when the liquid crystal display device is manufactured can be improved.
本実施例では、実施例1と異なる構造の半導体装置を作製する工程について、図7を用
いて説明する。
In this embodiment, a process for manufacturing a semiconductor device having a structure different from that in Embodiment 1 will be described with reference to FIGS.
実施例1にしたがって、平坦化膜130上に導電層128と電気的に接続する画素電極
131を形成する。続いて、図7に示すように第2の層間絶縁膜123上に形成された遮
光膜124、容量絶縁膜126、導電層128および画素電極131により発生する隣接
する画素と画素との間に形成される大きな段差(50nm以上)をアクリル、ポリイミド
等からなる絶縁膜401により平坦化する。
次いで、配向膜402を形成するが、絶縁膜401で、隣接する画素と画素との間の段差
を埋めて平坦化しているため、配向膜402表面に、凹凸が生じにくい。この後、ラビン
グ処理を行い、シール材(封止材)を用いてTFTが形成された基板と対向基板とを貼り
合わせる。そして、その間に液晶を保持させてアクティブマトリクス型液晶表示装置を作
製する。なお、このセル組み工程は公知の手段を用いれば良いので詳細な説明は省略する
。
In accordance with Embodiment 1, a
Next, an
以上のように凹部に絶縁膜を形成することで、基板上に種々の材料を積層して形成され
アクティブマトリクス基板表面の凹凸の差を小さくすることができる。
これにより、配向膜を形成した後に行われるラビング処理の際に、ラビングムラを最小限
に抑えることができ、液晶の配向不良を発生しにくくすることができる。
By forming the insulating film in the concave portion as described above, it is possible to reduce the difference in unevenness on the surface of the active matrix substrate that is formed by laminating various materials on the substrate.
Thereby, in the rubbing process performed after the alignment film is formed, rubbing unevenness can be suppressed to a minimum, and alignment defects of liquid crystal can be made difficult to occur.
本実施例では、実施例1と異なる構造の半導体装置を作製する工程について、図8を用
いて説明する。
In this embodiment, a process for manufacturing a semiconductor device having a structure different from that in Embodiment 1 will be described with reference to FIGS.
実施例1にしたがって、遮光膜301、容量絶縁膜302、導電層303を形成する。
その後、導電層303が図8(A)の矢印で示すように、遮光膜301および容量絶縁膜
302より若干内側に入るようにエッチングする。マスクを用いたエッチング、もしくは
オーバーエッチングすればよい。これにより、遮光膜301と導電層303が接してリー
ク電流が発生してしまうことを防ぐことができる。
In accordance with Embodiment 1, a
After that, etching is performed so that the
またさらに、図8(B)に示すように遮光膜311、容量絶縁膜312、導電層313
の順に段が付くようにオーバーエッチングする、またはマスクを用いてエッチングするこ
とにより、積層をなだらかにすることができ、平坦化膜314を形成した後に形成する画
素電極315の段差や凹凸をさらに低減することができる。なお、315aは、隣接する
画素の画素電極である。
Further, as shown in FIG. 8B, the
By performing over-etching so that steps are formed in this order or etching using a mask, the stacking can be smoothed, and the steps and unevenness of the
以上のようにすることで、十分な保持容量を有し、良好な表示が行える液晶表示装置を
実現することができる。
As described above, a liquid crystal display device having a sufficient storage capacity and capable of performing good display can be realized.
本発明で開示する遮光膜、容量絶縁膜および画素電極と同電位になるように形成された
導電層からなる保持容量素子は、実施例1で示したようなTFT以外を遮光する遮光膜上
に形成しても構わない。本実施例では、図9、10を用いて、一例を示す。
The storage capacitor element made of a conductive layer formed to have the same potential as the light shielding film, the capacitor insulating film, and the pixel electrode disclosed in the present invention is formed on the light shielding film that shields light other than the TFT as shown in the first embodiment. It may be formed. In this embodiment, an example will be described with reference to FIGS.
基板50上に、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜等の絶縁膜を形
成し(図示せず)、ゲート電極を形成するために導電膜を形成し、所望の形状にパターニ
ングしてゲート電極51a〜51cを得る。導電膜には、Ta、Ti、W、Mo、Crま
たはAlから選ばれた元素またはいずれかの元素を主成分とする導電膜を用いればよい。
基板には、バリウムホウケイ酸ガラス、またはアルミノホウケイ酸ガラスなどのガラスか
らなる基板、石英基板、単結晶シリコン基板、金属基板、ステンレス基板の表面に絶縁膜
を形成したもの、また、本実施例の処理温度に耐えうる耐熱性が有するプラスチック基板
のいずれかを用いればよい。
An insulating film such as a silicon oxide film, a silicon nitride film, or a silicon oxynitride film is formed on the substrate 50 (not shown), a conductive film is formed to form a gate electrode, and is patterned into a desired shape.
As the substrate, a substrate made of glass such as barium borosilicate glass or alumino borosilicate glass, a quartz substrate, a single crystal silicon substrate, a metal substrate, a stainless steel substrate with an insulating film formed thereon, Any plastic substrate having heat resistance that can withstand the processing temperature may be used.
次いで、ゲート絶縁膜52a、52bを形成する。ゲート絶縁膜は、酸化シリコン膜、
窒化シリコン膜または酸化窒化シリコン膜の単層、もしくはいずれかの膜の積層構造にし
てもよい。
Next, gate insulating films 52a and 52b are formed. The gate insulating film is a silicon oxide film,
A single layer of a silicon nitride film or a silicon oxynitride film, or a stacked structure of any film may be used.
次いで、非晶質半導体膜としてアモルファスシリコン膜53を熱CVD法、プラズマC
VD法、減圧CVD法、蒸着法またはスパッタリング法により10〜1150nm厚に形成
する。なお、ゲート絶縁膜52とアモルファスシリコン膜53とは、同じ成膜法で形成す
ることが可能であるため、両者を連続形成してもよい。連続形成することで、一旦大気に
曝すことがなくなり、表面の汚染を防ぐことができ、作製するTFTの特性バラツキやし
きい値電圧の変動を低減することができる(図9(A))。
Next, an
It is formed to a thickness of 10 to 1150 nm by VD method, low pressure CVD method, vapor deposition method or sputtering method. Note that since the gate insulating film 52 and the
次いで、アモルファスシリコン膜53を結晶化するために結晶化を促進する触媒元素を
塗布(触媒元素含有層54を形成)する。この後、加熱処理を行い、結晶質シリコン膜を
形成する(図9(B))。
Next, in order to crystallize the
なお、半導体膜の結晶化は、触媒元素を用いた加熱処理以外にも、連続発振またはパル
ス発振の気体レーザもしくは固体レーザを用いた結晶化方法を用いてもよい。そのような
気体レーザとしては、エキシマレーザ、Arレーザ、Krレーザなどがあり、固体レーザ
としては、YAGレーザ、YVO4レーザ、YLFレーザ、YAlO3レーザ、ガラスレー
ザ、ルビーレーザ、アレキサンドライドレーザ、Ti:サファイアレーザなどが挙げられ
る。非晶質半導体膜の結晶化に際して、大粒径の結晶を得るためには、連続発振が可能な
固体レーザを用いて、基本波の第2高調波〜第4高調波を適応するのが好ましい。代表的
には、Nd:YVO4レーザ(基本波1064nm)の第2高調波(波長532nm)や
第3高調波(波長355nm)を用いればよい。
Note that the semiconductor film may be crystallized by a crystallization method using a continuous wave or pulsed gas laser or a solid-state laser in addition to the heat treatment using a catalytic element. Examples of such a gas laser include an excimer laser, an Ar laser, and a Kr laser, and examples of the solid laser include a YAG laser, a YVO 4 laser, a YLF laser, a YAlO 3 laser, a glass laser, a ruby laser, an alexandride laser, and a Ti laser. : Sapphire laser and the like. In order to obtain a crystal having a large grain size in crystallization of the amorphous semiconductor film, it is preferable to apply the second to fourth harmonics of the fundamental wave using a solid-state laser capable of continuous oscillation. . Typically, the second harmonic (wavelength 532 nm) or the third harmonic (wavelength 355 nm) of an Nd: YVO 4 laser (fundamental wave 1064 nm) may be used.
結晶化工程が終わったら、後の不純物添加工程において結晶質シリコン膜(チャネル形
成領域)を保護する絶縁膜55を100〜400nm厚で形成する。この絶縁膜は、不純物
元素を添加する時に結晶質シリコン膜が直接プラズマに曝されないようにするためと、さ
らに、微妙な濃度制御を可能にするために形成される。
After the crystallization process is completed, an insulating
次いで、レジストからなるマスクを用いて、後のnチャネル型TFTの活性層となる結
晶質シリコン膜にn型を付与する不純物元素を添加して高濃度にn型不純物元素を含んだ
領域(後のソース領域またはドレイン領域)56、57を形成する。続いて、後のpチャ
ネル型TFTの活性層となる結晶質シリコン膜にp型不純物元素を添加して、p型不純物
元素を高濃度に含んだ領域(後のソース領域またはドレイン領域)58を形成する。なお
、nチャネル型TFTおよびpチャネル型TFTにおいて、不純物元素を低濃度に含む領
域(LDD領域)を形成してもよい(図9(C))。
Next, using a mask made of resist, an impurity element imparting n-type is added to the crystalline silicon film to be an active layer of the later n-channel TFT to add a region containing the n-type impurity element at a high concentration (rear) Source region or drain region) 56, 57. Subsequently, a p-type impurity element is added to the crystalline silicon film to be an active layer of the later p-channel TFT, and a region (later source region or drain region) 58 containing the p-type impurity element at a high concentration is formed. Form. Note that in the n-channel TFT and the p-channel TFT, a region containing an impurity element at a low concentration (LDD region) may be formed (FIG. 9C).
次いで、結晶質シリコン膜に添加された不純物元素を活性化する工程を行う。
活性化と同時に、結晶化工程でシリコン膜に塗布した触媒元素の捕獲(ゲッタリング)も
行う。加熱処理条件として、酸素濃度が5ppmの雰囲気で、450〜950℃で処理を行
えばよい。
Next, a step of activating the impurity element added to the crystalline silicon film is performed.
Simultaneously with the activation, the catalytic element applied to the silicon film in the crystallization process is also captured (gettering). As heat treatment conditions, treatment may be performed at 450 to 950 ° C. in an atmosphere having an oxygen concentration of 5 ppm.
次いで、結晶質シリコン膜上の絶縁膜を除去し、結晶質シリコン膜を所望の形状にパタ
ーニングしてエッチングし、半導体層59〜61を得る。続いて、層間絶縁膜62を形成
する。層間絶縁膜62は、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜等の絶
縁膜から500〜1500nm厚で形成する(図9(D))。
Next, the insulating film on the crystalline silicon film is removed, and the crystalline silicon film is patterned into a desired shape and etched to obtain
その後、それぞれのTFTのソース領域またはドレイン領域に達するコンタクトホール
を形成して、各TFTを電気的に接続するための配線63〜67を形成する。続いて、配
線63〜67を覆う層間絶縁膜68を形成する(図10(A)
)。
Thereafter, contact holes reaching the source region or drain region of each TFT are formed, and wirings 63 to 67 for electrically connecting the TFTs are formed. Subsequently, an
).
次いで、TFTに光が照射されないように遮光するための遮光膜69を形成する。なお
、遮光膜69は、Al、Ti、W、Crから選ばれた元素、前記元素を主成分とする合金
材料、または黒色樹脂等の高い遮光性を持つ膜を100〜200nm程度の膜厚で成膜す
ればよい。
Next, a
その後、遮光膜69上に容量絶縁膜70を形成する。容量絶縁膜70としては、酸化窒
化シリコン膜、窒化酸化シリコン膜のいずれかを用いればよく、その膜厚は、50〜10
0nmとすればよい。
Thereafter, a capacitive insulating
It may be 0 nm.
続いて、容量絶縁膜70上に導電層71を形成する。導電層71は、Al、Ti、Wか
ら選ばれた元素、または前記元素を主成分とする合金材料を用いればよい。また、透明導
電性膜(例えば、ITO)を用いてもよい。
Subsequently, a conductive layer 71 is formed on the
次いで、画素電極の光が透過する領域を平坦化するための膜(平坦化膜)72を絶縁膜
を用いて形成する。平坦化膜72は、酸化シリコン膜を膜厚100〜200nm程度に形成
して、CMP(Chemical Mechanical Polishing:化学的機械研磨)を用いて平坦化する。
またその他、ポリイミド、アクリルといった熱硬化する樹脂を用いて平坦化してもよい。
平坦化膜72形成後、導電層71と画素電極とを接続させるためのコンタクトホールを平
坦化膜72に、画素電極とドレイン電極となる配線67とを電気的に接続するためのコン
タクトホールを平坦化膜72と層間絶縁膜68とに形成し、画素電極73を形成する。な
お、画素電極73形成後、導電層71をパターニングしてエッチングし、隣接する画素に
形成された導電層71との連続性を断つ(図10(B))。
Next, a film (flattening film) 72 for flattening a region through which light of the pixel electrode is transmitted is formed using an insulating film. The
In addition, planarization may be performed using a thermosetting resin such as polyimide or acrylic.
After the
このようにして、遮光膜69、容量絶縁膜70および画素電極73と同電位となる導電
層71とからなる保持容量素子が形成される。導電層71を形成することにより、遮光膜
69と画素電極73とが重なる領域を無駄なく保持容量素子として機能させることができ
る。
In this manner, a storage capacitor element including the
また、本発明のように平坦化膜72を形成することにより、画素電極73の段差が遮光
膜69上に形成されるため、画素電極73の段差や凹凸が原因となる配向乱れや光もれを
防ぐことができる。
Further, since the step of the
以上のように、本発明はTFTの形状に依存することなく適応させることができる。 As described above, the present invention can be applied without depending on the shape of the TFT.
本実施例では、薄膜トランジスタおよび保持容量素子を有する実施例1に示した構造の
半導体装置において、薄膜トランジスタのチャネル形成領域、ソース領域およびドレイン
領域を含む半導体層を高温で加熱処理して得られた半導体(代表的にはシリコン)膜(以
下、高温ポリシリコン膜という)を用いて作製する例について説明する。
In this embodiment, a semiconductor device obtained by heat-treating a semiconductor layer including a channel formation region, a source region, and a drain region of a thin film transistor at a high temperature in the semiconductor device having the structure shown in Embodiment 1 including a thin film transistor and a storage capacitor element. An example of using a (typically silicon) film (hereinafter referred to as a high-temperature polysilicon film) will be described.
耐熱性の高い石英基板基板上に実施例1にしたがって、ゲート線としても機能する下部
遮光膜および下地絶縁膜を形成する。続いて、下地絶縁膜上にLPCVD法、PCVD法
またはスパッタ法など公知の方法を用いて非晶質半導体膜を形成する。
A lower light-shielding film and a base insulating film that also function as gate lines are formed on a quartz substrate substrate having high heat resistance according to the first embodiment. Subsequently, an amorphous semiconductor film is formed on the base insulating film by using a known method such as an LPCVD method, a PCVD method, or a sputtering method.
次いで、炉を用いて600℃で24時間の加熱処理を行い、結晶質半導体膜を形成する
。なお、この結晶化処理において半導体膜表面に酸化シリコン膜が形成されるが、エッチ
ング等で除去できるごく薄い膜であるため問題はない。
Next, heat treatment is performed at 600 ° C. for 24 hours using a furnace, so that a crystalline semiconductor film is formed. Note that although a silicon oxide film is formed on the surface of the semiconductor film in this crystallization treatment, there is no problem because it is a very thin film that can be removed by etching or the like.
次いで、結晶質半導体膜の表面に形成された酸化膜を除去した後、ゲート絶縁膜を形成す
るための加熱処理を行う。結晶質半導体膜を900〜1050℃にて加熱処理し、結晶質
半導体膜の表面に酸化膜を形成する。この酸化シリコン膜をゲート絶縁膜に用いる。最終
的に結晶質半導体膜の膜厚が30〜50nmになるように結晶質半導体膜を加熱処理する
ことによりその表面に酸化シリコン膜を形成すればよい。
Next, after removing the oxide film formed on the surface of the crystalline semiconductor film, heat treatment for forming a gate insulating film is performed. The crystalline semiconductor film is heated at 900 to 1050 ° C. to form an oxide film on the surface of the crystalline semiconductor film. This silicon oxide film is used as a gate insulating film. A silicon oxide film may be formed on the surface of the crystalline semiconductor film by heat treatment so that the crystalline semiconductor film finally has a thickness of 30 to 50 nm.
このようにして高温加熱処理により得られた結晶質半導体膜は、結晶性が高く、さらに
高い電界効果移動度が得られる半導体膜をチャネル形成領域、ソース領域およびドレイン
領域を含む半導体層に用いることにより、優れた特性をもつTFTを実現でき、さらにこ
のTFTを回路に用いることで高い信頼性を有する半導体装置を実現することができる。
本実施例は、実施例1〜4と組み合わせて用いることが可能である。
The crystalline semiconductor film thus obtained by the high-temperature heat treatment has high crystallinity and a semiconductor film that can obtain higher field-effect mobility is used for a semiconductor layer including a channel formation region, a source region, and a drain region. Thus, a TFT having excellent characteristics can be realized, and further, a semiconductor device having high reliability can be realized by using this TFT in a circuit.
This embodiment can be used in combination with the first to fourth embodiments.
本実施例では、薄膜トランジスタおよび保持容量素子を有する実施例1に示した構造の
半導体装置において、薄膜トランジスタのチャネル形成領域、ソース領域およびドレイン
領域を含む半導体層を、レーザ光を照射することにより得られた結晶質半導体膜を用いて
作製する例について説明する。
In this embodiment, in the semiconductor device having the structure shown in Embodiment 1 including the thin film transistor and the storage capacitor element, the semiconductor layer including the channel formation region, the source region, and the drain region of the thin film transistor is obtained by irradiating laser light. An example of manufacturing using the crystalline semiconductor film will be described.
基板上に実施例1にしたがって、ゲート線としても機能する下部遮光膜および下地絶縁
膜を形成する。続いて、下地絶縁膜上にLPCVD法、PCVD法またはスパッタ法など
公知の方法で非晶質半導体膜を形成する。なお、基板はコーニング社の7059ガラスや
1737ガラスなどに代表されるバリウムホウケイ酸ガラス、またはアルミノホウケイ酸
ガラスなどのガラスからなる基板を用いる。
また、石英基板や単結晶シリコン基板、金属基板またはステンレス基板の表面に絶縁膜を
形成したものを用いても良い。また、高い耐熱性を有するプラスチック基板を用いてもよ
い。
A lower light-shielding film and a base insulating film that also function as gate lines are formed on the substrate in accordance with the first embodiment. Subsequently, an amorphous semiconductor film is formed on the base insulating film by a known method such as an LPCVD method, a PCVD method, or a sputtering method. Note that a substrate made of glass such as barium borosilicate glass typified by Corning 7059 glass or 1737 glass or alumino borosilicate glass is used.
Alternatively, a quartz substrate, a single crystal silicon substrate, a metal substrate, or a stainless steel substrate with an insulating film formed on the surface thereof may be used. Further, a plastic substrate having high heat resistance may be used.
続いて、非晶質半導体膜にレーザ光を照射する。使用するレーザとしては、連続発振ま
たはパルス発振の気体レーザもしくは固体レーザを用いる。気体レーザとして、エキシマ
レーザ、Arレーザ、Krレーザなどがあり、固体レーザとして、YAGレーザ、YVO
4レーザ、YLFレーザ、YAlO3レーザ、ガラスレーザ、ルビーレーザ、アレキサンド
ライドレーザ、Ti:サファイアレーザなどが挙げられる。
Subsequently, the amorphous semiconductor film is irradiated with laser light. As the laser to be used, a continuous wave or pulsed gas laser or solid state laser is used. There are excimer laser, Ar laser, Kr laser, etc. as gas laser, and YAG laser, YVO as solid laser.
4 laser, YLF laser, YAlO 3 laser, glass laser, ruby laser, alexandride laser, Ti: sapphire laser, and the like.
なお、固体レーザとしては、Cr、Nd、Er、Ho、Ce、Co、Ti又はTmがド
ーピングされたYAG、YVO4、YLF、YAlO3などの結晶を使ったレーザが適用さ
れる。当該レーザの基本波はドーピングする材料によって異なり、1μm前後の基本波を
有するレーザ光が得られる。基本波に対する高調波は、非線形光学素子を用いることで得
ることができる。
As a solid-state laser, a laser using a crystal such as YAG, YVO 4 , YLF, or YAlO 3 doped with Cr, Nd, Er, Ho, Ce, Co, Ti, or Tm is applied. The fundamental wave of the laser differs depending on the material to be doped, and a laser beam having a fundamental wave of about 1 μm can be obtained. The harmonic with respect to the fundamental wave can be obtained by using a nonlinear optical element.
非晶質半導体膜の結晶化に際し、大粒径に結晶を得るためには、連続発振が可能な固体
レーザを用い、基本波の第2高調波〜第4高調波を適用するのが好ましい。代表的には、
Nd:YVO4レーザー(基本波1064nm)の第2高調波(532nm)や第3高調波(3
55nm)を適用する。
In crystallization of the amorphous semiconductor film, in order to obtain a crystal with a large grain size, it is preferable to apply a second to fourth harmonic of the fundamental wave using a solid-state laser capable of continuous oscillation. Typically,
Second harmonic (532 nm) and third harmonic (3) of Nd: YVO 4 laser (fundamental wave 1064 nm)
55 nm) is applied.
ここで、一例として、YVO4レーザを用いて結晶化を行う方法について説明する。出
力10Wの連続発振のYVO4レーザから射出されたレーザ光を非線形光学素子により高
調波に変換する。また、共振器の中にYVO4結晶と非線形光学素子を入れて、高調波を
射出するしてもよい。そして、好ましくは光学系により照射面にて矩形状または楕円形状
のレーザ光に成形して、被処理体に照射する。このときのエネルギー密度は0.01〜1
00MW/cm2程度(好ましくは0.1〜10MW/cm2)が必要である。そして、0
.5〜2000cm/s程度の速度でレーザ光に対して相対的に半導体膜を移動させて照
射する。
Here, as an example, a method for crystallization using a YVO 4 laser will be described. Laser light emitted from a continuous wave YVO 4 laser having an output of 10 W is converted into a harmonic by a non-linear optical element. Alternatively, a YVO 4 crystal and a nonlinear optical element may be placed in the resonator to emit harmonics. Then, it is preferably formed into a rectangular or elliptical laser beam on the irradiation surface by an optical system, and irradiated to the object to be processed. The energy density at this time is 0.01-1
About 00 MW / cm 2 (preferably 0.1 to 10 MW / cm 2 ) is required. And 0
. Irradiation is performed by moving the semiconductor film relative to the laser beam at a speed of about 5 to 2000 cm / s.
このようにしてレーザ光を照射することにより得られた結晶質半導体膜は、結晶性が高
く、さらに高い電界効果移動度が得られる半導体膜をチャネル形成領域、ソース領域およ
びドレイン領域を含む半導体層に用いることにより、優れた特性をもつTFTを実現でき
、さらにこのTFTを回路に用いることで高い信頼性を有する半導体装置を実現すること
ができる。本実施例は、実施例1〜4と組み合わせて用いることが可能である。
The crystalline semiconductor film obtained by irradiating with laser light in this manner is a semiconductor layer that includes a channel formation region, a source region, and a drain region as a semiconductor film having high crystallinity and higher field effect mobility. Therefore, a TFT having excellent characteristics can be realized, and a semiconductor device having high reliability can be realized by using this TFT in a circuit. This embodiment can be used in combination with the first to fourth embodiments.
本発明を用いて、アクティブマトリクス型液晶表示装置(液晶ディスプレイ)
を表示部にんだ組み込んだ様々な電気器具を完成させることができる。
Using the present invention, an active matrix liquid crystal display device (liquid crystal display)
Various electric appliances incorporating the display in the display portion can be completed.
その様な電気器具としては、プロジェクター(リア型またはフロント型)、ビデオカメ
ラ、デジタルカメラ、ヘッドマウントディスプレイ(ゴーグル型ディスプレイ)、パーソ
ナルコンピュータ、携帯情報端末(モバイルコンピュータ、携帯電話または電子書籍等)
などが挙げられる。それらの一例を図11、図12及び図13に示す。
Such electric appliances include projectors (rear type or front type), video cameras, digital cameras, head mounted displays (goggles type displays), personal computers, personal digital assistants (mobile computers, mobile phones, electronic books, etc.)
Etc. Examples of these are shown in FIGS. 11, 12 and 13.
図11(A)はフロント型プロジェクターであり、投射装置2601、スクリーン26
02等を含む。
FIG. 11A illustrates a front type projector, which includes a
02 etc. are included.
図11(B)はリア型プロジェクターであり、本体2701、投射装置2702、ミラ
ー2703、スクリーン2704等を含む。
FIG. 11B shows a rear projector, which includes a main body 2701, a
なお、図11(C)は、図11(A)及び図11(B)中における投射装置2601、
2702の構造の一例を示した図である。投射装置2601、2702は、光源光学系2
801、ミラー2802、2804〜2806、ダイクロイックミラー2803、プリズ
ム2807、液晶表示装置2808、位相差板2809、投射光学系2810で構成され
る。投射光学系2810は、投射レンズを含む光学系で構成される。本実施例は三板式の
例を示したが、特に限定されず、例えば単板式であってもよい。また、図11(C)中に
おいて矢印で示した光路に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、
位相差を調節するためのフィルム、IRフィルム等の光学系を設けてもよい。
Note that FIG. 11C illustrates a
2 is a diagram illustrating an example of a
801, mirrors 2802, 2804 to 2806, dichroic mirror 2803, prism 2807, liquid crystal display device 2808, phase difference plate 2809, and projection optical system 2810. Projection optical system 2810 includes an optical system including a projection lens. Although the present embodiment shows a three-plate type example, it is not particularly limited, and for example, a single-plate type may be used. In addition, in the optical path indicated by an arrow in FIG. 11C, the practitioner appropriately uses an optical lens, a film having a polarization function,
You may provide optical systems, such as a film for adjusting a phase difference, and an IR film.
また、図11(D)は、図11(C)中における光源光学系2801の構造の一例を示
した図である。本実施例では、光源光学系2801は、リフレクター2811、光源28
12、レンズアレイ2813、2814、偏光変換素子2815、集光レンズ2816で
構成される。なお、図11(D)に示した光源光学系は一例であって特に限定されない。
例えば、光源光学系に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相
差を調節するフィルム、IRフィルム等の光学系を設けてもよい。
FIG. 11D illustrates an example of the structure of the light source
12, lens arrays 2813 and 2814, a polarization conversion element 2815, and a condenser lens 2816. Note that the light source optical system illustrated in FIG. 11D is an example and is not particularly limited.
For example, the practitioner may appropriately provide an optical system such as an optical lens, a film having a polarization function, a film for adjusting a phase difference, or an IR film in the light source optical system.
本発明を用いれば、遮光膜により薄膜トランジスタに照射される光を遮光することがで
きるため、プロジェクターに用いられる強力な光によっても光リーク電流の発生を抑える
ことができ、十分な保持容量を有する容量素子が形成されているため、信号を保持するこ
とができ表示ムラが起こらず、精細で良好な表示を行うことができる。またさらに、開口
率を低下させずに十分な容量素子を形成できるため、輝度も十分で、光源の低消費電力化
もはかることができる。
According to the present invention, since light applied to the thin film transistor can be shielded by the light-shielding film, generation of light leakage current can be suppressed even by strong light used in the projector, and a capacitor having sufficient storage capacity Since the element is formed, a signal can be held, display unevenness does not occur, and fine and satisfactory display can be performed. Furthermore, since a sufficient capacitance element can be formed without reducing the aperture ratio, the luminance is sufficient and the power consumption of the light source can be reduced.
図12(A)はパーソナルコンピュータであり、本体2001、画像入力部2002、
表示部2003、キーボード2004等を含む。本発明の液晶表示装置を表示部2003
に適用して、パーソナルコンピュータを完成させることができる。また、図12(B)は
モバイルコンピュータ(モービルコンピュータ)であり、本体2101、カメラ部210
2、受像部2103、操作スイッチ2104、表示部2105等を含む。本発明の液晶表
示装置を表示部2105に適応して、モバイルコンピュータを完成させることができる。
図12(C)はプログラムを記録した記録媒体(以下、記録媒体と呼ぶ)を用いるプレー
ヤーであり、本体2201、表示部2202、スピーカ部2203、記録媒体2204、
操作スイッチ2205等を含む。なお、このプレーヤーは記録媒体としてDVD(Dig
tial Versatile Disc)、CD等を用い、音楽鑑賞や映画鑑賞やゲー
ムやインターネットを行うことができる。本発明の液晶表示装置を表示部2402に適応
して記録媒体を用いるプレーヤーを関せさせることができる。
これらの電気器具は、本発明により、画素電極の光透過領域における段差や凹凸による液
晶の配向不良を無くすことができ、さらに十分な保持容量を得られる容量素子を形成する
ことができるため、リーク電流が生じても表示信号を保持することができ、表示ムラのな
い精細な表示を実現することができる。またさらに、容量素子を形成しても高い開口率を
維持することができるため、高輝度化が可能で、表示のために用いる光源の消費電力を低
減することができる。これは、電気器具全体としての低消費電力化につながる。
FIG. 12A illustrates a personal computer, which includes a main body 2001, an image input unit 2002,
A display portion 2003, a
By applying to the above, a personal computer can be completed. FIG. 12B illustrates a mobile computer (mobile computer), which includes a main body 2101, a camera unit 210.
2, an
FIG. 12C shows a player using a recording medium (hereinafter referred to as a recording medium) on which a program is recorded.
An
(tial Versatile Disc), CD, etc. can be used for music appreciation, movie appreciation, games and the Internet. The liquid crystal display device of the present invention can be applied to the
According to the present invention, these electrical appliances can eliminate liquid crystal alignment defects due to steps or irregularities in the light transmission region of the pixel electrode, and can form a capacitive element that can obtain a sufficient storage capacity. Even when current is generated, a display signal can be held, and a fine display without display unevenness can be realized. Furthermore, since a high aperture ratio can be maintained even when a capacitor element is formed, high luminance can be achieved and power consumption of a light source used for display can be reduced. This leads to lower power consumption of the entire electric appliance.
図12(D)はビデオカメラであり、本体2301、表示部2302、音声入力部23
03、操作スイッチ2304、バッテリー2305、受像部2306等を含む。本発明の
液晶表示装置を表示部2302に適用して、ビデオカメラを完成させることができる。図
12(E)はデジタルカメラであり、本体2401、表示部2402、接眼部2403、
操作スイッチ2404、受像部(図示しない)等を含む。本発明の液晶表示装置を表示部
2402に適用することができる。
図12(D)はゴーグル型ディスプレイであり、本体2501、表示部2502、アーム
部2503等を含む。本発明の液晶表示装置を表示部2502に適用することができる。
図13(A)は携帯電話であり、3001は表示用パネル、3002は操作用パネルであ
る。表示用パネル3001と操作用パネル3002とは接続部3003において接続され
ている。接続部3003における、表示用パネル3001の表示部3004が設けられて
いる面と操作用パネル3002の操作キー3006が設けられている面との角度θは、任
意に変えることができる。
さらに、音声出力部3005、操作キー3006、電源スイッチ3007、音声入力部3
008を有している。本発明の液晶表示装置を表示部3004に適用して携帯電話を完成
させることができる。図13(B)は携帯書籍(電子書籍)であり、本体3101、表示
部3102、3103、記憶媒体3104、操作スイッチ3105、アンテナ3106等
を含む。本発明の液晶表示装置を表示部3102に適応して携帯書籍を完成させることが
できる。このように本発明により、液晶の配向不良を低減できるため、表示ムラのない精
細な表示を実現できる。さらに、高い開口率を維持して容量素子を形成することができる
ため、高輝度化が可能で、表示のために用いる光源の消費電力を低減することができる。
これは、電気器具全体としての低消費電力化が実現できるため、バッテリーの重量も小型
なものを採用すればよくなるため、電気器具全体を軽量化することもできる。
FIG. 12D illustrates a video camera, which includes a main body 2301, a display portion 2302, and an audio input portion 23.
03, an
An
FIG. 12D illustrates a goggle type display including a
FIG. 13A shows a mobile phone, 3001 is a display panel, and 3002 is an operation panel. The
Furthermore, a
008. The liquid crystal display device of the present invention can be applied to the
This can reduce the power consumption of the entire electric appliance, and it is only necessary to adopt a small battery weight. Therefore, the entire electric appliance can be reduced in weight.
図13(C)はディスプレイであり、本体3201、支持台3202、表示部3203
等を含む。本発明の液晶表示装置を表示部3203に適用してディスプレイを完成させる
ことができる。本発明により、画素電極の光透過領域(表示に寄与する領域)を平坦化し
、段差を遮光膜上にすることができるため、液晶の配向不良をなくし、表示ムラをなくす
ことができる。また、開口率を下げずに保持容量素子を形成することができるため、高輝
度、高精細な表示を実現することができる。
FIG. 13C illustrates a display, which includes a
Etc. The liquid crystal display device of the present invention can be applied to the
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電気器具を完成させるた
めに本発明を適用することができる。また、本実施例の電気器具は実施例1〜6を組み合
わせて作製された液晶表示装置のいずれを用いても実現することができる。
As described above, the application range of the present invention is extremely wide, and the present invention can be applied to complete electric appliances in all fields. Moreover, the electric appliance of a present Example is realizable even if it uses any of the liquid crystal display devices produced combining Example 1-6.
Claims (1)
前記第1の絶縁層は、前記第1の導電層の上方に設けられ、
前記第2の導電層は、前記第1の絶縁層の上方に設けられ、
前記第2の絶縁層は、前記第2の導電層の上方に設けられ、
前記第3の導電層は、前記第2の絶縁層の上方に設けられ、
前記半導体層は、トランジスタのチャネル形成領域を有し、
前記第1の導電層は、前記半導体層の上方に設けられ、前記チャネル形成領域と重なる領域を有し、
前記第1の導電層は、光を遮ることができる機能を有し、
前記第4の導電層は、前記半導体層の下方に設けられ、前記チャネル形成領域と重なる領域を有し、
前記第4の導電層は、前記トランジスタのゲート電極と電気的に接続され、
前記第4の導電層は、光を遮ることができる機能を有し、
前記第3の導電層は、光を透過することができる機能を有し、
前記第2の絶縁層は、樹脂を有することを特徴とする表示装置。 Above the substrate surface, the first conductive layer, the second conductive layer, the third conductive layer, the fourth conductive layer, the first insulating layer, the second insulating layer, and the semiconductor layer And having
The first insulating layer is provided above the first conductive layer,
The second conductive layer is provided above the first insulating layer;
The second insulating layer is provided above the second conductive layer,
The third conductive layer is provided above the second insulating layer,
The semiconductor layer has a channel formation region of a transistor,
The first conductive layer is provided above the semiconductor layer and has a region overlapping the channel formation region,
The first conductive layer has a function of blocking light,
The fourth conductive layer is provided below the semiconductor layer and has a region overlapping the channel formation region,
The fourth conductive layer is electrically connected to the gate electrode of the transistor;
The fourth conductive layer has a function of blocking light,
The third conductive layer has a function of transmitting light,
The display device, wherein the second insulating layer includes a resin.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013210800A JP5685633B2 (en) | 2013-10-08 | 2013-10-08 | Display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013210800A JP5685633B2 (en) | 2013-10-08 | 2013-10-08 | Display device |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013118657A Division JP2013200574A (en) | 2013-06-05 | 2013-06-05 | Semiconductor device |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2014038352A true JP2014038352A (en) | 2014-02-27 |
JP2014038352A5 JP2014038352A5 (en) | 2014-06-05 |
JP5685633B2 JP5685633B2 (en) | 2015-03-18 |
Family
ID=50286476
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013210800A Expired - Fee Related JP5685633B2 (en) | 2013-10-08 | 2013-10-08 | Display device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5685633B2 (en) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10339885A (en) * | 1997-06-09 | 1998-12-22 | Hitachi Ltd | Active matrix type liquid crystal display device |
JPH11249171A (en) * | 1998-02-26 | 1999-09-17 | Semiconductor Energy Lab Co Ltd | Active matrix type display device and manufacture thereof |
JPH11311805A (en) * | 1998-04-28 | 1999-11-09 | Semiconductor Energy Lab Co Ltd | Semiconductor device and its manufacture |
JP2001056485A (en) * | 1998-08-06 | 2001-02-27 | Semiconductor Energy Lab Co Ltd | Semiconductor device and its manufacture |
JP2001144301A (en) * | 1999-08-31 | 2001-05-25 | Semiconductor Energy Lab Co Ltd | Semiconductor device and manufacturing method for the same |
-
2013
- 2013-10-08 JP JP2013210800A patent/JP5685633B2/en not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10339885A (en) * | 1997-06-09 | 1998-12-22 | Hitachi Ltd | Active matrix type liquid crystal display device |
JPH11249171A (en) * | 1998-02-26 | 1999-09-17 | Semiconductor Energy Lab Co Ltd | Active matrix type display device and manufacture thereof |
JPH11311805A (en) * | 1998-04-28 | 1999-11-09 | Semiconductor Energy Lab Co Ltd | Semiconductor device and its manufacture |
JP2001056485A (en) * | 1998-08-06 | 2001-02-27 | Semiconductor Energy Lab Co Ltd | Semiconductor device and its manufacture |
JP2001144301A (en) * | 1999-08-31 | 2001-05-25 | Semiconductor Energy Lab Co Ltd | Semiconductor device and manufacturing method for the same |
Also Published As
Publication number | Publication date |
---|---|
JP5685633B2 (en) | 2015-03-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4798907B2 (en) | Semiconductor device | |
US6936844B1 (en) | Semiconductor device having a gate wiring comprising laminated wirings | |
JP4926329B2 (en) | Semiconductor device, method for manufacturing the same, and electric appliance | |
US7141822B2 (en) | Semiconductor device and method for manufacturing the same | |
US6713323B2 (en) | Semiconductor device and method of manufacturing the same | |
KR20020053760A (en) | Laser annealing method and semiconductor device fabricating method | |
JP2003051446A (en) | Method of manufacturing semiconductor device | |
JP4907003B2 (en) | Active matrix display device and electric appliance using the same | |
US20070010047A1 (en) | Semiconductor device and manufacturing method thereof | |
JP5046439B2 (en) | Method for manufacturing semiconductor device | |
KR20030019153A (en) | Semiconductor device and method of manufacturing the same | |
JP5292453B2 (en) | Method for manufacturing semiconductor device | |
JP5153921B2 (en) | Display device and portable information terminal | |
JP4080168B2 (en) | Method for manufacturing semiconductor device | |
JP5685633B2 (en) | Display device | |
JP5386626B2 (en) | Display device | |
JP4884735B2 (en) | Method for manufacturing semiconductor device | |
JP2013200574A (en) | Semiconductor device | |
JP4573953B2 (en) | Method for manufacturing semiconductor device | |
JP5078201B2 (en) | Method for manufacturing semiconductor device | |
JP2012142571A (en) | Semiconductor device | |
JP4562868B2 (en) | Method for manufacturing semiconductor device | |
JP2007288121A (en) | Active matrix substrate, manufacturing method thereof, electro-optical device and electronic equipment | |
JP2003151905A (en) | Fabrication method of semiconductor device | |
JP5072147B2 (en) | Method for manufacturing semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140421 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140819 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140827 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150113 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150119 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5685633 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |