JP2014023235A - Power supply device, power supply control method, and power supply control program - Google Patents
Power supply device, power supply control method, and power supply control program Download PDFInfo
- Publication number
- JP2014023235A JP2014023235A JP2012158404A JP2012158404A JP2014023235A JP 2014023235 A JP2014023235 A JP 2014023235A JP 2012158404 A JP2012158404 A JP 2012158404A JP 2012158404 A JP2012158404 A JP 2012158404A JP 2014023235 A JP2014023235 A JP 2014023235A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- control
- digital
- unit
- processor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Abstract
Description
本発明は、複数のＤＣ電圧を生成して供給する電源装置、電源制御方法、及び電源制御プログラムに関する。 The present invention relates to a power supply device that generates and supplies a plurality of DC voltages, a power supply control method, and a power supply control program.
一般に、複数のＤＣ(Direct Current)電源を備える電源装置において、アナログ回路により各ＤＣ電源の出力が制御されていた。しかし、アナログ回路によるＤＣ電源の制御は、使用状況の変化に応じて変更を加えたい場合に、回路構成を変更する必要があり、システム担当者の負担が大きい。そのため昨今は、各ＤＣ電源をデジタル制御するデジタル制御電源装置が普及している（例えば、特許文献１、２）。
Generally, in a power supply device having a plurality of DC (Direct Current) power supplies, the output of each DC power supply is controlled by an analog circuit. However, the control of the DC power supply by the analog circuit needs to change the circuit configuration when it is desired to change it according to the change in the usage situation, and this imposes a heavy burden on the person in charge of the system. Therefore, recently, digital control power supply apparatuses that digitally control each DC power supply have become widespread (for example,
特許文献１に記載の発明は、プロセッサを備える構成を前提とし、それぞれＤＣ出力を生成する複数の電源回路と、上記複数の電源回路の各出力に係わるパラメータをそれぞれデジタルデータに変換する変換手段とを有する。変換手段により得られたデジタルデータに基づいて複数の電源回路の出力を制御する処理をプロセッサに実行させるものである。
The invention described in
特許文献２に記載の発明は、プロセッサを備える構成を前提とし、デジタル制御回路部の出力を監視し、前記電源制御対象装置内の負荷が変化しないと判定されたとき、前記デジタル御御回路部内のプロセッサの動作を停止させるものである。 The invention described in Patent Document 2 presupposes a configuration including a processor, monitors the output of the digital control circuit unit, and when it is determined that the load in the power control target device does not change, the digital control circuit unit The operation of the processor is stopped.
ここで、ＬＳＩ(Large-Scale Integrated circuit)の電源はコア電源、ＩＯ(Input Output)電源等複数の異なる電圧のＤＣ電源が必要となっている。また複数電源を使用する素子は、各素子に対する電源の投入順序を守らないと正常に動作しない。そのため、入力電源から異なる複数の供給電源を生成する電源装置において、供給電源の立ち上げ順番をコントロールすることが行われている。 Here, the power source of the LSI (Large-Scale Integrated circuit) requires a plurality of different voltage DC power sources such as a core power source and an IO (Input Output) power source. In addition, an element using a plurality of power supplies does not operate normally unless the power-on sequence for each element is observed. Therefore, in the power supply device that generates a plurality of different power supplies from the input power supply, the order of starting the power supplies is controlled.
特に、プリンタ、スキャナ、ファクシミリ及び出力用紙の後処理機能等を有する画像処理装置等、複数の機能を有する装置のコントローラにおいて必須の技術となっている。このような装置においては、夫々の機能を実現するデバイス毎に夫々の供給電源の立ち上がる順番が細かく規定されており、規定された順番とは異なる順番で電源立ち上げが実行された場合、電源の回りこみ等の発生によってデバイスに不具合が生じる可能性がある。
また、省電力が要求される中で、デバイス毎に必要なタイミングで必要な電力を供給したり、デバイスが省電力モードを持ったりすることで必要な電力が変化するため、それらデバイスの動作に対応した電力供給が必要となっている。
In particular, it is an indispensable technique for a controller of a device having a plurality of functions such as a printer, a scanner, a facsimile, and an image processing device having a post-processing function for output paper. In such an apparatus, the order in which each power supply is started up is defined in detail for each device that realizes each function. There is a possibility that a malfunction may occur in the device due to the occurrence of wraparound.
In addition, while power saving is required, the necessary power changes by supplying the required power at the required timing for each device or by having the device in the power saving mode. A corresponding power supply is required.
デジタル技術が急速に進歩し、プロセッサの性能が飛躍的に向上したことで、低価格で高性能のプロセッサを容易に入手できるようになった。これにより、プロセッサを備える構成を前提とし、それぞれＤＣ出力を生成する複数の電源回路と、複数の電源回路の各出力に係わるパラメータをそれぞれデジタルデータに変換する変換手段とを有し、変換手段により得られたデジタルデータに基づいて複数の電源回路の出力を制御する処理をプロセッサに実行させるデジタル制御電源が現実的となってきた。 The rapid advancement of digital technology and the dramatic improvement in processor performance has made it easier to obtain high-performance processors at a low price. Thus, on the premise of a configuration including a processor, each of the plurality of power supply circuits for generating a DC output and a conversion unit for converting each parameter related to each output of the plurality of power supply circuits into digital data are provided. A digital control power supply that makes a processor execute a process of controlling outputs of a plurality of power supply circuits based on the obtained digital data has become practical.
ところで、特許文献１に記載の発明によれば、プロセッサの処理により複数電源を制御することが可能となる。しかしプロセッサが消費する電力は一定であり、出力電力が小さい状態ではプロセッサの消費電力が大きな損失となり、電力変換効率が下がるという課題があった。
By the way, according to the invention described in
また、特許文献２に記載の発明によれば、負荷が変化しないと判定されたとき、デジタル御御回路部内のプロセッサの動作を停止することで、演算部の低消費電力化を実現している。しかし、複数電源を制御する場合には、全ての電源の負荷が変化しないと判定した場合のみプロセッサの動作を停止することになり、その他の状態では低消費電力化ができないという課題があった。 Further, according to the invention described in Patent Document 2, when it is determined that the load does not change, the operation of the processor in the digital control circuit unit is stopped, thereby realizing low power consumption of the arithmetic unit. . However, in the case of controlling a plurality of power supplies, there is a problem that the operation of the processor is stopped only when it is determined that the loads of all the power supplies do not change, and the power consumption cannot be reduced in other states.
そこで、本発明の目的は、出力状態に応じた高い電力変換効率を得ることが可能な電源装置、電源制御方法、及び電源制御プログラムを提供することにある。 Accordingly, an object of the present invention is to provide a power supply device, a power supply control method, and a power supply control program capable of obtaining high power conversion efficiency according to the output state.
上記課題を解決するため、請求項１に係る発明は、複数のデジタル制御電源部と、前記デジタル制御電源部を制御するシーケンス制御部と、前記複数のデジタル制御電源部の出力設定に関する制御情報であるシーケンスデータ、及びプロセッサ動作周波数制御データが格納された記憶部と、複数のデジタル制御電源部のフィードバック制御処理、及びシーケンス制御処理を演算するデジタルプロセッサと、を備えた電源装置において、前記シーケンス制御部による出力状態に応じて前記デジタルプロセッサの動作周波数を制御するようにしたことを特徴とする。
In order to solve the above-mentioned problem, the invention according to
本発明によれば、出力状態に応じた高い電力変換効率を得ることが可能となる。 According to the present invention, it is possible to obtain high power conversion efficiency according to the output state.
以下、図面を参照して本発明の実施の形態について説明する。
＜概 要＞
デジタル制御電源装置は、主にデジタル制御電源部と、シーケンス制御部とを有し、シーケンス制御部がデジタル電源部をコントロールする。シーケンス部ではイベントが発生したときに、イベント条件データと、各イベントに対して対応する複数の各デジタル制御電源部の立ち上がり・立ち下がり制御を記述した各電源ＯＮ／ＯＦＦ制御データによりデジタル制御電源部をコントロールする。同時にシーケンス制御部はプロセッサクロック制御部にクロック情報を出力し、プロセッサクロック制御部はクロック情報によりプロセッサクロック部のクロック周波数を変更する。デジタルプロセッサは変更されたクロック周波数で動作する。
Embodiments of the present invention will be described below with reference to the drawings.
<Overview>
The digital control power supply device mainly includes a digital control power supply unit and a sequence control unit, and the sequence control unit controls the digital power supply unit. When an event occurs in the sequence unit, the digital control power supply unit uses event condition data and each power ON / OFF control data describing the rising / falling control of each digital control power supply unit corresponding to each event Control. At the same time, the sequence control unit outputs clock information to the processor clock control unit, and the processor clock control unit changes the clock frequency of the processor clock unit according to the clock information. The digital processor operates at the changed clock frequency.
本デジタル制御電源装置は、本来の動作はデジタルフィードバック処理とシーケンス処理が分かれており、デジタルフィードバック処理はＡＤ変換器のサンプリング周期毎に割込み処理で実施されており、シーケンス処理はシーケンスクロックによってイベント発生を検出する。 In this digital control power supply device, the original operation is divided into digital feedback processing and sequence processing. Digital feedback processing is performed by interrupt processing every sampling cycle of AD converter, and sequence processing generates an event by sequence clock Is detected.
＜実施形態１＞
［構 成］
図１は、電源装置としてのデジタル制御電源装置の一実施の形態に係る構成例を示す図である。
同図に示すデジタル制御電源装置は、コピー機、印刷機、ＦＡＸ、及び複合機等、複数の電源電圧発生回路を有する装置に備えられた電源装置である。
シーケンス制御部１６と、デジタル制御電源部１〜４（２１−１〜２１−４）とを有する。シーケンス制御部１６には、シーケンスクロック１１の出力、シーケンスデータ１２の出力、プロセッサ動作周波数制御データ１３の出力、メモリ書き込み部１４の入力、データメモリ部１５の出力、プロセッサクロック制御部２５の入力、及び各デジタル制御電源装置１〜４（２１−１〜２１−４）の入力が接続されている。メモリ書き込み部１４の出力はデータメモリ部１５の入力に接続されている。
<
[Constitution]
FIG. 1 is a diagram illustrating a configuration example according to an embodiment of a digital control power supply device as a power supply device.
The digital control power supply device shown in FIG. 1 is a power supply device provided in a device having a plurality of power supply voltage generation circuits such as a copier, a printing machine, a FAX, and a multifunction peripheral.
It has a
シーケンスデータ１２は、イベント条件データ１２ａ及び各電源ＯＮ／ＯＦＦ制御データ１２ｂを有する。
不揮発性メモリとしてのデータメモリ部１５は、イベント条件データ１５ａ及び各電源ＯＮ／ＯＦＦ制御データ１５ｂを有する。
The
The
プロセッサクロック制御部２５の出力は、プロセッサクロック部２６の入力に接続され、プロセッサクロック部２６の出力は、デジタルプロセッサ２７の入力に接続されている。
The output of the processor
デジタル制御電源部１（２１−１）は、目標参照電圧データ発生部１７、フィードバック制御部１８、ＡＤ変換部１９、及びコンバータ部２０を有する。フィードバック制御部１８は、誤差検出部１８ａ、補償部１８ｂ、及びＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ:パルス幅変調）信号生成部１８ｃを有する。
デジタル制御電源部１（２１−１）は、シーケンスデータ１２に基づいてシーケンス制御部１６により電源電圧の発生が一括して制御されるよう構成されている。
The digital control power supply unit 1 (21-1) includes a target reference voltage
The digital control power supply unit 1 (21-1) is configured such that the generation of the power supply voltage is collectively controlled by the
目標参照電圧データ発生部１７の入力はシーケンス制御部１６の出力に接続され、目標参照電圧データ発生部１７の出力は誤差検出部１８ａの一方の入力に接続されている。誤差検出部１８ａの出力は補償部１８ｂの入力に接続されており、補償部１８ｂの出力はＰＷＭ信号生成部１８ｃの入力に接続されている。ＰＷＭ信号生成部１８ｃの出力はコンバータ部２９の入力に接続されており、コンバータ部２０からは電圧Ｖ１が出力されるとともに、ＤＣ電圧Ｖ１を出力するとともに、ＡＤ変換部１９の入力に接続される。ＡＤ変換部１９の出力は誤差検出部１８ａの他の入力に接続される。
The input of the target reference voltage
デジタル制御電源部２（２１−２）〜デジタル制御電源部４（２１−４）は、それぞれＤＣ電圧Ｖ２〜ＤＣ電圧Ｖ４を出力するが、デジタル制御電源部１（２１−１）と同様の構成であるので、説明を省略する。 The digital control power supply unit 2 (21-2) to the digital control power supply unit 4 (21-4) output the DC voltage V2 to the DC voltage V4, respectively, but have the same configuration as the digital control power supply unit 1 (21-1). Therefore, explanation is omitted.
複数（図では４回路であるが限定されない）のデジタル制御電源部１〜４（２１−１〜２１−４）は夫々、ＰＷＭ信号がコンバータ部２０に入力され、コンバータ部２０の出力である出力電圧をそれぞれ一定の値に保持する。
A plurality of digital control
［動 作］
次に図１に示したデジタル制御電源装置の動作について図面を参照して説明する。
図５（ａ）は、図１に示したデジタル制御電源装置のデジタル制御電源部の動作を説明するためのフローチャートの一例であり、図５（ｂ）は、図１に示したデジタル制御電源装置のシーケンス制御部の動作を説明するためのフローチャートの一例である。
[Operation]
Next, the operation of the digital control power supply apparatus shown in FIG. 1 will be described with reference to the drawings.
FIG. 5A is an example of a flowchart for explaining the operation of the digital control power supply unit of the digital control power supply device shown in FIG. 1, and FIG. 5B is the digital control power supply device shown in FIG. It is an example of the flowchart for demonstrating operation | movement of this sequence control part.
出力電圧を制御するためのＰＷＭ制御では通常、以下の処理が行われる。
図５（ａ）において、デジタル制御電源部１（２１−１）は、サンプリングクロックが入力されると（Ｓ１０１）、コンバータ部２０の出力電圧をＡＤ変換器１９でデジタルデータに変換し（Ｓ１０２）、目標参照電圧データとの差を誤差検出部１８ａで演算し（Ｓ１０３）、補償部１８ｂでは一般にデジタルフィルタ処理を行い、出力電圧データと目標参照データとの誤差を増幅するとともに、負帰還特性を補償する（Ｓ１０４）。
デジタル制御電源部１（２１−１）は、サンプリングクロックが再入力されたか否かを判断し（Ｓ１０５）、再入力が有る場合（Ｓ１０５／Ｙｅｓ）、ステップＳ１０１に戻り、細流力が無い場合（Ｓ１０５／Ｎｏ）、終了する。
演算された結果のＰＷＭ信号のデューティ値によりＰＷＭ信号生成部１８ｃでＰＷＭ信号が生成され、コンバータ部２０に入力されることで出力電圧Ｖ１を調整する。すなわち、フィードバック制御が実行される。
In the PWM control for controlling the output voltage, the following processing is usually performed.
5A, when the sampling clock is input (S101), the digital control power supply unit 1 (21-1) converts the output voltage of the
The digital control power supply unit 1 (21-1) determines whether or not the sampling clock has been re-input (S105). If there is a re-input (S105 / Yes), the process returns to step S101, where there is no trickle force ( (S105 / No), the process ends.
A PWM signal is generated by the PWM
本実施形態では、デジタル制御電源装置に備わるデジタルプロセッサ２７がこのフィードバック制御を実行する。図１の実施形態では誤差検出部１８ａ、補償部１８ｂ、ＰＷＭ信号生成部１８ｃをまとめてフィードバック制御部１８と呼ぶ。複数のデジタル制御電源部１〜４（２１−１〜２１−４）は同じ構成であり、図１の実施形態では４個のデジタル制御電源部１〜４（２１−１〜２１−４）を示している。
In this embodiment, the
ここで、補償部１８ｂのデジタルフィルタ処理は、一般にＰＩＤ（Ｐｒｏｐｏｔｉｏｎａｌ Ｉｎｔｅｇｒａｌ Ｄｉｆｆｅｒｅｎｔｉａｌ）制御と呼ばれる特性を補償することが知られているが、古典制御のデジタルフィルタ処理以外の現代制御方式を演算することでも良い。尚、「古典制御のデジタルフィルタ処理」とは、古典制御で使用される、ＰＩＤ制御のためのデジタルフィルタ処理、又は古典制御理論による補償器（負帰還安定度の確保）のためのデジタルフィルタ処理を意味する。
Here, the digital filter processing of the
シーケンス制御部１６では複数のデジタル制御電源部１〜４（２１−１〜２１−４）の各出力電圧の立ち上がりや立下りの順序を制御する。出力電圧の立ち上がりは、目標参照電圧データを０から所定の電圧値に変更することで行う。同様に、出力電圧の立ち下がりは、目標参照電圧データを所定の電圧値から０に変更することで行う。各出力電圧の立ち上がりや立下りの順序はシーケンスデータとしてシーケンス制御部１６に入力される。シーケンスデータは立ち上がりや立ち下りのイベントが起きる条件を記述したイベント条件データと、各イベントに対して対応する複数の各デジタル制御電源部１〜４（２１−１〜２１−４）の立ち上がり・立ち下がり制御を記述した各電源ＯＮ／ＯＦＦ制御データで構成される。
The
図５（ｂ）において、シーケンスクロックの間隔でイベント条件データが検索されイベントの発生があるか否かを検出し（Ｓ１１１）、イベントの発生があった場合（Ｓ１１１／Ｙｅｓ）、各電源ＯＮ／ＯＦＦ制御データに従い目標参照電圧データを変更する（Ｓ１１２）。尚、イベントの発生がない場合（Ｓ１１１／Ｎｏ）は待機する。
シーケンス制御部１６の処理もデジタル制御電源部１（２１−１）に備わるデジタルプロセッサ２７が実行する。
In FIG. 5B, event condition data is retrieved at sequence clock intervals to detect whether an event has occurred (S111). If an event has occurred (S111 / Yes), each power ON / OFF The target reference voltage data is changed according to the OFF control data (S112). If no event occurs (S111 / No), the process waits.
The processing of the
イベントの発生により、各デジタル制御電源部のＯＮ／ＯＦＦ状態が変化するが、それに伴ってデジタルプロセッサ２７が行う処理内容が変化する。例えばデジタル制御電源部１〜４（２１−１〜２１−４）のうち１個だけ動作している場合と、全てのデジタル制御電源部１〜４（２１−１〜２１−４）が動作している場合では、フィードバック制御に必要なデジタルフィルタ処理演算量が異なる。又は、スリープ状態に代表される負荷変動が少なくなる状態の場合には、各デジタル制御電源部１〜４（２１−１〜２１−４）のフィードバック制御に必要なデジタルフィルタ処理演算量を少なくすることができる。
デジタルプロセッサ２７は一般に動作周波数に比例した電力を消費する。デジタルプロセッサ２７の動作周波数を、デジタル制御電源部１〜４（２１−１〜２１−４）のＯＮ／ＯＦＦ状態の中で最大のデジタルフィルタ処理演算が可能な動作周波数で固定した場合、一定の電力がデジタルプロセッサ２７で消費されることで一定の電力損失となる。出力電力が大きい状態ではデジタルプロセッサ２７の消費電力が電力変換効率に与える影響は少ない。
Due to the occurrence of an event, the ON / OFF state of each digital control power supply unit changes, and the processing content performed by the
The
しかし、デジタル制御電源部１〜４（２１−１〜２１−４）のうち１個だけ動作している状態や、スリープ状態のようにデジタル制御電源部１〜４（２１−１〜２１−４）の出力電力が小さい場合には、デジタルプロセッサ２７の消費電力の損失の影響が大きくなり、電力変換効率が悪くなる。
However, only one of the digital control
例えば、デジタルプロセッサ２７の固定された動作周波数での消費電力が３００ｍＷの場合で、デジタル制御電源部１〜４（２１−１〜２１−４）のうち１個だけ出力し、かつ、その出力電力が１００ｍＷの場合、コンバータ部２０などの他の損失がゼロであると仮定しても入力電力が４００ｍＷで、出力電力が１００ｍＷとなるため、電力変換効率は２５％となる。
これとは逆に、デジタル制御電源部１〜４（２１−１〜２１−４）が４個出力し、かつ、その出力電力が各々１０Ｗの場合、コンバータ部２０などの他の損失がゼロであると仮定して入力電力が４０．３ｍＷで、出力電力が４０Ｗとなるため、電力変換効率は９９．３％となる。このように出力の状態によって、デジタルプロセッサ２７の消費電力が電力変換効率に与える影響が異なる。
For example, when the power consumption at a fixed operating frequency of the
On the other hand, when four digital control
そのため、シーケンスデータのイベント条件データや各電源部ＯＮ／ＯＦＦ制御データに対応したプロセッサ動作周波数制御データを構成して、各デジタル制御電源部１〜４（２１−１〜２１−４）のＯＮ／ＯＦＦ状態やイベント条件による出力電力モード状態により、シーケンス制御部１６はプロセッサクロック制御部２５にクロック情報を出力し（Ｓ１１３）、プロセッサクロック制御部２５はクロック情報によりプロセッサクロック部２６のクロック周波数を変更する（Ｓ１１４）。
デジタルプロセッサ２７は変更されたクロック周波数で動作する。
Therefore, the processor condition frequency control data corresponding to the event condition data of the sequence data and each power supply unit ON / OFF control data is configured to turn on / off each of the digital control
尚、図１のデジタルプロセッサ処理と記載された破線で囲まれた処理は図中下部に示すデジタルプロセッサ２７が行う処理であり、処理内容と実際のハードウェアとが混在した形で示されている。
1 is a process performed by the
例えば先のデジタル制御電源部１〜４（２１−１〜２１−４）のうち１個だけ出力し、かつ、その出力電力が０．１Ｗの場合、その状態に相当する各デジタル制御電源部１〜４（２１−１〜２１−４）のＯＮ／ＯＦＦ状態やイベント条件に該当するか否か判断し（Ｓ１１５）、該当しない場合は待機し（Ｓ１１５／Ｎｏ）、該当した場合（Ｓ１１５／Ｙｅｓ）、シーケンス制御部１６はイベント条件データや各電源部ＯＮ／ＯＦＦ制御データに対応して各デジタル制御電源部１〜４（２１−１〜２１−４）のシーケンス制御を行うとともに、シーケンス出力状態に対応するプロセッサ動作周波数制御データをリードする（Ｓ１１６）。
この状態はデジタル制御電源部１〜４（２１−１〜２１−４）の出力が１個であり、負荷変動の少ないスリープ状態に該当するため、プロセッサ動作周波数制御データはクロックを１／３０にするクロック情報を出力する。
クロック情報はデジタルプロセッサ２７のクロック周波数でもよく、最大動作クロック周波数の分周比や除数でもよい。また、クロック情報はシーケンスデータ時に対応したデジタルプロセッサ処理量を見積もって構成してもよく、実験で求めても良い。
For example, when only one of the previous digital control
Since this state corresponds to a sleep state in which there is one output of the digital control
The clock information may be a clock frequency of the
シーケンス制御部１６はプロセッサクロック制御部２５にこのクロック情報を出力し（Ｓ１１７）、プロセッサクロック制御部２５はプロセッサクロック部２６の出力であるプロセッサクロック周波数を変更する（Ｓ１１８）。
プロセッサクロック周波数の変更後はステップＳ１１１に戻る。
デジタルプロセッサ２７は変更されたクロックで動作するため消費電力が１／３０になる。コンバータ部２０など他の損失がゼロであると仮定して、先の例のデジタルプロセッサ２７の消費電力が１／３０となり１０ｍＷとなるため、入力電力が１１０ｍＷで、出力電力が１００ｍＷとなり電力変換効率は９１％となり、電力変換効率が大きく改善される。
The
After changing the processor clock frequency, the process returns to step S111.
Since the
＜実施形態２＞
［構 成］
図２に電源装置としてのデジタル制御電源装置の他の実施の形態に係る構成例を示す。
図２に示した実施形態と図１に示した実施形態との相違点は、デジタル制御電源部１〜４（２２−１〜２２−４）が、入力がシーケンス制御部１６に接続され、出力がフィードバック制御部１６に接続されるフィードバック制御ＯＮ／ＯＦＦ部３３を有し、メモリ書き込み部１４及びデータメモリ部１４の代わりに、入力がシーケンス制御部１６に接続された電源部ＯＮ状態数検出部３１と、入力が電源部ＯＮ状態数検出部３１に接続され、出力がシーケンス制御部１６に接続されたプロセッサ動作周波数制御データ３２部とを有する点である。
<Embodiment 2>
[Constitution]
FIG. 2 shows a configuration example according to another embodiment of a digital control power supply device as a power supply device.
The difference between the embodiment shown in FIG. 2 and the embodiment shown in FIG. 1 is that the digital control
［動 作］
図６は、図２に示したデジタル制御電源装置のシーケンス制御部の動作を説明するためのフローチャートの一例である。以下、デジタル制御電源装置のデジタル制御電源部の動作を説明するためのフローチャートは、前述と同様であるため省略する。
[Operation]
FIG. 6 is an example of a flowchart for explaining the operation of the sequence control unit of the digitally controlled power supply apparatus shown in FIG. Hereinafter, the flowchart for explaining the operation of the digital control power supply unit of the digital control power supply apparatus is the same as that described above, and is omitted.
図２に示した実施形態では、イベントの発生が有るか否かを判定し（Ｓ２０１）、イベントの発生が無い場合は待機し（Ｓ２０１／Ｎｏ）、イベントの発生が有る場合（Ｓ２０１／Ｙｅｓ）、目標参照電圧データを変更する（Ｓ２０２）。
シーケンス制御部１６はプロセッサクロック制御部２５にクロック情報を出力する（Ｓ２０３）。
プロセッサクロック制御部２５はクロック情報によりプロセッサクロック部のクロック周波数を変更する（Ｓ２０４）。
デジタル制御電源部１〜４（２２−１〜２２−４）の出力電圧が所定の条件に該当するか否かを判定し（Ｓ２０５）、該当しない場合は待機し（Ｓ２０５／Ｎｏ）、該当する場合は（Ｓ２０５／Ｙｅｓ）、ステップＳ２０６に進む。
シーケンス制御部１６は、シーケンスデータのイベント条件データや各電源部ＯＮ／ＯＦＦ制御データに対応して、各電源ＯＮ／ＯＦＦ制御データから電源動作をＯＦＦするデジタル制御電源部１〜４（２２−１〜２２−４）に対して、フィードバック制御ＯＮ／ＯＦＦ部３３によりフィードバック制御部１８の動作を停止する（Ｓ２０６）。
フィードバック制御部１８の処理はデジタルプロセッサ２７で処理されるため、本実施形態のようにフィードバック制御部１８が複数ある場合、デジタル制御電源部１（２２−１）のフィードバック制御処理を実施し、次にデジタル制御電源部２（２２−２）のフィードバック制御処理を実施する、というように順次処理する（Ｓ２０７）。
In the embodiment shown in FIG. 2, it is determined whether or not an event has occurred (S201). If no event has occurred, the process waits (S201 / No), and if an event has occurred (S201 / Yes). Then, the target reference voltage data is changed (S202).
The
The processor
It is determined whether or not the output voltage of the digital control
The
Since the processing of the
そのため、フィードバック制御ＯＮ／ＯＦＦ部３３によりフィードバック制御部１８の動作を停止することは、該当するフィードバック制御処理を実施しないことであり、デジタルプロセッサ２７のプログラム的には該当するフィードバック制御プログラムを実行しないようプログラムを制御する（ジャンプ命令やブランチ命令などでプログラムフローを制御する）事である。
フィードバック制御処理を実施しないことでデジタルプロセッサ２７の処理量が小さくなる。
Therefore, stopping the operation of the
By not performing the feedback control process, the processing amount of the
次に、シーケンス制御部１６は電源部ＯＮ／ＯＦＦ状態を電源部ＯＮ状態数検出部３１に出力する（Ｓ２０８）。
電源部ＯＮ状態数検出部３１はフィードバック制御処理を行っている電源部の数をプロセッサ動作周波数制御データ部３２に出力する（Ｓ２０９）。
プロセッサ動作周波数制御データ部３２は、フィードバック制御処理を行っている電源部の数に対応したクロック情報を出力し（Ｓ２１０）、シーケンス制御部１６はプロセッサクロック制御部にクロック情報を出力し（Ｓ２１１）、プロセッサクロック制御部２５はクロック情報によりプロセッサクロック部２６のクロック周波数を変更する（Ｓ２１２）。
デジタルプロセッサ２７は変更されたクロック周波数で動作する（Ｓ２１３）。
本実施形態では電源部ＯＮ状態数に対応した動作周波数でデジタルプロセッサ２７が動作することでデジタルプロセッサ２７の消費電力を下げることが可能となり、図１の実施形態と同様に電力変換効率が改善される。
Next, the
The power supply unit ON state
The processor operating frequency
The
In the present embodiment, the
＜実施形態３＞
［構 成］
図３に、電源装置としてのデジタル制御電源装置の他の実施の形態に係る構成例を示す。
図３に示した実施形態と図１に示した実施形態との相違点は、デジタル制御電源部１〜４（２３−１〜２３−４）が、入力がシーケンス制御部１６に接続され出力がＡＤ変換部１９に接続されたサンプリング周波数制御部４３を有し、メモリ書き込み部１４及びデータメモリ部１５の代わりに、入力がシーケンス制御部１６に接続されたサンプリング周波数検出部４１と、入力がサンプリング周波数検出部４１に接続され、出力がシーケンス制御部１６に接続されたプロセッサ動作周波数制御データ部４２と、を有する点である。
<Embodiment 3>
[Constitution]
FIG. 3 shows a configuration example according to another embodiment of a digital control power supply device as a power supply device.
The difference between the embodiment shown in FIG. 3 and the embodiment shown in FIG. 1 is that the digital control
［動 作］
図７は、図３に示したデジタル制御電源装置のシーケンス制御部の動作を説明するためのフローチャートの一例である。
図３の実施形態では、イベントの発生が有るか否かを判定し（Ｓ３０１）、イベントの発生が無い場合は待機し（Ｓ３０１／Ｎｏ）、イベントの発生が有る場合（Ｓ３０１／Ｙｅｓ）、目標参照電圧データを変更する（Ｓ３０２）。
シーケンス制御部１６はプロセッサクロック制御部２５にクロック情報を出力する（Ｓ３０３）。
プロセッサクロック制御部２５はクロック情報によりプロセッサクロック部のクロック周波数を変更する（Ｓ３０４）。
デジタル制御電源部１〜４（２２−１〜２２−４）の出力電圧が所定の条件に該当するか否かを判定し（Ｓ３０５）、該当しない場合は待機し（Ｓ３０５／Ｎｏ）、該当する場合は（Ｓ３０５／Ｙｅｓ）、ステップＳ３０６に進む。
シーケンス制御部１６はシーケンスデータのイベント条件データや各電源部ＯＮ／ＯＦＦ制御データに対応して、スリープモードのように負荷変動が小さくなる状態になっているデジタル制御電源部１〜４（２３−１〜２３−４）に対し、サンプリング周波数制御部４３の指示でＡＤ変換器１９のサンプリング周波数を変更する（Ｓ３０６）。
[Operation]
FIG. 7 is an example of a flowchart for explaining the operation of the sequence control unit of the digitally controlled power supply apparatus shown in FIG.
In the embodiment of FIG. 3, it is determined whether or not an event has occurred (S301). If no event has occurred, the process waits (S301 / No), and if an event has occurred (S301 / Yes), the target The reference voltage data is changed (S302).
The
The processor
It is determined whether or not the output voltage of the digital control
The
Ａｄ変換器１９のサンプリング周波数が高いほど負荷変動に対する応答性能が早くなる。しかし、スリープモードのように負荷変動が小さく、かつ出力電力が小さくなるモードでは、デジタルプロセッサ２７の消費電力の影響が大きくなる。そのため、ＡＤ変換器１９のサンプリング周波数を低くしてフィードバック制御処理演算量を小さくする（Ｓ３０７）。
The higher the sampling frequency of the
フィードバック制御処理演算量はＡＤ変換器１９のサンプリング周波数に比例しているため、ＡＤ変換器１９のサンプリング周波数を１／１０にすることでフィードバック制御処理演算量も約１／１０となり、デジタルプロセッサ動作周波数も約１／１０に変更でき、デジタルプロセッサ２７の消費電力を下げることができる。
Since the amount of feedback control processing calculation is proportional to the sampling frequency of the
ＡＤ変換器１９のサンプリング周波数を変更することで、サンプリング周波数検出部４１が変更されたサンプリング周波数の情報をプロセッサ動作周波数制御データ部４２に入力し（Ｓ３０８）、プロセッサ動作周波数制御データ部４２から対応するクロック情報を出力し（Ｓ３０９）、シーケンス制御部１６はプロセッサクロック制御部にクロック情報を出力する。
By changing the sampling frequency of the
プロセッサクロック制御部１６はクロック情報によりプロセッサクロック部２６のクロック周波数を変更する（Ｓ３１０）。
デジタルプロセッサ２７は変更されたクロック周波数で動作する（Ｓ３１１）。
本実施形態では変更したＡＤ変換器１９のサンプリング周波数に対応した動作周波数でデジタルプロセッサ２７が動作することでデジタルプロセッサ２７の消費電力を下げることが可能となり、図１の実施形態と同様に電力変換効率が改善される。
The processor
The
In the present embodiment, the
＜実施形態４＞
［構 成］
図４に電源装置としてのデジタル制御電源装置の他の実施の形態に係る構成例を示す。
図４に示した実施の形態と図１に示した実施の形態との相違点は、デジタル制御電源部１〜４（２４−１〜２４−４）が、入力がシーケンス制御部１６に接続され出力が補償部１８ｂに接続されたフィルタ係数制御部５１と、入力がシーケンス制御部１６に接続され出力がＡＤ変換部１９に接続されたサンプリング周波数制御部５２と、を有し、メモリ書き込み部１４及びデータメモリ部１５の代わりに、入力がシーケンス制御部１６に接続されたサンプリング周波数検出部４１と、入力がサンプリング周波数検出部４１に接続され、出力がシーケンス制御部１６に接続されたプロセッサ動作周波数制御データ部４２と、を有する点である。
<Embodiment 4>
[Constitution]
FIG. 4 shows a configuration example according to another embodiment of a digital control power supply device as a power supply device.
The difference between the embodiment shown in FIG. 4 and the embodiment shown in FIG. 1 is that digital control
［動 作］
図８は、図４に示したデジタル制御電源装置のシーケンス制御部の動作を説明するためのフローチャートの一例である。
図４に示した実施形態では、イベントの発生が有るか否かを判定し（Ｓ４０１）、イベントの発生が無い場合は待機し（Ｓ４０１／Ｎｏ）、イベントの発生が有る場合（Ｓ４０１／Ｙｅｓ）、目標参照電圧データを変更する（Ｓ４０２）。
シーケンス制御部１６はプロセッサクロック制御部２５にクロック情報を出力する（Ｓ４０３）。
プロセッサクロック制御部２５はクロック情報によりプロセッサクロック部のクロック周波数を変更する（Ｓ４０４）。
デジタル制御電源部１〜４（２２−１〜２２−４）の出力電圧が所定の条件に該当するか否かを判定し（Ｓ４０５）、該当しない場合は待機し（Ｓ４０５／Ｎｏ）、該当する場合は（Ｓ４０５／Ｙｅｓ）、ステップＳ３０６に進む。
シーケンス制御部１６はシーケンスデータのイベント条件データや各電源部ＯＮ／ＯＦＦ制御データに対応して、スリープモードのように負荷変動が小さくなる状態になっているデジタル制御電源部に対し、サンプリング周波数制御部の指示でＡＤ変換器１９のサンプリング周波数を変更するとともに補償部１８ｂのフィルタ係数を変更する（Ｓ４０６）。
[Operation]
FIG. 8 is an example of a flowchart for explaining the operation of the sequence control unit of the digitally controlled power supply apparatus shown in FIG.
In the embodiment shown in FIG. 4, it is determined whether or not an event has occurred (S401). If no event has occurred, the process waits (S401 / No), and if an event has occurred (S401 / Yes). Then, the target reference voltage data is changed (S402).
The
The processor
It is determined whether or not the output voltage of the digital control
The
補償部１８ｂのフィルタ特性はフィードバック制御部１８による負帰還特性を安定にするために決められているが、ＡＤ変換器１９のサンプリング周波数が低くなると最適なフィルタ特性が変化する。そのため、ＡＤ変換器１９のサンプリング周波数を変更するとともに、サンプリング周波数に対応したフィルタ係数に変更することで、安定した負帰還特性が得られる。
The filter characteristic of the
ＡＤ変換器１９のサンプリング周波数とフィルタ係数制御部５１の指示で補償部１８ｂのデジタルフィルタ係数を変更し、サンプリング周波数検出部が変更されたサンプリング周波数の情報をプロセッサ動作周波数制御データ部４２に入力し（Ｓ４０７）、プロセッサ動作周波数制御データから対応するクロック情報が出力し（Ｓ４０８）、シーケンス制御部はプロセッサクロック制御部にクロック情報を出力し（Ｓ４０９）、プロセッサクロック制御部はクロック情報によりプロセッサクロック部のクロック周波数を変更する（Ｓ４１０）。
デジタルプロセッサ２７は変更されたクロック周波数で動作する（Ｓ４１１）。
本実施形態では変更したＡＤ変換器１９のサンプリング周波数に対応した動作周波数でデジタルプロセッサ２７が動作することでデジタルプロセッサ２７の消費電力を下げることが可能となり、図１の実施形態と同様に電力変換効率が改善される。
The sampling frequency of the
The
In the present embodiment, the
尚、図１に示したシーケンスデータとプロセッサ動作周波数制御データ部とを不揮発性メモリに記憶してもよい。電源装置が起動されたときには不揮発性メモリ部からシーケンスデータとプロセッサ動作周波数制御データとを読み出してシーケンス制御を行う。また、不揮発性メモリに記憶されるデータをシーケンス制御部１６からメモリ書き込み部１４を通して書き込むことにより、シーケンスデータとプロセッサ動作周波数制御データとを変更することができる。
Note that the sequence data and the processor operating frequency control data section shown in FIG. 1 may be stored in a nonvolatile memory. When the power supply device is activated, the sequence data and the processor operating frequency control data are read from the non-volatile memory unit and the sequence control is performed. In addition, the sequence data and the processor operating frequency control data can be changed by writing the data stored in the nonvolatile memory from the
＜プログラム＞
以上で説明した本発明に係るデジタル電源制御装置は、コンピュータで処理を実行させる電源制御プログラムによって実現されている。コンピュータとしては、例えばパーソナルコンピュータやワークステーションなどの汎用的なものが挙げられるが、本発明はこれに限定されるものではない。よって、一例として、プログラムにより本発明を実現する場合の説明を以下で行う。
<Program>
The digital power supply control apparatus according to the present invention described above is realized by a power supply control program that causes a computer to execute processing. Examples of the computer include general-purpose computers such as personal computers and workstations, but the present invention is not limited to this. Therefore, as an example, a case where the present invention is realized by a program will be described below.
例えば、
複数のデジタル制御電源部と、デジタル制御電源部を制御するシーケンス制御部と、複数のデジタル制御電源部の出力設定に関する制御情報であるシーケンスデータ、及びプロセッサ動作周波数制御データが格納された記憶部と、複数のデジタル制御電源部のフィードバック制御処理、及びシーケンス制御処理を演算するデジタルプロセッサと、を備えた電源装置を制御する電源制御プログラムにおいて、
デジタル制御電源部のコンピュータに、
シーケンス制御部は、イベントが発生したときに、イベント条件データと、各イベントに対して対応する複数の各デジタル制御電源部の立ち上がり・立ち下がり制御を記述した各電源ＯＮ／ＯＦＦ制御データによりデジタル制御電源部を制御する手順、
シーケンス制御部は、プロセッサクロック制御部にクロック情報を出力する手順、
プロセッサクロック制御部は、クロック情報によりプロセッサクロック部のクロック周波数を変更する手順、
デジタルプロセッサは、変更されたプロセッサクロック部のクロック周波数で動作する手順、
を実行させる電源制御プログラムが挙げられる。
For example,
A plurality of digital control power supply units, a sequence control unit that controls the digital control power supply units, a sequence data that is control information relating to output settings of the plurality of digital control power supply units, and a storage unit that stores processor operating frequency control data; In a power supply control program for controlling a power supply device including a digital processor that calculates feedback control processing and sequence control processing of a plurality of digital control power supply units,
To computer of digital control power supply part,
When an event occurs, the sequence control unit digitally controls the event condition data and the power ON / OFF control data describing the rise / fall control of each of the plurality of digital control power supply units corresponding to each event Procedures for controlling the power supply,
The sequence control unit outputs the clock information to the processor clock control unit,
The processor clock control unit is a procedure for changing the clock frequency of the processor clock unit according to the clock information,
The procedure for the digital processor to operate at the changed clock frequency of the processor clock part,
A power supply control program for executing
これにより、プログラムが実行可能なコンピュータ環境さえあれば、どこにおいても本発明に係る電源装置を実現することができる。 Thus, the power supply apparatus according to the present invention can be realized anywhere as long as there is a computer environment capable of executing the program.
＜記憶媒体＞
このようなプログラムは、コンピュータに読み取り可能な記憶媒体に記憶されていてもよい。
ここで、記憶媒体としては、例えば、ＣＤ−ＲＯＭ（Compact Disc Read Only Memory）、フレキシブルディスク（ＦＤ）、ＣＤ−Ｒ（CD Recordable）などのコンピュータで読み取り可能な記憶媒体、フラッシュメモリ、ＲＡＭ（Random Access Memory）、ＲＯＭ（Read Only Memory）、ＦｅＲＡＭ（強誘電体メモリ）等の半導体メモリやＨＤＤ（Hard Disc Drive）が挙げられる。
<Storage medium>
Such a program may be stored in a computer-readable storage medium.
Here, examples of the storage medium include a computer-readable storage medium such as a CD-ROM (Compact Disc Read Only Memory), a flexible disk (FD), and a CD-R (CD Recordable), a flash memory, and a RAM (Random). Examples include semiconductor memories such as Access Memory (ROM), Read Only Memory (ROM), and FeRAM (ferroelectric memory), and HDD (Hard Disc Drive).
＜作用効果＞
複数のデジタル制御電源部のフィードバック制御処理とシーケンス制御処理をデジタルプロセッサで演算するデジタル制御電源装置において、出力状態に応じたデジタルプロセッサ動作周波数に変更することで、出力状態に応じた高い電力変換効率を獲得することが可能となる。
すなわち、本実施形態によれば、出力状態に応じたデジタルプロセッサ動作周波数に変更することで、出力状態に応じた高い電力変換効率を得ることが可能となる。
<Effect>
High power conversion efficiency according to the output state by changing the digital processor operating frequency according to the output state in the digital control power supply device that calculates the feedback control processing and sequence control processing of multiple digital control power supply units with the digital processor Can be earned.
That is, according to the present embodiment, it is possible to obtain high power conversion efficiency according to the output state by changing to the digital processor operating frequency according to the output state.
尚、上述した実施の形態は、本発明の好適な実施の形態の一例を示すものであり、本発明はそれに限定されることなく、その要旨を逸脱しない範囲内において、種々変形実施が可能である。 The above-described embodiment shows an example of a preferred embodiment of the present invention, and the present invention is not limited thereto, and various modifications can be made without departing from the scope of the invention. is there.
１１ シーケンスクロック
１２ シーケンスデータ
１２ａ、１５ａ イベント条件データ
１２ｂ、１５ｂ 各電源ＯＮ／ＯＦＦ制御データ
１３ プロセッサ動作周波数制御データ
１４ メモリ書き込み部
１５ データメモリ部
１６ シーケンス制御部
１７ 目標参照データ発生部
１８ フィードバック制御部
１９ ＡＤ変換部
２０ コンバータ部
２１−１〜２１−４、２２−１〜２２−４、２３−１〜２３−４、２４−１〜２４−４ デジタル制御電源部
２５ プロセッサクロック制御部
２６ プロセッサクロック部
２７ デジタルプロセッサ
３１ 電源部ＯＮ状態数検出部
３２ プロセッサ動作周波数制御データ部
３３ フィードバック制御ＯＮ／ＯＦＦ部
４１ サンプリング周波数検出部
４２ プロセッサ動作周波数制御データ部
４３、５２ サンプリング周波数制御部
５１ フィルタ係数制御部
11
Claims (8)
前記シーケンス制御部による出力状態に応じて前記デジタルプロセッサの動作周波数を制御するようにしたことを特徴とする電源装置。 A plurality of digital control power supply units, a sequence control unit that controls the digital control power supply units, a sequence data that is control information related to output settings of the plurality of digital control power supply units, and a memory that stores processor operating frequency control data And a digital processor that computes feedback control processing and sequence control processing of a plurality of digital control power supply units,
The power supply apparatus characterized by controlling the operating frequency of the said digital processor according to the output state by the said sequence control part.
前記シーケンス制御部は、イベントが発生した時に、イベント条件データと、各イベントに対して対応する複数の各デジタル制御電源部の立ち上がり・立ち下がり制御を記述した各電源ＯＮ／ＯＦＦ制御データにより前記デジタル制御電源部を制御し、
前記シーケンス制御部は、プロセッサクロック制御部にクロック情報を出力し、
前記プロセッサクロック制御部は、クロック情報によりプロセッサクロック部のクロック周波数を変更し、
デジタルプロセッサは、変更された前記プロセッサクロック部のクロック周波数で動作することを特徴とする電源制御方法。 A plurality of digital control power supply units, a sequence control unit that controls the digital control power supply units, a sequence data that is control information related to output settings of the plurality of digital control power supply units, and a memory that stores processor operating frequency control data And a digital processor that calculates a feedback control process of a plurality of digital control power supply units and a sequence control process.
When an event occurs, the sequence control unit uses the event condition data and the power ON / OFF control data describing the rise / fall control of each of the plurality of digital control power supply units corresponding to each event. Control the control power supply,
The sequence control unit outputs clock information to the processor clock control unit,
The processor clock control unit changes the clock frequency of the processor clock unit according to clock information,
The digital processor operates at the changed clock frequency of the processor clock unit.
前記デジタル制御電源部のコンピュータに、
前記シーケンス制御部は、イベントが発生した時に、イベント条件データと、各イベントに対して対応する複数の各デジタル制御電源部の立ち上がり・立ち下がり制御を記述した各電源ＯＮ／ＯＦＦ制御データにより前記デジタル制御電源部を制御する手順、
前記シーケンス制御部は、プロセッサクロック制御部にクロック情報を出力する手順、
前記プロセッサクロック制御部は、クロック情報によりプロセッサクロック部のクロック周波数を変更する手順、
デジタルプロセッサは、変更された前記プロセッサクロック部のクロック周波数で動作する手順、
を実行させることを特徴とする電源制御プログラム。 A plurality of digital control power supply units, a sequence control unit that controls the digital control power supply units, a sequence data that is control information related to output settings of the plurality of digital control power supply units, and a memory that stores processor operating frequency control data A power supply control program for controlling a power supply device including a digital processor for calculating a feedback control process of a plurality of digital control power supply units and a sequence control process,
In the computer of the digital control power supply unit,
When an event occurs, the sequence control unit uses the event condition data and the power ON / OFF control data describing the rise / fall control of each of the plurality of digital control power supply units corresponding to each event. Procedure for controlling the control power supply,
The sequence control unit outputs a clock information to the processor clock control unit,
The processor clock control unit changes the clock frequency of the processor clock unit according to clock information,
The digital processor operates at the changed clock frequency of the processor clock unit;
The power supply control program characterized by performing this.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012158404A JP2014023235A (en) | 2012-07-17 | 2012-07-17 | Power supply device, power supply control method, and power supply control program |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012158404A JP2014023235A (en) | 2012-07-17 | 2012-07-17 | Power supply device, power supply control method, and power supply control program |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2014023235A true JP2014023235A (en) | 2014-02-03 |
Family
ID=50197574
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012158404A Pending JP2014023235A (en) | 2012-07-17 | 2012-07-17 | Power supply device, power supply control method, and power supply control program |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2014023235A (en) |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06319260A (en) * | 1993-04-30 | 1994-11-15 | Nippon Steel Corp | Switching power supply apparatus |
| JPH11272344A (en) * | 1998-03-20 | 1999-10-08 | Fujitsu Ltd | Power supply device and method for controlling power supply circuit |
| US20040130302A1 (en) * | 2003-01-03 | 2004-07-08 | Predrag Ostojic | Programmable multiple output dc-dc isolated power supply |
| JP2005020886A (en) * | 2003-06-26 | 2005-01-20 | Fuji Photo Film Co Ltd | Switching power supply device and electronic apparatus |
| JP2006107127A (en) * | 2004-10-05 | 2006-04-20 | Nec Electronics Corp | Semiconductor integrated circuit device |
| JP2008146189A (en) * | 2006-12-07 | 2008-06-26 | Renesas Technology Corp | Power source system |
| JP2008192124A (en) * | 2006-07-25 | 2008-08-21 | Univ Nagoya | Arithmetic processing unit |
| JP2010017022A (en) * | 2008-07-04 | 2010-01-21 | Nec Electronics Corp | Power supply controller |
| JP2010524417A (en) * | 2007-03-30 | 2010-07-15 | インティヴェーション ホールディング ビー．ヴィ． | Pulse width controlled DC-DC converter with pulse width period control to affect power consumption |
-
2012
- 2012-07-17 JP JP2012158404A patent/JP2014023235A/en active Pending
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06319260A (en) * | 1993-04-30 | 1994-11-15 | Nippon Steel Corp | Switching power supply apparatus |
| JPH11272344A (en) * | 1998-03-20 | 1999-10-08 | Fujitsu Ltd | Power supply device and method for controlling power supply circuit |
| US20040130302A1 (en) * | 2003-01-03 | 2004-07-08 | Predrag Ostojic | Programmable multiple output dc-dc isolated power supply |
| JP2005020886A (en) * | 2003-06-26 | 2005-01-20 | Fuji Photo Film Co Ltd | Switching power supply device and electronic apparatus |
| JP2006107127A (en) * | 2004-10-05 | 2006-04-20 | Nec Electronics Corp | Semiconductor integrated circuit device |
| JP2008192124A (en) * | 2006-07-25 | 2008-08-21 | Univ Nagoya | Arithmetic processing unit |
| JP2008146189A (en) * | 2006-12-07 | 2008-06-26 | Renesas Technology Corp | Power source system |
| JP2010524417A (en) * | 2007-03-30 | 2010-07-15 | インティヴェーション ホールディング ビー．ヴィ． | Pulse width controlled DC-DC converter with pulse width period control to affect power consumption |
| JP2010017022A (en) * | 2008-07-04 | 2010-01-21 | Nec Electronics Corp | Power supply controller |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5175642B2 (en) | Power control device | |
| TWI486756B (en) | Resonant power management architectures | |
| JP6113538B2 (en) | Control device, control method, program, and semiconductor device | |
| JP2013149093A (en) | Control device, control method, program, and electronic apparatus | |
| JP5516599B2 (en) | Power supply | |
| KR20120124528A (en) | Voltage converter and power management device including the same | |
| KR20040081301A (en) | Power economizing computing apparatus and method for the same, and power economizing computing program and program product for the same | |
| JP2009230670A (en) | Processor system | |
| JP2014029642A (en) | System and electronic apparatus | |
| JP2011022559A (en) | Image forming apparatus, return processing method, and program | |
| US11301026B2 (en) | Information processing apparatus having volatile memory used to cache write data to nonvolatile memory, power supply method therefor, and storage medium storing program therefor | |
| JP2012173744A (en) | Processing device | |
| JP2014023235A (en) | Power supply device, power supply control method, and power supply control program | |
| JP6205956B2 (en) | Power supply, electronic device and system | |
| US20220329149A1 (en) | Power supply with haystack efficiency | |
| JP2011081603A (en) | Power controller, image forming device, power control method and power control program | |
| KR101499304B1 (en) | Information processing apparatus and control method of information processing apparatus | |
| JP2004295450A (en) | Processor, and clock frequency decision method and supply voltage decision method for the processor | |
| JP2008157837A (en) | Battery residual capacity detector and portable terminal device | |
| JP2014186522A (en) | Calculation system, and power management method therein | |
| KR100936765B1 (en) | Apparatus and metod for noise mitigation of dynamic power management processor | |
| JP2008114571A (en) | Controller and data processor | |
| JP2015061474A (en) | Power control device and electronic apparatus | |
| JP2004295876A5 (en) | ||
| JP2004295876A (en) | Electric power saving arithmetic unit and its method, and electric power saving operation program and its recording medium |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150616 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160407 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160510 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160708 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20161216 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170131 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20170808 |