JP2014022857A - 半導体集積回路およびその動作方法 - Google Patents
半導体集積回路およびその動作方法 Download PDFInfo
- Publication number
- JP2014022857A JP2014022857A JP2012158289A JP2012158289A JP2014022857A JP 2014022857 A JP2014022857 A JP 2014022857A JP 2012158289 A JP2012158289 A JP 2012158289A JP 2012158289 A JP2012158289 A JP 2012158289A JP 2014022857 A JP2014022857 A JP 2014022857A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- period
- analog
- circuit
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
【課題】高速化された固体撮像デバイスの短縮された輝度信号期間に対応すること。
【解決手段】半導体集積回路2は相関二重サンプリング回路21とアナログ・デジタル変換器22を具備し、回路21はアナログ信号処理回路211と差動増幅器Ampを含む。フィードスルー期間にはアナログ信号処理回路211はフィードスルー期間信号レベルをサンプリングしてその後にホールドする。輝度信号期間に、相関二重サンプリング回路21はイメージセンサ出力信号の輝度信号レベルをサンプリングする。リセット期間にアナログ信号処理回路211はホールドしたフィードスルー期間信号レベルを差動増幅器Ampの入力端子に供給して、アナログ信号処理回路211から供給されるフィードスルー期間信号レベルと輝度信号期間にサンプリングされた輝度信号レベルとの差電圧が差動増幅器Ampによって増幅される。
【選択図】図1
【解決手段】半導体集積回路2は相関二重サンプリング回路21とアナログ・デジタル変換器22を具備し、回路21はアナログ信号処理回路211と差動増幅器Ampを含む。フィードスルー期間にはアナログ信号処理回路211はフィードスルー期間信号レベルをサンプリングしてその後にホールドする。輝度信号期間に、相関二重サンプリング回路21はイメージセンサ出力信号の輝度信号レベルをサンプリングする。リセット期間にアナログ信号処理回路211はホールドしたフィードスルー期間信号レベルを差動増幅器Ampの入力端子に供給して、アナログ信号処理回路211から供給されるフィードスルー期間信号レベルと輝度信号期間にサンプリングされた輝度信号レベルとの差電圧が差動増幅器Ampによって増幅される。
【選択図】図1
Description
本発明は、半導体集積回路およびその動作方法に関し、特に高速化された固体撮像デバイスの短縮された輝度信号期間に対応するのに有効な技術に関するものである。
従来から、携帯電話に搭載されたカメラやデジタルスチルカメラ等のアナログフロントエンド(AFE)と呼ばれるアナログ画像処理回路では、外乱等の同相ノイズを除去するために、シングルエンド型の増幅回路ではなく差動型の増幅回路が使用される。CCD(Charge Coupled Device)やCMOSイメージ・センサ等の固体撮像デバイスのイメージ・センサ出力信号は、相関二重サンプリング回路(Correlated Double Sampling)によってサンプリングされ、後段の可変増幅器(PGA:Programmable Gain Amplifier)増幅器の入力端子に供給される。
近年、イメージ・センサの高画素化に伴った読み出し周波数の向上により、センサ出力信号に高周波雑音が重畳して、S/N比が劣化して、高品質の画像信号が得られないと言う問題があった。更にCCDでは、暗電流ショット・ノイズ、フローティング・ディフュージョン(FD)でのリセット・ノイズ、FDアンプ・ノイズ、光ショット・ノイズ等のランダム・ノイズが発生するものである。尚、フローティング・ディフュージョン(FD)は、水平CCDの最終段に隣接してシリコン基板に形成されたN型不純物領域によって構成され、フローティング・ディフュージョン・アンプ(FDA)の入力端子として機能するものである。
下記特許文献1には、固体撮像デバイスとしてのCCDの上述したリセット・ノイズを低減するために、固体撮像デバイスであるCCDの出力端子に相関二重サンプリング回路(CDS)の入力端子を接続することが記載されている。更に下記特許文献1には、相関二重サンプリング回路(CDS)を、第1と第2と第3とのサンプルホールド回路と減算回路で構成して、第1のサンプルホールド回路の入力端子と第2のサンプルホールド回路の入力端子にCCDの出力信号を供給して、第3のサンプルホールド回路の入力端子には第2のサンプルホールド回路の出力端子を接続することが記載されている。減算回路の第1入力端子と第2入力端子には第1のサンプルホールド回路の出力端子と第3のサンプルホールド回路の出力端子がそれぞれ接続され、第1のサンプルホールド回路と第3のサンプルホールド回路には第2パルス信号が供給され、第2のサンプルホールド回路には第1パルス信号が供給される。第1パルス信号はリセット期間の後のフィード・スルー期間にハイレベルとされて、第2パルス信号はフィード・スルー期間の後の信号期間にハイレベルとされる。
従って、減算回路の第1入力端子には第1のサンプルホールド回路を介して信号期間の画素信号が供給され、減算回路の第2入力端子には第2のサンプルホールド回路と第3のサンプルホールド回路とを介してフィード・スルー期間の電圧が供給される。減算回路の出力端子からはフィード・スルー期間の電圧と信号期間の画素信号の電圧との差電圧出力が生成され、この減算回路での減算の際にノイズ成分が除去されるとされている。
更に下記特許文献1には、相関二重サンプリング回路(CDS)によるサンプリングにより発生する折り返しノイズを低減するため、固体撮像デバイスであるCCDの出力端子と相関二重サンプリング回路(CDS)の入力端子との間にローパスフィルタを接続することが記載され、高域ノイズのサンプリングによる折り返しの影響を小さくするとされている。
下記特許文献2には、CCDの出力のノイズを低減するための相関二重サンプリング回路(CDS)による高域ノイズのサンプリングによる折り返しノイズを低減するために、第1と第2のローパスフィルタと第1と第2のゲート回路とを使用することが記載されている。第1と第2のゲート回路の両方の入力端子にはCCDの出力信号が供給され、第1のゲート回路にフィード・スルー期間にハイレベルとされる第1パルス信号が供給されて、第2のゲート回路に信号期間の画素信号のタイミングでハイレベルとされる第2パルス信号が供給される。第1のゲート回路は第1パルス信号のハイレベル期間にフィード・スルー期間の電圧を抽出して、第2のゲート回路は第2パルス信号のハイレベル期間に信号期間の画素信号の電圧を抽出する。第1のゲート回路の出力のフィード・スルー期間の抽出電圧は、第2のローパスフィルタと相関二重サンプリング回路(CDS)の第2のサンプルホールド回路と第3のサンプルホールド回路とを介して減算回路としての差動アンプの第2入力端子に供給される。第2のゲート回路の出力の信号期間の画素信号の抽出電圧は、第1のローパスフィルタと相関二重サンプリング回路(CDS)の第1のサンプルホールド回路を介して減算回路としての差動アンプの第1入力端子に供給される。第2のサンプルホールド回路にはフィード・スルー期間にハイレベルとされる第3パルス信号が供給されて、第1のサンプルホールド回路と第3のサンプルホールド回路には信号期間の画素信号のタイミングでハイレベルとされる第4パルス信号が供給される。減算回路としての差動アンプは、第1のサンプルホールド回路の出力信号と第3のサンプルホールド回路の出力信号とを減算することによって、CCDのリセット・ノイズと1/fノイズとが相殺された画像信号を出力するとされている。
下記特許文献3には、従属接続された複数のA/D変換ステージを含み、この複数のA/D変換ステージの各ステージがサブA/D変換器とサブD/A変換器とスイッチドキャパシタ回路と差動増幅器とを含んだパイプラインA/D変換器が記載されている。各ステージのアナログ入力信号はサブA/D変換器によって粗く量子化されて、サブA/D変換器のデジタル信号からサブD/A変換器によって量子化アナログ電圧が生成される。各ステージではアナログ入力信号と量子化アナログ電圧はスイッチドキャパシタ回路によって減算され量子化アナログ誤差が形成され、各ステージの剰余信号は量子化アナログ誤差の差動増幅器による増幅によって生成される。
更に下記特許文献3には、初段のA/D変換ステージのスイッチドキャパシタ回路を第1スイッチドキャパシタ回路と第2スイッチドキャパシタ回路とによって構成して第1と第2のスイッチドキャパシタ回路をインターリーブ動作させることが記載されている。すなわち、このインターリーブ動作では、第1スイッチドキャパシタ回路は奇数番目のパイプライン期間のサンプル動作と偶数番目のパイプライン期間のホールド動作とを行って、第2スイッチドキャパシタ回路は偶数番目のパイプライン期間のサンプル動作と奇数番目パイプライン期間のホールド動作とを行うものであり、初段のA/D変換ステージの高精度化と低消費電力化とが実現される。
下記特許文献4には、電子内視鏡装置で出力アンプを内蔵するCCDに同軸ケーブルの一端を接続して、同軸ケーブルの他端を終端回路の終端抵抗とスイッチとを介して接地して、CCDから信号を読み出さない期間にはこのスイッチをオフとして消費電力を削減することが記載されている。更に、下記特許文献4には、信号読み出し期間と非信号読み出し期間に終端回路のスイッチのオン・オフにより発生する大きな直流電圧レベルを低減するためにサンプルホールド回路と切換スイッチとをプリアンプの入力に使用することが記載されている。同軸ケーブルの他端は直流阻止コンデンサの一端に接続されて、直流阻止コンデンサの他端は切換スイッチの一方の入力端子とサンプルホールド回路の入力端子とに接続され、サンプルホールド回路の出力端子は切換スイッチの他方の入力端子と接続され、切換スイッチの出力端子はプリアンプの入力端子に接続される。サンプルホールド回路は信号読み出し期間の終端側の信号レベルをサンプルホールドしてサンプルホールド信号レベルは非信号読み出し期間に切換スイッチの他方の入力端子を介してプリアンプの入力端子に供給されるので、直流電圧レベル差が縮小されて、プリアンプのダイナミックレンジの拡大が不要とされる。サンプルホールド回路にサンプルホールドパルスが供給され、サンプルホールドパルスは信号読み出し期間の最終部のオプティカルブラック(OB)部のOB部読み出し期間にハイレベルとされるので、サンプルホールド回路はOB部の信号レベルを保持する。尚、最終部のOB部以前の信号読み出し期間は、CCDの複数の撮像信号を含んでいる。
本発明者は本発明に先立って、携帯電話に搭載されたカメラやデジタルスチルカメラ等のアナログフロントエンド(AFE)を内蔵する半導体集積回路の開発に従事した。
図6は、本発明に先立って本発明者によって検討されたアナログフロントエンド(AFE)を内蔵する半導体集積回路2の構成を示す図である。
カメラ用途のアナログフロントエンド(AFE)は、図6に示すようにCCDイメージセンサ1のアナログ輝度信号をデジタル信号に変換して、イメージシグナルプロセッサと呼ばれるデジタルシグナルプロセッサ(DSP)3に受け渡す機能を有するものである。
図6に示した半導体集積回路2に内蔵されたアナログフロントエンド(AFE)は、相関二重サンプリング回路(CDS)21とアナログ・デジタル変換器(ADC)22とクランプ制御部23とゲイン制御部24とを含んでいる。尚、図6で、破線ICの内部の回路や素子は、半導体集積回路2の半導体チップに集積化されている。
図6に示すように、相関二重サンプリング回路(CDS)21は、固定容量C1、C1a、可変容量C2、C2aと差動増幅器AmpとスイッチSW11、SW21、SW31、SW12、SW22、SW32とクランプ制御用デジタル・アナログ変換器212を含んでいる。
端子T1には固体撮像デバイスとしてのCCDイメージセンサ1からのイメージ・センサ出力信号CCDinが入力結合容量Cinを介して供給され、端子T1のイメージ・センサ出力信号CCDinは固定容量C1の一端に供給され、固定容量C1aの一端にはデジタル・アナログ変換器212を介してクランプレベル制御用電圧が供給される。固定容量C1の他端はスイッチSW11の一端と可変容量C2の一端と差動増幅器Ampの反転入力端子−とに接続され、可変容量C2の他端はスイッチSW21の一端とスイッチSW31の一端とに接続される。スイッチSW11の他端とスイッチSW21の他端とに基準電圧Vrefが供給され、スイッチSW31の他端は差動増幅器Ampの非反転出力端子+とアナログ・デジタル変換器(ADC)22の一方の入力端子とに接続される。固定容量C1aの他端はスイッチSW12の一端と可変容量C2aの一端と差動増幅器Ampの非反転入力端子+とに接続され、可変容量C2aの他端はスイッチSW22の一端とスイッチSW32の一端とに接続される。スイッチSW12の他端とスイッチSW22の他端とに基準電圧Vrefが供給され、スイッチSW32の他端は差動増幅器Ampの反転出力端子−とアナログ・デジタル変換器(ADC)22の他方の入力端子とに接続される。
スイッチSW11、SW21、SW12、SW22は第1パルスφ1により駆動され、スイッチSW31、SW32は第2パルスφ2により駆動される。アナログ・デジタル変換器(ADC)22の一方の入力端子と他方の入力端子とは差動増幅器Ampの非反転出力端子+と反転出力端子−にそれぞれ接続されて、アナログ・デジタル変換器(ADC)22のデジタル変換出力信号ADOUTは出力端子T3とクランプ制御部23に供給される。
クランプ制御部23にはCCDイメージセンサ1の遮光部から読み出されるオプティカルブラック信号(OB)の出力期間に出力端子T3に生成されるデジタル変換出力信号ADOUTが供給され、更にクランプ制御部23にはCCDイメージセンサ1の画素信号の黒レベルに対応するクランプレベルを示すクランプレベルデジタル信号が供給される。従って、クランプ制御部23は、オプティカルブラック(OB)期間に出力端子T3に生成されるデジタル変換出力信号ADOUTがクランプレベルデジタル信号と一致するように、相関二重サンプリング回路(CDS)回路21の内部のデジタル・アナログ変換器(DAC)212の入力値を設定するものである。
ゲイン制御部24には、目標ゲインを設定するデジタル信号が供給される。従って、ゲイン制御部24は、相関二重サンプリング回路(CDS)21の差動増幅器Ampの増幅ゲイン(=C2/C1=C2a/C1a)が目標の値となるように、可変容量C2、C2aの容量値を設定するものである。
従って、相関二重サンプリング回路(CDS)21の差動増幅器Ampと入力固定容量C1、C1aと帰還可変容量C2、C2aとは、可変利得増幅器(PGA)としての機能も有するものである。
図7は、図6に示した本発明に先立って本発明者によって検討されたアナログフロントエンド(AFE)を内蔵する半導体集積回路2の動作を説明するための波形を示す図である。
図7(A)には、CCDイメージセンサ1のイメージ・センサ出力信号CCDinの波形が示されている。図7(A)に示したように、イメージ・センサ出力信号CCDinは、リセット期間とフィードスルー期間と輝度信号期間とを含んでいる。リセット期間では、固体撮像デバイスとしてのCCDイメージセンサ1のフローティングディフュージョン(FD)と呼ばれるN型不純物領域はリセット電圧にリセットされる。またフィードスルー期間では、イメージ・センサ出力信号CCDinはCCDイメージセンサ1の画素信号の黒レベルに対応するものである。更に輝度信号期間では、イメージ・センサ出力信号CCDinはCCDイメージセンサ1の被写体の画素信号に対応するものである。
図7(B)には、スイッチSW11、SW21、SW12、SW22に供給される第1パルスφ1の波形が示され、第1パルスφ1は、フィードスルー期間ではハイレベルとなり、それ以外の輝度信号期間とリセット期間とではローレベルとなる。
図7(C)には、スイッチSW31、SW32に供給される第2パルスφ2の波形が示されて、第2パルスφ2は、輝度信号期間ではハイレベルとなり、それ以外のリセット期間とフィードスルー期間とではローレベルとなる。
図7(D)には、図6の相関二重サンプリング回路(CDS)21がホールド動作(H)とサンプリング動作(S)とを反復する様子が示されている。
フィードスルー期間では、ハイレベルの第1パルスφ1によりスイッチSW11、SW21、SW12、SW22がオン状態とされる。従って、フィードスルー期間の端子T1の黒レベルの固定容量C1へのサンプリングが実行されて、フィードスルー期間のクランプ制御用デジタル・アナログ変換器(DAC)212の出力電圧の固定容量C1aへのサンプリングが実行され、サンプリング動作(S)が実行される。
輝度信号期間では、ローレベルの第1パルスφ1によりスイッチSW11、SW21、SW12、SW22がオフ状態とされ、ハイレベルの第2パルスφ2によりスイッチSW31、SW32がオン状態とされる。従って、輝度信号期間ではホールド動作(H)が実行され、輝度信号期間の端子T1の画素信号の電圧と固定容量C1のサンプリング黒レベルの差電圧の増幅動作と、クランプ制御用デジタル・アナログ変換器(DAC)212の出力電圧と固定容量C1aのサンプリング基準電圧Vrefとの略ゼロボルトの差電圧の増幅動作とが実行される。
リセット期間では、第1パルスφ1と第2パルスφ2とはローレベルとされ、スイッチSW11、SW21、SW12、SW22、SW31、SW32はオフ状態とされ、相関二重サンプリング回路(CDS)21はノーオペレーション(NOP)となる。従って、リセット期間では、ホールド動作(H)が終了される。
図7(E)と図7(F)とには、アナログ・デジタル変換器(ADC)22を構成するパイプラインA/D変換器の初段ステージと第2段ステージの動作が示されている。アナログ・デジタル変換器(ADC)22を高速と中間的な解像度とするために、従属接続された複数のA/D変換ステージを含むパイプラインA/D変換器が使用される。図7(D)に示した相関二重サンプリング回路(CDS)21のホールド動作期間(H)のアナログ増幅出力信号は、図7(E)に示したようにパイプライン動作の同一のタイムスロットでパイプラインA/D変換器の初段ステージによってサンプリング動作期間(S)にサンプリングされる。図7(D)に示した相関二重サンプリング回路(CDS)21のホールド動作期間(H)のアナログ増幅出力信号は、図7(E)に示したように次のタイムスロットではパイプラインA/D変換器の初段ステージによってホールド動作期間(H)に上位ビットデジタル信号にA/D変換される。
パイプラインA/D変換器の初段ステージによって図7(E)に示したホールド動作期間(H)に生成されるアナログ剰余信号は、図7(F)に示すようにパイプライン動作の同一のタイムスロットでパイプラインA/D変換器の第2段ステージによってサンプリング動作期間(S)にサンプリングされる。パイプラインA/D変換器の初段ステージによって図7(E)に示したホールド動作期間(H)に生成されるアナログ剰余信号は、図7(F)に示すように次のタイムスロットで第2段ステージによってホールド動作期間(H)に下位ビットデジタル信号にA/D変換される。
一方、最近の高性能デジタルスチルカメラに搭載される固体撮像デバイスとしてのCCDイメージセンサ1は1620万画素と言う膨大な画素数を含み、1枚のフレームの読み出し時間が長くなっている。従って、CCDイメージセンサ1の読み出し時間を短縮するために、CCDイメージセンサ1の高速化が進んでいる。しかし、CCDイメージセンサ1が高速化されても、リセット期間は短縮できないので、CCDイメージセンサ1を高速化するためにはフィードスルー期間と輝度信号期間を短縮する必要がある。
図8は、図7に示した図6のアナログフロントエンド(AFE)を内蔵する半導体集積回路2のための動作説明波形図よりも輝度信号期間の比率がリセット期間とフィードスルー期間の比率よりも低く設定した動作説明波形図である。
図8から明らかなように、図8の動作説明波形図では、第2パルスφ2がハイレベルで相関二重サンプリング回路(CDS)21のホールド動作期間(H)のタイムスロットは第2パルスφ2がローレベルで相関二重サンプリング回路(CDS)21のサンプリング動作期間(S)のタイムスロットよりも短くなる。
図8(D)に示した相関二重サンプリング回路(CDS)21の短いタイムスロットのホールド動作期間(H)のアナログ増幅出力信号は、図8(E)に示したように次の長いタイムスロットのホールド動作期間(H)にパイプラインA/D変換器の初段ステージによって上位ビットデジタル信号にA/D変換される。
図8(E)に示した長いタイムスロットのホールド動作期間(H)にパイプラインA/D変換器の初段ステージによって生成されるアナログ剰余信号は、図8(F)に示すように次の短いタイムスロットのホールド動作期間(H)に第2段ステージによって下位ビットデジタル信号にA/D変換される。
本発明者による本発明に先立った検討によって、パイプラインA/D変換器の初段ステージだけではなく奇数段ステージのA/D変換には比較的長いタイムスロットのホールド動作期間(H)が与えられるのに対し、パイプラインA/D変換器の第2段ステージだけではなく偶数段ステージのA/D変換に比較的短いタイムスロットのホールド動作期間(H)が与えられることが明らかとされた。
その結果、A/D変換に比較的短いタイムスロットのホールド動作期間(H)が与えられる偶数段ステージは高速A/D変換する必要があり、そのためにはパイプラインA/D変換器の偶数段ステージの消費電力が増大すると言う問題を生じることが本発明者による本発明に先立った検討によって明らかとされた。
一方、上記特許文献4に記載されたサンプルホールド回路はサンプルホールド信号レベルを非信号読み出し期間にプリアンプの入力端子に供給するので、信号読み出し期間にサンプルホールド回路は機能できないものであり、上述した課題を解決することが不可能なものである。
上述した課題を解決するための手段等を以下に説明するが、その他の課題と新規な特徴とは、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される代表的な実施の形態の概要を簡単に説明すれば、下記のとおりである。
すなわち、代表的な実施の形態による半導体集積回路(2)は相関二重サンプリング回路(21)とアナログ・デジタル変換器(22)とを具備する。
相関二重サンプリング回路(21)は、アナログ信号処理回路(211)と差動増幅器(Amp)とを含む。
イメージ・センサ出力信号のフィードスルー期間にアナログ信号処理回路(211)はフィードスルー期間信号レベルをサンプリングして、フィードスルー期間の経過後にアナログ信号処理回路(211)はフィードスルー期間信号レベルをホールドする。
フィードスルー期間の経過後のイメージ・センサ出力信号の輝度信号期間に、相関二重サンプリング回路(21)はイメージ・センサ出力信号の輝度信号レベルをサンプリングする。
輝度信号期間の経過後のリセット期間に、アナログ信号処理回路(211)はホールドしたフィードスルー期間信号レベルを差動増幅器(Amp)の入力端子に供給する。
リセット期間において、アナログ信号処理回路(211)から供給されるフィードスルー期間信号レベルと輝度信号期間にサンプリングされた輝度信号レベルとの差電圧が、差動増幅器(Amp)によって増幅されることを特徴とする。
本願において開示される実施の形態のうち代表的なものによって得られる効果を簡単に説明すれば、下記の通りである。
すなわち、本半導体集積回路(2)によれば、高速化された固体撮像デバイスの短縮された輝度信号期間に対応することができる。
1.実施の形態の概要
まず、本願において開示される代表的な実施の形態についてその概要を説明する。代表的な実施の形態の概要説明で括弧を付して参照する図面の参照符号は、それが付された構成要素の概念に含まれるものを例示するに過ぎない。
まず、本願において開示される代表的な実施の形態についてその概要を説明する。代表的な実施の形態の概要説明で括弧を付して参照する図面の参照符号は、それが付された構成要素の概念に含まれるものを例示するに過ぎない。
[1]代表的な実施の形態による半導体集積回路(2)は、相関二重サンプリング回路(21)とアナログ・デジタル変換器(22)とを具備する。
前記相関二重サンプリング回路(21)は、アナログ信号処理回路(211)と差動増幅器(Amp)とを含む。
前記アナログ信号処理回路(211)の入力端子(T1)には、固体撮像デバイス(1)からのイメージ・センサ出力信号(CCDin)が供給される。
前記アナログ信号処理回路の出力端子の信号処理出力信号が前記差動増幅器(Amp)の入力端子に供給されることによって、前記差動増幅器の出力端子から増幅出力信号が生成される。
前記差動増幅器の前記出力端子の前記増幅出力信号が前記アナログ・デジタル変換器(22)のアナログ入力端子に供給されることによって、前記アナログ・デジタル変換器(22)のデジタル出力端子(T3)からデジタル変換出力信号(ADOUT)が生成される(図1参照)。
前記固体撮像デバイス(1)の前記イメージ・センサ出力信号のフィードスルー期間に、前記アナログ信号処理回路(211)は前記フィードスルー期間における前記イメージ・センサ出力信号のフィードスルー期間信号レベルをサンプリングする(図3(A)参照)。
前記フィードスルー期間の経過後には、前記アナログ信号処理回路(211)は前記フィードスルー期間にサンプリングした前記フィードスルー期間信号レベルをホールドする。
前記フィードスルー期間の前記経過後の前記固体撮像デバイスの前記イメージ・センサ出力信号の輝度信号期間に、前記相関二重サンプリング回路(21)は前記輝度信号期間における前記イメージ・センサ出力信号の輝度信号レベルをサンプリングする(図3(B)参照)。
前記輝度信号期間の経過後の前記固体撮像デバイス(1)の前記イメージ・センサ出力信号のリセット期間には、前記アナログ信号処理回路(211)はホールドされた前記フィードスルー期間信号レベルを前記差動増幅器(Amp)の前記入力端子に供給するものである(図3(C)参照)。
前記リセット期間において、前記アナログ信号処理回路(211)から供給される前記フィードスルー期間信号レベルと前記輝度信号期間にサンプリングされた前記輝度信号レベルとの差電圧が、前記差動増幅器(Amp)によって増幅されることを特徴とするものである(図3(C)参照)。
前記実施の形態によれば、高速化された固体撮像デバイスの短縮された輝度信号期間に対応することができる。
好適な実施の形態では、前記リセット期間には、前記アナログ信号処理回路(211)の前記入力端子から前記アナログ信号処理回路の前記出力端子への入力信号伝達が実質的に禁止され、前記リセット期間の前記固体撮像デバイスのリセット・ノイズが前記相関二重サンプリング回路の前記差動増幅器の前記入力端子に伝達されることが防止されることを特徴とする(図3(C)参照)。
他の好適な実施の形態では、前記リセット期間の経過後の前記フィードスルー期間には、前記アナログ信号処理回路(211)の前記入力端子(T1)に供給される前記フィードスルー期間信号レベルと前記輝度信号期間にサンプリングされた前記輝度信号レベルとの差電圧が、前記差動増幅器(Amp)によって増幅されることを特徴とするものである(図3(A)参照)。
更に他の好適な実施の形態では、前記相関二重サンプリング回路(21)の前記増幅出力信号が供給される前記アナログ・デジタル変換器(22)は、従属接続された複数のA/D変換ステージを含むパイプライン型A/D変換器によって構成されたことを特徴とするものである(図1参照)。
より好適な実施の形態では、前記相関二重サンプリング回路(21)は、第1入力容量(C1)と、第2入力容量(C1a)と、第1帰還容量(C2)と、第2帰還容量(C2a)とを更に含む。
前記第1入力容量(C1)の一端に前記アナログ信号処理回路(211)の前記出力端子の前記信号処理出力信号が供給され、前記第2入力容量(C1a)の一端にクランプレベル制御用デジタル・アナログ変換器(212)の出力電圧が供給される。
前記第1入力容量(C1)の他端と前記第2入力容量(C1a)の他端とは、前記差動増幅器(Amp)の反転入力端子(−)と非反転入力端子(+)とにそれぞれ接続される。
前記第1帰還容量(C2)の一端と他端とはそれぞれ前記差動増幅器(Amp)の前記反転入力端子(−)と非反転出力端子(+)と接続され、前記第2帰還容量(C2a)の一端と他端とはそれぞれ前記差動増幅器(Amp)の前記非反転入力端子(+)と反転出力端子(−)と接続されたことを特徴とするものである(図1参照)。
他のより好適な実施の形態では、前記アナログ信号処理回路(211)は、信号伝達スイッチ(SW4)とサンプリングスイッチ(SW5)とバッファ増幅器(BUFF)とサンプリング容量(C3)とホールド出力スイッチ(SW6)を含む。
前記信号伝達スイッチ(SW4)は、前記アナログ信号処理回路(211)の前記入力端子から前記アナログ信号処理回路の前記出力端子への前記入力信号伝達の許可と禁止とを制御する。
前記サンプリングスイッチ(SW5)は、前記アナログ信号処理回路(211)の前記入力端子から前記サンプリング容量(C3)および前記バッファ増幅器(BUFF)の入力端子へのサンプリング信号伝達の許可と禁止とを制御する。
前記ホールド出力スイッチ(SW6)は、前記バッファ増幅器(BUFF)の出力端子から前記アナログ信号処理回路の前記出力端子へのホールド信号伝達の許可と禁止とを制御する。
前記フィードスルー期間には、前記信号伝達スイッチ(SW4)は前記入力信号伝達を許可して、前記サンプリングスイッチ(SW5)は前記サンプリング信号伝達を許可する(図3(A)参照)。
前記輝度信号期間には、前記信号伝達スイッチ(SW4)は前記入力信号伝達を許可して、前記サンプリングスイッチ(SW5)は前記サンプリング信号伝達を禁止する(図3(B)参照)。
前記リセット期間には、前記信号伝達スイッチ(SW4)は前記入力信号伝達を禁止して、前記ホールド出力スイッチ(SW6)は前記ホールド信号伝達を許可することを特徴とするものである(図3(C)参照)。
更に他のより好適な実施の形態では、前記アナログ・デジタル変換器(22)を構成する前記パイプライン型A/D変換器の前記複数のA/D変換ステージの初段A/D変換ステージ(Stage 1)は、サブA/D変換器(10)とサブD/A変換器(11)とスイッチドキャパシタ回路(12:Scod、Scev)と誤差差動増幅器(13)とにより構成されたものである。
前記スイッチドキャパシタ回路(12)は、第1スイッチドキャパシタ回路(Scod)と第2スイッチドキャパシタ回路(Scev)とを含むものである。
前記第1スイッチドキャパシタ回路(Scod)は、パイプラインの奇数番目のパイプライン期間のサンプル動作(S)と偶数番目のパイプライン期間のホールド動作(H)とを行うものである。
前記第2スイッチドキャパシタ回路(Scev)は、前記パイプラインの前記偶数番目のパイプライン期間のサンプル動作(S)と前記奇数番目のパイプライン期間のホールド動作(H)とを行うものである。
前記偶数番目のパイプライン期間での前記初段A/D変換ステージの前記ホールド動作(H)での前記第1スイッチドキャパシタ回路(Scod)のアナログ剰余信号に応答して、前記複数のA/D変換ステージの第2段A/D変換ステージ(Stage 2)がホールド動作(H)を行うものである。
前記奇数番目のパイプライン期間での前記初段A/D変換ステージの前記ホールド動作(H)での前記第2スイッチドキャパシタ回路(Scev)のアナログ剰余信号に応答して、前記第2段A/D変換ステージ(Stage 2)がホールド動作(H)を行うものことを特徴とするものである(図4、図5参照)。
別のより好適な実施の形態では、前記相関二重サンプリング回路(21)は、第1制御スイッチ(SW11)と、第2制御スイッチ(SW21)と、第3制御スイッチ(SW31)と、第4制御スイッチ(SW12)と、第5制御スイッチ(SW22)と、第6制御スイッチ(SW32)とを含む。
前記第1制御スイッチ(SW11)は前記第1帰還容量(C2)の前記一端と前記基準電圧(Vref)との間に接続され、前記第2制御スイッチ(SW21)は前記第1帰還容量(C2)の前記他端と前記基準電圧(Vref)との間に接続され、前記第3制御スイッチ(SW31)は前記第1帰還容量(C2)の前記他端と前記差動増幅器の前記非反転出力端子(+)との間に接続される。
前記第4制御スイッチ(SW12)は前記第2帰還容量(C2a)の前記一端と前記基準電圧(Vref)との間に接続され、前記第5制御スイッチ(SW22)は前記第2帰還容量(C2a)の前記他端と前記基準電圧(Vref)との間に接続され、前記第6制御スイッチ(SW32)は前記第2帰還容量(C2a)の前記他端と前記差動増幅器の前記反転出力端子(−)との間に接続される。
前記第1制御スイッチ(SW11)と前記第2制御スイッチ(SW21)と前記第4制御スイッチ(SW12)と前記第5制御スイッチ(SW22)とは第1制御信号(φ1)によって制御され、前記第3制御スイッチ(SW31)と前記第6制御スイッチ(SW32)とは第2制御信号(φ2)によって制御される。
前記輝度信号期間の期間中に、前記第1制御信号(φ1)は、前記第1制御スイッチ(SW11)と前記第2制御スイッチ(SW21)と前記第4制御スイッチ(SW12)と前記第5制御スイッチ(SW22)とをオン状態とするオン状態信号レベルとされる(図2(B)参照)。
前記リセット期間と前記フィードスルー期間とでは、前記第2制御信号(φ2)は、前記第3制御スイッチ(SW31)と前記第6制御スイッチ(SW32)とをオン状態とする前記オン状態信号レベルとされることを特徴とするものである(図2(C)参照)。
更に別のより好適な実施の形態では、前記アナログ信号処理回路(211)の前記ホールド出力スイッチ(SW6)は、第3制御信号(BUFF_ON)によって制御される。
前記リセット期間に、前記第3制御信号(BUFF_ON)は、前記ホールド出力スイッチ(SW6)をオン状態とする前記オン状態信号レベルとされることを特徴とするものである(図2(D)参照)。
具体的な実施の形態では、前記アナログ信号処理回路(211)は、制御ゲート(CG)を更に含む。
前記制御ゲート(CG)の複数の入力端子に前記第1制御信号(φ1)と前記第2制御信号(φ2)と前記第3制御信号(BUFF_ON)とが供給され、前記制御ゲート(CG)の出力信号によって前記信号伝達スイッチ(SW4)の前記入力信号伝達の前記許可と前記禁止とが制御される。
前記フィードスルー期間には、前記オン状態信号レベルの前記第2制御信号(φ2)に応答して、前記制御ゲート(CG)は前記信号伝達スイッチ(SW4)の前記入力信号伝達を前記許可に制御するものである(図3(A)参照)。
前記輝度信号期間の前記期間中に、前記オン状態信号レベルの前記第1制御信号(φ1)に応答して、前記制御ゲート(CG)は前記信号伝達スイッチ(SW4)の前記入力信号伝達を前記許可に制御するものである(図3(B)参照。
前記リセット期間には、前記オン状態信号レベルの前記第1制御信号(φ1)と前記オン状態信号レベルの前記第3制御信号(BUFF_ON)との排他的論理和(EXOR1)に応答して、前記制御ゲート(CG)は前記信号伝達スイッチ(SW4)の前記入力信号伝達を前記禁止に制御することを特徴とするものである(図3(C)参照。
他の具体的な実施の形態による半導体集積回路(2)は、クランプレベルを示すクランプレベルデジタル信号が供給され前記固体撮像デバイスのオプティカルブラック出力期間に前記アナログ・デジタル変換器(22)の前記デジタル出力端子から生成される前記デジタル変換出力信号(ADOUT)が供給されるクランプ制御部(23)を更に具備する。
前記オプティカルブラック出力期間に前記デジタル出力端子から生成される前記デジタル変換出力信号(ADOUT)が前記クランプレベルデジタル信号と一致するように、前記クランプ制御部(23)は前記クランプレベル制御用デジタル・アナログ変換器(212)の入力値を設定することを特徴とする(図1参照)。
より具体的な実施の形態による半導体集積回路(2)は、目標ゲイン示す目標ゲイン設定デジタル信号が供給され前記相関二重サンプリング回路(CDS)21の前記第1帰還可変容量(C2)および前記第2帰還可変容量(C2a)の容量値を制御するゲイン制御部(24)を更に具備する。
前記デジタル出力端子から生成される前記デジタル変換出力信号(ADOUT)が前記目標ゲインデジタル信号と一致するように、前記ゲイン制御部(24)は前記第1帰還容量(C2)と前記第2帰還容量(C2a)の各可変容量の容量値を設定することを特徴とするものである(図1参照)。
最も具体的な実施の形態では、前記フィードスルー期間の経過直後の前記輝度信号期間の前半において、前記第1制御信号(φ1)と前記第2制御信号(φ2)と前記第3制御信号(BUFF_ON)とは前記オン状態信号レベルと異なったオフ状態信号レベルとされる。
前記第1制御信号と前記第2制御信号と前記第3制御信号が前記オフ状態信号レベルとされることにより、前記アナログ信号処理回路(211)と前記相関二重サンプリング回路(21)は実質的にノーオペレーション(NOP)の状態に制御される。
前記実質的にノーオペレーションの状態では、前記第1制御スイッチと前記第2制御スイッチと前記第3制御スイッチと前記第4制御スイッチと前記第5制御スイッチと前記第6制御スイッチと前記サンプリングスイッチと前記ホールド出力スイッチとはオフ状態に制御されることを特徴とするものである(図2参照)。
〔2〕別の観点の代表的な実施の形態は、相関二重サンプリング回路(21)とアナログ・デジタル変換器(22)とを具備する半導体集積回路(2)の動作方法である。
前記相関二重サンプリング回路(21)は、アナログ信号処理回路(211)と差動増幅器(Amp)とを含む。
前記アナログ信号処理回路(211)の入力端子(T1)には、固体撮像デバイス(1)からのイメージ・センサ出力信号(CCDin)が供給される。
前記アナログ信号処理回路の出力端子の信号処理出力信号が前記差動増幅器(Amp)の入力端子に供給されることによって、前記差動増幅器の出力端子から増幅出力信号が生成される。
前記差動増幅器の前記出力端子の前記増幅出力信号が前記アナログ・デジタル変換器(22)のアナログ入力端子に供給されることによって、前記アナログ・デジタル変換器(22)のデジタル出力端子(T3)からデジタル変換出力信号(ADOUT)が生成される(図1参照)。
前記固体撮像デバイス(1)の前記イメージ・センサ出力信号のフィードスルー期間に、前記アナログ信号処理回路(211)は前記フィードスルー期間における前記イメージ・センサ出力信号のフィードスルー期間信号レベルをサンプリングする(図3(A)参照)。
前記フィードスルー期間の経過後には、前記アナログ信号処理回路(211)は前記フィードスルー期間にサンプリングした前記フィードスルー期間信号レベルをホールドする。
前記フィードスルー期間の前記経過後の前記固体撮像デバイスの前記イメージ・センサ出力信号の輝度信号期間に、前記相関二重サンプリング回路(21)は前記輝度信号期間における前記イメージ・センサ出力信号の輝度信号レベルをサンプリングする(図3(B)参照)。
前記輝度信号期間の経過後の前記固体撮像デバイス(1)の前記イメージ・センサ出力信号のリセット期間には、前記アナログ信号処理回路(211)はホールドされた前記フィードスルー期間信号レベルを前記差動増幅器(Amp)の前記入力端子に供給するものである(図3(C)参照)。
前記リセット期間において、前記アナログ信号処理回路(211)から供給される前記フィードスルー期間信号レベルと前記輝度信号期間にサンプリングされた前記輝度信号レベルとの差電圧が、前記差動増幅器(Amp)によって増幅されることを特徴とするものである(図3(C)参照)。
前記実施の形態によれば、高速化された固体撮像デバイスの短縮された輝度信号期間に対応することができる。
2.実施の形態の詳細
次に、実施の形態について更に詳述する。尚、発明を実施するための最良の形態を説明するための全図において、前記の図と同一の機能を有する部品には同一の符号を付して、その繰り返しの説明は省略する。
次に、実施の形態について更に詳述する。尚、発明を実施するための最良の形態を説明するための全図において、前記の図と同一の機能を有する部品には同一の符号を付して、その繰り返しの説明は省略する。
[実施の形態1]
《アナログフロントエンド(AFE)を内蔵する半導体集積回路の構成》
図1は、実施の形態1によるアナログフロントエンド(AFE)を内蔵する半導体集積回路2の構成を示す図である。
《アナログフロントエンド(AFE)を内蔵する半導体集積回路の構成》
図1は、実施の形態1によるアナログフロントエンド(AFE)を内蔵する半導体集積回路2の構成を示す図である。
図1に示した実施の形態1による半導体集積回路2が、図6に示した本発明に先立って本発明者によって検討されたアナログフロントエンド(AFE)を内蔵する半導体集積回路2と相違するのは、次の点である。
すなわち、図1に示した実施の形態1による半導体集積回路2には、制御ゲートCGとスイッチSW4、SW5、SW6と容量C3とバッファ増幅器BUFFとを含むアナログ信号処理ユニット211が追加されている。
《アナログ信号処理ユニット》
以下に、図1に示した実施の形態1による半導体集積回路2のアナログ信号処理ユニット211に関して、詳細に説明する。
以下に、図1に示した実施の形態1による半導体集積回路2のアナログ信号処理ユニット211に関して、詳細に説明する。
制御ゲートCGは、第2パルスφ2とバッファ制御信号BUFF_ONが供給される排他的論理和ゲートEXOR1と排他的論理和ゲートEXOR1の出力信号と第1パルスφ1が供給される論理和ゲートOR1とによって構成される。
スイッチSW4の一端は端子T1に接続され、スイッチSW4の他端はスイッチSW5の一端とスイッチSW6の一端と固定容量C1の一端とに接続され、スイッチSW4の制御入力端子は制御ゲートCGの論理和ゲートOR1の出力信号によって駆動される。
スイッチSW5の他端はバッファ増幅器BUFFの非反転入力端子+と容量C3の一端に接続されて、容量C3の他端に基準電圧Vrefが供給され、バッファ増幅器BUFFの反転入力端子−と出力端子とはスイッチSW6の他端に接続される。スイッチSW5の制御入力端子は第2パルスφ2によって駆動され、スイッチSW6の制御入力端子はバッファ制御信号BUFF_ONによって駆動される。
アナログ信号処理ユニット211は、後に詳述するように、CCD1のフィードスルー期間サンプリング動作と、CCD1の輝度信号サンプリング動作と、CCD1のリセット期間での輝度信号増幅動作とを制御するものである。
《相関二重サンプリング回路およびアナログ・デジタル変換器等》
図1に示した実施の形態1による半導体集積回路2に内蔵されたアナログフロントエンド(AFE)の相関二重サンプリング回路(CDS)21とアナログ・デジタル変換器(ADC)22とクランプ制御部23とゲイン制御部24は、図6に示した本発明に先立って本発明者によって検討された半導体集積回路2と全く同様に構成されている。
図1に示した実施の形態1による半導体集積回路2に内蔵されたアナログフロントエンド(AFE)の相関二重サンプリング回路(CDS)21とアナログ・デジタル変換器(ADC)22とクランプ制御部23とゲイン制御部24は、図6に示した本発明に先立って本発明者によって検討された半導体集積回路2と全く同様に構成されている。
すなわち、相関二重サンプリング回路(CDS)21は、固定容量C1、C1a、可変容量C2、C2aと差動増幅器AmpとスイッチSW11、SW21、SW31、SW12、SW22、SW32を含んでいる。
端子T1には固体撮像デバイスとしてのCCDイメージセンサ1からのイメージ・センサ出力信号CCDinが入力結合容量Cinを介して供給され、端子T1のイメージ・センサ出力信号CCDinは固定容量C1の一端に供給され、固定容量C1aの一端にクランプ制御用デジタル・アナログ変換器(DAC)212を介してクランプレベル設定用電圧が供給される。固定容量C1の他端はスイッチSW11の一端と可変容量C2の一端と差動増幅器Ampの反転入力端子−とに接続され、可変容量C2の他端はスイッチSW21の一端とスイッチSW31の一端とに接続される。スイッチSW11の他端とスイッチSW21の他端とに基準電圧Vrefが供給され、スイッチSW31の他端は差動増幅器Ampの非反転出力端子+とアナログ・デジタル変換器(ADC)22の一方の入力端子とに接続される。固定容量C1aの他端はスイッチSW12の一端と可変容量C2aの一端と差動増幅器Ampの非反転入力端子+とに接続され、可変容量C2aの他端はスイッチSW22の一端とスイッチSW32の一端とに接続される。スイッチSW12の他端とスイッチSW22の他端とに基準電圧Vrefが供給され、スイッチSW32の他端は差動増幅器Ampの反転出力端子−とアナログ・デジタル変換器(ADC)22の他方の入力端子とに接続される。
スイッチSW11、SW21、SW12、SW22は第1パルスφ1により駆動され、スイッチSW31、SW32は第2パルスφ2により駆動される。アナログ・デジタル変換器(ADC)22の一方の入力端子と他方の入力端子とは差動増幅器Ampの非反転出力端子+と反転出力端子−とにそれぞれ接続されて、アナログ・デジタル変換器(ADC)22のデジタル変換出力信号ADOUTは出力端子T3とクランプ制御部23に供給される。
クランプ制御部23にはCCDイメージセンサ1のオプティカルブラック(OB)の期間に出力端子T3に生成されるデジタル変換出力信号ADOUTが供給されて、更にクランプ制御部23にはCCDイメージセンサ1の画素信号の黒レベルに対応するクランプレベルを示すクランプレベルデジタル信号が供給される。従って、クランプ制御部23は、フィードスルー期間に出力端子T3に生成されるデジタル変換出力信号ADOUTがクランプレベルデジタル信号と一致するように、クランプレベル制御用デジタル・アナログ変換回路(212)の入力値を設定するものである。
ゲイン制御部24には、目標ゲインデジタル信号が供給される。ゲインに従ってゲイン制御部24は、相関二重サンプリング回路(CDS)21の差動増幅器Ampの増幅ゲイン(=C2/C1=C2a/C1a)が目標の値となるように、可変容量C2、C2aの容量値を設定するものである。
従って、相関二重サンプリング回路(CDS)21の差動増幅器Ampと入力固定容量C1、C1aと帰還可変容量C2、C2aとは、可変利得増幅器(PGA)としての機能も有するものである。
また、アナログ・デジタル変換器22は、従属接続された複数のA/D変換ステージを含み高速と中間的な解像度を実現するパイプライン型A/D変換器によって構成されたものである。
《半導体集積回路の動作説明波形図》
図2は、図1に示した実施の形態1によるアナログフロントエンド(AFE)を内蔵する半導体集積回路2の動作を説明するための波形を示す図である。
図2は、図1に示した実施の形態1によるアナログフロントエンド(AFE)を内蔵する半導体集積回路2の動作を説明するための波形を示す図である。
図2(A)には、CCDイメージセンサ1のイメージ・センサ出力信号CCDinの波形が示されている。図2(A)に示したように、イメージ・センサ出力信号CCDinは、リセット期間とフィードスルー期間と輝度信号期間とを含んでいる。リセット期間では、固体撮像デバイスとしてのCCDイメージセンサ1のフローティングディフュージョン(FD)と呼ばれるN型不純物領域はリセット電圧にリセットされる。またフィードスルー期間では、イメージ・センサ出力信号CCDinはCCDイメージセンサ1の画素信号の黒レベルに対応するものである。更に輝度信号期間では、イメージ・センサ出力信号CCDinはCCDイメージセンサ1の被写体の画素信号に対応するものである。
図2(B)には、図1に示した実施の形態1による半導体集積回路2の制御ゲートCGの論理和ゲートOR1とスイッチSW11、SW21、SW12、SW22に供給される第1パルスφ1の波形が示されている。第1パルスφ1は、輝度信号期間の後半ではハイレベルとなり、それ以外の輝度信号期間の前半とリセット期間とフィードスルー期間とではローレベルとなる。
図2(C)に、図1に示した実施の形態1による半導体集積回路2の制御ゲートCGの排他的論理和ゲートEXOR1とスイッチSW31、SW32に供給される第2パルスφ2の波形が示されている。第2パルスφ2は、リセット期間とフィードスルー期間とではハイレベルとなって、それ以外の輝度信号期間ではローレベルとなる。
図2(D)に、図1に示した実施の形態1による半導体集積回路2の制御ゲートCGの排他的論理和ゲートEXOR1とスイッチSW6とに供給されるバッファ制御信号BUFF_ONの波形が示されている。バッファ制御信号BUFF_ONは、リセット期間ではハイレベルとなって、それ以外のフィードスルー期間と輝度信号期間とではローレベルとなる。
図3は、図1に示した実施の形態1によるアナログフロントエンド(AFE)を内蔵する半導体集積回路2の動作を説明するための図である。
図3(A)には、図2のフィードスルー期間におけるアナログ信号処理ユニット211と相関二重サンプリング回路(CDS)21とアナログ・デジタル変換器(ADC)22の動作が示されている。
図3(A)に示したように、CCDイメージセンサ1のフィードスルー期間では第2パルスφ2のみがハイレベルであり、第1パルスφ1とバッファ制御信号BUFF_ONとはローレベルとなっているので、スイッチSW4、SW5、SW31はオン状態に制御され、スイッチSW6、SW11、SW21はオフ状態に制御される。従って、端子T1でのCCDイメージセンサ1のフィードスルー期間の黒レベル信号が、オン状態に制御されたスイッチSW4、SW5を介して容量C3の両端間にサンプリングされる。図3(A)に示すCCDイメージセンサ1のフィードスルー期間では、後に詳述するようにフィードスルー期間の黒レベル信号と輝度信号期間の後半の輝度信号レベルとの差電圧が、相関二重サンプリング回路(CDS)21の差動増幅器Ampと容量C1、C2によって増幅されるものである。
図3(B)に示したように、CCDイメージセンサ1の輝度信号期間の後半では第1パルスφ1のみがハイレベルであり、第2パルスφ2とバッファ制御信号BUFF_ONとはローレベルとなっているので、スイッチSW4、SW11、SW21はオン状態に制御され、SW5、スイッチSW6、SW31はオフ状態に制御される。従って、輝度信号期間の後半の端子T1でのCCDイメージセンサ1の輝度信号レベルは固定容量C1の両端間にサンプリングされる。
図3(C)に示したように、CCDイメージセンサ1のリセット期間では第1パルスφ1のみがローレベルであり、第2パルスφ2とバッファ制御信号BUFF_ONとはハイレベルとなっているので、スイッチSW4、SW11、SW21はオフ状態に制御されて、スイッチSW5、SW6、SW31はオン状態に制御される。従って、CCDイメージセンサ1のリセット期間では、バッファ増幅器BUFFの出力端子にホールドされたフィードスルー期間の黒レベル信号と固定容量C1の両端間にサンプリングされた輝度信号期間の後半の輝度信号レベルとの差電圧が、相関二重サンプリング回路(CDS)21の差動増幅器Ampと容量C1、C2とによって増幅される。
特に、図3(C)に示したようにCCDイメージセンサ1のリセット期間でフィードスルー期間の黒レベル信号と輝度信号期間の後半の輝度信号レベルとの差電圧が差動増幅器Ampと容量C1、C2によって増幅される際に、アナログ信号処理ユニット211の入力スイッチSW4が制御ゲートCGによってオフ状態に制御される。従って、CCDイメージセンサ1のリセット期間のリセット・ノイズが、入力スイッチSW4を介して相関二重サンプリング回路(CDS)21とアナログ・デジタル変換器(ADC)22に伝達されることが防止されることが可能となる。
図3(C)に示したCCDイメージセンサ1のリセット期間での相関二重サンプリング回路(CDS)21の増幅動作後に、図3(A)に示したCCDイメージセンサ1のフィードスルー期間の動作に移行する。図3(A)に示したCCDイメージセンサ1のフィードスルー期間には、オン状態のスイッチSW4、SW5を介して容量C3の両端間に端子T1のCCDイメージセンサ1のフィードスルー期間の黒レベル信号が、再サンプリングされる。この再サンプリングと同時に、端子T1に供給されるフィードスルー期間の黒レベル信号と固定容量C1の両端間にサンプリングされた輝度信号期間の後半の輝度信号レベルとの差電圧が、相関二重サンプリング回路(CDS)21の差動増幅器Ampと容量C1、C2とによって更に増幅される。
図3(A)に示すCCDイメージセンサ1のフィードスルー期間のフィードスルー期間サンプリング動作と相関二重サンプリング回路・増幅動作と、図3(B)に示す輝度信号期間の後半の輝度信号サンプリング動作と、図3(C)に示すリセット期間の相関二重サンプリング回路・増幅動作とが、反復される。この反復動作によって、CCDイメージセンサ1から逐次に読み出される複数の画素のアナログ輝度信号が相関二重サンプリング回路(CDS)21によって増幅され、アナログ・デジタル変換器(ADC)22によってデジタル信号に変換されることが可能となるものである。
図2(E)には、図3(A)のフィードスルー期間サンプリング動作と相関二重サンプリング回路・増幅動作と図3(B)の輝度信号期間の後半の輝度信号サンプリング動作と図3(C)のリセット期間の相関二重サンプリング回路・増幅動作との反復によって生成される相関二重サンプリング回路(CDS)21の差動増幅出力信号が示されている。図2(E)に示すように、リセット期間では相関二重サンプリング回路(CDS)21の差動増幅出力信号が増大して、フィードスルー期間では差動増幅出力信号は最大値に到達する。
更に図2(E)に示すように、輝度信号期間の前半で第1パルスφ1と第2パルスφ2とバッファ制御信号BUFF_ONはローレベルとされるので、アナログ信号処理ユニット211と相関二重サンプリング回路(CDS)21とはノーオペレーション(NOP)となる。その結果、図2(E)に示した輝度信号期間の前半では、相関二重サンプリング回路(CDS)21の差動増幅出力信号が減少する。
また更に、図2(E)に示したように、輝度信号期間の後半では第1パルスφ1のみがハイレベルであり、第2パルスφ2とバッファ制御信号BUFF_ONとはローレベルとなっているので、図3(B)で説明した輝度信号期間の後半の輝度信号サンプリング動作が実行されている。その結果、図2(E)に示した輝度信号期間の後半では、相関二重サンプリング回路(CDS)21の差動増幅出力信号は最小値に到達する。
図2(F)は、図2(E)で説明したノーオペレーション(NOP)と輝度信号サンプリング動作(1)とリセット期間の相関二重サンプリング回路・増幅動作(2)とフィードスルー期間サンプリング動作と相関二重サンプリング回路・増幅動作(3)とが反復される様子を示したものである。
図2(G)には、図1に示した実施の形態1による相関二重サンプリング回路(CDS)21がホールド動作(H)とサンプリング動作(S)とを反復する様子が示されている。
図2(G)に示したように、図2(F)で説明したリセット期間の相関二重サンプリング回路・増幅動作(2)とフィードスルー期間のサンプリング動作と相関二重サンプリング回路・増幅動作(3)とで、ホールド動作(H)が実行され、フィードスルー期間の黒レベル信号と輝度信号期間の後半の輝度信号レベルとの差電圧が増幅される。
また図2(G)に示すように、図2(F)で説明したノーオペレーション(NOP)と輝度信号サンプリング動作(1)とで、サンプリング動作(S)が実行され、輝度信号期間の後半の輝度信号サンプリング動作が実行される。
また、本発明は上述した形態にのみ限定されるものではなく、種々の変更が可能である。すなわち、第1パルスφ1のローレベルからハイレベルへの立ち上がりタイミングを早めて、ノーオペレーション(NOP)の期間を短縮することが可能である。更に第1パルスφ1のローレベルからハイレベルへの立ち上がりタイミングを第2パルスφ2のハイレベルからローレベルへの立ち下がりタイミングまで早めて、ノーオペレーション(NOP)の期間を省略することも可能である。
本発明者によって本発明に先立って検討された図8に示した動作波形図では、リセット期間に第1パルスφ1と第2パルスφ2とはともにローレベルであり、図6の相関二重サンプリング回路(CDS)21はリセット期間にノーオペレーション(NOP)となっていた。この理由によって図8に示したように、図6の相関二重サンプリング回路(CDS)21の動作は、短いタイムスロットのホールド動作期間(H)と長いタイムスロットのサンプリング動作期間(S)との反復となっていたものである。
それに対して、実施の形態1によれば、図2に示すように図8に示した動作波形図でノーオペレーション(NOP)となっていたリセット期間において、図3(C)で説明した相関二重サンプリング回路・増幅動作(2)が実行されるものである。更に、図8に示した動作波形図のフィードスルー期間では、フィードスルー期間サンプリング動作のみが実行されていた。それに対して、実施の形態1によれば、図2に示した動作波形図のフィードスルー期間では、図3(A)で説明したフィードスルー期間サンプリング動作と相関二重サンプリング回路・増幅動作(3)が実行されるものである。更に、図8に示した動作波形図の輝度信号期間では輝度信号サンプリング動作が実行され、同様に実施の形態1でも図2に示した動作波形図の輝度信号期間に図3(B)で説明した輝度信号サンプリング動作(1)が実行されるものである。その結果、図1に示した実施の形態1の相関二重サンプリング回路(CDS)21によれば、図2(G)に示すようにホールド動作期間(H)のタイムスロットとサンプリング動作期間(S)のタイムスロットの差を小さくすることが可能となるものである。
《実施の形態1の作用・効果》
図1乃至図3を参照して説明した実施の形態1によれば、以下の作用・効果を奏することが可能となる。
図1乃至図3を参照して説明した実施の形態1によれば、以下の作用・効果を奏することが可能となる。
CCDイメージセンサ1等の固体撮像デバイスの高速化により輝度信号期間が短縮されたとしても、図1の実施の形態1の相関二重サンプリング回路(CDS)21によれば、ホールド動作期間(H)のタイムスロットとサンプリング動作期間(S)のタイムスロットとの差を小さくすることが可能となるものである。その結果、高速化されたCCDイメージセンサ1等の固体撮像デバイスの短縮された輝度信号期間に対応することが、容易となる。
特に、相関二重サンプリング回路(CDS)21に接続されるアナログ・デジタル変換器(ADC)22を高速と中間的な解像度とするために、従属接続された複数のA/D変換ステージを含むパイプラインA/D変換器が使用される場合に、パイプラインA/D変換器の消費電力を削減することが可能となる。
[実施の形態2]
《インターリーブ動作可能なパイプライン型A/D変換器》
図4は、図1に示した実施の形態1の半導体集積回路2に内蔵されたアナログ・デジタル変換器(ADC)22として使用される初段のA/D変換ステージがインターリーブ動作可能な実施の形態2のパイプライン型A/D変換器を示す図である。
《インターリーブ動作可能なパイプライン型A/D変換器》
図4は、図1に示した実施の形態1の半導体集積回路2に内蔵されたアナログ・デジタル変換器(ADC)22として使用される初段のA/D変換ステージがインターリーブ動作可能な実施の形態2のパイプライン型A/D変換器を示す図である。
すなわち、図4に示す実施の形態2のパイプライン型A/D変換器は、図1に示した実施の形態1による半導体集積回路2に内蔵されたアナログフロントエンド(AFE)のアナログ・デジタル変換器(ADC)22として使用されることが可能なものである。
図4に示したパイプライン型A/D変換器は、従属接続された複数のA/D変換ステージ1(Stage 1)、2(Stage 2)、…、j(Stage j)、(j+1)(Stage (j+1))と、エンコーダENCとによって構成されている。初段のA/D変換ステージ1と最終段のA/D変換ステージ(j+1)とは3ビットの分解能を持ち、他の中間段のA/D変換ステージ2、…、jは1.5ビットの分解能を持っている。
初段のA/D変換ステージ1(Stage 1)は、サブA/D変換器10と、サブD/A変換器11と、スイッチドキャパシタ回路12(Scod、Scev)と、差動増幅器13(AMP)とを含んでいる。
3ビットサブA/D変換器10にはアナログ入力信号Viが供給されることによって、エンコーダ100(ENC)と次段とに供給されるデジタル信号が生成される。サブD/A変換器11にはサブA/D変換器10からのデジタル信号が供給され、サブD/A変換器11は量子化アナログ電圧を生成する。スイッチドキャパシタ回路12(Scod、Scev)はアナログ入力信号と量子化アナログ電圧を減算することによって、量子化アナログ誤差を生成する。スイッチドキャパシタ回路12(Scod、Scev)によって生成される量子化アナログ誤差は差動増幅器13(AMP)によって増幅され、差動増幅器13(AMP)の出力から次段のA/D変換ステージ2への剰余信号Vresが形成される。
このように、初段のA/D変換ステージ1(Stage 1)は、3ビットサブA/D変換器10と、1.5ビットサブD/A変換器11と、加算器を内蔵するスイッチドキャパシタ回路12と、増幅器13(AMP)とを含んでいる。初段のステージ1のアナログ入力信号ViはサブA/D変換器10により粗く量子化され、サブA/D変換器10のデジタル信号からサブD/A変換器D11によって量子化アナログ電圧が生成される。スイッチドキャパシタ回路12の加算器によって原アナログ入力信号Viから量子化アナログ電圧が減算されることにより、量子化アナログ誤差が生成される。アナログ信号の段間剰余信号Vresを生成するため量子化アナログ誤差は増幅器13(AMP)により増幅され、量子化アナログ誤差はフルスケール範囲に回復される。特に初段のA/D変換ステージ1のスイッチドキャパシタ回路12は、第1スイッチドキャパシタ回路Scodと第2スイッチドキャパシタ回路Scevを含んでいる。従って、第1スイッチドキャパシタ回路Scodはパイプラインの奇数番目のパイプライン期間のサンプル動作(S)と偶数番目のパイプライン期間のホールド動作(H)とを行って、第2スイッチドキャパシタ回路Scevはパイプラインの偶数番目のパイプライン期間のサンプル動作(S)との奇数番目のパイプライン期間ホールド動作(H)とを行う。それによって、初段のA/D変換の高精度化と低消費電力化とが実現できる。
第2段のA/D変換ステージ2(Stage 2)は、1.5ビットサブA/D変換器20と、1.5ビットサブD/A変換器21と、加算器を内蔵するスイッチドキャパシタ回路22と、増幅器23(AMP)とを含むものである。1.5ビットサブA/D変換器20には初段のA/D変換ステージ1からのアナログ信号の段間剰余信号Vresが供給されることによって、エンコーダ100(ENC)と次段とに供給される1.5ビットのデジタル信号が生成される。1.5ビットサブD/A変換器21には初段のA/D変換ステージ1からの1.5ビットのデジタル信号が供給されることにより、サブD/A変換器21は量子化アナログ電圧を生成する。スイッチドキャパシタ回路22の加算器によって初段ステージ1からのアナログ信号の段間剰余信号VresからサブD/A変換器21の量子化アナログ電圧が減算されることによって、量子化アナログ誤差が生成される。アナログ信号の段間剰余信号Vresを生成するために、スイッチドキャパシタ回路22の量子化アナログ誤差は増幅器23(AMP)により増幅され、量子化アナログ誤差はフルスケール範囲に回復される。第2段A/D変換ステージ2の1.5ビットサブA/D変換器20からの1.5ビットのデジタル信号と増幅器23(AMP)からのアナログ信号の段間剰余信号Vresとは、第3段A/D変換ステージ3に供給される。同様にして、最終段A/D変換ステージ(j+1)まで、1.5ビットのデジタル信号と段間剰余信号Vresとが前段から後段に伝達される。
《パイプライン型A/D変換器を内蔵する半導体集積回路2の動作説明波形図》
図5は、図4に示した初段のA/D変換ステージがインターリーブ動作可能な実施の形態2によるパイプライン型A/D変換器22を内蔵する図1の半導体集積回路2の動作説明のための波形図である。
図5は、図4に示した初段のA/D変換ステージがインターリーブ動作可能な実施の形態2によるパイプライン型A/D変換器22を内蔵する図1の半導体集積回路2の動作説明のための波形図である。
図5(A)には図2(A)と全く同様にCCDイメージセンサ1のイメージ・センサ出力信号CCDinの波形が示され、図5(B)には図2(B)と全く同様に図1の半導体集積回路2の制御ゲートCGの論理和ゲートOR1とスイッチSW11、SW21…に供給される第1パルスφ1の波形が示されている。
図5(C)には図2(C)と全く同様に図1の半導体集積回路2の制御ゲートCGの排他的論理和ゲートEXOR1とスイッチSW31、32に供給される第2パルスφ2の波形が示され、図5(D)には図2(D)と全く同様に図1の半導体集積回路2の制御ゲートCGの排他的論理和ゲートEXOR1とスイッチSW6に供給されるバッファ制御信号BUFF_ONの波形が示されている。
図5(E)には、図2(E)と全く同様に図1の半導体集積回路2の相関二重サンプリング回路(CDS)21の差動増幅出力信号が示されている。
図5(F)には、図2(F)と全く同様にノーオペレーション(NOP)と輝度信号サンプリング動作(1)とリセット期間の相関二重サンプリング回路・増幅動作(2)とフィードスルー期間サンプリング動作と相関二重サンプリング回路・増幅動作(3)とが反復される様子が示されている。
図5(G)には、図2(G)と全く同様に図1の実施の形態1による相関二重サンプリング回路(CDS)21がホールド動作(H)とサンプリング動作(S)とを反復する様子が示されている。
図5(H)には、図1の実施の形態1の半導体集積回路2に内蔵されたパイプライン型A/D変換器22の初段のA/D変換ステージ1の第1スイッチドキャパシタ回路Scodがパイプラインの1番目と3番目と5番目の奇数番目のパイプライン期間のサンプル動作(S)を行いパイプラインの2番目と4番目の偶数番目のパイプライン期間のホールド動作(H)を行う様子が示されている。
1番目のパイプライン期間の前半で図5(G)に示した相関二重サンプリング回路(CDS)21のサンプリング動作(S)でのアナログ増幅出力信号が、図5(H)に示すように1番目のパイプライン期間のサンプル動作(S)によって初段のA/D変換ステージ1の第1スイッチドキャパシタ回路Scodにサンプリングされる。
1番目のパイプライン期間の後半で図5(G)に示した相関二重サンプリング回路(CDS)21のホールド動作(H)でのアナログ増幅出力信号が、図5(H)に示すように2番目のパイプライン期間のホールド動作(H)によって初段のA/D変換ステージ1の第1スイッチドキャパシタ回路Scodにホールドされる。
図5(I)には、図1の実施の形態1の半導体集積回路2に内蔵されたパイプライン型A/D変換器22の初段のA/D変換ステージ1の第2スイッチドキャパシタ回路Scevがパイプラインの2番目と4番目の偶数番目のパイプライン期間のサンプル動作(S)を行いパイプラインの1番目と3番目と5番目の奇数番目のパイプライン期間のホールド動作(H)を行う様子が示されている。
2番目のパイプライン期間の前半で図5(G)に示した相関二重サンプリング回路(CDS)21のサンプリング動作(S)でのアナログ増幅出力信号が、図5(I)に示すように2番目のパイプライン期間のサンプル動作(S)によって初段のA/D変換ステージ1の第2スイッチドキャパシタ回路Scevにサンプリングされる。
2番目のパイプライン期間の後半で図5(G)に示した相関二重サンプリング回路(CDS)21のホールド動作(H)でのアナログ増幅出力信号が、図5(I)に示すように3番目のパイプライン期間のホールド動作(H)によって初段のA/D変換ステージ1の第2スイッチドキャパシタ回路Scevにホールドされる。
図5(J)には、図1の実施の形態1の半導体集積回路2に内蔵されたパイプライン型A/D変換器22の第2段A/D変換ステージ2がサンプリング動作(S)とホールド動作(H)とを反復する様子が示されている。
図5(H)に示した1番目のパイプライン期間のサンプル動作(S)における初段のA/D変換ステージ1の第1スイッチドキャパシタ回路Scodのアナログ剰余信号に応答して、図5(J)に示したように2番目のパイプライン期間の前半に第2段A/D変換ステージ2がサンプル動作(S)を行う。
図5(H)に示した2番目のパイプライン期間のホールド動作(H)における初段のA/D変換ステージ1の第1スイッチドキャパシタ回路Scodのアナログ剰余信号に応答して、図5(J)に示したように2番目のパイプライン期間の後半に第2段A/D変換ステージ2がホールド動作(H)を行う。
図5(I)に示した2番目のパイプライン期間のサンプル動作(S)における初段のA/D変換ステージ1の第2スイッチドキャパシタ回路Scevのアナログ剰余信号に応答して、図5(J)に示したように3番目のパイプライン期間の前半に第2段A/D変換ステージ2がサンプル動作(S)を行う。
図5(I)に示した3番目のパイプライン期間のホールド動作(H)における初段のA/D変換ステージ1の第2スイッチドキャパシタ回路Scevのアナログ剰余信号に応答して、図5(J)に示したように3番目のパイプライン期間の後半に第2段A/D変換ステージ2がホールド動作(H)を行う。
《実施の形態2の作用・効果》
図4乃至図5を参照して説明した実施の形態2によれば、以下の作用・効果を奏することが可能となる。
図4乃至図5を参照して説明した実施の形態2によれば、以下の作用・効果を奏することが可能となる。
特に、相関二重サンプリング回路(CDS)21に接続されるアナログ・デジタル変換器(ADC)22を高速と中間的な解像度とするためにパイプラインA/D変換器を使用する場合に、初段のA/D変換ステージをインターリーブ動作させることにより、初段のA/D変換ステージの高精度化と低消費電力化とを実現することが可能となる。
以上、本発明者によってなされた発明を種々の実施の形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
例えば、図1に示した相関二重サンプリング回路(CDS)21の差動増幅器Ampの差動入力端子と差動出力端子との間に接続された可変容量C2、C2aを固定容量として、差動増幅器Ampの差動出力端子とアナログ・デジタル変換器(ADC)の差動入力端子との間に可変利得増幅器(PGA)を接続することが可能である。尚、可変利得増幅器(PGA)の増幅ゲインは、ゲイン制御部24の出力信号によって可変設定されるものである。
更に、図1に示したアナログフロントエンド(AFE)に内蔵される相関二重サンプリング回路(CDS)21の入力端子に供給されるイメージ・センサ出力信号CCDinを生成する固体撮像デバイスとしては、CCDイメージセンサ1にのみ限定されるものではない。
すなわち、固体撮像デバイスとしては、CCDイメージセンサ1以外にも、CMOSイメージセンサ等のシリコン半導体基板の主表面にフォト・ダイオード等の撮像セルを2次元マトリックス配置したソリッド・ステート・イメージセンサを使用することが可能である。
1…CCDイメージセンサ
2…半導体集積回路
3…デジタルシグナルプロセッサ
21…相関二重サンプリング回路(CDS)
22…アナログ・デジタル変換器(ADC)
23…クランプ制御部
24…ゲイン制御部
211…アナログ信号処理ユニット
212…デジタル・アナログ変換器(DAC)
CG…制御ゲート
EXOR1…排他的論理和ゲート
OR1…論理和ゲート
C1、C1a…固定容量
C2、C2a…可変容量
Amp…差動増幅器
SW11、SW21、SW31、SW12、SW22、SW32…スイッチ
C3…容量
BUFF…バッファ増幅器
SW4、SW5、SW6…スイッチ
φ1…第1パルス
φ2…第2パルス
BUFF_ON…バッファ制御信号
2…半導体集積回路
3…デジタルシグナルプロセッサ
21…相関二重サンプリング回路(CDS)
22…アナログ・デジタル変換器(ADC)
23…クランプ制御部
24…ゲイン制御部
211…アナログ信号処理ユニット
212…デジタル・アナログ変換器(DAC)
CG…制御ゲート
EXOR1…排他的論理和ゲート
OR1…論理和ゲート
C1、C1a…固定容量
C2、C2a…可変容量
Amp…差動増幅器
SW11、SW21、SW31、SW12、SW22、SW32…スイッチ
C3…容量
BUFF…バッファ増幅器
SW4、SW5、SW6…スイッチ
φ1…第1パルス
φ2…第2パルス
BUFF_ON…バッファ制御信号
Claims (20)
- 半導体集積回路は、相関二重サンプリング回路とアナログ・デジタル変換器とを具備して、
前記相関二重サンプリング回路は、アナログ信号処理回路と差動増幅器とを含み、
前記アナログ信号処理回路の入力端子には、固体撮像デバイスからのイメージ・センサ出力信号が供給され、
前記アナログ信号処理回路の出力端子の信号処理出力信号が前記差動増幅器の入力端子に供給されることによって、前記差動増幅器の出力端子から増幅出力信号が生成され、
前記差動増幅器の前記出力端子の前記増幅出力信号が前記アナログ・デジタル変換器のアナログ入力端子に供給されることによって、前記アナログ・デジタル変換器のデジタル出力端子からデジタル変換出力信号が生成され、
前記固体撮像デバイスの前記イメージ・センサ出力信号のフィードスルー期間に、前記アナログ信号処理回路は前記フィードスルー期間における前記イメージ・センサ出力信号のフィードスルー期間信号レベルをサンプリングして、
前記フィードスルー期間の経過後には、前記アナログ信号処理回路は前記フィードスルー期間にサンプリングした前記フィードスルー期間信号レベルをホールドして、
前記フィードスルー期間の前記経過後の前記固体撮像デバイスの前記イメージ・センサ出力信号の輝度信号期間に、前記相関二重サンプリング回路は前記輝度信号期間における前記イメージ・センサ出力信号の輝度信号レベルをサンプリングして、
前記輝度信号期間の経過後の前記固体撮像デバイスの前記イメージ・センサ出力信号のリセット期間には、前記アナログ信号処理回路はホールドされた前記フィードスルー期間信号レベルを前記差動増幅器の前記入力端子に供給するものであり、
前記リセット期間において、前記アナログ信号処理回路から供給される前記フィードスルー期間信号レベルと前記輝度信号期間にサンプリングされた前記輝度信号レベルとの差電圧が、前記差動増幅器によって増幅される
半導体集積回路。 - 請求項1において、
前記リセット期間には、前記アナログ信号処理回路の前記入力端子から前記アナログ信号処理回路の前記出力端子への入力信号伝達が実質的に禁止され、前記リセット期間の前記固体撮像デバイスのリセット・ノイズが前記相関二重サンプリング回路の前記差動増幅器の前記入力端子に伝達されることが防止される
半導体集積回路。 - 請求項2において、
前記リセット期間の経過後の前記フィードスルー期間には、前記アナログ信号処理回路の前記入力端子に供給される前記フィードスルー期間信号レベルと前記輝度信号期間にサンプリングされた前記輝度信号レベルとの差電圧が、前記差動増幅器によって増幅される
半導体集積回路。 - 請求項3において、
前記相関二重サンプリング回路の前記増幅出力信号が供給される前記アナログ・デジタル変換器は、従属接続された複数のA/D変換ステージを含むパイプライン型A/D変換器によって構成された
半導体集積回路。 - 請求項4において、
前記相関二重サンプリング回路は、第1入力容量と、第2入力容量と、第1帰還容量と、第2帰還容量とを更に含み、
前記第1入力容量の一端に前記アナログ信号処理回路の前記出力端子の前記信号処理出力信号が供給され、前記第2入力容量の一端にクランプレベル制御用デジタル・アナログ変換器の出力電圧が供給され、
前記第1入力容量の他端と前記第2入力容量の他端とは、前記差動増幅器の反転入力端子と非反転入力端子とにそれぞれ接続され、
前記第1帰還容量の一端と他端とはそれぞれ前記差動増幅器の前記反転入力端子と非反転出力端子と接続され、前記第2帰還容量の一端と他端とはそれぞれ前記差動増幅器の前記非反転入力端子と反転出力端子と接続された
半導体集積回路。 - 請求項5において、
前記アナログ信号処理回路は、信号伝達スイッチとサンプリングスイッチとバッファ増幅器とサンプリング容量とホールド出力スイッチを含み、
前記信号伝達スイッチは、前記アナログ信号処理回路の前記入力端子から前記アナログ信号処理回路の前記出力端子への前記入力信号伝達の許可と禁止とを制御して、
前記サンプリングスイッチは、前記アナログ信号処理回路の前記入力端子から前記サンプリング容量および前記バッファ増幅器の入力端子へのサンプリング信号伝達の許可と禁止とを制御して、
前記ホールド出力スイッチは、前記バッファ増幅器の出力端子から前記アナログ信号処理回路の前記出力端子へのホールド信号伝達の許可と禁止とを制御して、
前記フィードスルー期間には、前記信号伝達スイッチは前記入力信号伝達を許可して、前記サンプリングスイッチは前記サンプリング信号伝達を許可して、
前記輝度信号期間には、前記信号伝達スイッチは前記入力信号伝達を許可して、前記サンプリングスイッチは前記サンプリング信号伝達を禁止して、
前記リセット期間には、前記信号伝達スイッチは前記入力信号伝達を禁止して、前記ホールド出力スイッチは前記ホールド信号伝達を許可する
半導体集積回路。 - 請求項6において、
前記アナログ・デジタル変換器を構成する前記パイプライン型A/D変換器の前記複数のA/D変換ステージの初段A/D変換ステージは、サブA/D変換器とサブD/A変換器とスイッチドキャパシタ回路と誤差差動増幅器とにより構成されたものであり、
前記スイッチドキャパシタ回路は、第1スイッチドキャパシタ回路と第2スイッチドキャパシタ回とを含むものであり、
前記第1スイッチドキャパシタ回路は、パイプラインの奇数番目のパイプライン期間のサンプル動作と偶数番目のパイプライン期間のホールド動作とを行うものであり、
前記第2スイッチドキャパシタ回路は、前記パイプラインの前記偶数番目のパイプライン期間のサンプル動作と前記奇数番目のパイプライン期間のホールド動作とを行うものであり、
前記偶数番目のパイプライン期間での前記初段A/D変換ステージの前記ホールド動作での前記第1スイッチドキャパシタ回路のアナログ剰余信号に応答して、前記複数のA/D変換ステージの第2段A/D変換ステージがホールド動作を行うものであり、
前記奇数番目のパイプライン期間での前記初段A/D変換ステージの前記ホールド動作での前記第2スイッチドキャパシタ回路のアナログ剰余信号に応答して、前記第2段A/D変換ステージがホールド動作を行う
半導体集積回路。 - 請求項6において、
前記相関二重サンプリング回路は、第1制御スイッチと、第2制御スイッチと、第3制御スイッチと、第4制御スイッチと、第5制御スイッチと、第6制御スイッチとを含み、
前記第1制御スイッチは前記第1帰還容量の前記一端と前記基準電圧との間に接続され、前記第2制御スイッチは前記第1帰還容量の前記他端と前記基準電圧との間に接続され、前記第3制御スイッチは前記第1帰還容量の前記他端と前記差動増幅器の前記非反転出力端子との間に接続され、
前記第4制御スイッチは前記第2帰還容量の前記一端と前記基準電圧との間に接続され、前記第5制御スイッチは前記第2帰還容量の前記他端と前記基準電圧との間に接続され、前記第6制御スイッチは前記第2帰還容量の前記他端と前記差動増幅器の前記反転出力端子との間に接続され、
前記第1制御スイッチと前記第2制御スイッチと前記第4制御スイッチと前記第5制御スイッチとは第1制御信号によって制御され、前記第3制御スイッチと前記第6制御スイッチとは第2制御信号によって制御され、
前記輝度信号期間の期間中に、前記第1制御信号は、前記第1制御スイッチと前記第2制御スイッチと前記第4制御スイッチと前記第5制御スイッチとをオン状態とするオン状態信号レベルとされ、
前記リセット期間と前記フィードスルー期間とでは、前記第2制御信号は、前記第3制御スイッチと前記第6制御スイッチとをオン状態とする前記オン状態信号レベルとされる
半導体集積回路。 - 請求項8において、
前記アナログ信号処理回路の前記ホールド出力スイッチは、第3制御信号によって制御され、
前記リセット期間に、前記第3制御信号は、前記ホールド出力スイッチをオン状態とする前記オン状態信号レベルとされる
半導体集積回路。 - 請求項9において、
前記アナログ信号処理回路は、制御ゲートを更に含み、
前記制御ゲートの複数の入力端子に前記第1制御信号と前記第2制御信号と前記第3制御信号とが供給され、前記制御ゲートの出力信号によって前記信号伝達スイッチの前記入力信号伝達の前記許可と前記禁止とが制御され、
前記フィードスルー期間には、前記オン状態信号レベルの前記第2制御信号に応答して、前記制御ゲートは前記信号伝達スイッチの前記入力信号伝達を前記許可に制御するものであり、
前記輝度信号期間の前記期間中に、前記オン状態信号レベルの前記第1制御信号に応答して、前記制御ゲートは前記信号伝達スイッチの前記入力信号伝達を前記許可に制御するものであり、
前記リセット期間には、前記オン状態信号レベルの前記第1制御信号と前記オン状態信号レベルの前記第3制御信号との排他的論理和に応答して、前記制御ゲートは前記信号伝達スイッチの前記入力信号伝達を前記禁止に制御する
半導体集積回路。 - 請求項10において、
前記半導体集積回路は、クランプレベルを示すクランプレベルデジタル信号が供給され更にオプティカルブラック期間に前記アナログ・デジタル変換器の前記デジタル出力端子から生成される前記デジタル変換出力信号が供給されるクランプ制御部を更に具備して、
前記オプティカルブラック期間に前記デジタル出力端子から生成される前記デジタル変換出力信号が前記クランプレベルデジタル信号と一致するように、前記クランプ制御部は前記クランプレベル制御用デジタル・アナログ変換回路の入力値を設定する
半導体集積回路。 - 請求項11において、
前記半導体集積回路は、目標ゲインを示す目標ゲインデジタル信号が供給され前記相関二重サンプリング回路の前記第1帰還容量および前記第2帰還容量の容量値を制御するゲイン制御部を更に具備して、
前記デジタル出力端子から生成される前記デジタル変換出力信号が前記目標ゲインデジタル信号と一致するように、前記ゲイン制御部は前記第1帰還容量と前記第2帰還容量の各可変容量の容量値を設定する
半導体集積回路。 - 請求項9において、
前記フィードスルー期間の経過直後の前記輝度信号期間の前半において、前記第1制御信号と前記第2制御信号と前記第3制御信号とは前記オン状態信号レベルと異なったオフ状態信号レベルとされ、
前記第1制御信号と前記第2制御信号と前記第3制御信号が前記オフ状態信号レベルとされることにより、前記アナログ信号処理回路と前記相関二重サンプリング回路とは実質的にノーオペレーションの状態に制御され、
前記実質的にノーオペレーションの状態では、前記第1制御スイッチと前記第2制御スイッチと前記第3制御スイッチと前記第4制御スイッチと前記第5制御スイッチと前記第6制御スイッチと前記サンプリングスイッチと前記ホールド出力スイッチとはオフ状態に制御される
半導体集積回路。 - 相関二重サンプリング回路とアナログ・デジタル変換器とを具備する半導体集積回路の動作方法であって、
前記相関二重サンプリング回路は、アナログ信号処理回路と差動増幅器とを含み、
前記アナログ信号処理回路の入力端子には、固体撮像デバイスからのイメージ・センサ出力信号が供給され、
前記アナログ信号処理回路の出力端子の信号処理出力信号が前記差動増幅器の入力端子に供給されることによって、前記差動増幅器の出力端子から増幅出力信号が生成され、
前記差動増幅器の前記出力端子の前記増幅出力信号が前記アナログ・デジタル変換器のアナログ入力端子に供給されることによって、前記アナログ・デジタル変換器のデジタル出力端子からデジタル変換出力信号が生成され、
前記固体撮像デバイスの前記イメージ・センサ出力信号のフィードスルー期間に、前記アナログ信号処理回路は前記フィードスルー期間における前記イメージ・センサ出力信号のフィードスルー期間信号レベルをサンプリングして、
前記フィードスルー期間の経過後には、前記アナログ信号処理回路は前記フィードスルー期間にサンプリングした前記フィードスルー期間信号レベルをホールドして、
前記フィードスルー期間の前記経過後の前記固体撮像デバイスの前記イメージ・センサ出力信号の輝度信号期間に、前記相関二重サンプリング回路は前記輝度信号期間における前記イメージ・センサ出力信号の輝度信号レベルをサンプリングして、
前記輝度信号期間の経過後の前記固体撮像デバイスの前記イメージ・センサ出力信号のリセット期間には、前記アナログ信号処理回路はホールドされた前記フィードスルー期間信号レベルを前記差動増幅器の前記入力端子に供給するものであり、
前記リセット期間において、前記アナログ信号処理回路から供給される前記フィードスルー期間信号レベルと前記輝度信号期間にサンプリングされた前記輝度信号レベルとの差電圧が、前記差動増幅器によって増幅される
半導体集積回路の動作方法。 - 請求項14において、
前記リセット期間には、前記アナログ信号処理回路の前記入力端子から前記アナログ信号処理回路の前記出力端子への入力信号伝達が実質的に禁止され、前記リセット期間の前記固体撮像デバイスのリセット・ノイズが前記相関二重サンプリング回路の前記差動増幅器の前記入力端子に伝達されることが防止される
半導体集積回路の動作方法。 - 請求項15において、
前記リセット期間の経過後の前記フィードスルー期間には、前記アナログ信号処理回路の前記入力端子に供給される前記フィードスルー期間信号レベルと前記輝度信号期間にサンプリングされた前記輝度信号レベルとの差電圧が、前記差動増幅器によって増幅される
半導体集積回路の動作方法。 - 請求項16において、
前記相関二重サンプリング回路の前記増幅出力信号が供給される前記アナログ・デジタル変換器は、従属接続された複数のA/D変換ステージを含むパイプライン型A/D変換器によって構成された
半導体集積回路の動作方法。 - 請求項17において、
前記相関二重サンプリング回路は、第1入力容量と、第2入力容量と、第1帰還容量と、第2帰還容量とを更に含み、
前記第1入力容量の一端に前記アナログ信号処理回路の前記出力端子の前記信号処理出力信号が供給され、前記第2入力容量の一端にクランプレベル制御用デジタル・アナログ変換器の出力電圧が供給され、
前記第1入力容量の他端と前記第2入力容量の他端とは、前記差動増幅器の反転入力端子と非反転入力端子とにそれぞれ接続され、
前記第1帰還容量の一端と他端とはそれぞれ前記差動増幅器の前記反転入力端子と非反転出力端子と接続され、前記第2帰還容量の一端と他端とはそれぞれ前記差動増幅器の前記非反転入力端子と反転出力端子と接続された
半導体集積回路の動作方法。 - 請求項18において、
前記アナログ信号処理回路は、信号伝達スイッチとサンプリングスイッチとバッファ増幅器とサンプリング容量とホールド出力スイッチを含み、
前記信号伝達スイッチは、前記アナログ信号処理回路の前記入力端子から前記アナログ信号処理回路の前記出力端子への前記入力信号伝達の許可と禁止とを制御して、
前記サンプリングスイッチは、前記アナログ信号処理回路の前記入力端子から前記サンプリング容量および前記バッファ増幅器の入力端子へのサンプリング信号伝達の許可と禁止とを制御して、
前記ホールド出力スイッチは、前記バッファ増幅器の出力端子から前記アナログ信号処理回路の前記出力端子へのホールド信号伝達の許可と禁止とを制御して、
前記フィードスルー期間には、前記信号伝達スイッチは前記入力信号伝達を許可して、前記サンプリングスイッチは前記サンプリング信号伝達を許可して、
前記輝度信号期間には、前記信号伝達スイッチは前記入力信号伝達を許可して、前記サンプリングスイッチは前記サンプリング信号伝達を禁止して、
前記リセット期間には、前記信号伝達スイッチは前記入力信号伝達を禁止して、前記ホールド出力スイッチは前記ホールド信号伝達を許可する
半導体集積回路の動作方法。 - 請求項19において、
前記アナログ・デジタル変換器を構成する前記パイプライン型A/D変換器の前記複数のA/D変換ステージの初段A/D変換ステージは、サブA/D変換器とサブD/A変換器とスイッチドキャパシタ回路と誤差差動増幅器とにより構成されたものであり、
前記スイッチドキャパシタ回路は、第1スイッチドキャパシタ回路と第2スイッチドキャパシタ回とを含むものであり、
前記第1スイッチドキャパシタ回路は、パイプラインの奇数番目のパイプライン期間のサンプル動作と偶数番目のパイプライン期間のホールド動作とを行うものであり、
前記第2スイッチドキャパシタ回路は、前記パイプラインの前記偶数番目のパイプライン期間のサンプル動作と前記奇数番目のパイプライン期間のホールド動作とを行うものであり、
前記偶数番目のパイプライン期間での前記初段A/D変換ステージの前記ホールド動作での前記第1スイッチドキャパシタ回路のアナログ剰余信号に応答して、前記複数のA/D変換ステージの第2段A/D変換ステージがホールド動作を行うものであり、
前記奇数番目のパイプライン期間での前記初段A/D変換ステージの前記ホールド動作での前記第2スイッチドキャパシタ回路のアナログ剰余信号に応答して、前記第2段A/D変換ステージがホールド動作を行う
半導体集積回路の動作方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012158289A JP2014022857A (ja) | 2012-07-17 | 2012-07-17 | 半導体集積回路およびその動作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012158289A JP2014022857A (ja) | 2012-07-17 | 2012-07-17 | 半導体集積回路およびその動作方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014022857A true JP2014022857A (ja) | 2014-02-03 |
Family
ID=50197313
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012158289A Pending JP2014022857A (ja) | 2012-07-17 | 2012-07-17 | 半導体集積回路およびその動作方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2014022857A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI740137B (zh) * | 2018-05-03 | 2021-09-21 | 美商梅瑞堤儀器公司 | 光學儀器、光譜儀、以及將一光學輸入轉換為一數位信號輸出之方法 |
-
2012
- 2012-07-17 JP JP2012158289A patent/JP2014022857A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI740137B (zh) * | 2018-05-03 | 2021-09-21 | 美商梅瑞堤儀器公司 | 光學儀器、光譜儀、以及將一光學輸入轉換為一數位信號輸出之方法 |
US11725985B2 (en) | 2018-05-03 | 2023-08-15 | Verity Instruments, Inc. | Signal conversion system for optical sensors |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Seo et al. | A low-noise high intrascene dynamic range CMOS image sensor with a 13 to 19b variable-resolution column-parallel folding-integration/cyclic ADC | |
KR101155720B1 (ko) | 카운터 회로, ad 변환 방법, ad 변환 장치, 물리량분포 검지용 반도체 장치 및 전자 기기 | |
JP6369696B2 (ja) | 固体撮像装置及び撮像装置 | |
JP5605377B2 (ja) | Ad変換方法およびad変換装置 | |
Park et al. | A high-speed low-noise CMOS image sensor with 13-b column-parallel single-ended cyclic ADCs | |
JP5067011B2 (ja) | 固体撮像装置、撮像装置、電子機器 | |
WO2011104783A1 (ja) | 固体撮像装置およびその駆動方法、カメラ | |
JP2004015701A (ja) | 固体撮像装置及びその制御方法 | |
JP4743227B2 (ja) | Ad変換方法およびad変換装置、並びに物理量分布検知の半導体装置および電子機器 | |
JP4366501B2 (ja) | ディジタルノイズキャンセル機能をもつイメージセンサ | |
JP2005323331A (ja) | Ad変換方法およびad変換装置並びに物理量分布検知の半導体装置および電子機器 | |
US8686889B2 (en) | Analog frontend for CCD/CIS sensor | |
JP4546563B2 (ja) | 半導体集積回路 | |
JP2008054256A (ja) | アナログデジタル変換器およびそれを用いた撮像回路 | |
JP2011024109A (ja) | 固体撮像装置およびそれを備えるカメラ | |
JP5641112B2 (ja) | 固体撮像素子およびカメラシステム | |
JP4370407B2 (ja) | イメージセンサ | |
JP2019106706A (ja) | 位相差オートフォーカス画像センサ用のアナログ−デジタルコンバータ | |
JP2014022857A (ja) | 半導体集積回路およびその動作方法 | |
US10958283B2 (en) | AD conversion circuit, imaging device, and endoscope system | |
JP2004147296A (ja) | 電荷検出回路、および、その回路定数設計方法 | |
JP4478798B2 (ja) | オフセット低減機能をもつ巡回型a/d変換器、およびオフセット電圧を低減する方法 | |
WO2018011877A1 (ja) | Ad変換回路、撮像装置、および内視鏡システム | |
JP2013162437A (ja) | 半導体集積回路 | |
JP6012829B2 (ja) | 固体撮像装置 |