JP2014013299A - 薄膜トランジスタアレイ基板およびそれを用いた液晶表示装置 - Google Patents
薄膜トランジスタアレイ基板およびそれを用いた液晶表示装置 Download PDFInfo
- Publication number
- JP2014013299A JP2014013299A JP2012150309A JP2012150309A JP2014013299A JP 2014013299 A JP2014013299 A JP 2014013299A JP 2012150309 A JP2012150309 A JP 2012150309A JP 2012150309 A JP2012150309 A JP 2012150309A JP 2014013299 A JP2014013299 A JP 2014013299A
- Authority
- JP
- Japan
- Prior art keywords
- drain electrode
- face
- electrode
- semiconductor layer
- gate wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 46
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 23
- 239000010409 thin film Substances 0.000 title claims description 10
- 239000004065 semiconductor Substances 0.000 claims abstract description 72
- 239000010408 film Substances 0.000 claims description 25
- 230000005684 electric field Effects 0.000 claims description 4
- 239000012212 insulator Substances 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 69
- 238000000034 method Methods 0.000 description 19
- 230000007547 defect Effects 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 description 5
- 239000000969 carrier Substances 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 229910052804 chromium Inorganic materials 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 239000012769 display material Substances 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/0004—Devices characterised by their operation
- H01L33/0041—Devices characterised by their operation characterised by field-effect operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
【課題】ゲート電圧が深いバイアスとなる条件でも、各画素のTFTのリーク電流を抑制できるTFTアレイ基板および液晶表示装置を提供する。
【解決手段】TFTアレイ基板は、絶縁性基板6上の画素を構成する画素電極を駆動するゲート配線4と、当該ゲート配線4と絶縁膜を介して交差するソース配線5と、ソース配線5と接続されたソース電極3と、ソース電極3と対向して設けられ、かつ画素電極と接続されたドレイン電極2とを備える。ソース電極3およびドレイン電極2の下層には、これらソース電極3およびドレイン電極2と接続される半導体層1が配設される。半導体層1の端面は、ソース配線5の端面、ソース電極3の端面およびドレイン電極2の端面と、ゲート配線4上では交わらず、ドレイン電極2の下に位置する半導体層1の部分は、平面視でゲート配線4に内包される端面を有する。
【選択図】図1
【解決手段】TFTアレイ基板は、絶縁性基板6上の画素を構成する画素電極を駆動するゲート配線4と、当該ゲート配線4と絶縁膜を介して交差するソース配線5と、ソース配線5と接続されたソース電極3と、ソース電極3と対向して設けられ、かつ画素電極と接続されたドレイン電極2とを備える。ソース電極3およびドレイン電極2の下層には、これらソース電極3およびドレイン電極2と接続される半導体層1が配設される。半導体層1の端面は、ソース配線5の端面、ソース電極3の端面およびドレイン電極2の端面と、ゲート配線4上では交わらず、ドレイン電極2の下に位置する半導体層1の部分は、平面視でゲート配線4に内包される端面を有する。
【選択図】図1
Description
本発明は、薄膜トランジスタおよびこれを用いた液晶表示装置に関するものである。
液晶表示装置は、通常、対向する2枚の絶縁性基板の間に表示材料である液晶が狭持された構造を有し、液晶に対して画素ごとに選択的に電圧を印加できるように構成される。2枚の絶縁性基板の少なくとも一方には、各画素に設けられる薄膜トランジスタ(Thin Film Transistor;TFT)などのスイッチング素子およびそれに接続する画素電極が形成された基板(以下「TFTアレイ基板」)が用いられる。このTFTアレイ基板には、各画素のスイッチング素子を制御して画素電極を駆動する複数のゲート配線と、各スイッチング素子を通して画素電極に画像信号を供給する複数のソース配線とが、交差するように配設される。各画素は、ゲート配線とソース配線とで囲まれる各領域に形成され、マトリクス状に配設されることになる。
従来の液晶表示装置には、各画素のTFTのリーク電流により画素電極の電荷がソース配線に流出することが原因となって、クロストークや輝度ムラ、コントラスト低下などの表示特性劣化や、点欠陥(画素不良)の発生などの問題が生じていた。
下記の特許文献1には、液晶表示装置のTFTに生じるリーク電流の種類として次の二つが挙げられている。一つは、TFTのドレイン電極下の半導体層にバックライトが発生した光(バックライト光)が照射されたことで生じたキャリアを介するリーク電流(光リーク電流)である。もう一つは、TFTを構成する半導体層、ソース電極、ドレイン電極の各端面をリークパスとするリーク電流である。
特許文献1では、それらのリーク電流への対策として、TFTの半導体層におけるドレイン電極下の部分を平面視でゲート電極に内包させると共に、当該半導体層の端面がソース電極の端面とゲート電極上で交わらないようにする(ゲート電極の外側で、半導体層の端面とソース配線の端面とが交わるようにする)技術が提案されている。TFTのドレイン電極下の半導体層が平面視でゲート電極に内包されることで、バックライト光がゲート電極で遮られて半導体層に照射されなくなり、光リーク電流の原因となるキャリアの発生が抑えられる。また、半導体層端面のリークパスの導電率はゲート電極からの電界の影響で変動するため、ソース配線の端面と半導体層の端面との交点をゲート電極の外側に位置させることで、その部分が高抵抗となって、ソース配線へ流れ込むリーク電流が低減される。
特許文献1のTFTアレイ基板では、ソース電極の端面は半導体層の端面とゲート電極上で交わらないが、ドレイン電極の端面は半導体層の端面とゲート配線上で交わっており、その交点を介して流れるリーク電流が存在する。
特に、ゲート電圧が深いバイアスとなる場合、半導体層の導電率が低くなることでリークパスが機能するか、あるいは半導体層の端面からその面内への新たなリークパスができ、その交点を介したリーク電流が増大して、点欠陥を発生させる原因となる。従って、ゲート電圧が深いバイアスとなる駆動条件、例えばラインコモン反転駆動などを行う場合には、点欠陥による歩留まりの低下の問題が生じる。
また、TFTの特性は製造プロセス条件や材料と密接に関わるので、TFTにリーク電流が生じる場合には、製造プロセス条件や材料選定に制約がかかるという課題もある。
本発明は以上のような課題を解決するためになされたものであり、ゲート電圧が深いバイアスとなる条件でも、各画素のTFTのリーク電流を抑制できるTFTアレイ基板および液晶表示装置を提供することを目的とする。
本発明に係る薄膜トランジスタアレイ基板は、絶縁性基板上の画素を構成する画素電極を駆動するゲート配線と、前記ゲート配線と絶縁膜を介して交差するソース配線と、前記ソース配線と接続されたソース電極と、前記ソース電極と対向して設けられ、かつ前記画素電極と接続されたドレイン電極と、前記ソース電極および前記ドレイン電極と接続されるとともに、前記ソース電極と前記ドレイン電極の下層に設けられた半導体層と、を備え、前記半導体層の端面は、前記ソース配線の端面、前記ソース電極の端面および前記ドレイン電極の端面と、前記ゲート配線上では交わらず、前記ドレイン電極の下に位置する前記半導体層の部分は、平面視で前記ゲート配線に内包される端面を有するものである。
本発明によれば、ゲート電極上に、ソース電極の端面と半導体層の端面との交点も、ドレイン電極の端面と半導体層の端面との交点も存在しない。よって、ゲート電圧が深いバイアスとなっても、半導体層の端面がリークパスとなることが防止され、TFTのリーク電流を抑制することができる。これにより、表示装置の点欠陥の発生が抑制され、歩留まりの向上に寄与できる。
また、ドレイン電極の下において、半導体層の少なくとも一部が平面視でゲート配線に内包されることになり、ドレイン電極の下の半導体層におけるバックライト光が照射される面積は小さくなる。従って、TFTの光リーク電流が抑制され、液晶表示装置における輝度ムラやコントラスト低下等の表示特性の劣化を抑えることができる。
<実施の形態1>
図1〜図3は、本発明の実施の形態1に係るTFTアレイ基板が備えるTFTの構造を示す図である。図1は当該TFTの平面図であり、図2および図3は、それぞれ図1に示すA1−A2線およびB1−B2線に沿った断面図である。
図1〜図3は、本発明の実施の形態1に係るTFTアレイ基板が備えるTFTの構造を示す図である。図1は当該TFTの平面図であり、図2および図3は、それぞれ図1に示すA1−A2線およびB1−B2線に沿った断面図である。
TFTアレイ基板は、絶縁性基板6上に形成され、絶縁膜7を介して互いに交差するゲート配線4およびソース配線5を備えている(図1では絶縁性基板6および絶縁膜7の図示を省略している)。ゲート配線4は、その一部がTFTのゲート電極として機能し、制御信号をTFTに与えることによって、画素を構成する画素電極を駆動するための配線である。ソース配線5は、絶縁膜7を介してゲート配線4の上層に形成され、TFTを通して画素電極に画像信号を供給するための配線である。図示は省略するが、絶縁性基板6上には、ゲート配線4およびソース配線5はそれぞれ複数本配設されており、ゲート配線4とソース配線5とで囲まれた領域の各々に、画素を構成する画素電極が形成される。
TFTは、ゲート配線4とソース配線5との交点近傍に配設され、ソース配線5に接続されたソース電極3と、当該ソース電極3に対向して設けられたドレイン電極2と、ソース電極3およびドレイン電極2の下層に設けられた半導体層1とを備える。
半導体層1は、絶縁膜7を介したゲート配線4の上方において、ソース電極3およびドレイン電極2に接続される。ゲート配線4の上に位置する半導体層1の部分は、ゲート配線4に所定の電圧が印加されてTFTがオンするときに、ドレイン電極2とソース電極3との間を導通させるチャネルが形成されるチャネル領域として機能する。つまり、ドレイン電極2とソース電極3との間の半導体層1の下に位置するゲート配線4の部分が、TFTのゲート電極として機能する。
ドレイン電極2およびソース電極3は、ソース配線5と同じ層を用いて形成されており、ソース電極3は、ソース配線5とゲート配線4の上方で接続している。つまり、ソース電極3は、ゲート配線4の上方でソース配線5から分岐した部分である。なお、ドレイン電極2の一部は、ゲート配線4の外側へ延びて画素電極(不図示)に接続されている。
半導体層1は、ソース配線5の下層にも設けられている。半導体層1は、ソース配線5の下層から、ソース電極3に沿って分岐してドレイン電極2の下まで延び、その分岐した部分のドレイン電極2とソース電極3との間の領域がTFTのチャネル領域を構成している。つまり、半導体層1において、ソース配線5下の部分と、TFTを構成する部分とは、ゲート配線4の上方で接続している。
図1に示すように、ゲート配線4上において、半導体層1は、平面視でソース電極3およびドレイン電極2の全ての端面と、ソース配線5におけるソース電極3が接続する側の端面を内包している。ソース配線5におけるソース電極3とは逆側の端面は、半導体層1に内包されないが、半導体層1の端面と平行に走っている。従って、半導体層1の端面は、ソース配線5の端面、ソース電極3の端面およびドレイン電極2の端面と、ゲート配線4上では交わらない。
ドレイン電極2の近傍では、半導体層1の端面とドレイン電極2の端面とがゲート配線4の外側で交わるように、半導体層1の一部がゲート配線4から外側にはみ出している。但し、ドレイン電極2の下では、半導体層1の端面の殆どの部分がゲート配線4に内包されており、半導体層1がゲート配線4からはみ出す部分の面積は小さくなっている。従って、ドレイン電極2の下に位置する半導体層1は、平面視でゲート配線4の外側へはみ出し、ドレイン電極2の端面と交わる端面を有するはみ出し部1a(第1部分)と、平面視でゲート配線4の端面よりも後退した端面を有する後退部1b(第2部分)とを含む構成となる。
また、図1のように、半導体層1の端面とソース配線5の端面も、ゲート配線4の外側で交わるように構成されている。
このように、本実施の形態に係るTFTアレイ基板が備えるTFTでは、半導体層1の端面が、ソース配線5の端面およびソース電極3の端面とだけでなく、ドレイン電極2の端面とも、ゲート配線4上で交差しない構造となっている。よって、ゲート電圧が深いバイアス下においても、半導体層1の端面のリークパスが発生しない。従って、各画素のTFTのリーク電流に起因する液晶表示装置の点欠陥の発生が抑制され、歩留まりの向上に寄与できる。
また、ドレイン電極2の下に位置する半導体層1は、その殆どの部分がゲート配線4に内包されているので、バックライト光はゲート配線4で遮られて、その部分の半導体層1には達しない。つまり、ドレイン電極2の下の半導体層1において、バックライト光が直接照射される部分は、ドレイン電極2の端部近傍のはみ出し部1aのみであり、ドレイン電極2の下の半導体層1に発生するキャリアの数は抑えられる。従って、TFTの光リーク電流が抑制され、液晶表示装置における輝度ムラやコントラスト低下等の表示特性の劣化を抑えることができる。
本発明に係るTFTアレイ基板は、各画素のTFTの光リーク電流が小さいため、バックライトの正面輝度が高い液晶表示装置に用いることが好適である。例えばバックライトの正面輝度が3000cd/m2以上の液晶表示装置に用いることも可能である。これにより、高輝度で、表示特性に優れ、点欠陥の少ない高品質な液晶表示装置を実現することができる。
また、本発明に係るTFTアレイ基板はリーク電流が小さいので、保持容量が小さく、リーク電流に対して敏感な反応を示す横方向電界方式(IPS方式やFFS方式)の液晶表示装置に用いることが好適である。
以下、本実施の形態に係るTFTアレイ基板の製造方法を説明する。まず、絶縁性基板6上に、ゲート配線4の材料となるAl、Cr、Mo、Ti、W等の金属又はこれらを主成分とする合金からなる導電膜を、スパッタ装置により100〜500nm程度の厚さで形成する。この導電膜を、写真製版工程、エッチング工程およびレジスト除去工程によりパターニングして、ゲート配線4を形成する。
次に、ゲート配線4が形成された絶縁性基板6上に、絶縁膜7の材料となるSiNx等の絶縁膜を150〜500nm程度、さらに、半導体層1の材料となるアモルファスシリコン(a−Si)膜を50〜300nm程度、プラズマCVD装置によりそれぞれ成膜する。その際、a−Si膜の表層部にPをドープして、オーミック層としてのn+型a−Siを形成する。そして半導体層を、写真製版工程、エッチング工程およびレジスト除去工程によりパターニングして、半導体層1を形成する。ここで、半導体層1としては、アモルファスシリコン(a−Si)膜の他に、n型多結晶シリコンや酸化物半導体、例えばアモルファスまたは多結晶のIn-Ga-Zn-Oxidesなどを使用してもよい。
続いて、ドレイン電極2、ソース電極3、ソース配線5の材料となるAl、Cr、Mo、Ti、W等の金属又はこれらを主成分とする合金からなる導電膜を、スパッタ装置により100〜500nm程度の厚さで形成する。この導電膜を、写真製版工程、エッチング工程およびレジスト除去工程によりパターニングして、ドレイン電極2、ソース電極3およびソース配線5を形成する。これにより図1〜図3に示したTFTの構造が得られる。
その後、TFTが形成された絶縁性基板6上に、層間絶縁膜としてのSiNx膜を300nm程度の膜厚で形成し、さらに写真製版工程、レジスト除去工程およびエッチング工程により、当該層間絶縁膜にコンタクトホールを形成する。そして、コンタクトホール内を含む層間絶縁膜上に、ITO膜等の透明性導電膜を100nm程度の膜厚で成膜し、当該透明性導電膜を、写真製版工程、エッチング工程およびレジスト除去工程によりパターニングする。これにより、コンタクトホールを介してTFTのドレイン電極2に接続する画素電極が形成される。
以上により、TFTアレイ基板が形成される。このTFTアレイ基板を用いることによって、本発明に係る液晶表示装置が製造される。
なお、横方向電界方式の液晶表示装置に用いるTFTアレイ基板を作成する際には、ITOの代わりにCr、Al、Mo、Ti、W等の金属を用いて画素電極を形成してもよい。また、画素電極を、ドレイン電極2の一部として形成してもよい。さらに、FFS方式の液晶表示装置に用いるTFTアレイ基板を作成する際には、画素電極とドレイン電極2との間に層間絶縁膜を設けずに、ドレイン電極2に接する直上または直下の層を用いて画素電極を形成してもよい。
<実施の形態2>
図4は、実施の形態2に係るTFTアレイ基板が備えるTFTの構造を示す平面図である。同図においては、図1に示したものと同様の要素には同一符号を付してあるので、それらの詳細な説明は省略する。
図4は、実施の形態2に係るTFTアレイ基板が備えるTFTの構造を示す平面図である。同図においては、図1に示したものと同様の要素には同一符号を付してあるので、それらの詳細な説明は省略する。
実施の形態2のTFTでも、実施の形態1と同様に、半導体層1の端面は、ソース配線5の端面、ソース電極3の端面およびドレイン電極2の端面と、ゲート配線4上では交わらない。また、ドレイン電極2の下に位置する半導体層1の部分は、平面視でゲート配線4の外側へはみ出し、ドレイン電極2の端面と交わる端面を有するはみ出し部1a(第1部分)と、平面視でゲート配線4の端面よりも後退した端面を有する後退部1b(第2部分)とを含む構成となっており、光リーク電流を抑えるために、はみ出し部1aは小さい面積となっている。従って、実施の形態1と同様の効果が得られる。
実施の形態2ではさらに、半導体層1がゲート配線4からはみ出した部分におけるゲート配線4の端面から、ドレイン電極2におけるソース電極3との対向面までの距離が5μm以上確保されている。つまり、はみ出し部1aから、ドレイン電極2におけるソース電極3との対向面までの距離D1を5μm以上にした構成となっている。
本実施の形態のように、バックライト光が照射されてキャリアが発生する半導体層1のはみ出し部1aと、半導体層1のチャネル領域(ドレイン電極2とソース電極3との間の部分)との距離を長くすることにより、チャネル領域に誘起されるキャリアがより少なくなり、光リーク電流をさらに抑制することができる。
本実施の形態のTFTアレイ基板の製造方法は、実施の形態1と同様でよい。また、図4の例では、距離D1を長くするために、ゲート配線4のはみ出し部1aの近傍に凸部を設け、その部分でゲート配線4の幅を局所的に広くしているが、5μm以上の距離D1を確保できればゲート配線4の形状は任意でよい。
<実施の形態3>
図5は、実施の形態3に係るTFTアレイ基板が備えるTFTの構造を示す平面図である。同図においても、図1に示したものと同様の要素には同一符号を付してあるので、それらの詳細な説明は省略する。
図5は、実施の形態3に係るTFTアレイ基板が備えるTFTの構造を示す平面図である。同図においても、図1に示したものと同様の要素には同一符号を付してあるので、それらの詳細な説明は省略する。
実施の形態3のTFTでも、実施の形態1と同様に、半導体層1の端面は、ソース配線5の端面、ソース電極3の端面およびドレイン電極2の端面と、ゲート配線4上では交わらない。また、ドレイン電極2の下に位置する半導体層1の部分は、平面視でゲート配線4の外側へはみ出し、ドレイン電極2の端面と交わる端面を有するはみ出し部1a(第1部分)と、平面視でゲート配線4の端面よりも後退した端面を有する後退部1b(第2部分)とを含む構成となっており、光リーク電流を抑えるために、はみ出し部1aは小さい面積となっている。従って、実施の形態1と同様の効果が得られる。
実施の形態3ではさらに、ドレイン電極2の下でゲート配線4に内包される半導体層1の端面が、ゲート配線4の端面から1.5μm以上内側に位置している。つまり、半導体層1の後退部1bの端面が、ゲート配線4の端面から後退する距離D2を1.5μm以上とした構成となっている。
バックライト光は、液晶表示装置の表示面に対して垂直方向の成分だけでなく、斜め方向の成分も有している。従って、ゲート配線4の端面よりも後退した半導体層1の後退部1bにも、バックライト光の斜め方向成分が照射される可能性がある。但し、バックライト光の斜め方向成分は、垂直方向からの角度が大きくなるにつれて弱くなるので、後退部1bの端面をゲート配線4の端面から大きく後退させるほど、半導体層1に達するバックライト光の斜め方向成分の強度は弱くなる。
また、ゲート配線4に遮られずに、ドレイン電極2およびゲート配線4に多重反射されて半導体層1の後退部1bに達するバックライト光(多重反射光)も存在する。多重反射光は、反射面での散乱度および光経路長に比例して減衰するため、後退部1bの端面をゲート配線4の端面から大きく後退させるほど、半導体層1に達する多重反射光も弱くなる。
従って、半導体層1の後退部1bの端面は、ゲート配線4の端面から1.5μm以上後退させることにより、半導体層1に達するバックライト光を減少させることでき、光リーク電流の発生をさらに抑制することができる。
本実施の形態のTFTアレイ基板の製造方法も、実施の形態1と同様でよい。また、図5の例では、距離D2を長くするために、ゲート配線4のドレイン電極2が重なる部分に凸部を設け、その部分でゲート配線4の幅を局所的に広くしているが、1.5μm以上の距離D2を確保できればゲート配線4の形状は任意でよい。
また、実施の形態3に、実施の形態2を組み合わせて、半導体層1の後退部1bの端面がゲート配線4の端面から後退する距離D2が1.5μm以上、且つ、はみ出し部1aから、ドレイン電極2におけるソース電極3との対向面までの距離D1が5μm以上、となる構成としてもよい。これにより、光リーク電流をさらに小さくできる。
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。
1 半導体層、2 ドレイン電極、3 ソース電極、4 ゲート配線、5 ソース配線、6 絶縁性基板、7 絶縁膜、1a はみ出し部、1b 後退部。
Claims (7)
- 絶縁性基板上の画素を構成する画素電極を駆動するゲート配線と、
前記ゲート配線と絶縁膜を介して交差するソース配線と、
前記ソース配線と接続されたソース電極と、
前記ソース電極と対向して設けられ、かつ前記画素電極と接続されたドレイン電極と、
前記ソース電極および前記ドレイン電極と接続されるとともに、前記ソース電極と前記ドレイン電極の下層に設けられた半導体層と、を備え、
前記半導体層の端面は、前記ソース配線の端面、前記ソース電極の端面および前記ドレイン電極の端面と、前記ゲート配線上では交わらず、
前記ドレイン電極の下に位置する前記半導体層の部分は、平面視で前記ゲート配線に内包される端面を有する
ことを特徴とする薄膜トランジスタアレイ基板。 - 前記ドレイン電極の下に位置する前記半導体層の部分は、
平面視で前記ゲート配線の外側へはみ出し、前記ドレイン電極の端面と交わる端面を有する第1部分と、
平面視で前記ゲート配線の端面よりも後退した端面を有する第2部分とを含む
請求項1記載の薄膜トランジスタアレイ基板。 - 前記第1部分から、前記ドレイン電極における前記ソース電極との対向面までの距離が5μm以上である
請求項2記載の薄膜トランジスタアレイ基板。 - 前記第2部分の端面は、前記ゲート配線の端面から1.5μm以上後退している
請求項2または請求項3記載の薄膜トランジスタアレイ基板。 - 請求項1から請求項4のいずれか一項記載の薄膜トランジスタアレイ基板を用いた液晶表示装置。
- 請求項1から請求項4のいずれか一項記載の薄膜トランジスタアレイ基板を用いた横方向電界方式の液晶表示装置。
- 正面輝度が3000cd/m2以上のバックライトを備えている
請求項5又は請求項6記載の液晶表示装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012150309A JP2014013299A (ja) | 2012-07-04 | 2012-07-04 | 薄膜トランジスタアレイ基板およびそれを用いた液晶表示装置 |
US13/928,090 US20140008670A1 (en) | 2012-07-04 | 2013-06-26 | Thin film transistor array substrate and liquid crystal display using the same |
CN201310278703.6A CN103529609A (zh) | 2012-07-04 | 2013-07-04 | 薄膜晶体管阵列基板以及使用该基板的液晶显示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012150309A JP2014013299A (ja) | 2012-07-04 | 2012-07-04 | 薄膜トランジスタアレイ基板およびそれを用いた液晶表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014013299A true JP2014013299A (ja) | 2014-01-23 |
Family
ID=49877855
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012150309A Pending JP2014013299A (ja) | 2012-07-04 | 2012-07-04 | 薄膜トランジスタアレイ基板およびそれを用いた液晶表示装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20140008670A1 (ja) |
JP (1) | JP2014013299A (ja) |
CN (1) | CN103529609A (ja) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001343669A (ja) * | 2000-06-02 | 2001-12-14 | Hitachi Ltd | 液晶表示装置 |
JP3881160B2 (ja) * | 2000-06-27 | 2007-02-14 | 株式会社アドバンスト・ディスプレイ | Tftアレイ基板およびこれを用いた液晶表示装置 |
JP2006351844A (ja) * | 2005-06-16 | 2006-12-28 | Mitsubishi Electric Corp | 電気光学表示装置およびその製造方法 |
KR100985358B1 (ko) * | 2007-12-10 | 2010-10-04 | 히다치 가세고교 가부시끼가이샤 | 백라이트부 |
JP2009164101A (ja) * | 2007-12-10 | 2009-07-23 | Hitachi Chem Co Ltd | バックライト |
-
2012
- 2012-07-04 JP JP2012150309A patent/JP2014013299A/ja active Pending
-
2013
- 2013-06-26 US US13/928,090 patent/US20140008670A1/en not_active Abandoned
- 2013-07-04 CN CN201310278703.6A patent/CN103529609A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
CN103529609A (zh) | 2014-01-22 |
US20140008670A1 (en) | 2014-01-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4385993B2 (ja) | 液晶表示装置及びその製造方法 | |
JP4356750B2 (ja) | 液晶表示装置及びその製造方法 | |
JP6181093B2 (ja) | 液晶表示装置アレイ基板及びその製造方法 | |
JP4449953B2 (ja) | 液晶表示装置 | |
KR101152528B1 (ko) | 누설전류를 줄일 수 있는 액정표시소자 및 그 제조방법 | |
KR20040082796A (ko) | 횡전계형 액정표시장치 및 그 제조방법 | |
KR101374078B1 (ko) | 표시 기판, 이의 제조 방법 및 이를 갖는 표시 장치 | |
JP2008020660A (ja) | 液晶表示装置 | |
JPWO2013021607A1 (ja) | 液晶表示装置、および液晶表示装置の製造方法 | |
JP5250832B2 (ja) | アクティブマトリクス駆動表示装置 | |
JP2005093459A (ja) | 表示パネルの静電気保護構造 | |
KR20120042010A (ko) | 박막 트랜지스터 표시판, 액정 표시 장치, 및 이들의 제조 방법 | |
KR20110044598A (ko) | 박막트랜지스터 기판 및 그 제조 방법 | |
KR100865838B1 (ko) | 프린지 필드 스위칭 액정표시소자 | |
JP2013080185A (ja) | 液晶表示装置 | |
JP5667424B2 (ja) | 薄膜トランジスタ、アクティブマトリクス基板、およびそれらの製造方法 | |
JP2005228805A (ja) | 薄膜トランジスタおよび液晶表示装置 | |
KR20120015162A (ko) | 액정표시장치 및 그 제조방법 | |
JP2017005039A (ja) | 薄膜トランジスタ、薄膜トランジスタ基板、液晶表示装置及び薄膜トランジスタの製造方法 | |
JP2001092378A (ja) | アクティブマトリクス基板 | |
KR20080003075A (ko) | 액정표시장치 및 그 제조방법 | |
JP2014013299A (ja) | 薄膜トランジスタアレイ基板およびそれを用いた液晶表示装置 | |
KR100525442B1 (ko) | 액정표시소자 및 그의 제조방법 | |
JP4138357B2 (ja) | 薄膜トランジスタアレイ基板及びそれを用いた液晶表示装置 | |
KR101222537B1 (ko) | 액정표시패널 및 그 제조방법 |