JP2014013299A - 薄膜トランジスタアレイ基板およびそれを用いた液晶表示装置 - Google Patents

薄膜トランジスタアレイ基板およびそれを用いた液晶表示装置 Download PDF

Info

Publication number
JP2014013299A
JP2014013299A JP2012150309A JP2012150309A JP2014013299A JP 2014013299 A JP2014013299 A JP 2014013299A JP 2012150309 A JP2012150309 A JP 2012150309A JP 2012150309 A JP2012150309 A JP 2012150309A JP 2014013299 A JP2014013299 A JP 2014013299A
Authority
JP
Japan
Prior art keywords
drain electrode
face
electrode
semiconductor layer
gate wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012150309A
Other languages
English (en)
Inventor
Kazunori Okumoto
和範 奥本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2012150309A priority Critical patent/JP2014013299A/ja
Priority to US13/928,090 priority patent/US20140008670A1/en
Priority to CN201310278703.6A priority patent/CN103529609A/zh
Publication of JP2014013299A publication Critical patent/JP2014013299A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0041—Devices characterised by their operation characterised by field-effect operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】ゲート電圧が深いバイアスとなる条件でも、各画素のＴＦＴのリーク電流を抑制できるＴＦＴアレイ基板および液晶表示装置を提供する。
【解決手段】ＴＦＴアレイ基板は、絶縁性基板６上の画素を構成する画素電極を駆動するゲート配線４と、当該ゲート配線４と絶縁膜を介して交差するソース配線５と、ソース配線５と接続されたソース電極３と、ソース電極３と対向して設けられ、かつ画素電極と接続されたドレイン電極２とを備える。ソース電極３およびドレイン電極２の下層には、これらソース電極３およびドレイン電極２と接続される半導体層１が配設される。半導体層１の端面は、ソース配線５の端面、ソース電極３の端面およびドレイン電極２の端面と、ゲート配線４上では交わらず、ドレイン電極２の下に位置する半導体層１の部分は、平面視でゲート配線４に内包される端面を有する。
【選択図】図１

Description

本発明は、薄膜トランジスタおよびこれを用いた液晶表示装置に関するものである。
液晶表示装置は、通常、対向する２枚の絶縁性基板の間に表示材料である液晶が狭持された構造を有し、液晶に対して画素ごとに選択的に電圧を印加できるように構成される。２枚の絶縁性基板の少なくとも一方には、各画素に設けられる薄膜トランジスタ（Thin Film Transistor；ＴＦＴ）などのスイッチング素子およびそれに接続する画素電極が形成された基板（以下「ＴＦＴアレイ基板」）が用いられる。このＴＦＴアレイ基板には、各画素のスイッチング素子を制御して画素電極を駆動する複数のゲート配線と、各スイッチング素子を通して画素電極に画像信号を供給する複数のソース配線とが、交差するように配設される。各画素は、ゲート配線とソース配線とで囲まれる各領域に形成され、マトリクス状に配設されることになる。
従来の液晶表示装置には、各画素のＴＦＴのリーク電流により画素電極の電荷がソース配線に流出することが原因となって、クロストークや輝度ムラ、コントラスト低下などの表示特性劣化や、点欠陥（画素不良）の発生などの問題が生じていた。
下記の特許文献１には、液晶表示装置のＴＦＴに生じるリーク電流の種類として次の二つが挙げられている。一つは、ＴＦＴのドレイン電極下の半導体層にバックライトが発生した光（バックライト光）が照射されたことで生じたキャリアを介するリーク電流（光リーク電流）である。もう一つは、ＴＦＴを構成する半導体層、ソース電極、ドレイン電極の各端面をリークパスとするリーク電流である。
特許文献１では、それらのリーク電流への対策として、ＴＦＴの半導体層におけるドレイン電極下の部分を平面視でゲート電極に内包させると共に、当該半導体層の端面がソース電極の端面とゲート電極上で交わらないようにする（ゲート電極の外側で、半導体層の端面とソース配線の端面とが交わるようにする）技術が提案されている。ＴＦＴのドレイン電極下の半導体層が平面視でゲート電極に内包されることで、バックライト光がゲート電極で遮られて半導体層に照射されなくなり、光リーク電流の原因となるキャリアの発生が抑えられる。また、半導体層端面のリークパスの導電率はゲート電極からの電界の影響で変動するため、ソース配線の端面と半導体層の端面との交点をゲート電極の外側に位置させることで、その部分が高抵抗となって、ソース配線へ流れ込むリーク電流が低減される。
特開２００３−３０３９７３号公報
特許文献１のＴＦＴアレイ基板では、ソース電極の端面は半導体層の端面とゲート電極上で交わらないが、ドレイン電極の端面は半導体層の端面とゲート配線上で交わっており、その交点を介して流れるリーク電流が存在する。
特に、ゲート電圧が深いバイアスとなる場合、半導体層の導電率が低くなることでリークパスが機能するか、あるいは半導体層の端面からその面内への新たなリークパスができ、その交点を介したリーク電流が増大して、点欠陥を発生させる原因となる。従って、ゲート電圧が深いバイアスとなる駆動条件、例えばラインコモン反転駆動などを行う場合には、点欠陥による歩留まりの低下の問題が生じる。
また、ＴＦＴの特性は製造プロセス条件や材料と密接に関わるので、ＴＦＴにリーク電流が生じる場合には、製造プロセス条件や材料選定に制約がかかるという課題もある。
本発明は以上のような課題を解決するためになされたものであり、ゲート電圧が深いバイアスとなる条件でも、各画素のＴＦＴのリーク電流を抑制できるＴＦＴアレイ基板および液晶表示装置を提供することを目的とする。
本発明に係る薄膜トランジスタアレイ基板は、絶縁性基板上の画素を構成する画素電極を駆動するゲート配線と、前記ゲート配線と絶縁膜を介して交差するソース配線と、前記ソース配線と接続されたソース電極と、前記ソース電極と対向して設けられ、かつ前記画素電極と接続されたドレイン電極と、前記ソース電極および前記ドレイン電極と接続されるとともに、前記ソース電極と前記ドレイン電極の下層に設けられた半導体層と、を備え、前記半導体層の端面は、前記ソース配線の端面、前記ソース電極の端面および前記ドレイン電極の端面と、前記ゲート配線上では交わらず、前記ドレイン電極の下に位置する前記半導体層の部分は、平面視で前記ゲート配線に内包される端面を有するものである。
本発明によれば、ゲート電極上に、ソース電極の端面と半導体層の端面との交点も、ドレイン電極の端面と半導体層の端面との交点も存在しない。よって、ゲート電圧が深いバイアスとなっても、半導体層の端面がリークパスとなることが防止され、ＴＦＴのリーク電流を抑制することができる。これにより、表示装置の点欠陥の発生が抑制され、歩留まりの向上に寄与できる。
また、ドレイン電極の下において、半導体層の少なくとも一部が平面視でゲート配線に内包されることになり、ドレイン電極の下の半導体層におけるバックライト光が照射される面積は小さくなる。従って、ＴＦＴの光リーク電流が抑制され、液晶表示装置における輝度ムラやコントラスト低下等の表示特性の劣化を抑えることができる。
実施の形態１に係るＴＦＴアレイ基板が備えるＴＦＴの構造を示す平面図である。 実施の形態１に係るＴＦＴアレイ基板が備えるＴＦＴの構造を示す断面図である。 実施の形態１に係るＴＦＴアレイ基板が備えるＴＦＴの構造を示す断面図である。 実施の形態２に係るＴＦＴアレイ基板が備えるＴＦＴの構造を示す平面図である。 実施の形態３に係るＴＦＴアレイ基板が備えるＴＦＴの構造を示す平面図である。
＜実施の形態１＞
図１〜図３は、本発明の実施の形態１に係るＴＦＴアレイ基板が備えるＴＦＴの構造を示す図である。図１は当該ＴＦＴの平面図であり、図２および図３は、それぞれ図１に示すＡ１−Ａ２線およびＢ１−Ｂ２線に沿った断面図である。
ＴＦＴアレイ基板は、絶縁性基板６上に形成され、絶縁膜７を介して互いに交差するゲート配線４およびソース配線５を備えている（図１では絶縁性基板６および絶縁膜７の図示を省略している）。ゲート配線４は、その一部がＴＦＴのゲート電極として機能し、制御信号をＴＦＴに与えることによって、画素を構成する画素電極を駆動するための配線である。ソース配線５は、絶縁膜７を介してゲート配線４の上層に形成され、ＴＦＴを通して画素電極に画像信号を供給するための配線である。図示は省略するが、絶縁性基板６上には、ゲート配線４およびソース配線５はそれぞれ複数本配設されており、ゲート配線４とソース配線５とで囲まれた領域の各々に、画素を構成する画素電極が形成される。
ＴＦＴは、ゲート配線４とソース配線５との交点近傍に配設され、ソース配線５に接続されたソース電極３と、当該ソース電極３に対向して設けられたドレイン電極２と、ソース電極３およびドレイン電極２の下層に設けられた半導体層１とを備える。
半導体層１は、絶縁膜７を介したゲート配線４の上方において、ソース電極３およびドレイン電極２に接続される。ゲート配線４の上に位置する半導体層１の部分は、ゲート配線４に所定の電圧が印加されてＴＦＴがオンするときに、ドレイン電極２とソース電極３との間を導通させるチャネルが形成されるチャネル領域として機能する。つまり、ドレイン電極２とソース電極３との間の半導体層１の下に位置するゲート配線４の部分が、ＴＦＴのゲート電極として機能する。
ドレイン電極２およびソース電極３は、ソース配線５と同じ層を用いて形成されており、ソース電極３は、ソース配線５とゲート配線４の上方で接続している。つまり、ソース電極３は、ゲート配線４の上方でソース配線５から分岐した部分である。なお、ドレイン電極２の一部は、ゲート配線４の外側へ延びて画素電極（不図示）に接続されている。
半導体層１は、ソース配線５の下層にも設けられている。半導体層１は、ソース配線５の下層から、ソース電極３に沿って分岐してドレイン電極２の下まで延び、その分岐した部分のドレイン電極２とソース電極３との間の領域がＴＦＴのチャネル領域を構成している。つまり、半導体層１において、ソース配線５下の部分と、ＴＦＴを構成する部分とは、ゲート配線４の上方で接続している。
図１に示すように、ゲート配線４上において、半導体層１は、平面視でソース電極３およびドレイン電極２の全ての端面と、ソース配線５におけるソース電極３が接続する側の端面を内包している。ソース配線５におけるソース電極３とは逆側の端面は、半導体層１に内包されないが、半導体層１の端面と平行に走っている。従って、半導体層１の端面は、ソース配線５の端面、ソース電極３の端面およびドレイン電極２の端面と、ゲート配線４上では交わらない。
ドレイン電極２の近傍では、半導体層１の端面とドレイン電極２の端面とがゲート配線４の外側で交わるように、半導体層１の一部がゲート配線４から外側にはみ出している。但し、ドレイン電極２の下では、半導体層１の端面の殆どの部分がゲート配線４に内包されており、半導体層１がゲート配線４からはみ出す部分の面積は小さくなっている。従って、ドレイン電極２の下に位置する半導体層１は、平面視でゲート配線４の外側へはみ出し、ドレイン電極２の端面と交わる端面を有するはみ出し部１ａ（第１部分）と、平面視でゲート配線４の端面よりも後退した端面を有する後退部１ｂ（第２部分）とを含む構成となる。
また、図１のように、半導体層１の端面とソース配線５の端面も、ゲート配線４の外側で交わるように構成されている。
このように、本実施の形態に係るＴＦＴアレイ基板が備えるＴＦＴでは、半導体層１の端面が、ソース配線５の端面およびソース電極３の端面とだけでなく、ドレイン電極２の端面とも、ゲート配線４上で交差しない構造となっている。よって、ゲート電圧が深いバイアス下においても、半導体層１の端面のリークパスが発生しない。従って、各画素のＴＦＴのリーク電流に起因する液晶表示装置の点欠陥の発生が抑制され、歩留まりの向上に寄与できる。
また、ドレイン電極２の下に位置する半導体層１は、その殆どの部分がゲート配線４に内包されているので、バックライト光はゲート配線４で遮られて、その部分の半導体層１には達しない。つまり、ドレイン電極２の下の半導体層１において、バックライト光が直接照射される部分は、ドレイン電極２の端部近傍のはみ出し部１ａのみであり、ドレイン電極２の下の半導体層１に発生するキャリアの数は抑えられる。従って、ＴＦＴの光リーク電流が抑制され、液晶表示装置における輝度ムラやコントラスト低下等の表示特性の劣化を抑えることができる。
本発明に係るＴＦＴアレイ基板は、各画素のＴＦＴの光リーク電流が小さいため、バックライトの正面輝度が高い液晶表示装置に用いることが好適である。例えばバックライトの正面輝度が３０００ｃｄ／ｍ２以上の液晶表示装置に用いることも可能である。これにより、高輝度で、表示特性に優れ、点欠陥の少ない高品質な液晶表示装置を実現することができる。
また、本発明に係るＴＦＴアレイ基板はリーク電流が小さいので、保持容量が小さく、リーク電流に対して敏感な反応を示す横方向電界方式（ＩＰＳ方式やＦＦＳ方式）の液晶表示装置に用いることが好適である。
以下、本実施の形態に係るＴＦＴアレイ基板の製造方法を説明する。まず、絶縁性基板６上に、ゲート配線４の材料となるＡｌ、Ｃｒ、Ｍｏ、Ｔｉ、Ｗ等の金属又はこれらを主成分とする合金からなる導電膜を、スパッタ装置により１００〜５００ｎｍ程度の厚さで形成する。この導電膜を、写真製版工程、エッチング工程およびレジスト除去工程によりパターニングして、ゲート配線４を形成する。
次に、ゲート配線４が形成された絶縁性基板６上に、絶縁膜７の材料となるＳｉＮｘ等の絶縁膜を１５０〜５００ｎｍ程度、さらに、半導体層１の材料となるアモルファスシリコン（ａ−Ｓｉ）膜を５０〜３００ｎｍ程度、プラズマＣＶＤ装置によりそれぞれ成膜する。その際、ａ−Ｓｉ膜の表層部にＰをドープして、オーミック層としてのｎ＋型ａ−Ｓｉを形成する。そして半導体層を、写真製版工程、エッチング工程およびレジスト除去工程によりパターニングして、半導体層１を形成する。ここで、半導体層１としては、アモルファスシリコン（ａ−Ｓｉ）膜の他に、ｎ型多結晶シリコンや酸化物半導体、例えばアモルファスまたは多結晶のIn-Ga-Zn-Oxidesなどを使用してもよい。
続いて、ドレイン電極２、ソース電極３、ソース配線５の材料となるＡｌ、Ｃｒ、Ｍｏ、Ｔｉ、Ｗ等の金属又はこれらを主成分とする合金からなる導電膜を、スパッタ装置により１００〜５００ｎｍ程度の厚さで形成する。この導電膜を、写真製版工程、エッチング工程およびレジスト除去工程によりパターニングして、ドレイン電極２、ソース電極３およびソース配線５を形成する。これにより図１〜図３に示したＴＦＴの構造が得られる。
その後、ＴＦＴが形成された絶縁性基板６上に、層間絶縁膜としてのＳｉＮｘ膜を３００ｎｍ程度の膜厚で形成し、さらに写真製版工程、レジスト除去工程およびエッチング工程により、当該層間絶縁膜にコンタクトホールを形成する。そして、コンタクトホール内を含む層間絶縁膜上に、ＩＴＯ膜等の透明性導電膜を１００ｎｍ程度の膜厚で成膜し、当該透明性導電膜を、写真製版工程、エッチング工程およびレジスト除去工程によりパターニングする。これにより、コンタクトホールを介してＴＦＴのドレイン電極２に接続する画素電極が形成される。
以上により、ＴＦＴアレイ基板が形成される。このＴＦＴアレイ基板を用いることによって、本発明に係る液晶表示装置が製造される。
なお、横方向電界方式の液晶表示装置に用いるＴＦＴアレイ基板を作成する際には、ＩＴＯの代わりにＣｒ、Ａｌ、Ｍｏ、Ｔｉ、Ｗ等の金属を用いて画素電極を形成してもよい。また、画素電極を、ドレイン電極２の一部として形成してもよい。さらに、ＦＦＳ方式の液晶表示装置に用いるＴＦＴアレイ基板を作成する際には、画素電極とドレイン電極２との間に層間絶縁膜を設けずに、ドレイン電極２に接する直上または直下の層を用いて画素電極を形成してもよい。
＜実施の形態２＞
図４は、実施の形態２に係るＴＦＴアレイ基板が備えるＴＦＴの構造を示す平面図である。同図においては、図１に示したものと同様の要素には同一符号を付してあるので、それらの詳細な説明は省略する。
実施の形態２のＴＦＴでも、実施の形態１と同様に、半導体層１の端面は、ソース配線５の端面、ソース電極３の端面およびドレイン電極２の端面と、ゲート配線４上では交わらない。また、ドレイン電極２の下に位置する半導体層１の部分は、平面視でゲート配線４の外側へはみ出し、ドレイン電極２の端面と交わる端面を有するはみ出し部１ａ（第１部分）と、平面視でゲート配線４の端面よりも後退した端面を有する後退部１ｂ（第２部分）とを含む構成となっており、光リーク電流を抑えるために、はみ出し部１ａは小さい面積となっている。従って、実施の形態１と同様の効果が得られる。
実施の形態２ではさらに、半導体層１がゲート配線４からはみ出した部分におけるゲート配線４の端面から、ドレイン電極２におけるソース電極３との対向面までの距離が５μｍ以上確保されている。つまり、はみ出し部１ａから、ドレイン電極２におけるソース電極３との対向面までの距離Ｄ１を５μｍ以上にした構成となっている。
本実施の形態のように、バックライト光が照射されてキャリアが発生する半導体層１のはみ出し部１ａと、半導体層１のチャネル領域（ドレイン電極２とソース電極３との間の部分）との距離を長くすることにより、チャネル領域に誘起されるキャリアがより少なくなり、光リーク電流をさらに抑制することができる。
本実施の形態のＴＦＴアレイ基板の製造方法は、実施の形態１と同様でよい。また、図４の例では、距離Ｄ１を長くするために、ゲート配線４のはみ出し部１ａの近傍に凸部を設け、その部分でゲート配線４の幅を局所的に広くしているが、５μｍ以上の距離Ｄ１を確保できればゲート配線４の形状は任意でよい。
＜実施の形態３＞
図５は、実施の形態３に係るＴＦＴアレイ基板が備えるＴＦＴの構造を示す平面図である。同図においても、図１に示したものと同様の要素には同一符号を付してあるので、それらの詳細な説明は省略する。
実施の形態３のＴＦＴでも、実施の形態１と同様に、半導体層１の端面は、ソース配線５の端面、ソース電極３の端面およびドレイン電極２の端面と、ゲート配線４上では交わらない。また、ドレイン電極２の下に位置する半導体層１の部分は、平面視でゲート配線４の外側へはみ出し、ドレイン電極２の端面と交わる端面を有するはみ出し部１ａ（第１部分）と、平面視でゲート配線４の端面よりも後退した端面を有する後退部１ｂ（第２部分）とを含む構成となっており、光リーク電流を抑えるために、はみ出し部１ａは小さい面積となっている。従って、実施の形態１と同様の効果が得られる。
実施の形態３ではさらに、ドレイン電極２の下でゲート配線４に内包される半導体層１の端面が、ゲート配線４の端面から１．５μｍ以上内側に位置している。つまり、半導体層１の後退部１ｂの端面が、ゲート配線４の端面から後退する距離Ｄ２を１．５μｍ以上とした構成となっている。
バックライト光は、液晶表示装置の表示面に対して垂直方向の成分だけでなく、斜め方向の成分も有している。従って、ゲート配線４の端面よりも後退した半導体層１の後退部１ｂにも、バックライト光の斜め方向成分が照射される可能性がある。但し、バックライト光の斜め方向成分は、垂直方向からの角度が大きくなるにつれて弱くなるので、後退部１ｂの端面をゲート配線４の端面から大きく後退させるほど、半導体層１に達するバックライト光の斜め方向成分の強度は弱くなる。
また、ゲート配線４に遮られずに、ドレイン電極２およびゲート配線４に多重反射されて半導体層１の後退部１ｂに達するバックライト光（多重反射光）も存在する。多重反射光は、反射面での散乱度および光経路長に比例して減衰するため、後退部１ｂの端面をゲート配線４の端面から大きく後退させるほど、半導体層１に達する多重反射光も弱くなる。
従って、半導体層１の後退部１ｂの端面は、ゲート配線４の端面から１．５μｍ以上後退させることにより、半導体層１に達するバックライト光を減少させることでき、光リーク電流の発生をさらに抑制することができる。
本実施の形態のＴＦＴアレイ基板の製造方法も、実施の形態１と同様でよい。また、図５の例では、距離Ｄ２を長くするために、ゲート配線４のドレイン電極２が重なる部分に凸部を設け、その部分でゲート配線４の幅を局所的に広くしているが、１．５μｍ以上の距離Ｄ２を確保できればゲート配線４の形状は任意でよい。
また、実施の形態３に、実施の形態２を組み合わせて、半導体層１の後退部１ｂの端面がゲート配線４の端面から後退する距離Ｄ２が１．５μｍ以上、且つ、はみ出し部１ａから、ドレイン電極２におけるソース電極３との対向面までの距離Ｄ１が５μｍ以上、となる構成としてもよい。これにより、光リーク電流をさらに小さくできる。
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。
１ 半導体層、２ ドレイン電極、３ ソース電極、４ ゲート配線、５ ソース配線、６ 絶縁性基板、７ 絶縁膜、１ａ はみ出し部、１ｂ 後退部。

Claims (7)

  1. 絶縁性基板上の画素を構成する画素電極を駆動するゲート配線と、
    前記ゲート配線と絶縁膜を介して交差するソース配線と、
    前記ソース配線と接続されたソース電極と、
    前記ソース電極と対向して設けられ、かつ前記画素電極と接続されたドレイン電極と、
    前記ソース電極および前記ドレイン電極と接続されるとともに、前記ソース電極と前記ドレイン電極の下層に設けられた半導体層と、を備え、
    前記半導体層の端面は、前記ソース配線の端面、前記ソース電極の端面および前記ドレイン電極の端面と、前記ゲート配線上では交わらず、
    前記ドレイン電極の下に位置する前記半導体層の部分は、平面視で前記ゲート配線に内包される端面を有する
    ことを特徴とする薄膜トランジスタアレイ基板。
  2. 前記ドレイン電極の下に位置する前記半導体層の部分は、
    平面視で前記ゲート配線の外側へはみ出し、前記ドレイン電極の端面と交わる端面を有する第１部分と、
    平面視で前記ゲート配線の端面よりも後退した端面を有する第２部分とを含む
    請求項１記載の薄膜トランジスタアレイ基板。
  3. 前記第１部分から、前記ドレイン電極における前記ソース電極との対向面までの距離が５μｍ以上である
    請求項２記載の薄膜トランジスタアレイ基板。
  4. 前記第２部分の端面は、前記ゲート配線の端面から１．５μｍ以上後退している
    請求項２または請求項３記載の薄膜トランジスタアレイ基板。
  5. 請求項１から請求項４のいずれか一項記載の薄膜トランジスタアレイ基板を用いた液晶表示装置。
  6. 請求項１から請求項４のいずれか一項記載の薄膜トランジスタアレイ基板を用いた横方向電界方式の液晶表示装置。
  7. 正面輝度が３０００ｃｄ／ｍ２以上のバックライトを備えている
    請求項５又は請求項６記載の液晶表示装置。
JP2012150309A 2012-07-04 2012-07-04 薄膜トランジスタアレイ基板およびそれを用いた液晶表示装置 Pending JP2014013299A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012150309A JP2014013299A (ja) 2012-07-04 2012-07-04 薄膜トランジスタアレイ基板およびそれを用いた液晶表示装置
US13/928,090 US20140008670A1 (en) 2012-07-04 2013-06-26 Thin film transistor array substrate and liquid crystal display using the same
CN201310278703.6A CN103529609A (zh) 2012-07-04 2013-07-04 薄膜晶体管阵列基板以及使用该基板的液晶显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012150309A JP2014013299A (ja) 2012-07-04 2012-07-04 薄膜トランジスタアレイ基板およびそれを用いた液晶表示装置

Publications (1)

Publication Number Publication Date
JP2014013299A true JP2014013299A (ja) 2014-01-23

Family

ID=49877855

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012150309A Pending JP2014013299A (ja) 2012-07-04 2012-07-04 薄膜トランジスタアレイ基板およびそれを用いた液晶表示装置

Country Status (3)

Country Link
US (1) US20140008670A1 (ja)
JP (1) JP2014013299A (ja)
CN (1) CN103529609A (ja)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001343669A (ja) * 2000-06-02 2001-12-14 Hitachi Ltd 液晶表示装置
JP3881160B2 (ja) * 2000-06-27 2007-02-14 株式会社アドバンスト・ディスプレイ Ｔｆｔアレイ基板およびこれを用いた液晶表示装置
JP2006351844A (ja) * 2005-06-16 2006-12-28 Mitsubishi Electric Corp 電気光学表示装置およびその製造方法
KR100985358B1 (ko) * 2007-12-10 2010-10-04 히다치 가세고교 가부시끼가이샤 백라이트부
JP2009164101A (ja) * 2007-12-10 2009-07-23 Hitachi Chem Co Ltd バックライト

Also Published As

Publication number Publication date
CN103529609A (zh) 2014-01-22
US20140008670A1 (en) 2014-01-09

Similar Documents

Publication Publication Date Title
JP4385993B2 (ja) 液晶表示装置及びその製造方法
JP4356750B2 (ja) 液晶表示装置及びその製造方法
JP6181093B2 (ja) 液晶表示装置アレイ基板及びその製造方法
JP4449953B2 (ja) 液晶表示装置
KR101152528B1 (ko) 누설전류를 줄일 수 있는 액정표시소자 및 그 제조방법
KR20040082796A (ko) 횡전계형 액정표시장치 및 그 제조방법
KR101374078B1 (ko) 표시 기판, 이의 제조 방법 및 이를 갖는 표시 장치
JP2008020660A (ja) 液晶表示装置
JPWO2013021607A1 (ja) 液晶表示装置、および液晶表示装置の製造方法
JP5250832B2 (ja) アクティブマトリクス駆動表示装置
JP2005093459A (ja) 表示パネルの静電気保護構造
KR20120042010A (ko) 박막 트랜지스터 표시판, 액정 표시 장치, 및 이들의 제조 방법
KR20110044598A (ko) 박막트랜지스터 기판 및 그 제조 방법
KR100865838B1 (ko) 프린지 필드 스위칭 액정표시소자
JP2013080185A (ja) 液晶表示装置
JP5667424B2 (ja) 薄膜トランジスタ、アクティブマトリクス基板、およびそれらの製造方法
JP2005228805A (ja) 薄膜トランジスタおよび液晶表示装置
KR20120015162A (ko) 액정표시장치 및 그 제조방법
JP2017005039A (ja) 薄膜トランジスタ、薄膜トランジスタ基板、液晶表示装置及び薄膜トランジスタの製造方法
JP2001092378A (ja) アクティブマトリクス基板
KR20080003075A (ko) 액정표시장치 및 그 제조방법
JP2014013299A (ja) 薄膜トランジスタアレイ基板およびそれを用いた液晶表示装置
KR100525442B1 (ko) 액정표시소자 및 그의 제조방법
JP4138357B2 (ja) 薄膜トランジスタアレイ基板及びそれを用いた液晶表示装置
KR101222537B1 (ko) 액정표시패널 및 그 제조방법