JP2014011907A - Switching power-supply device - Google Patents

Switching power-supply device Download PDF

Info

Publication number
JP2014011907A
JP2014011907A JP2012148315A JP2012148315A JP2014011907A JP 2014011907 A JP2014011907 A JP 2014011907A JP 2012148315 A JP2012148315 A JP 2012148315A JP 2012148315 A JP2012148315 A JP 2012148315A JP 2014011907 A JP2014011907 A JP 2014011907A
Authority
JP
Japan
Prior art keywords
transistor
voltage
power supply
switching power
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012148315A
Other languages
Japanese (ja)
Inventor
Makoto Nakamura
誠 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2012148315A priority Critical patent/JP2014011907A/en
Publication of JP2014011907A publication Critical patent/JP2014011907A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)

Abstract

PROBLEM TO BE SOLVED: To reduce the loss of a switching power-supply device while suppressing component costs.SOLUTION: A switching power-supply device (1) includes a voltage converter circuit (10) that converts and outputs a rectified input voltage. The voltage converter circuit includes an inductor including a main winding (L1A) connected between an input terminal receiving an input voltage and a first node, and a first auxiliary winding (L1C) and a second auxiliary winding (L1B) magnetically coupled to the main winding; and a control section (101) controlling on and off of a first transistor (Q1) between the first node and a ground terminal so that an output voltage becomes a target voltage. The voltage converter circuit includes a driving section (100) controlling on and off of a second transistor (Q2) between the first node and an output terminal on the basis of the voltage of the first auxiliary winding. The control section detects that the current of the main winding becomes zero on the basis of the voltage of the second auxiliary winding and determines the timing for turning on the first transistor.

Description

本発明は、スイッチング電源装置に関し、例えば非絶縁型のスイッチング電源装置に適用して有効な技術に関する。   The present invention relates to a switching power supply device, for example, a technique effective when applied to a non-insulated switching power supply device.

従来から電源システムの高効率化が要求されている。例えば、交流電力を直流電力に変換する電源システムでは、交流電源からの入力電圧に対する入力電流の位相のずれに起因する力率の悪化や高調波の発生を抑制するためのＰＦＣ（Ｐｏｗｅｒ Ｆａｃｔｏｒ Ｃｏｒｒｅｃｔｉｏｎ）回路の損失低減が要求されている。   Conventionally, high efficiency of a power supply system has been demanded. For example, in a power supply system that converts AC power into DC power, PFC (Power Factor Correction) for suppressing power factor deterioration and generation of harmonics due to a phase shift of the input current with respect to the input voltage from the AC power supply. There is a demand for circuit loss reduction.

ＰＦＣ回路を含む種々のスイッチング電源回路では、半導体素子における損失が比較的大きい。例えば昇圧型のＰＦＣ回路の場合、交流電圧を整流する整流回路を構成するダイオードブリッジ部、インダクタに流れる電流を制御するためのスイッチング素子を構成するパワートランジスタ、及びインダクタからの電流を整流する昇圧用のダイオードにおいて損失が発生する。ダイオードブリッジ部の損失を低減するための方法として、例えばブリッジレス方式が提案されている。また、スイッチング素子を構成するパワートランジスタによる損失を低減する方法として、オン抵抗の低いスーパージャンクション構造のＭＯＳトランジスタを用いることが提案されている。更に、昇圧用の整流ダイオードによる損失を低減するための方法として、シリコンカーバイドの低ＶＦダイオードを用いることが提案されている。   In various switching power supply circuits including a PFC circuit, the loss in the semiconductor element is relatively large. For example, in the case of a step-up type PFC circuit, a diode bridge part that constitutes a rectifier circuit that rectifies an AC voltage, a power transistor that constitutes a switching element for controlling the current flowing through the inductor, and a booster that rectifies the current from the inductor Loss occurs in the diode. As a method for reducing the loss of the diode bridge portion, for example, a bridgeless method has been proposed. Further, as a method for reducing the loss due to the power transistor constituting the switching element, it has been proposed to use a super junction structure MOS transistor having a low on-resistance. Further, it has been proposed to use a silicon carbide low VF diode as a method for reducing the loss caused by the boosting rectifier diode.

特に、昇圧用の整流ダイオードによる損失を低減するためにシリコンカーバイドの低ＶＦダイオードを用いる方法では、シリコンカーバイドの低ＶＦダイオードが比較的高価なデバイスであるため、電源システムのコストの増大を招いていた。そこで、昇圧用の整流ダイオードの代わりに同期整流用のＭＯＳトランジスタを用いる方法も提案されている。例えば、特許文献１には、ＰＦＣ回路において昇圧用の整流ダイオードの代わりにＭＯＳトランジスタを設け、同期整流動作を行うための技術が開示されている。また、特許文献２には、絶縁型のフライバックのＤＣ／ＤＣコンバータ回路において昇圧用の整流ダイオードの代わりにＭＯＳトランジスタを設け、同期整流動作を行うための技術が開示されている。   In particular, in a method using a silicon carbide low VF diode in order to reduce the loss due to the boosting rectifier diode, the silicon carbide low VF diode is a relatively expensive device, which increases the cost of the power supply system. It was. Therefore, a method using a synchronous rectification MOS transistor instead of the boosting rectifier diode has also been proposed. For example, Patent Document 1 discloses a technique for performing a synchronous rectification operation by providing a MOS transistor instead of a boosting rectifier diode in a PFC circuit. Patent Document 2 discloses a technique for performing a synchronous rectification operation by providing a MOS transistor instead of a boosting rectifier diode in an isolated flyback DC / DC converter circuit.

特開２０１０−２００４１０号公報JP 2010-200410 A 特開２０１０−１７２０９２号公報JP 2010-172092 A

特許文献１に示されるＰＦＣ回路では、同期整流用のＭＯＳトランジスタのオン・オフを制御する信号を生成するための大規模な制御回路が必要となり、部品コストの増大を招く。   The PFC circuit disclosed in Patent Document 1 requires a large-scale control circuit for generating a signal for controlling the on / off of the synchronous rectification MOS transistor, resulting in an increase in component costs.

特許文献２に示されるＤＣ／ＤＣコンバータ回路は、絶縁型のフライバックのＤＣ／ＤＣコンバータ回路であるため、トランスの２次側の整流用のＭＯＳトランジスタがオン状態のまま１次側のＭＯＳトランジスタがオンすると、２次側の回路がショートした状態と同じになるので整流用のＭＯＳトランジスタに貫通電流が流れ、整流用のＭＯＳトランジスタが破壊される虞がある。そのため、トランスの２次側主巻線と同一方向に巻き上げられた２次側補助巻線に誘起された電圧を用いて同期整流用トランジスタのオン・オフを制御するだけでは足りず、補助巻線の出力電圧の極性が切り替わるタイミングよりも早く同期整流用トランジスタをオフさせるための回路（特許文献２の図１における参照符号２３、２４の回路）が必要となり、回路規模の増大を招く。   Since the DC / DC converter circuit disclosed in Patent Document 2 is an isolated flyback DC / DC converter circuit, the rectification MOS transistor on the secondary side of the transformer remains on and the primary side MOS transistor When is turned on, the circuit on the secondary side is the same as when it is short-circuited, so that a through current flows through the rectifying MOS transistor, which may destroy the rectifying MOS transistor. For this reason, it is not sufficient to control the on / off of the synchronous rectification transistor using the voltage induced in the secondary auxiliary winding wound in the same direction as the secondary main winding of the transformer. Therefore, a circuit for turning off the synchronous rectification transistor earlier than the timing at which the polarity of the output voltage is switched (the circuits indicated by reference numerals 23 and 24 in FIG. 1 of Patent Document 2) is required, resulting in an increase in circuit scale.

このような課題を解決するための手段等を以下に説明するが、その他の課題と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。   Means for solving such problems will be described below, but other problems and novel features will become apparent from the description of the present specification and the accompanying drawings.

本願において開示される実施の形態のうち代表的なものの概要を簡単に説明すれば下記のとおりである。   An outline of representative ones of the embodiments disclosed in the present application will be briefly described as follows.

すなわち、本スイッチング電源装置は、整流回路によって整流された入力電圧を目標とする電圧に変換して出力端子に出力する電圧コンバータ回路を有する。前記電圧コンバータ回路は、一端が前記入力電圧が供給される入力端子と接続され、他端が第１ノードに接続される主巻線、前記主巻線に磁気結合される第１補助巻線、及び前記主巻線に磁気結合され、一端にグラウンド電圧が供給される第２補助巻線を備えるインダクタを有する。また、前記電圧コンバータ回路は、第１ノードとグラウンド端子との間に接続される第１トランジスタと、第１ノードと出力端子との間に接続される第２トランジスタと、を有する。前記電圧コンバータ回路は更に、出力端子の電圧が目標とする電圧になるように第１トランジスタのオン・オフを制御する制御部と、第１補助巻線の両端に発生した電圧に基づいて第２トランジスタのオン・オフを制御する駆動部と、を有する。制御部は、第２補助巻線の他端に発生した電圧に基づいて主巻線の電流がゼロになったことを検出することで第１トランジスタをオンさせるタイミングを決定する。   That is, the switching power supply device includes a voltage converter circuit that converts the input voltage rectified by the rectifier circuit into a target voltage and outputs the target voltage to the output terminal. The voltage converter circuit has one end connected to an input terminal to which the input voltage is supplied and the other end connected to a first node, a first auxiliary winding magnetically coupled to the main winding, And an inductor including a second auxiliary winding magnetically coupled to the main winding and supplied with a ground voltage at one end. The voltage converter circuit includes a first transistor connected between the first node and the ground terminal, and a second transistor connected between the first node and the output terminal. The voltage converter circuit further includes a control unit for controlling on / off of the first transistor so that the voltage of the output terminal becomes a target voltage, and a second voltage based on the voltage generated at both ends of the first auxiliary winding. And a driver for controlling on / off of the transistor. The control unit determines when to turn on the first transistor by detecting that the current of the main winding becomes zero based on the voltage generated at the other end of the second auxiliary winding.

本願において開示される実施の形態のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。   The effects obtained by the representative ones of the embodiments disclosed in the present application will be briefly described as follows.

すなわち、スイッチング電源装置において、部品コストを抑えつつ損失を低減することができる。   That is, in the switching power supply device, it is possible to reduce the loss while suppressing the component cost.

図１は、本願の一実施の形態に係るスイッチング電源装置を例示するブロック図である。FIG. 1 is a block diagram illustrating a switching power supply device according to an embodiment of the present application. 図２は、実施の形態１に係るスイッチング電源装置を例示するブロック図である。FIG. 2 is a block diagram illustrating the switching power supply device according to the first embodiment. 図３は、スイッチング電源装置１の動作時のタイミングチャートを例示する説明図である。FIG. 3 is an explanatory diagram illustrating a timing chart during the operation of the switching power supply device 1. 図４は、実施の形態２に係るスイッチング電源装置を例示するブロック図である。FIG. 4 is a block diagram illustrating a switching power supply device according to the second embodiment. 図５は、実施の形態３に係るスイッチング電源装置を例示するブロック図である。FIG. 5 is a block diagram illustrating a switching power supply device according to the third embodiment. 図６は、交流電圧Ｖｉｎ＿ＡＣがゼロクロス付近にあるときのスイッチング電源装置３の動作時のタイミングチャートを例示する説明図である。FIG. 6 is an explanatory diagram illustrating a timing chart during the operation of the switching power supply device 3 when the AC voltage Vin_AC is in the vicinity of the zero cross. 図７は、実施の形態４に係るスイッチング電源装置を例示するブロック図である。FIG. 7 is a block diagram illustrating a switching power supply device according to the fourth embodiment. 図８は、実施の形態５に係るスイッチング電源装置を例示するブロック図である。FIG. 8 is a block diagram illustrating a switching power supply device according to the fifth embodiment.

１．実施の形態の概要
先ず、本願において開示される代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面中の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。 1. First, an outline of a typical embodiment disclosed in the present application will be described. Reference numerals in the drawings referred to in parentheses in the outline description of the representative embodiments merely exemplify what are included in the concept of the components to which the reference numerals are attached.

〔１〕（インダクタの補助巻線に誘起された電圧に基づいて整流用トランジスタを駆動するＰＦＣ回路）
本願の代表的な実施の形態に係るスイッチング電源装置（６）は、図１に示されるように、交流電圧（ＶＩＮ＿ＡＣ）を整流して出力する整流回路（１３）と、前記整流回路によって整流された入力電圧を受ける入力端子（ＩＮ）と、グラウンド電圧を受けるグラウンド端子（ＧＮＤ）と、出力端子（ＯＵＴ）と、を有する。本スイッチング電源装置は更に、前記入力電圧を目標とする電圧に変換して前記出力端子に出力する電圧コンバータ回路（１０）を有する。前記電圧コンバータ回路は、一端が前記入力端子と接続され、他端が第１ノード（ＮＤ１）に接続される主巻線（Ｌ１Ａ）、前記主巻線に磁気結合される第１補助巻線（Ｌ１Ｃ）、及び前記主巻線に磁気結合され、一端にグラウンド電圧が供給される第２補助巻線（Ｌ１Ｂ）を備えるインダクタ（Ｌ１）を有する。また、前記電圧コンバータ回路は、前記第１ノードと前記グラウンド端子との間に接続される第１トランジスタ（Ｑ１）と、前記第１ノードと前記出力端子との間に接続される第２トランジスタ（Ｑ２）と、を有する。前記電圧コンバータ回路は更に、前記出力端子の電圧が前記目標とする電圧になるように前記第１トランジスタのオン・オフを制御する制御部（１０１）と、前記第１補助巻線の両端に発生した電圧に基づいて前記第２トランジスタのオン・オフを制御する駆動部（１００）と、を有する。前記制御部は、前記第２補助巻線の他端に発生した電圧に基づいて前記主巻線の電流がゼロになったことを検出することで前記第１トランジスタをオンさせるタイミングを決定する。 [1] (PFC circuit that drives the rectifying transistor based on the voltage induced in the auxiliary winding of the inductor)
As shown in FIG. 1, a switching power supply device (6) according to a representative embodiment of the present application is rectified by a rectifier circuit (13) that rectifies and outputs an alternating voltage (VIN_AC) and the rectifier circuit. An input terminal (IN) for receiving the input voltage, a ground terminal (GND) for receiving the ground voltage, and an output terminal (OUT). The switching power supply device further includes a voltage converter circuit (10) that converts the input voltage into a target voltage and outputs the voltage to the output terminal. The voltage converter circuit has one end connected to the input terminal and the other end connected to a first node (ND1), a main winding (L1A), and a first auxiliary winding (magnetically coupled to the main winding). L1C) and an inductor (L1) including a second auxiliary winding (L1B) magnetically coupled to the main winding and supplied with a ground voltage at one end. The voltage converter circuit includes a first transistor (Q1) connected between the first node and the ground terminal, and a second transistor (Q1) connected between the first node and the output terminal. Q2). The voltage converter circuit is further generated at both ends of the first auxiliary winding and a control unit (101) for controlling on / off of the first transistor so that the voltage of the output terminal becomes the target voltage. And a driving unit (100) for controlling on / off of the second transistor based on the voltage. The controller determines when to turn on the first transistor by detecting that the current of the main winding becomes zero based on the voltage generated at the other end of the second auxiliary winding.

項１のスイッチング電源装置は、インダクタの第１補助巻線に誘起される電圧を利用するから、第２トランジスタのオン・オフを切り替えるタイミングと前記第２トランジスタを駆動するエネルギーとを容易に得ることができる。これにより、前記ドライブ回路を規模の小さい回路で構成することが可能となる。また、本スイッチング電源装置は臨界モードのＰＦＣ回路を構成し、前記主巻線の電流がゼロになったことを検出することで前記第１トランジスタをオンさせるタイミングを決定するから、前記第１トランジスタと前記第２トランジスタが共にオンする期間の発生を回避することができる。これにより、補助巻線の出力電圧の極性が切り替わるタイミングよりも早く整流用のＭＯＳトランジスタをオフさせるような回路は必要ない。したがって、本スイッチング電源装置によれば、高効率化のために前記インダクタと前記出力端子との間の整流素子として高価な低ＶＦのダイオードを用いなくても損失を低減することができ、且つ前記第２トランジスタのドライブ回路等を簡素化することができるから、スイッチング電源装置のコストの増大を抑えつつ損失の低減を図ることができる。   Since the switching power supply device according to item 1 uses the voltage induced in the first auxiliary winding of the inductor, it is possible to easily obtain the timing for switching on / off of the second transistor and the energy for driving the second transistor. Can do. As a result, the drive circuit can be configured with a small-scale circuit. The switching power supply device constitutes a critical mode PFC circuit, and determines when the first transistor is turned on by detecting that the current of the main winding becomes zero. And generation of a period during which both of the second transistors are turned on can be avoided. This eliminates the need for a circuit that turns off the rectifying MOS transistor earlier than the timing at which the polarity of the output voltage of the auxiliary winding is switched. Therefore, according to the present switching power supply device, loss can be reduced without using an expensive low VF diode as a rectifying element between the inductor and the output terminal for high efficiency, and Since the drive circuit of the second transistor can be simplified, loss can be reduced while suppressing an increase in the cost of the switching power supply device.

〔２〕（整流用トランジスタと並列にダイオードを接続（実施の形態３））
項１のスイッチング電源装置（３〜５）において、前記電圧コンバータ回路（３０、３０＿１〜３０＿ｎ）は、前記第２トランジスタＱ２のボディダイオードよりも順電圧の低い第１ダイオード（Ｄ２）を更に有する。前記第１ダイオードは、カソードが前記出力端子側に配置されるように前記第２トランジスタと並列に接続される。 [2] (A diode is connected in parallel with the rectifying transistor (Embodiment 3))
In the switching power supply (3-5) according to Item 1, the voltage converter circuit (30, 30_1 to 30_n) further includes a first diode (D2) having a lower forward voltage than the body diode of the second transistor Q2. The first diode is connected in parallel with the second transistor so that a cathode is disposed on the output terminal side.

これによれば、前記入力端子に供給される電圧が小さいこと等により前記第２トランジスタをオンさせるのに十分なゲート電圧が供給されない場合であっても、前記第１ダイオードを通じて出力端子側に電流を流すことができるから、スイッチング電源装置における効率の低下を防止することができる。また、前記第１ダイオードは、少なくとも前記第２トランジスタをオンさせるのに十分なゲート電圧が供給されない期間に電流を流すことができればよいので、例えば低電流定格のショットキーバリアダイオード等を用いれば、コストの増大を抑えることができる。   According to this, even when a gate voltage sufficient to turn on the second transistor is not supplied due to a small voltage supplied to the input terminal, a current is supplied to the output terminal side through the first diode. Therefore, it is possible to prevent a reduction in efficiency in the switching power supply device. In addition, since the first diode only needs to be able to flow current during a period when at least a gate voltage sufficient to turn on the second transistor is not supplied, for example, a low current rated Schottky barrier diode or the like is used. An increase in cost can be suppressed.

〔３〕（ＮＭＯＳ）
項１又は２のスイッチング電源装置において、前記第２トランジスタは、Ｎチャネル型のＭＩＳトランジスタであって、そのソース電極が前記第１ノードに接続され、そのドレイン電極が前記出力端子に接続される。 [3] (NMOS)
In the switching power supply device of item 1 or 2, the second transistor is an N-channel MIS transistor, the source electrode of which is connected to the first node, and the drain electrode of which is connected to the output terminal.

これによれば、例えばＰＭＯＳ等に比べて、前記ドライブ回路による前記第２トランジスタの駆動電圧の生成が容易となる。   This makes it easier to generate the drive voltage of the second transistor by the drive circuit than, for example, PMOS.

〔４〕（ドライブ回路：ゲート・ソース間抵抗＋ゲート直列抵抗（実施の形態１））
項３のスイッチング電源装置において、前記第１補助巻線は、その一端が前記第１ノードに接続され、その他端が第２ノード（ＮＤ２）に接続される。また、前記駆動部は、前記第１ノードと前記第２トランジスタのゲート電極との間に接続される第１抵抗素子（Ｒ１）と、前記第２ノードと前記第２トランジスタのゲート電極との間に接続される第２抵抗素子（Ｒ２）と、を有する。 [4] (Drive circuit: gate-source resistance + gate series resistance (first embodiment))
In the switching power supply of item 3, the first auxiliary winding has one end connected to the first node and the other end connected to the second node (ND2). The driving unit includes a first resistance element (R1) connected between the first node and the gate electrode of the second transistor, and a gap between the second node and the gate electrode of the second transistor. And a second resistance element (R2) connected to the.

これによれば、前記第１補助巻線の両端に発生した電圧を前記第１抵抗素子と前記第２抵抗素子の抵抗分圧した電圧によって、容易に第２トランジスタを駆動することができる。また、第２抵抗素子によって、第２トランジスタのゲート電圧の立ち上がり時間と立ち下がり時間を容易に調整することができる。例えば、前記第２抵抗素子の抵抗値を大きくすることで、第２トランジスタのオン時に第２トランジスタのドレイン・ソース間の寄生容量の放電によって発生するノイズを低減することができ、容易にＥＭＩ（Ｅｌｅｃｔｒｏｍａｇｎｅｔｉｃ Ｉｎｔｅｒｆｅｒｅｎｃｅ）対策を行うことができる。   According to this, the second transistor can be easily driven by a voltage obtained by dividing the voltage generated at both ends of the first auxiliary winding by the resistance of the first resistance element and the second resistance element. Further, the rise time and fall time of the gate voltage of the second transistor can be easily adjusted by the second resistance element. For example, by increasing the resistance value of the second resistance element, it is possible to reduce noise generated by the discharge of the parasitic capacitance between the drain and source of the second transistor when the second transistor is turned on. It is possible to take measures against Electromagnetic Interference).

〔５〕（ドライブ回路：ゲート直列抵抗に並列にダイオード及び抵抗を接続（実施の形態２））
項４のスイッチング電源装置において、前記駆動回路は、前記第２抵抗素子に並列に接続される第１回路（２０１）を更に有する。前記第１回路は、第３抵抗素子（Ｒ３）と、前記第３抵抗素子に直列に接続される第２ダイオード（Ｄ１）とを有する。前記第２ダイオードは、そのアノードが前記第２トランジスタのゲート電極側になるように接続される。 [5] (Drive circuit: a diode and a resistor are connected in parallel to a gate series resistor (second embodiment))
In the switching power supply of item 4, the drive circuit further includes a first circuit (201) connected in parallel to the second resistance element. The first circuit includes a third resistance element (R3) and a second diode (D1) connected in series to the third resistance element. The second diode is connected so that its anode is on the gate electrode side of the second transistor.

これによれば、前記第１補助巻線に正の電圧が誘起されたとき、前記第２ダイオードが逆バイアスとなるので前記第３抵抗素子に電流が流れない。このため、前記第２トランジスタのゲート電圧の立ち上がり時間は、主に前記第２抵抗素子と前記第２トランジスタのゲート電極に存在する寄生容量との時定数によって決定される。他方、前記第１補助巻線に負の電圧が誘起されると、前記第２ダイオードが順バイアスとなるので、前記第２抵抗素子のみならず前記第３抵抗素子にも電流が流れる。このため、前記第２トランジスタのゲート電圧の立ち下がり時間は、主に前記第２抵抗素子及び前記第３抵抗素子の合成抵抗と上記寄生容量との時定数によって決定される。すなわち、項６のスイッチング電源装置によれば、前記第２トランジスタのゲート電圧の立ち上がり時間と立ち下がり時間を別個に調整することができる。   According to this, when a positive voltage is induced in the first auxiliary winding, the second diode is reverse-biased, so that no current flows through the third resistance element. Therefore, the rise time of the gate voltage of the second transistor is mainly determined by the time constant of the second resistance element and the parasitic capacitance existing in the gate electrode of the second transistor. On the other hand, when a negative voltage is induced in the first auxiliary winding, the second diode is forward-biased, so that a current flows not only through the second resistance element but also through the third resistance element. Therefore, the fall time of the gate voltage of the second transistor is mainly determined by the time constant of the combined resistance of the second resistance element and the third resistance element and the parasitic capacitance. That is, according to the switching power supply device of item 6, the rising time and falling time of the gate voltage of the second transistor can be adjusted separately.

〔６〕（多相のＰＦＣ回路）
項１乃至５の何れかのスイッチング電源装置（４、５）において、前記電圧コンバータ回路（３０＿１〜３０＿ｎ）は、前記入力端子と前記出力端子との間にｎ個（ｎは２以上の整数）並列に接続される。夫々の前記電圧コンバータ回路における前記制御部（１０１＿１〜１０１＿ｎ）は、夫々の前記インダクタの主巻線に流れる電流の位相差が２π／ｎずれるように前記第１トランジスタのオン・オフを制御する。 [6] (Multi-phase PFC circuit)
In the switching power supply device (4, 5) according to any one of Items 1 to 5, the voltage converter circuit (30_1 to 30_n) includes n (n is an integer of 2 or more) between the input terminal and the output terminal. Connected in parallel. The control units (101_1 to 101_n) in each of the voltage converter circuits control ON / OFF of the first transistor so that the phase difference of the current flowing through the main winding of each of the inductors is shifted by 2π / n.

これによれば、インターリーブ方式をはじめとする、インダクタやスイッチング素子等を多重化した構成のＰＦＣ回路においても、コストの増大を抑えつつ損失を低減することができる。   According to this, even in a PFC circuit having a configuration in which inductors, switching elements and the like are multiplexed, including an interleave method, loss can be reduced while suppressing an increase in cost.

〔７〕（１つの制御ＩＣ）
項６のスイッチング電源装置において、夫々の前記電圧コンバータ回路における前記制御部は、１つの半導体集積回路装置として形成される。 [7] (One control IC)
In the switching power supply device of item 6, the control unit in each of the voltage converter circuits is formed as one semiconductor integrated circuit device.

これによれば、スイッチング電源装置全体の更なる低コスト化に資する。   This contributes to further cost reduction of the entire switching power supply device.

〔８〕（インダクタの補助巻線に誘起された電圧に基づいて整流用トランジスタを駆動し、整流用トランジスタに並列接続されたダイオードを備えるスイッチング電源装置）
本願の代表的な実施の形態に係るスイッチング電源装置（１〜６）は、入力電圧を受ける入力端子（ＩＮ）と、グラウンド電圧を受けるグラウンド端子（ＧＮＤ）と、出力端子（ＯＵＴ）と、前記入力電圧を目標とする電圧に変換して前記出力端子に出力する電圧コンバータ回路（１０〜３０、３０＿１〜３０＿ｎ）と、を有する。前記電圧コンバータ回路は、一端が前記入力端子と接続され、他端が第１ノード（ＮＤ１）に接続される主巻線（Ｌ１Ａ）、及び前記主巻線に磁気結合される第１補助巻線（Ｌ１Ｃ）を備えるインダクタ（Ｌ１）と、前記第１ノードと前記グラウンド端子との間に接続される第１トランジスタ（Ｑ１）と、を有する。また、前記電圧コンバータ回路は、前記第１ノードと前記出力端子との間に接続される第２トランジスタ（Ｑ２）と、カソードが前記出力端子側に配置されるように前記第２トランジスタと並列に接続され、前記第２トランジスタＱ２のボディダイオードよりも順電圧の低い第１ダイオード（Ｄ２）と、を有する。前記電圧コンバータ回路は更に、前記出力端子の電圧が前記目標とする電圧になるように前記第１トランジスタのオン・オフを制御する制御部（１０１）と、前記第１補助巻線の両端に発生した電圧に基づいて前記第２トランジスタのオン・オフを制御する駆動部（１００、２００）と、を有する。 [8] (Switching power supply device comprising a diode that drives a rectifying transistor based on a voltage induced in the auxiliary winding of the inductor and is connected in parallel to the rectifying transistor)
A switching power supply (1-6) according to a typical embodiment of the present application includes an input terminal (IN) that receives an input voltage, a ground terminal (GND) that receives a ground voltage, an output terminal (OUT), And a voltage converter circuit (10-30, 30_1-30_n) that converts the input voltage into a target voltage and outputs the converted voltage to the output terminal. The voltage converter circuit has a main winding (L1A) having one end connected to the input terminal and the other end connected to a first node (ND1), and a first auxiliary winding magnetically coupled to the main winding. An inductor (L1) including (L1C), and a first transistor (Q1) connected between the first node and the ground terminal. The voltage converter circuit includes a second transistor (Q2) connected between the first node and the output terminal, and a second transistor in parallel so that a cathode is disposed on the output terminal side. A first diode (D2) connected and having a forward voltage lower than that of the body diode of the second transistor Q2. The voltage converter circuit is further generated at both ends of the first auxiliary winding and a control unit (101) for controlling on / off of the first transistor so that the voltage of the output terminal becomes the target voltage. And a driving unit (100, 200) for controlling on / off of the second transistor based on the voltage.

項８のスイッチング電源装置は、インダクタの第１補助巻線に誘起される電圧を利用するから、第２トランジスタのオン・オフを切り替えるタイミングと前記第２トランジスタを駆動するエネルギーとを容易に得ることができる。これにより、前記ドライブ回路を規模の小さい回路で構成することが可能となる。また、前記入力端子に供給される電圧が小さいこと等により前記第２トランジスタをオンさせるのに十分なゲート電圧が供給されない場合であっても、前記第１ダイオードを通じて出力端子側に電流を流すことができるから、スイッチング電源装置における効率の低下を防止することができる。また、前記第１ダイオードは、少なくとも前記第２トランジスタをオンさせるのに十分なゲート電圧が供給されない期間に電流を流すことができればよいので、例えば低電流定格のショットキーバリアダイオード等を用いれば、コストの増大を抑えることができる。したがって、本スイッチング電源装置によれば、高効率化のために前記インダクタと前記出力端子との間の整流素子として高価な低ＶＦのダイオードを用いなくても損失を低減することができ、且つ前記第２トランジスタのドライブ回路等を簡素化することができるから、スイッチング電源装置のコストの増大を抑えつつ損失の低減を図ることができる。   Since the switching power supply of Item 8 uses the voltage induced in the first auxiliary winding of the inductor, the timing for switching on and off of the second transistor and the energy for driving the second transistor can be easily obtained. Can do. As a result, the drive circuit can be configured with a small-scale circuit. In addition, even when a gate voltage sufficient to turn on the second transistor is not supplied due to a small voltage supplied to the input terminal, a current is passed through the output terminal through the first diode. Therefore, a decrease in efficiency in the switching power supply device can be prevented. In addition, since the first diode only needs to be able to flow current during a period when at least a gate voltage sufficient to turn on the second transistor is not supplied, for example, a low current rated Schottky barrier diode or the like is used. An increase in cost can be suppressed. Therefore, according to the present switching power supply device, loss can be reduced without using an expensive low VF diode as a rectifying element between the inductor and the output terminal for high efficiency, and Since the drive circuit of the second transistor can be simplified, loss can be reduced while suppressing an increase in the cost of the switching power supply device.

〔９〕（臨界モードのＰＦＣ回路）
項８のスイッチング電源装置は、交流電圧を整流して前記入力端子に出力する整流回路（１１、Ｃ１）を更に有する。また、本スイッチング電源装置において、前記インダクタは、前記主巻線に磁気結合され、一端にグラウンド電圧が供給される第２補助巻線（Ｌ１Ｂ）を更に有する。前記制御部は、前記第２補助巻線の他端に発生した電圧に基づいて前記主巻線の電流がゼロになったことを検出することで前記第１トランジスタをオンさせるタイミングを決定する。 [9] (PFC circuit in critical mode)
The switching power supply of Item 8 further includes a rectifier circuit (11, C1) that rectifies an AC voltage and outputs the rectified voltage to the input terminal. In the switching power supply device, the inductor further includes a second auxiliary winding (L1B) magnetically coupled to the main winding and supplied with a ground voltage at one end. The controller determines when to turn on the first transistor by detecting that the current of the main winding becomes zero based on the voltage generated at the other end of the second auxiliary winding.

本スイッチング電源装置は臨界モードのＰＦＣ回路を構成し、前記主巻線の電流がゼロになったことを検出することで前記第１トランジスタをオンさせるタイミングを決定するから、前記第１トランジスタと前記第２トランジスタが共にオンする期間の発生を回避することができる。これにより、補助巻線の出力電圧の極性が切り替わるタイミングよりも早く整流用のＭＯＳトランジスタをオフさせるような回路は必要ない。   The switching power supply device constitutes a critical mode PFC circuit, and determines the timing to turn on the first transistor by detecting that the current of the main winding becomes zero. Occurrence of a period in which the second transistors are both turned on can be avoided. This eliminates the need for a circuit that turns off the rectifying MOS transistor earlier than the timing at which the polarity of the output voltage of the auxiliary winding is switched.

〔１０〕（ＮＭＯＳ）
項８又は９のスイッチング電源装置において、前記第２トランジスタは、Ｎチャネル型のＭＩＳトランジスタであって、そのソース電極が前記第１ノードに接続され、そのドレイン電極が前記出力端子に接続される。 [10] (NMOS)
In the switching power supply device of item 8 or 9, the second transistor is an N-channel MIS transistor, the source electrode of which is connected to the first node, and the drain electrode of which is connected to the output terminal.

これによれば、例えばＰＭＯＳ等に比べて、前記ドライブ回路による前記第２トランジスタの駆動電圧の生成が容易となる。   This makes it easier to generate the drive voltage of the second transistor by the drive circuit than, for example, PMOS.

〔１１〕（ドライブ回路：ゲート・ソース間抵抗＋ゲート直列抵抗（実施の形態１））
項１０のスイッチング電源装置において、前記第１補助巻線は、その一端が前記第１ノードに接続され、その他端が第２ノード（ＮＤ２）に接続される。また、前記駆動部は、前記第１ノードと前記第２トランジスタのゲート電極との間に接続される第１抵抗素子（Ｒ１）と、前記第２ノードと前記第２トランジスタのゲート電極との間に接続される第２抵抗素子（Ｒ２）と、を有する。 [11] (Drive circuit: gate-source resistance + gate series resistance (first embodiment))
In the switching power supply of item 10, the first auxiliary winding has one end connected to the first node and the other end connected to the second node (ND2). The driving unit includes a first resistance element (R1) connected between the first node and the gate electrode of the second transistor, and a gap between the second node and the gate electrode of the second transistor. And a second resistance element (R2) connected to the.

これによれば、項４と同様に、容易に第２トランジスタを駆動することができ、且つ、第２抵抗素子によって、第２トランジスタのゲート電圧の立ち上がり時間と立ち下がり時間を容易に調整することができる。   According to this, like the item 4, the second transistor can be easily driven, and the rise time and the fall time of the gate voltage of the second transistor can be easily adjusted by the second resistance element. Can do.

〔１２〕（ドライブ回路：ゲート直列抵抗に並列にダイオード及び抵抗を接続（実施の形態２））
項１１のスイッチング電源装置において、前記駆動回路は、前記第２抵抗素子に並列に接続される第１回路（２０１）を更に有する。前記第１回路は、第３抵抗素子（Ｒ３）と、前記第３抵抗素子に直列に接続される第２ダイオード（Ｄ１）とを有する。前記第２ダイオードは、そのアノードが前記第２トランジスタのゲート電極側になるように接続される。 [12] (Drive circuit: a diode and a resistor are connected in parallel to a gate series resistor (second embodiment))
In the switching power supply according to item 11, the drive circuit further includes a first circuit (201) connected in parallel to the second resistance element. The first circuit includes a third resistance element (R3) and a second diode (D1) connected in series to the third resistance element. The second diode is connected so that its anode is on the gate electrode side of the second transistor.

これによれば、項５と同様に、前記第２トランジスタのゲート電圧の立ち上がり時間と立ち下がり時間を別個に設定することができる。   According to this, similarly to the item 5, the rise time and the fall time of the gate voltage of the second transistor can be set separately.

〔１３〕（多相のＰＦＣ回路）
項８乃至１２の何れかのスイッチング電源装置（４，５）において、前記電圧コンバータ回路（３０＿１〜３０＿ｎ）は、前記入力端子と前記出力端子との間にｎ個（ｎは２以上の整数）並列に接続される。夫々の前記電圧コンバータ回路における前記制御部（１０１＿１〜１０１＿ｎ）は、夫々の前記インダクタの主巻線に流れる電流の位相差が２π／ｎずれるように前記第１トランジスタのオン・オフを制御する。 [13] (Multi-phase PFC circuit)
In the switching power supply device (4, 5) according to any one of Items 8 to 12, the voltage converter circuit (30_1 to 30_n) includes n (n is an integer of 2 or more) between the input terminal and the output terminal. Connected in parallel. The control units (101_1 to 101_n) in each of the voltage converter circuits control ON / OFF of the first transistor so that the phase difference of the current flowing through the main winding of each of the inductors is shifted by 2π / n.

これによれば、インターリーブ方式をはじめとする、インダクタやスイッチング素子等を多重化した構成のＰＦＣ回路においても、コストの増大を抑えつつ損失を低減することができる。   According to this, even in a PFC circuit having a configuration in which inductors, switching elements and the like are multiplexed, including an interleave method, loss can be reduced while suppressing an increase in cost.

〔１４〕（１つの制御ＩＣ）
項１３のスイッチング電源装置において、夫々の前記電圧コンバータ回路における前記制御部は、１つの半導体集積回路装置として形成される。 [14] (One control IC)
In the switching power supply of item 13, the control unit in each of the voltage converter circuits is formed as one semiconductor integrated circuit device.

これによれば、スイッチング電源装置全体の更なる低コスト化に資する。   This contributes to further cost reduction of the entire switching power supply device.

２．実施の形態の詳細
実施の形態について更に詳述する。 2. Details of Embodiments Embodiments will be further described in detail.

≪実施の形態１≫
図２は、実施の形態１に係るスイッチング電源装置を例示するブロック図である。 << Embodiment 1 >>
FIG. 2 is a block diagram illustrating the switching power supply device according to the first embodiment.

同図に示されるスイッチング電源装置１は、例えばＰＦＣ回路であり、入力された交流電圧を所望の大きさの直流電圧に昇圧して出力するとともに、入力電圧に対する入力電流の位相のずれに起因する力率の悪化や高調波の発生を抑止する。例えば、スイッチング電源装置１は、電源１２と整流ダイオードブリッジ回路１１との間にＡＣラインフィルタ回路を設けたり、ＰＦＣ回路から出力された直流電圧を所望の直流電圧に変換するＤＣ／ＤＣコンバータを設けたりすることで、商用交流電力から直流電力に変換する１つの電源システムを構成することができる。特に制限されないが、スイッチング電源１は、例えば低出力電圧のアプリケーション（例えば、アミューズメント機器）に適用される。   The switching power supply device 1 shown in the figure is, for example, a PFC circuit, which boosts an input AC voltage to a DC voltage of a desired magnitude and outputs it, and is caused by a phase shift of the input current with respect to the input voltage. Suppresses power factor deterioration and harmonic generation. For example, the switching power supply device 1 is provided with an AC line filter circuit between the power supply 12 and the rectifier diode bridge circuit 11 or a DC / DC converter that converts a DC voltage output from the PFC circuit into a desired DC voltage. By doing so, it is possible to configure one power supply system that converts commercial AC power to DC power. Although not particularly limited, the switching power supply 1 is applied to, for example, a low output voltage application (for example, an amusement device).

スイッチング電源装置１は、例えば、整流ダイオードブリッジ回路１１、電圧コンバータ回路（ＣＮＶＴＲ）１０、入力容量Ｃ１、出力容量Ｃ２、入力端子ＩＮ、出力端子ＯＵＴ、及びグラウンド端子ＧＮＤから構成される。   The switching power supply device 1 includes, for example, a rectifier diode bridge circuit 11, a voltage converter circuit (CNVTR) 10, an input capacitor C1, an output capacitor C2, an input terminal IN, an output terminal OUT, and a ground terminal GND.

整流ダイオードブリッジ回路１１は、例えば複数のダイオードを組み合わせて構成される全波整流回路である。整流ダイオードブリッジ回路１１は、交流電力を入力し、入力された交流波形を直流波形に変換する。変換された直流波形は入力容量Ｃ１によって平坦な波形に変換（平滑化）される。整流ダイオードブリッジ回路１１は、電源１２から交流電力が供給される。特に制限されないが、電源１２は商用交流電源であり、５０Ｈｚ又は６０Ｈｚの正弦波の交流電圧Ｖｉｎ＿ＡＣを出力する。電圧Ｖｉｎ＿ＡＣは、例えば、８５Ｖ〜２６４Ｖ（実効値）の範囲の電圧値とされる。電源１２から整流ダイオードブリッジ回路１１に入力される電流は、参照符号Ｉｉｎ＿ＡＣで示される。なお同図では、電源１２を含まない構成をスイッチング電源装置１として図示しているが、電源１２を含む構成をスイッチング電源装置１としても良く、特に限定されない。   The rectifier diode bridge circuit 11 is a full-wave rectifier circuit configured by combining a plurality of diodes, for example. The rectifier diode bridge circuit 11 receives AC power and converts the input AC waveform into a DC waveform. The converted DC waveform is converted (smoothed) into a flat waveform by the input capacitor C1. The rectifier diode bridge circuit 11 is supplied with AC power from a power supply 12. Although not particularly limited, the power source 12 is a commercial AC power source and outputs a 50 Hz or 60 Hz sine wave AC voltage Vin_AC. The voltage Vin_AC is, for example, a voltage value in the range of 85V to 264V (effective value). A current input from the power supply 12 to the rectifier diode bridge circuit 11 is indicated by a reference symbol Iin_AC. In the figure, a configuration that does not include the power supply 12 is illustrated as the switching power supply device 1, but a configuration that includes the power supply 12 may be the switching power supply device 1 and is not particularly limited.

入力端子ＩＮは、整流ダイオードブリッジ回路１１及び入力容量Ｃ１によって整流・平滑化された電圧を受ける端子である。グラウンド端子ＧＮＤは、グラウンド電圧の供給を受ける端子である。   The input terminal IN is a terminal that receives a voltage rectified and smoothed by the rectifier diode bridge circuit 11 and the input capacitor C1. The ground terminal GND is a terminal that receives supply of a ground voltage.

電圧コンバータ回路１０は、入力端子ＩＮに供給された直流電圧を所望の大きさの直流電圧に昇圧して出力するとともに、交流電圧Ｖｉｎ＿ＡＣに対する入力電流Ｉｉｎ＿ＡＣの位相のずれに起因する力率の悪化や高調波の発生を抑止する。電圧コンバータ回路１０によって昇圧された直流電圧は、出力端子ＯＵＴから出力される。以下、出力端子ＯＵＴの電圧を出力電圧ＶＯＵＴと表記する。出力端子ＯＵＴとグラウンド端子ＧＮＤとの間には、出力電圧ＶＯＵＴの安定化を図るための出力容量Ｃ２が接続される。   The voltage converter circuit 10 boosts the DC voltage supplied to the input terminal IN to a DC voltage of a desired magnitude and outputs it, and also deteriorates the power factor due to the phase shift of the input current Iin_AC with respect to the AC voltage Vin_AC. Suppresses the generation of harmonics. The DC voltage boosted by the voltage converter circuit 10 is output from the output terminal OUT. Hereinafter, the voltage of the output terminal OUT is referred to as an output voltage VOUT. An output capacitor C2 for stabilizing the output voltage VOUT is connected between the output terminal OUT and the ground terminal GND.

具体的に、電圧コンバータ回路１０は、インダクタＬ１、トランジスタＱ１、Ｑ２、ドライブ回路１００、コントロール回路１０１、及び抵抗素子Ｒ４、Ｒ５から構成される。   Specifically, the voltage converter circuit 10 includes an inductor L1, transistors Q1 and Q2, a drive circuit 100, a control circuit 101, and resistance elements R4 and R5.

インダクタＬ１は、主巻線Ｌ１Ａと、主巻線Ｌ１Ａに磁気結合された２つの補助巻線Ｌ１Ｂ、Ｌ１Ｃとから構成される。主巻線Ｌ１Ａは、その一端が入力端子ＩＮに接続され、その他端がノードＮＤ１に接続される。補助巻線Ｌ１Ｂは、その一端がグラウンドノードに接続され、その他端がコントロール回路１０の端子ＺＣＤに接続される。補助巻線Ｌ１Ｃは、その一端がノードＮＤ１に接続され、その他端がノードＮＤ２に接続される。補助巻線Ｌ１Ｃは、入力端子ＩＮ側から主巻線Ｌ１Ａに流れ込む電流が遮断されたときに、誘起される電圧Ｖ２が正電圧になるように（ノードＮＤ１対してノードＮＤ２の電位が高くなるように）巻き上げられる。誘起される電圧Ｖ２の大きさは、主巻線Ｌ１Ａと補助巻線Ｌ１Ｃとの巻数比によって決定される。本実施の形態では、例えば、誘起される電圧Ｖ２によってトランジスタＱ２のゲート・ソース間に印加される電圧がトランジスタＱ１のスレッショルド電圧よりも大きくなるように、主巻線Ｌ１Ａと補助巻線Ｌ１Ｃの巻数比が設定されている。   The inductor L1 includes a main winding L1A and two auxiliary windings L1B and L1C magnetically coupled to the main winding L1A. The main winding L1A has one end connected to the input terminal IN and the other end connected to the node ND1. The auxiliary winding L1B has one end connected to the ground node and the other end connected to the terminal ZCD of the control circuit 10. The auxiliary winding L1C has one end connected to the node ND1 and the other end connected to the node ND2. The auxiliary winding L1C is set so that the induced voltage V2 becomes a positive voltage when the current flowing from the input terminal IN side to the main winding L1A is cut off (the potential of the node ND2 is higher than the node ND1). To be rolled up. The magnitude of the induced voltage V2 is determined by the turn ratio between the main winding L1A and the auxiliary winding L1C. In the present embodiment, for example, the number of turns of the main winding L1A and the auxiliary winding L1C so that the voltage applied between the gate and source of the transistor Q2 by the induced voltage V2 is larger than the threshold voltage of the transistor Q1. The ratio is set.

トランジスタＱ１は、インダクタＬ１の主巻線Ｌ１Ａに流れる電流を制御するスイッチング素子である。トランジスタＱ２は、インダクタＬ１の主巻線Ｌ１Ａからの電流を整流する整流素子である。トランジスタＱ１、Ｑ２の代表例としては、ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）に代表されるＭＩＳＦＥＴ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）を例示することができる。以下、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、各トランジスタはＭＯＳトランジスタであるものとして説明するが、厳密にそれに限定されるものではない。   The transistor Q1 is a switching element that controls a current flowing through the main winding L1A of the inductor L1. The transistor Q2 is a rectifying element that rectifies the current from the main winding L1A of the inductor L1. As a representative example of the transistors Q1 and Q2, a MISFET (Metal Insulator Semiconductor Effect Transistor) typified by a MOSFET (Metal Oxide Field Effect Transistor) can be exemplified. In the following, each transistor is described as being a MOS transistor unless explicitly stated otherwise, and unless otherwise apparent from the context, but is not strictly limited thereto.

トランジスタＱ１は、例えば高耐圧のＮチャネル型のパワーＭＯＳトランジスタから構成される。トランジスタＱ１は、そのドレイン電極がノードＮＤ１に接続され、そのソース電極がグラウンド端子ＧＮＤに接続される。なお、同図にはトランジスタＱ１のドレイン電極とソース電極との間にボディダイオードＤＰ１が図示されている。   The transistor Q1 is composed of, for example, a high breakdown voltage N-channel power MOS transistor. Transistor Q1 has its drain electrode connected to node ND1, and its source electrode connected to ground terminal GND. In the figure, a body diode DP1 is shown between the drain electrode and the source electrode of the transistor Q1.

トランジスタＱ２は、例えば、高耐圧のＮチャネル型のパワーＭＯＳトランジスタから構成される。トランジスタＱ２は、そのソース電極がノードＮＤ１に接続され、そのドレイン電極が出力端子ＯＵＴに接続される。なお、同図にはトランジスタＱ２のドレイン電極とソース電極との間にボディダイオードＤＰ２が図示されている。   The transistor Q2 is composed of, for example, a high breakdown voltage N-channel power MOS transistor. Transistor Q2 has its source electrode connected to node ND1, and its drain electrode connected to output terminal OUT. In the figure, a body diode DP2 is shown between the drain electrode and the source electrode of the transistor Q2.

抵抗素子Ｒ４、Ｒ５は、後述するコントロール回路１０１によって出力電圧ＶＯＵＴをモニタするために設けられる。抵抗素子Ｒ４及び抵抗素子Ｒ５は、出力端子ＯＵＴとグラウンド端子ＧＮＤとの間に直列に接続される。   The resistance elements R4 and R5 are provided for monitoring the output voltage VOUT by the control circuit 101 described later. The resistance element R4 and the resistance element R5 are connected in series between the output terminal OUT and the ground terminal GND.

ドライブ回路１００は、補助巻線Ｌ１Ｃに誘起された電圧Ｖ２を受け、トランジスタＱ２のオン・オフを制御する。ドライブ回路１００は、例えば、ノードＮＤ２とトランジスタＱ２のゲート電極との間に接続される抵抗素子Ｒ２と、トランジスタＱ２のゲート電極とソース電極（ノードＮＤ１）との間に接続される抵抗素子Ｒ１から構成される。詳細は後述するが、抵抗素子Ｒ２は、トランジスタＱ２のゲート電圧の立ち上がり時間及び立ち下がり時間を調整するために挿入され、例えば数Ω〜２０Ω程度の抵抗値を有する。他方、抵抗素子Ｒ１は、例えば数ｋΩ〜２０ｋΩ程度の抵抗値を有する。ドライブ回路１００は、電圧Ｖ２を抵抗素子Ｒ１と抵抗素子Ｒ２によって分圧した電圧をトランジスタＱ２のゲート・ソース間に印加することにより、トランジスタＱ２のオン・オフを制御する。   Drive circuit 100 receives voltage V2 induced in auxiliary winding L1C, and controls on / off of transistor Q2. The drive circuit 100 includes, for example, a resistance element R2 connected between the node ND2 and the gate electrode of the transistor Q2, and a resistance element R1 connected between the gate electrode and the source electrode (node ND1) of the transistor Q2. Composed. Although details will be described later, the resistance element R2 is inserted to adjust the rise time and fall time of the gate voltage of the transistor Q2, and has a resistance value of, for example, several Ω to 20 Ω. On the other hand, the resistance element R1 has a resistance value of, for example, about several kΩ to 20 kΩ. The drive circuit 100 controls on / off of the transistor Q2 by applying a voltage obtained by dividing the voltage V2 by the resistance element R1 and the resistance element R2 between the gate and the source of the transistor Q2.

コントロール回路１０１は、出力電圧ＶＯＵＴが目標とする電圧になるように、トランジスタＱ１のオン・オフを制御することで主巻線Ｌ１Ａに流れる電流を制御する。コントロール回路１０１は、例えば、インダクタＬ１の主巻線Ｌ１Ａに流れる電流がゼロになったらトランジスタＱ１をオンさせる動作モード（以下、「臨界モード」と称する。）でスイッチング電源回路１（ＰＦＣ回路）を動作させるための制御ＩＣである。特に制限されないが、コントロール回路１０１は、公知のＣＭＯＳプロセスの製造技術によって１個の単結晶シリコンのような半導体基板に形成された１チップの半導体集積回路装置である。コントロール回路１０１は、端子ＧＣＮＴ、端子ＶＳＳ、端子ＺＣＤ、及び端子ＦＢを備える。端子ＧＣＮＴは、トランジスタＱ１のゲート駆動電圧を出力するための端子である。端子ＶＳＳは、グラウンド電圧を受ける端子である。端子ＦＢは、出力電圧ＶＯＵＴをモニタするための端子である。具体的には、端子ＦＢは、抵抗素子Ｒ４と抵抗素子Ｒ５が直列接続されるノードに接続される。これにより、コントロール回路１０１は、出力電圧ＶＯＵＴを抵抗素子Ｒ４、Ｒ５によって分圧した電圧をモニタし、出力電圧ＶＯＵＴと目標とする電圧との誤差を判別する。端子ＺＣＤは、主巻線Ｌ１Ａに流れる電流がゼロになったことを検出するための端子である。例えば、コントロール回路１０１は、端子ＺＣＤの電圧が所定の閾値電圧を超えたら、主巻線Ｌ１Ａに流れる電流がゼロになったと判断し、トランジスタＱ１をオンさせる。主巻線Ｌ１Ａの電流ＩＬがゼロになった時点で電圧Ｖ２が速やかに低下するため、トランジスタＱ２はオフする。このように、コントロール回路１０１は、主巻線Ｌ１Ａの電流ＩＬがゼロになるのを待ってからトランジスタＱ１をオンさせるので、トランジスタＱ１とトランジスタＱ２が共にオンする期間の発生を回避することができる。なお、コントロール回路１０１は、入力端子ＩＮに供給された電圧、又は図示されない回路によって入力端子ＩＮの電圧に基づいて生成された電圧を電源電圧として動作する。コントロール回路１０１による具体的な制御方法については後述する。   The control circuit 101 controls the current flowing through the main winding L1A by controlling on / off of the transistor Q1 so that the output voltage VOUT becomes a target voltage. For example, the control circuit 101 switches the switching power supply circuit 1 (PFC circuit) in an operation mode (hereinafter referred to as “critical mode”) that turns on the transistor Q1 when the current flowing through the main winding L1A of the inductor L1 becomes zero. It is a control IC for operating. Although not particularly limited, the control circuit 101 is a one-chip semiconductor integrated circuit device formed on a single semiconductor substrate such as single crystal silicon by a known CMOS process manufacturing technique. The control circuit 101 includes a terminal GCNT, a terminal VSS, a terminal ZCD, and a terminal FB. The terminal GCNT is a terminal for outputting the gate drive voltage of the transistor Q1. The terminal VSS is a terminal that receives a ground voltage. The terminal FB is a terminal for monitoring the output voltage VOUT. Specifically, terminal FB is connected to a node to which resistance element R4 and resistance element R5 are connected in series. Accordingly, the control circuit 101 monitors the voltage obtained by dividing the output voltage VOUT by the resistance elements R4 and R5, and determines an error between the output voltage VOUT and the target voltage. The terminal ZCD is a terminal for detecting that the current flowing through the main winding L1A has become zero. For example, when the voltage at the terminal ZCD exceeds a predetermined threshold voltage, the control circuit 101 determines that the current flowing through the main winding L1A has become zero, and turns on the transistor Q1. Since the voltage V2 rapidly decreases when the current IL of the main winding L1A becomes zero, the transistor Q2 is turned off. In this way, the control circuit 101 turns on the transistor Q1 after waiting for the current IL of the main winding L1A to become zero, so that it is possible to avoid the occurrence of a period in which both the transistor Q1 and the transistor Q2 are turned on. . Note that the control circuit 101 operates using a voltage supplied to the input terminal IN or a voltage generated based on a voltage of the input terminal IN by a circuit (not shown) as a power supply voltage. A specific control method by the control circuit 101 will be described later.

スイッチング電源装置１の動作について、図３を用いて詳細に説明する。   The operation of the switching power supply device 1 will be described in detail with reference to FIG.

図３は、スイッチング電源装置１の動作時のタイミングチャートを例示する説明図である。同図には、正弦波の電圧Ｖｉｎ＿ＡＣの正の電圧範囲におけるタイミングチャートが図示されている。   FIG. 3 is an explanatory diagram illustrating a timing chart during the operation of the switching power supply device 1. In the figure, a timing chart in the positive voltage range of the sinusoidal voltage Vin_AC is shown.

例えば、電圧Ｖｉｎ＿ＡＣが供給されると、タイミングｔ０において、コントロール回路１０１はトランジスタＱ１をオンさせる。これにより、入力端子ＩＮからインダクタＬ１の主巻線Ｌ１Ａを介して、トランジスタＱ１に電流が流れ込む。このとき、トランジスタＱ１に流れる電流Ｉ１は、主巻線Ｌ１Ａに流れる電流ＩＬと等しい。また、補助巻線Ｌ１Ｃには負の電圧Ｖ２（ノードＮＤ１に対してノードＮＤ２が低くなる電圧）が発生するため、トランジスタＱ２はオフ状態とされる。   For example, when the voltage Vin_AC is supplied, the control circuit 101 turns on the transistor Q1 at timing t0. As a result, current flows from the input terminal IN to the transistor Q1 via the main winding L1A of the inductor L1. At this time, the current I1 flowing through the transistor Q1 is equal to the current IL flowing through the main winding L1A. Further, since a negative voltage V2 (a voltage at which the node ND2 becomes lower than the node ND1) is generated in the auxiliary winding L1C, the transistor Q2 is turned off.

タイミングｔ１において、コントロール回路１０１はトランジスタＱ１をオフさせる。トランジスタＱ１をオフさせるタイミングは、出力電圧ＶＯＵＴと目標とする電圧との誤差やコントロール回路１０１内部で決定された最大オン時間等に基づいて決定される。トランジスタＱ１がオフすると、主巻線Ｌ１ＡからトランジスタＱ１に流れていた電流Ｉ１が遮断されるため、ノードＮＤ１の電圧が上昇するとともに補助巻線Ｌ１Ｃの両端の電圧Ｖ２が上昇する。これにより、電圧Ｖ２を抵抗素子Ｒ１と抵抗素子Ｒ２によって分圧した電圧がトランジスタＱ２のゲート・ソース間に印加され、トランジスタＱ２がオンする。その結果、インダクタＬ１の主巻線Ｌ１ＡからトランジスタＱ２に電流が流れ込み、容量Ｃ２が充電される。このとき、トランジスタＱ２に流れる電流Ｉ２は、主巻線Ｌ１Ａに流れる電流ＩＬと等しい。また、インダクタＬ１の極性が反転したときのトランジスタＱ２のゲート電圧の立ち上がり時間は、主に、抵抗素子Ｒ２とトランジスタＱ２のゲート電極に存在する寄生容量との時定数によって決定される。そのため、例えば抵抗素子Ｒ２の抵抗値を大きな値に設定すれば、トランジスタＱ２のスイッチングを緩やかにすることができ、トランジスタＱ２のオン時にトランジスタＱ２のドレイン・ソース間に存在する寄生容量の放電によって発生するノイズを低減することができる。   At timing t1, the control circuit 101 turns off the transistor Q1. The timing for turning off the transistor Q1 is determined based on the error between the output voltage VOUT and the target voltage, the maximum on-time determined in the control circuit 101, and the like. When the transistor Q1 is turned off, the current I1 flowing from the main winding L1A to the transistor Q1 is cut off, so that the voltage at the node ND1 rises and the voltage V2 across the auxiliary winding L1C rises. As a result, a voltage obtained by dividing the voltage V2 by the resistance element R1 and the resistance element R2 is applied between the gate and the source of the transistor Q2, and the transistor Q2 is turned on. As a result, a current flows from the main winding L1A of the inductor L1 to the transistor Q2, and the capacitor C2 is charged. At this time, the current I2 flowing through the transistor Q2 is equal to the current IL flowing through the main winding L1A. Further, the rise time of the gate voltage of the transistor Q2 when the polarity of the inductor L1 is reversed is mainly determined by the time constant of the resistance element R2 and the parasitic capacitance existing in the gate electrode of the transistor Q2. Therefore, for example, if the resistance value of the resistance element R2 is set to a large value, the switching of the transistor Q2 can be moderated, and is generated by the discharge of the parasitic capacitance existing between the drain and source of the transistor Q2 when the transistor Q2 is turned on. Noise can be reduced.

その後、タイミングｔ２において、インダクタＬ１の主巻線Ｌ１Ａの電流ＩＬがゼロになると電圧Ｖ２が速やかに低下し、トランジスタＱ２がオフする。コントロール回路１０１は、端子ＺＣＤの電圧からインダクタＬ１の主巻線Ｌ１Ａの電流ＩＬがゼロになったことを検出し、トランジスタＱ１をオンさせる。これにより、入力端子ＩＮからインダクタＬ１の主巻線Ｌ１Ａを介して、トランジスタＱ１に電流が流れ込むとともに負の電圧Ｖ２が発生し、トランジスタＱ２がより安定的なオフ状態となる。このとき、トランジスタＱ２のゲート電極に存在する寄生容量から、抵抗素子Ｒ２を介して電荷が放電されるため、トランジスタＱ２のゲート電圧の立ち下がり時間は、上記立ち上がり時間と同様に、主に抵抗素子Ｒ２とトランジスタＱ２のゲート電極の寄生容量との時定数によって決定される。   After that, when the current IL of the main winding L1A of the inductor L1 becomes zero at the timing t2, the voltage V2 rapidly decreases and the transistor Q2 is turned off. The control circuit 101 detects that the current IL of the main winding L1A of the inductor L1 has become zero from the voltage of the terminal ZCD, and turns on the transistor Q1. As a result, a current flows from the input terminal IN to the transistor Q1 via the main winding L1A of the inductor L1, and a negative voltage V2 is generated, so that the transistor Q2 is more stably turned off. At this time, since the charge is discharged from the parasitic capacitance present in the gate electrode of the transistor Q2 via the resistance element R2, the fall time of the gate voltage of the transistor Q2 is mainly the resistance element similarly to the rise time. It is determined by the time constant between R2 and the parasitic capacitance of the gate electrode of the transistor Q2.

そして、タイミングｔ３においてトランジスタＱ１がオフすると、タイミングｔ１と同様に、正の電圧Ｖ２が発生してトランジスタＱ２がオンし、インダクタＬ１の主巻線Ｌ１ＡからトランジスタＱ２に電流が流れ込むことで容量Ｃ２が充電される。その後は、上記の動作が繰り返し行われる。   Then, when the transistor Q1 is turned off at the timing t3, the positive voltage V2 is generated and the transistor Q2 is turned on similarly to the timing t1, and the current flows from the main winding L1A of the inductor L1 to the transistor Q2. Charged. Thereafter, the above operation is repeated.

電圧コンバータ回路１０が上記のように動作することで、図３に示されるように、インダクタＬ１の主巻線Ｌ１Ａに流れる電流ＩＬが参照符号５０２で示される特性となる。これにより、電源１２から出力される電流Ｉｉｎ＿ＡＣは、参照符号５０１で示される特性となる。すなわち、電流Ｉｉｎ＿ＡＣのピーク値が抑えられることで高調波の発生が抑えられ、且つ、電圧Ｖｉｎ＿ＡＣ（参照符号５００）に対する電流Ｉｉｎ＿ＡＣの位相のずれが小さくなることで力率が改善される。   When the voltage converter circuit 10 operates as described above, the current IL flowing through the main winding L1A of the inductor L1 has a characteristic indicated by reference numeral 502, as shown in FIG. As a result, the current Iin_AC output from the power supply 12 has the characteristics indicated by reference numeral 501. That is, the generation of harmonics is suppressed by suppressing the peak value of the current Iin_AC, and the power factor is improved by reducing the phase shift of the current Iin_AC with respect to the voltage Vin_AC (reference numeral 500).

以上、実施の形態１に係るスイッチング電源装置１によれば、インダクタＬ１からの電流を整流する整流素子として、ダイオードの代わりにトランジスタＱ２を用いるから、整流素子における損失を低減することができ、スイッチング電源装置の効率を向上させることができる。例えば、スイッチング電源１を低出力電圧のアプリケーション（例えば、アミューズメント機器）に適用した場合、損失低減の効果は以下のようになる。例えば、スイッチング電源装置１による出力電力を３００Ｗ、出力電圧ＶＯＵＴを３７Ｖ、出力電流ＩＯＵＴを８．１Ａ（＝３００Ｗ／３７Ｖ）としたときに、整流素子として比較的高価なシリコンカーバイドのダイオード（６０Ｖ耐圧、ＶＦ＝０．１４Ｖ）を用いた場合の損失Ｐｌｏｓｓｄは、約１．１４Ｗ（＝ＶＦ×ＩＯＵＴ）となる。それに対し、整流素子としてトランジスタＱ２（６０Ｖ耐圧、オン抵抗Ｒｏｎ＝２．５ｍΩ）を用いた場合の損失Ｐｌｏｓｓｑは、約０．１６Ｗ（＝ＩＯＵＴ×ＩＯＵＴ×Ｒｏｎ）となり、損失を大きく低減することができる。   As described above, according to the switching power supply device 1 according to the first embodiment, since the transistor Q2 is used instead of the diode as the rectifying element that rectifies the current from the inductor L1, the loss in the rectifying element can be reduced. The efficiency of the power supply device can be improved. For example, when the switching power supply 1 is applied to a low output voltage application (for example, an amusement device), the effect of reducing the loss is as follows. For example, when the output power from the switching power supply 1 is 300 W, the output voltage VOUT is 37 V, and the output current IOUT is 8.1 A (= 300 W / 37 V), a relatively expensive silicon carbide diode (60 V withstand voltage) is used as a rectifier. , VF = 0.14V), the loss Plossd is about 1.14 W (= VF × IOUT). On the other hand, the loss Plossq when the transistor Q2 (60V breakdown voltage, on-resistance Ron = 2.5 mΩ) is used as the rectifying element is about 0.16 W (= IOUT × IOUT × Ron), which can greatly reduce the loss. it can.

また、インダクタＬ１の補助巻線Ｌ１Ｃに誘起される電圧Ｖ２を利用することで、トランジスタＱ２のオン・オフを切り替えるタイミングとトランジスタＱ２を駆動する電圧（エネルギー）を容易に得ることができるから、トランジスタＱ２を駆動する回路を、ドライブ回路１００のように規模の小さい回路で構成することができる。更に、スイッチング電源装置１は、主巻線Ｌ１Ａの電流がゼロになったことを検出してからトランジスタＱ１をオンさせるので、トランジスタＱ１、Ｑ２が共にオンする期間の発生を回避することができる。これにより、補助巻線Ｌ１Ｃの電圧の極性が切り替わるタイミングよりも早く整流用のＭＯＳトランジスタをオフさせるような回路は必要ない。   Further, by using the voltage V2 induced in the auxiliary winding L1C of the inductor L1, it is possible to easily obtain the timing for switching on / off of the transistor Q2 and the voltage (energy) for driving the transistor Q2. The circuit for driving Q2 can be configured with a circuit having a small scale such as the drive circuit 100. Furthermore, since the switching power supply device 1 turns on the transistor Q1 after detecting that the current of the main winding L1A becomes zero, it is possible to avoid the occurrence of a period in which both the transistors Q1 and Q2 are turned on. This eliminates the need for a circuit that turns off the rectifying MOS transistor earlier than the timing at which the polarity of the voltage of the auxiliary winding L1C is switched.

以上のようにスイッチング電源装置１によれば、高効率化のために整流素子にシリコンカーバイドを用いたダイオードのような比較的高価な低ＶＦのダイオードを用いなくても損失を低減することができ、且つトランジスタＱ２のドライブ回路を簡素化することができるから、スイッチング電源装置のコストの増大を抑えつつ損失を低減することができる。   As described above, according to the switching power supply device 1, the loss can be reduced without using a relatively expensive low VF diode such as a diode using silicon carbide as a rectifying element for high efficiency. In addition, since the drive circuit of the transistor Q2 can be simplified, loss can be reduced while suppressing an increase in cost of the switching power supply device.

また、ドライブ回路１００において抵抗素子Ｒ２をトランジスタＱ２のゲート電極に直列に接続することで、トランジスタＱ２のゲート電圧の立ち上がり時間と立ち下がり時間を容易に調整することができる。これによれば、例えば、抵抗素子Ｒ２の抵抗値を大きくすることで、トランジスタＱ２のオン時にトランジスタＱ２のドレイン・ソース間の寄生容量の放電によって発生するノイズを低減することができ、容易にＥＭＩ対策を行うことができる。   In drive circuit 100, by connecting resistance element R2 in series to the gate electrode of transistor Q2, the rise time and fall time of the gate voltage of transistor Q2 can be easily adjusted. According to this, for example, by increasing the resistance value of the resistance element R2, it is possible to reduce the noise generated by the discharge of the parasitic capacitance between the drain and source of the transistor Q2 when the transistor Q2 is turned on. Measures can be taken.

≪実施の形態２≫
図４は、実施の形態２に係るスイッチング電源装置を例示するブロック図である。 << Embodiment 2 >>
FIG. 4 is a block diagram illustrating a switching power supply device according to the second embodiment.

同図に示されるスイッチング電源装置２は、実施の形態１に係るスイッチング電源装置１の機能に加え、トランジスタＱ２のゲート電圧の立ち上がり時間と立ち下がり時間を別個に設定可能な構成とされる。なお、図４に示されるスイッチング電源装置２において、スイッチング電源装置１と同様の構成要素には同一の符号を付して、その詳細な説明を省略する。   In addition to the function of switching power supply device 1 according to the first embodiment, switching power supply device 2 shown in the figure has a configuration in which the rise time and the fall time of the gate voltage of transistor Q2 can be set separately. In the switching power supply device 2 shown in FIG. 4, the same components as those in the switching power supply device 1 are denoted by the same reference numerals, and detailed description thereof is omitted.

スイッチング電源装置２は、ドライブ回路１００の代わりにドライブ回路２００を備える。ドライブ回路２００は、例えば、トランジスタＱ２のゲート電圧の立ち下がり時間を調整するための第１回路２０１と、トランジスタＱ２のゲート電圧の立ち上がり時間を調整するための第２回路２０２と、トランジスタＱ２のゲート・ソース間に接続される抵抗素子Ｒ１と、から構成される。第２回路２０２は、例えば、スイッチング電源装置１と同様に、ノードＮＤ２とトランジスタＱ２のゲート電極との間に直列に接続される抵抗素子Ｒ１から構成される。第１回路２０１は、第２回路２０２と並列に接続される。第１回路２０１は、例えば、抵抗素子Ｒ３及びダイオードＤ１から構成される。抵抗素子Ｒ３とダイオードＤ１は直列に接続される。同図に示されるように、抵抗素子Ｒ３は、例えばその一端がノードＮＤ２に接続され、その他端がダイオードＤ１のカソードに接続される。ダイオードＤ１は、例えばそのアノードがトランジスタＱ２のゲート電極に接続される。ダイオードＤ１としては、例えばＰＮダイオードやショットキーバリアダイオードを用いることができる。抵抗素子Ｒ３とダイオードＤ１の接続関係は、ダイオードＤ１のアノードがトランジスタＱ２のゲート電極側を向くように配置されていれば良く、特に制限はない。例えば、図４の抵抗素子Ｒ３とダイオードＤ１の配置を入れ替えて接続しても良い。   The switching power supply device 2 includes a drive circuit 200 instead of the drive circuit 100. For example, the drive circuit 200 includes a first circuit 201 for adjusting the fall time of the gate voltage of the transistor Q2, a second circuit 202 for adjusting the rise time of the gate voltage of the transistor Q2, and the gate of the transistor Q2. A resistor element R1 connected between the sources. The second circuit 202 includes, for example, a resistor element R1 connected in series between the node ND2 and the gate electrode of the transistor Q2, similarly to the switching power supply device 1. The first circuit 201 is connected in parallel with the second circuit 202. The first circuit 201 includes, for example, a resistance element R3 and a diode D1. Resistance element R3 and diode D1 are connected in series. As shown in the figure, for example, one end of the resistance element R3 is connected to the node ND2, and the other end is connected to the cathode of the diode D1. For example, the anode of the diode D1 is connected to the gate electrode of the transistor Q2. As the diode D1, for example, a PN diode or a Schottky barrier diode can be used. The connection relationship between the resistor element R3 and the diode D1 is not particularly limited as long as the anode of the diode D1 is disposed so as to face the gate electrode side of the transistor Q2. For example, the arrangement of the resistance element R3 and the diode D1 in FIG. 4 may be switched and connected.

補助巻線Ｌ１Ｃに正の電圧Ｖ２が誘起されると、ダイオードＤ１が逆バイアスとなるので抵抗素子Ｒ３には電流が流れず、抵抗素子Ｒ２を介してトランジスタＱ２のゲート電極の寄生容量が充電される。これにより、トランジスタＱ２のゲート電圧の立ち上がり時間は、主に抵抗素子Ｒ２と上記寄生容量との時定数によって決定される。他方、補助巻線Ｌ１Ｃに負の電圧Ｖ２が誘起されると、トランジスタＱ２のゲート電極の寄生容量の電荷が、抵抗素子Ｒ２を介して放電されるとともにダイオードＤ１及び抵抗素子Ｒ３を介して放電される。これにより、トランジスタＱ２のゲート電圧の立ち下がり時間は、主に抵抗素子Ｒ２、Ｒ３の合成抵抗と上記寄生容量との時定数によって決定される。すなわち、抵抗素子Ｒ２と抵抗素子Ｒ３を調整することで、トランジスタＱ２のゲート電圧の立ち上がり時間と立ち下がり時間を別個に調整することができる。   When a positive voltage V2 is induced in the auxiliary winding L1C, the diode D1 is reverse-biased, so that no current flows through the resistance element R3, and the parasitic capacitance of the gate electrode of the transistor Q2 is charged via the resistance element R2. The Thereby, the rise time of the gate voltage of the transistor Q2 is mainly determined by the time constant between the resistance element R2 and the parasitic capacitance. On the other hand, when a negative voltage V2 is induced in the auxiliary winding L1C, the charge of the parasitic capacitance of the gate electrode of the transistor Q2 is discharged through the resistor element R2 and discharged through the diode D1 and the resistor element R3. The Thereby, the fall time of the gate voltage of the transistor Q2 is mainly determined by the time constant of the combined resistance of the resistance elements R2 and R3 and the parasitic capacitance. That is, by adjusting the resistance element R2 and the resistance element R3, the rise time and the fall time of the gate voltage of the transistor Q2 can be adjusted separately.

以上、実施の形態２に係るスイッチング電源装置２によれば、スイッチング電源装置１と同様に、スイッチング電源装置のコストの増大を抑えつつ損失を低減することができる。また、ドライブ回路２００により、トランジスタＱ２のゲート電圧の立ち上がり時間と立ち下がり時間を別個に調整することができる。これにより、トレードオフの関係にある、トランジスタＱ２のスイッチング時における損失の低減効果とノイズの低減効果とを比較考量して、スイッチング電源装置２を適用するアプリケーションに応じた細やかな調整を行うことが可能となる。   As described above, according to the switching power supply device 2 according to the second embodiment, similarly to the switching power supply device 1, it is possible to reduce the loss while suppressing an increase in the cost of the switching power supply device. The drive circuit 200 can separately adjust the rise time and fall time of the gate voltage of the transistor Q2. Thus, the loss reduction effect and the noise reduction effect at the time of switching of the transistor Q2, which are in a trade-off relationship, can be weighed and fine adjustments can be made according to the application to which the switching power supply device 2 is applied. It becomes possible.

≪実施の形態３≫
図５は、実施の形態３に係るスイッチング電源装置を例示するブロック図である。 << Embodiment 3 >>
FIG. 5 is a block diagram illustrating a switching power supply device according to the third embodiment.

同図に示されるスイッチング電源装置３は、整流用のトランジスタＱ２に並列にダイオードを接続した回路構成とされる。なお、図５に示されるスイッチング電源装置３において、スイッチング電源装置１と同様の構成要素には同一の符号を付して、その詳細な説明を省略する。   The switching power supply device 3 shown in the figure has a circuit configuration in which a diode is connected in parallel to a rectifying transistor Q2. In the switching power supply device 3 shown in FIG. 5, the same components as those in the switching power supply device 1 are denoted by the same reference numerals, and detailed description thereof is omitted.

スイッチング電源装置３における電圧コンバータ回路３０は、電圧コンバータ回路１０の構成要素に加え、トランジスタＱ２に並列に接続されるダイオードＤ２を有する。ダイオードＤ２は、そのアノードがトランジスタＱ２のソース電極に接続され、そのカソードがトランジスタＱ２のドレイン電極に接続される。   In addition to the components of the voltage converter circuit 10, the voltage converter circuit 30 in the switching power supply device 3 includes a diode D2 connected in parallel to the transistor Q2. The diode D2 has an anode connected to the source electrode of the transistor Q2, and a cathode connected to the drain electrode of the transistor Q2.

図６は、交流電圧Ｖｉｎ＿ＡＣがゼロ付近にあるときのスイッチング電源回路３のタイミングチャートを例示する説明図である。同図の（ａ）には、トランジスタＱ１のゲート電極Ｇ１の電圧波形と、トランジスタＱ２のゲート電極Ｇ２の電圧波形と、補助巻線Ｌ１Ｃの両端の電圧Ｖ２の波形が示されている。同図の（ｂ）は、同図の（ａ）における参照符号６００の期間を拡大した図である。   FIG. 6 is an explanatory diagram illustrating a timing chart of the switching power supply circuit 3 when the AC voltage Vin_AC is near zero. FIG. 4A shows the voltage waveform of the gate electrode G1 of the transistor Q1, the voltage waveform of the gate electrode G2 of the transistor Q2, and the waveform of the voltage V2 across the auxiliary winding L1C. (B) of the same figure is the figure which expanded the period of the referential mark 600 in (a) of the same figure.

図６の（ａ）に示されるように、交流電圧Ｖｉｎ＿ＡＣがゼロ付近にあるとき、トランジスタＱ１がオンしている期間に主巻線Ｌ１Ａに流れる電流ＩＬが少ないため、インダクタＬ１の極性反転後に電流ＩＬがゼロになるまでの時間が短くなり、補助巻線Ｌ１Ｃの電圧Ｖ２が正となる期間（トランジスタＱ１がオフする期間）が短くなる。前述したように、トランジスタＱ２のゲート電圧の立ち上がり時間は、抵抗素子Ｒ２とトランジスタＱ２のゲート電極Ｇ２の寄生容量との時定数によって決定される。そのため、同図の（ｂ）に示されるように、参照符号６０４の期間では、ゲート電極Ｇ２の電圧がトランジスタＱ２のスレッショルド電圧Ｖｔｈ２よりも高い電圧となるが、参照符号６０３の期間では、補助巻線Ｌ１Ｃの電圧Ｖ２が正となる期間が短いためゲート電極Ｇ２の電圧がトランジスタＱ２のスレッショルド電圧Ｖｔｈ２を超えない可能性がある。このようにトランジスタＱ２がオンしない状態が発生すると、スイッチング電源装置の効率が低下してしまう。そこで、スイッチング電源装置３では、ゲート電圧が不十分でトランジスタＱ２オンしない状態（例えば期間６０３の状態）であっても、トランジスタＱ２と並列に接続したダイオードＤ２により、インダクタＬ１の主巻線Ｌ１Ａから出力端子ＯＵＴ側に電流を流すことができる。例えば、図６の（ａ）に示されるように、ゲート電極Ｇ２の電圧が十分大きくない期間６０１ではダイオードＤ２を通じて主巻線Ｌ１Ａから出力端子ＯＵＴ側に電流を流し、ゲート電極Ｇ２の電圧が十分大きい期間６０２では、トランジスタＱ２のドレイン・ソース間を通じて電流を流す。ダイオードＤ２としては、例えばＰＮダイオードやショットキーバリアダイオードを用いることができるが、主にインダクタＬ１の主巻線Ｌ１Ａからの電流が大きくない期間（例えば期間６０３）に電流を流すことができればよいことを考慮すれば、低電流定格のショットキーバリアダイオードであれば足りる。   As shown in FIG. 6A, when the AC voltage Vin_AC is near zero, the current IL flowing through the main winding L1A is small during the period when the transistor Q1 is on. The time until IL becomes zero is shortened, and the period during which the voltage V2 of the auxiliary winding L1C is positive (period in which the transistor Q1 is turned off) is shortened. As described above, the rise time of the gate voltage of the transistor Q2 is determined by the time constant between the resistance element R2 and the parasitic capacitance of the gate electrode G2 of the transistor Q2. Therefore, as shown in FIG. 5B, the voltage of the gate electrode G2 is higher than the threshold voltage Vth2 of the transistor Q2 in the period of reference numeral 604, but in the period of reference numeral 603, the auxiliary winding Since the period during which the voltage V2 of the line L1C is positive is short, the voltage of the gate electrode G2 may not exceed the threshold voltage Vth2 of the transistor Q2. When the transistor Q2 is not turned on in this way, the efficiency of the switching power supply device is reduced. Therefore, in the switching power supply 3, even when the gate voltage is insufficient and the transistor Q2 is not turned on (for example, during the period 603), the diode D2 connected in parallel with the transistor Q2 causes the main winding L1A of the inductor L1 to A current can flow to the output terminal OUT side. For example, as shown in FIG. 6A, in a period 601 where the voltage of the gate electrode G2 is not sufficiently high, a current flows from the main winding L1A to the output terminal OUT side through the diode D2, and the voltage of the gate electrode G2 is sufficient. In the large period 602, current flows through the drain and source of the transistor Q2. As the diode D2, for example, a PN diode or a Schottky barrier diode can be used. However, it is only necessary that a current can flow in a period in which the current from the main winding L1A of the inductor L1 is not large (for example, the period 603). Therefore, a Schottky barrier diode with a low current rating is sufficient.

以上、実施の形態３に係るスイッチング電源装置３によれば、スイッチング電源装置１と同様に、スイッチング電源装置のコストの増大を抑えつつ損失を低減することができる。また、トランジスタＱ２をオンさせるのに十分なゲート電圧が供給されない状態に陥った場合であっても、ダイオードＤ２を通じて出力端子ＯＵＴ側に電流を流すことができるから、スイッチング電源装置における効率の低下を防止することができる。更にダイオードＤ２として、例えば低電流定格のショットキーバリアダイオードを用いれば、コストの増大を抑えることができる。   As described above, according to the switching power supply device 3 according to the third embodiment, similarly to the switching power supply device 1, it is possible to reduce loss while suppressing an increase in cost of the switching power supply device. Further, even when the gate voltage sufficient to turn on the transistor Q2 is not supplied, a current can flow to the output terminal OUT side through the diode D2, thereby reducing the efficiency of the switching power supply device. Can be prevented. Furthermore, if a low current rated Schottky barrier diode is used as the diode D2, for example, an increase in cost can be suppressed.

≪実施の形態４≫
図７は、実施の形態４に係るスイッチング電源装置を例示するブロック図である。 << Embodiment 4 >>
FIG. 7 is a block diagram illustrating a switching power supply device according to the fourth embodiment.

同図に示されるスイッチング電源装置４は、インダクタやスイッチング素子等を２重化したインターリーブ構成のＰＦＣ回路である。スイッチング電源装置４は、入力端子ＩＮと出力端子ＯＵＴとの間に並列に接続された２つの電圧コンバータ回路３０＿１、３０＿２を有する。電圧コンバータ回路３０＿１、３０＿２の回路構成は、前述の電圧コンバータ回路３０と同様である。なお、図７に示されるスイッチング電源装置４において、スイッチング電源装置３と同様の構成要素には同一の符号を付して、その詳細な説明を省略する。   The switching power supply device 4 shown in the figure is an interleaved PFC circuit in which inductors, switching elements and the like are doubled. The switching power supply device 4 includes two voltage converter circuits 30_1 and 30_2 connected in parallel between an input terminal IN and an output terminal OUT. The circuit configuration of the voltage converter circuits 30_1 and 30_2 is the same as that of the voltage converter circuit 30 described above. In the switching power supply device 4 shown in FIG. 7, the same components as those of the switching power supply device 3 are denoted by the same reference numerals, and detailed description thereof is omitted.

具体的には、同図に示されるように、電圧コンバータ回路３０＿１におけるインダクタＬ１の主巻線Ｌ１Ａの一端及び電圧コンバータ回路３０＿２におけるインダクタＬ２の主巻線Ｌ２Ａの一端が入力端子ＩＮに接続される。また、電圧コンバータ回路３０＿１におけるトランジスタＱ２のドレイン電極、抵抗素子Ｒ４、及びダイオードＤ２が出力端子ＯＵＴに接続され、電圧コンバータ回路３０＿２におけるトランジスタＱ２のドレイン電極、抵抗素子Ｒ４、及びダイオードＤ２が出力端子ＯＵＴに接続される。電圧コンバータ回路３０＿１及び電圧コンバータ回路３０＿２のグラウンドノードは、グラウンド端子ＧＮＤに共通に接続される。   Specifically, as shown in the figure, one end of the main winding L1A of the inductor L1 in the voltage converter circuit 30_1 and one end of the main winding L2A of the inductor L2 in the voltage converter circuit 30_2 are connected to the input terminal IN. . In addition, the drain electrode of the transistor Q2, the resistor element R4, and the diode D2 in the voltage converter circuit 30_1 are connected to the output terminal OUT, and the drain electrode of the transistor Q2, the resistor element R4, and the diode D2 in the voltage converter circuit 30_2 are connected to the output terminal OUT. Connected to. The ground nodes of the voltage converter circuit 30_1 and the voltage converter circuit 30_2 are connected in common to the ground terminal GND.

電圧コンバータ回路３０＿１におけるコントロール回路１０１＿１と電圧コンバータ回路３０＿２におけるコントロール回路１０１＿２は、スイッチング電源装置４による臨界モードでのインターリーブ動作を実現する。具体的には、コントロール回路１０１＿１及びコントロール回路１０１＿２は、夫々のインダクタＬ１、Ｌ２の主巻線Ｌ１Ａ、Ｌ２Ａに流れる電流の位相差が１８０度ずれるように夫々のトランジスタＱ１のオン・オフを制御する。これにより、スイッチング電源装置３に流れる電流ＩＬｘ（＝ＩＬ１＋ＩＬ２）のリップルを低減することができ、部品の電流定格の低減と電源システムの低ノイズ化を図ることができる。特に制限されないが、コントロール回路１０１＿１、１０１＿２は１つの半導体集積回路装置として形成され、例えばマイクロコントローラによって実現される。   The control circuit 101_1 in the voltage converter circuit 30_1 and the control circuit 101_2 in the voltage converter circuit 30_2 realize the interleave operation in the critical mode by the switching power supply device 4. Specifically, the control circuit 101_1 and the control circuit 101_2 control on / off of each transistor Q1 so that the phase difference between the currents flowing through the main windings L1A and L2A of the inductors L1 and L2 is shifted by 180 degrees. . Thereby, the ripple of the current ILx (= IL1 + IL2) flowing through the switching power supply device 3 can be reduced, and the current rating of the component can be reduced and the noise of the power supply system can be reduced. Although not particularly limited, the control circuits 101_1 and 101_2 are formed as one semiconductor integrated circuit device, and are realized by, for example, a microcontroller.

以上、実施の形態４に係るスイッチング電源装置４によれば、スイッチング電源装置３と同様に、インターリーブ方式のＰＦＣ回路においてもコストの増大を抑えつつ損失を低減することができる。例えば、スイッチング電源４を高出力電圧のアプリケーション（例えば、エアコンや産業用のインバータ等）に適用した場合、損失低減の効果は以下のようになる。例えば、スイッチング電源装置４による出力電力を１５００Ｗ、出力電圧ＶＯＵＴを３９０Ｖ、出力電流ＩＯＵＴを３．８５Ａ（＝１５００Ｗ／３９０Ｖ）としたときに、整流素子として低ＶＦのダイオード（６００Ｖ耐圧、ＶＦ＝１．２Ｖ）を用いた場合の損失Ｐｌｏｓｓｄは、約４．６２Ｗ（＝ＶＦ×ＩＯＵＴ）となる。それに対し、整流素子としてトランジスタＱ２（６００Ｖ耐圧、オン抵抗Ｒｏｎ＝０．１Ω）を用いた場合の損失Ｐｌｏｓｓｑは、約１．４８Ｗ（＝ＩＯＵＴ×ＩＯＵＴ×Ｒｏｎ）となり、損失を大きく低減することができる。   As described above, according to the switching power supply device 4 according to the fourth embodiment, similarly to the switching power supply device 3, the loss can be reduced while suppressing an increase in cost in the interleaved PFC circuit. For example, when the switching power supply 4 is applied to a high output voltage application (for example, an air conditioner or an industrial inverter), the effect of reducing the loss is as follows. For example, when the output power from the switching power supply 4 is 1500 W, the output voltage VOUT is 390 V, and the output current IOUT is 3.85 A (= 1500 W / 390 V), a low VF diode (600 V withstand voltage, VF = 1) is used as the rectifier. Loss Plossd when .2 V) is used is about 4.62 W (= VF × IOUT). On the other hand, the loss Plossq when the transistor Q2 (600V withstand voltage, on-resistance Ron = 0.1Ω) is used as a rectifying element is about 1.48 W (= IOUT × IOUT × Ron), which can greatly reduce the loss. it can.

≪実施の形態５≫
図８は、実施の形態５に係るスイッチング電源装置を例示するブロック図である。 << Embodiment 5 >>
FIG. 8 is a block diagram illustrating a switching power supply device according to the fifth embodiment.

同図に示されるスイッチング電源装置５は、インダクタやスイッチング素子等を多重化した構成のＰＦＣ回路である。スイッチング電源装置５は、入力端子ＩＮと出力端子ＯＵＴとの間に並列に接続されたｎ（ｎは２以上の整数）個の電圧コンバータ回路３０＿１〜３０＿ｎを有する。電圧コンバータ回路３０＿１〜３０＿ｎの回路構成は、前述の電圧コンバータ回路３０と同様である。なお、図８に示されるスイッチング電源装置５において、スイッチング電源装置３と同様の構成要素には同一の符号を付して、その詳細な説明を省略する。   The switching power supply device 5 shown in the figure is a PFC circuit having a configuration in which inductors, switching elements and the like are multiplexed. The switching power supply device 5 includes n (n is an integer of 2 or more) voltage converter circuits 30_1 to 30_n connected in parallel between an input terminal IN and an output terminal OUT. The circuit configuration of the voltage converter circuits 30_1 to 30_n is similar to that of the voltage converter circuit 30 described above. In the switching power supply device 5 shown in FIG. 8, the same components as those of the switching power supply device 3 are denoted by the same reference numerals, and detailed description thereof is omitted.

具体的には、同図に示されるように、電圧コンバータ回路３０＿１におけるインダクタＬ１の主巻線Ｌ１Ａの一端及び電圧コンバータ回路３０＿ｎにおけるインダクタＬｎの主巻線ＬｎＡの一端が、入力端子ＩＮに接続される。また、電圧コンバータ回路３０＿１におけるトランジスタＱ２のドレイン電極、抵抗素子Ｒ４、及びダイオードＤ２が出力端子ＯＵＴに接続され、電圧コンバータ回路３０＿ｎにおけるトランジスタＱ２のドレイン電極、抵抗素子Ｒ４、及びダイオードＤ２が出力端子ＯＵＴに接続される。電圧コンバータ回路３０＿１及び電圧コンバータ回路３０＿ｎのグラウンドノードは、グラウンド端子ＧＮＤに共通に接続される。電圧コンバータ回路３０＿２〜３０＿ｎ−１も上記と同様に接続される。   Specifically, as shown in the figure, one end of the main winding L1A of the inductor L1 in the voltage converter circuit 30_1 and one end of the main winding LnA of the inductor Ln in the voltage converter circuit 30_n are connected to the input terminal IN. The The drain electrode of the transistor Q2, the resistor element R4, and the diode D2 in the voltage converter circuit 30_1 are connected to the output terminal OUT, and the drain electrode of the transistor Q2, the resistor element R4, and the diode D2 in the voltage converter circuit 30_n are connected to the output terminal OUT. Connected to. The ground nodes of the voltage converter circuit 30_1 and the voltage converter circuit 30_n are commonly connected to the ground terminal GND. The voltage converter circuits 30_2 to 30_n-1 are also connected in the same manner as described above.

夫々の電圧コンバータ回路３０＿１〜３０＿ｎにおけるコントロール回路１０１＿１〜１０１＿ｎは、スイッチング電源装置５による臨界モードでの動作を実現する。また、コントロール回路１０１＿１〜１０１＿ｎは、夫々のインダクタＬ１〜Ｌｎの主巻線Ｌ１Ａ〜Ｌ１ｎに流れる電流の位相差が２π／ｎ（＝３６０／ｎ 度）ずれるように夫々のトランジスタＱ１のオン・オフを制御する。これにより、スイッチング電源装置５に流れる電流ＩＬｘ（＝ＩＬ１＋ＩＬ２＋・・・＋ＩＬｎ）のリップルを更に低減することができ、部品の電流定格の更なる低減と電源システムの低ノイズ化を図ることができる。特に制限されないが、コントロール回路１０１＿１〜１０１＿ｎは１つの半導体集積回路装置として形成され、例えばマイクロコントローラによって実現される。   The control circuits 101_1 to 101_n in the respective voltage converter circuits 30_1 to 30_n realize the operation in the critical mode by the switching power supply device 5. In addition, the control circuits 101_1 to 101_n turn on / off each transistor Q1 so that the phase difference of the current flowing through the main windings L1A to L1n of the inductors L1 to Ln is shifted by 2π / n (= 360 / n degrees). To control. Thereby, the ripple of the current ILx (= IL1 + IL2 +... + ILn) flowing through the switching power supply device 5 can be further reduced, and the current rating of the component can be further reduced and the noise of the power supply system can be reduced. Although not particularly limited, the control circuits 101_1 to 101_n are formed as one semiconductor integrated circuit device, and are realized by, for example, a microcontroller.

以上、実施の形態５に係るスイッチング電源装置５によれば、スイッチング電源装置３と同様に、多重化方式のＰＦＣ回路においてもコストの増大を抑えつつ損失を低減することができる。   As described above, according to the switching power supply device 5 according to the fifth embodiment, similarly to the switching power supply device 3, the loss can be reduced while suppressing an increase in cost even in the multiplexing type PFC circuit.

以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。   Although the invention made by the present inventor has been specifically described based on the embodiments, it is needless to say that the present invention is not limited thereto and can be variously modified without departing from the gist thereof.

例えば、スイッチング電源１〜５を適用することが可能なアプリケーションとして、低出力電圧のアミューズメント機器や高出力電圧の産業用のインバータ等を例示したが、これに限られず、交流電力を直流電力に変換する他の電源システムに適用することも可能である。また、ＡＣ／ＤＣコンバータに限られず、ＤＣ／ＤＣコンバータにも適用することができる。例えば、昇圧チョッパ型のＤＣ／ＤＣコンバータにおいて、電圧コンバータ１０等のように、整流用ダイオードをトランジスタＱ２に置き換えるとともに昇圧用インダクタＬ１の補助巻線に誘起された電圧に基づいてトランジスタＱ２を駆動するドライブ回路１００（２００）を設けることで、ＤＣ／ＤＣコンバータにおけるコストの増大を抑えつつ、損失を低減することができる。   For example, as an application to which switching power supplies 1 to 5 can be applied, an amusement device with a low output voltage, an industrial inverter with a high output voltage, and the like are exemplified. However, the present invention is not limited thereto, and AC power is converted into DC power. It is also possible to apply to other power supply systems. Further, the present invention is not limited to an AC / DC converter, and can be applied to a DC / DC converter. For example, in a step-up chopper type DC / DC converter, like the voltage converter 10 or the like, the rectifying diode is replaced with the transistor Q2, and the transistor Q2 is driven based on the voltage induced in the auxiliary winding of the step-up inductor L1. By providing the drive circuit 100 (200), it is possible to reduce loss while suppressing an increase in cost in the DC / DC converter.

トランジスタＱ２としてＮチャネル型のＭＯＳトランジスタを例示したが、これに限られず、Ｐチャネル型のＭＯＳトランジスタを用いてもよい。この場合、Ｐチャネル型のＭＯＳトランジスタのボディダイオードのカソードが出力端子側に接続されるようにする必要がある。また、トランジスタＱ１、Ｑ２としてＭＯＳトランジスタを例示したが、これに限られず、例えばスーパージャンクション構造のトランジスタであってもよい。   Although an N-channel type MOS transistor has been exemplified as the transistor Q2, the present invention is not limited to this, and a P-channel type MOS transistor may be used. In this case, it is necessary to connect the cathode of the body diode of the P channel type MOS transistor to the output terminal side. In addition, although the MOS transistors are exemplified as the transistors Q1 and Q2, the present invention is not limited thereto, and for example, a transistor having a super junction structure may be used.

ドライブ回路１００、２００において、トランジスタＱ２のゲート・ソース間に耐圧を超えるような電圧が印加されることを防止するためにツェナーダイオードを設けてもよい。例えば、アノードがノードＮＤ１側に接続され、カソードがトランジスタＱ２のゲート電極側に接続されるようにツェナーダイオードを抵抗素子Ｒ１と並列に接続する。   In drive circuits 100 and 200, a Zener diode may be provided in order to prevent a voltage exceeding the breakdown voltage from being applied between the gate and source of transistor Q2. For example, a Zener diode is connected in parallel with the resistor element R1 so that the anode is connected to the node ND1 side and the cathode is connected to the gate electrode side of the transistor Q2.

コントロール回路１０が１つの半導体集積回路装置である場合を例示したが、これに限られない。例えば、コントロール回路１０とトランジスタＱ１、Ｑ２を含んだ半導体集積回路として構成しても良いし、コントロール回路１０、トランジスタＱ１、Ｑ２、及びドライブ回路を含んだ半導体集積回路として構成しても良い。また、抵抗素子Ｒ４、Ｒ５は、コントロール回路１０の内部に設けてもよい。   Although the case where the control circuit 10 is one semiconductor integrated circuit device has been illustrated, the present invention is not limited to this. For example, it may be configured as a semiconductor integrated circuit including the control circuit 10 and transistors Q1 and Q2, or may be configured as a semiconductor integrated circuit including the control circuit 10, transistors Q1 and Q2, and a drive circuit. Further, the resistance elements R4 and R5 may be provided inside the control circuit 10.

実施の形態１乃至５において、スイッチング電源装置１〜５が臨界モードのＰＦＣ回路である場合を例示したが、インダクタＬ１の主巻線Ｌ１Ａに流れる電流がゼロになる前にトランジスタＱ１をオンさせる動作モード（連続モード）で動作するＰＦＣ回路であってもよい。この場合、コントロール回路１０の端子ＺＣＤは不要となる。コントロール回路１０は、インダクタＬ１の主巻線Ｌ１Ａの電流を監視することなく、予め決められたタイミングでトランジスタＱ１がオンするように制御する。同様に、スイッチング電源装置１〜５が、臨界モードと連続モードの切替えが可能なＰＦＣ回路であってもよい。   In the first to fifth embodiments, the case where the switching power supply devices 1 to 5 are PFC circuits in the critical mode is exemplified. However, the operation of turning on the transistor Q1 before the current flowing through the main winding L1A of the inductor L1 becomes zero. It may be a PFC circuit that operates in a mode (continuous mode). In this case, the terminal ZCD of the control circuit 10 is not necessary. The control circuit 10 controls the transistor Q1 to be turned on at a predetermined timing without monitoring the current of the main winding L1A of the inductor L1. Similarly, the switching power supply devices 1 to 5 may be PFC circuits capable of switching between the critical mode and the continuous mode.

実施の形態４、５において、電圧コンバータ回路３０＿１〜３０＿ｎが電圧コンバータ回路３０と同様の回路構成である場合を例示したが、これに限られず、電圧コンバータ回路１０、２０と同様の回路構成であってもよい。また、コントロール回路１０１＿１〜１０１＿ｎが１つの半導体集積回路装置として形成される場合を例示したが、これに限られず、別個の半導体集積回路装置として形成することも可能である。   In the fourth and fifth embodiments, the case where the voltage converter circuits 30_1 to 30_n have the same circuit configuration as that of the voltage converter circuit 30 is illustrated, but the present invention is not limited to this, and the circuit configuration is the same as that of the voltage converter circuits 10 and 20. May be. Further, although the case where the control circuits 101_1 to 101_n are formed as one semiconductor integrated circuit device is illustrated, the present invention is not limited to this, and the control circuits 101_1 to 101_n can be formed as separate semiconductor integrated circuit devices.

１、６ スイッチング電源回路
ＩＮ 入力端子
ＯＵＴ 出力端子
ＧＮＤ グラウンド端子
１０ 電圧コンバータ回路
１３ 整流回路（ＲＣＴ）
Ｌ１ インダクタ
Ｌ１Ａ 主巻線
Ｌ１Ｂ、Ｌ１Ｃ 補助巻線
Ｖ２ 補助巻線Ｌ１Ｃの両端の電圧
ドライバ回路１００
Ｒ１、Ｒ２ 抵抗素子
コントロール回路１０１
Ｒ４、Ｒ５ 抵抗素子
Ｑ１、Ｑ２ トランジスタ
ＮＤ１、ＮＤ２ ノード
Ｇ１ トランジスタＱ１のゲート電極
Ｇ２ トランジスタＱ２のゲート電極
ＤＰ１、ＤＰ２ ボディダイオード
Ｖ１ トランジスタＱ１のドレイン・ソース間電圧
Ｉ１ トランジスタＱ１に流れる電流
Ｉ２ トランジスタＱ２から出力される電流
ＩＬ インダクタＬ１の主巻線Ｌ１に流れる電流
１１ 整流ダイオードブリッジ回路
１２ 電源
Ｖｉｎ＿ＡＣ 整流ダイオードブリッジ回路の入力電圧
Ｉｉｎ＿ＡＣ 整流ダイオードブリッジ回路の入力電流
Ｃ１ 入力容量
Ｃ２ 出力容量
５００ ＶＩＮ＿ＡＣの特性
５０１ Ｉｉｎ＿ＡＣの特性
５０２ ＩＬの特性
ｔ０〜ｔ３ タイミング
２ スイッチング電源装置
２０ 電圧コンバータ回路
２００ ドライブ回路
２０１ 第１回路
２０２ 第２回路
Ｒ３ 抵抗素子
Ｄ１ ダイオード
３ スイッチング電源装置
３０ 電圧コンバータ回路
Ｄ２ ダイオード
６００〜６０４ 期間
４ スイッチング電源装置
３０＿１〜３０＿ｎ 電圧コンバータ回路
Ｌ２、Ｌｎ インダクタ
Ｌ２Ａ インダクタＬ２の主巻線
ＬｎＡ インダクタＬｎの主巻線
ＩＬ１〜ＩＬｎ インダクタＬ１〜Ｌｎの各主巻線に流れる電流
ＩＬｘ スイッチング電源装置に流れる電流 1, 6 Switching power supply circuit IN Input terminal OUT Output terminal GND Ground terminal 10 Voltage converter circuit 13 Rectifier circuit (RCT)
L1 Inductor L1A Main winding L1B, L1C Auxiliary winding V2 Voltage across the auxiliary winding L1C Driver circuit 100
R1, R2 resistance element control circuit 101
R4, R5 Resistive elements Q1, Q2 Transistors ND1, ND2 Node G1 Gate electrode of transistor Q1 G2 Gate electrode of transistor Q2 DP1, DP2 Body diode V1 Drain-source voltage of transistor Q1 I1 Current flowing through transistor Q1 I2 Output from transistor Q2 Current that flows through the main winding L1 of the inductor L1 11 Rectifier diode bridge circuit 12 Power supply Vin_AC Input voltage of the rectifier diode bridge circuit Iin_AC Input current of the rectifier diode bridge circuit C1 Input capacitance C2 Output capacitance 500 Characteristics of VIN_AC 501 Iin_AC Characteristic 502 IL characteristic t0 to t3 Timing 2 Switching power supply device 20 Voltage converter circuit 200 Drive circuit 201 First circuit 202 Second circuit R3 Resistive element D1 Diode 3 Switching power supply device 30 Voltage converter circuit D2 Diode 600-604 Period 4 Switching power supply device 30_1-30_n Voltage converter circuit L2, Ln Inductor L2A Main winding of inductor L2 LnA Main winding of inductor Ln IL1 to ILn Current flowing through the main windings of the inductors L1 to Ln ILx Current flowing to the switching power supply

Claims (14)

交流電圧を整流して出力する整流回路と、
前記整流回路によって整流された入力電圧を受ける入力端子と、
グラウンド電圧を受けるグラウンド端子と、
出力端子と、
前記入力電圧を目標とする電圧に変換して前記出力端子に出力する電圧コンバータ回路と、を有するスイッチング電源装置であって、
前記電圧コンバータ回路は、
一端が前記入力端子と接続され、他端が第１ノードに接続される主巻線、前記主巻線に磁気結合される第１補助巻線、及び前記主巻線に磁気結合され、一端にグラウンド電圧が供給される第２補助巻線を備えるインダクタと、
前記第１ノードと前記グラウンド端子との間に接続される第１トランジスタと、
前記第１ノードと前記出力端子との間に接続される第２トランジスタと、
前記出力端子の電圧が前記目標とする電圧になるように前記第１トランジスタのオン・オフを制御する制御部と、
前記第１補助巻線の両端に発生した電圧に基づいて前記第２トランジスタのオン・オフを制御する駆動部と、を有し、
前記制御部は、前記第２補助巻線の他端に発生した電圧に基づいて前記主巻線の電流がゼロになったことを検出することで前記第１トランジスタをオンさせるタイミングを決定するスイッチング電源装置。 A rectifier circuit that rectifies and outputs an AC voltage;
An input terminal for receiving an input voltage rectified by the rectifier circuit;
A ground terminal for receiving a ground voltage;
An output terminal;
A voltage converter circuit that converts the input voltage into a target voltage and outputs the converted voltage to the output terminal, and a switching power supply device comprising:
The voltage converter circuit is:
One end is connected to the input terminal, the other end is connected to the first node, the first auxiliary winding is magnetically coupled to the main winding, and the main winding is magnetically coupled to one end An inductor comprising a second auxiliary winding to which a ground voltage is supplied;
A first transistor connected between the first node and the ground terminal;
A second transistor connected between the first node and the output terminal;
A control unit for controlling on / off of the first transistor so that the voltage of the output terminal becomes the target voltage;
A drive unit for controlling on / off of the second transistor based on a voltage generated at both ends of the first auxiliary winding;
The controller determines switching timing for turning on the first transistor by detecting that the current of the main winding becomes zero based on a voltage generated at the other end of the second auxiliary winding. Power supply. 前記電圧コンバータ回路は、前記第２トランジスタＱ２のボディダイオードよりも順電圧の低い第１ダイオードを更に有し、
前記第１ダイオードは、カソードが前記出力端子側に配置されるように前記第２トランジスタと並列に接続される請求項１に記載のスイッチング電源装置。 The voltage converter circuit further includes a first diode having a lower forward voltage than a body diode of the second transistor Q2.
2. The switching power supply device according to claim 1, wherein the first diode is connected in parallel with the second transistor such that a cathode is disposed on the output terminal side. 前記第２トランジスタは、Ｎチャネル型のＭＩＳトランジスタであって、そのソース電極が前記第１ノードに接続され、そのドレイン電極が前記出力端子に接続される請求項１に記載のスイッチング電源装置。   2. The switching power supply device according to claim 1, wherein the second transistor is an N-channel MIS transistor, the source electrode of which is connected to the first node, and the drain electrode of which is connected to the output terminal. 前記第１補助巻線は、その一端が前記第１ノードに接続され、その他端が第２ノードに接続され、
前記駆動部は、
前記第１ノードと前記第２トランジスタのゲート電極との間に接続される第１抵抗素子と、
前記第２ノードと前記第２トランジスタのゲート電極との間に接続される第２抵抗素子と、を有する請求項３に記載のスイッチング電源。 The first auxiliary winding has one end connected to the first node and the other end connected to the second node.
The drive unit is
A first resistance element connected between the first node and a gate electrode of the second transistor;
The switching power supply according to claim 3, further comprising: a second resistance element connected between the second node and a gate electrode of the second transistor. 前記駆動回路は、
前記第２抵抗素子に並列に接続される第１回路を更に有し、
前記第１回路は、第３抵抗素子と、前記第３抵抗素子に直列に接続される第２ダイオードとを有し、
前記第２ダイオードは、そのアノードが前記第２トランジスタのゲート電極側になるように接続される請求項４に記載のスイッチング電源装置。 The drive circuit is
A first circuit connected in parallel to the second resistance element;
The first circuit includes a third resistance element and a second diode connected in series to the third resistance element,
The switching power supply device according to claim 4, wherein the second diode is connected so that an anode thereof is on a gate electrode side of the second transistor. 前記電圧コンバータ回路は、前記入力端子と前記出力端子との間にｎ個（ｎは２以上の整数）並列に接続され、
夫々の前記電圧コンバータ回路における前記制御部は、夫々の前記インダクタの主巻線に流れる電流の位相差が２π／ｎずれるように前記第１トランジスタのオン・オフを制御する請求項１に記載のスイッチング電源装置。 The voltage converter circuit is connected in parallel between the input terminal and the output terminal (n is an integer of 2 or more),
2. The on / off control of the first transistor according to claim 1, wherein the control unit in each of the voltage converter circuits controls on / off of the first transistor so that a phase difference of a current flowing in a main winding of each of the inductors is shifted by 2π / n. Switching power supply. 夫々の前記電圧コンバータ回路における前記制御部は、１つの半導体集積回路装置として形成される請求項６に記載のスイッチング電源装置。   The switching power supply device according to claim 6, wherein the control unit in each of the voltage converter circuits is formed as one semiconductor integrated circuit device. 入力電圧を受ける入力端子と、
グラウンド電圧を受けるグラウンド端子と、
出力端子と、
前記入力電圧を目標とする電圧に変換して前記出力端子に出力する電圧コンバータ回路と、を有するスイッチング電源装置であって、
前記電圧コンバータ回路は、
一端が前記入力端子と接続され、他端が第１ノードに接続される主巻線、及び前記主巻線に磁気結合される第１補助巻線を備えるインダクタと、
前記第１ノードと前記グラウンド端子との間に接続される第１トランジスタと、
前記第１ノードと前記出力端子との間に接続される第２トランジスタと、
カソードが前記出力端子側に配置されるように前記第２トランジスタと並列に接続され、前記第２トランジスタＱ２のボディダイオードよりも順電圧の低い第１ダイオードと、
前記出力端子の電圧が前記目標とする電圧になるように前記第１トランジスタのオン・オフを制御する制御部と、
前記第１補助巻線の両端に発生した電圧に基づいて前記第２トランジスタのオン・オフを制御する駆動部と、を有するスイッチング電源装置。 An input terminal for receiving an input voltage;
A ground terminal for receiving a ground voltage;
An output terminal;
A voltage converter circuit that converts the input voltage into a target voltage and outputs the converted voltage to the output terminal, and a switching power supply device comprising:
The voltage converter circuit is:
An inductor having one end connected to the input terminal and the other end connected to a first node, and a first auxiliary winding magnetically coupled to the main winding;
A first transistor connected between the first node and the ground terminal;
A second transistor connected between the first node and the output terminal;
A first diode connected in parallel with the second transistor so that a cathode is disposed on the output terminal side, and having a forward voltage lower than a body diode of the second transistor Q2,
A control unit for controlling on / off of the first transistor so that the voltage of the output terminal becomes the target voltage;
And a driving unit that controls on / off of the second transistor based on a voltage generated at both ends of the first auxiliary winding. 交流電圧を整流して前記入力端子に出力する整流回路を更に有し、
前記インダクタは、前記主巻線に磁気結合され、一端にグラウンド電圧が供給される第２補助巻線を更に有し、
前記制御部は、前記第２補助巻線の他端に発生した電圧に基づいて前記主巻線の電流がゼロになったことを検出することで前記第１トランジスタをオンさせるタイミングを決定する請求項８に記載のスイッチング電源装置。 A rectifier circuit that rectifies an alternating voltage and outputs the rectified voltage to the input terminal;
The inductor further includes a second auxiliary winding magnetically coupled to the main winding and supplied with a ground voltage at one end;
The control unit determines when to turn on the first transistor by detecting that the current of the main winding becomes zero based on a voltage generated at the other end of the second auxiliary winding. Item 9. The switching power supply device according to Item 8. 前記第２トランジスタは、Ｎチャネル型のＭＩＳトランジスタであって、そのソース電極が前記第１ノードに接続され、そのドレイン電極が前記出力端子に接続される請求項８に記載のスイッチング電源装置。   9. The switching power supply device according to claim 8, wherein the second transistor is an N-channel MIS transistor, the source electrode of which is connected to the first node, and the drain electrode of which is connected to the output terminal. 前記第１補助巻線は、その一端が前記第１ノードに接続され、その他端が第２ノードに接続され、
前記駆動部は、
前記第１ノードと前記第２トランジスタのゲート電極との間に接続される第１抵抗素子と、
前記第２ノードと前記第２トランジスタのゲート電極との間に接続される第２抵抗素子と、を有する請求項１０に記載のスイッチング電源。 The first auxiliary winding has one end connected to the first node and the other end connected to the second node.
The drive unit is
A first resistance element connected between the first node and a gate electrode of the second transistor;
The switching power supply according to claim 10, further comprising: a second resistance element connected between the second node and a gate electrode of the second transistor. 前記駆動回路は、
前記第２抵抗素子に並列に接続される第１回路を更に有し、
前記第１回路は、第３抵抗素子と、前記第３抵抗素子に直列に接続される第２ダイオードとを有し、
前記第２ダイオードは、そのアノードが前記第２トランジスタのゲート電極側になるように接続される請求項１１に記載のスイッチング電源装置。 The drive circuit is
A first circuit connected in parallel to the second resistance element;
The first circuit includes a third resistance element and a second diode connected in series to the third resistance element,
The switching power supply device according to claim 11, wherein the second diode is connected so that an anode thereof is on a gate electrode side of the second transistor. 前記電圧コンバータ回路は、前記入力端子と前記出力端子との間にｎ個（ｎは２以上の整数）並列に接続され、
夫々の前記電圧コンバータ回路における前記制御部は、夫々の前記インダクタの主巻線に流れる電流の位相差が２π／ｎずれるように前記第１トランジスタのオン・オフを制御する請求項８に記載のスイッチング電源装置。 The voltage converter circuit is connected in parallel between the input terminal and the output terminal (n is an integer of 2 or more),
9. The control unit according to claim 8, wherein the control unit in each voltage converter circuit controls on / off of the first transistor so that a phase difference of a current flowing through a main winding of each inductor is shifted by 2π / n. Switching power supply. 夫々の前記電圧コンバータ回路における前記制御部は、１つの半導体集積回路装置として形成される請求項１３に記載のスイッチング電源装置。   14. The switching power supply device according to claim 13, wherein the control unit in each of the voltage converter circuits is formed as one semiconductor integrated circuit device.
JP2012148315A 2012-07-02 2012-07-02 Switching power-supply device Pending JP2014011907A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012148315A JP2014011907A (en) 2012-07-02 2012-07-02 Switching power-supply device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012148315A JP2014011907A (en) 2012-07-02 2012-07-02 Switching power-supply device

Publications (1)

Publication Number Publication Date
JP2014011907A true JP2014011907A (en) 2014-01-20

Family

ID=50108135

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012148315A Pending JP2014011907A (en) 2012-07-02 2012-07-02 Switching power-supply device

Country Status (1)

Country Link
JP (1) JP2014011907A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017188989A (en) * 2016-04-04 2017-10-12 東芝キヤリア株式会社 Power supply device
JP2019187104A (en) * 2018-04-11 2019-10-24 Tdk株式会社 Switching power supply device
JP2020120578A (en) * 2016-04-04 2020-08-06 東芝キヤリア株式会社 Electric power unit
JP2021114871A (en) * 2020-01-21 2021-08-05 株式会社豊田自動織機 Power conversion device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017188989A (en) * 2016-04-04 2017-10-12 東芝キヤリア株式会社 Power supply device
JP2020120578A (en) * 2016-04-04 2020-08-06 東芝キヤリア株式会社 Electric power unit
US11323050B2 (en) 2016-04-04 2022-05-03 Toshiba Carrier Corporation Power supply apparatus
JP2019187104A (en) * 2018-04-11 2019-10-24 Tdk株式会社 Switching power supply device
US10511219B2 (en) 2018-04-11 2019-12-17 Tdk Corporation Switching power supply with a measuring and calculating process for the switching times
JP2021114871A (en) * 2020-01-21 2021-08-05 株式会社豊田自動織機 Power conversion device

Similar Documents

Publication Publication Date Title
JP5704124B2 (en) Switching power supply
US9088216B2 (en) Controller for a synchronous rectifier switch
US9515547B2 (en) DC power supply circuit
JP6065262B2 (en) Power supply
US20160094136A1 (en) Resonant Converter Apparatus and Method
WO2010083511A1 (en) Controller for a power converter
JP2007195282A (en) Power unit
US9270166B2 (en) Power factor improvement circuit
JP6012822B1 (en) Power converter
US9729055B1 (en) Systems and methods of increasing power converter efficiency
JP2012090476A (en) Power supply unit
JP2014011907A (en) Switching power-supply device
JP2011125102A (en) Inverter apparatus for driving motor
JP5547849B2 (en) DC power supply circuit
JP7148476B2 (en) Power switch, power rectifier and power converter
US11190107B2 (en) Auxiliary power supply circuit, power supply apparatus, and power supply circuit
JP6458235B2 (en) Switching power supply
JP5927142B2 (en) Switching power supply device and control method thereof
JP6829220B2 (en) Switching power supply and its control method
TWI356568B (en) Power supply circuit and control method thereof
JP2013219921A (en) Dc power supply device
KR20190135252A (en) Boost converter
US9318959B2 (en) Low total harmonic distortion and high power factor correction power converters
US11258353B2 (en) Power converter
JP2011172346A (en) Direct current power supply device, and voltage generation method