JP2014011259A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2014011259A JP2014011259A JP2012145737A JP2012145737A JP2014011259A JP 2014011259 A JP2014011259 A JP 2014011259A JP 2012145737 A JP2012145737 A JP 2012145737A JP 2012145737 A JP2012145737 A JP 2012145737A JP 2014011259 A JP2014011259 A JP 2014011259A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- electrode pad
- semiconductor device
- solder bump
- insulating substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Wire Bonding (AREA)
Abstract
【課題】 エレクトロマイグレーションによる、電極パッドおよび電極とはんだバンプとの界面における空隙の抑制が可能な半導体装置を提供すること。
【解決手段】 半導体素子の搭載部1aを含む上面を有する絶縁基板と、搭載部1aに設けられた電極パッド2と、電極12aが設けられた主面が搭載部1aに対向して絶縁基板1に搭載された半導体素子11と、電極パッド2と電極12との間に介在しているはんだバンプ3とを備えており、電極パッド2および電極12の少なくとも一方は、その外周部に、はんだバンプ3との間で送受される電流の電流密度が低減される低減部2a、12aを有している半導体装置である。低減部で電流密度が低減されるため、エレクトロマイグレーションによる空隙の発生が抑制される。
【選択図】 図1
【解決手段】 半導体素子の搭載部1aを含む上面を有する絶縁基板と、搭載部1aに設けられた電極パッド2と、電極12aが設けられた主面が搭載部1aに対向して絶縁基板1に搭載された半導体素子11と、電極パッド2と電極12との間に介在しているはんだバンプ3とを備えており、電極パッド2および電極12の少なくとも一方は、その外周部に、はんだバンプ3との間で送受される電流の電流密度が低減される低減部2a、12aを有している半導体装置である。低減部で電流密度が低減されるため、エレクトロマイグレーションによる空隙の発生が抑制される。
【選択図】 図1
Description
本発明は、半導体素子の電極と絶縁基板の電極パッドとが、はんだバンプを介して接続されてなる半導体装置に関するものである。
半導体集積回路素子(IC)等の半導体素子は、一般に、半導体素子搭載用の配線基板に搭載されて半導体装置となり、コンピュータや通信機器,センサ機器等の電子機器を構成する外部の電気回路(マザーボード等)に実装されて使用されている。
半導体素子は、一般に、シリコン等の半導体基板の主面に微細な回路配線が設けられてなる。半導体基板の主面には、その電子回路と電気的に接続された電極が設けられている。
配線基板は、例えばセラミック基板等の絶縁基板の上面に、半導体素子の電極の配置に対応して電極パッドが形成された構造である。半導体素子の電極と絶縁基板の電極パッドとが対向し合い、両者がはんだバンプ等を介して互いに接続されて、半導体装置が構成されている。はんだバンプは、例えばスズ−銀やスズ−銀−ビスマス等のはんだ材料からなる。
電極パッドは、搭載部から絶縁基板の下面等の外表面にかけて設けられた配線導体を介して、絶縁基板の下面等に電気的に導出されている。配線導体のうち絶縁基板の下面等に設けられた部分は外部電気回路にはんだ等の導電性接続材を介して接合される。これにより、半導体素子と外部電気回路とが配線基板を介して電気的に接続される。
半導体装置は、上記電子機器の基板に実装され、外部の電気回路から貫通導体、電極パッドおよびはんだバンプを通って半導体素子の電極に各種の信号としての電流が通電される。
しかしながら、上記従来技術の半導体装置においては、電極と電極パッドとの間で通電されたときに、電極および電極パッドの少なくとも一方において、はんだバンプとの接続界面においてボイド(空隙)が発生する可能性があるという問題点があった。
これは、電極および電極パッドを形成しているニッケルまたは銅等の金属が、電極と電極パッドとの間を流れる電流(電子の流れ)に伴うエレクトロマイグレーションによって、部分的にはんだ内に拡散する可能性があることによる。このような空隙が生じると、電極または電極パッドとはんだバンプとの間で局部的な電気抵抗の増加や断線等の不具合を生じる。
特に、近年、半導体素子の高速化に伴い、電極と電極パッドとの間を流れる電流の電流密度が著しく増える傾向にあるため、エレクトロマイグレーションによる空隙がさらに発
生しやすくなってきている。
生しやすくなってきている。
本発明は、上記従来技術の問題点に鑑み完成されたものであり、エレクトロマイグレーションによる、電極パッドおよび電極とはんだバンプとの界面における空隙の発生を抑制することが可能な半導体装置を提供することにある。
本発明の一つの態様による半導体装置は、半導体素子の搭載部を含む上面を有する絶縁基板と、前記搭載部に設けられた電極パッドと、電極が設けられた主面を有しており、該主面が前記搭載部に対向して前記絶縁基板に搭載された半導体素子と、前記電極パッドと前記電極との間に介在しているはんだバンプとを備えており、前記電極パッドおよび前記電極の少なくとも一方は、その外周部に、前記はんだバンプとの間で送受される電流の電流密度が低減される低減部を有していることを特徴とする。
本発明の一つの態様による半導体装置によれば、上記低減部を有していることから、電極パッドおよび電極とはんだバンプとの間で電流が流れたときに、その電流の電流密度が低減部において低減される。そのため、その電流による、電極パッドおよび電極の少なくとも一方におけるエレクトロマイグレーションが抑制される。したがって、エレクトロマイグレーションによる、電極パッドおよび電極とはんだバンプとの界面における空隙の発生を抑制することが可能な半導体装置を提供することができる。
本発明の実施形態の半導体装置を、添付の図面を参照して説明する。なお、以下の説明における上下の区別は便宜的なものであり、実際に半導体装置が用いられるときの上下を限定するものではない。
(第1の実施形態)
図1(a)は本発明の第1の実施形態の半導体装置を示す平面図であり、図1(b)は、図1(a)のA−A線における断面図である。また、図2は、図1に示す半導体装置の要部を拡大して示す断面図である。
図1(a)は本発明の第1の実施形態の半導体装置を示す平面図であり、図1(b)は、図1(a)のA−A線における断面図である。また、図2は、図1に示す半導体装置の要部を拡大して示す断面図である。
半導体素子の搭載部1aを含む上面を有する絶縁基板1と、搭載部1aにおいて絶縁基板1の上面に設けられた電極パッド2と、電極12が設けられた主面を有し、その主面が絶縁基板1の上面に対向して搭載部1aに搭載された半導体素子11と、電極パッド2と電極12との間に介在しているはんだバンプ3とによって半導体装置が基本的に構成されている。
この第1の実施の形態において、電極パッド2は、ビア導体(符号なし)を含む配線導体4が外周部の一部に電気的に接続されている。配線導体4は、電極パッド2を絶縁基板1の下面等に電気的に導出するためのものである。配線導体4の一部は絶縁基板1の下面
に設けられている。半導体素子11は、例えば半導体集積回路素子(IC)等であり、電極12が設けられた主面を有している。図1および図2に示す例においては、半導体素子11の主面が下向きになって絶縁基板1の上面に対向している。つまり、この例の半導体装置においては、半導体素子11の下面に電極12が設けられている。搭載部1aに搭載された半導体素子11の電極12と絶縁基板1の電極パッド2とが、はんだバンプ3を介して電気的に接続されて半導体装置が形成されている。
に設けられている。半導体素子11は、例えば半導体集積回路素子(IC)等であり、電極12が設けられた主面を有している。図1および図2に示す例においては、半導体素子11の主面が下向きになって絶縁基板1の上面に対向している。つまり、この例の半導体装置においては、半導体素子11の下面に電極12が設けられている。搭載部1aに搭載された半導体素子11の電極12と絶縁基板1の電極パッド2とが、はんだバンプ3を介して電気的に接続されて半導体装置が形成されている。
絶縁基板1は、例えば、ガラスセラミック焼結体や酸化アルミニウム質焼結体,ムライト質焼結体,窒化アルミニウム質焼結体等の絶縁材料によって形成されている。絶縁基板1は、その上面に半導体素子の搭載部1aを有し、この搭載部1aに電極パッド2が設けられている。
絶縁基板1は、例えば、ガラスセラミック焼結体からなる場合であれば、次のようにして製作することができる。即ち、ホウケイ酸系ガラス等のガラス成分と酸化アルミニウム等のセラミック成分とを主成分し、焼結助剤等を添加して作製した原料粉末に適当な有機バインダおよび有機溶剤を添加混合して泥漿状とし、これをドクターブレード法やリップコータ法等のシート成形技術を採用してシート状に成形することにより複数枚のセラミックグリーンシートを得て、その後、セラミックグリーンシートを切断加工や打ち抜き加工により適当な形状とするとともにこれを複数枚積層し、最後にこの積層されたセラミックグリーンシートを還元雰囲気中において約800〜1000℃の温度で焼成することによって製
作される。
作される。
絶縁基板1は、例えば四角板状であり、その上面の中央部の四角形状等の領域が半導体素子の搭載部1aとなっている。この搭載部1aに、半導体素子11の電極12がそれぞれ電気的に接続される複数の電極パッド2が設けられている。
複数の電極パッド2は、搭載部1aに、半導体素子11の主面(図1の例では下面)に設けられた複数の電極12とそれぞれに対向し合うように配置されている。電極パッド2と半導体素子11の電極12とがはんだバンプ3を介して互いに接続されることによって、半導体装置が形成されている。はんだバンプ3は、例えばスズ−銀系材料等のいわゆる鉛フリーはんだ材料等のはんだであり、スズを含んでいる。はんだバンプ3は、はんだ材料がいったん溶融した後に固化して設けられたものであり、その側面は、はんだ材料の表面張力によって外側に凸状に湾曲している。言い換えれば、縦(上下)方向の断面視において、はんだバンプ3の側面は、外側に凸の円弧状になっている。
半導体素子11の電極12は、例えば電源電極、接地電極および信号電極を含んでいる。半導体素子11の電極12と接続されている電極パッド2は、例えば電源電極と接続される電源用電極パッドと、接地電極と接続される接地用電極パッドとを含んでいる。電源電極と電源用電極パッドとの間の電流の方向と、接地電極と接地用電極パッドとの間の電流の方向とは、互いに反対方向になる。
半導体素子11は、シリコンやガリウム砒素リン,ゲルマニウム,ヒ化ガリウム,窒化ガリウム,炭化珪素等の半導体材料からなる半導体基板によって形成されている。半導体素子は、例えば、1辺の長さが約3〜10mm程度の四角板状のシリコン基板であり、その主面に銅やアルミニウム等からなる電極12が形成されている。
電極12は、半導体素子11の回路配線(集積回路)(図1および図2では図示せず)を配線基板10に電気的に接続させるためのものである。電極12は、例えば銅やアルミニウム,銀,パラジウム,ニッケル等の金属材料によって形成されている。なお、電極12の形状および寸法は、電子回路の配置位置等に応じて適宜設定され、例えば、直径が約100〜300μ
mの円形状等に形成されている。
mの円形状等に形成されている。
半導体素子11は、例えば半導体基板(シリコンウエハ等)の主面にシリコンの酸化膜(符号なし)を形成した後、アルミニウムや銅を、所定の電子回路や電極12のパターンに、蒸着法およびフォトリソグラフ法等の微細加工技術で形成することによって作製されている。半導体基板のうち電極12等の導体同士の間には、ポリイミド樹脂等の絶縁材料からなるパッシベーション層(図示せず)が形成されている。
上記半導体素子11を含む半導体装置は、例えばコンピュータや通信機器,検査装置等の各種の電子機器に部品として実装される。電子機器が備えるマザーボード等の回路が外部の電気回路に相当する。
電極パッド2は、例えば、銅、銀、パラジウム、金、白金、タングステン、モリブデンまたはマンガン等の金属材料、またはこれらの金属材料を主成分とする金属材料によって設けられている。また、これらの金属材料のうち複数のものが積層されて設けられている。なお、これらの金属材料および合金材料は、ガラス粒子やセラミック粒子等の、金属以外の成分を含んでいても構わない。
電極パッド2は、はんだバンプ3の接合性(接合の強度およびはんだ材料の濡れ性等)を考慮すれば、少なくとも、はんだバンプ3と直接に接合されている最上層が銅からなるものが好ましい。
このような電極パッド2は、例えば、絶縁基板1との同時焼成によって設けられた銅からなるメタライズ層である。また、電極パッド2は、絶縁基板1との同時焼成によって設けられたタングステン等の金属材料からなる下地層(図示せず)上に、めっき法等の方法で銅が層状に被着されてなるものであってもよい。
電極パッド2が銅のメタライズ層からなる場合であれば、以下の方法で電極パッド2が設けられる。すなわち、銅の粉末を有機溶剤およびバインダ等とともに混練して金属ペーストを作製する。この金属ペーストを、絶縁基板1となるセラミックグリーンシートの表面にスクリーン印刷法等の方法で所定パターンに印刷し、同時焼成することによって、電極パッド2を設けることができる。
配線導体4についても、例えば電極パッド2と同様の材料を用い、同様の方法で設けることができる。すなわち、例えば銅の金属ペーストを、絶縁基板1となるセラミックグリーンシートの表面またはあらかじめ設けておいた貫通孔内に印刷する。印刷した金属ペーストをセラミックグリーンシートと同時焼成することによって、配線導体4を設けることができる。
電極パッド2は、はんだバンプ3との間で送受される、上記電源用や接地用等の電流密度が低減される低減部2aを有している。低減部2aは、図1および図2に示すように、電極パッド2の外周部の一部が外側に突出した凸状部である。つまり、上記電流の流れる方向に対して直交する方向(以下、単に断面方向という)における電極パッド2とはんだバンプ3との接続面積が、電流密度が大きくなる傾向がある電極パッド2の外周部に存在する。
この場合、凸状の低減部2aに接合された部分において、はんだバンプ3の電極パッド2に対する接触角(縦断面視においてはんだバンプ3の表面と電極パッド2の上面の延長線とのなす角θ)は鈍角になっている。言い換えれば、低減部2aにおいてはんだバンプ3がいわゆる裾広がりの形状になっている。そのため、電極パッド2の外周部におけるは
んだバンプ3と電極パッド2との上記断面方向における接続面積が、効果的に大きくなっている。この接触角は、上記接続面積を大きくする上で、例えば約140〜170度程度であればよい。
んだバンプ3と電極パッド2との上記断面方向における接続面積が、効果的に大きくなっている。この接触角は、上記接続面積を大きくする上で、例えば約140〜170度程度であればよい。
上記のように、電極パッド2とはんだバンプ3との間で、電極パッド2の銅等の成分のエレクトロマイグレーションを生じるような程度に電流密度が大きくなることが抑制される。したがって、上記エレクトロマイグレーションに起因した、電極パッド2とはんだバンプ3との界面における空隙の発生が効果的に抑制される。
低減部2aは、例えば電極パッド2または配線導体4と同様の材料(銅等)からなる。低減部2aは、例えば銅のメタライズ層からなる場合であれば、電極パッド2と同様に、銅の金属ペーストを所定の低減部2aのパターン(電極パッド2の外周の一部につながった、長方形状の凸状パターン)で印刷し、これを絶縁基板1となるセラミックグリーンシートおよび電極パッド2となる銅の金属ペースト等と同時焼成することによって設けることができる。
平面視における低減部2aの大きさ(面積)は、はんだバンプ3を形成しているはんだ材料の種類、電極パッド2の形状および寸法、隣り合う電極パッド2同士の間の距離、対向し合う電極パッド2と電極12との間の距離等の条件等を考慮して、適宜設定すればよい。
なお、はんだバンプ3を形成するはんだ材料としては、スズ−銀系の材料以外に、スズ−鉛(Sn−Pb)はんだ、スズ−亜鉛(Sn−Zn)はんだ、スズ−ビスマス(Sn−Bi)はんだ、およびスズ−銀−ビスマス(Sn−Ag−Bi)はんだ等が挙げられる。また、これらのはんだ材料の2種類以上の組み合わせでも構わない。これらのはんだ材料の種類によらず、上記のような電流密度の低減によるエレクトロマイグレーションの抑制の効果が得られる。
この実施形態の半導体装置において、はんだバンプ3は、凸状の低減部2aに接合された部分以外では、側面が外側に凸状に湾曲している。そのため、電極パッド2と電極12との間ではんだバンプ3の体積(量)が十分に確保されている。したがって、はんだバンプ3を介した電極パッド2と電極12との接合強度が高い。つまり、半導体素子11が絶縁基板1の搭載部1aに強固に固定されている。
凸状の低減部2aについては、長方形状に限らず、台形状や三角形状、楕円弧状等の他の形状でもよい。また、凸状の低減部2aは、電極パッド2の外周側における幅が、これと反対側(先端側)における幅よりも大きいものであることが好ましい。言い換えれば、凸状の低減部2aは、接続パッド2の外周部から外側に、同じ幅で延びるか、または漸次幅が狭くなるように延びるものであることが好ましい。
これは、低減部2の幅が先端側で広くなると、はんだバンプ3を形成するはんだ材料のうち低減部2aに接合される量が多くなるため、はんだバンプ3の側面が凸状に湾曲したものではなくなる可能性があることによる。
なお、電流密度の低減部は、上記のように電極パッド2の外周の一部が外側に突出した凸状のもの(凸状部)に限らず、例えば、電極パッド2の外周部が他の部分よりも電気抵抗(抵抗率)が高い材料からなるものとされたものでもよい。この場合、外周部に電流が流れにくくなるため、電流の一部が外周部以外に導かれ、外周部における電流密度が抑制され得る。
図3は、図1に示す半導体装置の変形例における要部を拡大して示す平面図である。図3において図1および図2と同様の部位には同様の符号を付している。
図3に示す例においては、絶縁基板1の上面に配線導体4の一部が設けられている。絶縁基板1の上面に設けられた配線導体4は、被覆材5によって被覆されている。被覆材5は、配線導体4の腐食の抑制等の機能を有する。
被覆材5は、例えば絶縁基板1と同様の材料(ガラスセラミック焼結体や酸化アルミニウム質焼結体等)からなる。被覆材5は、例えば絶縁基板1と同様のガラスセラミック焼結体からなる場合であれば、絶縁基板1を作製するのと同様のセラミック粉末を有機溶剤およびバインダとともに混練して作製したセラミックペーストを、配線導体4となる金属ペーストを被覆するように印刷する。これらのセラミックペーストおよび金属ペーストを、絶縁基板1となるセラミックグリーンシートと同時焼成すれば、被覆材5で覆われた配線導体4を絶縁基板1の上面に設けることができる。
なお、被覆材5で被覆された配線導体4が電極パッド2に電気的に接続されている形態においては、配線導体4と低減部とが、同じ金属ペーストによって同時に(1回の印刷で)形成されたものであってもよい。この場合、低減部2は、配線導体4のうち被覆材5で被覆されていない部分であるとみなすこともできる。このような形態であれば、配線導体4および低減部2の形成が容易であるため、半導体装置としての生産性の点で有利である。
図3に示す例において、電流密度の低減部2aは、配線導体4の端部と電極パッド2との間に介在して設けられている。この場合、配線導体4から電極パッド2を経てはんだバンプ3に流れる電流の経路上(電流の通り道)に低減部2aが位置するため、電流密度の低減に対してより有効である。
(第2の実施形態)
図4は、本発明の第2の実施形態の半導体装置における要部を拡大して示す断面図である。図4において図1および図2と同様の部位には同様の符号を付している。
図4は、本発明の第2の実施形態の半導体装置における要部を拡大して示す断面図である。図4において図1および図2と同様の部位には同様の符号を付している。
図4に示す例において、半導体素子11の電極12も、電流密度の低減部12aを有している点が、上記第1の実施形態の半導体装置と異なる。これ以外の点において第2の実施形態の半導体装置は第1の実施形態の半導体装置と同様である。第2の実施形態の半導体装置について、第1の実施形態の半導体装置と同様の点についての説明は省略する。
第2の実施形態の半導体装置において、電極12における低減部12aは、例えば電極パッド2における電流密度の低減部2aと同様に、電極12の外周部の一部が外側に凸状に突出することによって設けられている。
このように電極12が低減部12aを有している場合には、半導体素子11の電極12の外周部において、電極12およびはんだバンプ3(上端部分)におけるエレクトロマイグレーションが効果的に抑制される。そのため、電極12とはんだバンプ3との界面における空隙の発生が抑制され得る。
図4に示す第2の実施形態の例においては、電極パッド2および電極12の両方がそれぞれ低減部2a、12aを有している。そのため、電極パッド2および電極12の両方において、はんだバンプ3との間の空隙の発生が抑制され得る。
電極12における低減部12aは、上記のように電極12の外周部の一部が外側に凸状に突出
してなるものに限らない。例えば、電極12の外周部の一部における電気抵抗を中央部等に比べて高くし、この外周部への電流の集中を抑制するようにした低減部(図示した)であってもよい。
してなるものに限らない。例えば、電極12の外周部の一部における電気抵抗を中央部等に比べて高くし、この外周部への電流の集中を抑制するようにした低減部(図示した)であってもよい。
図5は、図4に示す半導体装置の変形例における要部を示す平面図である。図5において図4と同様の部位には同様の符号を付している。図5に示す例においては、半導体素子11の電極12が設けられた主面に回路配線14が設けられ、回路配線14と電極12との間に低減部12aが介在している。回路配線14は、例えば半導体素子11の主面に設けられた半導体集積回路である。回路配線14は、シリコンの酸化膜等からなる被覆層15によって被覆されている。半導体素子11における被覆層15は、回路配線14の酸化の抑制等のために設けられている。
図5に示す例においても、上記電極パッド2における場合と同様に、回路配線14から電極12を経てはんだバンプ3に流れる電流の経路上(電流の通り道)に低減部12aが位置するため、電流密度の低減に対してより有効である。
なお、電極パッド2および電極12の低減部2a、12aは、電流の流れる方向に応じて、いずれか一方のみに設けるようにしてもよい。例えば、それぞれ複数の電極パッド2および電極12について、電流が電極12から電極パッド2に向かう部位においては電極12のみが低減部12aを有し、電流が電極パッド2から電極に向かう部位においては電極パッド2のみが低減部2aを有していてもよい。
(実施例1)
下記の半導体装置素子と、電極パッドを設けた絶縁基板とを準備し、半導体素子の電極と電極パッドとをスズ−銀はんだからなるはんだバンプを介して互いに電気的および機械的に接続して、実施例の半導体装置および比較例の半導体装置を作製した。実施例の半導体装置は電流密度の集中を緩和する部分(低減部、以下の説明では緩和部という)低減を有するものとし、比較例の半導体装置は電流密度を緩和する部分を有していないものとした。
下記の半導体装置素子と、電極パッドを設けた絶縁基板とを準備し、半導体素子の電極と電極パッドとをスズ−銀はんだからなるはんだバンプを介して互いに電気的および機械的に接続して、実施例の半導体装置および比較例の半導体装置を作製した。実施例の半導体装置は電流密度の集中を緩和する部分(低減部、以下の説明では緩和部という)低減を有するものとし、比較例の半導体装置は電流密度を緩和する部分を有していないものとした。
半導体素子:半導体基板として、辺の長さが5×5mmの正方形板状のシリコン基板を用い、この半導体基板の主面にシリコンの酸化膜を介してアルミニウムからなる電子回路と銅および銅を被覆するニッケル層からなる電極を配置したものを用いた。電極は、直径が約100μmの円形状であり、半導体基板の主面に縦横の並びに64個(8×8)配列させ
た。
た。
絶縁基板および電極パッド:ガラスセラミック焼結体を用いて作製した、各辺の長さが約10×10×1mmの正方形板状の絶縁基板の上面に、銅のメタライズ層からなる直径が約150μmの円形状の電極パッドを設けた。電極パッドは、上記電極と同じ個数とし、それ
ぞれ電極と互いに対向し合う位置に設けた。電極パッドは、厚みが約15μmの純銅(銅の含有率が99.99質量%以上)からなるものであった。
ぞれ電極と互いに対向し合う位置に設けた。電極パッドは、厚みが約15μmの純銅(銅の含有率が99.99質量%以上)からなるものであった。
はんだバンプ:スズ−銀−銅(Sn−3Ag−0.5Cu)はんだを用いた。はんだバン
プの形成は、上記組成のはんだボールを半導体素子の電極上に載せて、約260℃でリフロ
ーして凸状に接合させることによって行なった。
プの形成は、上記組成のはんだボールを半導体素子の電極上に載せて、約260℃でリフロ
ーして凸状に接合させることによって行なった。
電流密度集中の緩和部:上記電極パッドの外周部に、長辺の長さが約0.1mmで、短辺
の長さが約0.05mmの長方形状の凸状部を設けて、これを緩和部とした。緩和は、短辺側の端部を電極パッドの外周部に接続させた。また、緩和部は、電極パッドと同じ材料によ
り、同じ方法で設けた。すなわち、電極パッドとなる銅のペーストを印刷する時に、実施例の半導体装置に用いた電極パッドのみ、上記、長方形状の凸状部のパターンを同時に印刷して形成した。
の長さが約0.05mmの長方形状の凸状部を設けて、これを緩和部とした。緩和は、短辺側の端部を電極パッドの外周部に接続させた。また、緩和部は、電極パッドと同じ材料によ
り、同じ方法で設けた。すなわち、電極パッドとなる銅のペーストを印刷する時に、実施例の半導体装置に用いた電極パッドのみ、上記、長方形状の凸状部のパターンを同時に印刷して形成した。
以上の実施例および比較例、それぞれの半導体装置について、プリント回路基板に実装した後、配線基板と半導体素子との間で通電しながら、電極パッドと電極との間における通電前後の抵抗値の上昇率を算出し、上昇率20%以上で故障と判定した。各電極パッドにおける通電量(配線基板の各貫通導体から電極パッドを通ってはんだバンプ、さらに電極にかけて流れる電流の、それぞれの電極パッドにおける大きさ)は約0.8Aとした。半導
体素子の電極においても同様に約0.8Aの電流を通電させた。電極パッドにおける電流密
度は約4527A/cm2であり、電極における電流密度は約10185A/cm2であった。
体素子の電極においても同様に約0.8Aの電流を通電させた。電極パッドにおける電流密
度は約4527A/cm2であり、電極における電流密度は約10185A/cm2であった。
その結果、通電時間が2000時間における比較例の半導体装置の故障は44/64個(故障率69%)であったが実施例の半導体装置における故障は0/64個(故障率0%)であった。
また、通電時間が3000時間における比較例の半導体装置の故障は64/64個(故障率100
%)であったが実施例の半導体装置における故障は0/64個(故障率0%)であった。
%)であったが実施例の半導体装置における故障は0/64個(故障率0%)であった。
以上の結果、3000時間経過時において、実施例の半導体装置では故障発生が見られなかったのに対し、比較例の半導体装置では100%の電極パッドにおいて故障が発生していた
。これにより、本発明の配線基板を用いて作製した半導体装置における、電源電極と電源用電極パッドとの間、および接地電極と接地用電極パッドとの間におけるエレクトロマイグレーションの発生を抑制する効果を確認することができた。
。これにより、本発明の配線基板を用いて作製した半導体装置における、電源電極と電源用電極パッドとの間、および接地電極と接地用電極パッドとの間におけるエレクトロマイグレーションの発生を抑制する効果を確認することができた。
(実施例2)
はんだバンプとして、実施例1におけるスズ−銀−銅(Sn−Ag−Cu)はんだの代わりに以下のはんだ材料を用い、他の条件は実施例1と同様にして試験を行なった。
はんだバンプとして、実施例1におけるスズ−銀−銅(Sn−Ag−Cu)はんだの代わりに以下のはんだ材料を用い、他の条件は実施例1と同様にして試験を行なった。
はんだ材料:スズ−鉛(Sn−Pb)はんだ(a)、スズ−亜鉛(Sn−Zn)はんだ(b)、スズ−ビスマス(Sn−Bi)はんだ(c)、およびスズ−銀−ビスマス(Sn−Ag−Bi)はんだ(d)。
以上のはんだa〜dを用いてはんだバンプを形成した実施例2の半導体装置においては、a〜dのいずれにおいても故障率0%であった。
1・・・絶縁基板
1a・・搭載部
2・・・電極パッド
2a・・低減部
3・・・はんだバンプ
4・・・配線導体
5・・・被覆層
11・・・半導体素子
12・・・電極
14・・・回路配線
15・・・被覆層
1a・・搭載部
2・・・電極パッド
2a・・低減部
3・・・はんだバンプ
4・・・配線導体
5・・・被覆層
11・・・半導体素子
12・・・電極
14・・・回路配線
15・・・被覆層
Claims (4)
- 半導体素子の搭載部を含む上面を有する絶縁基板と、
前記搭載部に設けられた電極パッドと、
電極が設けられた主面を有しており、該主面が前記搭載部に対向して前記絶縁基板に搭載された半導体素子と、
前記電極パッドと前記電極との間に介在しているはんだバンプとを備えており、
前記電極パッドおよび前記電極の少なくとも一方は、その外周部に、前記はんだバンプとの間で送受される電流の電流密度が低減される低減部を有していることを特徴とする半導体装置。 - 前記低減部は、前記電極パッドおよび前記電極の少なくとも一方の外周部の一部が外側に突出してなる凸状部であり、
前記はんだバンプの側面が凸状に湾曲しているとともに、前記低減部における前記はんだバンプの前記電極パッドまたは前記電極に対する接触角が鈍角であることを特徴とする請求項1記載の半導体装置。 - 配線導体が前記絶縁基板の前記上面に設けられており、前記配線導体と前記電極パッドとが互いに電気的に接続されており、前記低減部が、前記電極パッドと前記配線導体との間に介在していることを特徴とする請求項2に記載の半導体装置。
- 回路配線が前記半導体基板の前記主面に設けられており、前記回路配線と前記電極とが互いに電気的に接続されており、前記低減部が、前記電極と前記回路配線との間に介在していることを特徴とする請求項2または請求項3に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012145737A JP2014011259A (ja) | 2012-06-28 | 2012-06-28 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012145737A JP2014011259A (ja) | 2012-06-28 | 2012-06-28 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014011259A true JP2014011259A (ja) | 2014-01-20 |
Family
ID=50107692
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012145737A Pending JP2014011259A (ja) | 2012-06-28 | 2012-06-28 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2014011259A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021150374A (ja) * | 2020-03-17 | 2021-09-27 | 株式会社東芝 | 半導体装置および検査装置 |
-
2012
- 2012-06-28 JP JP2012145737A patent/JP2014011259A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021150374A (ja) * | 2020-03-17 | 2021-09-27 | 株式会社東芝 | 半導体装置および検査装置 |
JP7305587B2 (ja) | 2020-03-17 | 2023-07-10 | 株式会社東芝 | 半導体装置および検査装置 |
US12040303B2 (en) | 2020-03-17 | 2024-07-16 | Kabushiki Kaisha Toshiba | Semiconductor device and inspection device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5212462B2 (ja) | 導電材料、導電ペースト、回路基板、及び半導体装置 | |
JP4547411B2 (ja) | 半導体装置、及び半導体装置の製造方法 | |
JP2007043065A (ja) | 半導体装置 | |
KR20050022303A (ko) | 접합재 및 이를 이용한 회로 장치 | |
JP2015106654A (ja) | 接合方法、半導体装置の製造方法、及び半導体装置 | |
JP2007242900A (ja) | 電子デバイス及びその製造方法 | |
JP2009071299A (ja) | 配線基板 | |
JP2013214721A (ja) | 配線基板 | |
JP5169354B2 (ja) | 接合材料及びそれを用いた接合方法 | |
JP5848139B2 (ja) | 配線基板およびはんだバンプ付き配線基板ならびに半導体装置 | |
JP2013175578A (ja) | 配線基板および半導体装置 | |
JP6154110B2 (ja) | 実装基板 | |
JP2014011259A (ja) | 半導体装置 | |
JP2014078627A (ja) | 配線基板、はんだバンプ付き配線基板および半導体装置 | |
JP5409236B2 (ja) | 配線基板 | |
JP2013153060A (ja) | 配線基板およびはんだバンプ付き配線基板ならびに半導体装置 | |
JP2002057444A (ja) | 配線基板 | |
JP2012151351A (ja) | 配線基板およびはんだバンプ付き配線基板ならびに半導体装置 | |
JP5630060B2 (ja) | はんだ接合方法、半導体装置及びその製造方法 | |
JP2012142488A (ja) | 半導体装置 | |
JP2014063827A (ja) | 配線基板およびはんだバンプ付き配線基板ならびに半導体装置 | |
JP6219695B2 (ja) | 配線基板およびそれを備えた半導体装置 | |
JP4174407B2 (ja) | 電子部品収納用パッケージ | |
JP6075606B2 (ja) | 配線基板および電子装置 | |
JP2017135275A (ja) | 電子部品モジュール、回路モジュール、電子部品モジュールの製造方法及び回路モジュールの製造方法 |