JP2014007601A - Built-in interface circuit - Google Patents
Built-in interface circuit Download PDFInfo
- Publication number
- JP2014007601A JP2014007601A JP2012142365A JP2012142365A JP2014007601A JP 2014007601 A JP2014007601 A JP 2014007601A JP 2012142365 A JP2012142365 A JP 2012142365A JP 2012142365 A JP2012142365 A JP 2012142365A JP 2014007601 A JP2014007601 A JP 2014007601A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- transmission
- pair
- differential
- switching element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Small-Scale Networks (AREA)
- Dc Digital Transmission (AREA)
Abstract
Description
本発明は、ネットワークに接続する機器に組み込まれる組込インタフェース回路に関する。 The present invention relates to an embedded interface circuit incorporated in a device connected to a network.
半二重方式の差動シリアルインタフェースを介して機器間の接続を行うネットワークでは、ネットワークの接続構成は多種多様である。例えば、高速通信が必要な経路、接続台数が多い経路、配線長が多い経路など、各種仕様に合わせた最適な構成がある。また、半二重方式の差動シリアルインタフェースは、主に２線の差動信号を送信／受信で共用しており、通信状況のモニタとプロトコル制御で送受信タイミングを形成している。 In a network that connects devices via a half-duplex differential serial interface, there are a wide variety of network connection configurations. For example, there are optimum configurations according to various specifications such as a route requiring high-speed communication, a route having a large number of connected devices, and a route having a large wiring length. The half-duplex differential serial interface mainly uses two lines of differential signals for transmission / reception, and forms transmission / reception timing by monitoring the communication status and controlling the protocol.
例えば、特許文献１は、ＣＰＵなどのコントローラと表示パネルやカメラなどの周辺デバイス間の通信インタフェースを想定したものであって、自機の送信ポートが後段の受信ポートに接続され、また自機の受信ポートが前段の送信ポートに接続されるようネットワークを構成している。特許文献１では、このように制御デバイスと被制御デバイスをリングネットワーク状に接続して、多くの被制御デバイスが接続される場合にも、信号線の本数を増やさずに全体を最小限の信号線で接続可能とする手法が開示されている。
For example,
また、特許文献２では、自機の送信ポートが後段の受信ポートに接続され、また自機の受信ポートが前段の送信ポートに接続されて構成されるリング型ネットワークを前提としている。このようなネットワークにおいて、データ伝送環境が悪い場合であっても、ロック信号とトレーニング信号とを区別するためのトレーニングヘッダ信号で初期化を行って、各機器が同期化され、且つ、互いに判定レベルを設定して一方向通信を可能とする手法が提案されている。
Further,
このような半二重方式の差動シリアルインタフェースは、主に、送信／受信機能を持つ複数の機器が相互間通信を行う場合に適用される。この半二重方式の差動シリアルインタフェースを用いたネットワーク構成の利点としては、差動信号を形成する２本の配線のみを使用してネットワーク接続が可能であるため、ネットワーク構築を低コスト化できる点、並びに、各機器におけるインタフェース回路が簡素化される点などが挙げられる。 Such a half-duplex differential serial interface is mainly applied when a plurality of devices having transmission / reception functions communicate with each other. As an advantage of the network configuration using this half-duplex differential serial interface, network connection is possible using only two wires forming a differential signal, so that the cost of network construction can be reduced. In addition, the interface circuit in each device is simplified.
他方で、このネットワーク構成における制約事項として、半二重に対応したプロトコルである必要がある点、並びに、配線長や接続機器台数に対応した通信品質（通信速度、エラー率等）の検証が必要となる点などが挙げられる。特に配線長と通信速度については、双方の影響度が大きく、一定の通信品質を保つためには、配線長が長くなるに伴って通信速度の低下が余儀なくされる。この通信速度の低下はシステムの応答性能などに影響を与えるため、ネットワークの高速化が望まれる。 On the other hand, as restrictions on this network configuration, it is necessary to use a protocol that supports half-duplex, and verification of communication quality (communication speed, error rate, etc.) corresponding to the wiring length and the number of connected devices is required. The point that becomes. In particular, both the wiring length and the communication speed have a large influence, and in order to maintain a constant communication quality, the communication speed is inevitably lowered as the wiring length increases. Since this decrease in communication speed affects the response performance of the system, it is desired to increase the network speed.
また、ネットワークに接続される機器台数が多いほど、機器故障時のネットワークへの影響が懸念される。前記特許文献１において、ネットワークが正常稼働するには、受信データを自機で判別し転送する機能が正常稼働していることが前提であり、機器故障や電源異常などの異常動作状態に陥った場合には、該機器の後段に接続されるネットワーク上の通信経路は無効となって通信不可となる懸念がある。また、前記特許文献２においても同様である。
In addition, as the number of devices connected to the network increases, there is a concern about the influence on the network when a device fails. In
なお、ネットワークに接続される機器が機器故障や電源異常などの異常動作状態に陥った場合の対処として、種々の技法が考えられる。例えば、該異常動作状態の機器から他の機器に異常通知メッセージ等が送信されるとき、他の機器側では、該異常動作状態の機器を迂回したネットワーク上の別経路を構築して、他の機器間で通信を行うようにするものがある。 It should be noted that various techniques are conceivable as a countermeasure when a device connected to the network falls into an abnormal operation state such as a device failure or a power failure. For example, when an abnormality notification message or the like is transmitted from the device in the abnormal operation state to another device, the other device side constructs another route on the network that bypasses the device in the abnormal operation state. Some devices allow communication between devices.
さらに、異常通知メッセージ等が送信できないケースも考えられる。このような場合に対処するためには、例えば、各機器に受信データについて異常の有無を常時監視する監視機能や、定期的に他の機器の状態を確認するための通信を行う確認機能など、を各機器が備える必要がある。すなわち、ネットワークに接続される機器が異常動作状態に陥った場合、それを他の機器側で検知するための機能を備えておく必要性や、ネットワーク上の通信経路の変更を行う必要性があるなど、ネットワークへの影響は大きいものがあった。 Further, there may be a case where an abnormality notification message or the like cannot be transmitted. In order to cope with such a case, for example, a monitoring function that constantly monitors whether there is an abnormality in the received data in each device, a confirmation function that periodically performs communication to check the status of other devices, etc. It is necessary for each device to have. In other words, when a device connected to the network falls into an abnormal operation state, it is necessary to provide a function for detecting it on the other device side or to change the communication path on the network. The impact on the network was great.
本発明は、以上のような事情に鑑みてなされたものであって、ネットワークに接続される機器が異常動作状態に陥った場合でも、該ネットワークにおける他の機器との接続状態を維持して、ネットワークシステムへの影響を最小限に抑制し得る組込インタフェース回路を提供することを目的としている。 The present invention was made in view of the circumstances as described above, and even when a device connected to a network falls into an abnormal operation state, the connection state with other devices in the network is maintained, An object of the present invention is to provide an embedded interface circuit capable of minimizing the influence on the network system.
上記課題を解決するため、本発明は、１対の受信端子と、１対の送信端子と、当該組込インタフェース回路が組み込まれる機器が正常稼働状態であるか否かを判断する機器状態判断手段と、前記１対の受信端子を介して差動シリアル信号を受信する差動レシーバと、前記１対の送信端子に差動シリアル信号を出力する差動ドライバと、前記機器状態判断手段が正常稼働状態であると判断したとき、前記１対の受信端子及び前記差動レシーバ間、並びに、前記差動ドライバ及び前記１対の送信端子間、をそれぞれ接続し、前記機器状態判断手段が正常稼働でない状態と判断したとき、前記１対の受信端子及び前記１対の送信端子間を接続する切替手段と、を備えることを特徴とする。 In order to solve the above-described problems, the present invention provides a device state determination means for determining whether or not a pair of reception terminals, a pair of transmission terminals, and a device in which the built-in interface circuit is incorporated is in a normal operating state. A differential receiver that receives a differential serial signal via the pair of reception terminals, a differential driver that outputs the differential serial signal to the pair of transmission terminals, and the device state determination means normally operating When it is determined that the device is in a state, the pair of receiving terminals and the differential receiver, and the differential driver and the pair of transmitting terminals are connected to each other, and the device state determining unit is not operating normally. And switching means for connecting between the pair of receiving terminals and the pair of transmitting terminals when the state is determined.
本発明により、ネットワークに接続される機器が異常動作状態に陥った場合でも、該ネットワークにおける他の機器との接続状態を維持して、ネットワークシステムへの影響を最小限に抑制し得る組込インタフェース回路を実現することができる。 According to the present invention, even when a device connected to a network falls into an abnormal operation state, a built-in interface capable of maintaining the connection state with other devices in the network and minimizing the influence on the network system. A circuit can be realized.
以下、本発明の組込インタフェース回路の実施形態について、適宜図面を参照しながら詳細に説明する。なお、各図において共通する部分には同一の符号を付し、重複した説明を省略する。 Hereinafter, embodiments of an embedded interface circuit of the present invention will be described in detail with reference to the drawings as appropriate. In addition, the same code | symbol is attached | subjected to the common part in each figure, and the overlapping description is abbreviate | omitted.
〔実施形態〕
図１は本発明の一実施形態に係る組込インタフェース回路５０の回路構成図である。本実施形態の組込インタフェース回路５０は、各種入力機器や各種センサ等の機器に組み込まれ、該機器を、半二重方式の差動シリアルインタフェースを介して機器間接続を行うネットワークに接続するためのインタフェース回路である。なお、後記するように、本実施形態の組込インタフェース回路５０では、機器状態に応じて差動シリアル信号の接続関係が切り替わるが、図１とは逆の接続関係に切り替えられたときの部分的な回路構成図を図２（ｂ）に示す。
Embodiment
FIG. 1 is a circuit configuration diagram of an
図１において、組込インタフェース回路５０は、コネクタ１１、差動シリアルトランシーバ１３、第１スイッチング素子１７、第２スイッチング素子１８、励磁コイル１９、制御部２１、トランジスタ２９、第１抵抗２７、第２抵抗２８、ＡＮＤゲート３１，３３，３７及びＯＲゲート３５を備えた構成である。
1, the built-in
コネクタ１１は、差動シリアルインタフェースの受信端子及び送信端子を分離して備える。すなわち、受信端子（Ｒｘ）として正極性端子Ｒｘ１及び反転極性端子Ｒｘ２を持ち、受信端子（Ｔｘ）として正極性端子Ｔｘ１及び反転極性端子Ｔｘ２を持つ。このような送受信端子の分離構成により、他の機器とのデイジーチェーン接続が可能となる。
The
また、差動シリアルトランシーバ１３には、１対の受信端子Ｒｘ１，Ｒｘ２を介して差動シリアル信号を受信する差動レシーバ１４と、１対の送信端子Ｔｘ１，Ｔｘ２に差動シリアル信号を出力する差動ドライバ１５と、を備える。なお、差動レシーバ１４のイネーブル端子（負論理）は接地電位ＧＮＤと接続されており、差動レシーバ１４が常に有効となるよう制御されている。また、差動ドライバ１５のイネーブル端子（正論理）には後記する機器状態信号ＤＳＴが接続され、該機器状態信号ＤＳＴにより差動ドライバ１５の有効／無効が制御される構成である。
The differential
次に、特許請求の範囲にいう切替手段は、第１スイッチング素子１７、第２スイッチング素子１８、励磁コイル１９、第１抵抗２７、第２抵抗２８及びトランジスタ２９を備えて構成されている。
Next, the switching means referred to in the claims comprises a
第１抵抗２７は、一端が受信端子の反転極性端子Ｒｘ２及び差動レシーバ１４の反転極性入力と接続され、他端が第１スイッチング素子１７の第１端子Ａ１と接続されている。また、第２抵抗２８は、一端が送信端子の正極性端子Ｔｘ１及び差動ドライバ１５の正極性出力と接続され、他端が第２スイッチング素子１８の第１端子Ａ２と接続されている。なお、第１抵抗２７及び第２抵抗２８は、デイジーチェーン接続における他の機器との１対１接続において、それぞれ終端抵抗として機能する。
The
第１スイッチング素子１７は、第１抵抗２７の他端と接続される第１端子Ａ１と、第２抵抗２８の一端と接続される第２端子Ｂ１と、受信端子の正極性端子Ｒｘ１及び差動レシーバ１３の正極性入力と接続される第３端子Ｃ１と、を備えて、第３端子Ｃ１と第１端子Ａ１または第２端子Ｂ１との接続を切り替える。
The
また、第２スイッチング素子１８は、第２抵抗２８の他端と接続される第１端子Ａ２と、第１抵抗２７の一端と接続される第２端子Ｂ２と、送信端子の反転極性端子Ｔｘ２及び差動ドライバ１５の反転極性出力と接続される第３端子Ｃ２と、を備えて、前記第３端子と前記第１端子または前記第２端子との接続を切り替える。
The
すなわち、第１スイッチング素子１７及び第２スイッチング素子１８は、それぞれ第１端子Ａ１，Ａ２側に接続されるとき（図１に示す接続状態）には、１対の受信端子Ｒｘ１，Ｒｘ２に入力される差動シリアル信号は差動レシーバ１３に供給される。このとき、受信される差動シリアル信号線の正極性側と反転極性側との間は第１抵抗２７を介して接続され、終端抵抗（第１抵抗２７）による終端処理が施された構成となる。また、同時に、差動ドライバ１５から出力される差動シリアル信号は１対の送信端子Ｔｘ１，Ｔｘ２に出力される。このとき、送信される差動シリアル信号線の正極性側と反転極性側との間は第２抵抗２８を介して接続され、終端抵抗（第２抵抗２８）による終端処理が施された構成となる。
That is, when the
また、第１スイッチング素子１７及び第２スイッチング素子１８がそれぞれ第２端子Ｂ１，Ｂ２側に接続されるとき（図２（ｂ）に示す接続状態）には、送受信端子間が短絡され、１対の受信端子Ｒｘ１，Ｒｘ２に入力される差動シリアル信号は、そのまま１対の送信端子Ｔｘ１，Ｔｘ２に出力される。なお、このとき、差動シリアル信号には終端抵抗（第１抵抗２７または第２抵抗２８）は接続されない。
When the
なお、第１スイッチング素子１７及び第２スイッチング素子１８は、図２（ａ）に示すように、励磁コイル１９によるメカニカルリレー２０で具現されるものであり、（ｐｎｐ）トランジスタ２９のオンオフによって接続が切り替わる。すなわち、励磁コイル１９はトランジスタ２９と直列接続されて、電源電位Ｖｃｃと接地電位ＧＮＤ間に接続されており、トランジスタ２９のベース電極には、後記する機器状態信号ＤＳＴが接続されている。
As shown in FIG. 2A, the
機器状態信号ＤＳＴがＨレベルの（機器が通常状態にある）ときには、トランジスタ２９がオフ状態となって励磁コイル１９には電圧は印加されず、第１スイッチング素子１７及び第２スイッチング素子１８は、それぞれ第１端子Ａ１，Ａ２側に接続される（図１に示す接続状態）。他方、機器状態信号ＤＳＴがＬレベルの（機器が非通常状態にある）ときには、トランジスタ２９がオン状態となって励磁コイル１９に電圧が印加され、第１スイッチング素子１７及び第２スイッチング素子１８は、それぞれ第２端子Ｂ１，Ｂ２側に接続される（図２（ｂ）に示す接続状態）こととなる。
When the device state signal DST is H level (the device is in a normal state), the
次に、制御部２１は、ＭＰＵ（Micro-Processing Unit）またはＤＳＰ（Digital Signal Processor）等のプロセッサ、プログラムや各種データを記憶したＲＯＭ（Read Only Memory）やＲＡＭ（Random Access Memory）等のメモリなどで構成され、差動レシーバ１４及び差動ドライバ１５を介した差動シリアル信号の送受信を行う。すなわち、受信時には、差動レシーバ１４からの受信データＲＸＤを取り込み、送信時には、ＯＲゲート３５を介して送信データＴＸＤを差動ドライバ１５に出力する。なお、ＭＰＵまたはＤＳＰは、当該組込インタフェース回路５０が組み込まれる機器（以下では、自機と称することもある）が、機器の動作制御のために持つものを流用しても良いし、或いは、独立したデータ通信制御専用のものであっても良い。
Next, the
また、本実施形態の組込インタフェース回路５０は、差動レシーバ１４の出力と差動ドライバ１５の入力とを接続するバイパス回路を備えている。バイパス回路はＡＮＤゲート３３及びＯＲゲート３５で具現され、ＡＮＤゲート３３で受信データＲＸＤと転送イネーブル信号ＤＥとの論理積がとられ、ＯＲゲート３５でＡＮＤゲート３３出力と送信データＴＸＤとの論理和がとられる構成である。
Further, the built-in
すなわち、該バイパス回路を介した転送機能の有効／無効を判断する転送イネーブル信号ＤＥがＨレベルのときに、受信データＲＸＤはＡＮＤゲート３３をそのままスルーする。また、ＡＮＤゲート３３をスルーした受信データＲＸＤは、送信データＴＸＤがＬレベルのときに、ＯＲゲート３５をそのままスルーして転送機能が有効化される。なお、転送イネーブル信号ＤＥは制御部２１から出力される信号である。また、転送イネーブル信号ＤＥがＬレベルのときには、受信データＲＸＤのＡＮＤゲート３３のスルーが禁止されるので、ＯＲゲート３５をスルーできるのは、制御部２１からの送信データＴＸＤのみであり、自機の送信機能が実施可能な状態となる。
That is, when the transfer enable signal DE for determining whether the transfer function is valid / invalid via the bypass circuit is at the H level, the received data RXD passes through the AND
ここで、制御部２１が該転送イネーブル信号ＤＥを有効（Ｈレベル）とするのは、自機の送受信を行わず、自機の受信端子と接続される第１の他機器からの差動シリアル信号を、自機の送信端子と接続される第２の他機器へ転送する転送機能を有効とするときのみである。換言すれば、制御部２１は、自機の送受信を行うとき、転送イネーブル信号ＤＥを無効（Ｌレベル）とする。
Here, the
次に、ＡＮＤゲート３１は、特許請求の範囲にいう機器状態判断手段に該当し、当該組込インタフェース回路が組み込まれる機器（自機）が正常稼働状態であるか否かを判断して、機器状態信号ＤＳＴを出力する。本実施形態では、機器（自機）の稼働状態を、電圧監視機能部２５が出力するパワーオン信号ＰＷＯ、ＷＤＴ機能部２３が出力するＷＤＴリセット信号ＷＴＲ、並びに、制御部２１が出力する起動完了信号ＳＴＣに基づき判断する。
Next, the AND
電圧監視機能部２５は、自機の電源電圧（Ｖｃc）を常時監視し、電源電圧が所定電位を下回ったときにパワーオン信号ＰＷＯをＬレベルにする。したがって、自機の電源が未投入であるときや、停電時（瞬停を含む）などにパワーオン信号ＰＷＯがＬレベルとなる。
The voltage
また、ＷＤＴ機能部２３は、ハードウェア的に時間を計測するウォッチドッグタイマ（WatchDog Timer：ＷＤＴ）がタイムアウトしたときに、ＷＤＴリセット信号ＷＴＲをＬレベルにする。例えば、制御部２１を具現するＭＰＵまたはＤＳＰ等のプロセッサ上で実行されるプログラムの規則的な処理ルーチン中などに、このＷＤＴの計時に基づくチェック機能が組み込まれる。その場合に、所定時間内にＷＤＴがリセットされなかった（例えば、該処理ルーチンの所定タイミングで実行されるべきＷＤＴリセット命令が実行されなかった）ときにＷＤＴタイムアウトとなり、システムのリセット信号として、ＷＤＴリセット信号ＷＴＲがＬレベルとなる。
Further, the
なお、ＷＤＴ機能部２３及び電圧監視機能部２５は、機器が持つＲＡＳ（Reliability, Availability and Serviceability）機能として一般的に備えられているものであり、本実施形態では、組込インタフェース回路５０の構成要素には含まれないものとした。また、機器が正常稼働でない状態として、ＷＤＴタイムアウトの状態や、自機の電源が未投入である状態を例示しているが、これらの何れか一方のみを用いた構成であっても良く、また、これら以外の他の要因に基づき正常稼働でない状態を判断するようにしても良い。
The
また、起動完了信号ＳＴＣは、制御部２１の稼働状態が通常状態にあるときにのみＨレベルとなる。例えば、機器の電源が投入または再投入されても、或いは、機器がリスタートしたとしても、制御部２１が稼働可能な状態（送受信を行える状態）に至るまでの間は、機器の起動が未完であるとして、起動完了信号ＳＴＣはＬレベルのままとなる。また、機器（自機）の稼働を終了させるときには、制御部２１による送受信を行う必要が無くなった時点で起動完了信号ＳＴＣはＬレベルとされ、機器の電源断時に取り残された受信データＲＸＤが残らないようにしている。
Further, the activation completion signal STC is at the H level only when the operation state of the
ＡＮＤゲート３１では、パワーオン信号ＰＷＯ、ＷＤＴリセット信号ＷＴＲ及び起動完了信号ＳＴＣの論理積がとられて機器状態信号ＤＳＴが生成されるので、これらの信号が全てＨレベルにあるとき、機器（自機）の稼働状態が正常稼働状態にあるとして、Ｈレベルの機器状態信号ＤＳＴが出力される。
In the AND
このとき、前記したように、トランジスタ２９はオフ状態となって、励磁コイル１９に電圧は印加されず、第１スイッチング素子１７及び第２スイッチング素子１８はそれぞれ第１端子Ａ１，Ａ２側に接続される（図１に示す接続状態）。これにより、差動シリアルインタフェースの受信側と送信側とが分離され、また同時に、受信側と送信側に第１抵抗２７、第２抵抗２８がそれぞれ接続されて、終端処理が施された回路構成となる。さらに、機器状態信号ＤＳＴは、差動シリアルトランシーバ１３の差動ドライバ１５のイネーブル端子（正論理）に接続されており、自機の送信機能、或いは、バイパス回路（ＡＮＤゲート３３及びＯＲゲート３５）を介した転送機能が実施可能となる。
At this time, as described above, the
他方で、パワーオン信号ＰＷＯ、ＷＤＴリセット信号ＷＴＲまたは起動完了信号ＳＴＣの何れか１つがＬレベルとなったときには、機器（自機）の稼働状態が正常稼働でない状態であるとして、ＡＮＤゲート３１からはＬレベルの機器状態信号ＤＳＴが出力されることとなる。
On the other hand, when any one of the power-on signal PWO, the WDT reset signal WTR, or the activation completion signal STC becomes L level, it is determined that the operation state of the device (own device) is not normal operation, and the AND
このとき、前記したように、トランジスタ２９がオン状態となって、励磁コイル１９に電圧が印加され、第１スイッチング素子１７及び第２スイッチング素子１８はそれぞれ第２端子Ｂ１，Ｂ２側に接続される（図２（ｂ）に示す接続状態）。すなわち、１対の受信端子Ｒｘ１，Ｒｘ２に入力される差動シリアル信号は、そのまま１対の送信端子Ｔｘ１，Ｔｘ２に出力され、当該機器による差動シリアル信号の転送が無条件に機能することとなる。
At this time, as described above, the
また、前記したように、自機の稼働状態が正常稼働でない状態のとき、機器状態信号ＤＳＴによって差動ドライバ１５が無効となり、自機の送信機能及びバイパス回路（ＡＮＤゲート３３及びＯＲゲート３５）を介した転送機能は強制的に無効化される。なお、当該機器による転送機能は、第１スイッチング素子１７及び第２スイッチング素子１８の切り替えによって維持されることとなる。
As described above, when the operation state of the own device is not a normal operation state, the
さらに、パワーオン信号ＰＷＯとＷＤＴリセット信号ＷＴＲについては、ＡＮＤゲート３７によって両者の論理積がとられ、該論理積の結果がリセット信号ＲＳＴとして制御部２１に出力されている。前記したように機器（自機）の稼働状態が正常稼働でない状態に至った後に、その要因が解消された場合、例えば、停電後の復旧により自機の電源が投入されたケースや、ＷＤＴタイムアウト時に自機の電源断に至らずリスタートされるケースでは、該リセット信号ＲＳＴがＨレベルとなって、制御部２１はこれを検知することができる。すなわち、制御部２１による復旧（リカバリ）処理が行われると共に、機器状態信号ＤＳＴがＨレベルとなって、図１に示す転送または送信可能な接続状態に戻ることとなる。
Further, the power-on signal PWO and the WDT reset signal WTR are logically ANDed by the AND gate 37 and the result of the logical product is output to the
なお、本実施形態のように正常稼働でない状態と判断される要因として、電源断を検知するパワーオン信号ＰＷＯが含まれる場合には、バッテリバックアップで第１スイッチング素子１７及び第２スイッチング素子１８による切り替え状態を維持する必要がある。バッテリバックアップは、例えば、電圧監視機能部２５、ＡＮＤゲート３１、並びに、励磁コイル１９及びトランジスタ２９の直列回路に接続される電源電位Ｖｃｃについて行う。
When the power-on signal PWO for detecting power-off is included as a factor that is determined to be an abnormal operation as in the present embodiment, the
次に、本実施形態の組込インタフェース回路５０が組み込まれた機器を、Ｎ台（Ｎは３以上の整数）デイジーチェーン接続して構成したリング型ネットワークを図３に例示する。
Next, FIG. 3 illustrates a ring network in which N devices (N is an integer of 3 or more) are connected in a daisy chain with devices incorporating the built-in
同図において、リング型ネットワークは、Ｎ台の機器１−１〜１−Ｎを備えている。Ｎ番目の機器１−Ｎの１対の送信端子Ｔｘは、ケーブル５−Ｎを介して１番目の機器１−１の１対の受信端子Ｒｘに接続されている。また、ｊ番目（ｊ＝２〜Ｎ−１）の機器１−ｊの１対の受信端子Ｒｘは、ケーブル５−ｊ−１を介してｊ−１番目の機器１−ｊ−１の１対の送信端子Ｔｘに接続されている。さらに、ｊ番目の機器１−ｊの１対の送信端子Ｔｘは、ケーブル５−ｊを介してｊ＋１番目の機器１−ｊ＋１の１対の受信端子Ｒｘに接続されている。つまり、隣合う機器間で送信端子Ｔｘ及び受信端子Ｒｘを１対１接続して、リング型ネットワークを構成している。（ここで、参照符号の表記法として、「ｘ−ｙ−１」、「ｘ−ｙ＋１」という形式の参照符号を用いているが、１番目の「−」は「の」を意味し、２番目の「−」は減算記号を意味する。）
In the figure, the ring network includes N devices 1-1 to 1-N. A pair of transmission terminals Tx of the N-th device 1-N are connected to a pair of reception terminals Rx of the first device 1-1 via the cable 5-N. The pair of receiving terminals Rx of the j-th (j = 2 to N-1) device 1-j is connected to the pair of the j-1th device 1-j-1 via the cable 5-j-1. Are connected to the transmission terminal Tx. Furthermore, the pair of transmission terminals Tx of the j-th device 1-j is connected to the pair of reception terminals Rx of the j + 1-th device 1-
また、同図においては、Ｎ台の機器１−１〜１−Ｎそれぞれの内部構成として、組込インタフェース回路５０の部分回路４０のみを示している。ここで、部分回路４０は、図１で説明した構成において、コネクタ１１、差動シリアルトランシーバ１３、第１スイッチング素子１７、第２スイッチング素子１８、第１抵抗２７及び第２抵抗２８を備える。
In the same figure, only the
また、同図において、機器１−１〜１−Ｎの稼働状態は、ｊ番目の機器１−ｊが非正常稼働状態にあり、ｊ番目の機器１−ｊ以外の機器が正常稼働状態にある。したがって、機器１−ｊ以外の機器については、第１スイッチング素子１７及び第２スイッチング素子１８がそれぞれ第１端子Ａ１，Ａ２側に接続され、受信端子Ｒｘを介して受信した差動シリアル信号または自機の送信データを、送信端子Ｔｘを介してそれぞれ転送または送信可能な接続状態である。
In the figure, the operation states of the devices 1-1 to 1-N are such that the jth device 1-j is in an abnormal operation state and devices other than the jth device 1-j are in a normal operation state. . Therefore, for devices other than the device 1-j, the
また、ｊ番目の機器１−ｊでは、第１スイッチング素子１７及び第２スイッチング素子１８がそれぞれ第２端子Ｂ１，Ｂ２側に接続され、受信端子Ｒｘに入力される差動シリアル信号がそのまま送信端子Ｔｘに出力される転送のみを行う接続状態である。このとき、ｊ番目の機器１−ｊの第１抵抗２７及び第２抵抗２８は転送経路に接続されず、ｊ−１番目の機器１−ｊ−１の送信側からｊ＋１番目の機器１−ｊ＋１の受信側に至る伝送経路において、機器１−ｊ−１の第２抵抗２８と、機器１−ｊ＋１の第１抵抗２７とがそれぞれ終端抵抗として機能することとなる。
In the j-th device 1-j, the
このように、非正常稼働状態となった機器において、第１スイッチング素子１７及び第２スイッチング素子１８の切り替えにより、少なくとも該機器の転送機能が維持されて、リング型ネットワーク上での通信経路が維持されるので、該ネットワーク及び該ネットワークの他の正常稼働状態の機器に対する影響を最小限に止めることができる。
As described above, in a device that is in an abnormal operation state, at least the transfer function of the device is maintained by switching the
次に、このようなリング型ネットワークに接続される一機器において、制御部２１が送信を行う際に行われるネットワークの故障検知について、図４を参照して説明する。図４は、送信時の処理手順を説明するフローチャートである。
Next, network failure detection performed when the
まず、制御部２１は、自機のアプリケーションから送信要求が有ったか否かを判断する（ステップＳ１０１）。ここで、アプリケーションからの送信要求は、例えば、機器が入室者管理を行うためのカードリーダである場合、当該機器（カードリーダ）が認証情報（ＩＤデータ）を読み取ったときなどに発生する。この送信要求の有無の判断は、送信要求が有るまで断続的に行われ、アプリケーションからシリアル通信の送信要求が有ったとき（Ｓ１０１：有）、ステップＳ１０２に進む。
First, the
そして、制御部２１は、ネットワークからのデータ受信が有るか否か、即ち受信割込の有無を確認する（ステップＳ１０２）。受信割込が有った場合（Ｓ１０２：有）は、ネットワークが使用中であることから該受信処理が優先され、ステップＳ１０３に進んで受信処理を実施する。なお、このとき、転送イネーブル信号ＤＥはＨレベルとなっており、受信データＲＸＤは、制御部２１に取り込まれると共に、バイパス回路（ＡＮＤゲート３３及びＯＲゲート３５）並びに差動ドライバ１５を介して、送信端子Ｔｘに接続される他の機器に転送される。
Then, the
また、受信割込が無い場合（Ｓ１０２：無）には、制御部２１は、ステップＳ１０４に進んで、転送イネーブル信号ＤＥをＬレベルに設定して、バイパス回路による転送機能を無効にすると共に、送信機能を有効にする。
When there is no reception interrupt (S102: None), the
そして、制御部２１は、１バイト単位でデータ送信処理を実施する（ステップＳ１０５）。このとき、該１バイトデータについての送信回数を計数する送信回数カウンタをインクリメントすると共に、該１バイトデータを送信してからの経過時間を計時する送受信タイマの計時動作をスタートさせる。なお、送信回数カウンタ及び送受信タイマは、ハードウェアによって具現しても良いし、或いは、ソフトウェアによる実現であっても良い。
Then, the
そして、制御部２１は、自機から送信された送信データがネットワークを一巡して自機に転送されてくるのを待つ。すなわち、自機の送信データを受信したか否かを判断する（ステップＳ１０６）。なお、自機からの送信データがネットワーク上に送信されてから一巡して自機に戻るまでの間、他機側では受信割込みが優先されるので、ネットワークに故障等が発生していない限りにおいて、自機が自機の送信データ以外のデータを受信することはない。
Then, the
自機の送信データを受信していないとき（Ｓ１０６：Ｎｏ）には、制御部２１は、送受信タイマの値が所定のタイムアウト値以上であるか否かを判断する（ステップＳ１１１）。送受信タイマの値がタイムアウト値以上でなければ（Ｓ１１１：Ｎｏ）、再びステップＳ１０６で、自機の送信データについて受信の有無を確認する。
When the transmission data of the own device is not received (S106: No), the
つまり、ステップＳ１０６及びステップＳ１１１によって、自機から送信された送信データが、タイムアウト値の間にネットワークを一巡して自機に転送されてきたか否かが判断され、タイムアウト値に達するまでの間に自機の送信データを受信したとき（Ｓ１０６：Ｙｅｓ）には、ステップＳ１０７に進む。また、タイムアウト値に達するまでの間に自機の送信データを受信しなかったとき（Ｓ１１１：Ｙｅｓ）には、ステップＳ１１２に進む。 That is, in step S106 and step S111, it is determined whether the transmission data transmitted from the own device has been transferred to the own device through the network during the timeout value, and until the timeout value is reached. When the transmission data of the own device is received (S106: Yes), the process proceeds to step S107. If the transmission data of the own device is not received before the timeout value is reached (S111: Yes), the process proceeds to step S112.
ここで、ステップＳ１０６における判断は、受信したデータについて、制御部２１が送信した１バイトデータとの比較による一致判断を行うものとする。また、ステップＳ１１１で用いるタイムアウト値は予め設定されているものとする。例えば、制御部２１が送信データＴＸＤを送信して、該送信データがネットワークを一巡して受信データＲＸＤとして受信するまでの転送経路における信号伝送の遅延時間に、送信ビット数（ここでは１バイト＝８ビット）分のシリアルデータ形成に要する時間を足し合わせた時間を、タイムアウト値とする。
Here, it is assumed that the determination in step S106 is a match determination by comparing the received data with the 1-byte data transmitted by the
自機が送信データを送信してからタイムアウト値に達するまでの間に自機の送信データを受信したとき（Ｓ１０６：Ｙｅｓ）には、該１バイトデータの送受信動作について、ネットワークが正常に機能していると見做すことができる。この場合、制御部２１は、転送イネーブル信号ＤＥをＨレベルに設定して（ステップＳ１０７）、バイパス回路による転送機能を有効にすると共に、送信機能を無効化する。
When the transmission data of the own device is received after the transmission data is transmitted until the timeout value is reached (S106: Yes), the network functions normally for the transmission / reception operation of the 1-byte data. Can be regarded as being. In this case, the
そして、制御部２１は、送信回数カウンタをクリア（ステップＳ１０８）した後、次の送信データの有無を確認し（ステップＳ１０９）、次の送信データが有る場合にはステップＳ１０２に戻り、次の１バイトデータについて一連の処理を繰り返す。また、次の送信データが無い場合には終了する。
Then, after clearing the transmission number counter (step S108), the
他方、自機が送信データを送信してからタイムアウト値に達するまでの間に自機の送信データを受信しなかったとき（Ｓ１１１：Ｙｅｓ）には、制御部２１は、転送イネーブル信号ＤＥをＨレベルに設定して（ステップＳ１１２）、バイパス回路による転送機能を有効にすると共に、送信機能を無効化する。
On the other hand, when the transmission data of the own device is not received between the time when the own device transmits the transmission data and the time-out value is reached (S111: Yes), the
そして、制御部２１は、送信回数カウンタを参照して、該１バイトデータについての送信回数がＫ回に達したか否かを判断（ステップＳ１１３）し、Ｋ回未満の場合（Ｓ１１３：Ｎｏ）には、ステップＳ１０２に戻って、該１バイトデータについて一連の処理を繰り返す。ここで、判断に用いる係数Ｋは、不具合発生時（送受信データの不一致または受信タイムアウト時）に行うリトライ回数を規定するものであり、最大Ｋ−１回のリトライが行われることとなる。具体的に、例えばＫ＝２〜３に設定される。
Then, the
また、該１バイトデータについての送信回数がＫ回に達しているとき（Ｓ１１３：Ｙｅｓ）には、送信回数カウンタをクリア（ステップＳ１１４）した後、ネットワークに故障が発生していると判断して、エラーログを生成すると共に、メモリに保存（ステップＳ１１５）した後に終了する。ここで、エラーログは、例えば、発生した不具合の事象（送受信データの不一致または受信タイムアウト）、送信データ、受信データ（受信データが有る場合に限る）、時刻データ（機器が時計機能を持つ場合に限る）などのログである。 When the number of transmissions for the 1-byte data has reached K times (S113: Yes), it is determined that a failure has occurred in the network after clearing the transmission number counter (step S114). Then, an error log is generated and stored in the memory (step S115), and the process ends. Here, the error log includes, for example, a malfunction event that has occurred (transmission / reception data mismatch or reception timeout), transmission data, reception data (only when reception data exists), time data (when the device has a clock function) Log).
さらに、図５には、図３に示したリング型ネットワークをビル管理システムに適用したときのシステム構成図を示す。同図において、ビル管理システムは、システム全体を統括し情報収集機能を持つサーバ６２と、サーバ６２に収集された情報を閲覧可能なクライアントＰＣ６1と、第１ネットワーク７ｐ及び第２ネットワーク７ｑを含む複数のリング型ネットワークと、これら構成要素に接続されデータ通信を中継するハブ６３と、を備えている。なお、ビル管理システムには、撮像装置による監視系統や空調制御系統など種々の系統が含まれるが、図５に示す構成では省略している。
Further, FIG. 5 shows a system configuration diagram when the ring network shown in FIG. 3 is applied to a building management system. In the figure, the building management system includes a
リング型ネットワーク７ｐ，７ｑの区分は、例えばフロアや所定の区画分け等によって行われ、各ネットワークを構成する機器の内の１つが、該ネットワークにおけるホストコントローラの機能を備えている。図５では、第１ネットワーク７ｐまたは第２ネットワーク７ｑにおいて、それぞれ１番目の機器１−１がホストコントローラ機能を持つものとし、それぞれが備えるインタフェース回路５０を介してハブ６３に接続されている。なお、１つの機器にホストコントローラ機能を組み込む形ではなく、別途独立したホストコントローラを備えた構成としても良い。
The
第１ネットワーク７ｐ及び第２ネットワーク７ｑは、構成機器台数がそれぞれＰ台、Ｑ台と異なるが、両者の構成はほぼ同等であるので、ここでは、代表的に第１ネットワーク７ｐの構成について具体的に説明して、第２ネットワーク７ｑについては説明を省略する。
The
第１ネットワーク７ｐは、Ｐ台の機器１−１〜１−Ｐを備え、図３と同様に、隣合う機器間で送信端子Ｔｘ及び受信端子Ｒｘがケーブル５−１〜５−Ｐを介して１対１接続されて、リング型ネットワークを構成している。例えば、第１ネットワーク７ｐが入退室管理系統を実現するものである場合、機器１−１〜１−Ｐはカードリーダや電気錠である。以下では、機器１−３がカードリーダであり、機器１−４が電気錠であるとし、入室時のセキュリティ管理を一例として、具体的なデータ送受信について説明する。
The
入出者がカードリーダ（機器１−３）にＩＤカードを近接または接触させると、ＩＤカードに記録されている認証情報であるＩＤデータが読み取られ、ホストコントローラ機能を持つ機器１−１を介してサーバ６２に伝送される。サーバ６２は、入室許可者のＩＤが登録されたデータベースを備え、伝送されたＩＤデータとデータベースに登録されたＩＤとを照合し、同じＩＤが登録されていれば、入室可であることを示す信号を機器１−１に送信し、入室履歴として入室者のＩＤデータおよび入室時刻をメモリ等に記録する。また、未登録ＩＤであれば、サーバ６２は、入室不可であることを示す信号を機器１−１に送信する。機器１−１は、サーバ６２から受けた入室可の信号または入室不可の信号に応じた制御信号を電気錠（機器１−４）に送信し、電気錠（機器１−４）の開錠または施錠を制御する。
When an entering / exiting person brings an ID card close to or in contact with a card reader (device 1-3), ID data, which is authentication information recorded on the ID card, is read, via the device 1-1 having a host controller function. It is transmitted to the
ここで、ホストコントローラ機能を持つ機器１−１と、カードリーダ（機器１−３）及び電気錠（機器１−４）との間の送受信は、前記したような半二重の差動シリアルインタフェースを介して行われる。例えば、カードリーダ（機器１−３）がＩＤデータを読み取ったときに、制御部２１に対する送信要求が発生し、図４を参照して説明した送信処理が行われる。なお、前記したように、ネットワーク上での不具合発生時（送受信データの不一致または受信タイムアウト時）には、該不具合に関するエラーログが制御部２１のメモリに保持されている。各機器１−１〜１−Ｐのエラーログは、定期的にまたはサーバ６２からの要求に応じて、ホストコントローラ機能を持つ機器１−１を介してサーバ６２に伝送されて集中管理される。また、サーバ６２内のエラーログを含む各種情報はクライアントＰＣ６1を介して確認することができ、保守やシステム異常発生時のトラブルシューティングを行うための情報として供されることとなる。
Here, the transmission / reception between the device 1-1 having the host controller function, the card reader (device 1-3), and the electric lock (device 1-4) is a half-duplex differential serial interface as described above. Is done through. For example, when the card reader (device 1-3) reads the ID data, a transmission request to the
以上説明したように、本実施形態の組込インタフェース回路では、１対の受信端子Ｒｘ１，Ｒｘ２を介して差動シリアル信号を受信する差動レシーバ１４と、１対の送信端子Ｔｘ１，Ｔｘ２に差動シリアル信号を出力する差動ドライバ１５と、を備え、機器状態判断手段（ＡＮＤゲート３１）により、当該組込インタフェース回路が組み込まれる機器が正常稼働状態であるか否かを判断し、切替手段（第１スイッチング素子１７、第２スイッチング素子１８）により、機器状態判断手段が正常稼働状態であると判断したときには、１対の受信端子Ｒｘ１，Ｒｘ２及び差動レシーバ１４間、並びに、差動ドライバ１５及び１対の送信端子Ｔｘ１，Ｔｘ２間、をそれぞれ接続し、また、機器状態判断手段が正常稼働でない状態と判断したときには、１対の受信端子Ｒｘ１，Ｒｘ２及び１対の送信端子Ｔｘ１，Ｔｘ２間を接続する。具体的に、正常稼働でない状態には、機器の動作が異常である状態、機器の起動が未完である状態、及び／または、機器の電源が未投入である状態を含むことが望ましい。
As described above, in the built-in interface circuit of this embodiment, the difference between the
このように、本実施形態では、送受信端子の分離構成により、ネットワークを構成する場合において、当該機器と他の機器とのデイジーチェーン接続が可能となり、１：１接続の配線接続となることで、マルチポイント接続と比較して、１送受信（１本のケーブル）毎の配線長は短くなり、配線長が接続機器の台数に影響されにくい仕組みが可能となる。また、信号配線の分岐（スタブ）を無くすことができ、反射の影響を受けないので信号遅延を抑制することができ、結果として、伝送速度の高速化を図ることができる。 As described above, in this embodiment, when the network is configured by the separated configuration of the transmission / reception terminals, daisy chain connection between the device and another device is possible, and the wiring connection of 1: 1 connection is achieved. Compared with the multipoint connection, the wiring length for each transmission / reception (one cable) is shortened, and a mechanism in which the wiring length is less affected by the number of connected devices becomes possible. Further, the branch (stub) of the signal wiring can be eliminated and the signal delay can be suppressed because it is not affected by reflection, and as a result, the transmission speed can be increased.
また、機器の稼働状態に応じた切替手段による自律的な切り替えを行うので、機器が正常稼働でない状態、例えば、機器の電源異常や機器故障等が発生した場合においても、送受信端子間を短絡するので、ネットワーク側から見たときに、当該機器と他の機器との接続状態が常に維持されることとなり、ネットワークへの影響を最小限に抑制することができる。また、機器には、他機器からの受信データを監視する等の監視機能を持たせる必要も無いので、より簡単な機器構成で、ネットワークに接続される機器が異常動作状態に陥った場合でも、該ネットワークにおける他の機器との接続状態を維持して、ネットワークシステムへの影響を最小限に抑制し得る組込インタフェース回路を実現することができる。 In addition, since autonomous switching is performed by switching means according to the operating state of the device, even when the device is not operating normally, for example, when a device power supply abnormality or device failure occurs, the transmission / reception terminals are short-circuited. Therefore, when viewed from the network side, the connection state between the device and other devices is always maintained, and the influence on the network can be minimized. In addition, since it is not necessary for the device to have a monitoring function such as monitoring received data from other devices, even if the device connected to the network falls into an abnormal operation state with a simpler device configuration, A built-in interface circuit capable of maintaining the connection state with other devices in the network and minimizing the influence on the network system can be realized.
また、本実施形態では、切替手段は、一端が受信端子の反転極性端子Ｒｘ２及び差動レシーバ１４の反転極性入力と接続される第１抵抗２７と、一端が送信端子の正極性端子Ｔｘ１及び差動ドライバ１５の正極性出力と接続される第２抵抗２８と、を備える。また切替手段は、第１抵抗２７の他端と接続される第１端子Ａ１と、第２抵抗２８の一端と接続される第２端子Ｂ１と、受信端子の正極性端子Ｒｘ１及び差動レシーバ１３の正極性入力と接続される第３端子Ｃ１と、を備え、第３端子Ｃ１と第１端子Ａ１または第２端子Ｂ１との接続を切り替える第１スイッチング素子１７を備える。また切替手段は、第２抵抗２８の他端と接続される第１端子Ａ２と、第１抵抗２７の一端と接続される第２端子Ｂ２と、送信端子の反転極性端子Ｔｘ２及び差動ドライバ１５の反転極性出力と接続される第３端子Ｃ２と、を備え、第３端子Ｃ２と第１端子Ａ２または第２端子Ｂ２との接続を切り替える第２スイッチング素子１８を備える。
In the present embodiment, the switching means includes a
この場合、機器状態判断手段（ＡＮＤゲート３１）が正常稼働状態であると判断したときは、第１スイッチング素子１７の第３端子Ｃ１と第１端子Ａ１とを接続すると共に、第２スイッチング素子１８の第３端子Ｃ２と第１端子Ａ２とを接続し、正常稼働でない状態と判断したときは、第１スイッチング素子１７の第３端子Ｃ１と第２端子Ｂ１とを接続すると共に、第２スイッチング素子１８の第３端子Ｃ２と第２端子Ｂ２とを接続する。
In this case, when it is determined that the device state determination means (AND gate 31) is in a normal operating state, the third terminal C1 and the first terminal A1 of the
このような構成及び機器状態判断手段の状態判断に基づく切り替えにより、機器が正常稼働状態のときには、受信される差動シリアル信号線の正極性側と反転極性側との間は第１抵抗２７を介して接続され、終端抵抗（第１抵抗２７）による終端処理が施された構成となる。また同時に、送信される差動シリアル信号線の正極性側と反転極性側との間は第２抵抗２８を介して接続され、終端抵抗（第２抵抗２８）による終端処理が施された構成となる。また、機器が正常稼働でない状態のときには、差動シリアル信号には終端抵抗（第１抵抗２７または第２抵抗２８）は接続されない。このように、１：１接続の配線接続において、終端抵抗が最適な位置で有効となるので、差動シリアル信号の信号波形の品質向上を図ることができる。
With such a configuration and switching based on the state determination of the device state determination means, when the device is in a normal operating state, the
また、本実施形態では、差動レシーバ１４及び差動ドライバ１５を介した差動シリアル信号の送受信を制御する制御部２１を備えて、制御部２１により、差動レシーバ１４を常時作動可能とし、差動ドライバ１５を機器状態判断手段（ＡＮＤゲート３１）が正常稼働状態であると判断したときにのみ作動可能としている。このように、機器が正常稼働でない状態のときには、自機の送信機能が無効となるので、異常動作による誤送信処理をハード的に阻止することができ、ネットワークの通信品質の維持が可能となる。
Further, in the present embodiment, a
また、本実施形態では、差動レシーバ１４の出力と差動ドライバ１５の入力とを接続するバイパス回路（ＡＮＤゲート３３及びＯＲゲート３５）を備え、制御部２１により、第１の他機器からの差動シリアル信号を第２の他機器へ転送する転送機能を有効とするときにのみ、バイパス回路を有効とするようにしている。これにより、制御部２１のソフトウェアなどによる内容判定処理を介さずに、バイパス回路を介して受信データＲＸＤを直接送信側へスルーさせるので、伝達時間のタイムロスを最小限に抑えることができる。
Further, in the present embodiment, a bypass circuit (AND
また、本実施形態では、当該組込インタフェース回路が組み込まれる機器が、Ｎ番目（Ｎは３以上の整数）の機器１−Ｎの１対の送信端子が１番目の機器１−１の１対の受信端子に接続され、ｊ番目（ｊ＝２〜Ｎ−１）の機器１−ｊの１対の受信端子がｊ−１番目の機器１−ｊ−１の１対の送信端子に接続され、ｊ番目の機器１−ｊの１対の送信端子がｊ＋１番目１−ｊ＋１の機器の１対の受信端子に接続されたＮ個の機器１−１〜１−Ｎを備えたネットワークシステムの一機器であるとき、制御部２１は、当該機器から差動シリアル信号を送信した後、一定期間内に該差動シリアル信号を受信しないとき、或いは、一定期間内に受信した差動シリアル信号が送信した差動シリアル信号と一致しないとき、ネットワークシステムの異常であると判断する。
In this embodiment, the device in which the built-in interface circuit is incorporated is a pair of transmission terminals of the N-th device (N is an integer of 3 or more) 1-N and a pair of the first device 1-1. And a pair of reception terminals of the j-th (j = 2 to N−1) device 1-j are connected to a pair of transmission terminals of the j−1-th device 1-j-1. A network system including N devices 1-1 to 1-N in which a pair of transmission terminals of the jth device 1-j is connected to a pair of reception terminals of the j + 1th device 1-
このように、送信処理において、送信データが正しく受信されているか否か、並びに、自機が送信したデータであるか否かの整合性確認を行うので、データ送信毎にネットワークの健全性確認が可能となる。 As described above, in the transmission process, the integrity of the transmission data is correctly received and whether or not the data is transmitted by the own device is checked. It becomes possible.
また、本実施形態では、当該組込インタフェース回路が組み込まれる機器が、前記と同等のネットワークシステムの一機器であるとき、制御部２１は、当該機器から差動シリアル信号を送信する期間、及び、該送信後に該差動シリアル信号を受信するまでの期間、或いは、該送信後から一定期間の間、転送機能を無効とする。このように、送信処理の間、バイパス回路を介して受信データＲＸＤが転送されるのを防ぐことにより、１回の送信で発せられたデータがリング型ネットワークを巡回するのを１回までとすることができ、ネットワークの伝送効率を低下させることなく維持できる。
In the present embodiment, when the device in which the built-in interface circuit is incorporated is one device of the network system equivalent to the above, the
〔変形例１〕
以上、本発明の実施形態について図面を参照して詳述したが、本発明はこれら実施形態およびその変形に限定されるものではなく、本発明の要旨を逸脱しない範囲の設計変更等があっても本発明に含まれる。例えば、前記実施形態において、第１スイッチング素子１７及び第２スイッチング素子１８において第１端子をＡ１，Ａ２、第２端子をＢ１，Ｂ２と称したが、これらの称呼はリレーにおけるａ接点、ｂ接点に関連したものではない。したがって、Ａ１，Ａ２及びＢ１，Ｂ２の称呼を入れ替えても何ら問題はない。
[Modification 1]
As mentioned above, although embodiment of this invention was explained in full detail with reference to drawings, this invention is not limited to these embodiment and its deformation | transformation, There exists a design change etc. of the range which does not deviate from the summary of this invention. Are also included in the present invention. For example, in the first embodiment, in the
また、自機の稼働状態が正常稼働でない状態のときに励磁コイル１９に電圧を印加して、第１スイッチング素子１７及び第２スイッチング素子１８がそれぞれ第２端子Ｂ１，Ｂ２側に接続されるようにしたが、この構成に限定されるものではない。トランジスタ２９をｎｐｎ型として、自機の稼働状態が正常稼働状態のときに励磁コイル１９に電圧を印加し、第１スイッチング素子１７及び第２スイッチング素子１８がそれぞれ第１端子Ａ１，Ａ２側に接続されるように構成することも可能である。但し、通常、正常稼働でない状態の期間は正常稼働状態の期間と比べて非常に短い期間であることから、電力消費の観点からは、実施形態の構成の方が消費電力は小さい。
Further, when the operating state of the own machine is not normal, a voltage is applied to the
また、実施形態では、第１スイッチング素子１７及び第２スイッチング素子１８をメカニカルリレーで具現したが、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）を用いた構成であっても良い。図６には、ＭＯＳＦＥＴを用いて第１スイッチング素子及び第２スイッチング素子を構成したときの組込インタフェース回路の部分的な回路構成図を示す。
In the embodiment, the
同図において、第１スイッチング素子１７ａは、ＮＯＴゲート４１及びｎチャネル型ＭＯＳＦＥＴ４３，４４を備え、第２スイッチング素子１８ａはＮＯＴゲート４２及びｎチャネル型ＭＯＳＦＥＴ４６，４７を備えた構成である。
In the figure, the
すなわち、本変形例における切替手段は、一端が受信端子の反転極性端子Ｒｘ２及び差動レシーバ１３の反転極性入力と接続される第１抵抗２７と、一端が送信端子の正極性端子Ｔｘ１及び差動ドライバ１５の正極性出力と接続される第２抵抗２８と、を備える。また切替手段は、一端が第１抵抗２７の他端と接続され、他端が受信端子の正極性端子Ｒｘ１及び差動レシーバ１４の正極性入力と接続されるＭＯＳＦＥＴ４３（第３スイッチング素子）と、一端が第２抵抗２８の一端と接続され、他端が受信端子の正極性端子Ｒｘ１及び差動レシーバ１４の正極性入力と接続されるＭＯＳＦＥＴ４４（第４スイッチング素子）と、を備える。また切替手段は、一端が第１抵抗２７の一端と接続され、他端が送信端子の反転極性端子Ｔｘ２及び差動ドライバ１５の反転極性出力と接続されるＭＯＳＦＥＴ４７（第５スイッチング素子）と、一端が第２抵抗２８の他端と接続され、他端が送信端子の反転極性端子Ｔｘ２及び差動ドライバ１５の反転極性出力と接続されるＭＯＳＦＥＴ４６（第６スイッチング素子）と、を備える。
That is, the switching means in this modification includes a
この場合、機器状態判断手段（ＡＮＤゲート３１）が正常稼働状態であると判断したときは、ＭＯＳＦＥＴ４３及びＭＯＳＦＥＴ４６を閉（オン）制御すると共に、ＭＯＳＦＥＴ４４及びＭＯＳＦＥＴ４７を開（オフ）制御し、正常稼働でない状態と判断したときは、ＭＯＳＦＥＴ４３及びＭＯＳＦＥＴ４６を開（オフ）制御すると共に、ＭＯＳＦＥＴ４４及びＭＯＳＦＥＴ４７を閉（オン）制御する。
In this case, when it is determined that the device state determination means (AND gate 31) is in a normal operation state, the
このような構成及び機器状態判断手段の状態判断に基づく切り替えにより、実施形態と同様に、１：１接続の配線接続において、終端抵抗が最適な位置で有効となるので、差動シリアル信号の信号波形の品質向上を図ることができる。なお、ＭＯＳＦＥＴ等のトランジスタの電圧降下が相対的に大きいと見做される構成の場合には、このような電圧降下を考える必要のないメカニカルリレーを用いることが望ましい。また、実施形態と同様に、正常稼働でない状態と判断される要因としてパワーオン信号ＰＷＯが含まれる場合には、バッテリバックアップを行う必要がある。図６の構成では、図示しない電圧監視機能部２５の他に、例えば、ＡＮＤゲート３１及びＮＯＴゲート４１，４２について行う。
By switching based on the configuration and the status determination of the device status determination means, the termination resistor becomes effective at the optimum position in the 1: 1 connection, as in the embodiment. Waveform quality can be improved. In the case where the voltage drop of a transistor such as a MOSFET is considered to be relatively large, it is desirable to use a mechanical relay that does not need to consider such a voltage drop. Similarly to the embodiment, when the power-on signal PWO is included as a factor that is determined to be a normal operation state, it is necessary to perform battery backup. In the configuration of FIG. 6, in addition to the voltage monitoring function unit 25 (not shown), for example, the AND
〔変形例２〕
また、実施形態では、バイパス回路をＡＮＤゲート３３及びＯＲゲート３５で構成し、転送機能の有効／無効を転送イネーブル信号ＤＥで制御したが、図６に示すように、バイパス回路をＯＲゲート３５a及びＡＮＤゲート３３ａで構成し、転送機能の有効／無効を送信イネーブル信号ＴＥで制御する態様であっても良い。
[Modification 2]
In the embodiment, the bypass circuit is composed of the AND
すなわち、図６において、本変形例のバイパス回路は、ＯＲゲート３５ａ及びＡＮＤゲート３３ａを備え、ＯＲゲート３５ａで受信データＲＸＤと送信イネーブル信号ＴＥとの論理和がとられ、ＡＮＤゲート３３ａでＯＲゲート３５ａ出力と送信データＴＸＤとの論理積がとられる構成である。
That is, in FIG. 6, the bypass circuit of the present modification includes an
送信機能の有効／無効を判断する送信イネーブル信号ＴＥがＬレベル（無効）のときに、受信データＲＸＤはＯＲゲート３５ａをそのままスルーする。また、ＯＲゲート３５ａをスルーした受信データＲＸＤは、送信データＴＸＤがＨレベルのときに、ＡＮＤゲート３３ａをそのままスルーして転送機能が有効化される。なお、送信イネーブル信号ＴＥは制御部２１から出力される信号である。また、送信イネーブル信号ＴＥがＨレベル（有効）のときには、受信データＲＸＤがＯＲゲート３５ａで無効化されるので、ＡＮＤゲート３３ａから送信データＴＸＤのみ出力可能であり、自機の送信機能が実施可能な状態となる。
When the transmission enable signal TE for determining whether the transmission function is valid or invalid is L level (invalid), the reception data RXD passes through the
〔変形例３〕
また、図３のリング型ネットワークにおいて、前記実施形態または変形例の組込インタフェースを持っていなくても、半二重の差動シリアルインタフェースを持ち、且つ該リング型ネットワークにおけるプロトコルで通信を行う機器であれば、該機器をケーブル５−１〜５−Ｎに接続することが可能である。すなわち、局所的なマルチポイント接続によって機器を追加することが可能である。
[Modification 3]
Further, in the ring network of FIG. 3, even if it does not have the built-in interface of the embodiment or the modification, it has a half-duplex differential serial interface and communicates with the protocol in the ring network. If so, the device can be connected to the cables 5-1 to 5-N. That is, it is possible to add a device by local multipoint connection.
これにより、例えば、ネットワークの再構築時に新旧タイプの機器が混在するようなケースにおいて、旧タイプの機器をマルチポイント接続によってネットワークに接続するような態様とすることができるなど、システム構築をより柔軟に行うことが可能となる。但し、スタブが発生することから、システムの応答性能が要求される場合には、マルチポイント接続による追加機器台数は制限されることとなる。 As a result, for example, in the case where old and new types of devices are mixed when the network is reconfigured, it is possible to adopt a mode in which old types of devices can be connected to the network by multipoint connection. Can be performed. However, since a stub is generated, when the response performance of the system is required, the number of additional devices by multipoint connection is limited.
１−１〜１−Ｎ，１−Ｐ，１−Ｑ 組込インタフェース回路
５−１〜５−Ｎ，５−Ｐ，５−Ｑ 機器
７ｐ，７ｑ ネットワーク
１１ コネクタ
Ｒｘ，Ｒｘ１，Ｒｘ２ 受信端子
Ｔｘ，Ｔｘ１，Ｔｘ２ 送信端子
１３ 差動シリアルトランシーバ
１４ 差動レシーバ
１５ 差動ドライバ
１７，１７ａ 第１スイッチング素子
１８，１８ａ 第２スイッチング素子
１９ 励磁コイル
２１ 制御部
２３ ＷＤＴ機能部
２５ 電圧監視機能部
２７ 第１抵抗
２８ 第２抵抗
２９ トランジスタ
３１，３３，３３ａ ＡＮＤゲート
３５，３５，３５ａ ＯＲゲート
４１，４２ ＮＯＴゲート
1-1 to 1-N, 1-P, 1-Q Built-in interface circuit 5-1 to 5-N, 5-P, 5-
Claims (8)
１対の送信端子と、
当該組込インタフェース回路が組み込まれる機器が正常稼働状態であるか否かを判断する機器状態判断手段と、
前記１対の受信端子を介して差動シリアル信号を受信する差動レシーバと、
前記１対の送信端子に差動シリアル信号を出力する差動ドライバと、
前記機器状態判断手段が正常稼働状態であると判断したとき、前記１対の受信端子及び前記差動レシーバ間、並びに、前記差動ドライバ及び前記１対の送信端子間、をそれぞれ接続し、前記機器状態判断手段が正常稼働でない状態と判断したとき、前記１対の受信端子及び前記１対の送信端子間を接続する切替手段と、を有すること
を特徴とする組込インタフェース回路。 A pair of receiving terminals;
A pair of transmission terminals;
Device state determination means for determining whether or not the device in which the built-in interface circuit is incorporated is in a normal operating state;
A differential receiver for receiving a differential serial signal via the pair of receiving terminals;
A differential driver that outputs a differential serial signal to the pair of transmission terminals;
When it is determined that the device state determination means is in a normal operating state, the pair of reception terminals and the differential receiver, and the differential driver and the pair of transmission terminals are respectively connected, A built-in interface circuit comprising: a switching unit that connects between the pair of reception terminals and the pair of transmission terminals when the device state determination unit determines that the device is not operating normally.
を特徴とする請求項１に記載の組込インタフェース回路。 The state that is not in a normal operation includes a state in which the operation of the device is abnormal, a state in which the device has not been activated, and / or a state in which the power of the device is not turned on,
The built-in interface circuit according to claim 1.
一端が前記受信端子の反転極性端子及び前記差動レシーバの反転極性入力と接続される第１抵抗と、
一端が前記送信端子の正極性端子及び前記差動ドライバの正極性出力と接続される第２抵抗と、
前記第１抵抗の他端と接続される第１端子と、前記第２抵抗の一端と接続される第２端子と、前記受信端子の正極性端子及び前記差動レシーバの正極性入力と接続される第３端子と、を備え、前記第３端子と前記第１端子または前記第２端子との接続を切り替える第１スイッチング素子と、
前記第２抵抗の他端と接続される第１端子と、前記第１抵抗の一端と接続される第２端子と、前記送信端子の反転極性端子及び前記差動ドライバの反転極性出力と接続される第３端子と、を備え、前記第３端子と前記第１端子または前記第２端子との接続を切り替える第２スイッチング素子と、を有し、
前記機器状態判断手段が正常稼働状態であると判断したときは、前記第１スイッチング素子の前記第３端子と前記第１端子とを接続すると共に、前記第２スイッチング素子の前記第３端子と前記第１端子とを接続し、
前記機器状態判断手段が正常稼働でない状態と判断したときは、前記第１スイッチング素子の前記第３端子と前記第２端子とを接続すると共に、前記第２スイッチング素子の前記第３端子と前記第２端子とを接続すること
を特徴とする請求項１または請求項２に記載の組込インタフェース回路。 The switching means is
A first resistor having one end connected to the inverted polarity terminal of the receiving terminal and the inverted polarity input of the differential receiver;
A second resistor having one end connected to the positive terminal of the transmission terminal and the positive output of the differential driver;
A first terminal connected to the other end of the first resistor; a second terminal connected to one end of the second resistor; a positive terminal of the receiving terminal; and a positive input of the differential receiver. A first switching element that switches a connection between the third terminal and the first terminal or the second terminal;
A first terminal connected to the other end of the second resistor, a second terminal connected to one end of the first resistor, an inversion polarity terminal of the transmission terminal, and an inversion polarity output of the differential driver. A second switching element that switches connection between the third terminal and the first terminal or the second terminal,
When the device state determination means determines that the device is in a normal operating state, the third terminal of the first switching element is connected to the first terminal, and the third terminal of the second switching element is connected to the first terminal. Connect the first terminal,
When the device state determination means determines that the device is not operating normally, the third terminal of the first switching element is connected to the second terminal, and the third terminal of the second switching element is connected to the second terminal. The built-in interface circuit according to claim 1, wherein two terminals are connected.
一端が前記受信端子の反転極性端子及び前記差動レシーバの反転極性入力と接続される第１抵抗と、
一端が前記送信端子の正極性端子及び前記差動ドライバの正極性出力と接続される第２抵抗と、
一端が前記第１抵抗の他端と接続され、他端が前記受信端子の正極性端子及び前記差動レシーバの正極性入力と接続される第３スイッチング素子と、
一端が前記第２抵抗の一端と接続され、他端が前記受信端子の正極性端子及び前記差動レシーバの正極性入力と接続される第４スイッチング素子と、
一端が前記第１抵抗の一端と接続され、他端が前記送信端子の反転極性端子及び前記差動ドライバの反転極性出力と接続される第５スイッチング素子と、
一端が前記第２抵抗の他端と接続され、他端が前記送信端子の反転極性端子及び前記差動ドライバの反転極性出力と接続される第６スイッチング素子と、を有し、
前記機器状態判断手段が正常稼働状態であると判断したときは、前記第３スイッチング素子及び前記第５スイッチング素子を閉制御すると共に、前記第４スイッチング素子及び前記第６スイッチング素子を開制御し、
前記機器状態判断手段が正常稼働でない状態であると判断したときは、前記第３スイッチング素子及び前記第５スイッチング素子を開制御すると共に、前記第４スイッチング素子及び前記第６スイッチング素子を閉制御すること
を特徴とする請求項１または請求項２に記載の組込インタフェース回路。 The switching means is
A first resistor having one end connected to the inverted polarity terminal of the receiving terminal and the inverted polarity input of the differential receiver;
A second resistor having one end connected to the positive terminal of the transmission terminal and the positive output of the differential driver;
A third switching element having one end connected to the other end of the first resistor and the other end connected to the positive terminal of the receiving terminal and the positive input of the differential receiver;
A fourth switching element having one end connected to one end of the second resistor and the other end connected to the positive terminal of the receiving terminal and the positive input of the differential receiver;
A fifth switching element having one end connected to one end of the first resistor and the other end connected to the inversion polarity terminal of the transmission terminal and the inversion polarity output of the differential driver;
A sixth switching element having one end connected to the other end of the second resistor and the other end connected to the inversion polarity terminal of the transmission terminal and the inversion polarity output of the differential driver;
When it is determined that the device state determination means is in a normal operating state, the third switching element and the fifth switching element are closed and the fourth switching element and the sixth switching element are opened.
When it is determined that the device state determination means is not in a normal operation state, the third switching element and the fifth switching element are controlled to be opened, and the fourth switching element and the sixth switching element are controlled to be closed. The built-in interface circuit according to claim 1 or 2, wherein:
前記制御手段は、前記差動レシーバを常時作動可能とし、前記差動ドライバを前記機器状態判断手段が正常稼働状態であると判断したときにのみ作動可能とすること
を特徴とする請求項１または請求項２に記載の組込インタフェース回路。 Control means for controlling transmission and reception of differential serial signals via the differential receiver and the differential driver;
2. The control device according to claim 1, wherein the control unit can always operate the differential receiver, and can operate the differential driver only when the device state determination unit determines that the device is in a normal operation state. The built-in interface circuit according to claim 2.
前記制御手段は、第１の他機器からの差動シリアル信号を第２の他機器へ転送する転送機能を有効とするときにのみ、前記バイパス回路を有効とすること
を特徴とする請求項５に記載の組込インタフェース回路。 A bypass circuit connecting the output of the differential receiver and the input of the differential driver;
The said control means validates the said bypass circuit only when enabling the transfer function which transfers the differential serial signal from the 1st other apparatus to the 2nd other apparatus. Built-in interface circuit described in 1.
Ｎ番目（Ｎは３以上の整数）の機器の１対の送信端子が１番目の機器の１対の受信端子に接続され、ｊ番目（ｊ＝２〜Ｎ−１）の機器の１対の受信端子がｊ−１番目の機器の１対の送信端子に接続され、ｊ番目の機器の１対の送信端子がｊ＋１番目の機器の１対の受信端子に接続されたＮ個の機器を備えたネットワークシステムの一機器であるとき、
前記制御手段は、当該機器から差動シリアル信号を送信した後、一定期間内に該差動シリアル信号を受信しないとき、或いは、一定期間内に受信した差動シリアル信号が送信した差動シリアル信号と一致しないとき、前記ネットワークシステムの異常であると判断すること
を特徴とする請求項１または請求項２に記載の組込インタフェース回路。 The device in which the built-in interface circuit is incorporated
A pair of transmission terminals of the Nth device (N is an integer of 3 or more) is connected to a pair of reception terminals of the first device, and a pair of jth (j = 2 to N−1) devices. The reception terminal is connected to a pair of transmission terminals of the j−1th device, and the pair of transmission terminals of the jth device is connected to the pair of reception terminals of the j + 1th device. When one device of a network system
The control means does not receive the differential serial signal within a certain period after transmitting the differential serial signal from the device, or the differential serial signal transmitted by the differential serial signal received within the certain period The built-in interface circuit according to claim 1, wherein when it does not match, it is determined that the network system is abnormal.
Ｎ番目（Ｎは３以上の整数）の機器の１対の送信端子が１番目の機器の１対の受信端子に接続され、ｊ番目（ｊ＝２〜Ｎ−１）の機器の１対の受信端子がｊ−１番目の機器の１対の送信端子に接続され、ｊ番目の機器の１対の送信端子がｊ＋１番目の機器の１対の受信端子に接続されたＮ個の機器を備えたネットワークシステムの一機器であるとき、
前記制御手段は、当該機器から差動シリアル信号を送信する期間、及び、該送信後に該差動シリアル信号を受信するまでの期間、或いは、該送信後から一定期間の間、前記転送機能を無効とすること
を特徴とする請求項６に記載の組込インタフェース回路。 The device in which the built-in interface circuit is incorporated
A pair of transmission terminals of the Nth device (N is an integer of 3 or more) is connected to a pair of reception terminals of the first device, and a pair of jth (j = 2 to N−1) devices. The reception terminal is connected to a pair of transmission terminals of the j−1th device, and the pair of transmission terminals of the jth device is connected to the pair of reception terminals of the j + 1th device. When one device of a network system
The control means disables the transfer function for a period during which a differential serial signal is transmitted from the device, a period until the differential serial signal is received after the transmission, or a certain period after the transmission. The built-in interface circuit according to claim 6.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012142365A JP2014007601A (en) | 2012-06-25 | 2012-06-25 | Built-in interface circuit |
| CN201310249925.5A CN103516572A (en) | 2012-06-25 | 2013-06-21 | Built-in interface circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012142365A JP2014007601A (en) | 2012-06-25 | 2012-06-25 | Built-in interface circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2014007601A true JP2014007601A (en) | 2014-01-16 |
Family
ID=49898646
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012142365A Pending JP2014007601A (en) | 2012-06-25 | 2012-06-25 | Built-in interface circuit |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP2014007601A (en) |
| CN (1) | CN103516572A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111835378A (en) * | 2020-06-08 | 2020-10-27 | 珠海格力电器股份有限公司 | Communication type switching circuit and method and air conditioning equipment |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6931539B2 (en) * | 2017-02-27 | 2021-09-08 | 川崎重工業株式会社 | Communications system |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60137154A (en) * | 1983-12-26 | 1985-07-20 | Hitachi Ltd | Data transmission equipment |
| JPH03104449A (en) * | 1989-09-19 | 1991-05-01 | Fujitsu Ltd | Frame circulation preventing system |
| JPH0435251A (en) * | 1990-05-25 | 1992-02-06 | Fujitsu Ltd | Fault monitor system for ring network |
| JPH04330836A (en) * | 1991-03-04 | 1992-11-18 | Japan Steel Works Ltd:The | Communication controller and communication control method |
| JPH0637780A (en) * | 1992-07-20 | 1994-02-10 | Fujitsu Ltd | Method for retransmitting disappearing frame and its equipment |
| JPH06216919A (en) * | 1993-01-13 | 1994-08-05 | Mitsubishi Electric Corp | Information transmission equipment |
| WO2008114777A1 (en) * | 2007-03-20 | 2008-09-25 | Mitsubishi Electric Corporation | Communication apparatus for rolling stock |
| JP2012104868A (en) * | 2009-03-06 | 2012-05-31 | Panasonic Corp | Communication system, communication device and communication method thereof |
-
2012
- 2012-06-25 JP JP2012142365A patent/JP2014007601A/en active Pending
-
2013
- 2013-06-21 CN CN201310249925.5A patent/CN103516572A/en active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60137154A (en) * | 1983-12-26 | 1985-07-20 | Hitachi Ltd | Data transmission equipment |
| JPH03104449A (en) * | 1989-09-19 | 1991-05-01 | Fujitsu Ltd | Frame circulation preventing system |
| JPH0435251A (en) * | 1990-05-25 | 1992-02-06 | Fujitsu Ltd | Fault monitor system for ring network |
| JPH04330836A (en) * | 1991-03-04 | 1992-11-18 | Japan Steel Works Ltd:The | Communication controller and communication control method |
| JPH0637780A (en) * | 1992-07-20 | 1994-02-10 | Fujitsu Ltd | Method for retransmitting disappearing frame and its equipment |
| JPH06216919A (en) * | 1993-01-13 | 1994-08-05 | Mitsubishi Electric Corp | Information transmission equipment |
| WO2008114777A1 (en) * | 2007-03-20 | 2008-09-25 | Mitsubishi Electric Corporation | Communication apparatus for rolling stock |
| JP2012104868A (en) * | 2009-03-06 | 2012-05-31 | Panasonic Corp | Communication system, communication device and communication method thereof |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111835378A (en) * | 2020-06-08 | 2020-10-27 | 珠海格力电器股份有限公司 | Communication type switching circuit and method and air conditioning equipment |
| CN111835378B (en) * | 2020-06-08 | 2024-03-08 | 珠海格力电器股份有限公司 | Communication type switching circuit and method and air conditioning equipment |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103516572A (en) | 2014-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9841142B2 (en) | Single-wire industrial safety system with safety device diagnostic communication | |
| US9786157B2 (en) | Bus system and method for operating such a bus system | |
| RU2665890C2 (en) | Data management and transmission system, gateway module, input/output module and process control method | |
| US8923286B2 (en) | Method and apparatus for safety-related communication in a communication network of an automation system | |
| JP6747361B2 (en) | Communication system, communication device, relay device, communication IC (Integrated Circuit), control IC, and communication method | |
| JP2013516136A (en) | Bus transceiver configuration | |
| KR101483045B1 (en) | System and method for signal failure detection in a ring bus system | |
| RU2536370C2 (en) | Network and expansion unit and network operation method | |
| US8804750B2 (en) | Field device | |
| US8744805B2 (en) | Monitoring system | |
| JP2013201664A (en) | Redundant communication device | |
| JP2014007601A (en) | Built-in interface circuit | |
| JP2019192244A (en) | Safety switch | |
| KR20170122483A (en) | System for detecting communication network | |
| JP2019097088A (en) | Serial communication system | |
| EP3260935B1 (en) | Smart taps for a single-wire industrial safety system | |
| US11106619B2 (en) | Transmission of synchronous data via a serial data bus, in particular a SPI bus | |
| KR102290796B1 (en) | Method of automatically restarting ecu upon occurrence of lin communicatin errors | |
| JP6365876B2 (en) | node | |
| KR100525677B1 (en) | Apparatus and method for duplication of communication control module | |
| JP7205439B2 (en) | electronic controller | |
| TWI612780B (en) | Network device and auto detecting method for direct link thereof | |
| JP2005522776A (en) | Inspection method of bus system monitoring function, apparatus and bus system | |
| CN108965314B (en) | Network communication device based on Feiteng processor | |
| CN101645195B (en) | Recognizing telegram boundaries |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20140718 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140819 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150413 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150421 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150908 |