JP2014007208A - 半導体デバイス - Google Patents
半導体デバイス Download PDFInfo
- Publication number
- JP2014007208A JP2014007208A JP2012140291A JP2012140291A JP2014007208A JP 2014007208 A JP2014007208 A JP 2014007208A JP 2012140291 A JP2012140291 A JP 2012140291A JP 2012140291 A JP2012140291 A JP 2012140291A JP 2014007208 A JP2014007208 A JP 2014007208A
- Authority
- JP
- Japan
- Prior art keywords
- emitting diode
- light emitting
- voltage
- light
- group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title 1
- 239000000758 substrate Substances 0.000 claims description 8
- 238000000034 method Methods 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 3
- 238000001312 dry etching Methods 0.000 description 16
- 229910004298 SiO 2 Inorganic materials 0.000 description 13
- 238000010586 diagram Methods 0.000 description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 9
- 229910002796 Si–Al Inorganic materials 0.000 description 8
- 230000004913 activation Effects 0.000 description 8
- 238000000137 annealing Methods 0.000 description 8
- 239000012535 impurity Substances 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
- H01L25/0756—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
- H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
- H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
- H05B45/40—Details of LED load circuits
- H05B45/44—Details of LED load circuits with an active control inside an LED matrix
- H05B45/46—Details of LED load circuits with an active control inside an LED matrix having LEDs disposed in parallel lines
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Led Devices (AREA)
- Circuit Arrangement For Electric Light Sources In General (AREA)
Abstract
【課題】交流電圧を発光ダイオードチップに直接印加できるようなデバイス構造を提供する。
【解決手段】発光ダイオードを２分割し、それぞれの発光ダイオード８、９、または発光ダイオードグループ６、７に交流の正負が順方向となるように配線接続を行なう。このようにすると、電圧を整流する、または直流電圧を重畳する外部回路が不要になり、発光ダイオード付属部品のコストダウンに繋がる。また、発光ダイオードを単色光発光ダイオードだけでなく、白色光発光ダイオードにも応用できる。
【選択図】図１
【解決手段】発光ダイオードを２分割し、それぞれの発光ダイオード８、９、または発光ダイオードグループ６、７に交流の正負が順方向となるように配線接続を行なう。このようにすると、電圧を整流する、または直流電圧を重畳する外部回路が不要になり、発光ダイオード付属部品のコストダウンに繋がる。また、発光ダイオードを単色光発光ダイオードだけでなく、白色光発光ダイオードにも応用できる。
【選択図】図１
Description
本発明は、発光ダイオードの電圧印加構造に関するものである。
従来、発光ダイオードの電圧印加方法は発光ダイオードチップの外部で、交流電圧をＰ
ＩＤコントローラまたは変圧器によって昇降圧した上で整流し、電圧を発光ダイオードの
順方向となるように印加して発光させるか、または交流電圧に直流電圧を加え、正または
負の一方の電圧となるようにした上で、順方向となるように印加するか、さらに正または
負の一方の電圧となるようにしたパルスを順方向となるように印加し、デューティを変え
て輝度を変化させているのが一般的である。このため、発光ダイオード基板の部品が多く
なり、コストが増大している。一方、交流を直接発光ダイオードに印加できれば、部品数
が少なくなり、また整流器も必要なくなるが、本発明者の調べた限りでは、そのような技
術または特許は存在しない。単に、発光ダイオードを保護するためにフリッカーのイズを
防止する特許が出願されているのみである（特許文献１）。
ＩＤコントローラまたは変圧器によって昇降圧した上で整流し、電圧を発光ダイオードの
順方向となるように印加して発光させるか、または交流電圧に直流電圧を加え、正または
負の一方の電圧となるようにした上で、順方向となるように印加するか、さらに正または
負の一方の電圧となるようにしたパルスを順方向となるように印加し、デューティを変え
て輝度を変化させているのが一般的である。このため、発光ダイオード基板の部品が多く
なり、コストが増大している。一方、交流を直接発光ダイオードに印加できれば、部品数
が少なくなり、また整流器も必要なくなるが、本発明者の調べた限りでは、そのような技
術または特許は存在しない。単に、発光ダイオードを保護するためにフリッカーのイズを
防止する特許が出願されているのみである（特許文献１）。
このため、交流電圧を直接発光ダイオードに印加できる発光ダイオードの開発が課題で
ある。
ある。
本発明では単相交流および３相交流をそのまま発光ダイオードに印加できるようにする。
このためには発光ダイオードチップを２分割し、1つのグループは正の電圧で発光し、他
のグループは負の電圧で発光できるようにする。これを実現するためにはそれぞれグルー
プに電圧が逆に印加できるように配線を行なう。このようにすれば、チップが発光してい
るかどうかの発光効率は半分となるが、チップは常に発光できることになる。または発光
ダイオードの周辺に入出力用ダイオード（発光ダイオード）を同一チップ上に形成し、電
圧の正負をそれぞれ発光ダイオードの順方向となるようにして交流電圧をデバイスに直接
印加するようにする。この場合はチップはすべて常に発光できる。
このためには発光ダイオードチップを２分割し、1つのグループは正の電圧で発光し、他
のグループは負の電圧で発光できるようにする。これを実現するためにはそれぞれグルー
プに電圧が逆に印加できるように配線を行なう。このようにすれば、チップが発光してい
るかどうかの発光効率は半分となるが、チップは常に発光できることになる。または発光
ダイオードの周辺に入出力用ダイオード（発光ダイオード）を同一チップ上に形成し、電
圧の正負をそれぞれ発光ダイオードの順方向となるようにして交流電圧をデバイスに直接
印加するようにする。この場合はチップはすべて常に発光できる。
本発明では発光ダイオードの素子製造プロセスは従来と全く同じで、最後の配線だけを電
圧を逆に印加できるようにして、または発光ダイオードを分割し、一部の発光ダイオード
を整流用ダイオードとして使用することにより単相交流または３相交流をそのまま発光ダ
イオードに印加できる。このため、直流電圧またはパルス印加を必要としないため、外部
回路および発光ダイオード基板が簡単になり、製造コストを低減でき、またＬＥＤランプ
の取り付けが簡単になる効果がある。
圧を逆に印加できるようにして、または発光ダイオードを分割し、一部の発光ダイオード
を整流用ダイオードとして使用することにより単相交流または３相交流をそのまま発光ダ
イオードに印加できる。このため、直流電圧またはパルス印加を必要としないため、外部
回路および発光ダイオード基板が簡単になり、製造コストを低減でき、またＬＥＤランプ
の取り付けが簡単になる効果がある。
以下、本発明の実施形態について、図面を参照して説明する。なお、各図において同一
部分には、同一の符号を付している。
部分には、同一の符号を付している。
（実施形態1）
図1の回路図に示すように、単相交流電圧１を直接発光ダイオードグループ６，７に印加
する。グループ６，７内の各発光ダイオード8および9は１つまたは幾つかのダイオードが
並列に連結した構造をとっている。ここで、ＰＩＤコントローラまたは変圧器2は電圧を
昇圧または降圧するものである。図2は発光ダイオードグループの平面図を示す。グルー
プ6の上部電極とグループ7の下部電極は同一の配線４で結ばれている。またグループ6の
下部電極とグループ7の上部電極は同一の配線5で結ばれている。これによりグループ6と
グループ7は相補的な電圧がかかることになり、正電圧の時にはグループ6が発光し、一方
負電圧の時にはグループ7が発光することになる。このようにして交流を発光ダイオード
グループに直接印加して発光できる。そして、チップが発光できるかどうかの発光効率は
半分になるが、チップとしては常に発光できることになり輝度の変化がなくなる。
図1の回路図に示すように、単相交流電圧１を直接発光ダイオードグループ６，７に印加
する。グループ６，７内の各発光ダイオード8および9は１つまたは幾つかのダイオードが
並列に連結した構造をとっている。ここで、ＰＩＤコントローラまたは変圧器2は電圧を
昇圧または降圧するものである。図2は発光ダイオードグループの平面図を示す。グルー
プ6の上部電極とグループ7の下部電極は同一の配線４で結ばれている。またグループ6の
下部電極とグループ7の上部電極は同一の配線5で結ばれている。これによりグループ6と
グループ7は相補的な電圧がかかることになり、正電圧の時にはグループ6が発光し、一方
負電圧の時にはグループ7が発光することになる。このようにして交流を発光ダイオード
グループに直接印加して発光できる。そして、チップが発光できるかどうかの発光効率は
半分になるが、チップとしては常に発光できることになり輝度の変化がなくなる。
図３は図２に示す発光ダイオードグループ６，７のＡ-Ａ´の断面を示す。先ず基板21
上にＡｌＮまたはＳｉＣ＋ＡｌＮバファー膜22を膜厚１０〜５０ｎｍで形成し、その上に
ノンドープＧａＮ層23を２〜２０μ形成する。さらにその上にｎ＋＋ｎ−層24を２〜１０
μ形成する。その上にＧａＮおよびＩｎＧａＮから成る多重量子井戸層25をそれぞれ１〜
２０ｎｍで３〜７層形成する。その後ｐ−層26を１００〜３００ｎｍ形成し、さらにその
上にｐ＋層27を１００〜３００ｎｍ形成する。
上にＡｌＮまたはＳｉＣ＋ＡｌＮバファー膜22を膜厚１０〜５０ｎｍで形成し、その上に
ノンドープＧａＮ層23を２〜２０μ形成する。さらにその上にｎ＋＋ｎ−層24を２〜１０
μ形成する。その上にＧａＮおよびＩｎＧａＮから成る多重量子井戸層25をそれぞれ１〜
２０ｎｍで３〜７層形成する。その後ｐ−層26を１００〜３００ｎｍ形成し、さらにその
上にｐ＋層27を１００〜３００ｎｍ形成する。
その後、チップ11の真ん中にドライエッチングによりスクライブライン28を形成し、また
ｎ＋＋ｎ−層またはｎ−層24を途中までエッチングしオーミックコンタクトを取れるよう
にする。その後ＳｉＯ２層29を１００〜５００ｎｍ形成する。その後、ドライエッチング
によりＳｉＯ２層29をエッチングし電極窓を開け、ｐ＋ＧａＮ層27上にはＮｉ／Ａｕ電極
30を５００ｎｍ〜１μｍ形成し、またｎ＋またはｎ−上24にはＴｉ／Ａｌ電極31を形成す
る。多結晶Ｓｉの不純物の活性化はフラッシュアニールで行なう。そしてチップ外のスク
ライブライン（図示せず）上でＡｌ同士を結合させる。このようにしてチップグループ6
と7に逆電圧がかかるようにできる。
ｎ＋＋ｎ−層またはｎ−層24を途中までエッチングしオーミックコンタクトを取れるよう
にする。その後ＳｉＯ２層29を１００〜５００ｎｍ形成する。その後、ドライエッチング
によりＳｉＯ２層29をエッチングし電極窓を開け、ｐ＋ＧａＮ層27上にはＮｉ／Ａｕ電極
30を５００ｎｍ〜１μｍ形成し、またｎ＋またはｎ−上24にはＴｉ／Ａｌ電極31を形成す
る。多結晶Ｓｉの不純物の活性化はフラッシュアニールで行なう。そしてチップ外のスク
ライブライン（図示せず）上でＡｌ同士を結合させる。このようにしてチップグループ6
と7に逆電圧がかかるようにできる。
以上の構造で、１００Ｖ〜２００Ｖの単相交流電圧を直接チップグループ6,7に印加でき
それぞれが順方向の電圧で発光できるようになる。逆バイアスの場合は発光しないため、
順方向電圧にしたがって常にチップグループ6または7のどちらかが発光する。なお、発光
ダイオードは赤色、緑色、青色、紫外光だけでなく、これらの発光ダイオードの組み合わ
せによる白色発光ダイオードにも適応できる。
（実施形態２）
それぞれが順方向の電圧で発光できるようになる。逆バイアスの場合は発光しないため、
順方向電圧にしたがって常にチップグループ6または7のどちらかが発光する。なお、発光
ダイオードは赤色、緑色、青色、紫外光だけでなく、これらの発光ダイオードの組み合わ
せによる白色発光ダイオードにも適応できる。
（実施形態２）
実施形態１とｎ型、ｐ型のＧａＮ層の積層順序を逆にしたものである。図４は図２に示す
発光ダイオードグループ６，７のＡ-Ａ´の断面を示す。先ず基板21上にＡｌＮまたはＳ
ｉＣ＋ＡｌＮバファー膜22を膜厚１０〜５０ｎｍで形成し、その上にノンドープＧａＮを
２〜２０μ形成する。さらにその上にｐ＋＋ｐ−層27，26を２〜１０μ形成する。その上
にＧａＮおよびＩｎＧａＮから成る多重量子井戸層25をそれぞれ１〜２０ｎｍで３〜７層
形成する。その後ｎ−層24(1)を１００〜３００ｎｍ形成し、さらにその上にｎ＋層24(2)
を１００〜３００ｎｍ形成する。
発光ダイオードグループ６，７のＡ-Ａ´の断面を示す。先ず基板21上にＡｌＮまたはＳ
ｉＣ＋ＡｌＮバファー膜22を膜厚１０〜５０ｎｍで形成し、その上にノンドープＧａＮを
２〜２０μ形成する。さらにその上にｐ＋＋ｐ−層27，26を２〜１０μ形成する。その上
にＧａＮおよびＩｎＧａＮから成る多重量子井戸層25をそれぞれ１〜２０ｎｍで３〜７層
形成する。その後ｎ−層24(1)を１００〜３００ｎｍ形成し、さらにその上にｎ＋層24(2)
を１００〜３００ｎｍ形成する。
その後、チップ11の真ん中にドライエッチングによりスクライブライン28を形成し、また
ｐ＋層26を途中までエッチングしオーミックコンタクトを取れるようにする。その後Ｓｉ
Ｏ２層29を１００〜５００ｎｍ形成する。その後、ドライエッチングによりＳｉＯ２層29
をエッチングし電極窓を開け、ｎ＋またはｎ−層24(1)，(2)上にはＡｓドープ多結晶Ｓｉ
‐Ａｌ電極31を形成し、ｐ＋ＧａＮ層26上にはＢドープ多結晶Ｓｉ‐Ａｌ電極30を５００
ｎｍ〜１μｍ形成する。多結晶Ｓｉの不純物の活性化はフラッシュアニールで行なう。そ
してチップ外のスクライブライン（図示せず）上でＡｌ同士を結合させる。このようにし
てチップグループ6と7に逆電圧がかかるようにできる。
ｐ＋層26を途中までエッチングしオーミックコンタクトを取れるようにする。その後Ｓｉ
Ｏ２層29を１００〜５００ｎｍ形成する。その後、ドライエッチングによりＳｉＯ２層29
をエッチングし電極窓を開け、ｎ＋またはｎ−層24(1)，(2)上にはＡｓドープ多結晶Ｓｉ
‐Ａｌ電極31を形成し、ｐ＋ＧａＮ層26上にはＢドープ多結晶Ｓｉ‐Ａｌ電極30を５００
ｎｍ〜１μｍ形成する。多結晶Ｓｉの不純物の活性化はフラッシュアニールで行なう。そ
してチップ外のスクライブライン（図示せず）上でＡｌ同士を結合させる。このようにし
てチップグループ6と7に逆電圧がかかるようにできる。
以上の構造で１００Ｖ〜２００Ｖまでの単相交流電圧を直接チップグループ6,7に印加で
き、それぞれが順方向の電圧で発光できるようになる。逆バイアスの場合は発光しないた
め、順方向電圧にしたがって常にチップグループ6または7のどちらかが発光する。そして
、チップが発光できるかどうかの発光効率は半分になるが、チップとしては常に発光でき
ることになり輝度の変化がなくなる。なお、発光ダイオードは赤色、緑色、青色、紫外光
だけでなく、これらの発光ダイオードの組み合わせによる白色発光ダイオードにも適応で
きる。
（実施形態３）
き、それぞれが順方向の電圧で発光できるようになる。逆バイアスの場合は発光しないた
め、順方向電圧にしたがって常にチップグループ6または7のどちらかが発光する。そして
、チップが発光できるかどうかの発光効率は半分になるが、チップとしては常に発光でき
ることになり輝度の変化がなくなる。なお、発光ダイオードは赤色、緑色、青色、紫外光
だけでなく、これらの発光ダイオードの組み合わせによる白色発光ダイオードにも適応で
きる。
（実施形態３）
図5の回路図に示すように、単相交流電圧1をダイオード（発光ダイオード）12を介して順
方向に、またダイオード13を介して逆方向に、直接発光ダイオードグループ6に印加する
。グループ6内の各発光ダイオード8は１つまたは幾つかのダイオードが並列に連結した構
造をとっている。ここで、インバータ2は電圧を昇圧するもので、あった方が望ましいが
なくても良い。図6は発光ダイオードグループの平面図を示す。電流通路はグループ6の上
部電極から発光ダイオードを通して下部電極配線4に接続されている。上部電極はダイオ
ード（発光ダイオード）14を、下部電極はダイオード（発光ダイオード）15を介して電源
に接続されている。これにより発光ダイオードグループ6には電圧が正の場合はダイオー
ド12を介して、また電圧が負の場合はダイオード15を解して電圧が印加される。このよう
にすると交流の正負を両方ともに発光ダイオードに順方向として印加でき、効率良く発光
できる。
方向に、またダイオード13を介して逆方向に、直接発光ダイオードグループ6に印加する
。グループ6内の各発光ダイオード8は１つまたは幾つかのダイオードが並列に連結した構
造をとっている。ここで、インバータ2は電圧を昇圧するもので、あった方が望ましいが
なくても良い。図6は発光ダイオードグループの平面図を示す。電流通路はグループ6の上
部電極から発光ダイオードを通して下部電極配線4に接続されている。上部電極はダイオ
ード（発光ダイオード）14を、下部電極はダイオード（発光ダイオード）15を介して電源
に接続されている。これにより発光ダイオードグループ6には電圧が正の場合はダイオー
ド12を介して、また電圧が負の場合はダイオード15を解して電圧が印加される。このよう
にすると交流の正負を両方ともに発光ダイオードに順方向として印加でき、効率良く発光
できる。
図7に図6のＢ‐Ｂ´断面を示す。この発光ダイオードグループの断面を示す。先ず基板
21上にＡｌＮまたはＳｉＣ＋ＡｌＮバファー膜22を膜厚１０〜５０ｎｍで形成し、その上
にノンドープＧａＮ層23を２〜１０μ形成する。さらにその上にｎ＋＋ｎ−層24を２〜１
０μ形成する。その上にＧａＮおよびＩｎＧａＮから成る多重量子井戸層25をそれぞれ１
〜２０ｎｍずつ３〜７層形成する。その後ｐ−層26を１００〜３００ｎｍ形成し、さらに
その上にｐ＋層27を１００〜３００ｎｍ形成する。
21上にＡｌＮまたはＳｉＣ＋ＡｌＮバファー膜22を膜厚１０〜５０ｎｍで形成し、その上
にノンドープＧａＮ層23を２〜１０μ形成する。さらにその上にｎ＋＋ｎ−層24を２〜１
０μ形成する。その上にＧａＮおよびＩｎＧａＮから成る多重量子井戸層25をそれぞれ１
〜２０ｎｍずつ３〜７層形成する。その後ｐ−層26を１００〜３００ｎｍ形成し、さらに
その上にｐ＋層27を１００〜３００ｎｍ形成する。
その後、チップ11端をドライエッチングによりスクライブライン28を形成し、発光ダイオ
ード8とダイオード12，13，14，15を分離する。またｎ＋＋ｎ−層またはｎ−層24を途中
までエッチングしオーミックコンタクトを取れるようにする。その後ＳｉＯ２層29を１０
０〜５００ｎｍ形成する。その後、ドライエッチングによりＳｉＯ２層29をエッチングし
電極窓を開け、ｐ＋ＧａＮ層27上にはＮｉ／Ａｕ電極30を５００ｎｍ〜１μｍ形成し、ま
たｎ＋またはｎ−層24上にはＴｉ／Ａｌ電極31を形成する。多結晶Ｓｉの不純物の活性化
はフラッシュアニールで行なう。そしてチップ外のスクライブライン（図示せず）上でＡ
ｌ同士を結合させる。その後は図6に示すように配線を接続する。
ード8とダイオード12，13，14，15を分離する。またｎ＋＋ｎ−層またはｎ−層24を途中
までエッチングしオーミックコンタクトを取れるようにする。その後ＳｉＯ２層29を１０
０〜５００ｎｍ形成する。その後、ドライエッチングによりＳｉＯ２層29をエッチングし
電極窓を開け、ｐ＋ＧａＮ層27上にはＮｉ／Ａｕ電極30を５００ｎｍ〜１μｍ形成し、ま
たｎ＋またはｎ−層24上にはＴｉ／Ａｌ電極31を形成する。多結晶Ｓｉの不純物の活性化
はフラッシュアニールで行なう。そしてチップ外のスクライブライン（図示せず）上でＡ
ｌ同士を結合させる。その後は図6に示すように配線を接続する。
以上の構造で、１００Ｖ〜２００Ｖまでの単相交流電圧を直接チップグループ6に印加
でき、電圧の正負にかかわらず、順方向の電圧が印加できるようになる。また回路的にも
問題なく接続できる。したがって、交流電圧の正負両方で発光できる。なお、発光ダイオ
ードは赤色、緑色、青色、紫外光だけでなく、これらの発光ダイオードの組み合わせによ
る白色発光ダイオードにも適応できる。
（実施形態４）
でき、電圧の正負にかかわらず、順方向の電圧が印加できるようになる。また回路的にも
問題なく接続できる。したがって、交流電圧の正負両方で発光できる。なお、発光ダイオ
ードは赤色、緑色、青色、紫外光だけでなく、これらの発光ダイオードの組み合わせによ
る白色発光ダイオードにも適応できる。
（実施形態４）
実施形態３とｎ型、ｐ型のＧａＮ層の積層順序を逆にしたものである。図5の回路図に示
すように、単相交流電圧１をダイオード（発光ダイオード）12を介して逆方向に、またダ
イオード13を介して順方向に、直接発光ダイオードグループ6に印加する。グループ6内の
各発光ダイオード8は１つまたは幾つかのダイオードが並列に連結した構造をとっている
。ここで、インバータ2は電圧を昇圧するもので、あった方が望ましいがなくても良い。
図6は発光ダイオードグループの平面図を示す。電流通路はグループ6の上部電極から発光
ダイオードを通して下部電極配線4に接続されている。上部電極はダイオード（発光ダイ
オード）14を、下部電極はダイオード（発光ダイオード）15を介して電源に接続されてい
る。ただし、実施例3の図5と各発光ダイオードおよびダイオードの向きが逆になっている
。これにより発光ダイオードグループ6には電圧が負の場合はダイオード13を介して、ま
た電圧が正の場合はダイオード12を解して電圧が印加される。このようにすると交流の正
負を両方ともに発光ダイオードに順方向として印加でき、効率良く発光できる。
すように、単相交流電圧１をダイオード（発光ダイオード）12を介して逆方向に、またダ
イオード13を介して順方向に、直接発光ダイオードグループ6に印加する。グループ6内の
各発光ダイオード8は１つまたは幾つかのダイオードが並列に連結した構造をとっている
。ここで、インバータ2は電圧を昇圧するもので、あった方が望ましいがなくても良い。
図6は発光ダイオードグループの平面図を示す。電流通路はグループ6の上部電極から発光
ダイオードを通して下部電極配線4に接続されている。上部電極はダイオード（発光ダイ
オード）14を、下部電極はダイオード（発光ダイオード）15を介して電源に接続されてい
る。ただし、実施例3の図5と各発光ダイオードおよびダイオードの向きが逆になっている
。これにより発光ダイオードグループ6には電圧が負の場合はダイオード13を介して、ま
た電圧が正の場合はダイオード12を解して電圧が印加される。このようにすると交流の正
負を両方ともに発光ダイオードに順方向として印加でき、効率良く発光できる。
図8に図6のＢ‐Ｂ´断面を示す。この発光ダイオードグループの断面を示す。先ず基板21
上にＡｌＮまたはＳｉＣ＋ＡｌＮバファー膜22を膜厚１０〜５０ｎｍで形成し、その上に
ノンドープＧａＮ層23を２〜１０μ形成する。さらにその上にｐ＋＋ｐ−層26，27を２〜
１０μ形成する。その上にＧａＮおよびＩｎＧａＮから成る多重量子井戸層25をそれぞれ
１〜２０ｎｍずつ３〜７層形成する。その後ｎ−層24(1)を１００〜３００ｎｍ形成し、
さらにその上にｎ＋層24(2)を１００〜３００ｎｍ形成する。
上にＡｌＮまたはＳｉＣ＋ＡｌＮバファー膜22を膜厚１０〜５０ｎｍで形成し、その上に
ノンドープＧａＮ層23を２〜１０μ形成する。さらにその上にｐ＋＋ｐ−層26，27を２〜
１０μ形成する。その上にＧａＮおよびＩｎＧａＮから成る多重量子井戸層25をそれぞれ
１〜２０ｎｍずつ３〜７層形成する。その後ｎ−層24(1)を１００〜３００ｎｍ形成し、
さらにその上にｎ＋層24(2)を１００〜３００ｎｍ形成する。
その後、チップ11端をドライエッチングによりスクライブライン28を形成し、発光ダイオ
ード8とダイオード12，13，14，15を分離する。またｐ＋＋ｐ−層またはｐ−層27，26を
途中までエッチングしオーミックコンタクトを取れるようにする。その後ＳｉＯ２層29を
１００〜５００ｎｍ形成する。その後、ドライエッチングによりＳｉＯ２層29をエッチン
グし電極窓を開け、ｐ＋ＧａＮ層26上にはＢドープ多結晶Ｓｉ‐Ａｌ電極30を５００ｎｍ
〜１μｍ形成し、またｎ＋またはｎ−層24(1)，(2)上にはＡｓドープ多結晶Ｓｉ‐Ａｌ電
極31を形成する。多結晶Ｓｉの不純物の活性化はフラッシュアニールで行なう。その後は
図6に示すように配線を接続する。
ード8とダイオード12，13，14，15を分離する。またｐ＋＋ｐ−層またはｐ−層27，26を
途中までエッチングしオーミックコンタクトを取れるようにする。その後ＳｉＯ２層29を
１００〜５００ｎｍ形成する。その後、ドライエッチングによりＳｉＯ２層29をエッチン
グし電極窓を開け、ｐ＋ＧａＮ層26上にはＢドープ多結晶Ｓｉ‐Ａｌ電極30を５００ｎｍ
〜１μｍ形成し、またｎ＋またはｎ−層24(1)，(2)上にはＡｓドープ多結晶Ｓｉ‐Ａｌ電
極31を形成する。多結晶Ｓｉの不純物の活性化はフラッシュアニールで行なう。その後は
図6に示すように配線を接続する。
以上の構造で、１００Ｖ〜２００Ｖまでの単相交流電圧を直接チップグループ6に印加
でき、電圧の正負にかかわらず、順方向の電圧が印加できるようになる。また回路的にも
問題なく接続できる。したがって、交流電圧の正負両方で発光できる。なお、発光ダイオ
ードは赤色、緑色、青色、紫外光だけでなく、これらの発光ダイオードの組み合わせによ
る白色発光ダイオードにも適応できる。
（実施形態５）
でき、電圧の正負にかかわらず、順方向の電圧が印加できるようになる。また回路的にも
問題なく接続できる。したがって、交流電圧の正負両方で発光できる。なお、発光ダイオ
ードは赤色、緑色、青色、紫外光だけでなく、これらの発光ダイオードの組み合わせによ
る白色発光ダイオードにも適応できる。
（実施形態５）
図9の回路図に示すように、電圧１００Ｖから５００Ｖの３相交流電圧101を直接発光ダイ
オードグループ106，107に印加する。グループ106，107内の各発光ダイオード108および1
09は１つまたは幾つかのダイオードが並列に連結した構造をとっている。ここで、ＰＩＤ
コントローラまたは変圧器102(1)、(2)は電圧を昇圧または降圧するものである。３相交
流は配線103が共通線またはアース線であり、配線104および105により発光ダイオードグ
ループ106および107に電圧を印加する。各配線104および105内のデバイス配置は図2と同
じ構造であり、デバイス構造も図3（または図4）と同じである。これによりグループ106
とグループ107は位相の異なる電圧がかかることになり、正電圧の時にはグループ106の発
光ダイオード8が発光し、一方負電圧の時にはグループ106の発光ダイオード9が発光する
ことになる。位相の異なる電圧が印加されるグループ107も全く同様に発行する。このよ
うにして３相交流を発光ダイオードグループに直接印加して発光できる。なお３相交流が
４配線(一つはアース配線)で供給された場合にも発光ダイオードグループを一つ増やすこ
とによって容易に対応できる。
（実施形態６）
オードグループ106，107に印加する。グループ106，107内の各発光ダイオード108および1
09は１つまたは幾つかのダイオードが並列に連結した構造をとっている。ここで、ＰＩＤ
コントローラまたは変圧器102(1)、(2)は電圧を昇圧または降圧するものである。３相交
流は配線103が共通線またはアース線であり、配線104および105により発光ダイオードグ
ループ106および107に電圧を印加する。各配線104および105内のデバイス配置は図2と同
じ構造であり、デバイス構造も図3（または図4）と同じである。これによりグループ106
とグループ107は位相の異なる電圧がかかることになり、正電圧の時にはグループ106の発
光ダイオード8が発光し、一方負電圧の時にはグループ106の発光ダイオード9が発光する
ことになる。位相の異なる電圧が印加されるグループ107も全く同様に発行する。このよ
うにして３相交流を発光ダイオードグループに直接印加して発光できる。なお３相交流が
４配線(一つはアース配線)で供給された場合にも発光ダイオードグループを一つ増やすこ
とによって容易に対応できる。
（実施形態６）
図10の回路図に示すように、電圧１００Ｖから５００Ｖの３相交流電圧101を直接発光ダ
イオードグループ106，107に印加する。グループ106，107内の各発光ダイオード108は１
つまたは幾つかのダイオードが並列に連結した構造をとっている。ここで、ＰＩＤコント
ローラまたは変圧器102(1)、(2)は電圧を昇圧または降圧するものである。３相交流は配
線103が共通線またはアース線であり、配線104および105により発光ダイオードグループ1
06および107に電圧を印加する。各配線104および105内のデバイス配置は図6と同じ構造で
あり、デバイス構造も図7（または図8）と同じである。これによりグループ106とグルー
プ107は常に順方向の電圧がかかることになり、常時発光ダイオードグループ106と107が
発光することになる。このようにして３相交流を発光ダイオードグループに直接印加して
発光できる。なお３相交流が４配線(一つはアース配線)で供給された場合にも発光ダイオ
ードグループを一つ増やすことによって容易に対応できる。
イオードグループ106，107に印加する。グループ106，107内の各発光ダイオード108は１
つまたは幾つかのダイオードが並列に連結した構造をとっている。ここで、ＰＩＤコント
ローラまたは変圧器102(1)、(2)は電圧を昇圧または降圧するものである。３相交流は配
線103が共通線またはアース線であり、配線104および105により発光ダイオードグループ1
06および107に電圧を印加する。各配線104および105内のデバイス配置は図6と同じ構造で
あり、デバイス構造も図7（または図8）と同じである。これによりグループ106とグルー
プ107は常に順方向の電圧がかかることになり、常時発光ダイオードグループ106と107が
発光することになる。このようにして３相交流を発光ダイオードグループに直接印加して
発光できる。なお３相交流が４配線(一つはアース配線)で供給された場合にも発光ダイオ
ードグループを一つ増やすことによって容易に対応できる。
（実施例1）
図３は図２に示す青色発光ダイオードグループ６，７のＡ-Ａ´の断面を示す。先ず基
板21上にＡｌＮまたはＳｉＣ＋ＡｌＮバファー膜22を膜厚３０ｎｍで形成し、その上にノ
ンドープＧａＮ層23を３μ形成した。さらにその上にｎ＋＋ｎ−層24を３μ形成した。そ
の上にＧａＮおよびＩｎＧａＮから成る多重量子井戸層25を５ｎｍずつ６層および５層形
成した。その後ｐ−層26を２００ｎｍ形成し、さらにその上にｐ＋層27を２００ｎｍ形成
した。
図３は図２に示す青色発光ダイオードグループ６，７のＡ-Ａ´の断面を示す。先ず基
板21上にＡｌＮまたはＳｉＣ＋ＡｌＮバファー膜22を膜厚３０ｎｍで形成し、その上にノ
ンドープＧａＮ層23を３μ形成した。さらにその上にｎ＋＋ｎ−層24を３μ形成した。そ
の上にＧａＮおよびＩｎＧａＮから成る多重量子井戸層25を５ｎｍずつ６層および５層形
成した。その後ｐ−層26を２００ｎｍ形成し、さらにその上にｐ＋層27を２００ｎｍ形成
した。
その後、チップ11の真ん中にドライエッチングによりスクライブライン28を形成し、また
ｎ＋層24を途中までエッチングしオーミックコンタクトを取れるようにした。その後Ｓｉ
Ｏ２層29を３００ｎｍ形成した。その後、ドライエッチングによりＳｉＯ２層29をエッチ
ングし電極窓を開け、ｐ＋ＧａＮ層27上にはＮｉ／Ａｕ電極30を７００ｎ形成し、またｎ
＋層24上にはＴｉ／Ａｌ電極31を形成した。多結晶Ｓｉの不純物の活性化はフラッシュア
ニールで行なった。そしてチップ外のスクライブライン（図示せず）上でＡｌ同士を結合
させた。このようにしてチップグループ6と7に逆電圧がかかるようにできた。
ｎ＋層24を途中までエッチングしオーミックコンタクトを取れるようにした。その後Ｓｉ
Ｏ２層29を３００ｎｍ形成した。その後、ドライエッチングによりＳｉＯ２層29をエッチ
ングし電極窓を開け、ｐ＋ＧａＮ層27上にはＮｉ／Ａｕ電極30を７００ｎ形成し、またｎ
＋層24上にはＴｉ／Ａｌ電極31を形成した。多結晶Ｓｉの不純物の活性化はフラッシュア
ニールで行なった。そしてチップ外のスクライブライン（図示せず）上でＡｌ同士を結合
させた。このようにしてチップグループ6と7に逆電圧がかかるようにできた。
以上の構造で、１００Ｖの単相交流電圧を直接チップグループ6,7に印加できそれぞれ
が順方向の電圧で発光できるようになった。逆バイアスの場合は発光しないため、順方向
電圧にしたがって常にチップ内発光ダイオードグループ6または7のどちらかが青色が発光
した。なお、発光ダイオードは青色だけでなく、赤色，緑色，青色，紫外光、さらにこれ
らの発光ダイオードの組み合わせによる白色発光ダイオードにも適応できる。
（実施例２）
が順方向の電圧で発光できるようになった。逆バイアスの場合は発光しないため、順方向
電圧にしたがって常にチップ内発光ダイオードグループ6または7のどちらかが青色が発光
した。なお、発光ダイオードは青色だけでなく、赤色，緑色，青色，紫外光、さらにこれ
らの発光ダイオードの組み合わせによる白色発光ダイオードにも適応できる。
（実施例２）
実施例1とＮ型、Ｐ型のＧａＮ層の積層順序を逆にしたものである。
図4は図2に示す青色発光ダイオードグループ6，7のＡ-Ａ´の断面を示す。先ず基板21上
にＡｌＮまたはＳｉＣ＋ＡｌＮバファー膜22を膜厚３０ｎｍで形成し、その上にノンドー
プＧａＮ層23を３μ形成した。さらにその上にｐ＋＋ｐ−層27，26を３μ形成した。その
上にＧａＮおよびＩｎＧａＮから成る多重量子井戸層25を５ｎｍずつ６層および５層形成
した。その後ｎ−層24(1)を２００ｎｍ形成し、さらにその上にｎ＋層24(2)を２００ｎｍ
形成した。
図4は図2に示す青色発光ダイオードグループ6，7のＡ-Ａ´の断面を示す。先ず基板21上
にＡｌＮまたはＳｉＣ＋ＡｌＮバファー膜22を膜厚３０ｎｍで形成し、その上にノンドー
プＧａＮ層23を３μ形成した。さらにその上にｐ＋＋ｐ−層27，26を３μ形成した。その
上にＧａＮおよびＩｎＧａＮから成る多重量子井戸層25を５ｎｍずつ６層および５層形成
した。その後ｎ−層24(1)を２００ｎｍ形成し、さらにその上にｎ＋層24(2)を２００ｎｍ
形成した。
その後、チップ11の真ん中にドライエッチングによりスクライブライン28を形成し、また
ｐ＋層27を途中までエッチングしオーミックコンタクトを取れるようにした。その後Ｓｉ
Ｏ２層29を３００ｎｍ形成した。その後、ドライエッチングによりＳｉＯ２層29をエッチ
ングし電極窓を開け、ｎ＋層24(2)上にはＡｓドープ多結晶Ｓｉ‐Ａｌ電極31を形成した
。ｐ＋ＧａＮ層27上にはＢドープ多結晶Ｓｉ‐Ａｌ電極30を７００ｎｍ形成した。多結晶
Ｓｉの不純物の活性化はフラッシュアニールで行なった。そしてチップ外のスクライブラ
イン（図示せず）上でＡｌ同士、を結合させた。このようにしてチップグループ6と7に逆
電圧がかかるようにできた。
ｐ＋層27を途中までエッチングしオーミックコンタクトを取れるようにした。その後Ｓｉ
Ｏ２層29を３００ｎｍ形成した。その後、ドライエッチングによりＳｉＯ２層29をエッチ
ングし電極窓を開け、ｎ＋層24(2)上にはＡｓドープ多結晶Ｓｉ‐Ａｌ電極31を形成した
。ｐ＋ＧａＮ層27上にはＢドープ多結晶Ｓｉ‐Ａｌ電極30を７００ｎｍ形成した。多結晶
Ｓｉの不純物の活性化はフラッシュアニールで行なった。そしてチップ外のスクライブラ
イン（図示せず）上でＡｌ同士、を結合させた。このようにしてチップグループ6と7に逆
電圧がかかるようにできた。
以上の構造で１００Ｖの単相交流電圧を直接チップ内発光ダイオードグループ6,7に印
加でき、それぞれが順方向の電圧で発光できるようになった。逆バイアスの場合は発光し
ないため、順方向電圧にしたがって常にチップ内発光グループ6または7のどちらかが青色
発光した。なお、発光ダイオードは青色だけでなく、赤色，緑色，青色，紫外光、さらに
これらの発光ダイオードの組み合わせによる白色発光ダイオードにも適応できる。
（実施例３）
加でき、それぞれが順方向の電圧で発光できるようになった。逆バイアスの場合は発光し
ないため、順方向電圧にしたがって常にチップ内発光グループ6または7のどちらかが青色
発光した。なお、発光ダイオードは青色だけでなく、赤色，緑色，青色，紫外光、さらに
これらの発光ダイオードの組み合わせによる白色発光ダイオードにも適応できる。
（実施例３）
図5の回路図に示すように、単相交流電圧１をダイオード（発光ダイオード）12を介して
順方向に、またダイオード13を介して逆方向に、直接青色発光ダイオードグループ6に印
加した。グループ6内の各発光ダイオード8は１つまたは幾つかのダイオードが並列に連結
した構造をとっている。ここで、インバータ2は電圧を昇圧するもので、あった方が望ま
しいがなくても良い。図6は発光ダイオードグループの平面図を示す。電流通路はグルー
プ6の上部電極30（図7に示す）から発光ダイオードを通して下部電極配線4に接続されて
いる。上部電極30はダイオード（発光ダイオード）14を、下部電極31（図7に示す）はダ
イオード（発光ダイオード）15を介して電源に接続されている。これにより発光ダイオー
ドグループ6には電圧が正の場合はダイオード12を介して、また電圧が負の場合はダイオ
ード15を解して電圧が印加された。このようにすると交流の正負を両方ともに発光ダイオ
ードに順方向として印加でき、効率的に発光できた。
順方向に、またダイオード13を介して逆方向に、直接青色発光ダイオードグループ6に印
加した。グループ6内の各発光ダイオード8は１つまたは幾つかのダイオードが並列に連結
した構造をとっている。ここで、インバータ2は電圧を昇圧するもので、あった方が望ま
しいがなくても良い。図6は発光ダイオードグループの平面図を示す。電流通路はグルー
プ6の上部電極30（図7に示す）から発光ダイオードを通して下部電極配線4に接続されて
いる。上部電極30はダイオード（発光ダイオード）14を、下部電極31（図7に示す）はダ
イオード（発光ダイオード）15を介して電源に接続されている。これにより発光ダイオー
ドグループ6には電圧が正の場合はダイオード12を介して、また電圧が負の場合はダイオ
ード15を解して電圧が印加された。このようにすると交流の正負を両方ともに発光ダイオ
ードに順方向として印加でき、効率的に発光できた。
図7に図6のＢ‐Ｂ´断面を示す。この発光ダイオードグループの断面を示す。先ず基板
21上にＡｌＮまたはＳｉＣ＋ＡｌＮバファー膜22を膜厚３０ｎｍで形成し、その上にノン
ドープＧａＮ層23を３μ形成した。さらにその上にｎ＋＋ｎ−層24を３μ形成した。その
上にＧａＮおよびＩｎＧａＮから成る多重量子井戸層25を５ｎｍずつ６層および５層形成
した。その後ｐ−層26を２００ｎｍ形成し、さらにその上にｐ＋層27を２００ｎｍ形成し
た。
21上にＡｌＮまたはＳｉＣ＋ＡｌＮバファー膜22を膜厚３０ｎｍで形成し、その上にノン
ドープＧａＮ層23を３μ形成した。さらにその上にｎ＋＋ｎ−層24を３μ形成した。その
上にＧａＮおよびＩｎＧａＮから成る多重量子井戸層25を５ｎｍずつ６層および５層形成
した。その後ｐ−層26を２００ｎｍ形成し、さらにその上にｐ＋層27を２００ｎｍ形成し
た。
その後、チップ11端をドライエッチングによりスクライブライン28を形成し、発光ダイオ
ード8とダイオード（発光ダイオード）12，13，14，15を分離した。またｎ＋層を途中ま
でエッチングしオーミックコンタクトを取れるようにした。その後ＳｉＯ２層29を３００
ｎｍ形成した。その後、ドライエッチングによりＳｉＯ２層29をエッチングし電極窓を開
け、ｐ＋ＧａＮ層27上にはＮｉ／Ａｕ電極30を７００ｎｍ形成し、またｎ＋層24上にはＴ
ｉ／Ａｌ電極31を７００ｎｍ形成した。多結晶Ｓｉの不純物の活性化はフラッシュアニー
ルで行なった。その後は図6に示すように配線を接続した。
ード8とダイオード（発光ダイオード）12，13，14，15を分離した。またｎ＋層を途中ま
でエッチングしオーミックコンタクトを取れるようにした。その後ＳｉＯ２層29を３００
ｎｍ形成した。その後、ドライエッチングによりＳｉＯ２層29をエッチングし電極窓を開
け、ｐ＋ＧａＮ層27上にはＮｉ／Ａｕ電極30を７００ｎｍ形成し、またｎ＋層24上にはＴ
ｉ／Ａｌ電極31を７００ｎｍ形成した。多結晶Ｓｉの不純物の活性化はフラッシュアニー
ルで行なった。その後は図6に示すように配線を接続した。
以上の構造で、１００Ｖの単相交流電圧を直接チップグループ6に印加でき、電圧の正
負にかかわらず、順方向の電圧が印加できるようになった。また回路的にも問題なく接続
できた。したがって、交流電圧の正負両方で青色発光できた。なお、発光ダイオードは青
色だけでなく、赤色，緑色，青色，紫外光、さらにこれらの発光ダイオードの組み合わせ
による白色発光ダイオードにも適応できる。
（実施例４）
負にかかわらず、順方向の電圧が印加できるようになった。また回路的にも問題なく接続
できた。したがって、交流電圧の正負両方で青色発光できた。なお、発光ダイオードは青
色だけでなく、赤色，緑色，青色，紫外光、さらにこれらの発光ダイオードの組み合わせ
による白色発光ダイオードにも適応できる。
（実施例４）
実施例３とｎ型、ｐ型のＧａＮ層の積層順序を逆にしたものである。
図5の回路図に示すように、単相交流電圧１をダイオード（発光ダイオード）12を介して
逆方向に、またダイオード13を介して順方向に、直接青色発光ダイオードグループ6に印
加した。グループ6内の各発光ダイオード8は１つまたは幾つかのダイオードが並列に連結
した構造をとっている。ここで、インバータ2は電圧を昇圧するもので、あった方が望ま
しいがなくても良い。図6は発光ダイオードグループの平面図を示す。電流通路はグルー
プ6の上部電極30（図8に示す）から発光ダイオードを通して下部電極配線4に接続されて
いる。上部電極30はダイオード（発光ダイオード）14を、下部電極31（図8に示す）はダ
イオード（発光ダイオード）15を介して電源に接続されている。ただし、実施例3の図5と
各発光ダイオードおよびダイオードの向きが逆になっている。これにより発光ダイオード
グループ6には電圧が負の場合はダイオード12を介して、また電圧が正の場合はダイオー
ド13を介して電圧が印加された。このようにすると交流の正負を両方ともに発光ダイオー
ドに順方向として印加でき、効率的に発光できた。
図5の回路図に示すように、単相交流電圧１をダイオード（発光ダイオード）12を介して
逆方向に、またダイオード13を介して順方向に、直接青色発光ダイオードグループ6に印
加した。グループ6内の各発光ダイオード8は１つまたは幾つかのダイオードが並列に連結
した構造をとっている。ここで、インバータ2は電圧を昇圧するもので、あった方が望ま
しいがなくても良い。図6は発光ダイオードグループの平面図を示す。電流通路はグルー
プ6の上部電極30（図8に示す）から発光ダイオードを通して下部電極配線4に接続されて
いる。上部電極30はダイオード（発光ダイオード）14を、下部電極31（図8に示す）はダ
イオード（発光ダイオード）15を介して電源に接続されている。ただし、実施例3の図5と
各発光ダイオードおよびダイオードの向きが逆になっている。これにより発光ダイオード
グループ6には電圧が負の場合はダイオード12を介して、また電圧が正の場合はダイオー
ド13を介して電圧が印加された。このようにすると交流の正負を両方ともに発光ダイオー
ドに順方向として印加でき、効率的に発光できた。
図8に図6のＢ‐Ｂ´断面を示す。この発光ダイオードグループの断面を示す。先ず基板21
上にＡｌＮまたはＳｉＣ＋ＡｌＮバファー膜21を膜厚３０ｎｍで形成し、その上にノンド
ープＧａＮ層23を３μ形成した。さらにその上にｐ＋＋ｐ−層27，26を３μ形成した。そ
の上にＧａＮおよびＩｎＧａＮから成る多重量子井戸層をそれぞれ５ｎｍずつ６層および
５層形成した。その後ｎ−層24(1)を２００ｎｍ形成し、さらにその上にｎ＋層24(2)を２
００ｎｍ形成した。
上にＡｌＮまたはＳｉＣ＋ＡｌＮバファー膜21を膜厚３０ｎｍで形成し、その上にノンド
ープＧａＮ層23を３μ形成した。さらにその上にｐ＋＋ｐ−層27，26を３μ形成した。そ
の上にＧａＮおよびＩｎＧａＮから成る多重量子井戸層をそれぞれ５ｎｍずつ６層および
５層形成した。その後ｎ−層24(1)を２００ｎｍ形成し、さらにその上にｎ＋層24(2)を２
００ｎｍ形成した。
その後、チップ11端をドライエッチングによりスクライブライン28を形成し、発光ダイオ
ード8とダイオード12，13，14，15を分離した。またｐ＋＋ｐ−層27,26またはｐ＋層27を
途中までエッチングしオーミックコンタクトを取れるようにした。その後ＳｉＯ２層29を
３００ｎｍ形成した。その後、ドライエッチングによりＳｉＯ２層29をエッチングし電極
窓を開け、ｐ＋ＧａＮ層27上にはＢドープ多結晶シリコン‐Ａｌ電極30を７００ｎｍ形成
し、またｎ＋層24(2)上にはＡｓドープ多結晶Ｓｉ‐Ａｌ電極30を７００ｎｍを形成した
。多結晶Ｓｉの不純物の活性化はフラッシュアニールで行なった。その後は図6に示すよ
うに配線を接続した。
ード8とダイオード12，13，14，15を分離した。またｐ＋＋ｐ−層27,26またはｐ＋層27を
途中までエッチングしオーミックコンタクトを取れるようにした。その後ＳｉＯ２層29を
３００ｎｍ形成した。その後、ドライエッチングによりＳｉＯ２層29をエッチングし電極
窓を開け、ｐ＋ＧａＮ層27上にはＢドープ多結晶シリコン‐Ａｌ電極30を７００ｎｍ形成
し、またｎ＋層24(2)上にはＡｓドープ多結晶Ｓｉ‐Ａｌ電極30を７００ｎｍを形成した
。多結晶Ｓｉの不純物の活性化はフラッシュアニールで行なった。その後は図6に示すよ
うに配線を接続した。
以上の構造で、１００Ｖの単相交流電圧を直接チップ内発光ダイオードグループ6に印
加でき、電圧の正負にかかわらず、順方向の電圧が印加できるようになった。また回路的
にも問題なく接続できた。したがって、交流電圧の正負両方で青色発光できた。なお、発
光ダイオードは青色だけでなく、赤色，緑色，青色，紫外光、さらにこれらの発光ダイオ
ードの組み合わせによる白色発光ダイオードにも適応できる。
（実施例５）
加でき、電圧の正負にかかわらず、順方向の電圧が印加できるようになった。また回路的
にも問題なく接続できた。したがって、交流電圧の正負両方で青色発光できた。なお、発
光ダイオードは青色だけでなく、赤色，緑色，青色，紫外光、さらにこれらの発光ダイオ
ードの組み合わせによる白色発光ダイオードにも適応できる。
（実施例５）
図9の回路図に示すように、電圧２００Ｖの３相交流電圧101を直接青色発光ダイオードグ
ループ106，107に印加した。グループ106，107内の各発光ダイオード108および109は１つ
または幾つかのダイオードが並列に連結した構造をとっている。ここで、ＰＩＤコントロ
ーラまたは変圧器102(1)、(2)は電圧を昇圧または降圧するものである。３相交流電圧を
配線103が共通線またはアース線であり、配線104および105により青色発光ダイオードグ
ループ106および107に位相の異なる電圧を印加した。各配線104および105内のデバイス配
置は図2と同じ構造であり、デバイス構造も図3（または図4）と同じである。これにより
グループ106とグループ107は位相の異なる電圧がかかることになり、正電圧の時にはグル
ープ106内の発光ダイオード8が発光し、一方負電圧の時にはグループ106内の発光ダイオ
ード9が発光した。このようにして３相交流を青色発光ダイオードグループに直接印加し
て発光できた。なお３相交流が４配線(一つはアース配線)で供給された場合にも青色発光
ダイオードグループを一つ増やすことによって容易に対応できる。なお、発光ダイオード
は青色だけでなく、赤色，緑色，青色，紫外光、さらにこれらの発光ダイオードの組み合
わせによる白色発光ダイオードにも適応できる。
（実施例６）
ループ106，107に印加した。グループ106，107内の各発光ダイオード108および109は１つ
または幾つかのダイオードが並列に連結した構造をとっている。ここで、ＰＩＤコントロ
ーラまたは変圧器102(1)、(2)は電圧を昇圧または降圧するものである。３相交流電圧を
配線103が共通線またはアース線であり、配線104および105により青色発光ダイオードグ
ループ106および107に位相の異なる電圧を印加した。各配線104および105内のデバイス配
置は図2と同じ構造であり、デバイス構造も図3（または図4）と同じである。これにより
グループ106とグループ107は位相の異なる電圧がかかることになり、正電圧の時にはグル
ープ106内の発光ダイオード8が発光し、一方負電圧の時にはグループ106内の発光ダイオ
ード9が発光した。このようにして３相交流を青色発光ダイオードグループに直接印加し
て発光できた。なお３相交流が４配線(一つはアース配線)で供給された場合にも青色発光
ダイオードグループを一つ増やすことによって容易に対応できる。なお、発光ダイオード
は青色だけでなく、赤色，緑色，青色，紫外光、さらにこれらの発光ダイオードの組み合
わせによる白色発光ダイオードにも適応できる。
（実施例６）
図10の回路図に示すように、電圧２００Ｖの３相交流電圧101を直接青色発光ダイオード
グループ106，107に印加した。グループ106，107内の各発光ダイオード8は１つまたは幾
つかのダイオードが並列に連結した構造をとっている。ここで、ＰＩＤコントローラまた
は変圧器102(1)、(2)は電圧を昇圧または降圧するものである。３相交流電圧を配線103が
共通線またはアース線であり、配線104および105により発光ダイオードグループ106およ
び107に位相の異なる電圧を印加した。各配線104および105内のデバイス配置は図6と同じ
構造であり、デバイス構造も図7（または図8）と同じである。これによりグループ106と
グループ107は常に順方向の電圧がかかることになり、常時青色発光ダイオードグループ1
06と107が発光した。このようにして３相交流を青色発光ダイオードグループに直接印加
して発光できた。なお３相交流が４配線(一つはアース配線)で供給された場合にも青色発
光ダイオードグループを一つ増やすことによって容易に対応できる。なお、発光ダイオー
ドは青色だけでなく、赤色，緑色，青色，紫外光、さらにこれらの発光ダイオードの組み
合わせによる白色発光ダイオードにも適応できる。
グループ106，107に印加した。グループ106，107内の各発光ダイオード8は１つまたは幾
つかのダイオードが並列に連結した構造をとっている。ここで、ＰＩＤコントローラまた
は変圧器102(1)、(2)は電圧を昇圧または降圧するものである。３相交流電圧を配線103が
共通線またはアース線であり、配線104および105により発光ダイオードグループ106およ
び107に位相の異なる電圧を印加した。各配線104および105内のデバイス配置は図6と同じ
構造であり、デバイス構造も図7（または図8）と同じである。これによりグループ106と
グループ107は常に順方向の電圧がかかることになり、常時青色発光ダイオードグループ1
06と107が発光した。このようにして３相交流を青色発光ダイオードグループに直接印加
して発光できた。なお３相交流が４配線(一つはアース配線)で供給された場合にも青色発
光ダイオードグループを一つ増やすことによって容易に対応できる。なお、発光ダイオー
ドは青色だけでなく、赤色，緑色，青色，紫外光、さらにこれらの発光ダイオードの組み
合わせによる白色発光ダイオードにも適応できる。
1. 単相交流電源
2．ＰＩＤ コントローラまたは変圧器
3. 電源側配線
３(1)．電極パッド
4．発光ダイオードグループ1配線
5．発光ダイオードグループ2配線
6. 発光ダイオードグループ1
7．発光ダイオードグループ2
8．グループ1の発光ダイオード
9．グループ2の発光ダイオード
10．接地側配線
11. 発光ダイオードチップ
12．ダイオード1
13．ダイオード2
14．ダイオード3
15．ダイオード4
21. Ｓｉ基板
22. バッファー層（ＡｌＮまたはＳｉＣ＋ＡｌＮ）
23. ノンドープＧａＮエピタキシャル層
24. ｎ＋＋ｎ−ＧａＮエピタキシャル層
24(1)．ｎ＋ＧａＮエピタキシャル層
24(2)．ｎ−ＧａＮエピタキシャル層
25. 多重量子井戸層
26. ｐ−ＧａＮ層
27. ｐ＋ＧａＮ層
28. スクライブライン溝
29. 絶縁層
30. Ｂドープ多結晶Ｓｉ‐Ａｌ電極またはＮｉ／Ａｕ，Ｐｄ／Ｐｔ／Ａｕ，
Ｐｄ／Ｐｔ／Ａｕ／Ａｌ
31. Ａｓドープ多結晶Ｓｉ‐Ａｌ電極またはＴｉ／Ａｌ，Ｔｉ／Ａｕ，Ｔｉ／Ａｌ／
Ｍｏ／Ａｕ
101．３相交流電源
102(1)．３相交流の第１相目のＰＩＤ コントローラまたは変圧器
102(2)．３相交流の第2相目のＰＩＤ コントローラまたは変圧器
103．３相交流の共通またはアース配線
104．３相交流の第１相目入力側配線
105．３相交流の共通またはアース配線
111．３相交流の第１相目出力側配線
112．３相交流の第２相目出力側配線
2．ＰＩＤ コントローラまたは変圧器
3. 電源側配線
３(1)．電極パッド
4．発光ダイオードグループ1配線
5．発光ダイオードグループ2配線
6. 発光ダイオードグループ1
7．発光ダイオードグループ2
8．グループ1の発光ダイオード
9．グループ2の発光ダイオード
10．接地側配線
11. 発光ダイオードチップ
12．ダイオード1
13．ダイオード2
14．ダイオード3
15．ダイオード4
21. Ｓｉ基板
22. バッファー層（ＡｌＮまたはＳｉＣ＋ＡｌＮ）
23. ノンドープＧａＮエピタキシャル層
24. ｎ＋＋ｎ−ＧａＮエピタキシャル層
24(1)．ｎ＋ＧａＮエピタキシャル層
24(2)．ｎ−ＧａＮエピタキシャル層
25. 多重量子井戸層
26. ｐ−ＧａＮ層
27. ｐ＋ＧａＮ層
28. スクライブライン溝
29. 絶縁層
30. Ｂドープ多結晶Ｓｉ‐Ａｌ電極またはＮｉ／Ａｕ，Ｐｄ／Ｐｔ／Ａｕ，
Ｐｄ／Ｐｔ／Ａｕ／Ａｌ
31. Ａｓドープ多結晶Ｓｉ‐Ａｌ電極またはＴｉ／Ａｌ，Ｔｉ／Ａｕ，Ｔｉ／Ａｌ／
Ｍｏ／Ａｕ
101．３相交流電源
102(1)．３相交流の第１相目のＰＩＤ コントローラまたは変圧器
102(2)．３相交流の第2相目のＰＩＤ コントローラまたは変圧器
103．３相交流の共通またはアース配線
104．３相交流の第１相目入力側配線
105．３相交流の共通またはアース配線
111．３相交流の第１相目出力側配線
112．３相交流の第２相目出力側配線
Claims (11)
- 基板側からｎ型ＧａＮエピタキシャル層、多重量子井戸層、ｐ型ＧａＮエピタキシャル
層の積層構造を有するチップ構造を備えた２つ発光ダイオードグループを有し、それぞれ
の発光ダイオードグループが交流の正負電圧がそれぞれ順方向バイアスとなる配線構造を
備えた発光ダイオード。 - 請求項１と逆のｐ型ＧａＮエピタキシャル層、多重量子井戸層、ｎ型ＧａＮエピタキシャ
ル層の積層構造を有するチップ構造を備え、それぞれの発光ダイオードグループが交流の
正負電圧がそれぞれの順方向バイアスとなる配線構造を備えた発光ダイオード。 - 基板側からｎ型ＧａＮエピタキシャル層、多重量子井戸層、ｐ型ＧａＮエピタキシャル
層の積層構造を有するチップ構造を備えた発光ダイオードグループと入力側ダイオードお
よび出力側ダイオードを備え、交流の正負の電圧がそれぞれの発光ダイオードの順方向と
なる配線構造を有する発光ダイオード。 - 請求項３と逆のｐ型ＧａＮエピタキシャル層、多重量子井戸層、ｎ型ＧａＮエピタキシ
ャル層の積層構造を有するチップ構造を備え、発光ダイオードグループと入力側ダイオー
ドおよび出力側ダイオードを備えた交流の正負の電圧がそれぞれの発光ダイオードの順方
向となる配線構造を有する発光ダイオード。 - 請求項３と４において発光ダイオードグループの周辺の入力側ダイオードおよび出力側
ダイオードが発光ダイオードである発光ダイオード。 - 請求項１〜５において発光ダイオードは赤色発光ダイオード、緑色発光ダイオード、青
色発光ダイオードの組み合わせである白色発光ダイオード。 - 請求項１〜５において発光ダイオードは黄色発光ダイオード、青色発光ダイオードの組
み合わせである白色発光ダイオード。 - 請求項１〜８において印加する交流電圧は単相交流電圧であること。
- 請求項１〜８において印加する交流電圧は３相交流電圧であること。
- 請求項１の構造を形成するために発光ダイオードを形成した後、エッチングおよび配線に
より２つの発光ダイオードグループに交流電圧の正負どちらかが順方向となるようにした
発光ダイオード形成方法。 - 請求項５の構造を形成するために発光ダイオードを形成した後、エッチングおよび配線に
より発光ダイオードグループと周辺の入力用発光ダイオードおよび出力用発光ダイオード
を分離し、正負の交流電圧がそれぞれ発光ダイオードの順方向となるようにした発光ダイ
オードの形成方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012140291A JP2014007208A (ja) | 2012-06-22 | 2012-06-22 | 半導体デバイス |
| KR1020120077676A KR101397727B1 (ko) | 2012-06-22 | 2012-07-17 | 반도체 디바이스 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012140291A JP2014007208A (ja) | 2012-06-22 | 2012-06-22 | 半導体デバイス |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2014007208A true JP2014007208A (ja) | 2014-01-16 |
Family
ID=50104701
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012140291A Pending JP2014007208A (ja) | 2012-06-22 | 2012-06-22 | 半導体デバイス |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP2014007208A (ja) |
| KR (1) | KR101397727B1 (ja) |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002217456A (ja) * | 2001-01-19 | 2002-08-02 | Ngk Insulators Ltd | 半導体発光素子 |
| JP2006179672A (ja) * | 2004-12-22 | 2006-07-06 | Sony Corp | 照明装置、及び画像表示装置 |
| JP2006319333A (ja) * | 2005-05-13 | 2006-11-24 | Ind Technol Res Inst | 交流発光装置及びその製造方法 |
| JP2006324433A (ja) * | 2005-05-18 | 2006-11-30 | Rohm Co Ltd | 半導体発光装置 |
| JP2007173549A (ja) * | 2005-12-22 | 2007-07-05 | Rohm Co Ltd | 発光装置 |
| JP2008218043A (ja) * | 2007-02-28 | 2008-09-18 | Sharp Corp | Ｌｅｄ駆動回路、及びｌｅｄ発光装置 |
| JP2009516370A (ja) * | 2005-11-10 | 2009-04-16 | ソウル オプト デバイス カンパニー リミテッド | 光結晶構造体を有する交流駆動型発光素子及びその製造方法 |
| JP2010283354A (ja) * | 2009-06-08 | 2010-12-16 | Shogen Koden Kofun Yugenkoshi | 発光ダイオード及びその製造方法 |
| JP2011054967A (ja) * | 2009-08-31 | 2011-03-17 | Lg Innotek Co Ltd | 発光素子及びこれを備える発光素子パッケージ |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100716645B1 (ko) * | 2005-10-31 | 2007-05-09 | 서울옵토디바이스주식회사 | 수직으로 적층된 발광 다이오드들을 갖는 발광 소자 |
| KR100765385B1 (ko) * | 2005-12-16 | 2007-10-10 | 서울옵토디바이스주식회사 | 다수의 발광 셀이 어레이된 발광 소자 |
| KR101229835B1 (ko) * | 2012-03-08 | 2013-02-04 | 서울옵토디바이스주식회사 | 다수의 셀이 결합된 발광 소자 및 이의 제조 방법 및 이를 이용한 발광 디바이스 |
-
2012
- 2012-06-22 JP JP2012140291A patent/JP2014007208A/ja active Pending
- 2012-07-17 KR KR1020120077676A patent/KR101397727B1/ko active IP Right Grant
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002217456A (ja) * | 2001-01-19 | 2002-08-02 | Ngk Insulators Ltd | 半導体発光素子 |
| JP2006179672A (ja) * | 2004-12-22 | 2006-07-06 | Sony Corp | 照明装置、及び画像表示装置 |
| JP2006319333A (ja) * | 2005-05-13 | 2006-11-24 | Ind Technol Res Inst | 交流発光装置及びその製造方法 |
| JP2006324433A (ja) * | 2005-05-18 | 2006-11-30 | Rohm Co Ltd | 半導体発光装置 |
| JP2009516370A (ja) * | 2005-11-10 | 2009-04-16 | ソウル オプト デバイス カンパニー リミテッド | 光結晶構造体を有する交流駆動型発光素子及びその製造方法 |
| JP2007173549A (ja) * | 2005-12-22 | 2007-07-05 | Rohm Co Ltd | 発光装置 |
| JP2008218043A (ja) * | 2007-02-28 | 2008-09-18 | Sharp Corp | Ｌｅｄ駆動回路、及びｌｅｄ発光装置 |
| JP2010283354A (ja) * | 2009-06-08 | 2010-12-16 | Shogen Koden Kofun Yugenkoshi | 発光ダイオード及びその製造方法 |
| JP2011054967A (ja) * | 2009-08-31 | 2011-03-17 | Lg Innotek Co Ltd | 発光素子及びこれを備える発光素子パッケージ |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20140001719A (ko) | 2014-01-07 |
| KR101397727B1 (ko) | 2014-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI384644B (zh) | Ｌｅｄ半導體本體及ｌｅｄ半導體本體之應用 | |
| JP5528794B2 (ja) | 交流駆動型発光装置 | |
| US9142534B2 (en) | Light-emitting device | |
| US7148515B1 (en) | Light emitting device having integrated rectifier circuit in substrate | |
| JP5193048B2 (ja) | 垂直に積層された発光ダイオードを有する発光素子 | |
| JP5497641B2 (ja) | 一体型定電流駆動回路を有するｌｅｄ | |
| JP2006504265A (ja) | Ａｃ動作用発光ダイオードアセンブリおよびその製造方法 | |
| TW201044557A (en) | Light emitting device | |
| KR101281081B1 (ko) | 수직형 발광 다이오드 셀 어레이 및 그의 제조 방법 | |
| TWI445156B (zh) | 發光元件 | |
| US20080303041A1 (en) | Light emitting element, manufacturing method thereof and light emitting module using the same | |
| KR20100075420A (ko) | 복수개의 발광셀들을 갖는 발광 소자 및 그것을 제조하는 방법 | |
| JP2013012744A (ja) | 半導体発光素子パッケージ | |
| JP2016036042A (ja) | 発光素子 | |
| US20110193493A1 (en) | Light emitting diode lighting apparatus | |
| JP2014007208A (ja) | 半導体デバイス | |
| KR20100038252A (ko) | 백색 발광 다이오드 패키지 | |
| JP2007188942A (ja) | 整流回路を副キャリアに結合した発光ダイオードの発光装置及びその製造方法 | |
| TWI581398B (zh) | 發光元件 | |
| US20170352780A1 (en) | High-voltage driven light emitting element and method for manufacturing same | |
| TWI360893B (en) | Light emitting diode chip and method for fabricati | |
| CN103633231B (zh) | 半导体发光装置 | |
| EP2760056A2 (en) | Package-free and circuit board-free led device and method for fabricating the same | |
| KR102201186B1 (ko) | 발광 장치 | |
| KR20130030279A (ko) | 서로 이격된 반도체층들을 갖는 발광 소자 및 그것을 제조하는 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141219 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150225 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150508 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151021 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151110 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151225 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20160531 |