JP2013504810A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2013504810A5 JP2013504810A5 JP2012528875A JP2012528875A JP2013504810A5 JP 2013504810 A5 JP2013504810 A5 JP 2013504810A5 JP 2012528875 A JP2012528875 A JP 2012528875A JP 2012528875 A JP2012528875 A JP 2012528875A JP 2013504810 A5 JP2013504810 A5 JP 2013504810A5
- Authority
- JP
- Japan
- Prior art keywords
- graphics processor
- state
- memory associated
- memory
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000003362 replicative Effects 0.000 claims 8
- 230000004044 response Effects 0.000 claims 3
Claims (18)
- 資源を管理する方法であって、
複数のプロセッサのうち第1のグラフィックプロセッサに関連する資源を、前記第1のグラフィックプロセッサの第1の状態から第2の状態への近々の移行に応じて識別するステップであって、前記複数のプロセッサのうち少なくとも第2のグラフィックプロセッサは、前記移行の前後において電力供給状態を維持するステップであって、前記第1のグラフィックプロセッサに関連するメモリのコンテンツを決定するために、演算処理装置(CPU)に関連するメモリにアクセスするステップを更に備えるステップと、
前記第2の状態が副動作電力状態の場合に、識別された資源を、前記第1のグラフィックプロセッサに関連するメモリから前記第2のグラフィックプロセッサに関連するメモリに複製するステップと、
前記第2の状態が電力供給状態の場合に、識別された資源を、前記第2のグラフィックプロセッサに関連するメモリから前記第1のグラフィックプロセッサに関連するメモリに複製するステップと、を備える方法。 - 前記第2の状態は前記副動作電力状態である、請求項1の方法。
- 前記移行後に前記第1のグラフィックプロセッサが前記副動作電力状態になる予定であることを決定するステップ、を更に備える請求項2の方法。
- 前記第1のグラフィックプロセッサはスレーブGPUであり、前記第2のグラフィックプロセッサはマスターGPUである請求項2の方法。
- 前記第2の状態は前記電力供給状態である、請求項1の方法。
- 前記第1のグラフィックプロセッサはスレーブGPUであり、前記第2のグラフィックプロセッサはマスターGPUである請求項5の方法。
- 前記第2の状態は前記副動作電力状態であって、
前記識別するステップは、前記第1のグラフィックプロセッサに関連するメモリに記憶されており、且つ、前記第2のグラフィックプロセッサに関連するメモリに記憶されていない資源を、前記CPUに関連するメモリに記憶されたルックアップテーブルを用いて識別するステップを備え、
前記識別された資源を、前記第1のグラフィックプロセッサに関連するメモリから複製するステップは、前記識別された資源のみを前記第2のグラフィックプロセッサに関連するメモリに複製するステップを備える請求項1の方法。 - 検出されたシステムイベントに基づき前記近々の移行を識別するステップ、を更に備える請求項1の方法。
- 前記第1の状態又は前記第2の状態は、前記第1のグラフィックプロセッサに関連するメモリの少なくとも一部分に対するメモリリフレッシュが無効にされている状態である請求項1の方法。
- 制御処理ユニット(CPU)と、前記CPUと通信するメモリと、を備える電力管理のためのシステムであって、
前記メモリは複数の処理命令を記憶するためのものであり、
前記複数の処理命令は、前記CPUに、
第1のグラフィックプロセッサに関連する資源を、前記第1のグラフィックプロセッサの第1の状態から第2の状態への近々の移行に応じて識別することであって、複数のプロセッサのうち少なくとも第2のグラフィックプロセッサは、前記移行の前後において電力供給状態を維持することであって、前記第1のグラフィックプロセッサに関連するメモリのコンテンツを決定するために、前記CPUと通信する前記メモリにアクセスすることと、
前記第2の状態が副動作電力状態の場合に、識別された資源を、前記第1のグラフィックプロセッサに関連するメモリから前記第2のグラフィックプロセッサに関連するメモリに複製することと、
前記第2の状態が電力供給状態の場合に、識別された資源を、前記第2のグラフィックプロセッサに関連するメモリから前記第1のグラフィックプロセッサに関連するメモリに複製することと、
を行うように指示する、システム。 - 前記第2の状態は前記副動作電力状態である、請求項10のシステム。
- 前記第1のグラフィックプロセッサが前記副動作電力状態になる予定であることを決定するように、前記CPUに指示するための複数の処理命令を更に備える請求項11のシステム。
- 前記第1のグラフィックプロセッサはスレーブGPUであり、前記第2のグラフィックプロセッサはマスターGPUである請求項11のシステム。
- 前記第2の状態は前記電力供給状態である、請求項10のシステム。
- 前記第2の状態は前記副動作電力状態であって、
前記第1のグラフィックプロセッサに関連するメモリに記憶されており、且つ、前記第2のグラフィックプロセッサに関連するメモリに記憶されていない資源を、前記CPUに関連するメモリに記憶されたルックアップテーブルを用いて識別するように、前記CPUに指示するための複数の処理命令と、
前記識別された資源のみを前記第2のグラフィックプロセッサに関連するメモリに複製するように、前記第1のグラフィックプロセッサに指示するための複数の処理命令と、を更に備える請求項10のシステム。 - 資源を管理する方法を行うために1つ以上のプロセッサによる実行のための1つ以上の命令の1つ以上のシーケンスを伝える非一時的なコンピュータ可読媒体であって、前記命令は、前記1つ以上のプロセッサによって実行されるときに、前記1つ以上のプロセッサに、
第1のグラフィックプロセッサに関連する資源を、前記第1のグラフィックプロセッサの第1の状態から第2の状態への近々の移行に応じて識別することであって、複数のプロセッサのうち少なくとも第2のグラフィックプロセッサは、前記移行の前後において電力供給状態を維持することであって、前記第1のグラフィックプロセッサに関連するメモリのコンテンツを決定するために、制御処理ユニット(CPU)に関連するメモリにアクセスすることと、
前記第2の状態が副動作電力状態の場合に、識別された資源を、前記第1のグラフィックプロセッサに関連するメモリから前記第2のグラフィックプロセッサに関連するメモリに複製することと、
前記第2の状態が電力供給状態の場合に、識別された資源を、前記第2のグラフィックプロセッサに関連するメモリから前記第1のグラフィックプロセッサに関連するメモリに複製することと、
を行わせる、コンピュータ可読媒体。 - 前記第1のグラフィックプロセッサはスレーブGPUであり、前記第2のグラフィックプロセッサはマスターGPUである請求項16のコンピュータ可読媒体。
- 検出されたシステムイベントに基づき前記近々の移行を識別すること、を前記1つ以上のプロセッサに行わせることを更に備える請求項16のコンピュータ可読媒体。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US24087209P | 2009-09-09 | 2009-09-09 | |
US61/240,872 | 2009-09-09 | ||
US12/695,863 US8305380B2 (en) | 2009-09-09 | 2010-01-28 | Managing resources to facilitate altering the number of active processors |
US12/695,863 | 2010-01-28 | ||
PCT/US2010/048093 WO2011031732A1 (en) | 2009-09-09 | 2010-09-08 | Managing resources to facilitate altering the number of active processors |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2013504810A JP2013504810A (ja) | 2013-02-07 |
JP2013504810A5 true JP2013504810A5 (ja) | 2013-10-31 |
JP5416842B2 JP5416842B2 (ja) | 2014-02-12 |
Family
ID=43647397
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012528875A Active JP5416842B2 (ja) | 2009-09-09 | 2010-09-08 | アクティブなプロセッサの数を変更することを容易にする資源管理 |
Country Status (7)
Country | Link |
---|---|
US (1) | US8305380B2 (ja) |
EP (1) | EP2476037B1 (ja) |
JP (1) | JP5416842B2 (ja) |
KR (1) | KR101633030B1 (ja) |
CN (1) | CN102597909B (ja) |
IN (1) | IN2012DN02815A (ja) |
WO (1) | WO2011031732A1 (ja) |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9818073B2 (en) | 2009-07-17 | 2017-11-14 | Honeywell International Inc. | Demand response management system |
US9137050B2 (en) * | 2009-07-17 | 2015-09-15 | Honeywell International Inc. | Demand response system incorporating a graphical processing unit |
US8782190B2 (en) | 2009-07-17 | 2014-07-15 | Honeywell International, Inc. | Demand response management system |
US9124535B2 (en) | 2009-07-17 | 2015-09-01 | Honeywell International Inc. | System for using attributes to deploy demand response resources |
WO2012045191A1 (en) * | 2010-10-05 | 2012-04-12 | Intel Corporation | System and method for multiple native software applications user interface composition |
US9153001B2 (en) | 2011-01-28 | 2015-10-06 | Honeywell International Inc. | Approach for managing distribution of automated demand response events in a multi-site enterprise |
US8924752B1 (en) | 2011-04-20 | 2014-12-30 | Apple Inc. | Power management for a graphics processing unit or other circuit |
US10817043B2 (en) * | 2011-07-26 | 2020-10-27 | Nvidia Corporation | System and method for entering and exiting sleep mode in a graphics subsystem |
US10095295B2 (en) | 2011-12-14 | 2018-10-09 | Advanced Micro Devices, Inc. | Method and apparatus for power management of a graphics processing core in a virtual environment |
US8892919B2 (en) | 2011-12-14 | 2014-11-18 | Ati Technologies Ulc | Method and apparatus for power management of a processor in a virtual environment |
TWI449921B (zh) * | 2011-12-21 | 2014-08-21 | Acer Inc | 調整電能消耗的裝置及其方法 |
US9390461B1 (en) * | 2012-05-08 | 2016-07-12 | Apple Inc. | Graphics hardware mode controls |
US20140081704A1 (en) | 2012-09-15 | 2014-03-20 | Honeywell International Inc. | Decision support system based on energy markets |
CN103793038B (zh) * | 2012-10-29 | 2016-06-01 | 英业达科技有限公司 | 电子装置与电源控制方法 |
US9389850B2 (en) | 2012-11-29 | 2016-07-12 | Honeywell International Inc. | System and approach to manage versioning of field devices in a multi-site enterprise |
US10346931B2 (en) | 2013-07-11 | 2019-07-09 | Honeywell International Inc. | Arrangement for communicating demand response resource incentives |
US9989937B2 (en) | 2013-07-11 | 2018-06-05 | Honeywell International Inc. | Predicting responses of resources to demand response signals and having comfortable demand responses |
US9691076B2 (en) | 2013-07-11 | 2017-06-27 | Honeywell International Inc. | Demand response system having a participation predictor |
US20150091912A1 (en) * | 2013-09-27 | 2015-04-02 | Nvidia Corporation | Independent memory heaps for scalable link interface technology |
US9665078B2 (en) | 2014-03-25 | 2017-05-30 | Honeywell International Inc. | System for propagating messages for purposes of demand response |
US10776895B2 (en) * | 2017-02-10 | 2020-09-15 | Apple Inc. | GPU power and performance management |
US10541556B2 (en) | 2017-04-27 | 2020-01-21 | Honeywell International Inc. | System and approach to integrate and manage diverse demand response specifications for multi-site enterprises |
US11157064B2 (en) | 2017-09-28 | 2021-10-26 | Intel Corporation | Techniques to dynamically enable and disable accelerator devices in compute environments |
CN114123457A (zh) * | 2021-12-01 | 2022-03-01 | 新华三信息技术有限公司 | 一种供电方法、装置及设备 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11202988A (ja) * | 1998-01-13 | 1999-07-30 | Hitachi Ltd | システム消費電力制御方法 |
US7015919B1 (en) * | 2002-01-08 | 2006-03-21 | Apple Computer, Inc. | Virtualization of graphics resources |
US7051163B2 (en) | 2002-10-03 | 2006-05-23 | Hewlett-Packard Development Company, L.P. | Directory structure permitting efficient write-backs in a shared memory computer system |
US7093147B2 (en) | 2003-04-25 | 2006-08-15 | Hewlett-Packard Development Company, L.P. | Dynamically selecting processor cores for overall power efficiency |
US7019752B1 (en) * | 2003-06-04 | 2006-03-28 | Apple Computer, Inc. | Method and apparatus for frame buffer management |
JP4402622B2 (ja) * | 2004-07-01 | 2010-01-20 | パナソニック株式会社 | マルチプロセッサ制御装置、その制御方法及び集積回路 |
US7730336B2 (en) | 2006-05-30 | 2010-06-01 | Ati Technologies Ulc | Device having multiple graphics subsystems and reduced power consumption mode, software and methods |
TWI322354B (en) | 2005-10-18 | 2010-03-21 | Via Tech Inc | Method and system for deferred command issuing in a computer system |
US7698579B2 (en) | 2006-08-03 | 2010-04-13 | Apple Inc. | Multiplexed graphics architecture for graphics power management |
US8199155B2 (en) * | 2006-11-22 | 2012-06-12 | Nvidia Corporation | System, method, and computer program product for saving power in a multi-graphics processor environment |
US20090079746A1 (en) | 2007-09-20 | 2009-03-26 | Apple Inc. | Switching between graphics sources to facilitate power management and/or security |
US8022956B2 (en) | 2007-12-13 | 2011-09-20 | Ati Technologies Ulc | Settings control in devices comprising at least two graphics processors |
CN101978352B (zh) * | 2007-12-13 | 2017-11-03 | 先进微装置公司 | 用于具有多重图形子***、减少的功率消耗模式的计算装置的驱动程序架构、软件和方法 |
KR100969322B1 (ko) * | 2008-01-10 | 2010-07-09 | 엘지전자 주식회사 | 멀티 그래픽 컨트롤러를 구비한 데이터 처리 장치 및 이를이용한 데이터 처리 방법 |
US8615647B2 (en) | 2008-02-29 | 2013-12-24 | Intel Corporation | Migrating execution of thread between cores of different instruction set architecture in multi-core processor and transitioning each core to respective on / off power state |
US8266398B2 (en) * | 2008-05-22 | 2012-09-11 | Oracle America, Inc. | Method and apparatus for preserving memory contents during a power outage |
US20100211958A1 (en) * | 2009-02-17 | 2010-08-19 | Sun Microsystems, Inc. | Automated resource load balancing in a computing system |
-
2010
- 2010-01-28 US US12/695,863 patent/US8305380B2/en active Active
- 2010-09-08 CN CN201080050596.6A patent/CN102597909B/zh active Active
- 2010-09-08 JP JP2012528875A patent/JP5416842B2/ja active Active
- 2010-09-08 WO PCT/US2010/048093 patent/WO2011031732A1/en active Application Filing
- 2010-09-08 KR KR1020127009175A patent/KR101633030B1/ko active IP Right Grant
- 2010-09-08 IN IN2815DEN2012 patent/IN2012DN02815A/en unknown
- 2010-09-08 EP EP10754629.3A patent/EP2476037B1/en active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2013504810A5 (ja) | ||
US10678722B2 (en) | Using a decrementer interrupt to start long-running hardware operations before the end of a shared processor dispatch cycle | |
JP2011515776A5 (ja) | ||
JP2015514271A5 (ja) | ||
JP2015072681A5 (ja) | ||
JP2012517054A5 (ja) | ||
JP2013522769A5 (ja) | ||
JP2016528753A5 (ja) | ||
JP2014534532A5 (ja) | ||
JP2015512091A5 (ja) | ||
CN104025050A (zh) | 在图形处理单元上虚拟机之间变化 | |
JP2018524679A5 (ja) | ||
JP2009517784A5 (ja) | ||
JP2014131108A5 (ja) | ||
JP2015513742A5 (ja) | ||
WO2013106590A3 (en) | Cloud-based distributed data system | |
JP2018515822A5 (ja) | ||
JP2016519803A5 (ja) | ||
JP2016529750A5 (ja) | ||
GB2520856A (en) | Enabling Virtualization of a processor resource | |
JP2013504811A5 (ja) | ||
JP2015515052A5 (ja) | ||
JP2014530403A5 (ja) | ||
JP2016534484A5 (ja) | ||
JP2010086145A (ja) | 分散処理システム |